JP4334070B2

JP4334070B2 - 銅被膜の選択形成方法

Info

Publication number: JP4334070B2
Application number: JP19620599A
Authority: JP
Inventors: 可容子大宮; 啓之鈴木; 啓作山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-07-09
Filing date: 1999-07-09
Publication date: 2009-09-16
Anticipated expiration: 2019-07-09
Also published as: JP2001023986A

Description

【０００１】
【発明の属する技術分野】
本発明は、銅被膜の選択形成方法に関する。
【０００２】
【従来の技術】
アルミニウム（Ａｌ）は、ＬＳＩや液晶表示装置の配線材料として主に用いられている。しかしながら、Ａｌは銅（Ｃｕ）に比べて抵抗が高いために、Ａｌ配線は信号の遅延、発熱による消費電力の増大という問題を有する。このため、Ｃｕは、次世代の配線材料として注目されている。
【０００３】
Ａｌ配線は、ＬＳＩの場合にはＣｌ₂，ＢＣｌ₃などの塩素系ガスによるドライエッチング技術、液晶表示装置の場合にはウェットエッチング技術により形成されることが多い。しかしながら、Ｃｕのドライエッチングは高温雰囲気のみでしか実現されておらず、現段階では実用的ではない。一方、Ｃｕをウェットエッチングすることは可能であるものの、微細加工を行なうことが困難である。
【０００４】
上述したようにＣｕは、エッチングによる配線形成が困難であるため、ＬＳＩの製造においてはＣＭＰ(Chemical Mechanical Polishing)によりＣｕ配線を形成することが一部実用化されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＣＭＰを液晶表示装置の配線形成に適用した場合、液晶表示装置の基板が大面積であるため、実用上、ＣＭＰでＣｕ配線を形成することが困難である。また、液晶表示装置においてＣｕのエッチングまたはＣＭＰが可能であっても、Ｃｕ配線の面積がガラス基板の面積に比べて小さいため、ガラス基板上に成膜されたＣｕ膜の大部分が除去される。その結果、原料的に高価なＣｕの使用効率が非常に低くなり、液晶表示装置の価格が高騰する問題があった。
【０００６】
本発明は、金属、絶縁材料等の任意の材料からなる下地の必要とする領域に銅を選択的に堆積して原料コストの低減等を達成することが可能な銅被膜の選択形成方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係わる銅被膜の選択形成方法は、基板上の下地膜表面の銅被膜形成予定領域に銅以外の材料からなり、前記下地膜に比べてより導電性の高い導電体パターンを形成する工程と、
全面にシランカップリング剤または界面活性剤の薄膜を形成した後、前記導電体パターンに対応する前記薄膜にＵＶ光を選択的に照射する工程と、
銅のＣＶＤを行なって、前記導電体パターンに銅被膜を選択的に堆積する工程と
を具備したことを特徴とするものである。
【００１０】
本発明に係わる銅被膜の選択形成方法において、前記銅のＣＶＤを２２０℃以下の温度で行なうことが好ましい。
【００１１】
【発明の実施の形態】
以下、本発明に係わる銅被膜の選択形成方法を詳細に説明する。
【００１２】
（第１工程）
まず、基板上の下地膜表面の銅被膜形成予定領域に銅以外の材料からなり、前記下地膜に比べてより導電性の高い導電体パターンを形成する。
【００１３】
前記基板としては、例えばシリコン基板、化合物半導体基板またはガラス基板等を用いることができる。
【００１４】
前記下地膜は、単結晶シリコン、多結晶シリコン、非晶質シリコン、または酸化ケイ素、窒化ケイ素等の絶縁物を始めとし、Ｔｉなどの金属等の任意の材料から形成される。
【００１５】
前記導電体パターンは、前記下地膜に比べて導電性の高い材料から選択され、例えばＴｉ，Ｗ，Ｍｏ，Ｔａ，Ａｌもしくはこれらの合金、またはｎ型もしくはｐ型のドーパントを５×１０¹⁸個／ｃｍ²以上含むアモルファスシリコンまたは多結晶シリコンから作られる。
【００１６】
前記導電体パターンは、０．０１〜０．２μｍの厚さを有することが好ましい。
【００１７】
前記導電体パターンは、例えば前記下地膜に真空蒸着、スパッタリング法、ＣＶＤ法またはメッキにより前記材料からなる薄膜を形成した後、この薄膜の銅被膜形成予定領域上に写真蝕刻法によりレジストパターンを形成し、さらにこのレジストパターンをマスクとして前記薄膜をドライエッチングもしくはウェットエッチングにより選択的に除去することにより形成される。ただし、０．０１〜０．０５μｍと極めて薄い薄膜を用いる場合には、この薄膜をＣＭＰ技術によりエッチバックして導電体パターンを形成することを許容する。
【００１８】
（第２工程）
次いで、銅のＣＶＤを行なって、前記下地膜の導電体パターンに銅被膜を選択的に堆積する。
【００１９】
銅のＣＶＤの原料ガスとしては、トリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパー、トリメチルホスフィン添加ヘキサフルオロアセチルアセナトカッパー、１，５−シクロオククダジエン添加ヘキサフルオロアセチルアセナトカッパー等を用いることができる。この原料ガスは、窒素等のキャリアガスにより希釈して使用することを許容する。
【００２０】
前記銅のＣＶＤは、２２０℃以下、より好ましくは１５０〜２００℃で前記銅の原料ガスを吸着分解反応を行なうことが望ましい。
【００２１】
なお、本発明に係わる銅被膜の選択形成方法において前記導電体パターンの形成後、前記銅のＣＶＤの前に全面にシランカップリング剤または界面活性剤の薄膜を形成した後、前記導電体パターンに対応する前記薄膜にＵＶ光を選択的に照射することを許容する。
【００２２】
前記シランカップリング剤としては、例えばヘキサメチルジシラザン、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリス（βメトキシエトキシ）シラン、γ−グリシドキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、ビス（３−トリエトキシシリルプロピル）テトラスルファン等を挙げることができる。
【００２３】
前記界面活性剤としては、長鎖アルキルスルホン酸、長鎖アルキルカルボン酸等を用いることができる。
【００２４】
前記シランカップリング剤または界面活性剤の薄膜は、例えば蒸気吸着法または塗布法により形成される。このような薄膜は、後述するＵＶ照射により親水化する観点から、分子レベルの厚さにすることが好ましい。
【００２５】
前記ＵＶ光は、波長が３６５ｎｍの場合３００ｍＪ／ｃｍ²以上の出力で前記被膜に選択的に照射することが好ましい。
【００２６】
また、本発明に係わる銅被膜の選択形成方法において前記導電体パターンの形成後、銅のＣＶＤの前に前記導電体パターンを含む下地膜表面に前記導電体パターンに対応する領域に開口部を有する感光性樹脂層を形成することを許容する。
【００２７】
前記感光性樹脂としては、ポジ型、ネガ型のいずれのものを用いることができる。具体的には、クレゾールノボラック型レジスト、アクリル樹脂系レジスト等が挙げられる。
【００２８】
前記感光性樹脂層の厚さは、後述するＣｕのＣＶＤにおいてこの感光性樹脂層にもＣｕの堆積がなされた時の下地膜上のＣｕ膜との分離性を良好にする観点から、０．３μｍ以上、より好ましくは０．７〜１．５μｍにすることが望ましい。
【００２９】
以上説明したように基板上の下地膜表面の銅被膜形成予定領域に銅以外の材料からなり、前記下地膜に比べてより導電性の高い導電体パターンを形成すると、導電体パターンとこれ以外の下地膜の領域との間で後述する銅の原料ガスとの電荷のやり取り（主に吸着分解反応）に差が生じる。つまり、導電体パターンはこれ以外の下地膜の領域に比べて銅の原料ガスとの電荷のやり取り（主に吸着分解反応）が容易になる。このような状態で１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記導電体パターン（銅被膜形成予定領域）に銅が選択的に堆積されて例えば銅配線のような銅被膜（銅パターン）を形成することができる。
【００３０】
すなわち、本発明者らは銅の原料ガスとしてトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、次のような図１に示す構造のＣＶＤ装置で基板周囲の雰囲気温度を１５０〜２２０℃にすることにより気相中での前記原料ガスの分解が起きないか、殆ど無視できる程度の堆積速度になることを確認した。
【００３１】
このＣＶＤ装置は、一端（右端）に原料ガス供給管１を有する内径５０ｍｍの石英製反応管２を具備する。基板ホルダ３は、前記供給管１と反対側の端部（左端）から前記反応管２内に挿入されている。このホルダ３は、先端面が基板の保持部として機能し、かつ冷却水が内部に循環されるとともに、前記反応管２の外部に位置する側壁に冷却水の排出部４を有する筐体５と、この筐体５の後端部から挿入され、冷却水を導入するための冷却水導入管６とから構成されている。ヒータ７は、前記基板ホルダ３の先端付近から前記原料ガス供給管１に向かう約１ｍの長さに亘る前記反応管２の外周に巻装されている。真空ポンプ８は、前記ガス供給管１と反対側の前記反応管２の端部付近に可変バルブ９を通して連結されている。熱電対を装填したシーリド管１０は、前記ガス供給管１と反対側の前記反応管２の端部からその内部に先端が前記ホルダ３の先端面付近に位置するように挿入されている。
【００３２】
図１に示すＣＶＤ装置において基板ホルダ３先端面に所望の材料からなる基板１１を保持するとともに、冷却水を冷却水導入管６を通して筐体５内に導入し、排出部４から排出することにより前記基板ホルダ３先端面に保持した基板１１を冷却する。つづいて、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーをガス供給管１を通して反応管２内に導入するとともに、真空ポンプ８を作動して前記反応管２内のガスを可変バルブ９を通して排気する。この時、前記可変バルブ９により前記反応管２内の圧力が１００Ｐａ、管１内での流速が８ｃｍ／ｓｅｃになるように制御する。真空排気が安定した状態でヒータ７に通電して加熱する。前記ヒータ７の加熱によりガス供給管１から供給された前記原料ガスが暖められる。原料ガスが暖められることは、シーリド管１０に装填された熱電対により確認した。また、この時の基板１１は３０℃以下の温度に保たれていることを図示しない基板温度測定用熱電対により確認した。
【００３３】
前述した条件の下で前記シーリド管１０に装填された熱電対で測定される温度が変化するように基板ホルダによる基板の冷却およびヒータ７による加熱温度を制御して２４時間の成膜操作時の温度とＣｕの堆積膜厚の関係を求めた。その結果を図２に示す。
【００３４】
図２から前記基板近傍の熱電対で測定された雰囲気温度が２００℃以下において有為なＣｕの堆積が認められないことがわかる。この事実から２００℃（場合によっては２２０℃以下）のＣｕの堆積の条件では、原料ガスの分解が気相で起こらず、専ら基板表面の吸着分解反応であることがわかる。したがって、このような条件の下でのＣｕの堆積は原料ガスが吸着される導電性がより高い箇所（導電体パターン）でなされ、結果的にＣｕの選択的な堆積を遂行できることがわかる。
【００３５】
以上のように、本発明によれば基板上の下地膜表面の銅被膜形成予定領域に銅以外の材料からなり、前記下地膜に比べてより導電性の高い、つまり銅の原料ガスとの電荷のやり取り（主に吸着分解反応）が容易になる導電体パターンを形成した後、１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記導電体パターン（銅被膜形成予定領域）に銅が選択的に堆積できる。その結果、エッチングやＣＭＰのような無駄な銅の消費がなされることなく例えば銅配線のような銅被膜（銅パターン）を下地の所望領域に選択的に形成することができる。
【００３６】
また、前記導電体パターンの形成後、前記銅のＣＶＤの前に導電体パターンを含む下地膜表面にシランカップリング剤または界面活性剤の薄膜を形成して表面を疎水性とし、前記導電体パターンが位置する前記疎水性の薄膜部分にＵＶ光を選択的に照射してその照射領域を親水性とすれば、その後の１５０〜２５０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことによって、前記親水性を示す薄膜が位置する導電体パターン（銅被膜形成予定領域）により高い選択性をもって銅を堆積することができる。
【００３７】
さらに、前記導電体パターンの形成後、銅のＣＶＤの前に前記導電体パターンを含む下地膜表面に前記導電体パターンに対応する領域に開口部を有する感光性樹脂層を形成して開口部から露出した導電体パターンと感光性樹脂層の間で親水／疎水の差を生じさせれば、その後の１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことによって、前記親水性の高い導電体パターン（銅被膜形成予定領域）により高い選択性をもって銅を堆積することができる。なお、前記感光性樹脂層は銅の選択的な堆積後に除去される。
【００３８】
【実施例】
以下、本発明の好ましい実施例（ＴＦＴ−ＬＣＤ用アレイ基板の製造）を図面を参照して詳細に説明する。
【００３９】
（実施例１）
まず、表面に汚染防止を目的としたＳｉＯ_２膜（図示せず）がコートされた５００ｍｍ×６００ｍｍガラス基板２１上に基板温度４２０℃の条件下で減圧ＣＶＤ法により厚さ５０ｎｍの非晶質シリコン（ａ−Ｓｉ）薄膜を堆積した。なお、ＳｉＯ_２膜の代わりに窒化シリコン（ＳｉＮ_x）膜または窒化シリコンと酸化シリコンの混合物からなる膜を用いてもよい。つづいて、ＴＦＴの閾値制御を目的として前記ａ−Ｓｉ膜に不純物（例えばボロン）をドーピングした。ひきつづき、ボロンドープａ−Ｓｉ膜にエキシマレーザアニールを施して結晶化させることによりボロンドープ多結晶シリコン（ｐ−Ｓｉ）薄膜とした。なお、このエキシマレーザアニールに代えてランプアニールを施してもよい。前記ｐ−Ｓｉ薄膜表面にスピンコート法によりレジストを塗布し、乾燥し、露光した後、現像することによりレジストパターン（図示せず）を形成した。レジストパターンをマスクとしてＣＦ₄およびＯ₂ガスを用いたＣＤＥ(Chemical Dry Etching)により前記ｐ−Ｓｉ薄膜を選択的に除去することにより島状のｐ−Ｓｉ薄膜２２を形成した。前記レジストパターンを灰化して除去した後、島状のｐ−Ｓｉ薄膜２２を含むガラス基板２１上にＴＥＯＳを原料ガスとして用いた減圧プラズマＣＶＤ法により厚さ２００ｎｍのゲート絶縁膜としてのＳｉＯ₂薄膜２３を堆積した。ひきつづき、このＳｉＯ₂薄膜２３上にアルミニウムを蒸着し、図示しないレジストパターンをマスクして選択的にエッチングすることにより図３の（ａ）に示すようにゲート電極２４を形成した。
【００４０】
次いで、図３の（ｂ）に示すようにゲート電極２４をマスクとして不純物、例えばリンを前記島状のｐ−Ｓｉ薄膜２２に選択的にドーピングして島状のｐ−Ｓｉ薄膜２２にｎ⁺型のソース、ドレイン領域２５，２６およびｐ型チャンネル領域２７を形成した。
【００４１】
次いで、図３の（ｃ）に示すように全面に減圧ＣＶＤ法により層間絶縁膜としての窒化シリコン（ＳｉＮ_x）膜２８を堆積した。つづいて、前記窒化シリコン膜２８上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして前記窒化シリコン膜２８およびＳｉＯ₂薄膜２３を選択的にウェットエッチングすることにより、図３の（ｄ）に示すように底部が前記ソース、ドレイン領域２５，２６にそれぞれ達するコンタクトホール２９を開口した。
【００４２】
次いで、真空蒸着により全面に厚さ０．０５μｍのＴｉ薄膜３０を堆積した。このＴｉ薄膜３０上にスピンコート法によりレジストを塗布し、乾燥し、露光した後、現像することにより図４の（ｅ）に示すようにレジストパターン３１を形成した。つづいて、このレジストパターン３１をマスクとして前記Ｔｉ薄膜３０を選択的にエッチング除去することにより、図４の（ｆ）に示すように前記コンタクトホール２９およびその周辺部分にＴｉパターン３２，３３を形成し、その後レジストパターン３１を灰化して除去した。
【００４３】
次いで、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、基板温度１８０℃、原料ガス圧１ｔｏｒｒの条件の下での選択ＣＶＤを施すことにより、図４の（ｇ）に示すようにＴｉパターン３２，３３上にＣｕを選択的に堆積することにより、前記ソース、ドレイン領域２５，２６にコンタクトホール２９を通して接続されたＴｉパターン３２，３３にそれぞれＣｕからなるソース電極配線３４およびドレイン電極配線３５を形成してＴＦＴを有するアレイ基板を製造した。
【００４４】
このような実施例１によれば少ないＣｕの消費量のＣｕ選択堆積技術により形成されたソース、ドレインの電極配線を有するアレイ基板を製造することができた。
【００４５】
（実施例２）
前述した実施例１と同様な方法によりＴｉパターン３２，３３を形成した後、これらＴｉパターン３２，３３を含む窒化シリコン膜２８上にシランカップリング剤であるヘキサメチルジシラザンの飽和蒸気を室温（２５℃）で５分間程度吸着させた。つづいて、Ｔｉパターン３２，３３上のシランカップリング剤薄膜部分に３６５ｎｍのＵＶ光を１５００ｍＪ／ｃｍ²の出力で選択的に照射して前記シランカップリング剤を光分解させることにより、図５に示すようにＴｉパターン３２，３３に親水性部３６を形成した。この後、実施例１と同様に、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、基板温度１８０℃、原料ガス圧１ｔｏｒｒの条件の下での選択ＣＶＤを施し、Ｔｉパターン上にＣｕを選択的に堆積することにより、Ｃｕからなるソース電極配線およびドレイン電極配線を形成してＴＦＴを有するアレイ基板を製造した。
【００４６】
得られたアレイ基板は、Ｔｉパターンに忠実なＣｕからなるソース電極配線およびドレイン電極配線を有するものであった。
【００４７】
（実施例３）
前述した実施例１と同様な方法によりＴｉパターン３２，３３を形成した後、Ｔｉパターン３２，３３を含む前記窒化シリコン膜２８上にスピンコート法によりポジ型のクレゾールノボラックレジストを塗布、乾燥した後、露光、現像を施すことにより、図６の（ａ）に示すように前記Ｔｉパターン３２，３３に対応する領域に開口部３７を有する厚さ１．０μｍのレジスト層３８を形成した。つづいて、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、基板温度２００℃、原料ガス圧１ｔｏｒｒの条件の下での選択ＣＶＤを施すことにより、図６の（ｂ）に示すように前記レジスト層３８の開口部３７から露出するＴｉパターン３２，３３にＣｕが主に堆積されてソース電極配線３４およびドレイン電極配線３５が形成された。この時、レジスト層３８上にも僅かな量の粒状Ｃｕ３９が堆積された。つづいて、粒状のＣｕ３９が表面に堆積されたレジスト層３８を有機溶剤で除去することにより図６の（ｃ）に示すＴＦＴを有するアレイ基板を製造した。
【００４８】
得られたアレイ基板は、Ｔｉパターン３２，３３に忠実なＣｕからなるソース電極配線３４およびドレイン電極配線３５を有するものであった。
【００４９】
なお、実施例１〜３では導電体パターンとしてＴｉパターンを用いたが、これ以外の金属、またはｎ型もしくはｐ型のドーパントを５×１０¹⁸個／ｃｍ²以上含むアモルファスシリコンまたは多結晶シリコンを用いても同様な銅の選択堆積を行なうことができた。
【００５０】
【発明の効果】
以上説明したように、本発明によれば金属、絶縁材料等の任意の材料からなる下地の必要とする領域に銅を選択的に堆積して原料コストの低減等を達成でき、ＬＳＩ、液晶表示装置の低抵抗配線として有効な銅被膜の選択形成方法を提供できる。
【図面の簡単な説明】
【図１】本発明のＣｕ薄膜の選択形成に用いられる減圧ＣＶＤ装置を示す概略図。
【図２】図１の減圧ＣＶＤ装置でＣｕ薄膜を堆積した時の温度と堆積Ｃｕ薄膜の厚さの関係を示すグラフ。
【図３】本発明の実施例１におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【図４】本発明の実施例１におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【図５】本発明の実施例２におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【図６】本発明の実施例３におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【符号の説明】
１…ガス供給管、
２…反応管、
３…基板ホルダ、
７…ヒータ、
１１…基板、
２１…ガラス基板、
２２…ｐ−Ｓｉ薄膜、
２４…ゲート電極、
２５…ソース領域、
２６…ドレイン領域、
２９…コンタクトホール、
３２，３３…Ｔｉパターン、
３４…ソース電極配線、
３５…ドレイン電極配線、
３７…開口部、
３８…レジスト層。

Claims

基板上の下地膜表面の銅被膜形成予定領域に銅以外の材料からなり、前記下地膜に比べてより導電性の高い導電体パターンを形成する工程と、
全面にシランカップリング剤または界面活性剤の薄膜を形成した後、前記導電体パターンに対応する前記薄膜にＵＶ光を選択的に照射する工程と、
銅のＣＶＤを行なって、前記導電体パターンに銅被膜を選択的に堆積する工程と
を具備したことを特徴とする銅被膜の選択形成方法。
前記導電体パターンは、Ｔｉ，Ｗ，Ｍｏ，Ｔａ，Ａｌもしくはこれらの合金からなることを特徴とする請求項１記載の銅被膜の選択形成方法。
前記導電体パターンは、ｎ型もしくはｐ型のドーパントを５×１０¹⁸個／ｃｍ²以上含むアモルファスシリコンまたは多結晶シリコンからなることを特徴とする請求項１記載の銅被膜の選択形成方法。
前記銅のＣＶＤは、２２０℃以下の温度でなされることを特徴とする請求項１ないし３いずれか記載の銅被膜の選択形成方法。