Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4361820B2 - ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法 - Google Patents
[go: Go Back, main page]

JP4361820B2 - ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法 - Google Patents

ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法 Download PDF

Info

Publication number
JP4361820B2
JP4361820B2 JP2004060788A JP2004060788A JP4361820B2 JP 4361820 B2 JP4361820 B2 JP 4361820B2 JP 2004060788 A JP2004060788 A JP 2004060788A JP 2004060788 A JP2004060788 A JP 2004060788A JP 4361820 B2 JP4361820 B2 JP 4361820B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
hole
printed circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004060788A
Other languages
English (en)
Other versions
JP2004297045A (ja
Inventor
亨燮 金
泰敬 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004297045A publication Critical patent/JP2004297045A/ja
Application granted granted Critical
Publication of JP4361820B2 publication Critical patent/JP4361820B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0238—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes through pads or through electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体チップのパッケージングに関するもので、より詳しくは、ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法に関するものである。
電子装置が小型化するにつれて、次第に小型化しているパッケージに半導体集積回路（ＩＣ）チップを含ませる技術も多様に発展して来た。ＪＥＤＥＣ（Joint Electron Device Engineering Council）では、半導体チップほどの大きさの半導体チップパッケージを「チップスケールパッケージ（ＣＳＰ）」と命名した。特に、ＪＥＤＥＣによると、チップスケールパッケージは、パッケージに含まれた半導体チップ大きさの１．２倍以内の大きさを有するパッケージと定義される。ＣＳＰ技術は、デジタルカムコーダ、ノート型パソコン、メモリカード等のような電子製品に使われるＩＣをパッケージングするのに適する。具体的に、ＣＳＰ技術は、主としてＤＳＰ（digital signal processor）、マイクロプロセッサー、ＡＳＩＣ（application specific integrated circuit）、ＤＲＡＭ及びフラッシュメモリ等に適用される。
しかしながら、ＣＳＰ技術は、ＢＧＡパッケージやＴＳＯＰのように一般に使われる既存のプラスチックパッケージに比べれば、製造単価が多少高いという短所を持っている。
費用節減のために、ウエハーレベルパッケージ（ＷＬＰ）が提案された。ウエハーレベルパッケージは、ウエハーレベルで形成され（費用節減効果）、個別チップに分離される。パッケージは、金属はんだバンプまたはボールのように、底面に２次元で配列された外部端子を有する特徴がある。これは、半導体チップの信号経路（signal path）をパッケージＩ／Ｏ位置に縮小することによって、デバイスの作動速度が向上することができる。また、ウエハーレベルパッケージは、周辺リードを有するチップパッケージとは異なり、チップ自体の大きさより一層多くの領域を印刷回路基板で占めない。
図１は、従来技術によるウエハーレベルパッケージ２０の一部を示す平面図である。図２は、図１のＩ-Ｉ’線に沿って切断した断面図である。半導体集積回路チップ１４は、半導体基板１２の上部に形成された複数のチップパッド１１とパッシベーション層１３を有する。前記パッシベーション層１３は、酸化物、窒化物、またはその組合からなる。前記チップパッド１１は、アルミニウムからなる。半導体チップ１４の上部にポリイミドからなる第１絶縁層２２が形成される。第１絶縁層２２の上部に複数の金属配線パターン２１が形成される。金属配線パターン２１は、対応するチップパッド１１と接触する。金属配線パターン２１と第１絶縁層２２の上部に第２絶縁層２４が形成される。前記金属配線層２１と第１、第２絶縁層２２、２４は、再配線層２１’を構成する。金属配線パターン２１の他端に複数のボールパッド２３（ball pad）が位置する。その後、リフロー工程により金属配線パターン２１に、はんだボール２８が接合される。
しかしながら、はんだ接合性が劣る問題点を持っている。その主要な理由としては、ウエハーレベルパッケージ２０と外部印刷回路基板（ＰＣＢ）間の熱膨張係数（ＣＴＥ）の差によるストレスが挙げられる。一般に、ウエハーレベルパッケージがＰＣＢに実装された状態で、ウエハーレベルパッケージとＰＣＢ間にはんだボールが接合される。半導体チップ１４は、電力が稼動中の時は、加熱されるが、電力が稼働しない時は、冷却される。はんだボールの両側に接合されたウエハーレベルパッケージとＰＣＢ間の熱膨張係数の差によって、はんだボールに機械的ストレスが発生し、亀裂と欠陥が生じる場合もある。
最近、複数のウエハーレベルパッケージを積層したマルチ積層パッケージが提案されている。
例えば、図３に示したように、従来技術によるマルチ積層パッケージ１０の形成方法に対して、米国特許第６，４２９，０９６号明細書に開示されている。ウエハーレベルで半導体ウエハーに貫通孔を形成した後、貫通孔に導電性プラグ２を充填させる。半導体ウエハーは、切断工程により複数の個別パッケージ１に分離される。隣接したパッケージのプラグ２の間に、バンプ３を介して少なくとも二つのパッケージ１を積層し、マルチ積層パッケージ１０を形成する。また、最低部のパッケージ１ａに形成されたバンプ３ａを使用し、マルチ積層パッケージ１０を外部ＰＣＢ４のランディングパッド５に実装する。
しかしながら、最低部のパッケージ１ａと外部ＰＣＢ４間の熱膨張係数の差が存在するため、はんだ接合性が劣る。
従って、本発明の目的は、第１活性面から第２非活性面に半導体チップを貫通する貫通孔が形成された半導体チップパッケージを提供することにある。
本発明の他の目的は、複数の半導体チップパッケージが積層されたマルチ積層パッケージを提供することにある。
本発明のさらに他の目的は、第１活性面から対向する第２非活性面に半導体チップを貫通する貫通孔を形成し、第１導電性パッドが半導体チップの第１活性面において貫通孔を少なくとも一部取り囲ませる半導体チップパッケージの製造方法を提供することにある。
本発明のさらに他の目的は、一つのウエハーに含まれた複数の半導体チップごとに、貫通孔を形成する段階を含む半導体チップパッケージの製造方法を提供することにある。
上記の目的を達成するために、本発明は、第１活性面から第２非活性面に半導体チップを貫通する貫通孔が形成された半導体チップパッケージを提供する。第１導電性パッドは、半導体チップの第１活性面において貫通孔を少なくとも一部取り囲む。印刷回路基板の第１面は、半導体チップの第２非活性面と貼付け、第２導電性パッドは、前記半導体チップの貫通孔と整列する。前記貫通孔に導電性物質が充填され、第１、第２導電性パッドと接触する。
また、本発明は、複数の半導体チップパッケージが積層されたマルチ積層パッケージを提供する。それぞれのチップパッケージには、第１活性面から第２非活性面に半導体チップを貫通する貫通孔が形成されている。第１導電性パッドは、半導体チップの第１活性面において貫通孔を少なくとも一部取り囲む。印刷回路基板の第１面は、前記半導体チップの第２非活性面と貼付け、第２導電性パッドは、前記半導体チップの貫通孔と整列される。前記貫通孔に導電性物質が充填され、第１、第２導電性パッドと接触する。
さらに、本発明は、第１活性面から対向する第２非活性面に半導体チップを貫通する貫通孔を形成し、第１導電性パッドが半導体チップの第１活性面において貫通孔を少なくとも一部取り囲ませる半導体チップパッケージの製造方法を提供する。第２導電性パッドと半導体チップの貫通孔が整列されるように、印刷回路基板の第１面と半導体チップの第２非活性面とを貼付ける。貫通孔に導電性物質を充填し、第１、第２導電性パッドと接触させる。
さらに、本発明は、一つのウエハーに含まれた複数の半導体チップごとに、貫通孔を形成する段階を含む半導体チップパッケージの製造方法を提供する。貫通孔は、第１活性面から第２非活性面にウエハーを貫通し、第１導電性パッドがウエハーの第１面で貫通孔を少なくとも一部取り囲む。印刷回路基板の第１面に複数の第２導電性パッドが形成され、複数の第２導電性パッドとウエハーの複数の貫通孔が、それぞれ整列されるように印刷回路基板の第１面とウエハーの第２面とを貼付ける。貫通孔に導電性物質を充填し、第１、第２導電性パッドと接触させる。
以上のように、本発明によると、第１活性面から第２非活性面に半導体チップを貫通する貫通孔が形成された半導体チップパッケージを提供し、第１導電性パッドが半導体チップの第１活性面において貫通孔を少なくとも一部取り囲み、貫通孔に導電性物質を充填することにより、印刷回路基板と半導体チップとの貼付けを良好とする。
以下、添付の図面を参照して本発明の実施例をより詳しく説明する。
図４は、本発明の一実施例によるウエハーレベルパッケージ８０を示す断面図である。一般に、ウエハーレベルパッケージ８０は、上部にパッシベーション層３３が形成された半導体基板３２によって構成される半導体チップ３４を含む。パッシベーション層３３は、例えば、シリコン酸化物、シリコン窒化物、またはその組合せを含む。
チップ３４の活性上部面（第１活性面）から非活性下部面（第２非活性面）を貫通する少なくとも一つの貫通孔３７が形成される。導電性チップパッド（第１導電性パッド）３１は、半導体チップ３４の第１活性面から貫通孔３７の少なくとも一部を取り囲む。導電性チップパッド３１は、アルミニウムからなる。
ウエハーレベルパッケージ８０は、半導体チップ３４の非活性下部面に貼付けられた上部面を有する印刷回路基板４２を備える。印刷回路基板４２は、接着剤（接着層）７２によってチップ３４に貼付けられる。印刷回路基板４２に形成された少なくとも一つの導電性ＰＣＢパッド４５は、半導体チップ３４の貫通孔３７とそれぞれ整列される。
貫通孔３７内に充填された導電性プラグ５０は、導電性パッド３１、導電性パッド（第１導電性パッド）４５と接触し、チップパッド３１と導電性ＰＣＢパッド４５を互いに電気的に接触させる。貫通孔３７の側壁に絶縁層３８が形成され、導電性プラグ（導電性物質）５０を基板３２から絶縁させる。
導電性プラグ５０は、はんだで形成されることが好ましい。より好ましくは、図４に示すように、導電性プラグ５０は、印刷回路基板４２の導電性パッド４５から突き出す形状に形成された金属ＰＣＢバンプ５２と、前記ＰＣＢバンプ５２を取り囲むはんだ５４とを有する。
好ましくは、前記印刷回路基板４２には、導電性パッド４５の下部に貫通孔３７と対応する位置に接続孔４９が形成されている。前記接続孔４９は、導電性パッド４５の底面を露出させ、ウエハーレベルパッケージ８０を積層するか、または、ウエハーレベルパッケージ８０を外部印刷回路基板に貼付けるのに使われる。例えば、ＰＣＢ４２の下部面から接続孔４９を介して下方に突き出すように、導電性ＰＣＢパッド４５の底面に（外部接続用）はんだボールが接合される。接続孔が形成されていない場合、ＰＣＢ４２の下部面にはんだボールを形成し、ＰＣＢパッド４５と電気的に接続することができる。
図５〜図１６は、図４のウエハーレベルパッケージ８０の製造方法の各段階を説明する図面である。
図５を参照すれば、複数の半導体集積回路チップ３４が形成された半導体基板３２を有するシリコンウエハー３０が提供される。図示したように、隣接する半導体チップ３４は、チップスクライブライン３６により区分される。
図６は、図５のウエハー３０のチップ３４の一部を示す平面図であり、図７は、図６のVII-VII’線に沿って切断した断面図である。集積回路チップ３４は、半導体基板３２に形成された複数のチップパッド３１及びパッシベーション層３３を有する。パッシベーション層３３は、チップパッド３１の表面の一部を露出させ、半導体基板３２を被覆している。パッシベーション層３３は、酸化物、窒化物、またはその組合せからなる。チップパッド３１は、アルミニウムからなる。
図８を参照すれば、複数のＰＣＢチップ領域４４が形成された非導電性ＰＣＢ基板４２を有するＰＣＢディスク４０が提供される。前記ＰＣＢチップ領域４４は、スクライブライン４６により限定された領域で、図５のシリコンウエハー３０のチップ３４と一致する。ＰＣＢディスク４０の外周面積は、シリコンウエハー３０の外周面積と類似すべきであるが、厚さは、シリコンウエハー３０ほど厚くてはいけない。例えば、８インチ直径のウエハーの場合、ＰＣＢディスク４０の厚さは、約１３０μｍである。
図９は、図８のＰＣＢディスク４０のチップ領域４４の一部分の概略平面図であり、図１０は、図９のＸ-Ｘ’線に沿って切断した断面図である。ＰＣＢチップ領域４４は、非導電性ＰＣＢ基板４２に形成された複数のＰＣＢパッド４５を有している。ＰＣＢパッド４５は、銅で形成され、上方から見た時、正方形の形状である。ＰＣＢ基板４２には、貫通する複数のＰＣＢウィンドウ４９が形成されている。ＰＣＢウィンドウ４９は、対応するＰＣＢパッド４５の底面を露出させる。ＰＣＢバンプ５２は、ＰＣＢパッド４５の上部面に形成される。ＰＣＢバンプは、導電性物質層、好ましくは、銅層をＰＣＢディスク４０の上部面４１及びＰＣＢパッド４５に沈殿させ、沈殿層をフォトリソグラフィ工程を経て形成させる。図示したように、ＰＣＢバンプ５２は、ＰＣＢウィンドウ４９と整列される。また、ＰＣＢバンプ５２及びＰＣＢパッド４５は、金または、ニッケル/金のメッキ層が形成されている。
図１１〜図１３を参照して、図５〜図７のシリコンウエハー３０に貫通孔を形成する段階について説明する。形成される貫通孔は、図４に示されたチップ３４の貫通孔３７と一致する。
まず、図１１を参照すれば、複数のトレンチ３７’がチップパッド３１を介して、図７に示した構造内の深さで形成される。トレンチ３７’は、レーザードリル方法、湿式エッチング方法または乾式エッチング方法によって形成され得る。例えば、トレンチ３７’の深さは、８インチ直径のウエハーの場合、約１００μｍである。
図１２Ａを参照すれば、シリコンウエハー３０の活性面３５に絶縁層３８ａが形成される。絶縁層３８ａは、チップパッド３１とパッシベーション層３３に対してエッチング選択比を有する物質、例えば、酸化物、窒化物、またはその組合せからなることが好ましい。
図１２Ｂを参照すれば、トレンチ３７’に充填させることによって、図１２Ａの構造にフォトレジスト７１が沈殿される。
図１２Ｃを参照すれば、トレンチ３７’内のみに、フォトレジスト７１が残るようにエッチバック（etchback）工程を経る。
図１２Ｄを参照すれば、トレンチ３７’に残っているフォトレジスト７１をエッチングマスクにして、絶縁層３８ａを選別的にエッチングする。
図１２Ｅを参照すれば、トレンチ３７’内のフォトレジストを除去する。図１２Ａ〜図１２Ｅの工程を経ることにより、トレンチ３７’側壁が絶縁層３８により被覆されていることが分かる。
次に、図１３を参照すれば、シリコンウエハー３０の非活性面３９に機械的研磨過程を経ることにより、シリコンウエハー３０を完全に貫通する接続孔３７が形成される。例えば、８インチ直径のウエハーの場合、研磨前に約７２０μｍの厚さを有するが、本発明による研磨工程により約８０μｍの厚さのウエハー３０に形成される。シリコンウエハー３０の非活性面３９は、化学的機械研磨方法（Chemical Mechanical Polishing；ＣＭＰ）を用いて接続孔３７を得ることもできる。
次に、図１４〜図１６を参照して、図８〜図１０のＰＣＢディスク４０と、図１１〜図１３によって処理されたシリコンウエハー３０とを結合し、ウエハーレベルパッケージが形成される方法について説明する。
図１４を参照すれば、シリコンウエハー３０の集積回路チップ３４及びスクライブライン３６が、ＰＣＢディスク４０のＰＣＢチップ領域４４及びスクライブラインと整列されるように、シリコンウエハー３０をＰＣＢディスク４０に位置させる。ＰＣＢディスク４０の上部面とシリコンウエハー３０の非活性下部面３９との間に接着剤７２が挿入される。従って、ＰＣＢディスク４０のＰＣＢバンプ５２がシリコンウエハー３０の接続孔３７に挿入される。
図１５を参照すれば、チップパッド３１とＰＣＢバンプ５２を電気的に接続するように複数の接続バンプ５４を形成する段階が進行される。接続バンプ５４は、絶縁層３８によって半導体基板３２と電気的に絶縁される。接続バンプ５４は、好ましくは、はんだボールであって、ボール配置（ball placement）、メッキ（plating）、ステンシル印刷（stencil printing）、またはメタルジェット（metaljet）方法により形成することができる。本発明の実施例では、ステンシル印刷とリフローにより形成される。接続バンプ５４とＰＣＢバンプ５２は、プラグ５０を構成する。
図１６を参照すれば、図１５に示した構造をチップスクライブライン３６及びＰＣＢスクライブライン４６により、個別チップスケールパッケージ８０に分離する段階が行われる。ＰＣＢウィンドウ４９に外部端子（電極；図示せず）が形成される。外部端子は、はんだボールであることが好ましいが、はんだの代わりに金がやニッケルで形成されても良い。外部端子は、図１５の構造を複数のパッケージ８０に分離する前に形成されても良い。
従って、半導体集積回路チップ３４と外部端子（例えば、はんだボール）との間にＰＣＢチップ４４が挿入された状態において、パッケージ８０は、集積回路チップ３４とＰＣＢチップ４４の結合により形成される。パッケージ８０の外部端子は、外部印刷回路基板に実装され、このような状態でＰＣＢチップ４４は、パッケージ８０と外部印刷回路基板間の熱膨張係数を低減させるバッファーとして機能する。従って、外部端子に潜在的に影響を及ぼすストレスの量が低減するようになる。
前記ウエハーレベルパッケージ８０は、多様な方式に変形することが可能である。例えば、ＰＣＢウィンドウ４５は、ＰＣＢバンプ５２の下部の代わりに、ＰＣＢバンプ５２から離隔されて位置することもできる。このような場合、ＰＣＢパッドは、ＰＣＢバンプ５２からＰＣＢウィンドウ４５まで延びることができる。すなわち、ＰＣＢパッド４５は、ひも状の導電性再配線パターンで形成されることができる。
また、ＰＣＢ基板にＰＣＢウィンドウがなくても良い。このような場合には、ＰＣＢパッド４５の代わりに、上部ＰＣＢパッド及び下部ＰＣＢパッドが形成され得る。上部ＰＣＢパッドは、ＰＣＢ基板の上部面に形成され、その上にＰＣＢバンプ５２が形成される。下部ＰＣＢは、ＰＣＢ基板４２の下部面に形成され、その上に外部端子（例えば、はんだボール）が形成される。上、下部ＰＣＢパッドが相互整列されると、ＰＣＢ基板４２の貫通孔を介して電気的に接続される。反対に、上、下部ＰＣＢパッドが相互整列されないと、ＰＣＢ基板４２の貫通孔と導電性パターンの結合によって電気的に接続される。
他の変形例において、ＰＣＢディスク４０を多少固い基板よりは、接着テープ型媒介体で構成することができる。
図１７は、本発明の一実施例によるマルチ積層パッケージ９０を示す断面図である。図示したように、マルチ積層パッケージ９０は、複数のウエハーレベルパッケージ８０が３次元で積層された構造を有する。各ウエハーレベルパッケージ８０は、図４に示されたウエハーレベルパッケージと一致する。
本実施例において、ウエハーレベルパッケージ８０の導電性プラグ５０のはんだは、積層パッケージ９０の上部ウエハーレベルパッケージ８０のウィンドウ４７を介してＰＣＢパッドと接続される。
外部端子６０は、積層パッケージ９０の最低部ウエハーレベルパッケージ８０のウィンドウ４７を介してＰＣＢパッドの底部面に形成される。外部端子６０は、はんだボールであるものが好ましが、はんだの代わりに金がやニッケルで形成されても良い。積層パッケージ９０の外部端子６０は、外部印刷回路基板（図示せず）に実装され、このような状態で最低部パッケージ８０のＰＣＢチップ４４は、積層パッケージ９０と外部印刷回路基板間の熱膨張係数を低減させるバッファーとして機能する。従って、外部端子６０に潜在的に影響を及ぼし得るストレスの量が低減するようになる。
図１８〜図２０は、本発明の他の実施例を示す断面図である。本実施例は、図１８に示した保護層７４が形成された構造の以外には、前述した実施例と実質的に同一構造を有する。
まず、図１９を参照すれば、図５に示した構造のチップ３４の活性面に液状樹脂保護層７４が形成される。液状樹脂は、トランスファー成形（transfer molding）方法、インジェクション成形（injecting molding）方法、スクリーン印刷（screen printing）方法またはディスペシング（dispensing）方法によって塗布される。
図２０及び図２１を参照すれば、前述した方式と同一方式でＰＣＢの底面に外部端子６０が形成された後、複数のパッケージ８０に分離される。外部端子６０は、パッケージ分離後、実装されることもできる。
パッケージを分離した後、図１８の構造が得られる。保護層７４は、外部環境から半導体チップ３４の活性面を保護する機能を果たす。
図２２は、本発明の他の実施例によるマルチ積層パッケージ１９０を示す断面図である。本実施例は、最高部パッケージ１８０に図１８の保護層７４が形成されるという点から、前述した図１７の積層パッケージとは異なる。
図２３、２４、２５及び２６は、本発明の他の実施例を示す断面図であって、ＰＣＢバンプがないという点から、前述した図１６、１７、２１及び２２と異なる。
図２７、２８、２９及び３０は、本発明の他の実施例を示す断面図であって、異方性導電膜（ＡＣＦ）４５２を使用し、ＰＣＢチップ４４と集積回路チップ３４とを接合するという点から、前述した図２３、２４、２５及び２６と異なる。前記膜は、表面と垂直方向には導電性を、表面と平行方向には非導電性を有する特徴がある。従って、異方性導電膜４５２は、チップの下部全面または印刷回路基板の上部全面に塗布される。本実施例は、前述した実施例で使用した接着剤７２が要らないという長所がある。
図３１は、本発明の他の実施例によるマルチ積層パッケージ６９０を示す断面図である。本実施例によるマルチ積層パッケージ６９０は、前述した実施例と比較する際、少なくとも２つのパッケージ８０が上下逆になったという特徴がある。また、最低部パッケージ８０の接続バンプ５４が再配線ＰＣＢチップ４４と接続される。再配線ＰＣＢチップ４４には、ＰＣＢパッド４８が形成されているが、前記ＰＣＢパッド４８は、上、下部ＰＣＢパッド４５、４７を有する。上、下部ＰＣＢパッド４５、４７は、ＰＣＢ基板４２の上、下部面にそれぞれ形成される。下部ＰＣＢパッド４７の上に外部端子６０が形成される。上部ＰＣＢパッド４５は、最低部パッケージ８０の接続孔３７と整列されるのに対して、下部ＰＣＢパッド４７は、前記接続孔３７と整列されない。上、下部ＰＣＢパッド４５、４７は、ＰＣＢ基板４２を貫通する信号孔６７７により電気的に接続される。上、下部ＰＣＢパッド４５、４７と信号孔６７７は、導電性の再配線パターンを構成する。ＰＣＢ基板４２の上、下部面に、それぞれソルダレジスト層６８８が形成される。
積層パッケージ６９０の外部端子６０は、外部印刷回路基板（図示せず）の上に実装され、このような状態において、積層パッケージの底部に位置した再配線ＰＣＢチップ４４は、積層パッケージ６９０と外部印刷回路基板間の熱膨張係数の差を低減させるバッファーとして機能する。従って、外部端子６０に潜在的に影響を及ぼし得るストレスの量が低減するようになる。
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神及び特許請求の範囲内で、いろいろと変更して実施することができるものである。
従来技術によるウエハーレベルパッケージの一部を示す平面図である。 図１のＩ-Ｉ’線に沿って切断した断面図である。 従来技術によるマルチ積層パッケージを示す断面図である。 本発明の一実施例によるウエハーレベルパッケージを示す断面図である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図４のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 本発明の一実施例によるマルチ積層パッケージを示す断面図である。 本発明の他の実施例によるウエハーレベルパッケージを示す断面図である。 図１８のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図１８のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 図１８のウエハーレベルパッケージの製造方法の各段階を説明する図面である。 本発明の他の実施例によるマルチ積層パッケージを示す断面図である。 本発明の他の実施例によるウエハーレベルパッケージを示す断面図である。 本発明の他の実施例によるマルチ積層パッケージを示す断面図である。 本発明の他の実施例によるウエハーレベルパッケージを示す断面図である。 本発明の他の実施例によるマルチ積層パッケージを示す断面図である。 本発明の他の実施例によるウエハーレベルパッケージを示す断面図である。 本発明の他の実施例によるマルチ積層パッケージを示す断面図である。 本発明の他の実施例によるウエハーレベルパッケージを示す断面図である。 本発明の他の実施例によるマルチ積層パッケージを示す断面図である。 本発明の他の実施例によるマルチ積層パッケージを示す断面図である。
符号の説明
３０ ウエハー
３１ チップパッド
３２ 半導体基板
３３ パッシベーション層
３４ 半導体チップ
３６、４６ スクライブライン
３７ 貫通孔
３８ 絶縁層
４０ ＰＣＢディスク
４２ 印刷回路基板
４４ ＰＣＢチップ
４５ 導電性ＰＣＢパッド
５２ ＰＣＢバンプ
５４ 接続バンプ
６０ 外部端子
８０ ウエハーレベルパッケージ
９０、１９０ マルチ積層パッケージ


Claims (40)

  1. 第１活性面から第２非活性面に貫通して貫通孔が形成された半導体チップと、
    前記半導体チップの第１活性面において前記貫通孔を少なくとも一部取り囲む第１導電性パッドと、
    第１面と前記半導体チップの第２非活性面が貼付けられ、第２導電性パッドが前記半導体チップの貫通孔と整列して形成された印刷回路基板と、
    前記貫通孔に充填され、前記第１、第２導電性パッドと接触する導電性物質と、
    を備え、
    前記導電性物質は、前記印刷回路基板の第２導電性パッドから貫通孔に突き出す金属プラグと、前記金属プラグを取り囲むはんだと、を備えることを特徴とするウエハーレベルパッケージ。
  2. 前記はんだは、前記半導体チップの第１活性面に、はんだバンプを形成することを特徴とする請求項１に記載のウエハーレベルパッケージ。
  3. 前記印刷回路基板には、前記第２導電性パッドの下に、前記貫通孔と対向するように接続孔が形成されることを特徴とする請求項１に記載のウエハーレベルパッケージ。
  4. 前記第２導電性パッドと電気的に接続され、前記印刷回路基板の接続孔を介して突き出す電極を、さらに備えることを特徴とする請求項１に記載のウエハーレベルパッケージ。
  5. 前記電極は、はんだボールであることを特徴とする請求項４に記載のウエハーレベルパッケージ。
  6. 前記第２導電性パッドと電気的に接続され、前記印刷回路基板の第１面と対向する第２面に貼付けられる電極を、さらに備えることを特徴とする請求項１に記載のウエハーレベルパッケージ。
  7. 前記電極は、はんだボールであることを特徴とする請求項６に記載のウエハーレベルパッケージ。
  8. 前記半導体チップの貫通孔の側壁に形成された絶縁層を、さらに備えることを特徴とする請求項１に記載のウエハーレベルパッケージ。
  9. 前記半導体チップの第２非活性面と前記印刷回路基板の第１面との間に挿入された接着層を、さらに備えることを特徴とする請求項１に記載のウエハーレベルパッケージ。
  10. 前記半導体チップの第２非活性面と前記印刷回路基板の第１面との間に挿入された異方性導電膜を、さらに備えることを特徴とする請求項１に記載のウエハーレベルパッケージ。
  11. 前記半導体チップの第１活性面を被覆する保護層を、さらに備えることを特徴とする請求項１に記載のウエハーレベルパッケージ。
  12. （ａ）第１活性面から第２非活性面に貫通して貫通孔が形成された半導体チップと、
    （ｂ）前記半導体チップの第１活性面において前記貫通孔を少なくとも一部取り囲む第１導電性パッドと、
    （ｃ）第１面と前記半導体チップの第２非活性面が貼付けられ、第２導電性パッドが前記半導体チップの貫通孔と整列して形成された印刷回路基板と、
    （ｄ）前記貫通孔に充填され、前記第１、第２導電性パッドと接触する導電性物質と、
    を備え、
    前記各半導体チップの前記貫通孔に充填される導電性物質は、前記印刷回路基板の第２ 導電性パッドから貫通孔に突き出す金属プラグと、前記金属プラグを取り囲むはんだと、を備える半導体チップパッケージが積層されたことを特徴とするマルチ積層パッケージ。
  13. 下部チップパッケージの導電性物質が隣接した上部チップパッケージの印刷回路基板と接触するように、半導体チップパッケージが積層されることを特徴とする請求項１２に記載のマルチ積層パッケージ。
  14. 前記はんだは、前記各半導体チップパッケージの半導体チップの第１活性面に、はんだバンプを形成することを特徴とする請求項１３に記載のマルチ積層パッケージ。
  15. 前記各半導体チップパッケージの印刷回路基板には、前記第２導電性パッドの下に、前記貫通孔と対応するように接続孔が形成されており、下部チップパッケージの導電性物質は、隣接した上部チップパッケージの接続孔を介して、前記隣接した上部チップパッケージの印刷回路基板の第２導電性パッドと接触することを特徴とする請求項１０に記載のマルチ積層パッケージ。
  16. 最低部半導体チップパッケージの第２導電性パッドと電気的に接続され、前記最低部半導体チップパッケージの印刷回路基板の接続孔を介して突き出す電極を、さらに備えることを特徴とする請求項１０に記載のマルチ積層パッケージ。
  17. 前記電極は、はんだボールであることを特徴とする請求項１０に記載のマルチ積層パッケージ。
  18. 最低部半導体チップパッケージの第２導電性パッドと電気的に接続され、前記印刷回路基板の第１面と対向する第２面に貼付けられる電極を、さらに備えることを特徴とする請求項１０に記載のマルチ積層パッケージ。
  19. 前記電極は、はんだボールであることを特徴とする請求項１８に記載のマルチ積層パッケージ。
  20. 各半導体チップパッケージの半導体チップの貫通孔の側壁に形成された絶縁層を、さらに備えることを特徴とする請求項１０に記載の半導体チップパッケージ。
  21. 各半導体チップパッケージの前記半導体チップの第２非活性面と前記印刷回路基板の第１面との間に挿入された接着層を、さらに備えることを特徴とする請求項１０に記載の半導体チップパッケージ。
  22. 各半導体チップパッケージの前記半導体チップの第２非活性面と前記印刷回路基板の第１面との間に挿入された異方性導電膜を、さらに備えることを特徴とする請求項１０に記載の半導体チップパッケージ。
  23. 最高部半導体チップパッケージの半導体チップの第１活性面を被覆する保護層を、さらに備えることを特徴とする請求項１０に記載の半導体チップパッケージ。
  24. 上部チップパッケージの導電性物質が隣接した下部チップパッケージの印刷回路基板と接触するように、半導体チップパッケージが積層されることを特徴とする請求項９に記載のマルチ積層パッケージ。
  25. 第１面に形成された第１導電性パッド及び前記第１面と対向する第２面に形成された第２導電性パッドと、前記第２導電性パッドに貼付けられる外部電極とを有する外部印刷回路基板をさらに備え、
    前記最低部半導体チップパッケージの導電性物質は、前記外部印刷回路基板の第１導電性パッドに貼付けられ、前記外部印刷回路基板の第１、第２導電性パッドは、電気的に相互接続されることを特徴とする請求項１２〜２４のいずれか一項に記載のマルチ積層パッケージ。
  26. 前記外部電極は、はんだボールであることを特徴とする請求項２５に記載のマルチ積層パッケージ。
  27. 第１導電性パッドをチップの第１活性面に形成する段階と、
    前記第１導電性パッドの残りの部分が半導体チップの第１面で貫通孔の少なくとも一部を取り囲み、前記第１活性面から対向する第２非活性面に半導体チップを貫通するように貫通孔を前記第１導電性パッドに形成する段階と、
    印刷回路基板の第１面に複数の第２導電性パッドを形成する段階と、
    前記第２導電性パッドから突き出す金属プラグを形成する段階と、
    前記印刷回路基板の第２導電性パッドが前記半導体チップの貫通孔と整列されるように、前記印刷回路基板の第１面を前記チップの第２面に貼付け、前記金属プラグを前記半導体チップの貫通孔に挿入する段階と、
    前記第１導電性パッドと前記金属プラグとを前記貫通孔中ではんだによって接続する段階と、
    を備えることを特徴とする半導体チップパッケージの製造方法。
  28. 前記貫通孔形成段階は、前記半導体チップの第１面にトレンチを形成する段階と、前記トレンチの少なくとも側壁に絶縁層を沈殿させる段階と、前記半導体チップの第２面の表面一部を除去してトレンチを露出させる段階と、を備えることを特徴とする請求項２７に記載の半導体チップパッケージの製造方法。
  29. 前記半導体チップの第２面の表面一部は、機械的研磨によって除去されることを特徴とする請求項２８に記載の半導体チップパッケージの製造方法。
  30. 前記半導体チップの第２面の表面一部は、化学的機械研磨方法によって除去されることを特徴とする請求項２８に記載の半導体チップパッケージの製造方法。
  31. 前記印刷回路基板の第１面は、接着剤を使用して前記半導体チップの第２面に貼付けられることを特徴とする請求項２７に記載の半導体チップパッケージの製造方法。
  32. 前記印刷回路基板の第１面は、異方性導電膜を使用して前記半導体チップの第２面に貼付けられることを特徴とする請求項２７に記載の半導体チップパッケージの製造方法。
  33. 前記導電性物質は、前記異方性導電膜を介して第２導電性パッドと電気的に接触することを特徴とする請求項２７に記載の半導体チップパッケージの製造方法。
  34. 第１導電性パッドがウエハーの第１面で貫通孔を少なくとも一部取り囲み、第１活性面から対向する第２非活性面にウエハーを貫通する複数の貫通孔を、ウエハーの複数の半導体チップにそれぞれ形成する段階と、
    印刷回路基板の第１面に複数の第２導電性パッドを形成する段階と、
    前記第２導電性パッドから突き出す金属プラグを形成する段階と、
    前記複数の第２導電性パッドが前記複数の貫通孔と各々整列されるように、前記印刷回路基板の第１面を前記ウエハーの第２面に貼付け、前記金属プラグを前記ウエハーの貫通孔に挿入する段階と、
    前記第１導電性パッドと前記金属プラグとを前記貫通孔中ではんだによって接続する段階と、
    を備えることを特徴とする半導体チップパッケージの製造方法。
  35. 前記印刷回路基板が貼付けられたウエハーを複数の半導体チップパッケージに分離する段階を、さらに備えることを特徴とする請求項３４に記載の半導体チップパッケージの製造方法。
  36. 前記貫通孔形成段階は、前記ウエハーの各半導体チップの第１面にトレンチを形成する段階と、前記ウエハーの各半導体チップのトレンチの少なくとも側壁に絶縁層を形成する段階と、前記ウエハーの第２面の表面一部を除去し、ウエハーの各半導体チップのトレンチを露出させる段階と、を備えることを特徴とする請求項３４に記載の半導体チップパッケージの製造方法。
  37. 前記ウエハーの第２面の表面一部は、機械的研磨によって除去されることを特徴とする請求項３６に記載の半導体チップパッケージの製造方法。
  38. 前記ウエハーの第２面の表面一部は、化学的機械研磨方法によって除去されることを特徴とする請求項３６に記載の半導体チップパッケージの製造方法。
  39. 前記印刷回路基板の第１面は、接着剤を使用して前記ウエハーの第２面に貼付けられることを特徴とする請求項３４に記載の半導体チップパッケージの製造方法。
  40. 前記印刷回路基板の第１面は、異方性導電膜を使用して前記ウエハーの第２面に貼付けられることを特徴とする請求項３４に記載の半導体チップパッケージの製造方法。
JP2004060788A 2003-03-25 2004-03-04 ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法 Expired - Fee Related JP4361820B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0018446A KR100497111B1 (ko) 2003-03-25 2003-03-25 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2004297045A JP2004297045A (ja) 2004-10-21
JP4361820B2 true JP4361820B2 (ja) 2009-11-11

Family

ID=32985851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004060788A Expired - Fee Related JP4361820B2 (ja) 2003-03-25 2004-03-04 ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法

Country Status (5)

Country Link
US (2) US6982487B2 (ja)
JP (1) JP4361820B2 (ja)
KR (1) KR100497111B1 (ja)
CN (1) CN1320644C (ja)
TW (1) TWI228308B (ja)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US20050269680A1 (en) * 2004-06-08 2005-12-08 Min-Chih Hsuan System-in-package (SIP) structure and fabrication thereof
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US20060019468A1 (en) 2004-07-21 2006-01-26 Beatty John J Method of manufacturing a plurality of electronic assemblies
US7425499B2 (en) * 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
DE102004046227B3 (de) * 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
US20060097400A1 (en) * 2004-11-03 2006-05-11 Texas Instruments Incorporated Substrate via pad structure providing reliable connectivity in array package devices
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP4063277B2 (ja) * 2004-12-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7394159B2 (en) * 2005-02-23 2008-07-01 Intel Corporation Delamination reduction between vias and conductive pads
DE102005010272A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
TWI263284B (en) * 2005-05-03 2006-10-01 Advanced Semiconductor Eng Method of fabricating wafer level package
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP5222459B2 (ja) * 2005-10-18 2013-06-26 新光電気工業株式会社 半導体チップの製造方法、マルチチップパッケージ
KR100652440B1 (ko) * 2005-10-27 2006-12-01 삼성전자주식회사 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
US8114771B2 (en) * 2006-01-13 2012-02-14 Stats Chippac Ltd. Semiconductor wafer scale package system
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
KR100780692B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 칩 스택 패키지
TW200741959A (en) * 2006-04-20 2007-11-01 Min-Chang Dong A die and method fabricating the same
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US7605019B2 (en) * 2006-07-07 2009-10-20 Qimonda Ag Semiconductor device with stacked chips and method for manufacturing thereof
US7446424B2 (en) * 2006-07-19 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
TWI367557B (en) * 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
JP4322903B2 (ja) * 2006-08-29 2009-09-02 シャープ株式会社 半導体装置、および半導体装置の製造方法
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
DE102006042774A1 (de) * 2006-09-12 2008-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Ankontaktierung
US8442017B2 (en) 2006-10-30 2013-05-14 Lg Electronics Inc. Method for transmitting random access channel message and response message, and mobile communication terminal
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100833194B1 (ko) * 2006-12-19 2008-05-28 삼성전자주식회사 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법
TWI379363B (en) * 2007-04-24 2012-12-11 United Test & Assembly Ct Lt Bump on via-packaging and methodologies
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
KR100906065B1 (ko) * 2007-07-12 2009-07-03 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 이를 가지는 적층 패키지
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
KR101387701B1 (ko) 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
TWI345296B (en) * 2007-08-07 2011-07-11 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US20090085207A1 (en) * 2007-09-28 2009-04-02 Texas Instruments, Inc. Ball grid array substrate package and solder pad
KR20090047776A (ko) * 2007-11-08 2009-05-13 삼성전자주식회사 반도체 소자 및 그 형성 방법
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
CN101452919B (zh) * 2007-12-07 2011-03-16 南茂科技股份有限公司 多晶片交互交错堆叠封装结构
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
CN101681848B (zh) * 2008-05-21 2011-11-02 精材科技股份有限公司 电子元件封装体
KR100974244B1 (ko) * 2008-06-12 2010-08-05 엘지이노텍 주식회사 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
JP4674622B2 (ja) * 2008-09-05 2011-04-20 ミツミ電機株式会社 センサモジュール及びその製造方法
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US8058732B2 (en) * 2008-11-20 2011-11-15 Fairchild Semiconductor Corporation Semiconductor die structures for wafer-level chipscale packaging of power devices, packages and systems for using the same, and methods of making the same
US8053902B2 (en) 2008-12-02 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for protecting dielectric layers from degradation
JP5308145B2 (ja) * 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
KR101028573B1 (ko) 2008-12-24 2011-04-12 주식회사 심텍 칩스케일 패키지 및 그 제조 방법
US8264077B2 (en) * 2008-12-29 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
KR101069288B1 (ko) * 2009-08-10 2011-10-05 주식회사 하이닉스반도체 반도체 패키지
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
KR101253976B1 (ko) * 2011-06-03 2013-04-12 에스티에스반도체통신 주식회사 반도체 패키지 장치 및 이의 제조방법
US9324673B2 (en) 2011-06-23 2016-04-26 Stats Chippac Ltd. Integrated circuit packaging system with wafer level reconfiguration and method of manufacture thereof
US8497558B2 (en) * 2011-07-14 2013-07-30 Infineon Technologies Ag System and method for wafer level packaging
KR101411810B1 (ko) 2012-09-27 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9240331B2 (en) * 2012-12-20 2016-01-19 Stats Chippac, Ltd. Semiconductor device and method of making bumpless flipchip interconnect structures
CN103165543B (zh) * 2013-02-08 2015-11-18 日月光半导体制造股份有限公司 半导体元件及其制造方法与封装构造
KR101640076B1 (ko) * 2014-11-05 2016-07-15 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
US10043740B2 (en) * 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects
CN108346639B (zh) * 2017-09-30 2020-04-03 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法以及封装结构
DE102018124695A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10535636B2 (en) 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
TWI665948B (zh) * 2018-07-04 2019-07-11 欣興電子股份有限公司 電路板元件及其製作方法
US11705420B2 (en) * 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof
CN115000031A (zh) * 2022-06-10 2022-09-02 通富微电子股份有限公司 一种封装体

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US520754A (en) * 1894-05-29 Frederick burmeister
US4700276A (en) * 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5202754A (en) 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
DE4433833A1 (de) 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
JP3186941B2 (ja) 1995-02-07 2001-07-11 シャープ株式会社 半導体チップおよびマルチチップ半導体モジュール
US5973396A (en) 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
JPH09307013A (ja) 1996-05-10 1997-11-28 Mitsui High Tec Inc 半導体集積回路装置およびその製造方法
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
KR19990003745A (ko) 1997-06-26 1999-01-15 이형도 디지탈블럭 및 아날로그블럭이 구비된 집적회로의 안정화회로
JPH11163521A (ja) 1997-11-26 1999-06-18 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH11163251A (ja) 1997-11-28 1999-06-18 Matsushita Electron Corp 半導体装置
JP3563604B2 (ja) 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
US6488661B1 (en) * 1998-07-31 2002-12-03 Medrad, Inc. Pressure control systems for medical injectors and syringes used therewith
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP3360655B2 (ja) 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
JP4245754B2 (ja) 1999-11-02 2009-04-02 パナソニック株式会社 半導体装置
JP2001148457A (ja) 1999-11-22 2001-05-29 Matsushita Electronics Industry Corp 高周波用半導体装置
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP3757766B2 (ja) 2000-07-07 2006-03-22 セイコーエプソン株式会社 半導体装置及びその製造方法、並びに電子機器
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6379982B1 (en) 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
JP2002064265A (ja) * 2000-08-18 2002-02-28 Toshiba It & Control Systems Corp Ｂｇａ実装方法
JP2002076247A (ja) 2000-08-25 2002-03-15 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
JP3854054B2 (ja) 2000-10-10 2006-12-06 株式会社東芝 半導体装置
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
TW200419760A (en) 2004-10-01
TWI228308B (en) 2005-02-21
KR20040083796A (ko) 2004-10-06
US20040188837A1 (en) 2004-09-30
KR100497111B1 (ko) 2005-06-28
CN1320644C (zh) 2007-06-06
JP2004297045A (ja) 2004-10-21
CN1532924A (zh) 2004-09-29
US6982487B2 (en) 2006-01-03
US20060033212A1 (en) 2006-02-16
US7335592B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
JP4361820B2 (ja) ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US8421244B2 (en) Semiconductor package and method of forming the same
JP4934053B2 (ja) 半導体装置およびその製造方法
US20070007641A1 (en) Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
TWI496270B (zh) 半導體封裝件及其製法
TWI551199B (zh) 具電性連接結構之基板及其製法
KR20080099045A (ko) 반도체 패키지 및 그 형성방법
JP2001024024A (ja) 半導体パッケージ及びその製造方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
TW202220151A (zh) 電子封裝件及其製法
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
JP4334397B2 (ja) 半導体装置及びその製造方法
TWI455271B (zh) 半導體元件結構及其製法
TWI567843B (zh) 封裝基板及其製法
TW200536074A (en) Chip package structure and process for fabricating the same
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
KR101013545B1 (ko) 스택 패키지 및 그의 제조방법
KR20240014886A (ko) 반도체 패키지 및 그 제조 방법
JP4728079B2 (ja) 半導体装置用基板および半導体装置
US20260060143A1 (en) Semiconductor package
JP2005033105A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN220474621U (zh) 线路载板及电子封装体
KR20090041988A (ko) 칩 온 칩 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4361820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees