JP4432443B2

JP4432443B2 - スイッチング電源回路

Info

Publication number: JP4432443B2
Application number: JP2003353227A
Authority: JP
Inventors: 征明井上
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2003-10-14
Filing date: 2003-10-14
Publication date: 2010-03-17
Anticipated expiration: 2023-10-14
Also published as: JP2005124248A

Description

本願発明は、単一の電源電圧から正および負の電圧をそれぞれ生成して出力することのできるスイッチング電源回路に関するものである。

従来、電子機器、たとえばオーディオ機器においては、十分なダイナミックレンジと高音質とを確保するために、単一の電源電圧以外に正および負の電源電圧を必要とする場合があり、このような場合、いわゆる昇圧型のスイッチング電源回路や反転型のスイッチング電源回路を、正の電圧および負の電圧を出力する回路としてそれぞれ用いるのが一般的である。しかしながら、この構成では、正の電圧用および負の電圧用にスイッチング電源回路をそれぞれ設ける必要があるため、昇圧型のスイッチング電源回路で通常用いられるインダクタンスやスイッチング素子あるいはそれらの周辺回路が複数必要となり、コスト高になるといった問題点がある。

そこで、特許文献１に示すように、正の電圧および負の電圧をそれぞれ共通のインダクタンスを用いて出力することのできるスイッチング電源回路が提案されている。
特開平1０−８４６７２号公報

このスイッチング電源回路の構成を簡単に説明すると、図６に示すように、このスイッチング電源回路は、直流電圧Ｖｉｎが入力される入力電源端子２０とグランドとの間に直列に接続されたスイッチング素子２１およびチョークコイル２２と、スイッチング素子２１をオン／オフ制御する制御回路２３と、スイッチング素子２１およびチョークコイル２２の中点（Ａ点）に接続された結合コンデンサ２４と、結合コンデンサ２４および正極の出力端子２５の間に介在されたコイル２６と、結合コンデンサ２４およびコイル２６の接続点とグランドとの間に接続されたダイオード２７と、出力端子２５およびグランドの間に接続されたコンデンサ２８と、中点（Ａ点）および負極の出力端子２９の間に介在されたダイオード３０と、出力端子２９およびグランドの間に接続された平滑コンデンサ３１と、この平滑コンデンサ３１に並列接続された抵抗３２と、によって概略構成されている。

なお、結合コンデンサ２４〜平滑コンデンサ２８はチョークコイル２２に蓄積される直流エネルギーを出力端子２５から正電圧で出力させる回路であり、ダイオード３０および平滑コンデンサ３１はチョークコイル２２に蓄積される直流エネルギーを出力端子２９から負電圧で出力させる回路である。また、抵抗３２は、出力端子２９の出力電圧を検出し、制御回路２３に入力する回路である。制御回路２３は、出力端子２９の出力電圧の検出値に基づいてスイッチング素子２１をオン／オフ制御する。

この構成によると、スイッチング素子２１がオンになると、入力電源端子２０から入力される直流電圧Ｖｉｎがチョークコイル２２に印加され、スイッチング素子２１のオン期間にチョークコイル２２に直流エネルギーが蓄積される。そして、スイッチング素子２１がオフになると、チョークコイル２２へのエネルギー供給が遮断され、スイッチング素子２１のオフ期間にチョークコイル２２に蓄積された直流エネルギーが、結合コンデンサ２４〜コンデンサ２８で構成される正電圧出力回路と、ダイオード３０および平滑コンデンサ３１からなる負電圧出力回路とに放出される。

負電圧出力回路においては、スイッチング素子２１がオフ状態のときには、チョークコイル２２には、Ａ点がグランドレベルよりも低電位になる電圧が発生し、ダイオード３０が導通状態となることから、チョークコイル２２に蓄積されたエネルギーが平滑コンデンサ３１に放出され、当該平滑コンデンサ３１は、出力端子２９に接続された側がマイナス電位となるように充電される。一方、スイッチング素子２１がオン状態のときには、チョークコイル２２には、Ａ点がグランドレベルよりも高電位になる電圧が発生し、ダイオード３０が非導通状態となることから、平滑コンデンサ３１の蓄積電荷は出力端子２９に放電される。以下、スイッチング素子２１がオン・オフを繰り返す毎に平滑コンデンサ３１の充電と放電とが繰り返されるが、平滑コンデンサ３１の出力端子２９に接続された側の電位は負電位に保持されるから、負極の出力端子２９からはＡ点に生じる負電圧が平滑コンデンサ３１で平滑されて出力される。

正電圧出力回路においては、スイッチング素子２１がオフ状態のときには、Ａ点がグランドレベルよりも低電位になり、ダイオード２７が導通状態となることから、チョークコイル２２に蓄積されたエネルギーが結合コンデンサ２４に放出され、当該結合コンデンサ２４は、チョークコイル２６に接続された側がプラス電位となるように充電される。一方、スイッチング素子２１がオン状態のときには、Ａ点がグランドレベルよりも高電位になるため、結合コンデンサ２４のチョークコイル２６に接続された側のプラス電位がさらに高電位となり（すなわち、Ａ点の正電圧が昇圧され）、この電位状態で結合コンデンサ２４の蓄積された電荷がチョークコイル２６と平滑コンデンサ２８との直列回路で放電される。以下、スイッチング素子２１がオン・オフを繰り返す毎に結合コンデンサ２４の充電と放電とが繰り返されるが、結合コンデンサ２４のチョークコイル２６に接続された側の電位は正電位に保持されるから、正極の出力端子２７からはＡ点に生じる正電圧が結合コンデンサ２４によって昇圧され、その昇圧された正電圧がコイル２６とコンデンサ２８とからなるローパスフィルタで平滑されて出力される。

しかしながら、図６に示すスイッチング電源回路は、チョークコイル２２に正電圧出力回路と負電圧出力回路とが並列に接続され、スイッチング素子２１をオン、オフ制御することによりチョークコイル２２への直流エネルギーの蓄積と放出とを繰り返した際、各エネルギー放出期間に同時に正電圧出力回路と負電圧出力回路とでそれぞれ正電圧と負電圧とが生成される構成であるので、正および負のそれぞれの電圧を個別に制御することができないといった欠点がある。そのため、正および負の電圧がそれぞれ負荷による変動を起こした場合、これらの変動を個別に抑えることができなくなる。特に、抵抗３２により負側の出力電圧の検出値に基づいてスイッチング素子２１のオン・オフ制御を行う構成であるため、負電圧側の負荷変動に対して出力制御がなされると、その制御内容が正側の出力電圧にも影響し、正電圧の出力値が不必要に変動することになる。

本願発明は、上記した事情のもとで考え出されたものであって、負荷に対する正および負の電源電圧を個別にかつ安定して出力させることのできるスイッチング電源回路を提供することを、その課題とする。

上記の課題を解決するため、本願発明では、次の技術的手段を講じている。

本願発明によって提供されるスイッチング電源回路は、直流電源と、両端がそれぞれ第１のスイッチ素子と第２のスイッチ素子を介して前記直流電源の正極と負極とに接続され、前記直流電源から供給されるエネルギーを蓄積するインダクタと、前記第１，第２のスイッチ素子を同時にオンにした後に前記第１のスイッチ素子のみをオフにする第１のスイッチ動作と、前記第１，第２のスイッチ素子を同時にオンにした後に前記第２のスイッチ素子のみをオフにする第２のスイッチ動作とを交互に行わせる制御手段と、前記インダクタの一方端に第３のスイッチ素子を介して接続され、前記インダクタの一方端に接続された前記第１のスイッチ素子がオフになると、前記第３のスイッチ素子をオンにして前記インダクタから放出されるエネルギーを蓄積するとともに第１の出力端子から正電圧で出力する正電圧出力手段と、前記インダクタの他方端に第４のスイッチ素子を介して接続され、前記インダクタの他方端に接続された前記第２のスイッチ素子がオフになると、前記第４のスイッチ素子をオンにして前記インダクタから放出されるエネルギーを蓄積するとともに第２の出力端子から負電圧で出力する負電圧出力手段と、を備えたスイッチング電源回路であって、前記制御手段は、前記第１の出力端子から出力される正電圧と前記第２の出力端子から出力される負電圧との差電圧に基づく第１の出力電圧波形を有する第１の信号と予め定める基準波信号とを比較することによって第１のパルス信号を生成する第１のパルス信号生成手段と、前記２つの出力端子から出力される正電圧と負電圧との差電圧に基づく第２の出力電圧波形を有する第２の信号と前記基準波信号とを比較することによって前記第１のパルス信号とは異なる波形の第２のパルス信号を生成する第２のパルス信号生成手段と、を有し、前記第１のパルス信号により前記第１のスイッチ素子のオン・オフ切換を制御し、前記第２のパルス信号により前記第２のスイッチ素子のオン・オフ切換を制御することを特徴としている。

本願発明の好ましい実施の形態として、前記インダクタはチョークコイルで構成し、前記第１，第２のスイッチ素子はそれぞれ互いにタイプの異なるトランジスタで構成し、前記第３，第４のスイッチ素子はダイオードで構成し、前記正電圧出力手段及び前記負電圧出力手段はコンデンサで構成するとよい。

本願発明によれば、第１，第２のスイッチ素子がオン状態になると、直流電源から供給されるエネルギーがインダクタに蓄積される。この後、第１のスイッチ素子がオフ状態になった場合は、インダクタに蓄積されたエネルギーは第３のスイッチ素子を介して正電圧出力手段に放出され、当該正電圧出力手段で蓄積されるとともに第１の出力端子から正電圧で負荷に出力される。一方、第２のスイッチ素子がオフ状態になった場合は、インダクタに蓄積されたエネルギーは第４のスイッチ素子を介して負電圧出力手段に放出され、当該負電圧出力手段で蓄積されるとともに第２の出力端子から正電圧で負荷に出力される。

第１，第２ののスイッチ素子は、制御手段によりインダクタがエネルギーの蓄積およびその蓄積エネルギーの正電圧出力手段への放出とエネルギーの蓄積およびその蓄積エネルギーの負電圧出力手段への放出とを交互に繰り返すように、すなわち、第１，第２のスイッチ素子のオン・オフ状態が（オン，オン）、（オフ，オン）、（オン，オン）、（オン，オフ）の順に切り換わるようにオン・オフ制御される。したがって、正電圧出力手段による正電圧出力と負電圧出力手段による負電圧出力とが交互に繰り返されるので、実質的に第１の出力端子からの正電圧と第２の出力端子からの負電圧とが同時に出力される。また、第１，第２のスイッチ素子のオン・オフ切換の制御信号は、２つの出力端子から出力される正電圧と負電圧とに基づいて生成されるので、正電圧出力端側の負荷若しくは負電圧出力端側の負荷の変動により各出力端子の出力電圧が変動した場合にも、各変動に応じて第１，第２のスイッチ素子に対する制御信号を格別に生成することができ、これにより正電圧出力と負電圧出力とを独立して制御することができる。

本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。

図１は、本願発明にかかるスイッチング電源回路のブロック構成図である。このスイッチング電源回路は、入力電源ＰＷを所定のタイミングでオン／オフ制御することにより負荷に対して正および負の電源電圧をそれぞれ出力する際、正および負の電源電圧をそれぞれ個別にかつ安定して出力させるものである。

このスイッチング電源回路は、入力電源ＰＷから供給されるエネルギーを蓄積するエネルギー蓄積部１と、エネルギー蓄積部１から放出されたエネルギーに基づく正の電源電圧を平滑化する正電源平滑部２と、エネルギー蓄積部１から放出されたエネルギーに基づく負の電源電圧を平滑化する負電源平滑部３と、エネルギー蓄積部１におけるエネルギーの蓄積および放出を行うための第１ないし第４スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、第１および第２スイッチＳＷ１，ＳＷ２を所定のタイミングでオン／オフ制御するタイミングパルス発生部４とを備えている。なお、第３，第４スイッチＳＷ３，ＳＷ４は、エネルギー蓄積部１から蓄積エネルギーが放出される際の出力電圧の電位に応じていずれか一方がオンするようになっている。より具体的には、エネルギー蓄積部１の出力電圧が正電圧のときは第３スイッチＳＷ３がオンになり、エネルギー蓄積部１の出力電圧が負電圧のときは第４スイッチＳＷ４がオンになる。

エネルギー蓄積部１は、たとえばインダクタンスによって構成されており、第１，第２スイッチＳＷ１，ＳＷ２がオン状態のとき入力電源ＰＷに接続される。エネルギー蓄積部１は、入力電源ＰＷに接続されることにより、入力電源ＰＷからエネルギーが供給され、第１，第２スイッチＳＷ１，ＳＷ２がオン状態の期間中、供給されたエネルギーを蓄積する。また、エネルギー蓄積部１は、エネルギーが蓄積された後、第２スイッチＳＷ２のみがオン状態になると、正電源平滑部２に対して蓄積したエネルギーを正電圧で放出する。さらに、エネルギー蓄積部１は、エネルギーが蓄積された後、第１スイッチＳＷ１のみがオン状態になると、負電源平滑部３に対して蓄積したエネルギーを負電圧で放出する。

第３，第４スイッチＳＷ３，ＳＷ４は、たとえばダイオードからなる。第３スイッチＳＷ３のダイオードは、アノード端子が第１スイッチＳＷ１側となるように接続され、第４スイッチＳＷ４のダイオードは、カソード端子が第２スイッチＳＷ２側となるように接続される。第２スイッチＳＷ２のみがオン状態となってエネルギー蓄積部１から正電圧が出力されると、第３スイッチＳＷ３がオンになり、エネルギー蓄積部１の蓄積エネルギーが正電源平滑部２に放出される。また、第１スイッチＳＷ１のみがオン状態となってエネルギー蓄積部１から負電圧が出力されると、第４スイッチＳＷ４がオンになり、エネルギー蓄積部１の蓄積エネルギーが負電源平滑部２に放出される。

正電源平滑部２および負電源平滑部３は、たとえば平滑用コンデンサによって構成されている。正電源平滑部２は、エネルギー蓄積部１から正電圧が出力されると、その正電圧を平滑用コンデンサにより平滑化し、正の電源電圧の出力端子ＯＵＴ１（以下、「正電源の出力端子ＯＵＴ１」という。）から出力する。

負電源平滑部３も、正電源平滑部２と同様に、エネルギー蓄積部１から負電圧が出力されると、その負電圧を平滑用コンデンサにより平滑化し、負の電源電圧の出力端子ＯＵＴ２（以下、「負電源の出力端子ＯＵＴ２」という。）から出力する。

タイミングパルス発生部４は、エネルギー蓄積部１においてエネルギーを蓄積させるとき、第１，第２スイッチＳＷ１，ＳＷ２を同時にオンさせる。タイミングパルス発生部４は、エネルギー蓄積部１にエネルギーを蓄積させた後、正電源平滑部２を介してエネルギーを放出させるとき、第１スイッチＳＷ１のみをオフにする。また、タイミングパルス発生部４は、エネルギー蓄積部１にエネルギーを蓄積させた後、負電源平滑部３を介してエネルギーを放出させるとき、第２スイッチＳＷ２のみをオフにする。

また、タイミングパルス発生部４は、正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２にそれぞれ接続されており、両出力端子ＯＵＴ１，ＯＵＴ２から出力される正電圧と負電圧とを用いて第１，第２スイッチＳＷ１，ＳＷ２のオン・オフ関係が上述した関係となるような制御信号（タイミングパルス信号）を生成する。また、タイミングパルス発生部４は、出力される正の電源電圧および負の電源電圧が負荷（図略）の影響で変動した場合、正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２からそれらをフィードバックして正の電源電圧および負の電源電圧がほぼ一定電圧になるように、第１，第２スイッチＳＷ１，ＳＷ２のオン動作の期間を制御してエネルギー蓄積部１に蓄積されるエネルギー量を調整する。

たとえば正電源の出力端子ＯＵＴ１における電源電圧が低下した場合、正電源平滑部２に放出するエネルギーをエネルギー蓄積部１に蓄積させるための第１，第２スイッチＳＷ１，ＳＷ２のオン動作の期間を長くし、エネルギー蓄積部１に蓄積されるエネルギーを増加させる。そして、タイミングパルス発生部４は、その後、第１スイッチＳＷ１のみをオフ動作させてエネルギー蓄積部１に蓄積されたエネルギーを放出すれば、正電源の出力端子ＯＵＴ１における電源電圧が上昇することになり、出力端子ＯＵＴ１における電源電圧をほぼ一定に保つことができる。

図２は、第１ないし第４スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の動作とエネルギー蓄積部１のエネルギーの蓄積／放出の動作と出力端子ＯＵＴ１，ＯＵＴ２の出力電圧の関係を示すタイミングチャートである。同図によると、タイミングパルス発生部４は、第１，第２スイッチＳＷ１，ＳＷ２をオンさせることにより（期間Ｔ１参照）、入力電源ＰＷとエネルギー蓄積部１とを接続させる。これにより、エネルギー蓄積部１において入力電源ＰＷから供給されるエネルギーが蓄積される。

次いで、タイミングパルス発生部４は、第１スイッチＳＷ１のみをオフさせる（期間Ｔ２参照）。これにより、エネルギー蓄積部１の第１スイッチＳＷ１との接続端が正電圧となり、第３スイッチＳＷ３がオン状態になって蓄積されたエネルギーが正電源平滑部２に放出される。正電源平滑部２に入力された正電圧は平滑化され、正電源の出力端子ＯＵＴ１から出力される。したがって、期間Ｔ１において蓄積されたエネルギーは、正電源の出力端子ＯＵＴ１から正電圧で出力されるものとなる。

次に、タイミングパルス発生部４は、第１スイッチＳＷ１を再度オンさせることにより（期間Ｔ３参照）、入力電源ＰＷとエネルギー蓄積部１とを接続させて、エネルギー蓄積部１においてエネルギーを蓄積させる。

次いで、タイミングパルス発生部４は、第２スイッチＳＷ２のみをオフさせる（期間Ｔ４参照）。これにより、エネルギー蓄積部１の第２スイッチＳＷ２との接続端が負電圧となり、第４スイッチＳＷ４がオン状態になって蓄積されたエネルギーが負電源平滑部３に放出される。負電源平滑部３に入力された負電圧は平滑化され、負電源の出力端子ＯＵＴ２から出力される。したがって、期間Ｔ３において蓄積されたエネルギーは、負電源の出力端子ＯＵＴ２から負電圧で出力されるものとなる。以後、上記のスイッチング制御を１周期として同一のスイッチング制御が繰り返し継続して行われる。

この場合、タイミングパルス発生部４による第１および第２スイッチＳＷ１，ＳＷ２のオン、オフ制御は、正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２における電圧変動がフィードバックされてなされる。たとえば、正電源の出力端子ＯＵＴ１において電圧変動があった場合、タイミングパルス発生部４は、第１，第２スイッチＳＷ１，ＳＷ２の両方がオンとなる期間（エネルギー蓄積部１のエネルギーの蓄積時間）を調整する。これにより、エネルギーの蓄積時間が変化しエネルギー量が増大あるいは減少し、それにともない放出するエネルギー量も増大あるいは減少するので、それが正電源の出力端子ＯＵＴ１にフィードバックされ、正電源の出力端子ＯＵＴ１における電圧変動を抑制することができる。

このように、正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２における電圧変動がフィードバックされ、エネルギーの蓄積時間が正の電源電圧および負の電源電圧においてそれぞれ調整される。そして、その調整された時間に基づいて、エネルギーの蓄積および放出が正の電源電圧および負の電源電圧で交互に繰り返されて行われることにより、単一の入力電源ＰＷを基にして正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２において所定の電源電圧（たとえば±８Ｖ）が出力されることになる。したがって、正負それぞれの電源電圧を個別にかつ安定化して出力することができる。

図３は、図１に示したスイッチング電源回路のブロック構成をより具体的に示した回路である。また、図４は、タイミングパルス発生部４のより詳細な回路構成を示した図である。

図３において、インダクタンスＬは、図１に示したエネルギー蓄積部４に相当している。また、平滑用コンデンサＣ１は正電源平滑部２に相当し、平滑用コンデンサＣ２は負電源平滑部３に相当している。また、第１スイッチ素子ＦＥＴ１および第２スイッチ素子ＦＥＴ２は、それぞれ図１に示した第１スイッチＳＷ１および第２スイッチＳＷ２に相当し、ダイオードＤ１およびダイオードＤ２は、それぞれ図１に示した第３スイッチＳＷ３および第４スイッチＳＷ４に相当している。

図３の回路の接続関係を説明すると、入力電源ＰＷの正極側は、Ｐチャネルの第２の電界効果トランジスタ（以下、「第２スイッチ素子ＦＥＴ２」という）のソース端子に接続されている。なお、入力電源ＰＷの負極側は、グランドに接続されている。第２スイッチ素子ＦＥＴ２のゲート端子は、タイミングパルス発生部４（詳細は図４参照）に接続されている（なお、図３では、説明の都合上、タイミングパルス発生部４が２つに分けられている）。第２スイッチ素子ＦＥＴ２のドレイン端子は、インダクタンスＬの一端に接続されている。

インダクタンスＬの一端は、ダイオードＤ２のカソード端子に接続されている。ダイオードＤ２は、逆電流防止用とされ、そのアノード端子は、平滑用コンデンサＣ２の一端に接続されている。また、平滑用コンデンサＣ２は、図１に示した負電源平滑部３に相当するものである。平滑用コンデンサＣ２の一端は、負電源の出力端子ＯＵＴ２を介して負荷としての抵抗ＲＬ２に接続されている。なお、平滑用コンデンサＣ２の他端側は、グランドに接続されている。

インダクタンスＬの他端は、ダイオードＤ１のアノード端子に接続されている。ダイオードＤ１のカソード端子は、平滑用コンデンサＣ１の一端に接続されている。また、平滑用コンデンサＣ１の一端は、正電源の出力端子ＯＵＴ１を介して負荷としての抵抗ＲＬ１に接続されている。なお、平滑用コンデンサＣ１の他端側は、グランドに接続されている。

また、インダクタンスＬの他端は、Ｎチャネルの第１の電界効果トランジスタ（以下、「第１スイッチ素子ＦＥＴ１」という）のドレイン端子に接続されている。第１スイッチ素子ＦＥＴ１のゲート端子は、タイミングパルス発生部４（詳細は図４参照）に接続されている。また、第１スイッチ素子ＦＥＴ１のソース端子は、グランドに接続されている。

なお、上記した第１スイッチ素子ＦＥＴ１および第２スイッチ素子ＦＥＴ２は、図１に示した第１および第２スイッチＳＷ１，ＳＷ２に相当するものである。

次いで、図４を参照してタイミングパルス発生部４の詳細回路を説明すると、タイミングパルス発生部４は、正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２における出力電圧をフィードバックして、第１スイッチ素子ＦＥＴ１および第２スイッチ素子ＦＥＴ２をオン、オフ制御するものである。

正電源の出力端子ＯＵＴ１と負電源の出力端子ＯＵＴ２との間には、抵抗Ｒ１，Ｒ２が直列接続されている。また、正電源の出力端子ＯＵＴ１と負電源の出力端子ＯＵＴ２との間には、抵抗Ｒ１，Ｒ２に対して並列に、抵抗Ｒ３，Ｒ４が直列接続されている。すなわち、抵抗Ｒ１ないし抵抗Ｒ４は、ブリッジ接続されている。

抵抗Ｒ１，Ｒ２の中点は、第１オペアンプＯＰ１のマイナス側入力端子に接続されている。すなわち、正電源の出力端子ＯＵＴ１の出力電圧をＶ１（＞０）とし、負電源の出力
端子ＯＵＴ２の出力電圧をＶ２（＜０）とすると、Ｖａ＝（Ｖ１−Ｖ２）・Ｒ１／（Ｒ１
＋Ｒ２）の電圧が第１オペアンプＯＰ１のマイナス側入力端子に入力される。第１オペアンプＯＰ１のプラス側入力端子には、所定の基準電圧Ｖｒ１（たとえば３．５Ｖ）を出力する電源回路Ｐ１が接続されている。第１オペアンプＯＰ１のマイナス側入力端子と出力端子との間には抵抗Ｒ５が接続され、これにより第１オペアンプＯＰ１と抵抗Ｒ５とで差動アンプが構成されている。すなわち、第１オペアンプＯＰ１は、電圧Ｖａと基準電圧Ｖｒ１との差電圧（Ｖｒ１−Ｖａ）を増幅して出力する。この出力信号（図４のＳ１参照）は、第２オペアンプＯＰ２のプラス側入力端子に入力されている。

出力端子ＯＵＴ１から出力される正電圧または出力端子ＯＵＴ２から出力される負電圧が負荷変動により変化すると、両出力端子間の電圧を抵抗Ｒ１，Ｒ２で分圧した電圧が変動するため、第１オペアンプＯＰ１から出力され基準電圧との差電圧も変化する。したがって、第１オペアンプＯＰ１からなる差動アンプにより出力電圧の変動を検出している。

第２オペアンプＯＰ２のマイナス側入力端子には、三角波発生回路１０が接続されている。三角波発生回路１０は、第１オペアンプＯＰ１から出力される差電圧Ｓ１および後述する第３オペアンプＯＰ３から出力される差電圧Ｓ２と比較するための基準信号を出力するものであり、基準信号として三角波を発生させるものである。

第２オペアンプＯＰ２は比較器として動作し、差電圧Ｓ１が基準信号の三角波より大のとき、ハイレベルとなるパルス信号を出力する。第２オペアンプＯＰ２の出力端子（図４のＧ１参照）には、図３に示した第１スイッチ素子ＦＥＴ１のゲート端子が接続されている。すなわち、第２オペアンプＯＰ２は、第１スイッチ素子ＦＥＴ１のオン・オフ切換を制御する制御信号を出力している。

一方、抵抗Ｒ３，Ｒ４の中点は第３オペアンプＯＰ３のマイナス側入力端子に接続されている。すなわち、Ｖｂ＝（Ｖ１−Ｖ２）・Ｒ３／（Ｒ３＋Ｒ４）の電圧が第３オペアンプＯＰ３のマイナス側入力端子に入力される。第３オペアンプＯＰ３のプラス側入力端子には、所定の基準電圧Ｖｒ２（たとえば３．５Ｖ）を出力する電源回路Ｐ２が接続されている。第３オペアンプＯＰ３のマイナス側入力端子と出力端子との間には抵抗Ｒ６が接続され、これにより第３オペアンプＯＰ３と抵抗Ｒ６とで差動アンプが構成されている。すなわち、第３オペアンプＯＰ３は、電圧Ｖｂと基準電圧Ｖｒ２との差電圧（Ｖｒ２−Ｖｂ）を増幅して出力する。この出力信号（図４のＳ２参照）は、第４オペアンプＯＰ４のプラス側入力端子に入力されている。第３オペアンプＯＰ３からなる差動アンプも第１オペアンプＯＰ１からなる差動アンプと同様に、出力電圧の変動を検出している。

第４オペアンプＯＰ４のマイナス側入力端子には、三角波発生回路１０が接続されている。第４オペアンプＯＰ４は比較器として動作し、差電圧Ｓ２が基準信号の三角波より大のとき、ハイレベルとなるパルス信号を出力する。第４オペアンプＯＰ４の出力端子（図４のＧ２参照）には、図３に示した第２スイッチ素子ＦＥＴ２のゲート端子が接続されている。すなわち、第４オペアンプＯＰ４は、第２スイッチ素子ＦＥＴ２のオン・オフ切換を制御する制御信号を出力している。

次に、上記のスイッチング電源回路における動作について、図５に示すタイミングチャートを参照して説明する。

まず、タイミングパルス発生部４の第１オペフンプＯＰ１は、正電源の出力端子ＯＵＴ１における電圧（図５(a) のＯＵＴ１参照）と、電源回路Ｐ１から出力される基準電圧とを比較し、その出力端子における電圧（図４のＳ１参照）を第２オペアンプＯＰ２のプラス側入力端子に与える。第２オペアンプＯＰ２では、第１オペアンプＯＰ１の出力電圧Ｓ１と三角波発生回路１０から出力される三角波Ｓとを比較し、その比較結果（図４のＧ１参照）を第１スイッチ素子ＦＥＴ１のゲート端子に入力する。

第２オペアンプＯＰ２は、第１オペアンプＯＰ１の出力電圧Ｓ１が三角波Ｓより大のとき、「ＨＩＧＨ」を出力する。また、第１オペアンプＯＰ１の出力電圧Ｓ１が三角波Ｓより小のとき、「ＬＯＷ」を出力する。これにより、第２スイッチ素子ＦＥＴ２は、図５(b) に示すように、「ＨＩＧＨ」の期間が「ＬＯＷ」の期間より比較的長いパルス信号によってオン、オフ動作される。

一方、図４に示す第３オペアンプＯＰ３は、負電源の出力端子ＯＵＴ２における電圧（図５(a) のＯＵＴ２参照）と、電源回路Ｐ２から出力される基準電圧とを比較し、その出力端子における電圧（図４の点Ｓ２参照）を第４オペアンプＯＰ４のプラス側入力端子に与える。第４オペアンプＯＰ４では、第３オペアンプＯＰ３の出力電圧Ｓ２と三角波発生回路１０から出力される三角波Ｓとを比較し、その比較結果（図４のＧ２参照）を第２スイッチ素子ＦＥＴ２のゲート端子に入力する。

第４オペアンプＯＰ４は、第３オペアンプＯＰ３の出力電圧Ｓ２が三角波Ｓより大のとき、「ＨＩＧＨ」を出力する。また、第３オペアンプＯＰ３の出力電圧Ｓ２が三角波Ｓより小のとき、「ＬＯＷ」を出力する。これにより、第２スイッチ素子ＦＥＴ２は、図５(c) に示すように、「ＨＩＧＨ」の期間が「ＬＯＷ」の期間より比較的短く、かつ第２オペアンプＯＰ２から出力されるパルス信号に比べ、「ＨＩＧＨ」の期間が短いパルス信号によってオン、オフ動作される。

このように、第１スイッチ素子ＦＥＴ１は、第２オペアンプＯＰ２の出力によってオン／オフ動作され、第２スイッチ素子ＦＥＴ２は、第４オペアンプＯＰ４の出力によってオン／オフ動作される。この場合、第１スイッチ素子ＦＥＴ１および第２スイッチ素子ＦＥＴ２は、それぞれＮ−チャネルタイプおよびＰ−チャネルタイプとされているので、第１スイッチ素子ＦＥＴ１は、ゲート端子が「ＬＯＷ」でオフ、「ＨＩＧＨ」でオンする。一方、第２スイッチ素子ＦＥＴ２は、ゲート端子が「ＬＯＷ」でオン、「ＨＩＧＨ」でオフする。

ここで、両スイッチ素子ＦＥＴ１、ＦＥＴ２がオンのとき（図５の期間Ｔ１参照）、入力電源ＰＷがエネルギー蓄積部１であるインダクタンスＬに供給され、入力電源ＰＷのエネルギーが蓄積される。このとき、インダクタンスＬの両端では、図５(d) に示すように、第２スイッチ素子ＦＥＴ２の端子側（図４のＬＭ参照）が第１スイッチ素子ＦＥＴ１の端子側（図４のＬＰ参照）より高電位になっている。また、図５(e) は、インダクタンスＬに流れる電流を示す図であるが、期間Ｔ１においては、インダクタンスＬに流れる電流が序々に増加しており、すなわち、入力電源ＰＷのエネルギーがインダクタンスＬに蓄積されている。

次いで、第１スイッチ素子ＦＥＴ１がオフになると（図５の期間Ｔ２参照）、インダクタンスＬに蓄積されていたエネルギーが放出され、それがダイオードＤ１を介して正電源の出力端子ＯＵＴ１から負荷としての抵抗ＲＬ１に供給される。このとき、インダクタンスＬの両端では、図５(d) に示すように、第１スイッチ素子ＦＥＴ１の端子側が第２スイッチ素子ＦＥＴ２の端子側がより高電位になり、ダイオードＤ１に対して順バイアスとなり、ダイオードＤ２に対して逆バイアスとなるため、インダクタンスＬの蓄積エネルギーは、平滑コンデンサＣ１にだけ放出される。

ここで、両スイッチ素子ＦＥＴ１、ＦＥＴ２がオンになる期間Ｔ１は、タイミングパルス発生部４によって負荷の電圧変動に基づいて変化され、これにより、インダクタンスＬに蓄積されるエネルギー量の増加量も変化される。すなわち、期間Ｔ２において放出されるエネルギーも負荷の電圧変動に基づいて変化されるので、正電源の出力端子ＯＵＴ１に出力される電圧値をほぼ一定電圧に維持することができる。

次に、再び、両スイッチ素子ＦＥＴ１、ＦＥＴ２がオンになると（図５の期間Ｔ３参照）、入力電源ＰＷがインダクタンスＬに供給され、入力電源ＰＷのエネルギーが蓄積される。このとき、インダクタンスＬの両端では、図５(d) に示すように、第２スイッチ素子ＦＥＴ２の端子側が第１スイッチ素子ＦＥＴ１の端子側より高電位になっており、図５(e) に示すように、期間Ｔ３においては、インダクタンスＬに流れる電流が序々に増加しており、すなわち、入力電源ＰＷのエネルギーが蓄積されている。

そして、第２スイッチ素子ＦＥＴ２がオフになると（図５の期間Ｔ４参照）、インダクタンスＬに蓄積されていたエネルギーが放出され、それがダイオードＤ２を介して負電源の出力端子ＯＵＴ２から負荷としての抵抗ＲＬ２に供給される。このとき、インダクタンスＬの両端では、図５(d) に示すように、第１スイッチ素子ＦＥＴ１の端子側が第２スイッチ素子ＦＥＴ２の端子側がより低電位になり、ダイオードＤ２に対して順バイアスとなり、ダイオードＤ１に対して逆バイアスとなるため、インダクタンスＬの蓄積エネルギーは、平滑コンデンサＣ２にだけ放出される。

ここで、期間Ｔ３は、タイミングパルス発生部４によって負荷の電圧変動に基づいて変化され、これにより、インダクタンスＬに蓄積されるエネルギー量の増加量も変化される。すなわち、期間Ｔ４において放出されるエネルギーも負荷の電圧変動に基づいて変化されるので、負電源の出力端子ＯＵＴ２に出力される電圧値をほぼ一定電圧に維持することができる。

以後、上記のように、両スイッチ素子ＦＥＴ１、ＦＥＴ２は、（オン，オン）、（オフ，オン）、（オン，オン）、（オン，オフ）、（オン，オン）、（オフ，オン）…のようにオン・オフ動作が制御され、共通のインダクタンスＬを用いてそのインダクタンスＬの蓄積エネルギーから正電圧と負電圧とが交互に生成されるようになっているので、各電圧生成時間を制御することにより正電圧と負電圧とを独立して制御させることができる。したがって、正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２から出力される電源電圧を個別にかつ安定して出力させることができる。

このように、この実施形態によれば、正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２における電圧変動がフィードバックされ、エネルギーの蓄積時間が正電圧および負電圧においてそれぞれ調整される。そして、その調整された時間に基づいて、エネルギーの放出が正電源および負電源で交互に繰り返されて行われることにより、単一の入力電源ＰＷを基にして正電源の出力端子ＯＵＴ１および負電源の出力端子ＯＵＴ２において所定の電源電圧（たとえば±８Ｖ）が出力されることになる。したがって、正負それぞれの電源を個別にかつ安定して出力させることができる。

もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、スイッチング電源回路の構成は、上記した構成に限るものではない。

本願発明にかかるスイッチング電源回路のブロック構成図である。第１ないし第４スイッチの動作とエネルギー蓄積部のエネルギーの蓄積／放出の動作と出力端子の出力電圧の関係を示すタイミングチャートである。図１に示すスイッチング電源回路の詳細回路図である。タイミングパルス発生部の詳細回路図である。図３に示すスイッチング電源回路のタイミングチャートである。従来のスイッチング電源回路を示す回路図である。

符号の説明

１エネルギー蓄積部
２正電源平滑部
３負電源平滑部
４タイミングパルス発生部
ＦＥＴ１第１スイッチ素子
ＦＥＴ２第２スイッチ素子
Ｌインダクタンス
Ｃ１，Ｃ２平滑コンデンサ
ＰＷ入力電源
ＳＷ１第１スイッチ
ＳＷ２第２スイッチ
ＳＷ３第３スイッチ
ＳＷ４第４スイッチ

Claims

直流電源と、
両端がそれぞれ第１のスイッチ素子と第２のスイッチ素子を介して前記直流電源の正極と負極とに接続され、前記直流電源から供給されるエネルギーを蓄積するインダクタと、
前記第１，第２のスイッチ素子を同時にオンにした後に前記第１のスイッチ素子のみをオフにする第１のスイッチ動作と、前記第１，第２のスイッチ素子を同時にオンにした後に前記第２のスイッチ素子のみをオフにする第２のスイッチ動作とを交互に行わせる制御手段と、
前記インダクタの一方端に第３のスイッチ素子を介して接続され、前記インダクタの一方端に接続された前記第１のスイッチ素子がオフになると、前記第３のスイッチ素子をオンにして前記インダクタから放出されるエネルギーを蓄積するとともに第１の出力端子から正電圧で出力する正電圧出力手段と、
前記インダクタの他方端に第４のスイッチ素子を介して接続され、前記インダクタの他方端に接続された前記第２のスイッチ素子がオフになると、前記第４のスイッチ素子をオンにして前記インダクタから放出されるエネルギーを蓄積するとともに第２の出力端子から負電圧で出力する負電圧出力手段と、
を備えたスイッチング電源回路であって、
前記制御手段は、
前記第１の出力端子から出力される正電圧と前記第２の出力端子から出力される負電圧との差電圧に基づく第１の出力電圧波形を有する第１の信号と予め定める基準波信号とを比較することによって第１のパルス信号を生成する第１のパルス信号生成手段と、
前記２つの出力端子から出力される正電圧と負電圧との差電圧に基づく第２の出力電圧波形を有する第２の信号と前記基準波信号とを比較することによって前記第１のパルス信号とは異なる波形の第２のパルス信号を生成する第２のパルス信号生成手段と、を有し、
前記第１のパルス信号により前記第１のスイッチ素子のオン・オフ切換を制御し、前記第２のパルス信号により前記第２のスイッチ素子のオン・オフ切換を制御することを特徴とする、スイッチング電源回路。
前記インダクタは、チョークコイルからなり、
前記第１，第２のスイッチ素子は、それぞれ互いにタイプの異なるトランジスタからなり、
前記第３，第４のスイッチ素子は、ダイオードからなり、
前記正電圧出力手段及び前記負電圧出力手段は、コンデンサからなる、請求項１に記載のスイッチング電源回路。