Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4484392B2 - 半導体素子のゲート電極形成方法 - Google Patents
[go: Go Back, main page]

JP4484392B2 - 半導体素子のゲート電極形成方法 - Google Patents

半導体素子のゲート電極形成方法 Download PDF

Info

Publication number
JP4484392B2
JP4484392B2 JP2001120618A JP2001120618A JP4484392B2 JP 4484392 B2 JP4484392 B2 JP 4484392B2 JP 2001120618 A JP2001120618 A JP 2001120618A JP 2001120618 A JP2001120618 A JP 2001120618A JP 4484392 B2 JP4484392 B2 JP 4484392B2
Authority
JP
Japan
Prior art keywords
film
tungsten
forming
gate electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001120618A
Other languages
English (en)
Other versions
JP2002170954A (ja
Inventor
柄 學 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19699644&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4484392(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002170954A publication Critical patent/JP2002170954A/ja
Application granted granted Critical
Publication of JP4484392B2 publication Critical patent/JP4484392B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01354—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法において、配線抵抗とコンタクト抵抗を減少することができる半導体素子のゲート電極形成方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子のゲート電極形成工程において、ゲート電極の抵抗を減少させるためにケイ化タングステン（ＷＳｉｘ）より非抵抗の次数が１桁低い物質であるタングステン（Ｗ）をポリシリコンの上面に蒸着し、上記タングステン及びポリシリコンをパターニングしてゲート電極を形成する。
【０００３】
しかしながら、上記タングステンとポリシリコンは、６００℃以上で反応して該タングステンとポリシリコンとの界面にシリサイドが形成されることによってゲート電極の抵抗が増加するので、これを防止するために上記タングステンとポリシリコンとの間に拡散バリア層として機能する窒化タングステン(ＷＮｘ)を介在させ、タングステンと窒化タングステンとポリシリコンとの積層構造を有するゲート電極を形成していた。
【０００４】
尚、上記拡散バリア層としては、通常窒化タングステン又は窒化チタン（ＴｉＮ）を用いるが、現在は主に窒化タングステンが用いられている。その理由は、窒化チタンの上面にスパッタリング法によりタングステンが蒸着された場合に、タングステンとポリシリコンの構造に比べてタングステンのグレインサイズが小さいため、ゲート電極の抵抗が純粋なタングステンの２倍以上に増加するという問題が発生するためであり、またポリシリコンの選択的酸化工程において窒化チタンが酸化されるという問題があるためである。(参考文献：(1)Y.Akasaka、″Low-Resistivity Poly−Metal Gate Electrode Durable for High-Temperature Processing″、IEEE Trans.Electron Devices、Vol.43.pp.1864〜1869,1996；（2）B.H.Lee、″In-situ Barrier Formation for High Reliable W/barrier/poly-Si Gate Using Denudation of WNx on Polycrystalline″、IEDM、1998)。
【０００５】
以下、従来の半導体素子のゲート電極形成方法に関し、添付図面を参考して説明する。図７〜図１１は、従来の半導体素子のゲート電極形成方法の工程を示す断面図である。
【０００６】
まず、図７に示すように、アクティブ領域とフィールド領域とに画定された半導体基板１１のフィールド領域にフィールド酸化膜１２を形成し、前記半導体基板１１の表面にゲート酸化膜１３を約６５Åの厚さで形成する。ここで、前記ゲート酸化膜１３は、半導体基板１１を熱酸化して形成する。
【０００７】
次に、図８に示すように、前記ゲート酸化膜１３を含む半導体基板１１の全面にＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法によりドープされていない(nondoped)ポリシリコン膜１４を約２０００Åの厚さで蒸着する。
【０００８】
次に、前記ドープされていないポリシリコン膜１４に窒素イオン（Ｎ+）又はリンイオン（Ｐ+）を注入する。尚、前記ポリシリコン膜１４に窒素イオン又はリンイオンを注入する時、フォトレジストをマスクとして用いて所望のＮＭＯＳ領域にヒ素イオン（Ａｓ）又はリンイオン（Ｐ）を注入し、また所望のＰＭＯＳ領域にホウ素イオン（Ｂ）又は二フッ化ホウ素イオン（ＢＦ2）を注入する。そして、前記不純物が注入されたポリシリコン膜１４に８００℃で１０分間の熱処理を施して不純物イオンを活性化させる。
【０００９】
次に、図９に示すように、前記半導体基板１１をフッ化水素（ＨＦ）溶液で洗浄した後、前記ポリシリコン膜１４の上面に窒化タングステン膜１５を５０〜１００Å厚さで蒸着する。そして、前記窒化タングステン膜１５の上面に約１０００Åの厚さのタングステン膜１６を蒸着し、該タングステン膜１６の上面に約２０００Åの厚さの第１絶縁膜１７を蒸着する。ここで、前記窒化タングステン膜１５は、タングステン膜１６とポリシリコン膜１４との間の拡散バリアに用いる膜であり、前記第１絶縁膜１７は以後ゲートキャップ絶縁膜に用いられる膜である。
【００１０】
次に、前記第１絶縁膜１７の上面にフォトレジスト(図示せず)を塗布した後、該フォトレジストに露光工程及び現像工程を施すことにより上記フォトレジストをパターニングしてゲート領域を画定する。その後、前記パターニングされたフォトレジストをマスクとして用いて前記第１絶縁膜１７及びタングステン膜１６、窒化タングステン膜１５、ポリシリコン膜１４、ゲート酸化膜１３を選択的に除去し、図１０に示すように、タングステン膜１６と窒化タングステン膜１５とポリシリコン膜１４との積層構造を有するゲート電極１８を形成する。
【００１１】
そして、前記ゲート電極１８に酸化工程を施して該ゲート電極１８の側面の一部に酸化膜(図示せず)を形成する。さらに、前記半導体基板１１の全面に第２絶縁膜を形成した後、エッチバック工程を施し、図１１に示すように、前記ゲート電極１８及び絶縁膜１７の両側面に第２絶縁膜側壁１９を形成する。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したような従来の半導体素子のゲート電極形成方法においては、次のような問題点があった。即ち、ポリシリコン膜１４の上面にタングステン膜１６と窒化タングステン膜１５との積層膜を蒸着する場合、後の熱処理工程(通常８００℃以上)において、タングステン膜１６とポリシリコン膜１４の界面に、タングステンとシリコンと酸素と窒素とからなる層が形成されることによって、上記タングステン膜１６とポリシリコン膜１４との間における界面抵抗が増加し、素子の動作時における遅延が生じるという問題点があった。
【００１３】
そこで、本発明は、このような従来技術の問題点に対処し、タングステンとポリシリコンとの間における界面抵抗を減少し、素子の動作時における遅延を防止できる半導体素子のゲート電極形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体素子のゲート電極形成方法は、半導体基板の上面にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜の上面にポリシリコン膜及びケイ化タングステン膜を順に形成するステップと、前記ケイ化タングステン膜の上面に非晶質窒化タングステン膜及びタングステン膜を順に形成するステップと、前記半導体基板に熱処理を施すことにより、前記非晶質窒化タングステン膜を結晶化させ、Ｗ ２ Ｎの拡散バリア膜を形成するステップと、前記タングステン膜の上面に第１絶縁膜を形成するステップと、前記第１絶縁膜と前記タングステン膜と前記拡散バリア膜と前記ケイ化タングステン膜と前記ポリシリコン膜と前記ゲート絶縁膜とを選択的にパターニングしてゲート電極を形成するステップと、前記ゲート電極を選択酸化することにより、前記ポリシリコン膜の側面に酸化膜を形成するステップと、前記ゲート電極及び前記第１絶縁膜の両側面に第２絶縁膜側壁を形成するステップと、を順に行うものである。
【００１６】
そして、上記非晶質窒化タングステン膜は、６００〜８００℃の温度で１〜６０分間の加熱処理により結晶化させる。
【００１７】
また、上記選択酸化は、水蒸気と水素ガスとの混合ガス雰囲気下において８００〜１０００℃の温度で１〜６０分間の加熱処理を施し、キャリアーガスとしてアルゴンガス及び窒素ガスを用いるものである。
【００１８】
さらに、上記非晶質窒化タングステン膜は、窒素含有量が５〜５５％である。
【００１９】
さらにまた、上記ケイ化タングステン膜は、タングステンに対するシリコンの比が２.０〜３.０である。
【００２０】
そして、上記非晶質窒化タングステン膜の上面に、前記非晶質窒化タングステン膜とは窒素含有量の異なる窒化タングステン膜を積層して形成するものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１〜図６は、本発明による半導体素子のゲート電極形成方法の工程を示す断面図である。
【００２２】
まず、図１に示すように、アクティブ領域とフィールド領域とに画定された半導体基板２１のフィールド領域にフィールド酸化膜２２を形成し、前記半導体基板２１を熱酸化して半導体基板２１の表面に３０〜８０Åの厚さを有するゲート酸化膜２３を形成する。ここで、前記フィールド酸化膜２２は、一般的なＬＯＣＯＳ工程又はＳＴＩ(Shallow Trench Isolation)工程により形成する。
【００２３】
次に、図２に示すように、前記ゲート酸化膜２３を含む半導体基板２１の全面に、ＬＰＣＶＤ法によりドープされたポリシリコン膜２４を約１０００Åの厚さで蒸着する。そして、前記ポリシリコン膜２４の上面にケイ化タングステン膜２５を約１００Åの厚さで形成する。ここで、前記ケイ化タングステン膜２５内におけるタングステンに対するシリコンの比は、２．０〜３．０である。
【００２４】
次に、図３に示すように、前記ケイ化タングステン膜２５の上面に拡散バリア膜として用いる窒化タングステン膜２６を約１００Å厚さで形成し、前記窒化タングステン膜２６の上面に約９００Åの厚さのタングステン膜２７を蒸着する。ここで、前記窒化タングステン膜２６の窒素含有量は５〜５５％で、非晶質窒化タングステン膜を用いる。尚、前記窒化タングステン膜２６の上面に窒素含有量の異なる窒化タングステン膜を積層して形成することによって熱安定性を向上することができる。
【００２５】
次に、図４に示すように、前記半導体基板２１を窒素ガスと水素ガスとの混合ガス雰囲気下において６００〜８００℃の温度で熱処理し、前記窒化タングステン膜２６をバリア特性に優れたＷ2Ｎとして結晶化させる。ここで、前記熱処理時間は、１〜６０分である。その後、前記タングステン膜２７の上面に、ゲートキャップ絶縁膜として約２０００Åの厚さの第１絶縁膜２８を蒸着させる。
【００２６】
さらに、前記第１絶縁膜２８の上面にフォトレジスト(図示せず)を塗布し、該フォトレジストに露光工程及び現像工程を施すことにより上記フォトレジストをパターニングしてゲート領域を画定する。そして、前記パターニングされたフォトレジストをマスクとして用いて前記第１絶縁膜２８及びタングステン膜２７、窒化タングステン膜（拡散バリア膜）２６、タングステンシリサイド膜２５、ポリシリコン膜２４、ゲート酸化膜２３を選択的に除去し、図５に示すように、タングステン膜２７と窒化タングステン膜２６とタングステンシリサイド膜（ケイ化タングステン膜）２５とポリシリコン膜２４との積層構造を有するゲート電極２９を形成する。
【００２７】
そして、前記半導体基板２１を水蒸気と水素ガスとの混合ガス雰囲気下において８００〜１０００℃の温度で選択酸化工程を施し、前記ゲート電極２９の側面に酸化膜（図示省略）を形成する。ここで、前記選択酸化工程は、１〜６０分間施され、水素ガスの圧力に対する水蒸気の圧力の比が１×１０-6〜１×１０1であり、キャリアーガスとしてアルゴンガス及び窒素ガスを用いる。次に、前記半導体基板２１の全面に第２絶縁膜（図示省略）を形成した後、該第２絶縁膜にエッチバック工程を施して前記ゲート電極２９及び絶縁膜２８の両側面に、図６に示すように、第２絶縁膜側壁３０を形成する。
【００２８】
【発明の効果】
本発明は以上のように構成されたので、請求項１及び５に係る発明によれば、半導体基板の上面にゲート絶縁膜を形成し、該ゲート絶縁膜の上面にポリシリコン膜及びケイ化タングステン膜を順に形成し、該ケイ化タングステンの上面に非晶質窒化タングステン膜及びタングステン膜を順に形成し、上記非晶質窒化タングステン膜を熱処理することにより結晶化させ、Ｗ ２ Ｎ拡散バリア膜を形成し、上記タングステン膜の上面に第１絶縁膜を形成し、該第１絶縁膜とタングステン膜と拡散バリア膜とケイ化タングステン膜とポリシリコン膜とゲート絶縁膜とを選択的にパターニングしてゲート電極を形成し、該ゲート電極及び第１絶縁膜の両側面に第２絶縁膜を形成する。これにより、上記ポリシリコン膜の上面にケイ化タングステンが蒸着され、該ポリシリコン膜とケイ化タングステンとの間にオーミックコンタクト(Ohomic contact)が形成される。したがって、界面抵抗を減少することが出来る。
【００２９】
また、請求項２及び４に係る発明によれば、上記拡散バリア膜は、６００〜８００℃の温度で１〜６０分間の加熱処理し、非晶質窒化タングステン膜をＷ 2 Ｎとして結晶化させることにより形成する。バリア特性に優れたＷ 2 Ｎからなる拡散バリア膜がケイ化タングステン膜とタングステン膜との間に形成されるので、後の熱処理工程でタングステン膜のシリサイド化を抑制することができる。
【００３０】
さらに、請求項３に係る発明によれば、上記選択酸化工程は、水蒸気と水素ガスとの混合ガス雰囲気下において、８００〜１０００℃の温度で１〜６０分間の加熱処理を施し、キャリアーガスとしてアルゴンガス及び窒素ガスを用いるものであることにより、タングステン膜とポリシリコン膜との界面にケイ化タングステン膜と窒化タングステン膜が形成される。これにより、ゲート電極を形成した後、選択酸化工程で拡散バリア膜が酸化されてタングステンとポリシリコンとの間における界面抵抗が増加するという問題を防止することができる。
【００３１】
さらにまた、請求項６に係る発明によれば、上記前記拡散バリア膜は、窒素含有量の異なる窒化タングステン膜を積層して形成するものであることにより、拡散バリア膜で窒素含有量が異なる窒化タングステン膜を積層して形成することによって熱安定性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明による半導体素子のゲート電極形成方法の工程を示す断面図であり、半導体基板の上面にフィールド酸化膜及びゲート酸化膜を形成する工程を示す図である。
【図２】 上記半導体素子のゲート電極形成方法において、上記半導体基板の全面にポリシリコン膜及びケイ化タングステン膜を形成する工程を示す断面図である。
【図３】 上記半導体素子のゲート電極形成方法において、上記ケイ化タングステンの上面に窒化タングステン膜及びタングステン膜を形成する工程を示す断面図である。
【図４】 上記半導体素子のゲート電極形成方法において、上記タングステン膜の上面に第１絶縁膜を形成する工程を示す断面図である。
【図５】 上記半導体素子のゲート電極形成方法において、上記第１絶縁膜及びタングステン膜、窒化タングステン膜、ケイ化タングステン膜、ポリシリコン膜、ゲート酸化膜を選択的に除去してゲート電極を形成する工程を示す断面図である。
【図６】 上記半導体素子のゲート電極形成方法において、上記ゲート電極及び絶縁膜の両側面に第２絶縁膜を形成する工程を示す断面図である。
【図７】 従来の半導体素子のゲート電極形成方法の工程を示す断面図であり、半導体基板の上面にフィールド酸化膜及びゲート酸化膜を形成する工程を示す図である。
【図８】 従来の半導体素子のゲート電極形成方法において、上記半導体基板の全面にポリシリコン膜を形成し、該ポリシリコン膜に不純物を注入する工程を示す図である。
【図９】 従来の半導体素子のゲート電極形成方法において、上記不純物が注入されたポリシリコン膜の上面に第１絶縁膜を形成する工程を示す図である。
【図１０】 従来の半導体素子のゲート電極形成方法において、上記第１絶縁膜及びタングステン膜、窒化タングステン膜、ポリシリコン膜、ゲート酸化膜を選択的に除去してゲート電極を形成する工程を示す断面図である。
【図１１】 従来の半導体素子のゲート電極形成方法において、上記ゲート電極及び絶縁膜の両側面に第２絶縁膜を形成する工程を示す断面図である。
【符号の説明】
２１…半導体基板
２２…フィールド酸化膜
２３…ゲート酸化膜
２４…ポリシリコン膜
２５…ケイ化タングステン膜
２６…窒化タングステン膜
２７…タングステン膜
２８…第１絶縁膜
２９…ゲート電極
３０…第２絶縁膜側壁

Claims (6)

  1. 半導体基板の上面にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜の上面にポリシリコン膜及びケイ化タングステン膜を順に形成するステップと、
    前記ケイ化タングステン膜の上面に非晶質窒化タングステン膜及びタングステン膜を順に形成するステップと、
    前記半導体基板に熱処理を施すことにより、前記非晶質窒化タングステン膜を結晶化させ、Ｗ ２ Ｎ拡散バリア膜を形成するステップと、
    前記タングステン膜の上面に第１絶縁膜を形成するステップと、
    前記第１絶縁膜と前記タングステン膜と前記拡散バリア膜と前記ケイ化タングステン膜と前記ポリシリコン膜と前記ゲート絶縁膜とを選択的にパターニングしてゲート電極を形成するステップと、
    前記ゲート電極を選択酸化することにより、前記ポリシリコン膜の側面に酸化膜を形成するステップと、
    前記ゲート電極及び前記第１絶縁膜の両側面に第２絶縁膜側壁を形成するステップと、を順に行うことを特徴とする半導体素子のゲート電極形成方法。
  2. 前記非晶質窒化タングステン膜は、６００〜８００℃の温度で１〜６０分間の熱処理を施して結晶化させることを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
  3. 前記選択酸化において、水蒸気と水素ガスとの混合ガス雰囲気下において８００〜１０００℃の温度で１〜６０分間の熱処理を施し、キャリアーガスとしてアルゴンガス及び窒素ガスを用いることを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
  4. 前記非晶質窒化タングステン膜は、窒素含有量が５〜５５％であることを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
  5. 前記ケイ化タングステン膜は、タングステンに対するシリコンの比が２.０〜３.０であることを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
  6. 前記非晶質窒化タングステン膜の上面に、前記非晶質窒化タングステン膜とは窒素含有量の異なる窒化タングステン膜を積層して形成することを特徴とする請求項１記載の半導体素子のゲート電極形成方法。
JP2001120618A 2000-11-17 2001-04-19 半導体素子のゲート電極形成方法 Expired - Fee Related JP4484392B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000068405A KR100351907B1 (ko) 2000-11-17 2000-11-17 반도체 소자의 게이트 전극 형성방법
KR68405/2000 2000-11-17

Publications (2)

Publication Number Publication Date
JP2002170954A JP2002170954A (ja) 2002-06-14
JP4484392B2 true JP4484392B2 (ja) 2010-06-16

Family

ID=19699644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120618A Expired - Fee Related JP4484392B2 (ja) 2000-11-17 2001-04-19 半導体素子のゲート電極形成方法

Country Status (3)

Country Link
US (1) US6306743B1 (ja)
JP (1) JP4484392B2 (ja)
KR (1) KR100351907B1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
KR100374550B1 (ko) * 2000-01-25 2003-03-04 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100357225B1 (ko) * 2000-02-29 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 배선 제조방법
JP2001298186A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置およびその製造方法
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
JP4651848B2 (ja) * 2000-07-21 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法並びにｃｍｏｓトランジスタ
US6774442B2 (en) * 2000-07-21 2004-08-10 Renesas Technology Corp. Semiconductor device and CMOS transistor
JP3305301B2 (ja) * 2000-08-02 2002-07-22 松下電器産業株式会社 電極構造体の形成方法及び半導体装置の製造方法
JP2002261161A (ja) * 2001-03-05 2002-09-13 Hitachi Ltd 半導体装置の製造方法
KR100411304B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 동기식 디램 소자의 제조방법
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
US7256083B1 (en) 2002-06-28 2007-08-14 Cypress Semiconductor Corporation Nitride layer on a gate stack
US8080453B1 (en) * 2002-06-28 2011-12-20 Cypress Semiconductor Corporation Gate stack having nitride layer
KR100806138B1 (ko) * 2002-06-29 2008-02-22 주식회사 하이닉스반도체 금속 게이트전극을 구비한 반도체소자의 제조 방법
KR100495921B1 (ko) 2002-12-30 2005-06-17 주식회사 하이닉스반도체 스트레스 제거를 위한 반도체 소자의 제조 방법
US20060186491A1 (en) * 2003-02-19 2006-08-24 Park Hee-Sook Methods of forming semiconductor devices having metal gate electrodes and related devices
KR100634163B1 (ko) * 2003-02-19 2006-10-16 삼성전자주식회사 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법
US7019351B2 (en) * 2003-03-12 2006-03-28 Micron Technology, Inc. Transistor devices, and methods of forming transistor devices and circuit devices
US7534709B2 (en) 2003-05-29 2009-05-19 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR100693878B1 (ko) * 2004-12-08 2007-03-12 삼성전자주식회사 낮은 저항을 갖는 반도체 장치 및 그 제조 방법
TWI312536B (en) * 2003-07-23 2009-07-21 Nanya Technology Corporatio Method for fabricating semiconductor device having stack-gate structure
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
TWI227914B (en) * 2003-10-06 2005-02-11 Nanya Technology Corp A method of gate structure fabrication in semiconductor device
JP2005340721A (ja) * 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
WO2006019603A2 (en) * 2004-07-30 2006-02-23 Applied Materials, Inc. Thin tungsten silicide layer deposition and gate metal integration
KR100669141B1 (ko) 2005-01-17 2007-01-15 삼성전자주식회사 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법
US7501673B2 (en) * 2005-04-04 2009-03-10 Samsung Electronics Co., Ltd. Semiconductor device multilayer structure, fabrication method for the same, semiconductor device having the same, and semiconductor device fabrication method
US7439176B2 (en) * 2005-04-04 2008-10-21 Samsung Electronics Co., Ltd. Semiconductor device multilayer structure, fabrication method for the same, semiconductor device having the same, and semiconductor device fabrication method
JP4690120B2 (ja) * 2005-06-21 2011-06-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR100683488B1 (ko) * 2005-06-30 2007-02-15 주식회사 하이닉스반도체 폴리메탈 게이트전극 및 그의 제조 방법
KR100673902B1 (ko) * 2005-06-30 2007-01-25 주식회사 하이닉스반도체 텅스텐폴리메탈게이트 및 그의 제조 방법
KR100689679B1 (ko) * 2005-09-22 2007-03-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100639220B1 (ko) * 2005-12-01 2006-11-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
TW200816282A (en) * 2006-09-27 2008-04-01 Promos Technologies Inc Method for reducing stress between a conductive layer and a mask layer and use of the same
US8252640B1 (en) 2006-11-02 2012-08-28 Kapre Ravindra M Polycrystalline silicon activation RTA
KR100844940B1 (ko) * 2006-12-27 2008-07-09 주식회사 하이닉스반도체 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법
US7781333B2 (en) 2006-12-27 2010-08-24 Hynix Semiconductor Inc. Semiconductor device with gate structure and method for fabricating the semiconductor device
DE102007045074B4 (de) * 2006-12-27 2009-06-18 Hynix Semiconductor Inc., Ichon Halbleiterbauelement mit Gatestapelstruktur
KR100843230B1 (ko) * 2007-01-17 2008-07-02 삼성전자주식회사 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법
KR100811386B1 (ko) * 2007-03-15 2008-03-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100940264B1 (ko) * 2007-10-05 2010-02-04 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 제조방법
KR101015125B1 (ko) 2008-03-21 2011-02-16 주식회사 하이닉스반도체 계면반응배리어를 구비한 반도체장치 제조 방법
US9401279B2 (en) 2013-06-14 2016-07-26 Sandisk Technologies Llc Transistor gate and process for making transistor gate
DE102017127208B4 (de) * 2016-12-15 2025-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet-strukturen und verfahren zu deren herstellung
CN107221495B (zh) * 2017-06-05 2018-07-20 睿力集成电路有限公司 一种半导体器件结构及其制备方法
CN110391233B (zh) * 2018-04-17 2022-10-14 联华电子股份有限公司 半导体元件及其制作方法
CN116033820B (zh) * 2021-10-26 2026-04-10 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804499A (en) * 1996-05-03 1998-09-08 Siemens Aktiengesellschaft Prevention of abnormal WSix oxidation by in-situ amorphous silicon deposition
US5923999A (en) * 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
TW322608B (en) * 1997-07-31 1997-12-11 United Microelectronics Corp Manufacturing method of self-aligned salicide
US5933741A (en) 1997-08-18 1999-08-03 Vanguard International Semiconductor Corporation Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
KR100425147B1 (ko) * 1997-09-29 2004-05-17 주식회사 하이닉스반도체 반도체소자의제조방법
US6103609A (en) * 1997-12-11 2000-08-15 Lg Semicon Co., Ltd. Method for fabricating semiconductor device
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
JP2000156497A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 半導体装置の製造方法
KR100291513B1 (ko) * 1998-12-22 2001-07-12 박종섭 반도체 소자의 제조방법
KR100345364B1 (ko) * 1998-12-28 2002-09-18 주식회사 하이닉스반도체 반도체 소자의 게이트전극 형성방법
US6110812A (en) * 1999-05-11 2000-08-29 Promos Technologies, Inc. Method for forming polycide gate
US6198144B1 (en) * 1999-08-18 2001-03-06 Micron Technology, Inc. Passivation of sidewalls of a word line stack

Also Published As

Publication number Publication date
KR20020038273A (ko) 2002-05-23
US6306743B1 (en) 2001-10-23
JP2002170954A (ja) 2002-06-14
KR100351907B1 (ko) 2002-09-12

Similar Documents

Publication Publication Date Title
JP4484392B2 (ja) 半導体素子のゲート電極形成方法
JP3851752B2 (ja) 半導体装置の製造方法
JPH07297400A (ja) 半導体集積回路装置の製造方法およびそれにより得られた半導体集積回路装置
JP2630292B2 (ja) 半導体装置の製造方法
JP2006310842A (ja) ポリメタルゲート電極を持つ半導体素子及びその製造方法
JP2006522481A (ja) Ｍｏｓトランジスタのためのゲート電極
JPH0794731A (ja) 半導体装置及びその製造方法
KR100318311B1 (ko) 반도체장치의 실리사이드층 형성방법
JPH08250451A (ja) 半導体装置の製造方法
JP2738371B2 (ja) 半導体装置の製造方法
JP2001244459A (ja) 半導体素子の配線形成方法
JPH0748562B2 (ja) 半導体装置の製造方法
JPH0982812A (ja) 半導体装置の製造方法
JPH10209291A (ja) Ｍｏｓ型半導体装置の製造方法
KR100758112B1 (ko) 반도체 장치 및 그 제조 방법
JP3033525B2 (ja) 半導体装置の製造方法
JP3185235B2 (ja) 半導体装置の製造方法
KR100353525B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2827962B2 (ja) 半導体装置の製造方法
KR100318259B1 (ko) 반도체소자의게이트전극형성방법
JP4740469B2 (ja) 半導体素子のゲート電極形成方法
JPH05166752A (ja) チタンシリサイド層の形成方法
JP2001203346A (ja) 半導体装置の製造方法
JP2561026B2 (ja) 半導体装置の製造方法
KR100844929B1 (ko) 금속 게이트전극을 구비한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees