JP4510342B2

JP4510342B2 - Oxide insulator material, method for forming the same, and semiconductor element

Info

Publication number: JP4510342B2
Application number: JP2001273746A
Authority: JP
Inventors: 雅司川崎; 勇男大久保; 肇齊藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-09-10
Filing date: 2001-09-10
Publication date: 2010-07-21
Anticipated expiration: 2021-09-10
Also published as: JP2003081692A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス作製における基板および障壁層となる酸化物絶縁体材料とその形成方法並びに半導体素子に関する。
【０００２】
【従来の技術】
従来より、高付加価値な半導体デバイスを製造する目的で、ワイドギャップ半導体の結晶成長およびデバイス技術が急速に発展している。中でもIII族窒化物半導体である窒化ガリウム（ＧａＮ）を用いた青色発光素子やパワートランジスタ、高移動度デバイスなどが既に実用段階に入っている。また、酸化亜鉛（ＺｎＯ）は、実用的なキャリア移動度と導電率制御性を有する透明導電性酸化物であり、従来から透明導電膜として利用されてきた他、最近では我々が発明した透明トランジスタ（特開２０００−１５０９００号公報）によって液晶等の表示デバイスの高性能化に寄与することが期待されている。
【０００３】
ＺｎＯは紫外領域に相当するバンドギャップ（約３．２ｅＶ）を有する直接遷移型半導体であり、励起子結合エネルギーが６０ｍｅＶと極めて高く、室温においても励起子発光が観察されるため、これを利用すれば現在実用化されているＧａＮやＺｎＳeよりも高効率・低消費電力な発光デバイスを実現出来る。これらのワイドギャップ半導体は、バルク単結晶基板の作製が困難であるため、デバイス作製時の基板としては主に異種基板が用いられている。サファイア基板を用いた場合、ＧａＮやＺｎＯ薄膜との間には約１８％の格子不整合が存在するため、結晶粒界や配向のゆらぎが顕著となる。このため、III族窒化物半導体では表面窒化およびＡｌＮバッファ層を成長した後、高温で結晶成長が行われる。
【０００４】
また、我々はＲＡＢＯ_４やＲＡＯ_３（ＢＯ）_ｎなる構造を有する酸化物絶縁体支持基板がこれらワイドギャップ半導体と格子不整合が極めて小さいことを見いだし、結晶性および特性に優れた半導体デバイスを発明した（特開２０００−２７７５３４号公報参照）。
【０００５】
また、III族窒化物半導体のエピタキシャル基板としては、６Ｈ−ＳｉＣやＬｉＧａＯ_２、ＬｉＡｌＯ_２などが用いられている。
【０００６】
支持基板の選択と同様に、電子デバイスの作製においてはこれらワイドギャップ半導体のバンドギャップエンジニアリングが不可欠である。例えばＧａＮの場合には、ＡｌＮおよびＩｎＮとの混晶半導体によって、相互にエピタキシャル成長可能で且つ制御されたバンドギャップを有する半導体層を得ることが出来る。以下、III族窒化物半導体とはＧａＮ、ＡｌＮ、ＩｎＮおよびこれらの混晶を指すものとする。
【０００７】
一方、ＺｎＯもＭｇＯおよびＣdＯとの混晶半導体によって、相互にエピタキシャル成長可能で且つ制御されたバンドギャップを有する半導体層を得ることが出来る。
【０００８】
以下、酸化亜鉛系半導体とは、ＺｎＯのみならずＭｇ_１−ｘＺｎ_ｘＯあるいはＣｄ_１−ｘＺｎ_ｘＯで表される混晶を含めるものとする。
【０００９】
【発明が解決しようとする課題】
上記に述べた異種基板およびバッファ層を介しての半導体結晶成長においては、以下のような問題が存在する。
【００１０】
（１）ワイドギャップ半導体との格子不整合を約３%以下に低減出来るものの、同種基板を用いた場合と同様の高品質な薄膜結晶を得ることは困難である。
【００１１】
（２）ＺｎＯ、ＧａＮなどのウルツ鉱型結晶構造を有する半導体は極性結晶であり、自発分極や格子歪に起因した圧電分極による内部電界が存在する。種々の電子デバイスを作製する上でこれら内部電界を制御することが切望されているが、上記従来例で述べた基板では、成長面方位および格子歪を任意に制御することは出来ない。
【００１２】
また、バンドギャップエンジニアリングに関しても、上記従来例の混晶を用いて大きなバンドギャップ差を有するヘテロ接合を作製することは困難であるという問題がある。具体的には、例えばＡｌＮ（バンドギャップ；６．２ｅＶ）はＧａＮ（バンドギャップ；３．４ｅＶ）よりも格段に大きいバンドギャップを有するが、Ａｌ組成比の増大に伴って結晶性が劣悪となる。また、Ｍｇ_１−ｘＺｎ_ｘＯにおいては、固溶限は約３３％（バンドギャップ；３．９ｅＶ）であり、それ以上では結晶構造の異なるＭｇＯに相分離を生じる。これらワイドギャップ半導体を用いてサブバンド間遷移を利用した量子カスケードレーザなどを作製する際には、サブバンド間のエネルギー差が発振波長を決めるため、ワイドギャップ障壁層の作製が困難であるという問題は広帯域動作の上記デバイスを実現する上で障害となる。
【００１３】
本発明は、以上の課題に鑑み、ウルツ鉱構造半導体である酸化亜鉛系半導体、または、III族窒化物半導体と相互にエピタキシャル成長出来、上記ワイドギャップ半導体層の極性および格子整合の度合を精密に制御可能な酸化物絶縁体材料より成る基板、障壁層材料およびその形成方法を提供する。
【００１４】
また、当該酸化物絶縁体材料を基板あるいは障壁層に用いることにより、上記ワイドギャップ半導体の特長を従来以上に発揮出来るデバイス、つまり半導体素子を提供する。
【００１５】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の酸化物絶縁体材料は、ＡＢＯ_２なる構成でウルツ鉱型の結晶構造を有すると共に、上記Ａの元素がＬｉ、ＮａおよびＫの少なくとも１つを含み、且つ、上記Ｂの元素がＡｌ、Ｇａの少なくとも１つを含み、且つ、上記Ａの元素と上記Ｂの元素との和が３つ以上であり、上記ＡＢＯ _２は、Ｌｉ _１−ｘＮａ _ｘＡｌＯ _２、Ｌｉ _１−ｘＮａ _ｘＧａＯ _２、ＬｉＡｌ _１−ｙＧａ _ｙＯ _２およびＮａＡｌ _１−ｙＧａ _ｙＯ _２（０＜ｘ，ｙ＜１）のいずれか１つで、ＺｎＯに対し、−４．１〜＋４．７％の格子不整合する組成範囲を持つことを特徴とする。
【００１６】
上記本発明の酸化物絶縁体材料によれば、歪んだウルツ鉱型の結晶構造を有し、同じくウルツ鉱型ワイドギャップ半導体である酸化亜鉛系およびIII族窒化物半導体をエピタキシャル成長出来る。且つ、Ａの元素およびＢの元素の組成比を適切に選択することにより、結晶構造を保ったまま面内平均格子定数を厳密に制御することが出来る。これにより、酸化亜鉛系半導体およびIII族窒化物半導体の面内格子定数に一致する基板を得ることが出来、同種基板を用いた場合と同様の高品質な薄膜結晶を得ることが出来る。
【００１７】
また、本発明の酸化物絶縁体材料は極性結晶であるため、基板として使用する際に結晶成長主面を適宜選択すれば、上記ワイドギャップ半導体の極性を制御することが可能である。また、Ａの元素およびＢの元素の組成比を適宜選択することにより、エピタキシャル成長する半導体層の格子歪を精密に制御することが可能となる。
【００１８】
更に、本発明の酸化物絶縁体材料を薄膜として上記ワイドギャップ半導体上にエピタキシャル成長する際にも、酸化物絶縁体薄膜自身の格子歪を制御して半導体層界面にかかる分極電界を制御することが出来る。これにより、上記ワイドギャップ半導体内に発生する分極電界を制御することが出来、電子デバイス内における電荷制御を容易に行うことが出来る。
【００１９】
特に好ましくは、上記ＡＢＯ_２は、Ｌｉ_１−ｘＮａ_ｘＡｌＯ_２、Ｌｉ_１−ｘＮａ_ｘＧａＯ_２、ＬｉＡｌ_１−ｙＧａ_ｙＯ_２およびＮａＡｌ_１−ｙＧａ_ｙＯ_２（０＜ｘ，ｙ＜１）のいずれか１つである。この場合は、酸化物絶縁体の形成が容易であり、且つ、組成制御によって±５％の格子歪を制御出来る。
また、本発明の第２の酸化物絶縁体材料は、ＡＢＯ _２なる構成でウルツ鉱型の結晶構造を有すると共に、上記Ａの元素がＬｉ、ＮａおよびＫの少なくとも１つを含み、且つ、上記Ｂの元素がＡｌ、Ｇａの少なくとも１つを含み、且つ、上記Ａの元素と上記Ｂの元素との和が３つ以上であり、上記ＡＢＯ _２は、Ｌｉ _１−ｘＮａ _ｘＡｌＯ _２、Ｌｉ _１−ｘＮａ _ｘＧａＯ _２、ＬｉＡｌ _１−ｙＧａ _ｙＯ _２およびＮａＡｌ _１−ｙＧａ _ｙＯ _２（０＜ｘ，ｙ＜１）のいずれか１つで、ＧａＮに対し、―２．４〜＋６．６％の格子不整合する組成範囲を持つことを特徴とする。
上記本発明の酸化物絶縁体材料によれば、歪んだウルツ鉱型の結晶構造を有し、同じくウルツ鉱型ワイドギャップ半導体である酸化亜鉛系およびIII族窒化物半導体をエピタキシャル成長出来る。且つ、Ａの元素およびＢの元素の組成比を適切に選択することにより、結晶構造を保ったまま面内平均格子定数を厳密に制御することが出来る。これにより、酸化亜鉛系半導体およびIII族窒化物半導体の面内格子定数に一致する基板を得ることが出来、同種基板を用いた場合と同様の高品質な薄膜結晶を得ることが出来る。
また、本発明の酸化物絶縁体材料は極性結晶であるため、基板として使用する際に結晶成長主面を適宜選択すれば、上記ワイドギャップ半導体の極性を制御することが可能である。また、Ａの元素およびＢの元素の組成比を適宜選択することにより、エピタキシャル成長する半導体層の格子歪を精密に制御することが可能となる。
更に、本発明の酸化物絶縁体材料を薄膜として上記ワイドギャップ半導体上にエピタキシャル成長する際にも、酸化物絶縁体薄膜自身の格子歪を制御して半導体層界面にかかる分極電界を制御することが出来る。これにより、上記ワイドギャップ半導体内に発生する分極電界を制御することが出来、電子デバイス内における電荷制御を容易に行うことが出来る。
特に好ましくは、上記ＡＢＯ _２は、Ｌｉ _１−ｘＮａ _ｘＡｌＯ _２、Ｌｉ _１−ｘＮａ _ｘＧａＯ _２、ＬｉＡｌ _１−ｙＧａ _ｙＯ _２およびＮａＡｌ _１−ｙＧａ _ｙＯ _２（０＜ｘ，ｙ＜１）のいずれか１つである。この場合は、酸化物絶縁体の形成が容易であり、且つ、組成制御によって±５％の格子歪を制御出来る。
【００２０】
また、本発明の酸化物絶縁体材料の形成方法は、レーザ分子線エピタキシー法を用いて本発明の第１または第２の酸化物絶縁体材料を形成するための酸化物絶縁体材料の形成方法であって、ＬｉＧａＯ_２、ＬｉＡｌＯ_２、ＮａＧａＯ_２、ＮａＡｌＯ_２、ＫＧａＯ_２およびＫＡｌＯ_２の中から選択された２つ以上の原料ターゲットを任意の比率でレーザアブレーションすることにより、Ｌｉ_{１−（ｘ＋ｙ）}Ｎａ_ｘＫ_ｙＡｌ_１−ｚＧａ_ｚＯ_２（０≦ｘ，ｙ，ｚ≦１）薄膜を形成することを特徴とする。
【００２１】
上記構成の酸化物絶縁体材料の形成方法によれば、本発明の酸化物絶縁体材料を所望の組成で薄膜化しエピタキシャル成長させることが出来る。
【００２２】
特に、上記複数の原料ターゲットに対するレーザアブレーションの周期を、上記酸化物結晶の単位分子層成長周期よりも短くする。すなわち、上記複数の原料ターゲットにレーザアブレーションを繰り返し、そのレーザアブレーションのパルス数を、上記酸化物絶縁体材料の単位分子層厚を構成するためのパルス数以下にする。これにより、構成元素が単位分子層内に均一に採り込まれて、薄膜内において均一な組成が実現される。
【００２３】
本発明の第１の半導体素子は、本発明の第１の酸化物絶縁体材料からなる酸化物絶縁体支持基板と、上記酸化物絶縁体支持基板の表面上に形成され、酸化亜鉛系より成る１層以上の半導体層とを備えたことを特徴とする。
【００２４】
このような構成を含む酸化亜鉛系半導体素子によれば、本発明の酸化物絶縁体材料の特徴を生かして、酸化物絶縁体支持基板に対して格子不整合が極めて少ない高品質薄膜結晶の半導体層を得れることや、あるいは成長表面の選択および格子歪の導入で分極電界の大きさと方向を制御することが容易となる。
【００２５】
また、上記酸化物絶縁体支持基板の材料と半導体層の材料とが同じ酸化物であるので、親和性が良く、高品質な薄膜結晶が得られる。
【００２６】
また、本発明の第２の半導体素子は、本発明の第２の酸化物絶縁体材料からなる酸化物絶縁体支持基板と、上記酸化物絶縁体支持基板の表面上に形成され、III族窒化物より成る１層以上の半導体層とを備えたことを特徴とする。
【００２７】
このような構成を含むIII族窒化物半導体素子によれば、上記酸化物絶縁体支持基板は従来の例えばＬｉＧａＯ_２基板やＬｉＡｌＯ_２基板を用いた場合に比べて格子整合の度合に柔軟性を有するため、酸化亜鉛系半導体素子の場合と同じく高品質薄膜結晶成長や分極電界制御がより容易となる。
【００２８】
特に、本発明の第１，第２の半導体素子の構成を用いて分極電界を制御すれば、電界効果による２次元ガスの生成が容易となる。
【００２９】
上記電界効果によって２次元正孔ガスを生成するためには、以下のような構成が好ましい。
【００３０】
（１）上記酸化物絶縁体支持基板の表面が（００１）面であり、上記酸化物絶縁体支持基板の（００１）面の面内格子定数が、上記半導体層の上記酸化物絶縁体支持基板側の表面の面内格子定数より大きく、上記（００１）面上に形成された上記半導体層の成長方向が［０００１］方向であって、上記酸化物絶縁体支持基板に接する上記半導体層の界面に２次元正孔ガスを生ぜしめる。そして、上記半導体層の上記酸化物絶縁体支持基板側の表面内に引張り歪みが加えられていることがより好ましい。
【００３１】
（２）上記酸化物絶縁体支持基板の表面が（００−１）面であり、上記酸化物絶縁体支持基板の（００−１）面の面内格子定数が、上記半導体層の上記酸化物絶縁体支持基板側の表面の面内格子定数より小さく、上記（００−１）面上に形成された上記半導体層の成長方向が［０００−１］方向であって、上記酸化物絶縁体支持基板に接する上記半導体層の界面に２次元正孔ガスを生ぜしめる。そして、上記半導体層の上記酸化物絶縁体支持基板側の表面内に圧縮歪みが加えられていることがより好ましい。
【００３２】
（３）上記酸化物絶縁体支持基板の表面が（００−１）面であり、上記酸化物絶縁体支持基板の（００−１）面の面内格子定数が、上記半導体層の上記酸化物絶縁体支持基板側の表面の面内格子定数より大きく、上記（００−１）面上に形成された上記半導体層の成長方向が［０００−１］方向であって、上記酸化物絶縁体支持基板に接する上記半導体層の界面に２次元電子ガスを生ぜしめる。そして、上記半導体層の上記酸化物絶縁体支持基板側の表面内に引張り歪みが加えられていることがより好ましい。
【００３３】
（４）上記酸化物絶縁体支持基板の表面が（００１）面であり、上記酸化物絶縁体支持基板の（００１）面の面内格子定数が、上記半導体層の上記酸化物絶縁体支持基板側の表面の面内格子定数より小さく、上記（００１）面上に形成された上記半導体層の成長方向が［０００１］方向であって、上記酸化物絶縁体支持基板に接する上記半導体層の界面に２次元電子ガスを生ぜしめる。そして、上記半導体層の上記酸化物絶縁体支持基板側の表面内に圧縮歪みが加えられていることがより好ましい。
【００３４】
また、本発明の第３の半導体素子は、酸化亜鉛系より成る半導体層と、上記半導体層の表面上にエピタキシャル成長形成され、本発明の第１の酸化物絶縁体材料からなる酸化物絶縁体薄膜とを備えたことを特徴とする。
【００３５】
このような構成を含む酸化亜鉛系半導体素子によれば、本発明の酸化物絶縁体材料の特徴を生かして、酸化物絶縁体薄膜に対して格子不整合が極めて少ない高品質薄膜結晶の半導体層を得れることや、あるいは成長表面の選択および格子歪の導入で分極電界の大きさと方向を制御することが容易となる。
【００３６】
また、上記酸化物絶縁体薄膜の材料と半導体層の材料とが同じ酸化物であるので、親和性が良く、高品質な薄膜結晶が得られる。
【００３７】
また、本発明の第４の半導体素子は、III族窒化物より成る半導体層と、上記半導体層の表面上にエピタキシャル成長形成され、本発明の第２の酸化物絶縁体材料からなる酸化物絶縁体薄膜とを備えたことを特徴とする。
【００３８】
このような構成を含むIII族窒化物系半導体素子によれば、上記酸化物絶縁体薄膜は、III族窒化物より成る半導体層に対する格子整合の度合に柔軟性を有するから、酸化亜鉛系半導体素子の場合と同じく高品質薄膜結晶成長や分極電界制御がより容易となる。
【００３９】
特に、本発明の第３，第４の半導体素子の構成を用いて分極電界を制御すれば、電界効果による２次元ガスの生成が容易となる。
【００４０】
（１）上記半導体層の表面が（０００−１）面であり、上記酸化物絶縁体薄膜の（０００−１）面の面内格子定数が、上記半導体層の上記酸化物絶縁体薄膜側の表面の面内格子定数より大きく、上記（０００−１）面上に形成された上記酸化物絶縁体薄膜の成長方向が［００−１］方向であって、上記酸化物絶縁体薄膜に接する上記半導体層の界面に２次元正孔ガスを生ぜしめる。そして、上記酸化物絶縁体薄膜の上記半導体層側の表面内に圧縮歪みが加えられていることがより好ましい。
【００４１】
（２）上記半導体層の表面が（０００１）面であり、上記酸化物絶縁体薄膜の（０００１）面の面内格子定数が、上記半導体層の上記酸化物絶縁体薄膜側の表面の面内格子定数より小さく、上記（０００１）面上に形成された上記酸化物絶縁体薄膜の成長方向が［００１］方向であって、上記酸化物絶縁体薄膜に接する上記半導体層の界面に２次元正孔ガスを生ぜしめる。
そして、上記酸化物絶縁体薄膜の上記半導体層側の表面内に引張り歪みが加えられていることがより好ましい。
【００４２】
（３）上記半導体層の表面が（０００１）面であり、上記酸化物絶縁体薄膜の（０００１）面の面内格子定数が、上記半導体層の上記酸化物絶縁体薄膜側の表面の面内格子定数より大きく、上記（０００１）面上に形成された上記酸化物絶縁体薄膜の成長方向が［００１］方向であって、上記酸化物絶縁体薄膜に接する上記半導体層の界面に２次元電子ガスを生ぜしめる。そして、上記酸化物絶縁体薄膜の上記半導体層側の表面内に圧縮歪みが加えられていることがより好ましい。
【００４３】
（４）上記半導体層の表面が（０００−１）面であり、上記酸化物絶縁体薄膜の（０００−１）面の面内格子定数が、上記半導体層の上記酸化物絶縁体薄膜側の表面の面内格子定数より小さく、上記（０００−１）面上に形成された上記酸化物絶縁体薄膜の成長方向が［００−１］方向であって、上記酸化物絶縁体薄膜に接する上記半導体層の界面に２次元電子ガスを生ぜしめる。そして、上記酸化物絶縁体薄膜の上記半導体層側の表面内に引張り歪みが加えられていることがより好ましい。
【００４４】
上記構成により、極性結晶である半導体および絶縁体の分極電界の方向と大きさを制御することが出来、所望の導電型のキャリア制御が容易となる。
【００４５】
本発明の酸化物絶縁体材料を用いた第１〜第４の半導体素子の応用は、電界効果による２次元正孔ガスを用いた発光素子に関するものである。
【００４６】
すなわち、一実施例の半導体素子は、上記半導体層に接する第１，第２の電極と、上記酸化物絶縁体支持基板に接するゲート電極とを備え、上記第１の電極を上記ゲート電極に対して負電圧にバイアスすることにより、上記酸化物絶縁体支持基板に接する上記半導体層の界面に高移動度な２次元正孔ガスを生ぜしめ、上記第２の電極から注入した電子と結合させて発光を得ることを特徴とする。
【００４７】
あるいは、一実施例の半導体素子は、上記半導体層に接する第１，第２の電極と、上記酸化物絶縁体薄膜に接するゲート電極とを備え、上記第１の電極を上記ゲート電極に対して負電圧にバイアスすることにより、上記酸化物絶縁体薄膜に接する上記半導体層の界面に高移動度な２次元正孔ガスを生ぜしめ、上記第２の電極から注入した電子と結合させて発光を得ることを特徴とする。
【００４８】
反転層によるキャリア生成は、ＺｎＯなどのように産業利用上付加価値の高い光学特性を有しているにもかかわらず、両伝導型を作製することが困難な半導体材料に極めて有効であり、本発明の酸化物絶縁体材料を用いれば、電界効果によって高移動度の正孔キャリアを容易に生成することが出来る。
【００４９】
このような半導体発光素子である半導体素子においては、発光効率を向上させるために半導体層が光またはキャリアの閉じ込め機構を有する多層構造より成ることが好ましく、また上記半導体層が、井戸層および障壁層から成る量子井戸構造であることがより好ましい。
【００５０】
更に、上記半導体素子の表面に発光を反射する１対の光共振器を設け、上記光共振器内において共振増幅された誘導放出光が上記光共振器の一方の光共振器面面から取り出される構造とすることにより、半導体レーザを作製出来る。
【００５１】
特に、ＺｎＯの高い励起子結合エネルギーを利用した紫外発光レーザは、III族窒化物を用いた半導体レーザよりも低消費電力で動作し、本発明の酸化物絶縁体材料を用いた電界効果によるｐ型層形成によって容易に実現される。
【００５２】
本発明の酸化物絶縁体材料を用いた第１〜第４の半導体素子のもう一つの応用は、電界効果による２次元電子ガスを用いたトランジスタに関する。
【００５３】
すなわち、一実施例の半導体素子は、上記半導体層に接するソース電極，ドレイン電極と、上記酸化物絶縁体支持基板に接するゲート電極とを備え、上記ゲート電極と上記ソース電極との間にバイアス電圧を印加することにより、上記酸化物絶縁体支持基板に接する上記半導体層の界面に形成された高移動度な２次元ガスの流れを制御して電界効果型のトランジスタ動作を得ることを特徴とする。
【００５４】
あるいは、一実施例の半導体素子は、上記半導体層に接するソース，ドレイン電極と、上記酸化物絶縁体薄膜に接するゲート電極とを備え、上記ゲート電極と上記ソース電極との間にバイアス電圧を印加することにより、上記酸化物絶縁体薄膜に接する半導体層の界面に形成された高移動度な２次元ガスの流れを制御して電界効果型のトランジスタ動作を得ることを特徴とする。
【００５５】
電界効果トランジスタである上記実施例の半導体素子においては、半導体−絶縁体構造をエピタキシャル成長によって形成しているため、欠陥等に起因する界面準位を生じにくく、清浄な接合界面が得られる。
【００５６】
特に、本発明の酸化物絶縁体材料をゲート絶縁層に適用した場合、半導体層の内部電界を電子の蓄積が生じ易いように制御出来るため、キャリア密度と移動度が飛躍的に向上し、高速スイッチング動作可能な半導体素子を製造することが出来る。
【００５７】
また、上記ゲート電極に印加するゲート電圧を低くすることが出来るので、半導体素子の低消費電力化に寄与する。
【００５８】
特に、上記ワイドギャップ半導体を用いたトランジスタは可視光に対して透明であるため、開口率の高いディスプレイデバイスを高速に動作させることが出来る。
【００５９】
本発明の第５の半導体素子は、酸化亜鉛系半導体より成る半導体井戸層と、本発明の第１の酸化物絶縁体材料からなる酸化物絶縁体とによりヘテロ超格子構造が構成されていると共に、上記半導体井戸層に対して上記酸化物絶縁体を障壁層として用いていることを特徴とする。
【００６０】
また、本発明の第６の半導体素子は、III族窒化物半導体より成る半導体井戸層と、本発明の第２の酸化物絶縁体材料からなる酸化物絶縁体とによりヘテロ超格子構造が構成されていると共に、上記半導体井戸層に対して上記酸化物絶縁体を障壁層として用いていることを特徴とする。
【００６１】
また、本発明の酸化物絶縁体材料を用いた第４，第５の半導体素子の応用は、サブバンド間光学遷移を利用した光学素子に関するものである。
【００６２】
すなわち、一実施例の半導体素子は、２つの上記ヘテロ超格子構造と、２つの上記ヘテロ超格子構造によって挟まれた量子井戸構造とから成る発光層を備え、一方の上記ヘテロ超格子構造内に形成されたミニバンドから上記発光層内の第２サブバンドへキャリアを注入し、上記キャリアが上記発光層内の第１サブバンドへ緩和することによって発光を得る。
【００６３】
あるいは、一実施例の半導体素子は、２つの上記ヘテロ超格子構造と、２つの上記ヘテロ超格子構造によって挟まれた量子井戸構造とから成る受光層を備え、一方の上記ヘテロ超格子構造内に形成されたミニバンドから上記受光層内の第１サブバンドへキャリアを注入し、上記キャリアが上記受光層内で光吸収によりの第２サブバンドへ励起されることによって光電流を誘起する。
【００６４】
上記実施例の半導体素子によれば、このようなサブバンド間遷移光学素子は、サブバンド間でのキャリア緩和時間が超高速であることと、量子井戸構造により発振波長や検出波長を広範囲に制御することが可能であるため注目されているが、とりわけ産業的需要が大きい可視光〜近赤外の波長を実現するためには、バンドギャップの大きな障壁層を用いた超格子構造が必要であり、本発明の酸化物絶縁体材料を用いることで実現が容易となる。
【００６５】
特に、量子カスケードレーザにおいては、量子井戸構造が多重量子井戸構造であることが好ましく、更に量子井戸構造が不純物ドーピングによって価電子制御されていることがより好ましい。
【００６６】
一実施例の半導体素子は、上記量子井戸構造の井戸層のみに不純物ドーピングされている。
【００６７】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき具体的に説明する。
【００６８】
（実施形態１）
本発明の酸化物絶縁体材料としての一例としてのＬｉ_１−ｘＮａ_ｘＡｌＯ_２、Ｌｉ_１−ｘＮａ_ｘＧａＯ_２、ＬｉＡｌ_１−ｙＧａ_ｙＯ_２およびＮａＡｌ_１−ｙＧａ_ｙＯ_２（０＜ｘ，ｙ＜１）から成る薄膜を、レーザ分子線エピタキシー法によって作製した実施形態について示す。
【００６９】
図１は本実施形態１において用いたコンビナトリアルレーザ分子線エピタキシー装置の概略構成図である。
【００７０】
上記コンビナトリアルレーザ分子線エピタキシー装置では、超高真空に排気可能な成長室１の上部に基板ホルダ２が配置され、基板ホルダ２に基板３が固定されている。上記基板ホルダ２上部に配置された基板加熱ヒータ４により基板ホルダ２の裏面が加熱され、その熱伝導により基板３が加熱される。その基板ホルダ２直下には適当な距離を置いてターゲットテーブル５が配置されていて、ターゲットテーブル５上には原料ターゲット６が複数配置出来る。
【００７１】
上記原料ターゲット６の表面は、成長室１の側面に設けられたビューポート７を通じ照射されるパルスレーザ光８によりレーザアブレーションされ、瞬時に蒸発した原料ターゲット６の原料が基板３上に堆積することにより薄膜が成長する。
【００７２】
上記ターゲットテーブル５は回転機構を有し、パルスレーザ光８の照射シーケンスに同期して回転を制御することにより、異なるターゲット原料を薄膜上に積層することが可能となる。
【００７３】
更に、上記基板３とターゲット６との間には図中左右方向に移動可能なマスクプレート９が設置され、基板３の所定領域を可動マスクによって覆うことが出来る。上記マスクプレート９をパルスレーザ光８の照射シーケンスおよびターゲットテーブル５の回転に同期させてスライドさせることにより、複数のターゲットを用いて組成を連続的に変化させた薄膜合成が可能となる。
【００７４】
また、上記成長室１には複数のガスを導入出来るようガス導入管１０が複数（図１では１本のみ図示している）設けられている。なお、参照番号１０００で指示しているのは、プルーム（放出粒子群）である。
【００７５】
本実施形態１においては、上記のコンビナトリアル手法により、２種の原料ターゲット６を用いて各々の原料ターゲット６の中間組成を有する酸化物絶縁体薄膜を１枚の基板３上に集積化した。
【００７６】
図２に、２種の原料ターゲット６の組み合わせと作製された薄膜組成を示す。
【００７７】
本実施形態１においては、基板３としてＺｎＯ単結晶基板を用い、そのＺｎＯ単結晶基板の（０００１）面上において、酸化物絶縁体薄膜を１μｍ成長させた。
【００７８】
また、レーザアブレーションを行うパルスレーザ装置として、ＫｒＦエキシマレーザ装置（波長：２４８ｎｍ，周波数：１０Ｈｚ，出力：０．９ｍＪ／ｃｍ^２）を用いると共に、基板加熱ヒータ４として、半導体レーザ（波長：８０４ｎｍ）を用いた。この半導体レーザによるレーザアブレーションの周期は５０パルスである。また、上記半導体レーザは、基板ホルダ２の裏面でのスポット径および照射位置を制御して、基板温度が６００℃になるように基板全体を均一に加熱する。
【００７９】
本明細書では上記レーザアブレーションの周期を、酸化物絶縁体材料の単位分子層厚の成長に要するパルス数と定義する。
【００８０】
また、薄膜成長中には酸素ガスを分圧１×１０^−４Ｔｏｒｒとなるよう導入した。作製された組成傾斜を有する酸化物絶縁体薄膜は、Ｘ線マイクロアナライザによって薄膜中のＮａあるいはＧａ組成を決定した。また、一括Ｘ線回折装置を用い、組成傾斜に沿って連続的に異相の有無および格子定数を決定した。
【００８１】
Ｘ線マイクロアナライザの分析結果により、酸化物絶縁体薄膜の素子長さ方向の両端の組成は用いた２種の原料ターゲット組成に一致し、その間の組成は連続且つ線型に変化していることがわかった。
【００８２】
また、一括Ｘ線回折の評価結果より異相ピークは確認されず、全組成領域において均一固溶していることがわかった。
【００８３】
図３（ａ），図３（ｂ）および図４（ａ），図４（ｂ）に、一括Ｘ線回折によるａ軸，ｂ軸およびｃ軸長の組成依存性を示す。これより、図５（ａ），図５（ｂ）で表される平均酸素−酸素間距離を求めた結果を図６（ａ），図６（ｂ）に示す。この平均酸素−酸素間距離とウルツ鉱半導体結晶のａ軸長のずれが格子不整合となる。
【００８４】
図６の結果によれば、ＺｎＯに対しては、全組成範囲で−４．１〜＋４．７％の格子不整合を制御出来、特にＬｉ_０．６Ｎa_０．４ＡｌＯ_２およびＬｉ_０．３５Ｎa_０．６５ＧａＯ_２なる組成においてＺｎＯとの格子不整合が極めて少ないことがわかった。
【００８５】
また、ＧａＮに対しては、全組成範囲で−２．４〜＋６．６％の格子不整合を制御出来、特におよびＬｉ_０．３２Ｎａ_０．６８ＡｌＯ_２およびＬｉ_０．１Ｎａ_０．９ＧａＯ_２なる組成においてＧａＮとの格子不整合が極めて少ないことがわかった。
【００８６】
上記の結果より、本発明の酸化物絶縁体材料は、以下の効果（１）〜（３）を奏することがわかる。
【００８７】
（１）酸化亜鉛系半導体およびIII族窒化物半導体の面内格子定数に対して極めて格子不整合が小さい酸化物絶縁体結晶を得ることが出来、高い結晶性を有する半導体／絶縁体ヘテロ接合を得ることが出来る。
【００８８】
（２）ヘテロエピタキシャル成長により酸化亜鉛系半導体およびIII族窒化物半導体の格子歪を精密に制御することが可能であり、これらウルツ鉱型結晶の特性である圧電分極電界を制御することが可能である。
【００８９】
（３）本発明の酸化物絶縁体結晶自身も極性結晶であるため、酸化亜鉛系およびIII族窒化物半導体の自発分極を制御することが可能である。
【００９０】
また、上記のような組成制御と全律固溶は、準安定状態の結晶を作製出来る結晶成長法によって実現される。特に、ターゲットと成長した膜の組成ずれが少ないパルスレーザ堆積（ＰＬＤ）法が適しており、中でもパスルレーザ堆積を高真空チャンバ内で行うレーザ分子線エピタキシー法が適している。
【００９１】
本実施形態１においては、本発明の酸化物絶縁体材料を薄膜として形成する方法を示したが、ＣＺ（チョクラルスキー）法などによって作製されたバルク単結晶を基板として用いても、本実施形態１で示した効果を得ることが出来る。
【００９２】
また、上記原料ターゲット６としては、例えばＬｉＧａＯ_２、ＬｉＡｌＯ_２、ＮａＧａＯ_２、ＮａＡｌＯ_２、ＫＧａＯ_２およびＫＡｌＯ_２等がある。これらの原料ターゲットの中から選択された２つ以上の原料ターゲットを任意の比率でレーザアブレーションすることにより、Ｌｉ_{１−（ｘ＋ｙ）}Ｎａ_ｘＫ_ｙＡｌ_１−ｚＧａ_ｚＯ_２（０≦ｘ，ｙ，ｚ≦１）薄膜を形成してもよい。
【００９３】
（実施形態２）
本実施形態２では、本発明の酸化物絶縁体材料を基板および絶縁障壁層として用い、電界効果による反転ｐ型ＺｎＯ層を形成して半導体素子の一例としての半導体発光素子を作製した。
【００９４】
図７（ａ）〜（ｄ）のそれぞれに、上記半導体発光素子の素子構造の一例を示す。
【００９５】
図７（ａ）の半導体発光素子は、本発明の酸化物絶縁体材料の一例としてのＮａＡｌ_０．２Ｇa_０．８Ｏ_２からなる酸化物絶縁体支持基板１１の（００１）面上に、ＺｎＯ発光層１２が［０００１］方向に１０００Åエピタキシャル成長されている。上記酸化物絶縁体支持基板１１の（００１）面の面内格子定数は、ＺｎＯ発光層１２の酸化物絶縁体支持基板１１側の表面の面内格子定数より大きい。このため、格子緩和していないＺｎＯの面内には引張り歪が加えられている。すなわち、ＺｎＯ発光層１２の酸化物絶縁体支持基板１１側の表面内には引張り歪が加えられている。
【００９６】
また、上記酸化物絶縁体支持基板１１はＺｎＯ発光層１２を成長後に研磨によって薄層化され、酸化物絶縁体支持基板１１の図中下面にはゲート電極１３を設けている。また、上記ＺｎＯ発光層１２の図中上面および側面に接触するように、第１，第２のオーミック電極１４，１５を設けている。
【００９７】
図７（ｂ）の半導体発光素子は、本発明の酸化物絶縁体材料の一例としてのＮａＡｌ_０．８Ｇａ_０．２Ｏ_２からなる酸化物絶縁体支持基板２１の（００−１）面上に、ＺｎＯ発光層２２が［０００−１］方向に１０００Åエピタキシャル成長されている。上記酸化物絶縁体支持基板２１の（００−１）面の面内格子定数は、ＺｎＯ発光層２２の酸化物絶縁体支持基板２１側の表面の面内格子定数より小さい。このため、格子緩和していないＺｎＯの面内には圧縮歪が加えられている。すなわち、ＺｎＯ発光層２２の酸化物絶縁体支持基板２１側の表面内には圧縮歪が加えられている。
【００９８】
また、上記酸化物絶縁体支持基板２１はＺｎＯ発光層２２を成長後に研磨によって薄層化され、酸化物絶縁体支持基板２１の図中下面にはゲート電極２３を設けている。また、上記ＺｎＯ発光層２２の図中上面および側面に接触するように、第１，第２のオーミック電極２４，２５を設けている。
【００９９】
図７（ｃ）の半導体発光素子は、本発明の酸化物絶縁体材料の一例としてのＬｉ_０．６Ｎａ_０．４ＡｌＯ_２からなる酸化物絶縁体支持基板３１の（００−１）面上に、格子緩和したＺｎＯ発光層３２が［０００−１］方向に１０００Åエピタキシャル成長されている。そして、更にそのＺｎＯ発光層３２上には、本発明の酸化物絶縁体材料の一例としてのＮａＡｌ_０．２Ｇａ_０．８Ｏ_２からなる酸化物絶縁体薄膜３６が［００−１］方向に１０００Åエピタキシャル成長されている。この酸化物絶縁体薄膜３６のＺｎＯ発光層３２側の表面の面内格子定数は、ＺｎＯ発光層３２の酸化物絶縁体薄膜３６側の表面の面内格子定数より大きい。このため、酸化物絶縁体薄膜３６のＺｎＯ発光層３２側の表面内には圧縮歪が加えられている。
【０１００】
また、上記酸化物絶縁体薄膜３６の図中上面にはゲート電極３３を設けると共に、酸化物絶縁体薄膜３６とＺｎＯ発光層３２との間には第１，第２のオーミック電極３４，３５を設けている。この第１，第２のオーミック電極３４，３５は、ＺｎＯ発光層３２に接触し、酸化物絶縁体薄膜３６で被覆されている。尚、上記酸化物絶縁体支持基板３１とＺｎＯ発光層３２との格子不整合が極めて小さいので、ＺｎＯ発光層３２の酸化物絶縁体支持基板３１側の表面内に格子歪は加わらない。
【０１０１】
図７（ｄ）の半導体発光素子は、本発明の酸化物絶縁体材料の一例としてのＬｉ_０．６Ｎａ_０．４ＡｌＯ_２からなる酸化物絶縁体支持基板４１の（００１）面上に、格子緩和したＺｎＯ発光層４２が［０００１］方向に１０００Åエピタキシャル成長されている。そして、更に本発明の酸化物絶縁体材料の一例としてのＮａＡｌ_０．８Ｇａ_０．２Ｏ_２からなる酸化物絶縁体薄膜４６が［００１］方向に１０００Åエピタキシャル成長されている。この酸化物絶縁体薄膜４６のＺｎＯ発光層４２側の表面の面内格子定数は、ＺｎＯ発光層４２の酸化物絶縁体薄膜４６側の表面の面内格子定数より小さい。このため、酸化物絶縁体薄膜４６のＺｎＯ発光層４２側の表面内には引張り歪が加えられている。
【０１０２】
また、上記酸化物絶縁体薄膜４６の図中上面にはゲート電極４３を設けると共に、酸化物絶縁体薄膜４６とＺｎＯ発光層４２との間には第１，第２のオーミック電極４４，４５を設けている。この第１，第２のオーミック電極４４，４５は、ＺｎＯ発光層４２に接触し、酸化物絶縁体薄膜４６で被覆されている。尚、上記酸化物絶縁体支持基板４１とＺｎＯ発光層４２との格子不整合が極めて小さいので、ＺｎＯ発光層４２の酸化物絶縁体支持基板３１側の表面内に格子歪は加わらない。
【０１０３】
図７（ａ）〜（ｄ）には、酸化物絶縁体支持基板１１，…、ＺｎＯ発光層１２，…および酸化物絶縁体薄膜１６，…の各々における自発分極Ｐｓｐ、および、格子歪による圧電分極Ｐｐｅが示している。これら分極電界を考慮すると、図７（ａ）および図７（ｂ）の構造においては、酸化物絶縁体支持基板１１，２１と接するＺｎＯ発光層１２，２２の界面に正孔が誘起され易いことが分る。また、図７（ｃ）および図７（ｄ）の構造においては、酸化物絶縁体薄膜３６，４６と接するＺｎＯ発光層３２，４２の界面に正孔が誘起され易いことが分る。
【０１０４】
図７（ａ）〜図７（ｄ）の各々の素子構造においては、上記第１の電極１４，…をゲート電極１３，…に対して負電圧にバイアスすることによって、前述した正孔誘起界面に反転層が形成され、高移動度な２次元正孔ガスが生じる。上記第２の電極１５から電子を注入したところ、図８に示す励起子による発光スペクトルが得られた。このように、本発明の酸化物絶縁体材料を基板あるいは絶縁障壁層として用いると、極性結晶であるＺｎＯの分極電界を制御することが出来、反転ｐ型層の形成が容易となる。
【０１０５】
本実施形態２においては、酸化物絶縁体支持基板あるいは薄膜とＺｎＯ層との格子不整合によって応力歪を与え圧電分極電界を制御したが、これらの応力歪は機械的あるいは人為的に与えても良い。すなわち、本実施形態２の発光素子を実装するステム接合面を湾曲させるなどの方法によって応力歪を与えても、本発明と同等の効果が得られる。
【０１０６】
また、本実施形態２においては、単層のＺｎＯ層を発光層として用いたが、光またはキャリアの閉じ込め機構を有する多層構造の発光層を用いてもよい。また半導体層が、井戸層および障壁層から成る量子井戸構造であってもよい。このような構成は、ＺｎＯより広いバンドギャップを有するＭｇＺｎＯ混晶半導体を用いることで容易に実現され、発光効率が向上するので好ましい。
【０１０７】
また、本実施形態２の半導体発光素子は、自然放出光を放射する発光ダイオードであるが、ＺｎＯ層の側面あるいは上下面に発光を反射する１対の光共振器を設け、共振増幅された誘導放出光を光共振器の一方の光共振面から放射する半導体レーザ構造であってもよい。
【０１０８】
また、本発明の酸化物絶縁体材料は、ＡＢＯ_２なる構成を有すると共に、上記Ａの元素がＬｉ、ＮａおよびＫの少なくとも１つを含み、且つ、上記Ｂの元素がＡｌ、Ｇａの少なくとも１つを含めばよい。上記ＡＢＯ_２としては、例えばＬｉ_１−ｘＮａ_ｘＡｌＯ_２、Ｌｉ_１−ｘＮａ_ｘＧａＯ_２、ＬｉＡｌ_１−ｙＧａ_ｙＯ_２およびＮａＡｌ_１−ｙＧａ_ｙＯ_２（０＜ｘ，ｙ＜１）などがある。
【０１０９】
（実施形態３）
本実施形態３では、本発明の酸化物絶縁体材料を基板および絶縁障壁層として用い、電界効果による蓄積ｎ型ＺｎＯ層を形成して電界効果トランジスタを作製した。
【０１１０】
図９（ａ）〜図９（ｄ）のそれぞれに、上記電界効果トランジスタの素子構造の一例を示す。
【０１１１】
図９（ａ）の電界効果トランジスタは、本発明の酸化物絶縁体材料の一例としてのＮａＡｌ_０．２Ｇａ_０．８Ｏ_２からなる酸化物絶縁体支持基板５１の（００−１）面上に、ＺｎＯチャネル層５２が［０００−１］方向に１０００Åエピタキシャル成長されている。この酸化物絶縁体支持基板５１の（００−１）面の面内格子定数は、ＺｎＯチャネル層５２の酸化物絶縁体支持基板５１側の表面の面内格子定数より大きくなっている。このため、格子緩和していないＺｎＯの面内には引張り歪が加えられている。すなわち、ＺｎＯチャネル層５２の酸化物絶縁体支持基板５１側の表面内には引張り歪が加えられている。
【０１１２】
また、上記酸化物絶縁体支持基板５１はＺｎＯチャネル層５２を成長後に研磨によって薄層化され、酸化物絶縁体支持基板５１の図中下面にはゲート電極５３を設けている。また、上記ＺｎＯチャネル層５２の図中上面および側面に接触するように、ソース電極５４およびドレイン電極５５を設けている。
【０１１３】
図９（ｂ）の電荷効果トランジスタは、本発明の酸化物絶縁体材料の一例としてのＮａＡｌ_０．２Ｇａ_０．８Ｏ_２からなる酸化物絶縁体支持基板６１の（００１）面上に、ＺｎＯチャネル層６２が［０００１］方向に１０００Åエピタキシャル成長されている。この酸化物絶縁体支持基板６１の（００１）面の面内格子定数は、ＺｎＯチャネル層６２の酸化物絶縁体支持基板６１側の表面の面内格子定数より小さい。このため、格子緩和していないＺｎＯの面内には圧縮歪が加えられている。すなわち、ＺｎＯチャネル層６２の酸化物絶縁体支持基板６１側の表面内には圧縮歪が加えられている。
【０１１４】
また、上記酸化物絶縁体支持基板６１はＺｎＯチャネル層６２を成長後に研磨によって薄層化され、酸化物絶縁体支持基板６１の図中下面にはゲート電極６３を設けている。また、上記ＺｎＯチャネル６２の図中上面および側面に接触するように、ソース電極６４およびドレイン電極６５を設けている。
【０１１５】
図９（ｃ）の電荷効果トランジスタは、本発明の酸化物絶縁体材料の一例としてのＬｉ_０．６Ｎａ_０．４ＡｌＯ_２からなる酸化物絶縁体支持基板７１の（００１）面上に、格子緩和したＺｎＯチャネル層７２が［０００１］方向に１０００Åエピタキシャル成長されている。更に、そのＺｎＯチャネル層７２上には、本発明の酸化物絶縁体材料の一例としてのＮａＡｌ_０．２Ｇａ_０．８Ｏ_２からなる酸化物絶縁体薄膜７６が［００１］方向に１０００Åエピタキシャル成長されている。この酸化物絶縁体薄膜７６のＺｎＯチャネル層７２側の表面の表面内格子定数は、ＺｎＯチャネル層７２の酸化物絶縁体薄膜７６側の表面の面内格子定数より大きい。このため、酸化物絶縁体薄膜７６のＺｎＯチャネル層７２側の表面内には圧縮歪が加えられている。
【０１１６】
また、上記酸化物絶縁薄膜７６の上面にはゲート電極７３を設けると共に、酸化物絶縁体支持基板７１とＺｎＯチャネル層７２との間にはソース電極７４およびドレイン電極７５を設けている。上記ソース電極７４およびドレイン電極７５は、ＺｎＯチャネル層７２に接触し、酸化物絶縁体薄膜７６で被覆されている。尚、Ｌｉ_０．６Ｎa_０．４ＡｌＯ_２からなる酸化物絶縁体支持基板７１とＺｎＯチャネル層７２との格子不整合は極めて小さいので、ＺｎＯチャネル層７２の酸化物絶縁体支持基板７１側の表面に格子歪は加わらない。
【０１１７】
図９（ｄ）の電界効果トランジスタは、本発明の酸化物絶縁体材料の一例としてのＬｉ_０．６Ｎａ_０．４ＡｌＯ_２からなる酸化物絶縁体支持基板８１の（００−１）面上に、格子緩和したＺｎＯチャネル層８２が［０００−１］方向に１０００Åエピタキシャル成長されている。更に、そのＺｎＯチャネル層８２上には、本発明の酸化物絶縁体材料の一例としてのＮａＡｌ_０．８Ｇa_０．２Ｏ_２からなる酸化物絶縁体薄膜８６が［００−１］方向に１０００Åエピタキシャル成長されている。この酸化物絶縁体薄膜８６のＺｎＯチャネル層８２側の表面の面内格子定数は、ＺｎＯチャネル層８２の酸化物絶縁体薄膜８６側の表面の面内格子定数より小さい。このため、酸化物絶縁体薄膜８６のＺｎＯチャネル層８２側の表面内には引張り歪が加えられている。
【０１１８】
また、上記酸化物絶縁薄膜８６の上面にはゲート電極８３を設けると共に、酸化物絶縁体支持基板８１とＺｎＯチャネル層８２との間にはソース電極８４およびドレイン電極８５を設けている。上記ソース電極８４およびドレイン電極８５は、ＺｎＯチャネル層８２に接触し、酸化物絶縁体薄膜８６で被覆されている。尚、Ｌｉ_０．６Ｎa_０．４ＡｌＯ_２からなる酸化物絶縁体支持基板８１とＺｎＯチャネル層８２との格子不整合は極めて小さいので、ＺｎＯチャネル層８２の酸化物絶縁体支持基板８１側の表面に格子歪は加わらない。
【０１１９】
図９（ａ）〜（ｄ）には、酸化物絶縁体支持基板５１，…、ＺｎＯチャネル層５２，…および酸化物絶縁体薄膜５６，…の各々の自発分極Ｐｓｐ、および、格子歪による圧電分極Ｐｐｅを示している。これら分極電界を考慮すると、図９（ａ）および図９（ｂ）の構造においては、酸化物絶縁体支持基板５１，６１と接するＺｎＯチャネル層５２，６２の界面に電子が誘起され易いことが分る。また、図９（ｃ）および図９（ｄ）の構造においては、酸化物絶縁体薄膜７６，８６と接するＺｎＯチャネル層７２，８２の界面に電子が誘起され易いことが分る。
【０１２０】
図９（ａ）〜図９（ｄ）における各々の素子構造においては、上記ソース電極５４，…をゲート電極５，…に対して正電圧にバイアスすることによって前述した電子誘起界面に蓄積層が形成され、高移動度な２次元電子ガスが生じる。上記ソース電極５５，…とドレイン電極５６，…の間に電圧を印加したところ、図１０に示すトランジスタ特性が得られた。このように、本発明の酸化物絶縁体材料を基板あるいは絶縁障壁層として用いると、極性結晶であるＺｎＯの分極電界を制御することが出来、蓄積Ｎ型層の形成が容易となる。
【０１２１】
本実施形態３の電界効果トランジスタは所謂ディープディプリーション型であるが、、実施形態２と同様の構成を用いてＺｎＯチャネル層５２，…の界面に反転ｐ型層を形成し、２次元正孔ガスをキャリアとして用いるエンハンスメント型の電界効果トランジスタ構成としても、本発明の効果が損なわれることはない。
【０１２２】
また、本実施形態においても実施形態２と同様に、圧電分極電界を制御するための応力歪は機械的あるいは人為的に与えてもよい。
【０１２３】
（実施形態４）
本実施形態では、本発明の酸化物絶縁体材料を基板および障壁層として用い、ＺｎＯ量子井戸層とのヘテロ超格子構造を形成して発振波長１．５５μｍの量子カスケードレーザを作製した。
【０１２４】
図１１（ａ），図１１（ｂ）に、本発明の実施の一形態の量子カスケードレーザの概略構成図を示す。
【０１２５】
上記量子カスケードレーザでは、図１１（ａ）に示すように、酸化物絶縁体材料の一例としてのＬｉ_０．６Ｎａ_０．４ＡｌＯ_２からなる酸化物絶縁体支持基板１００上に、第１クラッド層１０１、発光層としての活性領域１０２、および第２クラッド層１０３が順次積層されている。上記酸化物絶縁体支持基板１００の図中下面にはオーミック電極１０４が形成されていると共に、第２クラッド層１０３の図中上面にはおよび１０５が形成されている。また、上記第１，第２クラッド層１０１，１０３は、Ｇａを３×１０^１７ｃｍ^−３ドープしたＭｇ_０．２Ｚｎ_０．８Ｏ（バンドギャップ３．７ｅＶ）を用いて形成されている。
【０１２６】
上記活性領域１０２は、図１１（ｂ）に示すように、ＺｎＯ／Ｌｉ_０．６Ｎa_０．４ＡｌＯ_２からなる第１のヘテロ超格子層１１０、ＺｎＯ／Ｌｉ_０．６Ｎａ_０．４ＡｌＯ_２からなる量子井戸活性層１１１、およびＺｎＯ／Ｌｉ_０．６Ｎａ_０．４ＡｌＯ_２からなる第２のヘテロ超格子層１１２で構成されている。
【０１２７】
図１２は、上記量子カスケードレーザの動作を説明するための概略図である。
【０１２８】
上記量子井戸活性層１１１におけるＺｎＯ井戸層の幅は、図１２に示すように、量子井戸層内に形成される第２サブバンドから第１サブバンドへの遷移エネルギーが１．５５μｍに相当するエネルギー（０．８ｅＶ）を満たすよう選択した。
【０１２９】
上記第１のヘテロ超格子層１１０におけるＺｎＯ井戸層の幅は、量子カスケードレーザに所定の電界を印加した時に、超格子構造内において形成されるミニバンドから量子井戸層内の第２サブバンドへ電子が共鳴トンネリングするよう選択した。同様に、第２のヘテロ超格子層１１２におけるＺｎＯ井戸層の幅は、量子カスケードレーザに所定の電界を印加した時に、量子井戸活性層１１１内の第１サブバンドからヘテロ超格子層１１２のミニバンドへ電子が共鳴トンネリングするよう選択した。
【０１３０】
上記の積層構造を導波路長が５００μｍとなるように加工し、加工後の積層構造の端面に共振器ミラーを形成して、オーミック電極１０４，１０５間に電流を流したところ、波長１．５５μｍの誘導放出光が得られた。
【０１３１】
本実施形態４の量子カスケードレーザは、井戸層材料にＧａＮなどのIII族窒化物半導体を用いても実現することが可能であるが、サブバンド間遷移の緩和時間はＺｎＯの方が短かいため、超高速動作させるためにはＺｎＯ井戸層を用いることが好ましい。
【０１３２】
また、発振波長が、光通信において重要な紫外〜遠赤外波長に対応するサブバンド間遷移を得るためには、量子井戸活性層１２０の障壁層は井戸層であるＺｎＯに比して十分なバンドギャップを有する必要があり、ＭｇＺｎＯ障壁層ではこの要求を満たすことが出来ない。しかし、本発明の酸化物絶縁体材料を障壁層に用いると、ＺｎＯ井戸層に対する格子不整合が極めて小さくなり、且つ、所望のバンドギャップを有する障壁層を形成することが出来る。
【０１３３】
従って、本実施形態４で示したように、産業利用上の需要が大きい波長帯の超高速光学素子、例えば９６０ｎｍや１μｍ等の超高速光学素子を高品質且つ容易に作製することが出来る。言うまでもないが、本発明の酸化物絶縁体材料を用いた半導体素子の波長帯が９６０ｎｍや１μｍに限定されない。
【０１３４】
また、本発明の酸化物絶縁体材料による障壁層とＺｎＯ井戸層とのヘテロ超格子構造は、本実施形態の量子カスケードレーザのみならず、受光素子や光−光スイッチなどへ適用することが可能である。
【０１３５】
本実施形態４では、上記第１，第２のヘテロ超格子層１１０，１１２で挟まれた量子井戸活性層１１１なる積層構造は２周期以上繰り返して積層されていなかったが、１，第２のヘテロ超格子層で挟まれた量子井戸活性層なる積層構造は２周期以上繰り返して積層されていてもよい。
【０１３６】
【発明の効果】
本発明の酸化物絶縁体材料によると、ウルツ鉱型ワイドギャップ半導体である酸化亜鉛系およびIII族窒化物半導体に対して格子不整合が極めて小さい基板や薄膜を得ることが出来、高品質な薄膜結晶を得ることが出来る。
【０１３７】
また、極性面や格子歪を制御して上記半導体内に発生する分極電界を制御することが出来、電子デバイス内における電荷制御を容易に行うことが出来る。
【０１３８】
本発明の酸化物絶縁体材料の形成方法によると、上記酸化物絶縁体材料を所望の組成で薄膜化し酸化亜鉛系およびIII族窒化物半導体と相互にエピタキシャル成長させることが出来る。
【０１３９】
本発明の酸化物絶縁体材料を用いた半導体素子によると、電界効果による２次元ガスの生成が容易となる。このことにより、反転層によるp型層が容易に形成出来、単極性半導体であるＺｎＯを用いてキャリア注入による高効率な紫外発光素子を作製することが出来る。
【０１４０】
また、電界効果トランジスタに適用することで、半導体の内部電界を電子の蓄積が生じ易いように制御出来るため、低消費電力で高速スイッチング動作可能なトランジスタを製造することが出来る。また、ウルツ鉱型ワイドギャップ半導体井戸層に対しエネルギー障壁の格段に高いヘテロ超格子構造を実現出来るため、産業上需要の高い波長帯でのサブバンド間遷移光学素子を作製することが出来る。
【図面の簡単な説明】
【図１】図１はコンビナトリアルレーザ分子線エピタキシー装置の概略構成図である。
【図２】図２は原料ターゲットと薄膜組成との関係をに示す表である。
【図３】図３は実施形態１において作製したコンビナトリアル薄膜におけるａ軸，ｂ軸およびｃ軸長の組成依存性を示すグラフである。
【図４】図４は実施形態１において作製したコンビナトリアル薄膜におけるａ軸，ｂ軸およびｃ軸長の組成依存性を示すグラフである。
【図５】図５は本発明の酸化物絶縁体材料の結晶構造を示す模式図である。
【図６】図６は本発明の酸化物絶縁体結晶の平均酸素-酸素間距離を示すグラフである。
【図７】図７は実施形態２の半導体発光素子の素子構造概略図である。
【図８】図８は実施形態２の半導体発光素子の発光スペクトルを示すグラフである。
【図９】図９は実施形態３の電界効果トランジスタの素子構造概略図である。
【図１０】図１０は実施形態３の電界効果トランジスタの素子特性を示すグラフである。
【図１１】図１１は実施形態４の量子カスケードレーザの構造概略図である。
【図１２】図１２は実施形態４の量子カスケードレーザの動作を説明するための図である
【符号の説明】
１１，２１，３１，４１酸化物絶縁体支持基板
１２，２２，３２，４２ＺｎＯ発光層
３６，４６，７６，８６酸化物絶縁体薄膜
５１，６１，７１，８１酸化物絶縁体支持基板
５２，６２，７２，８２ＺｎＯチャネル層
１００酸化物絶縁体支持基板
１０１第１クラッド層
１０２活性領域
１０３第２クラッド層
１１０第１ヘテロ超格子層
１１１量子井戸活性層
１１２第２ヘテロ超格子層
１０００プルーム（放出粒子群）[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an oxide insulator material that becomes a substrate and a barrier layer in manufacturing a semiconductor device, a method for forming the oxide insulator material, and a semiconductor element.
[0002]
[Prior art]
  Conventionally, wide-gap semiconductor crystal growth and device technology have been rapidly developed for the purpose of manufacturing high-value-added semiconductor devices. In particular, blue light-emitting elements, power transistors, and high mobility devices using gallium nitride (GaN), which is a group III nitride semiconductor, have already entered the practical stage. In addition, zinc oxide (ZnO) is a transparent conductive oxide having practical carrier mobility and conductivity control, and has been used as a transparent conductive film in the past. (JP-A-2000-150900) is expected to contribute to high performance of display devices such as liquid crystal.
[0003]
  ZnO is a direct transition type semiconductor with a band gap (about 3.2 eV) corresponding to the ultraviolet region, and exciton binding energy is extremely high at 60 meV, and exciton emission is observed even at room temperature. For example, a light emitting device with higher efficiency and lower power consumption than GaN and ZnSe currently in practical use can be realized. Since these wide gap semiconductors are difficult to produce a bulk single crystal substrate, a heterogeneous substrate is mainly used as a substrate for device fabrication. When a sapphire substrate is used, there is a lattice mismatch of about 18% between the GaN and ZnO thin films, so that crystal grain boundaries and orientation fluctuations become significant. For this reason, in a group III nitride semiconductor, after surface nitriding and an AlN buffer layer are grown, crystal growth is performed at a high temperature.
[0004]
  We are also RABO₄And RAO₃(BO)_nThe oxide insulator supporting substrate having a structure as described above was found to have a very small lattice mismatch with these wide gap semiconductors, and a semiconductor device excellent in crystallinity and characteristics was invented (see Japanese Patent Application Laid-Open No. 2000-277534).
[0005]
  Moreover, as an epitaxial substrate of a group III nitride semiconductor, 6H-SiC or LiGaO₂LiAlO₂Etc. are used.
[0006]
  Similar to the selection of the support substrate, band gap engineering of these wide gap semiconductors is indispensable in the production of electronic devices. For example, in the case of GaN, a semiconductor layer having a controlled band gap that can be epitaxially grown with each other can be obtained by a mixed crystal semiconductor of AlN and InN. Hereinafter, the group III nitride semiconductor refers to GaN, AlN, InN, and mixed crystals thereof.
[0007]
  On the other hand, a mixed crystal semiconductor of ZnO with MgO and CdO can obtain a semiconductor layer that can be epitaxially grown and has a controlled band gap.
[0008]
  Hereinafter, the zinc oxide based semiconductor means not only ZnO but also Mg._1-xZn_xO or Cd_1-xZn_xA mixed crystal represented by O is included.
[0009]
[Problems to be solved by the invention]
  There are the following problems in the semiconductor crystal growth through the heterogeneous substrate and the buffer layer described above.
[0010]
  (1) Although the lattice mismatch with the wide gap semiconductor can be reduced to about 3% or less, it is difficult to obtain a high-quality thin film crystal similar to the case where the same type of substrate is used.
[0011]
  (2) A semiconductor having a wurtzite crystal structure such as ZnO or GaN is a polar crystal, and has an internal electric field due to piezoelectric polarization caused by spontaneous polarization or lattice distortion. In manufacturing various electronic devices, it is desired to control these internal electric fields. However, the growth plane orientation and the lattice strain cannot be arbitrarily controlled in the substrate described in the above conventional example.
[0012]
  In addition, regarding the band gap engineering, there is a problem that it is difficult to produce a heterojunction having a large band gap difference using the mixed crystal of the conventional example. Specifically, for example, AlN (band gap; 6.2 eV) has a much larger band gap than GaN (band gap; 3.4 eV), but the crystallinity becomes worse as the Al composition ratio increases. . Mg_1-xZn_xIn O, the solid solubility limit is about 33% (band gap; 3.9 eV), and above this, phase separation occurs in MgO having a different crystal structure. When fabricating quantum cascade lasers using intersubband transitions using these wide gap semiconductors, the difference in energy between subbands determines the oscillation wavelength, making it difficult to fabricate wide gap barrier layers. Is an obstacle to the realization of the above-mentioned device with a wide band operation.
[0013]
  In view of the above problems, the present invention can epitaxially grow with a wurtzite semiconductor, which is a wurtzite structure semiconductor, or a group III nitride semiconductor, and precisely control the polarity of the wide gap semiconductor layer and the degree of lattice matching. Provided are substrates made of possible oxide insulator materials, barrier layer materials and methods of forming the same.
[0014]
  Further, by using the oxide insulator material for a substrate or a barrier layer, a device capable of exhibiting the characteristics of the wide gap semiconductor more than the conventional one, that is, a semiconductor element is provided.
[0015]
[Means for Solving the Problems]
  In order to solve the above problems, the present inventionFirstThe oxide insulator material is ABO₂CompositionCrystal structure of wurtzite typeThe element of A includes at least one of Li, Na, and K, the element of B includes at least one of Al, Ga, and the elements of A and B Is the sum of 3 or moreThethe aboveABO ₂ Li _1-x Na _x AlO ₂ , Li _1-x Na _x GaO ₂ LiAl _1-y Ga _y O ₂ And NaAl _1-y Ga _y O ₂ Any one of (0 <x, y <1) has a composition range in which lattice mismatch is −4.1 to + 4.7% with respect to ZnO.It is characterized by that.
[0016]
  According to the oxide insulator material of the present invention, zinc oxide group III nitride semiconductors having a distorted wurtzite type crystal structure and also wurtzite type wide gap semiconductors can be epitaxially grown. In addition, by appropriately selecting the composition ratio of the A element and the B element, the in-plane average lattice constant can be strictly controlled while maintaining the crystal structure. As a result, it is possible to obtain a substrate that matches the in-plane lattice constant of the zinc oxide-based semiconductor and the group III nitride semiconductor, and it is possible to obtain a high-quality thin film crystal similar to the case of using the same kind of substrate.
[0017]
  In addition, since the oxide insulator material of the present invention is a polar crystal, the polarity of the wide gap semiconductor can be controlled by appropriately selecting a crystal growth main surface when used as a substrate. Further, by appropriately selecting the composition ratio of the A element and the B element, the lattice strain of the epitaxially grown semiconductor layer can be precisely controlled.
[0018]
  Furthermore, when the oxide insulator material of the present invention is epitaxially grown on the wide gap semiconductor as a thin film, the polarization field applied to the semiconductor layer interface can be controlled by controlling the lattice strain of the oxide insulator thin film itself. I can do it. Thereby, the polarization electric field generated in the wide gap semiconductor can be controlled, and charge control in the electronic device can be easily performed.
[0019]
  Particularly preferably, the ABO₂Li_1-xNa_xAlO₂, Li_1-xNa_xGaO₂LiAl_1-yGa_yO₂And NaAl_1-yGa_yO₂Any one of (0 <x, y <1). In this case, the oxide insulator can be easily formed, and the lattice strain of ± 5% can be controlled by the composition control.
  The second oxide insulator material of the present invention is ABO. ₂ The element of A includes at least one of Li, Na, and K, and the element of B includes at least one of Al, Ga, and The sum of the element A and the element B is 3 or more, and the ABO ₂ Li _1-x Na _x AlO ₂ , Li _1-x Na _x GaO ₂ LiAl _1-y Ga _y O ₂ And NaAl _1-y Ga _y O ₂ Any one of (0 <x, y <1) has a composition range of −2.4 to + 6.6% of lattice mismatch with respect to GaN.
  According to the oxide insulator material of the present invention, zinc oxide-based and group III nitride semiconductors having a distorted wurtzite type crystal structure and also being wurtzite type wide gap semiconductors can be epitaxially grown. In addition, by appropriately selecting the composition ratio of the A element and the B element, the in-plane average lattice constant can be strictly controlled while maintaining the crystal structure. As a result, it is possible to obtain a substrate that matches the in-plane lattice constant of the zinc oxide-based semiconductor and the group III nitride semiconductor, and it is possible to obtain a high-quality thin film crystal similar to the case where the same kind of substrate is used.
  In addition, since the oxide insulator material of the present invention is a polar crystal, the polarity of the wide gap semiconductor can be controlled by appropriately selecting a crystal growth main surface when used as a substrate. Further, by appropriately selecting the composition ratio of the A element and the B element, the lattice strain of the epitaxially grown semiconductor layer can be precisely controlled.
  Furthermore, when the oxide insulator material of the present invention is epitaxially grown on the wide gap semiconductor as a thin film, the polarization field applied to the semiconductor layer interface can be controlled by controlling the lattice strain of the oxide insulator thin film itself. I can do it. Thereby, the polarization electric field generated in the wide gap semiconductor can be controlled, and charge control in the electronic device can be easily performed.
  Particularly preferably, the ABO ₂ Li _1-x Na _x AlO ₂ , Li _1-x Na _x GaO ₂ LiAl _1-y Ga _y O ₂ And NaAl _1-y Ga _y O ₂ Any one of (0 <x, y <1). In this case, the oxide insulator can be easily formed, and the lattice strain of ± 5% can be controlled by the composition control.
[0020]
  In addition, the method of forming the oxide insulator material of the present invention uses a laser molecular beam epitaxy method.For forming the first or second oxide insulator material of the present invention.A method for forming an oxide insulator material comprising LiGaO₂LiAlO₂NaGaO₂NaAlO₂, KGaO₂And KAlO₂By performing laser ablation of two or more raw material targets selected from the above in an arbitrary ratio, Li_{1- (x + y)}Na_xK_yAl_1-zGa_zO₂(0 ≦ x, y, z ≦ 1) A thin film is formed.
[0021]
  According to the method for forming an oxide insulator material having the above structure, the oxide insulator material of the present invention can be formed into a thin film with a desired composition and epitaxially grown.
[0022]
  In particular, the laser ablation period for the plurality of raw material targets is made shorter than the unit molecular layer growth period of the oxide crystal. That is, laser ablation is repeated on the plurality of raw material targets, and the number of pulses of laser ablation is set to be equal to or less than the number of pulses for constituting the unit molecular layer thickness of the oxide insulator material. Thus, the constituent elements are uniformly incorporated in the unit molecular layer, and a uniform composition is realized in the thin film.
[0023]
  The present inventionThe firstThe semiconductor element 1 isMade of the first oxide insulator material of the present inventionAn oxide insulator supporting substrate and one or more semiconductor layers made of zinc oxide are formed on the surface of the oxide insulator supporting substrate.
[0024]
  According to the zinc oxide-based semiconductor element including such a configuration, a high-quality thin film crystal semiconductor that has very few lattice mismatches with respect to the oxide insulator supporting substrate by taking advantage of the oxide insulator material of the present invention. It becomes easy to obtain a layer, or to control the magnitude and direction of the polarization electric field by selecting the growth surface and introducing lattice strain.
[0025]
  Further, since the material of the oxide insulator supporting substrate and the material of the semiconductor layer are the same oxide, a high-quality thin film crystal with good affinity can be obtained.
[0026]
  In addition, the present inventionThe firstThe semiconductor element of 2 isMade of the second oxide insulator material of the present inventionAn oxide insulator supporting substrate and one or more semiconductor layers made of a group III nitride formed on the surface of the oxide insulator supporting substrate are provided.
[0027]
  According to the group III nitride semiconductor device including such a configuration, the oxide insulator supporting substrate is, for example, a conventional LiGaO.₂Substrate and LiAlO₂Since the degree of lattice matching is more flexible than when a substrate is used, high-quality thin film crystal growth and polarization electric field control are easier as in the case of zinc oxide based semiconductor elements.
[0028]
  In particular, if the polarization electric field is controlled using the configuration of the first and second semiconductor elements of the present invention, it is easy to generate a two-dimensional gas by the electric field effect.
[0029]
  In order to generate the two-dimensional hole gas by the electric field effect, the following configuration is preferable.
[0030]
  (1) The surface of the oxide insulator supporting substrate is a (001) plane, and the in-plane lattice constant of the (001) plane of the oxide insulator supporting substrate is the oxide insulator supporting substrate of the semiconductor layer. The growth direction of the semiconductor layer formed on the (001) plane is the [0001] direction, and is an interface of the semiconductor layer in contact with the oxide insulator supporting substrate. Gives rise to two-dimensional hole gas. It is more preferable that tensile strain is applied to the surface of the semiconductor layer on the oxide insulator supporting substrate side.
[0031]
  (2) The surface of the oxide insulator supporting substrate is a (00-1) plane, and the in-plane lattice constant of the (00-1) plane of the oxide insulator supporting substrate is the oxide of the semiconductor layer. The growth direction of the semiconductor layer formed on the (00-1) plane is smaller than the in-plane lattice constant of the surface on the insulator support substrate side, and the growth direction of the semiconductor layer is the [000-1] direction, and the oxide insulator support Two-dimensional hole gas is generated at the interface of the semiconductor layer in contact with the substrate. It is more preferable that compressive strain is applied to the surface of the semiconductor layer on the oxide insulator supporting substrate side.
[0032]
  (3) The surface of the oxide insulator supporting substrate is a (00-1) plane, and the in-plane lattice constant of the (00-1) plane of the oxide insulator supporting substrate is the oxide of the semiconductor layer. The growth direction of the semiconductor layer formed on the (00-1) plane is larger than the in-plane lattice constant of the surface on the insulator support substrate side, and the growth direction of the semiconductor layer is the [000-1] direction, and the oxide insulator support A two-dimensional electron gas is generated at the interface of the semiconductor layer in contact with the substrate. It is more preferable that tensile strain is applied to the surface of the semiconductor layer on the oxide insulator supporting substrate side.
[0033]
  (4) The surface of the oxide insulator supporting substrate is a (001) plane, and the in-plane lattice constant of the (001) plane of the oxide insulator supporting substrate is the oxide insulator supporting substrate of the semiconductor layer. The growth direction of the semiconductor layer formed on the (001) plane is the [0001] direction, and is an interface of the semiconductor layer in contact with the oxide insulator supporting substrate. Gives rise to a two-dimensional electron gas. It is more preferable that compressive strain is applied to the surface of the semiconductor layer on the oxide insulator supporting substrate side.
[0034]
  In addition, the present inventionThe firstThe semiconductor element 3 is formed by epitaxial growth on a semiconductor layer made of zinc oxide and on the surface of the semiconductor layer,From the first oxide insulator material of the present invention.Oxide insulator thin filmTheIt is characterized by that.
[0035]
  According to the zinc oxide-based semiconductor device including such a configuration, a semiconductor layer of a high-quality thin film crystal that has very few lattice mismatches with respect to the oxide insulator thin film by taking advantage of the oxide insulator material of the present invention. It is easy to control the magnitude and direction of the polarization electric field by selecting the growth surface and introducing lattice strain.
[0036]
  Further, since the material of the oxide insulator thin film and the material of the semiconductor layer are the same oxide, a high-quality thin film crystal with good affinity can be obtained.
[0037]
  In addition, the present inventionThe firstThe semiconductor element 4 is formed by epitaxial growth on a semiconductor layer made of a group III nitride and the surface of the semiconductor layer,From the second oxide insulator material of the present invention.Oxide insulator thin filmTheIt is characterized by that.
[0038]
  According to the group III nitride semiconductor device including such a configuration, the oxide insulator thin film has flexibility in the degree of lattice matching with respect to the semiconductor layer made of group III nitride. As in the case of, high quality thin film crystal growth and polarization electric field control become easier.
[0039]
  In particular, if the polarization electric field is controlled using the configurations of the third and fourth semiconductor elements of the present invention, it is easy to generate a two-dimensional gas by the field effect.
[0040]
  (1) The surface of the semiconductor layer is a (000-1) plane, and the in-plane lattice constant of the (000-1) plane of the oxide insulator thin film is on the oxide insulator thin film side of the semiconductor layer. The growth direction of the oxide insulator thin film that is larger than the in-plane lattice constant of the surface and formed on the (000-1) plane is the [00-1] direction, and is in contact with the oxide insulator thin film Two-dimensional hole gas is generated at the interface of the semiconductor layer. It is more preferable that compressive strain is applied to the surface of the oxide insulator thin film on the semiconductor layer side.
[0041]
  (2) The surface of the semiconductor layer is a (0001) plane, and the in-plane lattice constant of the (0001) plane of the oxide insulator thin film is in the plane of the surface of the semiconductor layer on the oxide insulator thin film side. The growth direction of the oxide insulator thin film which is smaller than the lattice constant and formed on the (0001) plane is the [001] direction, and the field of the semiconductor layer in contact with the oxide insulator thin filmOn the faceGenerates a two-dimensional hole gas.
It is more preferable that tensile strain is applied to the surface of the oxide insulator thin film on the semiconductor layer side.
[0042]
  (3) The surface of the semiconductor layer is a (0001) plane, and the in-plane lattice constant of the (0001) plane of the oxide insulator thin film is in the plane of the surface of the semiconductor layer on the oxide insulator thin film side. The growth direction of the oxide insulator thin film that is larger than the lattice constant and formed on the (0001) plane is the [001] direction, and two-dimensional electrons are formed at the interface of the semiconductor layer in contact with the oxide insulator thin film. Give gas. It is more preferable that compressive strain is applied to the surface of the oxide insulator thin film on the semiconductor layer side.
[0043]
  (4) The surface of the semiconductor layer is a (000-1) plane, and the in-plane lattice constant of the (000-1) plane of the oxide insulator thin film is on the oxide insulator thin film side of the semiconductor layer. The growth direction of the oxide insulator thin film smaller than the in-plane lattice constant on the surface and formed on the (000-1) plane is the [00-1] direction, and is in contact with the oxide insulator thin film A two-dimensional electron gas is generated at the interface of the semiconductor layer. It is more preferable that tensile strain is applied to the surface of the oxide insulator thin film on the semiconductor layer side.
[0044]
  With the above-described configuration, the direction and magnitude of the polarization electric field of the semiconductor and the insulator that are polar crystals can be controlled, and carrier control of a desired conductivity type is facilitated.
[0045]
  The application of the first to fourth semiconductor elements using the oxide insulator material of the present invention relates to a light emitting element using a two-dimensional hole gas due to a field effect.
[0046]
  In other words, a semiconductor element according to an embodiment includes first and second electrodes that are in contact with the semiconductor layer, and a gate electrode that is in contact with the oxide insulator supporting substrate, and the first electrode is connected to the gate electrode. By biasing to a negative voltage, a high mobility two-dimensional hole gas is generated at the interface of the semiconductor layer in contact with the oxide insulator supporting substrate, and combined with electrons injected from the second electrode. It is characterized by obtaining light emission.
[0047]
  Alternatively, the semiconductor element of one embodiment includes first and second electrodes in contact with the semiconductor layer, and a gate electrode in contact with the oxide insulator thin film, and the first electrode is connected to the gate electrode. By biasing to a negative voltage, a high-mobility two-dimensional hole gas is generated at the interface of the semiconductor layer in contact with the oxide insulator thin film, and is combined with electrons injected from the second electrode to emit light. It is characterized by obtaining.
[0048]
  Carrier generation by the inversion layer is extremely effective for a semiconductor material such as ZnO that has high added-value optical characteristics for industrial use, but it is difficult to produce both conductivity types. If the oxide insulator material of the invention is used, hole carriers with high mobility can be easily generated by the electric field effect.
[0049]
  In the semiconductor element which is such a semiconductor light emitting element, it is preferable that the semiconductor layer has a multilayer structure having a light or carrier confinement mechanism in order to improve light emission efficiency, and the semiconductor layer includes a well layer and a barrier layer. A quantum well structure made of
[0050]
  Furthermore, a pair of optical resonators that reflect light emission are provided on the surface of the semiconductor element, and stimulated emission light that is resonantly amplified in the optical resonator is taken out from one optical resonator surface of the optical resonator. With this structure, a semiconductor laser can be manufactured.
[0051]
  In particular, an ultraviolet light emitting laser that uses the high exciton binding energy of ZnO operates with lower power consumption than a semiconductor laser using a group III nitride, and p by the field effect using the oxide insulator material of the present invention. This is easily realized by forming the mold layer.
[0052]
  Another application of the first to fourth semiconductor elements using the oxide insulator material of the present invention relates to a transistor using a two-dimensional electron gas by a field effect.
[0053]
  In other words, a semiconductor device according to an embodiment includes a source electrode and a drain electrode that are in contact with the semiconductor layer, and a gate electrode that is in contact with the oxide insulator supporting substrate, and a bias voltage between the gate electrode and the source electrode. Is applied to control the flow of a high-mobility two-dimensional gas formed at the interface of the semiconductor layer in contact with the oxide insulator supporting substrate to obtain a field effect transistor operation. .
[0054]
  Alternatively, the semiconductor device of one embodiment includes a source / drain electrode in contact with the semiconductor layer and a gate electrode in contact with the oxide insulator thin film, and a bias voltage is applied between the gate electrode and the source electrode. Thus, a field effect transistor operation is obtained by controlling a flow of a high mobility two-dimensional gas formed at the interface of the semiconductor layer in contact with the oxide insulator thin film.
[0055]
  In the semiconductor element of the above embodiment which is a field effect transistor, since the semiconductor-insulator structure is formed by epitaxial growth, an interface state caused by defects or the like is hardly generated, and a clean junction interface is obtained.
[0056]
  In particular, when the oxide insulator material of the present invention is applied to a gate insulating layer, the internal electric field of the semiconductor layer can be controlled so as to easily accumulate electrons, so that the carrier density and mobility are dramatically improved, and high speed A semiconductor element capable of switching operation can be manufactured.
[0057]
  In addition, since the gate voltage applied to the gate electrode can be lowered, it contributes to lower power consumption of the semiconductor element.
[0058]
  In particular, since the transistor using the wide gap semiconductor is transparent to visible light, a display device having a high aperture ratio can be operated at high speed.
[0059]
  The present inventionThe first5 is a semiconductor well layer made of a zinc oxide based semiconductor;Made of the first oxide insulator material of the present inventionA hetero superlattice structure is formed by the oxide insulator, and the oxide insulator is used as a barrier layer with respect to the semiconductor well layer.
[0060]
  In addition, the present inventionThe first6 is a semiconductor well layer made of a group III nitride semiconductor;Made of the second oxide insulator material of the present inventionA hetero superlattice structure is formed by the oxide insulator, and the oxide insulator is used as a barrier layer with respect to the semiconductor well layer.
[0061]
  The fourth and fifth semiconductor elements using the oxide insulator material of the present invention relate to an optical element utilizing intersubband optical transition.
[0062]
  That is, the semiconductor device of one embodiment includes a light emitting layer composed of two hetero superlattice structures and a quantum well structure sandwiched between the two hetero superlattice structures, Light is emitted by injecting carriers from the formed miniband to the second subband in the light emitting layer and relaxing the carriers to the first subband in the light emitting layer.
[0063]
  Alternatively, the semiconductor device according to an embodiment includes a light receiving layer including two hetero superlattice structures and a quantum well structure sandwiched between the two hetero superlattice structures, and one of the hetero superlattice structures includes Carriers are injected from the formed miniband into the first subband in the light-receiving layer, and the carrier is excited into the second subband by light absorption in the light-receiving layer, thereby inducing a photocurrent.
[0064]
  According to the semiconductor element of the above embodiment, such an intersubband transition optical element has an ultrafast carrier relaxation time between subbands and a wide range of oscillation and detection wavelengths by the quantum well structure. In order to realize visible to near-infrared wavelengths, which are particularly demanding industrially, a superlattice structure using a barrier layer with a large band gap is necessary. Realization is facilitated by using the oxide insulator material of the present invention.
[0065]
  In particular, in a quantum cascade laser, the quantum well structure is preferably a multiple quantum well structure, and more preferably, the quantum well structure is valence electron controlled by impurity doping.
[0066]
  In the semiconductor device of one embodiment, only the well layer having the quantum well structure is doped with impurities.
[0067]
DETAILED DESCRIPTION OF THE INVENTION
  Embodiments of the present invention will be specifically described below with reference to the drawings.
[0068]
  (Embodiment 1)
  Li as an example of the oxide insulator material of the present invention_1-xNa_xAlO₂, Li_1-xNa_xGaO₂LiAl_1-yGa_yO₂And NaAl_1-yGa_yO₂An embodiment in which a thin film made of (0 <x, y <1) is produced by a laser molecular beam epitaxy method will be described.
[0069]
  FIG. 1 is a schematic configuration diagram of a combinatorial laser molecular beam epitaxy apparatus used in the first embodiment.
[0070]
  In the above combinatorial laser molecular beam epitaxy apparatus, a substrate holder 2 is disposed on an upper portion of a growth chamber 1 that can be evacuated to an ultrahigh vacuum, and a substrate 3 is fixed to the substrate holder 2. The back surface of the substrate holder 2 is heated by the substrate heater 4 disposed above the substrate holder 2, and the substrate 3 is heated by the heat conduction. A target table 5 is arranged at an appropriate distance immediately below the substrate holder 2, and a plurality of raw material targets 6 can be arranged on the target table 5.
[0071]
  The surface of the raw material target 6 is laser ablated by pulsed laser light 8 irradiated through a view port 7 provided on the side surface of the growth chamber 1, and the raw material of the raw material target 6 that has evaporated instantaneously is deposited on the substrate 3. As a result, a thin film grows.
[0072]
  The target table 5 has a rotation mechanism, and by controlling the rotation in synchronization with the irradiation sequence of the pulse laser light 8, different target materials can be stacked on the thin film.
[0073]
  Further, a mask plate 9 that is movable in the left-right direction in the figure is installed between the substrate 3 and the target 6 so that a predetermined area of the substrate 3 can be covered with a movable mask. By sliding the mask plate 9 in synchronization with the irradiation sequence of the pulsed laser light 8 and the rotation of the target table 5, thin film synthesis can be performed in which the composition is continuously changed using a plurality of targets.
[0074]
  The growth chamber 1 is provided with a plurality of gas introduction pipes 10 (only one is shown in FIG. 1) so that a plurality of gases can be introduced. In addition, what is indicated by reference numeral 1000 is a plume (emitted particle group).
[0075]
  In the first embodiment, an oxide insulator thin film having an intermediate composition of each raw material target 6 is integrated on one substrate 3 by using the two kinds of raw material targets 6 by the above combinatorial method.
[0076]
  FIG. 2 shows a combination of two kinds of raw material targets 6 and a thin film composition produced.
[0077]
  In the first embodiment, a ZnO single crystal substrate was used as the substrate 3, and an oxide insulator thin film was grown by 1 μm on the (0001) plane of the ZnO single crystal substrate.
[0078]
  Further, as a pulse laser device for performing laser ablation, a KrF excimer laser device (wavelength: 248 nm, frequency: 10 Hz, output: 0.9 mJ / cm)²) And a semiconductor laser (wavelength: 804 nm) was used as the substrate heater 4. The period of laser ablation by this semiconductor laser is 50 pulses. The semiconductor laser controls the spot diameter and irradiation position on the back surface of the substrate holder 2 to uniformly heat the entire substrate so that the substrate temperature becomes 600 ° C.
[0079]
  In this specification, the period of the laser ablation is defined as the number of pulses required for the growth of the unit molecular layer thickness of the oxide insulator material.
[0080]
  Further, oxygen gas is supplied at a partial pressure of 1 × 10 during thin film growth.^-4Introduced to be Torr. The produced oxide insulator thin film having a composition gradient was determined for the Na or Ga composition in the thin film by an X-ray microanalyzer. In addition, using a collective X-ray diffractometer, the presence / absence of different phases and the lattice constant were determined continuously along the composition gradient.
[0081]
  According to the analysis result of the X-ray microanalyzer, the composition of both ends of the oxide insulator thin film in the element length direction matches the two raw material target compositions used, and the composition between them changes continuously and linearly. all right.
[0082]
  Moreover, the heterogeneous peak was not confirmed from the evaluation result of collective X-ray diffraction, and it was found that the solid composition was uniformly dissolved in the entire composition region.
[0083]
  3 (a), 3 (b), 4 (a), and 4 (b) show the composition dependence of the a-axis, b-axis, and c-axis lengths by collective X-ray diffraction. 6A and 6B show the results of obtaining the average oxygen-oxygen distance represented by FIGS. 5A and 5B. The deviation between the average oxygen-oxygen distance and the a-axis length of the wurtzite semiconductor crystal becomes a lattice mismatch.
[0084]
  According to the results of FIG. 6, for ZnO, a lattice mismatch of −4.1 to + 4.7% can be controlled over the entire composition range, and in particular, Li_0.6Na_0.4AlO₂And Li_0.35Na_0.65GaO₂It was found that there was very little lattice mismatch with ZnO in the composition.
[0085]
  In addition, for GaN, the lattice mismatch of −2.4 to + 6.6% can be controlled over the entire composition range, in particular, and Li_0.32Na_0.68AlO₂And Li_0.1Na_0.9GaO₂It was found that there was very little lattice mismatch with GaN in the composition.
[0086]
  From the above results, it can be seen that the oxide insulator material of the present invention has the following effects (1) to (3).
[0087]
  (1) It is possible to obtain an oxide insulator crystal having a very small lattice mismatch with respect to the in-plane lattice constant of the zinc oxide based semiconductor and the group III nitride semiconductor, and a semiconductor / insulator heterojunction having high crystallinity. Can be obtained.
[0088]
  (2) It is possible to precisely control the lattice strain of zinc oxide semiconductors and group III nitride semiconductors by heteroepitaxial growth, and it is possible to control the piezoelectric polarization electric field that is a characteristic of these wurtzite crystals. .
[0089]
  (3) Since the oxide insulator crystal of the present invention itself is also a polar crystal, it is possible to control the spontaneous polarization of zinc oxide-based and group III nitride semiconductors.
[0090]
  Further, the composition control and the total solid solution as described above are realized by a crystal growth method capable of producing a metastable crystal. In particular, a pulsed laser deposition (PLD) method in which the composition deviation between the target and the grown film is small is suitable, and a laser molecular beam epitaxy method in which pulse laser deposition is performed in a high vacuum chamber is particularly suitable.
[0091]
  In the first embodiment, the method for forming the oxide insulator material of the present invention as a thin film has been described. However, even if a bulk single crystal manufactured by a CZ (Czochralski) method or the like is used as a substrate, the present embodiment is implemented. The effect shown in Form 1 can be obtained.
[0092]
  Moreover, as the raw material target 6, for example, LiGaO₂LiAlO₂NaGaO₂NaAlO₂, KGaO₂And KAlO₂Etc. By performing laser ablation of two or more raw material targets selected from these raw material targets at an arbitrary ratio, Li_{1- (x + y)}Na_xK_yAl_1-zGa_zO₂(0 ≦ x, y, z ≦ 1) A thin film may be formed.
[0093]
  (Embodiment 2)
  In Embodiment 2, a semiconductor light emitting device as an example of a semiconductor device was manufactured by using the oxide insulator material of the present invention as a substrate and an insulating barrier layer and forming an inverted p-type ZnO layer by a field effect.
[0094]
  FIGS. 7A to 7D show examples of the element structure of the semiconductor light emitting element.
[0095]
  The semiconductor light emitting device of FIG. 7A is a NaAl as an example of the oxide insulator material of the present invention._0.2Ga_0.8O₂On the (001) plane of the oxide insulator supporting substrate 11 made of, the ZnO light-emitting layer 12 is epitaxially grown 1000 mm in the [0001] direction. The in-plane lattice constant of the (001) plane of the oxide insulator supporting substrate 11 is larger than the in-plane lattice constant of the surface of the ZnO light emitting layer 12 on the oxide insulator supporting substrate 11 side. For this reason, tensile strain is applied in the plane of ZnO that has not undergone lattice relaxation. That is, tensile strain is applied to the surface of the ZnO light emitting layer 12 on the oxide insulator supporting substrate 11 side.
[0096]
  The oxide insulator supporting substrate 11 is thinned by polishing after growing the ZnO light emitting layer 12, and a gate electrode 13 is provided on the lower surface of the oxide insulator supporting substrate 11 in the figure. In addition, first and second ohmic electrodes 14 and 15 are provided so as to be in contact with the upper surface and side surfaces of the ZnO light emitting layer 12 in the drawing.
[0097]
  The semiconductor light emitting device of FIG. 7B is a NaAl as an example of the oxide insulator material of the present invention._0.8Ga_0.2O₂A ZnO light-emitting layer 22 is epitaxially grown in the [000-1] direction by 1000 mm on the (00-1) plane of the oxide insulator supporting substrate 21 made of The in-plane lattice constant of the (00-1) plane of the oxide insulator support substrate 21 is smaller than the in-plane lattice constant of the surface of the ZnO light emitting layer 22 on the oxide insulator support substrate 21 side. For this reason, compressive strain is applied in the plane of ZnO that has not undergone lattice relaxation. That is, compressive strain is applied to the surface of the ZnO light emitting layer 22 on the oxide insulator supporting substrate 21 side.
[0098]
  The oxide insulator supporting substrate 21 is thinned by polishing after growing the ZnO light emitting layer 22, and a gate electrode 23 is provided on the lower surface of the oxide insulator supporting substrate 21 in the figure. Further, first and second ohmic electrodes 24 and 25 are provided so as to be in contact with the upper surface and the side surface of the ZnO light emitting layer 22 in the drawing.
[0099]
  The semiconductor light emitting device in FIG. 7C is made of Li as an example of the oxide insulator material of the present invention._0.6Na_0.4AlO₂On the (00-1) plane of the oxide insulator supporting substrate 31 made of the above, a lattice-relaxed ZnO light-emitting layer 32 is epitaxially grown in the [000-1] direction by 1000 mm. Further, on the ZnO light emitting layer 32, NaAl as an example of the oxide insulator material of the present invention._0.2Ga_0.8O₂The oxide insulator thin film 36 made of is epitaxially grown 1000 mm in the [00-1] direction. The in-plane lattice constant of the surface of the oxide insulator thin film 36 on the ZnO light emitting layer 32 side is larger than the in-plane lattice constant of the surface of the ZnO light emitting layer 32 on the oxide insulator thin film 36 side. For this reason, compressive strain is applied to the surface of the oxide insulator thin film 36 on the ZnO light emitting layer 32 side.
[0100]
  A gate electrode 33 is provided on the upper surface of the oxide insulator thin film 36 in the figure, and first and second ohmic electrodes 34 and 35 are provided between the oxide insulator thin film 36 and the ZnO light emitting layer 32. Provided. The first and second ohmic electrodes 34 and 35 are in contact with the ZnO light emitting layer 32 and are covered with an oxide insulator thin film 36. Note that since the lattice mismatch between the oxide insulator supporting substrate 31 and the ZnO light emitting layer 32 is extremely small, no lattice strain is applied to the surface of the ZnO light emitting layer 32 on the oxide insulator supporting substrate 31 side.
[0101]
  The semiconductor light-emitting device in FIG. 7D is formed by using Li as an example of the oxide insulator material of the present invention._0.6Na_0.4AlO₂On the (001) plane of the oxide insulator supporting substrate 41 made of the above, a lattice-relaxed ZnO light emitting layer 42 is epitaxially grown in the [0001] direction in a thickness of 1000 mm. Further, NaAl as an example of the oxide insulator material of the present invention_0.8Ga_0.2O₂An oxide insulator thin film 46 made of is epitaxially grown 1000 mm in the [001] direction. The in-plane lattice constant of the surface of the oxide insulator thin film 46 on the ZnO light emitting layer 42 side is smaller than the in-plane lattice constant of the surface of the ZnO light emitting layer 42 on the oxide insulator thin film 46 side. Therefore, tensile strain is applied to the surface of the oxide insulator thin film 46 on the ZnO light emitting layer 42 side.
[0102]
  A gate electrode 43 is provided on the upper surface of the oxide insulator thin film 46 in the drawing, and first and second ohmic electrodes 44 and 45 are provided between the oxide insulator thin film 46 and the ZnO light emitting layer 42. Provided. The first and second ohmic electrodes 44 and 45 are in contact with the ZnO light emitting layer 42 and are covered with an oxide insulator thin film 46. Since the lattice mismatch between the oxide insulator supporting substrate 41 and the ZnO light emitting layer 42 is extremely small, no lattice strain is applied to the surface of the ZnO light emitting layer 42 on the oxide insulator supporting substrate 31 side.
[0103]
  7A to 7D show the spontaneous polarization Psp in each of the oxide insulator supporting substrate 11,..., The ZnO light emitting layer 12,... And the oxide insulator thin film 16,. The polarization Ppe is shown. In consideration of these polarization electric fields, in the structures of FIGS. 7A and 7B, holes are likely to be induced at the interfaces of the ZnO light emitting layers 12 and 22 in contact with the oxide insulator supporting substrates 11 and 21. I understand. 7C and 7D, it can be seen that holes are easily induced at the interfaces of the ZnO light emitting layers 32 and 42 in contact with the oxide insulator thin films 36 and 46. FIG.
[0104]
  In each of the element structures shown in FIGS. 7A to 7D, the above-described hole-induced interface is formed by biasing the first electrodes 14,... To a negative voltage with respect to the gate electrodes 13,. An inversion layer is formed on the substrate, and a high mobility two-dimensional hole gas is generated. When electrons were injected from the second electrode 15, an emission spectrum by excitons shown in FIG. 8 was obtained. Thus, when the oxide insulator material of the present invention is used as a substrate or an insulating barrier layer, the polarization electric field of ZnO which is a polar crystal can be controlled, and the formation of an inverted p-type layer is facilitated.
[0105]
  In Embodiment 2, stress strain is applied by controlling lattice mismatch between the oxide insulator supporting substrate or thin film and the ZnO layer, and the piezoelectric polarization electric field is controlled. However, these stress strains may be applied mechanically or artificially. good. That is, even if stress strain is applied by a method such as bending a stem joint surface on which the light emitting element of Embodiment 2 is mounted, the same effect as the present invention can be obtained.
[0106]
  In the second embodiment, a single ZnO layer is used as the light emitting layer, but a light emitting layer having a multilayer structure having a light or carrier confinement mechanism may be used. The semiconductor layer may have a quantum well structure including a well layer and a barrier layer. Such a structure is preferable because it can be easily realized by using a MgZnO mixed crystal semiconductor having a wider band gap than ZnO, and the light emission efficiency is improved.
[0107]
  In addition, the semiconductor light emitting device of the second embodiment is a light emitting diode that emits spontaneously emitted light. However, a pair of optical resonators that reflect light emission are provided on the side surface or upper and lower surfaces of the ZnO layer, and resonance amplified amplification is performed. A semiconductor laser structure that emits emitted light from one optical resonator surface of the optical resonator may be used.
[0108]
  The oxide insulator material of the present invention is ABO.₂And the element A includes at least one of Li, Na, and K, and the element B includes at least one of Al and Ga. ABO above₂For example, Li_1-xNa_xAlO₂, Li_1-xNa_xGaO₂LiAl_1-yGa_yO₂And NaAl_1-yGa_yO₂(0 <x, y <1).
[0109]
  (Embodiment 3)
  In Embodiment 3, a field effect transistor was manufactured by using the oxide insulator material of the present invention as a substrate and an insulating barrier layer, and forming an accumulation n-type ZnO layer by a field effect.
[0110]
  FIGS. 9A to 9D show examples of the element structure of the field effect transistor.
[0111]
  The field effect transistor of FIG. 9A is a NaAl as an example of the oxide insulator material of the present invention._0.2Ga_0.8O₂A ZnO channel layer 52 is epitaxially grown in the [000-1] direction by 1000 nm on the (00-1) plane of the oxide insulator supporting substrate 51 made of The in-plane lattice constant of the (00-1) plane of the oxide insulator support substrate 51 is larger than the in-plane lattice constant of the surface of the ZnO channel layer 52 on the oxide insulator support substrate 51 side. For this reason, tensile strain is applied in the plane of ZnO that has not undergone lattice relaxation. That is, tensile strain is applied to the surface of the ZnO channel layer 52 on the oxide insulator support substrate 51 side.
[0112]
  The oxide insulator supporting substrate 51 is thinned by polishing after growing the ZnO channel layer 52, and a gate electrode 53 is provided on the lower surface of the oxide insulator supporting substrate 51 in the drawing. Further, a source electrode 54 and a drain electrode 55 are provided so as to be in contact with the upper surface and side surfaces of the ZnO channel layer 52 in the drawing.
[0113]
  The charge effect transistor of FIG. 9B is a NaAl as an example of the oxide insulator material of the present invention._0.2Ga_0.8O₂A ZnO channel layer 62 is epitaxially grown in the [0001] direction on the (001) plane of the oxide insulator supporting substrate 61 made of The in-plane lattice constant of the (001) plane of the oxide insulator support substrate 61 is smaller than the in-plane lattice constant of the surface of the ZnO channel layer 62 on the oxide insulator support substrate 61 side. For this reason, compressive strain is applied in the plane of ZnO that has not undergone lattice relaxation. That is, compressive strain is applied to the surface of the ZnO channel layer 62 on the oxide insulator support substrate 61 side.
[0114]
  The oxide insulator support substrate 61 is thinned by polishing after growing the ZnO channel layer 62, and a gate electrode 63 is provided on the lower surface of the oxide insulator support substrate 61 in the figure. Further, a source electrode 64 and a drain electrode 65 are provided so as to be in contact with the upper surface and side surfaces of the ZnO channel 62 in the drawing.
[0115]
  The charge effect transistor of FIG. 9C is obtained by using Li as an example of the oxide insulator material of the present invention._0.6Na_0.4AlO₂On the (001) plane of the oxide insulator supporting substrate 71 made of the above, a lattice-relaxed ZnO channel layer 72 is epitaxially grown in the [0001] direction in a thickness of 1000 mm. Further, on the ZnO channel layer 72, NaAl as an example of the oxide insulator material of the present invention._0.2Ga_0.8O₂An oxide insulator thin film 76 made of is epitaxially grown 1000 mm in the [001] direction. The in-plane lattice constant of the surface of the oxide insulator thin film 76 on the ZnO channel layer 72 side is larger than the in-plane lattice constant of the surface of the ZnO channel layer 72 on the oxide insulator thin film 76 side. For this reason, compressive strain is applied to the surface of the oxide insulator thin film 76 on the ZnO channel layer 72 side.
[0116]
  A gate electrode 73 is provided on the upper surface of the oxide insulating thin film 76, and a source electrode 74 and a drain electrode 75 are provided between the oxide insulator supporting substrate 71 and the ZnO channel layer 72. The source electrode 74 and the drain electrode 75 are in contact with the ZnO channel layer 72 and are covered with an oxide insulator thin film 76. Li_0.6Na_0.4AlO₂Since the lattice mismatch between the oxide insulator supporting substrate 71 and the ZnO channel layer 72 is very small, no lattice strain is applied to the surface of the ZnO channel layer 72 on the oxide insulator supporting substrate 71 side.
[0117]
  The field effect transistor of FIG. 9 (d) includes Li as an example of the oxide insulator material of the present invention._0.6Na_0.4AlO₂On the (00-1) plane of the oxide insulator supporting substrate 81 made of, a lattice-relaxed ZnO channel layer 82 is epitaxially grown in the [000-1] direction in a thickness of 1000 mm. Further, on the ZnO channel layer 82, NaAl as an example of the oxide insulator material of the present invention._0.8Ga_0.2O₂An oxide insulator thin film 86 made of is epitaxially grown 1000 mm in the [00-1] direction. The in-plane lattice constant of the surface of the oxide insulator thin film 86 on the ZnO channel layer 82 side is smaller than the in-plane lattice constant of the surface of the ZnO channel layer 82 on the oxide insulator thin film 86 side. Therefore, tensile strain is applied to the surface of the oxide insulator thin film 86 on the ZnO channel layer 82 side.
[0118]
  A gate electrode 83 is provided on the upper surface of the oxide insulating thin film 86, and a source electrode 84 and a drain electrode 85 are provided between the oxide insulator supporting substrate 81 and the ZnO channel layer 82. The source electrode 84 and the drain electrode 85 are in contact with the ZnO channel layer 82 and are covered with an oxide insulator thin film 86. Li_0.6Na_0.4AlO₂Since the lattice mismatch between the oxide insulator supporting substrate 81 and the ZnO channel layer 82 is extremely small, no lattice strain is applied to the surface of the ZnO channel layer 82 on the oxide insulator supporting substrate 81 side.
[0119]
  9A to 9D show the spontaneous polarization Psp of each of the oxide insulator supporting substrates 51,..., The ZnO channel layer 52,... And the oxide insulator thin film 56,. The polarization Ppe is shown. In consideration of these polarization electric fields, in the structures of FIGS. 9A and 9B, electrons are likely to be induced at the interfaces of the ZnO channel layers 52 and 62 in contact with the oxide insulator supporting substrates 51 and 61. I understand. Further, in the structures of FIGS. 9C and 9D, it can be seen that electrons are likely to be induced at the interfaces of the ZnO channel layers 72 and 82 in contact with the oxide insulator thin films 76 and 86.
[0120]
  In each element structure in FIGS. 9A to 9D, an accumulation layer is formed at the above-described electron-induced interface by biasing the source electrodes 54 to a positive voltage with respect to the gate electrodes 5. A two-dimensional electron gas with high mobility is formed. When voltage was applied between the source electrodes 55,... And the drain electrodes 56,..., Transistor characteristics shown in FIG. 10 were obtained. As described above, when the oxide insulator material of the present invention is used as a substrate or an insulating barrier layer, the polarization electric field of ZnO which is a polar crystal can be controlled, and formation of an accumulation N-type layer is facilitated.
[0121]
  Although the field effect transistor of the third embodiment is a so-called deep depletion type, an inverted p-type layer is formed at the interface between the ZnO channel layers 52,... Even if it is an enhancement type field effect transistor configuration using a hole gas as a carrier, the effect of the present invention is not impaired.
[0122]
  Also in this embodiment, as in the second embodiment, the stress strain for controlling the piezoelectric polarization electric field may be given mechanically or artificially.
[0123]
  (Embodiment 4)
  In this embodiment, a quantum cascade laser having an oscillation wavelength of 1.55 μm was formed by using the oxide insulator material of the present invention as a substrate and a barrier layer to form a hetero superlattice structure with a ZnO quantum well layer.
[0124]
  FIG. 11A and FIG. 11B are schematic configuration diagrams of a quantum cascade laser according to an embodiment of the present invention.
[0125]
  In the quantum cascade laser, as shown in FIG. 11A, Li as an example of an oxide insulator material_0.6Na_0.4AlO₂A first clad layer 101, an active region 102 as a light emitting layer, and a second clad layer 103 are sequentially laminated on an oxide insulator supporting substrate 100 made of An ohmic electrode 104 is formed on the lower surface of the oxide insulator supporting substrate 100 in the drawing, and and 105 are formed on the upper surface of the second cladding layer 103 in the drawing. The first and second cladding layers 101 and 103 are made of 3 × 10 5 Ga.¹⁷cm^-3Doped Mg_0.2Zn_0.8It is formed using O (band gap 3.7 eV).
[0126]
  As shown in FIG. 11B, the active region 102 is made of ZnO / Li._0.6Na_0.4AlO₂A first hetero superlattice layer 110 made of ZnO / Li_0.6Na_0.4AlO₂Quantum well active layer 111 and ZnO / Li_0.6Na_0.4AlO₂A second hetero superlattice layer 112 made of
[0127]
  FIG. 12 is a schematic diagram for explaining the operation of the quantum cascade laser.
[0128]
  As shown in FIG. 12, the width of the ZnO well layer in the quantum well active layer 111 is such that the transition energy from the second subband formed in the quantum well layer to the first subband corresponds to 1.55 μm. (0.8 eV) was selected.
[0129]
  The width of the ZnO well layer in the first hetero superlattice layer 110 is from the miniband formed in the superlattice structure to the second subband in the quantum well layer when a predetermined electric field is applied to the quantum cascade laser. The electrons were selected to resonantly tunnel. Similarly, the width of the ZnO well layer in the second hetero superlattice layer 112 is such that when a predetermined electric field is applied to the quantum cascade laser, the width of the hetero superlattice layer 112 from the first subband in the quantum well active layer 111 is reduced. The electrons were selected to resonantly tunnel into the band.
[0130]
  When the above laminated structure is processed so that the waveguide length becomes 500 μm, a resonator mirror is formed on the end face of the processed laminated structure, and a current is passed between the ohmic electrodes 104 and 105, the wavelength is 1.55 μm. The stimulated emission light was obtained.
[0131]
  The quantum cascade laser according to the fourth embodiment can be realized even when a group III nitride semiconductor such as GaN is used as the well layer material, but the relaxation time of transition between subbands is shorter in ZnO. In order to operate at ultra high speed, it is preferable to use a ZnO well layer.
[0132]
  In addition, the barrier layer of the quantum well active layer 120 is sufficient as compared with ZnO, which is a well layer, in order to obtain an intersubband transition corresponding to an ultraviolet to far-infrared wavelength important in optical communication. It is necessary to have a band gap, and the MgZnO barrier layer cannot satisfy this requirement. However, when the oxide insulator material of the present invention is used for the barrier layer, the lattice mismatch with respect to the ZnO well layer becomes extremely small, and a barrier layer having a desired band gap can be formed.
[0133]
  Therefore, as shown in the fourth embodiment, it is possible to easily produce a high-quality and high-speed optical element having a large wavelength band for industrial use, for example, an ultra-high-speed optical element such as 960 nm or 1 μm. Needless to say, the wavelength band of the semiconductor element using the oxide insulator material of the present invention is not limited to 960 nm or 1 μm.
[0134]
  Further, the hetero superlattice structure of the barrier layer and the ZnO well layer made of the oxide insulator material of the present invention can be applied not only to the quantum cascade laser of this embodiment but also to a light receiving element, an optical-optical switch, and the like. It is.
[0135]
  In the fourth embodiment, the stacked structure of the quantum well active layer 111 sandwiched between the first and second hetero superlattice layers 110 and 112 is not repeatedly stacked for two cycles or more. The stacked structure of the quantum well active layers sandwiched between the hetero superlattice layers may be repeatedly stacked for two or more periods.
[0136]
【The invention's effect】
  According to the oxide insulator material of the present invention, it is possible to obtain a substrate and a thin film with extremely small lattice mismatch with respect to a zinc oxide group and a group III nitride semiconductor which are wurtzite type wide gap semiconductors, and a high quality thin film Crystals can be obtained.
[0137]
  In addition, the polarization electric field generated in the semiconductor can be controlled by controlling the polar plane and the lattice strain, and the charge control in the electronic device can be easily performed.
[0138]
  According to the method for forming an oxide insulator material of the present invention, the oxide insulator material can be formed into a thin film with a desired composition and can be epitaxially grown with a zinc oxide group and a group III nitride semiconductor.
[0139]
  According to the semiconductor element using the oxide insulator material of the present invention, it becomes easy to generate a two-dimensional gas by the electric field effect. As a result, a p-type layer by an inversion layer can be easily formed, and a highly efficient ultraviolet light emitting element by carrier injection can be manufactured using ZnO which is a unipolar semiconductor.
[0140]
  In addition, by applying to a field effect transistor, the internal electric field of the semiconductor can be controlled so that the accumulation of electrons easily occurs, so that a transistor capable of high-speed switching operation with low power consumption can be manufactured. In addition, since a hetero superlattice structure with a remarkably high energy barrier can be realized for the wurtzite type wide gap semiconductor well layer, an inter-subband transition optical element in a wavelength band with high industrial demand can be manufactured.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a combinatorial laser molecular beam epitaxy apparatus.
FIG. 2 is a table showing the relationship between a raw material target and a thin film composition.
FIG. 3 is a graph showing the composition dependence of a-axis, b-axis, and c-axis lengths in the combinatorial thin film fabricated in Embodiment 1.
4 is a graph showing the composition dependence of a-axis, b-axis, and c-axis lengths in the combinatorial thin film fabricated in Embodiment 1. FIG.
FIG. 5 is a schematic diagram showing a crystal structure of an oxide insulator material of the present invention.
FIG. 6 is a graph showing the average oxygen-oxygen distance of the oxide insulator crystal of the present invention.
FIG. 7 is a schematic view of an element structure of a semiconductor light emitting element according to Embodiment 2.
FIG. 8 is a graph showing an emission spectrum of the semiconductor light emitting device of the second embodiment.
FIG. 9 is a schematic diagram of an element structure of a field effect transistor according to a third embodiment.
FIG. 10 is a graph showing element characteristics of the field effect transistor according to the third embodiment.
FIG. 11 is a schematic structural diagram of the quantum cascade laser according to the fourth embodiment.
FIG. 12 is a diagram for explaining the operation of the quantum cascade laser according to the fourth embodiment.
[Explanation of symbols]
11, 21, 31, 41 Oxide insulator support substrate
12, 22, 32, 42 ZnO light emitting layer
36, 46, 76, 86 Oxide insulator thin film
51, 61, 71, 81 Oxide insulator support substrate
52, 62, 72, 82 ZnO channel layer
100 Support substrate for oxide insulator
101 First cladding layer
102 Active region
103 Second cladding layer
110 First hetero superlattice layer
111 quantum well active layer
112 Second hetero superlattice layer
1000 plume (emission particle group)

Claims

ABO and having ₂ becomes configured in a wurtzite crystal structure, the element of A includes at least one of Li, Na and K, and includes elements of the B, Al, at least one of Ga, and state, and are the sum of three or more and the elements and the B of the a,
The ABO ₂ is composed of Li _1-x Na _x AlO ₂ , Li _1-x Na _x GaO ₂ , LiAl _1-y Ga _y O _2, and NaAl _1-y Ga _y O ₂ (0 <x, y <1). Any one of the oxide insulator materials having a composition range of −4.1 to + 4.7% lattice mismatch with respect to ZnO .

ABO and having ₂ becomes configured in a wurtzite crystal structure, the element of A includes at least one of Li, Na and K, and includes elements of the B, Al, at least one of Ga, and state, and are the sum of three or more and the elements and the B of the a,
The ABO ₂ is composed of Li _1-x Na _x AlO ₂ , Li _1-x Na _x GaO ₂ , LiAl _1-y Ga _y O _2, and NaAl _1-y Ga _y O ₂ (0 <x, y <1). Any one of the oxide insulator materials having a composition range of −2.4 to + 6.6% lattice mismatch with respect to GaN .

A method for forming an oxide insulator material for forming the oxide insulator material according to claim 1 or 2 using a laser molecular beam epitaxy method,
By performing laser ablation of two or more source targets selected from LiGaO ₂ , LiAlO ₂ , NaGaO ₂ , NaAlO ₂ , KGaO ₂ and KAlO _{2 at} an arbitrary ratio, Li _{1− (x + y)} Na _x K _y A method for forming an oxide insulator material, comprising forming an Al _1-z Ga _z O ₂ (0 ≦ x, y, z ≦ 1) thin film.

The method of forming an oxide insulator material according to claim 3,
Laser ablation is repeated on the plurality of raw material targets, and the number of pulses of the laser ablation is equal to or less than the number of pulses for forming the unit molecular layer thickness of the oxide insulator material. Forming method.

An oxide insulator supporting substrate comprising the oxide insulator material according to claim 1 ;
A semiconductor element comprising: one or more semiconductor layers made of zinc oxide and formed on the surface of the oxide insulator supporting substrate.

An oxide insulator supporting substrate made of the oxide insulator material according to claim 2 ;
A semiconductor device comprising: one or more semiconductor layers made of a group III nitride formed on the surface of the oxide insulator supporting substrate.

The semiconductor element according to claim 5 or 6,
The surface of the oxide insulator supporting substrate is a (001) plane,
The in-plane lattice constant of the (001) plane of the oxide insulator supporting substrate is larger than the in-plane lattice constant of the surface of the semiconductor layer on the oxide insulator supporting substrate side,
The growth direction of the semiconductor layer formed on the (001) plane is the [0001] direction,
A semiconductor element, wherein a two-dimensional hole gas is generated at an interface of the semiconductor layer in contact with the oxide insulator supporting substrate.

The semiconductor element according to claim 5 or 6,
The surface of the oxide insulator supporting substrate is a (00-1) plane,
The in-plane lattice constant of the (00-1) plane of the oxide insulator supporting substrate is smaller than the in-plane lattice constant of the surface of the semiconductor layer on the oxide insulator supporting substrate side,
The growth direction of the semiconductor layer formed on the (00-1) plane is the [000-1] direction,
A semiconductor element, wherein a two-dimensional hole gas is generated at an interface of the semiconductor layer in contact with the oxide insulator supporting substrate.

The semiconductor element according to claim 5 or 6,
The surface of the oxide insulator supporting substrate is a (00-1) plane,
The in-plane lattice constant of the (00-1) plane of the oxide insulator supporting substrate is larger than the in-plane lattice constant of the surface of the semiconductor layer on the oxide insulator supporting substrate side,
The growth direction of the semiconductor layer formed on the (00-1) plane is the [000-1] direction,
A semiconductor element, wherein a two-dimensional electron gas is generated at an interface of the semiconductor layer in contact with the oxide insulator supporting substrate.

The semiconductor element according to claim 5 or 6,
The surface of the oxide insulator supporting substrate is a (001) plane,
The in-plane lattice constant of the (001) plane of the oxide insulator supporting substrate is smaller than the in-plane lattice constant of the surface of the semiconductor layer on the oxide insulator supporting substrate side,
The growth direction of the semiconductor layer formed on the (001) plane is the [0001] direction,
A semiconductor element, wherein a two-dimensional electron gas is generated at an interface of the semiconductor layer in contact with the oxide insulator supporting substrate.

The semiconductor device according to claim 7 or 9,
A semiconductor element, wherein a tensile strain is applied to a surface of the semiconductor layer on the oxide insulator supporting substrate side.

The semiconductor device according to claim 8 or 10,
A semiconductor element, wherein a compressive strain is applied to a surface of the semiconductor layer on the oxide insulator supporting substrate side.

A semiconductor layer made of zinc oxide,
The semiconductor layer is epitaxially grown and formed on the surface of the semiconductor element characterized in that a Ru oxide insulator thin film name from oxide insulating material of claim 1.

A semiconductor layer made of group III nitride;
The semiconductor layer is epitaxially grown and formed on the surface of the semiconductor element characterized in that a Ru oxide insulator thin film name from oxide insulator material as claimed in claim 2.

The semiconductor element according to claim 13 or 14,
The surface of the semiconductor layer is a (000-1) plane,
The in-plane lattice constant of the (000-1) plane of the oxide insulator thin film is larger than the in-plane lattice constant of the surface of the semiconductor layer on the oxide insulator thin film side,
The growth direction of the oxide insulator thin film formed on the (000-1) plane is the [00-1] direction,
A semiconductor element characterized in that a two-dimensional hole gas is generated at an interface of the semiconductor layer in contact with the oxide insulator thin film.

The semiconductor element according to claim 13 or 14,
The surface of the semiconductor layer is a (0001) plane,
The in-plane lattice constant of the (0001) plane of the oxide insulator thin film is smaller than the in-plane lattice constant of the surface of the semiconductor layer on the oxide insulator thin film side,
The growth direction of the oxide insulator thin film formed on the (0001) plane is the [001] direction,
Semiconductor element characterized by causing a two-dimensional hole gas to the field surface of the semiconductor layer in contact with the oxide insulating thin film.

The semiconductor element according to claim 13 or 14,
The surface of the semiconductor layer is a (0001) plane,
The in-plane lattice constant of the (0001) plane of the oxide insulator thin film is larger than the in-plane lattice constant of the surface of the semiconductor layer on the oxide insulator thin film side,
The growth direction of the oxide insulator thin film formed on the (0001) plane is the [001] direction,
A semiconductor element characterized in that a two-dimensional electron gas is generated at an interface of the semiconductor layer in contact with the oxide insulator thin film.

The semiconductor element according to claim 13 or 14,
The surface of the semiconductor layer is a (000-1) plane,
The in-plane lattice constant of the (000-1) plane of the oxide insulator thin film is smaller than the in-plane lattice constant of the surface of the semiconductor layer on the oxide insulator thin film side,
The growth direction of the oxide insulator thin film formed on the (000-1) plane is the [00-1] direction,
A semiconductor element characterized in that a two-dimensional electron gas is generated at an interface of the semiconductor layer in contact with the oxide insulator thin film.

The semiconductor device according to claim 15 or 17,
A semiconductor element, wherein a compressive strain is applied to a surface of the oxide insulator thin film on the semiconductor layer side.

The semiconductor device according to claim 16 or 18,
A semiconductor element, wherein a tensile strain is applied to a surface of the oxide insulator thin film on the semiconductor layer side.

The semiconductor device according to any one of claims 7, 8, 11 and 12,
First and second electrodes in contact with the semiconductor layer;
A gate electrode in contact with the oxide insulator support substrate,
By biasing the first electrode to a negative voltage with respect to the gate electrode, a high mobility two-dimensional hole gas is generated at the interface of the semiconductor layer in contact with the oxide insulator supporting substrate, and the first electrode is formed. A semiconductor element characterized in that it emits light by being combined with electrons injected from two electrodes.

The semiconductor device according to any one of claims 15, 16, 19 and 20,
First and second electrodes in contact with the semiconductor layer;
A gate electrode in contact with the oxide insulator thin film,
By biasing the first electrode to a negative voltage with respect to the gate electrode, a high mobility two-dimensional hole gas is generated at the interface of the semiconductor layer in contact with the oxide insulator thin film, and the second electrode is generated. A semiconductor element characterized in that light emission is obtained by combining with electrons injected from the electrode.

The semiconductor device according to claim 21 or 22,
A semiconductor element, wherein the semiconductor layer has a multilayer structure having a light or carrier confinement mechanism.

24. The semiconductor device according to any one of claims 21 to 23, wherein:
A semiconductor element, wherein the semiconductor layer includes a quantum well structure including a well layer and a barrier layer.

25. The semiconductor device according to any one of claims 21 to 24, wherein:
A pair of optical resonators that reflect light emission are provided on the surface of the semiconductor element, and the stimulated emission light that is resonance-amplified in the optical resonator is extracted from one optical resonator surface of the optical resonator. The semiconductor element characterized by the above-mentioned.

The semiconductor device according to any one of claims 7 to 12,
A source electrode and a drain electrode in contact with the semiconductor layer;
A gate electrode in contact with the oxide insulator support substrate,
By applying a bias voltage between the gate electrode and the source electrode, the flow of a high mobility two-dimensional gas formed at the interface of the semiconductor layer in contact with the oxide insulator supporting substrate is controlled. A semiconductor element characterized by obtaining a field effect transistor operation.

The semiconductor device according to any one of claims 15 to 20,
Source and drain electrodes in contact with the semiconductor layer;
A gate electrode in contact with the oxide insulator thin film,
By applying a bias voltage between the gate electrode and the source electrode, the flow of a high-mobility two-dimensional gas formed at the interface of the semiconductor layer in contact with the oxide insulator thin film is controlled to produce a field effect. A semiconductor device characterized by obtaining a type transistor operation.

A semiconductor well layer made of a zinc oxide based semiconductor;
A hetero superlattice structure is formed by the oxide insulator made of the oxide insulator material according to claim 1, and the oxide insulator is used as a barrier layer with respect to the semiconductor well layer. A semiconductor element characterized by the above.

A semiconductor well layer made of a group III nitride semiconductor;
A hetero superlattice structure is formed by the oxide insulator made of the oxide insulator material according to claim 2, and the oxide insulator is used as a barrier layer with respect to the semiconductor well layer. A semiconductor element characterized by the above.

The semiconductor device according to claim 28 or 29,
A light-emitting layer comprising two hetero superlattice structures and a quantum well structure sandwiched between the two hetero superlattice structures;
Light is emitted by injecting carriers from the mini-band formed in one of the hetero superlattice structures into the second subband in the light emitting layer and relaxing the carriers to the first subband in the light emitting layer. The semiconductor element characterized by the above-mentioned.

The semiconductor device according to claim 28 or 29,
A light receiving layer comprising two hetero superlattice structures and a quantum well structure sandwiched between the two hetero superlattice structures;
Carriers are injected from the miniband formed in one of the hetero superlattice structures into the first subband in the light receiving layer, and the carriers are excited into the second subband by light absorption in the light receiving layer. A semiconductor element characterized by inducing photocurrent.

The semiconductor device according to claim 30 or 31,
A semiconductor element, wherein the quantum well structure is a multiple quantum well structure.

A semiconductor device according to any one of claims 30 to 32,
A semiconductor element characterized in that the quantum well structure is valence electron controlled by impurity doping.

The semiconductor device according to claim 33.
A semiconductor element, wherein only the well layer of the quantum well structure is doped with impurities.