Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4543544B2 - フリップチップ実装用基板及びその製造方法 - Google Patents
[go: Go Back, main page]

JP4543544B2 - フリップチップ実装用基板及びその製造方法 - Google Patents

フリップチップ実装用基板及びその製造方法 Download PDF

Info

Publication number
JP4543544B2
JP4543544B2 JP2000368154A JP2000368154A JP4543544B2 JP 4543544 B2 JP4543544 B2 JP 4543544B2 JP 2000368154 A JP2000368154 A JP 2000368154A JP 2000368154 A JP2000368154 A JP 2000368154A JP 4543544 B2 JP4543544 B2 JP 4543544B2
Authority
JP
Japan
Prior art keywords
punching
conductive material
bump
flip chip
punched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000368154A
Other languages
English (en)
Other versions
JP2002170899A (ja
Inventor
輝代隆 塚田
輝正 二の丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000368154A priority Critical patent/JP4543544B2/ja
Publication of JP2002170899A publication Critical patent/JP2002170899A/ja
Application granted granted Critical
Publication of JP4543544B2 publication Critical patent/JP4543544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【技術分野】
本発明は,フリップチップを実装するためのフリップチップ実装用基板及びその製造方法に関する。
【0002】
【従来技術】
フリップチップは,回路上に端子を有するチップであり,実装時には,裏返して,端子を下に向け,フリップチップ実装用基板上の端子部に半田接合される。
図7に示すごとく,フリップチップ実装用基板91は,端子部92の上に半田バンプ93が予め接合されており,加熱溶融によりフリップチップ94の端子941と接合する。端子部92の周囲は,ソルダーレジスト膜95により被覆されている。
【0003】
【解決しようとする課題】
フリップチップ実装においては,電気的接続信頼性の確保のため,フリップチップの端子部に対する接合強度が重要である。たとえば,図8に示すごとく,フリップチップ94が,フリップチップ実装用基板91に対して傾斜してしまう。
また,図9に示すごとく,半田バンプ93の大きさにバラツキがあると,フリップチップ94とフリップチップ実装用基板91と間の電気接続信頼性が得られない。
【0004】
本発明はかかる従来の問題点に鑑み,フリップチップとの電気的接続信頼性に優れた接合部を有するフリップチップ実装用基板及びその製造方法を提供しようとするものである。
【0005】
【課題の解決手段】
請求項1の発明は,フリップチップを実装するための複数の端子部を有するフリップチップ実装用基板において,
上記端子部は,導電材を打抜いて形成されてなるとともに絶縁基板に埋め込まれ且つ一端を上記絶縁基板の裏面に露出している打抜き導電材と,該打抜き導電材の他端に接合され且つ上記絶縁基板表面に露出しているバンプとからなり,
上記バンプは,上記導電材と積層されたバンプ形成材を打抜いて上記打抜き導電材とともに形成された打抜きバンプであることを特徴とするフリップチップ実装用基板である。
【0006】
本発明において最も注目すべきことは,フリップチップ実装用の端子部を,打抜き技術により形成した,打抜き導電材と打抜きバンプとから構成している点にある。
導電材及びバンプ形成材を打抜くと,これらの打抜き片は絶縁基板に埋め込まれる。その埋め込み量は,パンチなどの埋め込み装置により容易に制御することできる。このため,均一量で均一高さのバンプを形成することができる。したがって,かかるバンプにフリップチップを接合すると,フリップチップをフリップチップ実装用基板に対して平行に実装することができ,接合強度が向上する。また,それゆえ,フリップチップとの電気導通を確実に行うことができる。
【0007】
また,打抜き導電材は,絶縁基板に埋め込まれていることから,絶縁基板の上下間の導通を行う導電ビアの役目を果たす。このため,打抜きバンプにフリップチップを接合すると,打抜き導電材を通じて,電気信号を絶縁基板の内部や実装反対側面へ容易に導通させることができる。
【0008】
請求項2の発明のように,上記打抜き導電材は,フリップチップ実装時の加熱温度では溶融しない材料であり,かつ上記打抜きバンプは,フリップチップ実装時の加熱温度で溶融する材料であることが好ましい。これにより,フリップチップを更に平行に接合することができる。
【0009】
上記打抜きバンプは,半田,導電性接着材などの低融点材料からなることが好ましい。導電性接着材は,樹脂に金属粒子を添加したものである。
上記打抜き導電材は,銅,ニッケル,銀,錫、鉛,これら導電性金属粉末をポリイミドなどの高耐熱性樹脂に分散した複合材などの高融点材料からなることが好ましい。
【0010】
打抜きバンプの先端部は,絶縁基板表面に露出している。たとえば,打抜きバンプは,絶縁基板の穴の中にその一部を露出させて埋め込まれている。打抜きバンプの先端部は,実装前には,穴開口部よりも内部に位置していてもよいが,実装時には加熱溶融によって開口部よりも高くなる必要がある。
実装前における,打抜きバンプの先端部の絶縁基板からの突出高さAは,−0.010〜+0.08mmであることが好ましい(図3参照)。突出高さが−0.010mmよりも低い場合には,実装時の加熱溶融によって,打抜きバンプの先端部が穴開口部よりも高くならないおそれがある。この場合,フリップチップと打抜きバンプとの接合面積が小さくなり,接合強度が低下するおそれがある。突出高さが+0.08mmを超える場合には,バンプの機械的強度が低下して,バンプが傾いたり,倒れたりするおそれがある。
【0011】
請求項3の発明は,フリップチップを実装するための複数の端子部を有するフリップチップ実装用基板の製造方法において,
絶縁基板の上に,導電材及びバンプ形成材を積層する工程と,
互いに積層された上記導電材及び上記バンプ形成材をパンチにより一度に打抜いて,打抜き導電材及び打抜きバンプを得るとともにこれらを互いに接合した状態で上記絶縁基板の端子部形成部分に一度に埋め込むとともに、上記打抜き導電材の一端を上記絶縁基材の裏面に露出させ且つ上記打抜きバンプを上記絶縁基板表面に露出させる工程とを含むことを特徴とするフリップチップ実装用基板の製造方法である。
【0012】
本製造方法においては,フリップチップ実装用の端子部を,パンチによる打抜き技術により形成している。
絶縁基板の上に導電材およびバンプ形成材を積層し,その上からパンチにより所定箇所を局所的に打抜く。すると,導電材及びバンプ形成材から打抜き導電材及び打抜きバンプが形成される。また,これにともない,打抜き導電材及び打抜きバンプがその下に位置する絶縁基板に埋め込まれ,打抜きバンプの先端部は,絶縁基板に露出させる。
ここで,導電材及びバンプ形成材の打抜きはパンチにより行っている。このため,パンチの移動量を制御することにより,打抜き導電材及び打抜きバンプの埋め込み量を正確に制御することができる。
【0013】
このため,均一量で均一高さのバンプを形成することができる。したがって,形成されたバンプは,フリップチップを平行に実装することができ,接合強度が向上し,電気導通を確実に行うことができる。
また,打抜き導電材は,絶縁基板に埋め込むため,導通ビアの役目を果たす。したがって,上記パンチによる埋め込みにより,バンプと導通ビアの双方を形成することができる。
【0014】
請求項4の発明のように,上記導電材及びバンプ形成材は,端子部の数に対応した複数のパンチにより打抜くことが好ましい。これにより,複数の端子部を別々に形成した場合に比べて,容易にバンプを形成することができる。
【0015】
請求項5の発明のように,上記複数のパンチは,上記絶縁基板のバンプ形成部分に対する打ち込み量が同一になるように制御されていることが好ましい。これにより,打抜き導電材及び打抜きバンプの埋め込み量を同じにすることができる。ゆえに,打抜きバンプの高さを均一にすることができる。
【0016】
請求項6の発明のように,上記複数のパンチの打抜き面は,互いに同一の形状を有することが好ましい。これにより,同一形状の打抜きバンプを形成することができる。
【0017】
上記バンプ形成材は,厚みが均一な導電性シートであることが好ましい。これにより,バンプ形成材のどの部分を打抜いても同じ厚みの打抜きバンプを得ることができる。このため,バンプの突出高さを均一にすることができる。
【0018】
上記導電性シートとしては,銅箔,ハンダ箔,金属粉末が樹脂の中に分散した導電性接着材などを用いることができる。
このうち,導電性シートは,半田,導電性接着材が好ましい。これらは,低融点材料であるため,フリップチップ実装を低温で行うことができる。
【0019】
上記導電材は,厚みが均一な導電性シートであることが好ましい。これにより,導電材のどの部分を打抜いても同じ厚みの打抜き導電材を得ることができ,打抜き導電材に接合された打抜きバンプの突出高さを均一にすることができる。
【0020】
【発明の実施の形態】
実施形態例1
本発明の実施形態に係るフリップチップ実装用基板について,図1〜図4を用いて説明する。
本例のフリップチップ実装用基板5は,図1,図2に示すごとく,フリップチップ6を実装するための複数の端子部3を有する。
端子部3は,導電材を打抜いて形成されているとともに絶縁基板7に埋め込まれた打抜き導電材2と,バンプ形成材を打抜いて形成された打抜きバンプ1とからなる。打抜きバンプ1は,打抜き導電材2の端部に接合され且つ絶縁基板7表面に露出している。
【0021】
フリップチップ実装用の端子部3は,フリップチップの裏面に対応する位置に,ピッチ0.250mm間隔で格子状に形成されている。
打抜き導電材2は銅からなり,打抜きバンプ1は半田からなる。
絶縁基板7の表面には,導体層8が設けられている。
【0022】
打抜きバンプ1及び打抜き導電材2は,絶縁基板7の打抜き穴70の中に埋め込まれている。
図3(a)に示すごとく,打抜きバンプ1だけでなく打抜き導電材2も打抜き穴70の開口部71から突出していてもよい。この場合,フリップチップ6実装時に,打抜きバンプ1が溶融して,突出している打抜き導電材2の先端部分の周囲を覆う帽子状バンプ12が形成される。この場合のフリップチップ実装前のバンプ突出高さAは最大0.080mmであることが好ましい。0.080mmを超える場合にはバンプの機械的強度が低下して,バンプが傾いたり,倒れたりするおそれがある。
【0023】
また,図3(b)に示すごとく,打抜きバンプ1の高さだけ打抜き穴70の開口部71から突出していてもよい。この場合には,フリップチップ6実装時に,絶縁基板7上にバンプ材だけからなる扁平球状バンプ13が形成される。
【0024】
また,図3(c)に示すごとく,打抜きバンプ1が絶縁基板7に露出した状態で打抜き穴70の中に入り込んでいても良い。この場合,フリップチップ実装の溶融によって,台形バンプ14となりその先端が打抜き穴70の開口部71から突出する必要がある。突出しない場合には,台形バンプ14がフリップチップ6と接合しないおそれがあるからである。この場合のフリップチップ実装前のバンプ突出高さAは最小−0.010mmであることが好ましい。−0.010mmよりも低い場合には,フリップチップ実装の溶融によって,台形バンプ14となりその先端が打抜き穴70の開口部71から突出しないおそれがある。
【0025】
次に,本例のフリップチップ実装用基板の製造方法について説明する。
絶縁基板の表面に導体回路を形成した後に,図4(a)に示すごとく,絶縁基板7の上に,バンプ形成材11及び導電材21を順に積層して,積層体77を得る。絶縁基板7は,厚み0.040mmのガラスエポキシ基板である。バンプ形成材11は,厚み0.020mmの半田箔である。導電材21は,厚み0.035mmの銅箔である。
バンプ形成材11と導電材21は,あらかじめ箔を圧延時に接合して供給される。
【0026】
次に,図4(b)に示すごとく,積層体70をダイ42の上に載置する。ダイ42には,積層体70の絶縁基板7の側を対面させる。ダイ42には,絶縁基板7の端子部形成部分に対応する位置に,打抜き用パンチ41の上下の動きをガイドするためのガイド穴43があいている。積層体70の上には,端子形成部分に対応する位置に,打抜き用パンチ41を配置する。打抜き用パンチ41の打抜き面411の直径は,0.09mmでありダイ42の穴径は0.100mmである。
複数の打抜き用パンチ41は,埋め込み量が同一になるように制御されている。パンチの高さの制御は、平面研削盤で複数のパンチを同時に加工して、平面を出し均一化してつくる。
【0027】
次に,図4(c)に示すごとく,導電材21及びバンプ形成材11を複数の打抜きパンチ41により打抜いて,打抜き穴20,10を形成するとともに打抜き導電材2及び打抜きバンプ1を得る。また,これらの押圧力により絶縁基板7に打抜き穴70を形成するとともにその中にこれらを埋め込み,打抜きバンプ1を絶縁基板7表面から露出させる。打抜きパンチ41の数,配置は,端子部の数,位置に対応している。これにより,絶縁基板7に,打抜き導電材2が埋め込まれ,打抜き導電材2の先端には打抜きバンプ1が接合された端子部3が形成される。
以上により,フリップチップ実装用基板5が得られる。
【0028】
本例においては,打抜き導電材2及び打抜きバンプ1の埋め込み量は,打抜き用パンチ41により制御している。このため,均一量で均一高さの打抜きバンプ1を形成することができる。したがって,かかる打抜きバンプ1にフリップチップ6を接合すると,フリップチップ6をフリップチップ実装用基板5に対して平行に実装することができ,接合強度が向上する。また,それゆえ,フリップチップとの電気導通を確実に行うことができる。
【0029】
また,打抜き導電材2は,絶縁基板7に埋め込まれていることから,絶縁基板7の上下間の導通を行う導電ビアの役目を果たす。このため,打抜きバンプ1にフリップチップ6を接合すると,打抜き導電材2を通じて,電気信号を絶縁基板7の内部や実装反対側面へ容易に導通させることができる。
【0030】
実施形態例2
本例は,図5に示すごとく,打抜き導電材11を絶縁基板7に埋め込む際に,打抜き用パンチ41だけでなく,戻し用パンチ44も用いている点が,実施形態例1と異なる。
図5(a)に示すごとく,打抜き前では,打抜き用パンチ41は,ダイ42のガイド穴43の中に配置させる。打抜き用パンチ41による打ち抜きの際には,戻し用パンチ44は,打抜かれた打抜き導電材11及び打抜き絶縁材31を受ける。続いて,図5(c)に示すごとく,打抜き用パンチ41及び戻し用パンチ44を上方に戻し,打抜き導電材11を絶縁基板7の打抜き穴70内に戻し入れる。以上により,絶縁基板7に打抜き導電材2を埋め込みその先端に打抜きバンプ1を露出させた端子部3が形成される。
本例においても,実施形態例1と同様の効果が得られる。
【0031】
実施形態例3
本例は,図6に示すごとく,導電材21とバンプ形成材11の積層順序が実施形態例1と逆である。
図6(a)に示すごとく,絶縁基板7の上に導電材21を,更にその上にバンプ形成材11を積層する。この状態で,これらをダイ42の上に載置し,打抜き用パンチ41を配置する。
【0032】
次に,図6(b)に示すごとく,打抜き用パンチ41により,バンプ形成材11及び導電材21を打抜いて,打抜きバンプ1及び打抜き導電材2を絶縁基板7に埋めこむ。打抜きバンプ1の先端は,絶縁基板7から露出させる。
本例においても,実施形態例1と同様の効果を得ることができる。
【0033】
【発明の効果】
本発明によれば,フリップチップとの電気的接続信頼性に優れた接合部を有するフリップチップ実装用基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】実施形態例1における,フリップチップ実装用基板の断面図。
【図2】実施形態例1における,フリップチップ実装用基板の端子部の部分拡大断面図。
【図3】実施形態例1における,打抜きバンプの突出高さの説明図(a)〜(c)。
【図4】実施形態例1における,フリップチップ実装用基板の製造方法の説明図(a)〜(c)。
【図5】実施形態例2における,フリップチップ実装用基板の製造方法の説明図(a)〜(c)。
【図6】実施形態例3における,フリップチップ実装用基板の製造方法の説明図(a)〜(b)。
【図7】従来例のフリップチップ実装用基板の断面図。
【図8】従来例における,フリップチップ実装用基板に対してフリップチップが傾斜して接合された状態を示す説明図。
【図9】従来例における,バンプ量が異なる場合の問題点を示す説明図。
【符号の説明】
1...打抜きバンプ,
10,20,70...打抜き穴,
11...バンプ形成材,
2...打抜き導電材,
21...導電材,
3...端子部,
41...打抜き用パンチ,
42...ダイ,
43...ガイド穴,
44...戻し用パンチ,
5...フリップチップ実装用基板,
6...フリップチップ,
7...絶縁基板,

Claims (6)

  1. フリップチップを実装するための複数の端子部を有するフリップチップ実装用基板において,
    上記端子部は,導電材を打抜いて形成されてなるとともに絶縁基板に埋め込まれ且つ一端を上記絶縁基板の裏面に露出している打抜き導電材と,該打抜き導電材の他端に接合され且つ上記絶縁基板表面に露出しているバンプとからなり,
    上記バンプは,上記導電材と積層されたバンプ形成材を打抜いて上記打抜き導電材とともに形成された打抜きバンプであることを特徴とするフリップチップ実装用基板。
  2. 請求項1において,上記打抜き導電材は,フリップチップ実装時の加熱温度では溶融しない材料であり,かつ上記打抜きバンプは,フリップチップ実装時の加熱温度で溶融する材料であることを特徴とするフリップチップ実装用基板。
  3. フリップチップを実装するための複数の端子部を有するフリップチップ実装用基板の製造方法において,
    絶縁基板の上に,導電材及びバンプ形成材を積層する工程と,
    互いに積層された上記導電材及び上記バンプ形成材をパンチにより一度に打抜いて,打抜き導電材及び打抜きバンプを得るとともにこれらを互いに接合した状態で上記絶縁基板の端子部形成部分に一度に埋め込むとともに、上記打抜き導電材の一端を上記絶縁基材の裏面に露出させ且つ上記打抜きバンプを上記絶縁基板表面に露出させる工程とを含むことを特徴とするフリップチップ実装用基板の製造方法。
  4. 請求項3において,上記導電材及びバンプ形成材は,端子部の数に対応した複数のパンチにより打抜くことを特徴とするフリップチップ実装用基板の製造方法。
  5. 請求項4において,上記複数のパンチは,上記絶縁基板のバンプ形成部分に対する打ち込み量が同一になるように制御されていることを特徴とするフリップチップ実装用基板の製造方法。
  6. 請求項4または5において,上記複数のパンチの打抜き面は,互いに同一の形状を有することを特徴とするフリップチップ実装用基板の製造方法。
JP2000368154A 2000-12-04 2000-12-04 フリップチップ実装用基板及びその製造方法 Expired - Fee Related JP4543544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000368154A JP4543544B2 (ja) 2000-12-04 2000-12-04 フリップチップ実装用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000368154A JP4543544B2 (ja) 2000-12-04 2000-12-04 フリップチップ実装用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002170899A JP2002170899A (ja) 2002-06-14
JP4543544B2 true JP4543544B2 (ja) 2010-09-15

Family

ID=18838456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368154A Expired - Fee Related JP4543544B2 (ja) 2000-12-04 2000-12-04 フリップチップ実装用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4543544B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6496126B2 (ja) * 2014-11-11 2019-04-03 イビデン株式会社 電子部品搭載用基板、及び、電子部品搭載用基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283536A (ja) * 1993-03-30 1994-10-07 Nec Corp 半田バンプ実装基板
JPH09115953A (ja) * 1995-10-19 1997-05-02 Omron Corp 回路部品の実装構造、及び、それに好適な回路基板並びにその製造方法
JPH09326552A (ja) * 1996-06-06 1997-12-16 Ueno Seiki Kk 半田載置方法及び半田載置装置
JP3250988B2 (ja) * 1998-10-23 2002-01-28 株式会社鈴木 フィルド・ビアを有する樹脂シートの製造方法

Also Published As

Publication number Publication date
JP2002170899A (ja) 2002-06-14

Similar Documents

Publication Publication Date Title
US6780668B1 (en) Package of semiconductor device and method of manufacture thereof
JP4177119B2 (ja) 半導体ダイ・パッケージ用の金属突起を有するキャリヤ
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
TW543349B (en) Wiring substrate and manufacturing method thereof
JP2000138313A (ja) 半導体装置及びその製造方法
US5914859A (en) Electronic component mounting base board and method of producing the same
JP4919761B2 (ja) 配線回路基板および電子部品装置
JP3930222B2 (ja) 半導体装置の製造方法
WO2003077307A1 (fr) Dispositif de circuit electronique et son procede de production
WO2002089540A1 (en) Printed circuit board, its manufacturing method, and csp manufacturing methdo
JP4543544B2 (ja) フリップチップ実装用基板及びその製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2013012674A (ja) 半導体チップの製造方法、回路実装体及びその製造方法
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11163054A (ja) 半導体装置の構造及びその製造方法
EP4090141A1 (en) Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate
CN115206925A (zh) 多层叠板、半导体封装及半导体封装的制造方法
JP2009182212A (ja) Icカード用外部接続端子基板、デュアルインターフェイス型icカード及びその製造方法
JP2001168232A (ja) 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板
JP2012227320A (ja) 半導体装置
JP2011107865A (ja) デュアルインターフェイス型icカードおよびその製造方法
JP2004119464A (ja) 半田バンプ付き配線基板およびその製造方法
JPH06177275A (ja) 放熱性プラスチックicチップキャリア
JP3905024B2 (ja) 半導体パッケージの実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees