JP4648095B2

JP4648095B2 - Signal transmission circuit and adjustment method thereof

Info

Publication number: JP4648095B2
Application number: JP2005162230A
Authority: JP
Inventors: 功木村; 大輔長尾; 諭畑中; 剛之秋元
Original assignee: Alaxala Networks Corp
Current assignee: Alaxala Networks Corp
Priority date: 2005-06-02
Filing date: 2005-06-02
Publication date: 2011-03-09
Anticipated expiration: 2025-06-02
Also published as: JP2006340037A

Description

本発明は、ＬＳＩ間で信号線を介して信号を送受信する技術に関し、詳しくは、送受信の精度に関するパラメータを調整する技術に関する。 The present invention relates to a technique for transmitting and receiving signals between LSIs via signal lines, and more particularly to a technique for adjusting parameters related to transmission and reception accuracy.

ＬＳＩを複数用いた回路では、信号線を介してＬＳＩ間の通信が行われる。送信側のＬＳＩは、送信する情報に応じて、所定サイクルで、信号線からハイ／ロウの電圧を出力する。受信側のＬＳＩは、信号線の電圧変化が安定した期間に、受信した信号の認識を行う。すなわち、その期間において、受信した信号の電圧が予め設定されたスレッショルド電圧よりも高い場合にはハイと認識され、低い場合にはロウと認識される。 In a circuit using a plurality of LSIs, communication between LSIs is performed via signal lines. The LSI on the transmission side outputs a high / low voltage from the signal line in a predetermined cycle according to the information to be transmitted. The LSI on the receiving side recognizes the received signal during a period when the voltage change of the signal line is stable. That is, during that period, when the voltage of the received signal is higher than a preset threshold voltage, it is recognized as high, and when it is low, it is recognized as low.

一方、近年、ＬＳＩ間の信号伝送の一技術として、同時双方向信号伝送（以下、「ＳＢＴＬ」と称する）が挙げられる。図８は同時双方向信号伝送の概要を示す説明図である。図の上方に示した二つのＬＳＩは、１本のＳＢＴＬ信号線を介して信号を送受信する。各ＬＳＩは、機能回路、すなわちＬＳＩ固有の機能を実現する通常の論理回路、およびＳＢＴＬを実現するためのＳＢＴＬ送受信部が備えられている。ＳＢＴＬ送受信部は、更に、送信部と受信部を有している。 On the other hand, as a technique for signal transmission between LSIs in recent years, simultaneous bidirectional signal transmission (hereinafter, referred to as “SBTL”) can be cited. FIG. 8 is an explanatory diagram showing an outline of simultaneous bidirectional signal transmission. The two LSIs shown in the upper part of the figure transmit and receive signals via one SBTL signal line. Each LSI is provided with a functional circuit, that is, a normal logic circuit that realizes a function unique to the LSI, and an SBTL transmission / reception unit for realizing SBTL. The SBTL transmission / reception unit further includes a transmission unit and a reception unit.

図の下方には、ＳＢＴＬの原理を模式的に示した。左側に示したＬＳＩでは、図示したハイ（Ｈ）／ロウ（Ｌ）の送信信号および受信信号が同時に送受信されているものとする。ＳＢＴＬ信号線上の信号は、送信信号と受信信号とが合成された信号（以下、この合成信号をＳＢＴＬ信号と称する場合がある。）となり、ハイ（Ｈ）、ミドル（Ｍ）、ロウ（Ｌ）の３値をとる。例えば、送信信号と受信信号の一方がハイ（Ｈ）、他方がロウ（Ｌ）となっている区間ａ，ｂでは、ミドル（Ｍ）となる。双方ともにロウ（Ｌ）となっている区間ｃでは、ロウ（Ｌ）となる。双方ともにハイ（Ｈ）となっている区間ｄでは、ハイ（Ｈ）となる。ＳＢＴＬ信号における３値ハイ（Ｈ）とミドル（Ｍ）の識別、ミドル（Ｍ）とロウ（Ｌ）の識別は、それぞれスレッショルド電圧Ｔｈｍ、Ｔｍｌに基づいて行われる。すなわち、このスレッショルド電圧は、言うなれば、ＳＢＴＬ信号を量子化する際の基準となる電圧である。ここで、量子化するとは、信号を２値化する、あるいは３値化する、あるいはそれ以上の多値化をするという意味である。ＬＳＩは、ＳＢＴＬ信号から送信信号を引くことによって、受信信号を抽出することができる。 In the lower part of the figure, the principle of SBTL is shown schematically. In the LSI shown on the left side, the illustrated high (H) / low (L) transmission signal and reception signal are simultaneously transmitted and received. The signal on the SBTL signal line is a signal obtained by combining the transmission signal and the reception signal (hereinafter, this combined signal may be referred to as an SBTL signal), and is high (H), middle (M), and low (L). The three values are taken. For example, in the sections a and b where one of the transmission signal and the reception signal is high (H) and the other is low (L), the middle (M) is obtained. In the section c in which both are low (L), it becomes low (L). In the section d in which both are high (H), it becomes high (H). Identification of ternary high (H) and middle (M) and identification of middle (M) and low (L) in the SBTL signal is performed based on threshold voltages Thm and Tml, respectively. In other words, this threshold voltage is, in other words, a voltage serving as a reference when quantizing the SBTL signal. Here, quantization means that the signal is binarized, ternarized, or multi-valued. The LSI can extract the reception signal by subtracting the transmission signal from the SBTL signal.

このようなＳＢＴＬにおいて、信号に対する認識精度を向上させるためには、信号の認識タイミングや、その認識に用いるスレッショルド電圧を正しく調整することが重要である。 In such SBTL, in order to improve the recognition accuracy of a signal, it is important to correctly adjust the recognition timing of the signal and the threshold voltage used for the recognition.

図９は送信信号，受信信号の信号波形とＳＢＴＬ信号の信号波形との関係を示す説明図である。送信信号および受信信号が一定のサイクルＣＹＬで送信されている場合を考える。受信信号のサイクルは、送信信号のサイクルに対して、時間Ｄｃだけずれているものとする。この時、ＳＢＴＬ信号は、送信信号と受信信号とを合成した信号となるため、いずれか一方の電圧が変化する区間Ｐｕでは電圧が不安定となり、信号を正しく認識することができない。そこで、送信信号の電圧変化点と受信信号の電圧変化点との間に形成される電圧変化が安定している期間Ｐｓにおいて、信号を認識させるために、上記した調整を行う必要がある。以下、このような期間Ｐｓをウインドウ（Ｗｉｎｄｏｗ）期間と称する。 FIG. 9 is an explanatory diagram showing the relationship between the signal waveform of the transmission signal and the reception signal and the signal waveform of the SBTL signal. Consider a case where a transmission signal and a reception signal are transmitted in a certain cycle CYL. It is assumed that the cycle of the reception signal is shifted by the time Dc from the cycle of the transmission signal. At this time, since the SBTL signal is a signal obtained by synthesizing the transmission signal and the reception signal, the voltage becomes unstable in the interval Pu in which one of the voltages changes, and the signal cannot be correctly recognized. Therefore, it is necessary to perform the above adjustment in order to recognize the signal in the period Ps in which the voltage change formed between the voltage change point of the transmission signal and the voltage change point of the reception signal is stable. Hereinafter, such a period Ps is referred to as a window period.

このように、信号の認識タイミングや、その認識に用いるスレッショルド電圧を調整する技術としては、例えば、下記の特許文献１に記載の技術が知られている。 As described above, as a technique for adjusting the signal recognition timing and the threshold voltage used for the recognition, for example, a technique described in Patent Document 1 below is known.

かかる技術においては、一方のＬＳＩにおいて、他方のＬＳＩに対し既知の調整パターンを送信すると共に、他方のＬＳＩから送信された既知の調整パターンを受信して、それら調整パターンを正しく認識できるように、可変抵抗の抵抗設定値を変化させることにより、スレッショルド電圧を調整していた。また、一方のＬＳＩにおいて、同じくそれら調整パターンをウインドウ期間で認識できるように、受信側の可変ディレイヤにおけるディレイ（遅延量）を段階的に変化させることにより、認識タイミングを調整していた。 In such a technique, in one LSI, a known adjustment pattern is transmitted to the other LSI, and a known adjustment pattern transmitted from the other LSI is received so that the adjustment pattern can be correctly recognized. The threshold voltage was adjusted by changing the resistance setting value of the variable resistor. In addition, in one LSI, the recognition timing is adjusted by changing the delay (delay amount) in the variable delay layer on the receiving side stepwise so that the adjustment patterns can be recognized in the window period.

特開２００５−２０４９４号公報JP 2005-20494 A

近年、ＬＳＩにおける処理速度の向上に伴い、ＬＳＩ間における信号の伝送速度の向上が望まれている。このような信号の伝送速度の向上は、図９において、信号のサイクルＣＹＬの短縮化を意味し、必然的に信号のウインドウ期間Ｐｓは狭くなる傾向にある。 In recent years, with an increase in processing speed in LSIs, an improvement in signal transmission speed between LSIs is desired. Such an improvement in signal transmission speed means shortening of the signal cycle CYL in FIG. 9, and the signal window period Ps inevitably tends to be narrowed.

一方、このような状況において、ＬＳＩにおける製造バラツキや、ＬＳＩ間における信号線の遅延バラツキや、ＬＳＩに与えるクロック信号のクロックドライバの製造バラツキや、クロック信号線の遅延バラツキなどが発生すると、それらバラツキによって、電圧の不安定な期間Ｐｕが広くなる場合があり、そのような場合には、期間Ｐｕが広くなった分、ウインドウ期間Ｐｓがさらに狭くなってしまう。
このように、信号におけるウインドウ期間Ｐｓが狭くなると、信号を正しく認識することができる期間が短くなってしまうため、信号に対する認識精度が落ちてしまうという問題があった。 On the other hand, if there are manufacturing variations in LSIs, signal line delay variations between LSIs, clock driver clock signal variations applied to LSIs, clock signal line delay variations, etc., in these situations, these variations occur. In some cases, the unstable period Pu of the voltage becomes wide. In such a case, the window period Ps becomes narrower as the period Pu becomes wider.
As described above, when the window period Ps in the signal is narrowed, the period in which the signal can be correctly recognized is shortened, so that there is a problem that the recognition accuracy for the signal is lowered.

これに対し、上記した特許文献１に記載の技術では、調整パターンをウインドウ期間で認識できるように、認識タイミングを調整すると共に、調整パターンを正しく認識できるように、スレッショルド電圧を調整しているため、与えられたウインドウ期間に対しては、最適な認識を行うことは可能であるが、上記のようなウインドウ期間自体が狭くなることに対しては、何ら対処することができなかった。 On the other hand, in the technique described in Patent Document 1 described above, the recognition timing is adjusted so that the adjustment pattern can be recognized in the window period, and the threshold voltage is adjusted so that the adjustment pattern can be correctly recognized. It is possible to perform optimum recognition for a given window period, but it has not been possible to cope with the narrowing of the window period itself as described above.

従って、本発明の目的は、上記した従来技術の問題点を解決し、信号におけるウインドウ期間を広げるよう調整でき、信号に対する認識精度を向上させることが可能な技術を提供することにある。 Accordingly, an object of the present invention is to provide a technique that can solve the above-described problems of the prior art, can be adjusted to widen a window period in a signal, and can improve the recognition accuracy for the signal.

上記した目的の少なくとも一部を達成するために、本発明の伝送回路は、信号線を介して信号の同時双方向信号伝送を行う伝送回路であって、
送信すべき信号の送信タイミングを設定するための送信タイミング設定部と、
前記設定の調整を開始するための開始指示を、前記伝送回路内、および前記信号線に接続された他の伝送回路に指示する開始指示部と、
前記開始指示の後に、前記他の伝送回路に、調整用信号を送信する調整用信号送信部と、
前記他の伝送回路に送信した前記調整用信号と前記他の伝送回路から受信した調整用信号とを合成した場合における信号の認識結果に基づいて、前記送信タイミングの設定を調整する送信タイミング設定調整部と、
を備えることを要旨とする。 In order to achieve at least a part of the above object, a transmission circuit of the present invention is a transmission circuit that performs simultaneous bidirectional signal transmission of a signal via a signal line,
A transmission timing setting unit for setting the transmission timing of a signal to be transmitted;
A start instruction unit for instructing a start instruction for starting the adjustment of the setting in the transmission circuit and another transmission circuit connected to the signal line;
After the start instruction, an adjustment signal transmitter that transmits an adjustment signal to the other transmission circuit;
Transmission timing setting adjustment for adjusting the setting of the transmission timing based on a signal recognition result when the adjustment signal transmitted to the other transmission circuit and the adjustment signal received from the other transmission circuit are combined. And
It is a summary to provide.

このように、本発明の伝送回路では、送信タイミング設定部によって、送信すべき信号の送信タイミングを設定し、調整時には、他の伝送回路に送信した調整用信号と他の伝送回路から受信した調整用信号とを合成した場合における信号の認識結果に基づいて、その送信タイミングの設定を調整している。 As described above, in the transmission circuit of the present invention, the transmission timing setting unit sets the transmission timing of the signal to be transmitted, and at the time of adjustment, the adjustment signal transmitted to the other transmission circuit and the adjustment received from the other transmission circuit. The setting of the transmission timing is adjusted based on the signal recognition result when the signal is combined.

従って、本発明の伝送回路によれば、ＬＳＩにおける製造バラツキなどによって、ウインドウ期間が狭い場合でも、信号の認識結果に基づいて、送信タイミングの設定を調整することにより、送信信号の電圧変化点と受信信号の電圧変化点との時間的ずれを縮小して、ウインドウ期間を広げることができ、信号に対する認識精度を向上させることができる。 Therefore, according to the transmission circuit of the present invention, even when the window period is narrow due to manufacturing variations in LSI, etc., by adjusting the setting of the transmission timing based on the signal recognition result, The time lag from the voltage change point of the received signal can be reduced to widen the window period, and the recognition accuracy for the signal can be improved.

本発明の伝送回路において、前記設定調整部は、前記認識結果に基づいて、送信した前記調整用信号の電圧変化点と受信した前記調整用信号の電圧変化点との間に形成されるウインドウ期間が最大となるように、前記送信タイミングの設定を調整することが好ましい。 In the transmission circuit according to the aspect of the invention, the setting adjustment unit may form a window period formed between the voltage change point of the transmitted adjustment signal and the voltage change point of the received adjustment signal based on the recognition result. It is preferable to adjust the setting of the transmission timing so as to maximize the value.

このように、ウインドウ期間が最大となるように、送信タイミングの設定を調整することにより、信号に対する認識精度を最適化することができる。 In this way, by adjusting the transmission timing setting so that the window period is maximized, the recognition accuracy for the signal can be optimized.

本発明の伝送回路において、受信した信号を認識するための認識タイミング、および受信した信号の量子化の基準となるスレッショルド電圧の少なくとも一方を設定するための設定部と、
前記他の伝送回路に送信した前記調整用信号と前記他の伝送回路から受信した調整用信号とを合成した場合における信号の認識結果に基づいて、前記設定部における前記設定を調整する設定調整部と、
をさらに備えることが好ましい。 In the transmission circuit of the present invention, a setting unit for setting at least one of a recognition timing for recognizing a received signal and a threshold voltage serving as a reference for quantization of the received signal;
A setting adjustment unit that adjusts the setting in the setting unit based on a signal recognition result when the adjustment signal transmitted to the other transmission circuit and the adjustment signal received from the other transmission circuit are combined. When,
It is preferable to further comprise.

このように構成することにより、送信すべき信号の送信タイミングに加えて、受信した信号の認識タイミングや受信した信号の量子化の基準となるスレッショルド電圧の設定も調整することができるため、信号をより正しく認識することができ、信号に対する認識精度をさらに向上させることができる。 By configuring in this way, in addition to the transmission timing of the signal to be transmitted, it is possible to adjust the recognition timing of the received signal and the threshold voltage setting that serves as a reference for the quantization of the received signal. Recognition can be performed more correctly, and recognition accuracy for signals can be further improved.

本発明の他の態様としての伝送回路は、信号線を介して信号の同時双方向信号伝送を行う伝送回路であって、
送信すべき信号である送信信号の送信タイミングを制御する送信ディレイヤと、
前記送信ディレイヤに対して前記送信タイミングを変更するためのディレイ設定値を指示し、前記信号線を介して受信する信号である受信信号と前記送信信号との合成信号であるＳＢＴＬ合成信号において、前記送信信号の電圧変化点と前記受信信号の電圧変化点との間に形成され、電圧変化が安定した期間であるウインドウ期間を変更するディレイ制御部と、
を備えることを要旨とする。
このように、本発明の他の態様としての伝送回路では、ディレイ制御部は、送信ディレイヤに対してディレイ設定値を指示することにより、送信信号の送信タイミングを変更してウインドウ期間を変更するので、ウインドウ期間を広げることができ、ＳＢＴＬ合成信号（受信信号）に対する認識精度を向上させることができる。
なお、本発明は、上記した伝送回路などの装置発明の態様に限ることなく、伝送回路の調整方法などの方法発明としての態様で実現することも可能である。 A transmission circuit according to another aspect of the present invention is a transmission circuit that performs simultaneous bidirectional signal transmission of a signal via a signal line,
A transmission delayer that controls transmission timing of a transmission signal that is a signal to be transmitted;
Instructing a delay setting value for changing the transmission timing to the transmission delayer, and in a SBTL combined signal that is a combined signal of the reception signal that is a signal received via the signal line and the transmission signal, A delay control unit that is formed between the voltage change point of the transmission signal and the voltage change point of the reception signal, and changes a window period in which the voltage change is stable;
It is a summary to provide.
As described above, in the transmission circuit according to another aspect of the present invention, the delay control unit changes the window period by changing the transmission timing of the transmission signal by instructing the delay setting value to the transmission delayer. The window period can be extended, and the recognition accuracy for the SBTL synthesized signal (received signal) can be improved.
Note that the present invention is not limited to the above-described aspects of the device invention such as the transmission circuit, and can also be realized as a method invention such as a transmission circuit adjustment method.

以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．伝送回路の構成：
Ｂ．パラメータ調整処理：
Ｃ．実施例の効果：
Ｄ．変形例： Hereinafter, embodiments of the present invention will be described in the following order based on examples.
A. Transmission circuit configuration:
B. Parameter adjustment processing:
C. Effects of the embodiment:
D. Variations:

Ａ．伝送回路の構成：
図１は本発明の一実施例としての伝送回路の構成を示すブロック図である。この伝送回路１００は、機能回路１０とＳＢＴＬ送受信回路１２を内蔵しており、外部に可変抵抗３４を備えている。また、この伝送回路１００は、ＳＢＴＬ信号線３６および調整制御信号線３８を介して、同様構成の他の伝送回路と接続されている。 A. Transmission circuit configuration:
FIG. 1 is a block diagram showing a configuration of a transmission circuit as an embodiment of the present invention. The transmission circuit 100 includes a functional circuit 10 and an SBTL transmission / reception circuit 12, and includes a variable resistor 34 outside. The transmission circuit 100 is connected to another transmission circuit having the same configuration via the SBTL signal line 36 and the adjustment control signal line 38.

機能回路１０は、伝送回路１００が適用される部位に応じて、種々の回路が該当する。例えば、この伝送回路１００がルータに適用される場合には、ルータ内の転送エンジンやクロスバスイッチなどが該当する。また、機能回路１０には、外部からのクロック信号がＰＬＬ回路３２を介して入力されており、機能回路１０は、このクロック信号に基づいて動作する。 The functional circuit 10 corresponds to various circuits depending on the part to which the transmission circuit 100 is applied. For example, when the transmission circuit 100 is applied to a router, a transfer engine or a crossbar switch in the router is applicable. In addition, a clock signal from the outside is input to the functional circuit 10 via the PLL circuit 32, and the functional circuit 10 operates based on this clock signal.

なお、本実施例においては、伝送回路１００は単体のＬＳＩとして構成しているが、機能回路１０とＳＢＴＬ送受信回路１２とで別々のＬＳＩとして構成するようにしてもよい。 In this embodiment, the transmission circuit 100 is configured as a single LSI, but the functional circuit 10 and the SBTL transmission / reception circuit 12 may be configured as separate LSIs.

ＳＢＴＬ送受信回路１２には、図示する機能ブロックがそれぞれハードウェアにて構成されている。これらの機能ブロックの一部は、ソフトウェアによって構成、すなわちＣＰＵが所定のプログラムを実行することによって実現する構成としてもよい。 In the SBTL transmission / reception circuit 12, the functional blocks shown in the figure are configured by hardware. Some of these functional blocks may be configured by software, that is, configured by the CPU executing a predetermined program.

送信部１８は、機能回路１０から受け取った送信信号を可変ディレイヤ２０，送信側アンプを介してＳＢＴＬ信号線３６に送信する。可変ディレイヤ２０は、送信部１８からの信号をＳＢＴＬ信号線３６に送信するタイミングを段階的に遅らせる回路である。この可変ディレイヤ２０のディレイを変更して、送信すべき信号の送信タイミングを調整することにより、後述するように、信号のウインドウ期間を調整することができる。 The transmission unit 18 transmits the transmission signal received from the functional circuit 10 to the SBTL signal line 36 via the variable delay layer 20 and the transmission side amplifier. The variable delayer 20 is a circuit that delays the timing at which the signal from the transmitter 18 is transmitted to the SBTL signal line 36 in a stepwise manner. By changing the delay of the variable delay layer 20 and adjusting the transmission timing of the signal to be transmitted, the window period of the signal can be adjusted as will be described later.

受信部２２は、ＳＢＴＬ信号線３６からの信号を受信側アンプ，可変ディレイヤ２４を介して受信する。受信側アンプには、スレッショルド電圧Ｔｈｍ、Ｔｍｌを調整するために、前述した可変抵抗３４が接続されている。受信側アンプでは、このスレッショルド電圧Ｔｈｍ、Ｔｍｌに基づいて、ＳＢＴＬ信号におけるハイ／ミドル／ローの３値を識別する。その上で、ＳＢＴＬ信号から送信信号を引くことによって、受信信号を抽出する。可変ディレイヤ２４は、抽出した受信信号を受信部２２に出力するタイミングを段階的に遅らせる回路である。可変ディレイヤ２４のディレイを調整することにより、受信信号を受信部４０が認識する認識タイミングを調整することができる。 The receiving unit 22 receives a signal from the SBTL signal line 36 via the receiving side amplifier and the variable delay layer 24. The variable amplifier 34 described above is connected to the receiving side amplifier in order to adjust the threshold voltages Thm and Tml. The receiving side amplifier identifies three values of high / middle / low in the SBTL signal based on the threshold voltages Thm and Tml. Then, the reception signal is extracted by subtracting the transmission signal from the SBTL signal. The variable delay layer 24 is a circuit that delays the timing at which the extracted reception signal is output to the reception unit 22 in a stepwise manner. By adjusting the delay of the variable delay layer 24, the recognition timing at which the reception unit 40 recognizes the received signal can be adjusted.

ＳＢＴＬ送受信回路１２には、上述した種々のパラメータ、すなわち、送信側ディレイ、受信側ディレイ、スレッショルド電圧を調整するための回路が設けられている。調整起動制御部１４は、外部から入力される調整起動信号に基づいて、これらの調整処理を起動し、処理全体の制御を行う。調整起動制御部１４は、他方の伝送回路における調整起動制御部との間で、調整制御信号線３８を介して調整制御信号をやり取りし、互いに同期させながら調整処理を進行させる。 The SBTL transmission / reception circuit 12 is provided with a circuit for adjusting the above-described various parameters, that is, a transmission side delay, a reception side delay, and a threshold voltage. The adjustment activation control unit 14 activates these adjustment processes based on an adjustment activation signal input from the outside, and controls the entire process. The adjustment activation control unit 14 exchanges an adjustment control signal with the adjustment activation control unit in the other transmission circuit via the adjustment control signal line 38, and advances the adjustment process while synchronizing with each other.

送信側調整制御部１６は、調整開始の指示を調整起動制御部１４から受けると、送信部１８に、送信抑止の指示を出すと共に、予め用意された調整パターンを送出する。これにより、送信部１８は、機能回路１０からの送信信号の送信を一旦停止し、代わりに、送信側調整制御部１６から受け取った調整パターンをＳＢＴＬ信号線３６に送信する。他方の伝送回路においても、同様に、調整開始の指示により、調整パターンがＳＢＴＬ信号線３６に送信されるため、ＳＢＴＬ信号線３６には、双方の伝送回路から、調整パターンが同期して出力されることになる。この調整パターンは、後述する送信側ディレイ、受信側ディレイ、スレッショルド電圧の調整に活用される。 Upon receiving an adjustment start instruction from the adjustment activation control unit 14, the transmission side adjustment control unit 16 issues a transmission suppression instruction to the transmission unit 18 and sends out an adjustment pattern prepared in advance. Thereby, the transmission unit 18 temporarily stops transmission of the transmission signal from the functional circuit 10, and instead transmits the adjustment pattern received from the transmission side adjustment control unit 16 to the SBTL signal line 36. Similarly, in the other transmission circuit, since the adjustment pattern is transmitted to the SBTL signal line 36 in response to the adjustment start instruction, the adjustment pattern is synchronously output from both transmission circuits to the SBTL signal line 36. Will be. This adjustment pattern is used for adjusting a transmission side delay, a reception side delay, and a threshold voltage, which will be described later.

一方、受信側調整制御部２６も、調整開始の指示を調整起動制御部１４から受けると、受信部２２に、受信抑止の指示を出す。これにより、受信部２２は、機能回路１０への受信信号の送信を一旦停止する。 On the other hand, when receiving the adjustment start instruction from the adjustment activation control unit 14, the reception side adjustment control unit 26 also issues a reception suppression instruction to the reception unit 22. As a result, the reception unit 22 temporarily stops transmission of the reception signal to the functional circuit 10.

送信側調整制御部１６は、送信側の可変ディレイヤ２０にディレイ設定値を与え、そのディレイ設定値を段階的に変化させることにより、送信側ディレイの調整を行う。また、受信側調整制御部２６も、受信側の可変ディレイヤ２４にディレイ設定値を与え、そのディレイ設定値を段階的に変化させることにより、受信側ディレイの調整を行う。さらに、受信側調整制御部２６は、可変抵抗３４に抵抗設定値を与え、その抵抗設定値を段階的に変化させることにより、スレッショルド電圧の調整を行う。 The transmission side adjustment control unit 16 adjusts the transmission side delay by giving a delay setting value to the variable delay layer 20 on the transmission side and changing the delay setting value stepwise. The reception side adjustment control unit 26 also adjusts the reception side delay by giving a delay setting value to the variable delay layer 24 on the reception side and changing the delay setting value stepwise. Further, the reception side adjustment control unit 26 adjusts the threshold voltage by giving a resistance setting value to the variable resistor 34 and changing the resistance setting value stepwise.

またこのとき、送信側調整制御部１６は、可変ディレイヤ２０に与えたディレイ設定値を、受信側調整制御部２６は、可変ディレイヤ２４に与えたディレイ設定値と３４に与えた抵抗設定値を、それぞれ、最適設定値決定部２８に通知する。 Further, at this time, the transmission side adjustment control unit 16 gives the delay setting value given to the variable delay 20, and the reception side adjustment control unit 26 gives the delay setting value given to the variable delay 24 and the resistance setting value given to 34. Each is notified to the optimum set value determination unit 28.

先に説明した通り、調整が開始されると、ＳＢＴＬ信号線３６には、調整パターンが流れる。これを、受信部２２が、受信側アンプ，可変ディレイヤ２４を介して受信信号として受け取り、この調整パターンを正しく認識したか否か、すなわち、読み取り可否を判定し、その判定結果を受信側調整制御部２６を介して最適設定値決定部２８に送出する。 As described above, when adjustment is started, an adjustment pattern flows through the SBTL signal line 36. The reception unit 22 receives this as a reception signal via the reception side amplifier and the variable delay layer 24, determines whether or not this adjustment pattern has been correctly recognized, that is, whether or not it can be read, and determines the determination result as reception side adjustment control. It is sent to the optimum set value determination unit 28 via the unit 26.

最適設定値決定部２８は、通知された設定値と、それに対する判定結果と、を対応付けて、バッファ３０内の判定結果テーブルに格納する。その後、最適設定値決定部２８は、判定結果テーブルの中から、最適な設定値の組み合わせを決定し、それら設定値を、送信側調整制御部１６，受信側調整制御部２６に通知すると共に、バッファ３０内において、新たな既設定値として書き換える。送信側調整制御部１６は、通知された最適なディレイ設定値を可変ディレイヤ２０に与え、受信側調整制御部２６は、最適なディレイ設定値を可変ディレイヤ２４に、最適な抵抗設定値を可変抵抗３４に、それぞれ与える。 The optimum setting value determination unit 28 associates the notified setting value with the determination result for the notified setting value and stores it in the determination result table in the buffer 30. Thereafter, the optimum setting value determination unit 28 determines the optimum combination of setting values from the determination result table, notifies the setting values to the transmission side adjustment control unit 16 and the reception side adjustment control unit 26, and In the buffer 30, it is rewritten as a new preset value. The transmission side adjustment control unit 16 gives the notified optimum delay setting value to the variable delay layer 20, and the reception side adjustment control unit 26 sets the optimum delay setting value to the variable delay layer 24 and the optimum resistance setting value to the variable resistance. 34, respectively.

図２は図１に示す伝送回路が二つ、信号線を介して接続されている様子を示す説明図である。伝送回路１００Ａ，１００Ｂは、互いに同一構成であり、ＳＢＴＬ信号線３６を介して接続されている。なお、図では、主要な構成要素のみが記載されている。また、これら伝送回路１００Ａ，１００Ｂには、クロック発生回路４００からクロックドライバ３００を介して出力されたクロック信号が分岐して、クロックドライバ２００Ａ，２００Ｂを介して入力されており、それらクロック信号は、各々ＰＬＬ回路３２Ａ，３２Ｂを介して機能回路１０Ａ，１０Ｂに入力されている。 FIG. 2 is an explanatory diagram showing a state in which two transmission circuits shown in FIG. 1 are connected via a signal line. The transmission circuits 100A and 100B have the same configuration and are connected via the SBTL signal line 36. In the figure, only main components are shown. In addition, a clock signal output from the clock generation circuit 400 via the clock driver 300 is branched to these transmission circuits 100A and 100B and input via the clock drivers 200A and 200B. The signals are input to the functional circuits 10A and 10B via the PLL circuits 32A and 32B, respectively.

このように、本実施例では、同じクロック発生回路４００から出力されたクロック信号を、伝送回路１００Ａ，１００Ｂでの動作の基準として用いている。従って、伝送回路１００Ａと１００Ｂとで原振を同じとし、送信信号の電圧変化点が、伝送回路１００Ａ，１００Ｂにおいて時間的に同時になるようにしている（すなわち、送信信号の位相が一致するようにしている）。また、本実施例では、伝送回路１００Ａ，１００Ｂ間を接続するＳＢＴＬ信号線３６のディレイ（配線ディレイ）を、伝送回路１００Ａ，１００Ｂにおける動作周波数の逓倍になるように設定している。こうすることにより、理想条件において、信号のウインドウ期間が最大となるようにしている。 As described above, in this embodiment, the clock signal output from the same clock generation circuit 400 is used as a reference for operation in the transmission circuits 100A and 100B. Accordingly, the transmission circuit 100A and the transmission circuit 100B have the same original oscillation, and the voltage change points of the transmission signals are set to be temporally simultaneous in the transmission circuits 100A and 100B (that is, the phases of the transmission signals are matched). ing). In this embodiment, the delay (wiring delay) of the SBTL signal line 36 connecting the transmission circuits 100A and 100B is set to be a multiple of the operating frequency in the transmission circuits 100A and 100B. By doing so, the window period of the signal is maximized under ideal conditions.

本実施例において、送信側の可変ディレイヤ２０は、請求項における送信タイミング設定部に、調整起動制御部１４は、請求項における開始指示部に、送信側調整制御部１６および送信部１８は、請求項における調整用信号送信部に、送信側調整制御部１６，最適設定値決定部２８およびバッファ３０は、送信タイミング設定調整部に、それぞれ相当する。さらに、受信側の可変ディレイヤ２４または可変抵抗３４は、請求項における設定部に、受信側調整制御部２６，最適設定値決定部２８およびバッファ３０は、請求項における設定調整部に、それぞれ相当する。 In this embodiment, the variable delay layer 20 on the transmission side is the transmission timing setting unit in the claims, the adjustment activation control unit 14 is the start instruction unit in the claims, and the transmission side adjustment control unit 16 and the transmission unit 18 are the claims. The transmission-side adjustment control unit 16, the optimum set value determination unit 28, and the buffer 30 correspond to the transmission signal setting adjustment unit. Further, the variable delay layer 24 or the variable resistor 34 on the reception side corresponds to a setting unit in the claims, and the reception side adjustment control unit 26, the optimum setting value determination unit 28, and the buffer 30 correspond to a setting adjustment unit in the claims. .

本実施例の伝送回路１００は、以上の構成により、送信側ディレイ、受信側ディレイ、スレッショルド電圧を調整し、精度良くＳＢＴＬを実現することができる。以下、具体的にこれらのパラメータの調整処理について説明する。 With the above configuration, the transmission circuit 100 according to the present embodiment can adjust the transmission side delay, the reception side delay, and the threshold voltage to realize SBTL with high accuracy. Hereinafter, the adjustment process of these parameters will be specifically described.

Ｂ．パラメータ調整処理：
図３は図１の伝送回路におけるパラメータ調整処理の処理手順を示すフローチャートである。伝送回路１００の各機能ブロックが連携して実行する処理を示した。まず、調整起動制御部１４は、外部から調整起動信号が入力されると（ステップＳ１００）、調整処理を起動し、調整制御信号によって他方の伝送回路に調整開始指示を伝達する（ステップＳ１０２）。これにより、ＳＢＴＬ信号線３６に接続された双方の伝送回路が同期して動作を開始することになる。 B. Parameter adjustment processing:
FIG. 3 is a flowchart showing a processing procedure of parameter adjustment processing in the transmission circuit of FIG. A process executed in cooperation with each functional block of the transmission circuit 100 is shown. First, when an adjustment activation signal is input from the outside (step S100), the adjustment activation control unit 14 activates an adjustment process and transmits an adjustment start instruction to the other transmission circuit by the adjustment control signal (step S102). As a result, both transmission circuits connected to the SBTL signal line 36 start to operate synchronously.

次に、調整起動制御部１４は、送信側調整制御部１６および受信側調整制御部２６に対して調整開始を指示し、これら送信側調整制御部１６，受信側調整制御部２６は、送信部１８，受信部２２に送受信の抑止を指示し、送信部１８，受信部２２と機能回路１０との信号の送受信を停止させる（ステップＳ１０４）。さらに、調整起動制御部１４は、外部から入力した調整動作モード信号に従って、デフォルト設定モード、既設定利用モード、調整モードの３通りの調整処理のいずれかを選択する（ステップＳ１０６）。なお、調整動作モード信号に従って選択する代わりに、予め、動作モードを設定しておくようにしてもよいし、前回調整時からの経過時間などに基づいて調整起動制御部１４が自立的に判断するようにしてもよい。 Next, the adjustment activation control unit 14 instructs the transmission side adjustment control unit 16 and the reception side adjustment control unit 26 to start adjustment, and the transmission side adjustment control unit 16 and the reception side adjustment control unit 26 18. Instruct the reception unit 22 to suppress transmission / reception, and stop transmission / reception of signals between the transmission unit 18, reception unit 22 and the functional circuit 10 (step S104). Furthermore, the adjustment activation control unit 14 selects one of the three types of adjustment processing of the default setting mode, the already set use mode, and the adjustment mode according to the adjustment operation mode signal input from the outside (step S106). Instead of selecting according to the adjustment operation mode signal, the operation mode may be set in advance, or the adjustment activation control unit 14 autonomously determines based on the elapsed time from the previous adjustment. You may do it.

デフォルト設定モードでは、調整起動制御部１４からの指示に従い、予め用意された各デフォルト値を、送信側調整制御部１６は可変ディレイヤ２０に、受信側調整制御部２６は可変ディレイヤ２４と可変抵抗３４に、それぞれ、設定値として設定する（ステップＳ１０８）。また、既設定利用モードでは、調整起動制御部１４からの指示に従い、最適設定値決定部２８が、バッファ３０に既設定値として格納されている従前の設定値を読み出して、送信側調整制御部１６，受信側調整制御部２６に通知し、送信側調整制御部１６は通知された設定値を可変ディレイヤ２０に、受信側調整制御部２６は可変ディレイヤ２４と可変抵抗３４に、それぞれ設定する（ステップＳ１１０）。 In the default setting mode, in accordance with an instruction from the adjustment activation control unit 14, each of the default values prepared in advance is transmitted to the variable delay layer 20 in the transmission side adjustment control unit 16, and the variable delay layer 24 and the variable resistor 34 in the reception side adjustment control unit 26. Each is set as a set value (step S108). In the preset use mode, the optimum set value determination unit 28 reads the previous set value stored as the preset value in the buffer 30 in accordance with an instruction from the adjustment activation control unit 14, and transmits the adjustment control unit on the transmission side. 16, the reception side adjustment control unit 26 sets the notified set value in the variable delay layer 20, and the reception side adjustment control unit 26 sets the variable delay layer 24 and the variable resistor 34 ( Step S110).

一方、調整モードでは、調整起動制御部１４からの指示に従い、送信側調整制御部１６は、可変ディレイヤ２０に、調整開始時のディレイ設定値として、例えば、ディレイ０を、受信側調整制御部２６は、可変ディレイヤ２４に同じく調整開始時のディレイ設定値としてディレイ０を、可変抵抗３４に、調整開始時の抵抗設定値としてＴｈを、それぞれ、設定する。その上で、送信側調整制御部１６が、調整パターンを送信部１８等を介してＳＢＴＬ信号線３６に送信する（ステップＳ１１２）。これと同期して、他方の伝送回路からもＳＢＴＬ信号線３６に調整パターンが送信されるため、ＳＢＴＬ信号線３６には、双方の伝送回路から調整パターンが流れる。そこで、これら調整パターンを、受信部２２が、受信側アンプ等を介して受信信号として受信する（ステップＳ１１２）。そして、受信部２２は、調整パターンを正しく認識したか否かを判定し、その判定結果を受信側調整制御部２６を介して最適設定値決定部２８に送出する。最適設定値決定部２８は、送信側調整制御部１６，受信側調整制御部２６から通知された設定値と、それに対する判定結果と、を対応付けて、バッファ３０内の判定結果テーブルに格納する（ステップＳ１１４）。受信側調整制御部２６は、可変ディレイヤ２４における全ディレイについて判定が完了するまで、順次、可変ディレイヤ２４に対するディレイ設定値、すなわち、受信側ディレイを変更しながら、ステップＳ１１２、Ｓ１１４の調整処理を繰り返し実行する（ステップＳ１１６、Ｓ１１８）。 On the other hand, in the adjustment mode, in accordance with an instruction from the adjustment activation control unit 14, the transmission side adjustment control unit 16 sets the delay 0 to the variable delay layer 20 as a delay setting value at the start of adjustment, for example, a delay 0. Similarly, delay 0 is set as a delay setting value at the start of adjustment in the variable delay 24, and Th is set as a resistance setting value at the start of adjustment in the variable resistor 34, respectively. Then, the transmission side adjustment control unit 16 transmits the adjustment pattern to the SBTL signal line 36 via the transmission unit 18 or the like (step S112). In synchronization with this, the adjustment pattern is transmitted from the other transmission circuit to the SBTL signal line 36, and thus the adjustment pattern flows from both transmission circuits to the SBTL signal line 36. Therefore, the receiving unit 22 receives these adjustment patterns as a received signal via the receiving side amplifier or the like (step S112). Then, the receiving unit 22 determines whether or not the adjustment pattern is correctly recognized, and sends the determination result to the optimum setting value determining unit 28 via the receiving side adjustment control unit 26. The optimum setting value determination unit 28 associates the setting values notified from the transmission side adjustment control unit 16 and the reception side adjustment control unit 26 with the determination results corresponding thereto, and stores them in the determination result table in the buffer 30. (Step S114). The reception-side adjustment control unit 26 repeats the adjustment processing in steps S112 and S114 while sequentially changing the delay setting value for the variable delay 24, that is, the reception-side delay, until the determination for all delays in the variable delay 24 is completed. Execute (Steps S116 and S118).

図４は受信側ディレイの調整方法を示す説明図である。図の上方には、調整パターンの例を示した。調整パターンとは、「ハイ・ロウ・ハイ・ロウ...」のように予め定められたシーケンスで送出される信号である。ここでは、「ハイ→ロウ→ハイ」の切り換えの信号、「ロウ→ハイ→ロウ」の切り換えの信号を図示した。受信側ディレイの調整時には、図１に示した可変ディレイヤ２４を段階的に調整して、受信部２２がこの信号を認識するタイミングを変更する。図には、ディレイ０〜ディレイ１８の１９段階でディレイ設定値を変更する例を示した。 FIG. 4 is an explanatory diagram showing a method of adjusting the reception side delay. An example of the adjustment pattern is shown in the upper part of the figure. The adjustment pattern is a signal transmitted in a predetermined sequence such as “high / low / high / low ...”. Here, a signal for switching “high → low → high” and a signal for switching “low → high → low” are shown. When adjusting the reception side delay, the variable delay layer 24 shown in FIG. 1 is adjusted stepwise to change the timing at which the receiving unit 22 recognizes this signal. In the figure, an example in which the delay setting value is changed in 19 stages from delay 0 to delay 18 is shown.

図示する通り、受信側ディレイを変更していくと、調整パターンを正しく認識できるタイミングと、誤って認識してしまうタイミングとが現れる。調整パターンは既知の信号であるから、受信部２２において、認識結果がこの既知の信号と一致するか否かを判定することで、調整パターンを正しく認識したか否かを判定することができる。図の例では、ディレイ１〜１３が正しく信号を認識できるタイミング（白丸で示す）、その他が誤って認識してしまうタイミング（黒丸で示す）である。図の下方には、調整時の判定結果を格納するテーブルを示した。受信側調整制御部２６が、受信側ディレイを変更しながら、受信部２２が、調整パターンを正しく認識したか否かを判定し、最適設定値決定部２８が、図示する形式で、その判定結果をバッファ３０に格納する。 As shown in the figure, when the reception-side delay is changed, a timing at which the adjustment pattern can be correctly recognized and a timing at which it is erroneously recognized appear. Since the adjustment pattern is a known signal, the receiving unit 22 can determine whether or not the adjustment pattern has been correctly recognized by determining whether or not the recognition result matches the known signal. In the example shown in the figure, the delays 1 to 13 are timings at which signals can be correctly recognized (indicated by white circles), and others are timings at which they are erroneously recognized (indicated by black circles). A table for storing determination results at the time of adjustment is shown below the figure. The reception side adjustment control unit 26 determines whether or not the reception unit 22 has correctly recognized the adjustment pattern while changing the reception side delay, and the optimum setting value determination unit 28 determines the result in the form shown in the figure. Is stored in the buffer 30.

こうして、可変ディレイヤ２４における全ディレイについて判定が完了すると、次に、受信側調整制御部２６は、全スレッショルド電圧についての判定が完了するまで、順次、可変抵抗３４に対する抵抗設定値、すなわち、スレッショルド電圧を変更しながら、ステップＳ１１２〜Ｓ１１８の調整処理を繰り返し実行する（ステップＳ１２０、Ｓ１２２）。 When the determination for all delays in the variable delay 24 is thus completed, the reception side adjustment control unit 26 then sequentially sets the resistance set value for the variable resistor 34, that is, the threshold voltage until the determination for all the threshold voltages is completed. The adjustment process of steps S112 to S118 is repeatedly executed while changing (steps S120 and S122).

図５はスレッショルド電圧の調整方法を示す説明図である。図の上方には、調整パターンの例を示した。スレッショルド電圧の調整処理では、図１に示した可変抵抗３４を段階的に調整して、スレッショルド電圧を変更する。図には、７段階でスレッショルド電圧を変更する例を示した。図では、受信側ディレイも併せて調整するものとして示している。 FIG. 5 is an explanatory diagram showing a method for adjusting the threshold voltage. An example of the adjustment pattern is shown in the upper part of the figure. In the threshold voltage adjustment process, the variable resistor 34 shown in FIG. 1 is adjusted stepwise to change the threshold voltage. The figure shows an example in which the threshold voltage is changed in seven stages. In the figure, the reception side delay is also shown as being adjusted.

受信側ディレイ調整処理と同様、スレッショルド電圧および受信側ディレイをそれぞれ変更していくと、調整パターンを正しく認識できる場合（白丸で示す）と、誤って認識してしまう場合（黒丸で示す）とが現れる。図の下方には、調整時の判定結果を格納するテーブルを示した。受信側ディレイとスレッショルド電圧の組み合わせに対して判定結果を格納する二次元的なテーブルとなる。 As with the reception-side delay adjustment process, when the threshold voltage and the reception-side delay are changed, the adjustment pattern can be recognized correctly (indicated by a white circle) or incorrectly recognized (indicated by a black circle). appear. A table for storing determination results at the time of adjustment is shown below the figure. This is a two-dimensional table that stores determination results for combinations of reception-side delays and threshold voltages.

図示するように、スレッショルド電圧に応じて、調整パターンを正しく認識可能な受信側ディレイの範囲は変動する。図の例では、閾値電圧Ｔｈ１の方が、Ｔｈ０よりも、調整パターンを正しく認識することが可能な受信側ディレイの範囲が広くなっている。 As shown in the figure, the range of the reception side delay in which the adjustment pattern can be correctly recognized varies depending on the threshold voltage. In the example shown in the figure, the threshold voltage Th1 has a wider reception side delay range in which the adjustment pattern can be correctly recognized than Th0.

こうして、全スレッショルド電圧について判定が完了すると、次に、送信側調整制御部１６は、可変ディレイヤ２０における全ディレイについての判定が完了するまで、順次、可変ディレイヤ２０に対するディレイ設定値、すなわち、送信側ディレイを変更しながら、ステップＳ１１２〜Ｓ１２２の調整処理を繰り返し実行する（ステップＳ１２４、Ｓ１２６）。 When the determination for all the threshold voltages is completed in this manner, the transmission side adjustment control unit 16 then sequentially sets the delay setting value for the variable delay 20, that is, the transmission side, until the determination for all delays in the variable delay 20 is completed. While changing the delay, the adjustment process of steps S112 to S122 is repeatedly executed (steps S124 and S126).

図６は送信側ディレイの調整方法を示す説明図である。すなわち、図６は調整パターンを図２におけるＡ点，Ｂ点での送信信号およびＳＢＴＬ信号としてそれぞれ示している。図６において、（ａ）は理想条件での状態を示し、（ｂ）は最悪条件での状態を示し、（ｃ）は（ｂ）の最悪条件の状態から送信側ディレイを調整して送信タイミングを補正した状態を示す。また、（ａ）〜（ｃ）の各々において、上段から順番に、Ａ点での送信信号（すなわち、伝送回路１００Ａの送信側アンプから出力された送信信号）、Ｂ点での送信信号（すなわち、伝送回路１００Ｂの送信側アンプから出力された送信信号）、Ａ点でのＳＢＴＬ信号（すなわち、伝送回路１００Ａにおける送信信号と受信信号とを合成した信号）、Ｂ点でのＳＢＴＬ信号（すなわち、伝送回路１００Ｂにおける送信信号と受信信号とを合成した信号）を、それぞれ示す。 FIG. 6 is an explanatory diagram showing a method for adjusting the transmission side delay. That is, FIG. 6 shows the adjustment patterns as transmission signals and SBTL signals at points A and B in FIG. In FIG. 6, (a) shows the state under ideal conditions, (b) shows the state under worst conditions, and (c) shows the transmission timing by adjusting the transmission side delay from the state under worst conditions of (b). The state where is corrected. In each of (a) to (c), the transmission signal at point A (that is, the transmission signal output from the transmission side amplifier of the transmission circuit 100A) and the transmission signal at point B (that is, in order from the top) (that is, , A transmission signal output from the transmission-side amplifier of the transmission circuit 100B), an SBTL signal at point A (that is, a signal obtained by combining the transmission signal and the reception signal at the transmission circuit 100A), and an SBTL signal at point B (that is, The signals obtained by combining the transmission signal and the reception signal in the transmission circuit 100B) are respectively shown.

図６（ａ）に示すように、理想条件においては、伝送回路１００ＡにおけるＡ点での送信信号の位相と、伝送回路１００ＢにおけるＢ点での送信信号の位相は、互いに一致している（すなわち、送信信号同士の電圧変化点が一致している）。一方、伝送回路１００Ｂから出力された送信信号がＳＢＴＬ信号線３６を伝送してＡ点に至り伝送回路１００Ａにおける受信信号になると、その受信信号は、ＳＢＴＬ信号線３６の配線ディレイ分、位相が遅れた信号となる。しかも、ＳＢＴＬ信号線３６の配線ディレイは、伝送回路１００Ａ，１００Ｂにおける動作周波数の逓倍になるように設定されているため、Ａ点においては、送信信号の位相と受信信号の位相とは一致することになる（すなわち、送信信号の電圧変化点と受信信号の電圧変化点とが一致することになる）。同様に、伝送回路１００Ａから出力された送信信号がＳＢＴＬ信号線３６を伝送してＢ点に至り、伝送回路１００Ｂにおける受信信号になると、その受信信号も、ＳＢＴＬ信号線３６の配線ディレイ分、位相が遅れた受信信号となる。従って、Ｂ点においても、送信信号の位相と受信信号の位相とは一致することになる。 As shown in FIG. 6A, under ideal conditions, the phase of the transmission signal at point A in the transmission circuit 100A and the phase of the transmission signal at point B in the transmission circuit 100B match each other (ie, , The voltage change points of the transmitted signals are matched). On the other hand, when the transmission signal output from the transmission circuit 100B is transmitted through the SBTL signal line 36 to the point A and becomes a reception signal in the transmission circuit 100A, the reception signal is delayed in phase by the wiring delay of the SBTL signal line 36. Signal. Moreover, since the wiring delay of the SBTL signal line 36 is set to be a multiple of the operating frequency in the transmission circuits 100A and 100B, the phase of the transmission signal and the phase of the reception signal match at point A. (That is, the voltage change point of the transmission signal coincides with the voltage change point of the reception signal). Similarly, when the transmission signal output from the transmission circuit 100A is transmitted through the SBTL signal line 36 to reach the point B and becomes a reception signal in the transmission circuit 100B, the reception signal also has a phase corresponding to the wiring delay of the SBTL signal line 36. Becomes a delayed received signal. Therefore, also at point B, the phase of the transmission signal and the phase of the reception signal coincide.

よって、理想条件においては、Ａ点，Ｂ点とも、送信信号と受信信号とを合成して成るＳＢＴＬ信号のウインドウ期間は最大となる。 Therefore, under the ideal conditions, the window period of the SBTL signal formed by combining the transmission signal and the reception signal is the maximum at both points A and B.

これに対し、最悪条件においては、図６（ｂ）に示すごとくになる。前述したとおり、このような伝送回路において、ＬＳＩにおける製造バラツキや、ＬＳＩ間における信号線の遅延バラツキや、ＬＳＩに与えるクロック信号のクロックドライバの製造バラツキや、クロック信号線の遅延バラツキなどが発生すると、それらバラツキによって、電圧の不安定な期間が広くなり、反対に、その分、ウインドウ期間は狭くなる。従って、そのようなバラツキが発生した場合、その最悪条件においては、ＳＢＴＬ信号のウインドウ期間は最小となる。 On the other hand, the worst condition is as shown in FIG. As described above, in such a transmission circuit, when manufacturing variations in LSIs, signal line delay variations between LSIs, clock signal clock driver manufacturing variations applied to LSIs, clock signal line delay variations, etc. occur. Due to these variations, the unstable period of voltage becomes wide, and conversely, the window period becomes narrow accordingly. Therefore, when such a variation occurs, the window period of the SBTL signal is minimized under the worst condition.

具体的には、図６（ｂ）に示すように、伝送回路１００ＡにおけるＡ点での送信信号の位相と、伝送回路１００ＢにおけるＢ点での送信信号の位相は、発生したバラツキの分だけ互いにずれる（すなわち、送信信号同士の電圧変化点が時間的にずれる）。一方、前述したとおり、伝送回路１００Ｂからの送信信号がＳＢＴＬ信号線３６を介してＡ点に至り、伝送回路１００Ａにおける受信信号になると、その受信信号は、ＳＢＴＬ信号線３６の配線ディレイ分、位相が遅れた信号となり、しかも、ＳＢＴＬ信号線３６の配線ディレイは動作周波数の逓倍になるように設定されている。従って、バラツキにより送信信号同士が位相ずれを起こしていた分、Ａ点においては、送信信号の位相に対して、受信信号の位相がずれることになる（すなわち、送信信号の電圧変化点と受信信号の電圧変化点とが時間的にずれることになる）。同様に、伝送回路１００Ａからの送信信号がＳＢＴＬ信号線３６を介してＢ点に至り、伝送回路１００Ｂにおける受信信号になると、その受信信号も、ＳＢＴＬ信号線３６の配線ディレイ分、位相が遅れた受信信号となる。従って、バラツキにより送信信号同士が位相ずれを起こしていた分、Ｂ点においても、送信信号の位相に対して、受信信号の位相がずれることになる。 Specifically, as shown in FIG. 6B, the phase of the transmission signal at the point A in the transmission circuit 100A and the phase of the transmission signal at the point B in the transmission circuit 100B are equal to each other by the generated variation. There is a shift (that is, the voltage change point between the transmission signals is shifted in time). On the other hand, as described above, when the transmission signal from the transmission circuit 100B reaches the point A via the SBTL signal line 36 and becomes a reception signal in the transmission circuit 100A, the reception signal is equivalent to the wiring delay of the SBTL signal line 36. Is delayed, and the wiring delay of the SBTL signal line 36 is set to be a multiple of the operating frequency. Accordingly, the phase of the reception signal is shifted from the phase of the transmission signal at point A by the amount that the transmission signals have shifted due to variation (that is, the voltage change point of the transmission signal and the reception signal). The time point of the voltage change is shifted in time). Similarly, when the transmission signal from the transmission circuit 100A reaches the point B via the SBTL signal line 36 and becomes a reception signal in the transmission circuit 100B, the reception signal is also delayed in phase by the wiring delay of the SBTL signal line 36. Received signal. Therefore, the phase of the received signal is shifted from the phase of the transmitted signal at point B as much as the phase of the transmitted signals is shifted due to variations.

よって、バラツキが発生した場合において、その最悪条件では、Ａ点，Ｂ点とも、送信信号と受信信号とを合成して成るＳＢＴＬ信号のウインドウ期間は最小となってしまう。 Therefore, when variation occurs, under the worst condition, the window period of the SBTL signal formed by combining the transmission signal and the reception signal at the points A and B is minimized.

そこで、本実施例では、このようなバラツキが発生している場合でも、送信側ディレイを変更して、送信すべき信号の送信タイミングを調整することにより、図６（ｃ）に示すように、ＳＢＴＬ信号のウインドウ期間が、理想条件の場合と同様に最大となるように調整する。 Therefore, in this embodiment, even when such a variation occurs, by changing the transmission side delay and adjusting the transmission timing of the signal to be transmitted, as shown in FIG. The window period of the SBTL signal is adjusted so as to be maximized as in the ideal condition.

例えば、伝送回路１００Ｂ側はそのままで、伝送回路１００Ａ側のみ、可変ディレイヤ２０に対するディレイ設定値、すなわち、送信側ディレイを変更して、伝送回路１００Ａの送信側アンプから出力される送信信号の位相（すなわち、送信すべき信号の送信タイミング）を遅くすると、伝送回路１００ＡにおけるＡ点での送信信号の位相は、伝送回路１００ＢにおけるＢ点での送信信号の位相に近づき、送信信号同士の位相ずれは縮小する（すなわち、送信信号同士の電圧変化点の時間的ずれは縮小する）。また、このように伝送回路１００Ｂからの送信信号の位相はそのままであり、ＳＢＴＬ信号線３６を介してＡ点に至った受信信号の位相もそのままとなるため、Ａ点においては、送信信号の位相が遅くなると、受信信号の位相に近づき、送信信号と受信信号との位相ずれも縮小する（すなわち、送信信号の電圧変化点と受信信号の電圧変化点との時間的ずれも縮小する）。従って、伝送回路１００Ａの送信側アンプから出力される送信信号の位相を、バラツキにより発生した位相ずれ分遅くすると、Ａ点において、送信信号の位相は遂に受信信号の位相と一致して、両者の位相ずれはなくなる。これにより、Ａ点において、送信信号と受信信号とを合成して成るＳＢＴＬ信号のウインドウ期間を最大にすることができる。 For example, with the transmission circuit 100B side as it is, only the transmission circuit 100A side changes the delay setting value for the variable delay layer 20, that is, the transmission side delay, and the phase of the transmission signal output from the transmission side amplifier of the transmission circuit 100A ( That is, when the transmission timing of the signal to be transmitted is delayed, the phase of the transmission signal at point A in the transmission circuit 100A approaches the phase of the transmission signal at point B in the transmission circuit 100B, and the phase shift between the transmission signals is Reduction (that is, the time lag of the voltage change point between the transmission signals is reduced). Further, the phase of the transmission signal from the transmission circuit 100B remains as it is, and the phase of the reception signal that reaches the point A via the SBTL signal line 36 is also unchanged. As the signal becomes late, the phase of the reception signal approaches and the phase shift between the transmission signal and the reception signal also decreases (that is, the time shift between the voltage change point of the transmission signal and the voltage change point of the reception signal also decreases). Therefore, if the phase of the transmission signal output from the transmission-side amplifier of the transmission circuit 100A is delayed by the amount of phase shift caused by the variation, the phase of the transmission signal finally matches the phase of the reception signal at point A, There is no phase shift. Thereby, at the point A, the window period of the SBTL signal formed by combining the transmission signal and the reception signal can be maximized.

一方、伝送回路１００Ａからの送信信号の位相が遅くなると、ＳＢＴＬ信号線３６を介してＢ点に至った受信信号の位相も遅くなる。従って、Ｂ点においては、送信信号の位相はそのままで、受信信号の位相が遅くなるため、受信信号の位相は、送信信号の位相に近づき、送信信号と受信信号との位相ずれも縮小する。従って、上記のごとく、伝送回路１００Ａの送信側アンプから出力される送信信号の位相を、バラツキにより発生した位相ずれ分遅くすると、Ｂ点においては、受信信号の位相は遂に送信信号の位相と一致して、両者の位相ずれはなくなる。これにより、Ｂ点においても、送信信号と受信信号とを合成して成るＳＢＴＬ信号のウインドウ期間を最大にすることができる。 On the other hand, when the phase of the transmission signal from the transmission circuit 100A is delayed, the phase of the reception signal reaching point B via the SBTL signal line 36 is also delayed. Accordingly, at point B, the phase of the received signal is delayed while the phase of the transmitted signal remains unchanged, so that the phase of the received signal approaches the phase of the transmitted signal, and the phase shift between the transmitted signal and the received signal is reduced. Therefore, as described above, when the phase of the transmission signal output from the transmission-side amplifier of the transmission circuit 100A is delayed by the phase shift generated due to the variation, the phase of the reception signal finally matches the phase of the transmission signal at point B. Then, the phase shift between the two is eliminated. Thereby, also at the point B, the window period of the SBTL signal formed by combining the transmission signal and the reception signal can be maximized.

図７Ａおよび図７Ｂは同じく送信側ディレイの調整方法を示す説明図である。送信側ディレイの調整処理では、前述したとおり、例えば、伝送回路１００Ａ側において、図１に示した可変ディレイヤ２０を段階的に調整して、送信側アンプから出力される送信信号の位相を変更する（すなわち、送信すべき信号の送信タイミングを変更する）。図７Ａは送信側ディレイをディレイ０に設定した場合を示し、図７Ｂは送信側ディレイをディレイｎに設定した場合を示している。各図において、上方には、伝送回路１００Ａ側における、調整パターンである送信信号，受信信号の例を示した。図では、送信側ディレイを変更して或る値に設定した場合に、受信側ディレイとスレッショルド電圧も併せて調整するものとして示している。送信側ディレイを変更して或る値に設定したときに、スレッショルド電圧および受信側ディレイをそれぞれ変更していくと、調整パターンを正しく認識できる場合（白丸で示す）と、誤って認識してしまう場合（黒丸で示す）とが現れる。 FIG. 7A and FIG. 7B are explanatory views showing a method for adjusting the transmission side delay. In the transmission-side delay adjustment processing, as described above, for example, on the transmission circuit 100A side, the variable delay layer 20 shown in FIG. 1 is adjusted stepwise to change the phase of the transmission signal output from the transmission-side amplifier. (That is, the transmission timing of the signal to be transmitted is changed). FIG. 7A shows a case where the transmission side delay is set to delay 0, and FIG. 7B shows a case where the transmission side delay is set to delay n. In each figure, an example of a transmission signal and a reception signal that are adjustment patterns on the transmission circuit 100A side is shown above. In the figure, when the transmission side delay is changed and set to a certain value, the reception side delay and the threshold voltage are also adjusted together. When the transmission-side delay is changed and set to a certain value, if the threshold voltage and the reception-side delay are each changed, the adjustment pattern can be correctly recognized (indicated by a white circle), and it is erroneously recognized. Cases (indicated by black circles) appear.

そうして、送信側ディレイを変更するたびに、このような受信側ディレイとスレッショルド電圧の変更を行って、それぞれの判定結果を導き出す。各図において、下方には、調整時の判定結果を格納するテーブルを示した。テーブルには、送信側ディレイの設定した値ごとに、受信側ディレイとスレッショルド電圧の組み合わせに対する判定結果を格納していく。 Thus, each time the transmission side delay is changed, the reception side delay and the threshold voltage are changed, and the respective determination results are derived. In each figure, a table storing determination results at the time of adjustment is shown below. The table stores the determination result for the combination of the reception side delay and the threshold voltage for each set value of the transmission side delay.

図７Ａに示すように、伝送回路１００Ａ側において、送信側ディレイがディレイ０の場合には、上述したように、バラツキに起因して送信信号と受信信号と位相ずれを起こしている。これに対し、送信側ディレイをディレイｎに変更した場合には、バラツキ分が吸収されて、送信信号と受信信号とは位相が一致して、理想状態となる。この結果、送信側ディレイがディレイ０の場合よりも、ディレイｎに変更した場合の方が、調整パターンを正しく認識することが可能なウインドウ期間が広くなっている。 As shown in FIG. 7A, on the transmission circuit 100A side, when the transmission side delay is delay 0, as described above, a phase shift occurs between the transmission signal and the reception signal due to variation. On the other hand, when the transmission side delay is changed to the delay n, the variation is absorbed, and the phases of the transmission signal and the reception signal coincide with each other to be in an ideal state. As a result, the window period during which the adjustment pattern can be correctly recognized is wider when the transmission side delay is changed to the delay n than when the transmission side delay is zero.

こうして、伝送回路１００Ａ側における送信側ディレイを変更して、全ディレイについて判定が完了すると、次に、伝送回路１００Ｂ側における送信側ディレイを変更して、同様の判定を行う。 Thus, when the transmission side delay on the transmission circuit 100A side is changed and the determination for all delays is completed, the transmission side delay on the transmission circuit 100B side is then changed and the same determination is performed.

そして、伝送回路１００Ａ側における全ての送信側ディレイと、伝送回路１００Ｂ側における全ての送信側ディレイについて、それぞれ、判定が完了すると、最適設定値決定部２８は、バッファ３０に格納された判定結果テーブルを参照して、まず、ウインドウ期間が最大となる送信側ディレイの値を求め、その値を送信側ディレイの最適設定値として決定する。次に、そのウインドウ期間において調整パターンを正しく認識可能な受信側ディレイの範囲が最も広くなるスレッショルド電圧の値を求め、その値をスレッショルド電圧の最適設定値として決定する。さらに、そのウインドウ期間において調整パターンを正しく認識できる受信側ディレイの中央値を求め、この中央値近傍で、受信側ディレイの最適設定値を決定する。なお、中央値は、白丸が付された領域の重心、白丸が付された受信側ディレイの上下限値、スレッショルド電圧の上下限値に基づいて個別に求められる中央値など、種々の方法で求めることができる。 When the determination is completed for all the transmission-side delays on the transmission circuit 100A side and all the transmission-side delays on the transmission circuit 100B side, the optimum setting value determination unit 28 stores the determination result table stored in the buffer 30. First, a value of the transmission side delay that maximizes the window period is obtained, and that value is determined as the optimum setting value of the transmission side delay. Next, a threshold voltage value that maximizes the range of the reception-side delay in which the adjustment pattern can be correctly recognized in the window period is obtained, and that value is determined as the optimum threshold voltage setting value. Further, the median value of the receiving side delay that can correctly recognize the adjustment pattern in the window period is obtained, and the optimum setting value of the receiving side delay is determined in the vicinity of the median value. The median is obtained by various methods such as the center of gravity of the region with white circles, the upper and lower limit values of the receiving delay with white circles, and the median value obtained individually based on the upper and lower limit values of the threshold voltage. be able to.

こうして、判定結果テーブルの中から、最適設定値の組み合わせを決定すると、最適設定値決定部２８は、それら最適設定値を、送信側調整制御部１６，受信側調整制御部２６に通知すると共に、バッファ３０内において、新たな既設定値として書き換える。送信側調整制御部１６は、通知された最適な送信側ディレイの設定値を可変ディレイヤ２０に設定し、受信側調整制御部２６は、通知された最適な受信側ディレイのディレイ設定値を可変ディレイヤ２４に、最適な抵抗設定値を可変抵抗３４に、それぞれ設定する（ステップＳ１２８）。 Thus, when the optimum setting value combination is determined from the determination result table, the optimum setting value determination unit 28 notifies the transmission side adjustment control unit 16 and the reception side adjustment control unit 26 of the optimum setting values, and In the buffer 30, it is rewritten as a new preset value. The transmission side adjustment control unit 16 sets the notified optimal transmission side delay setting value in the variable delay layer 20, and the reception side adjustment control unit 26 sets the notified optimal reception side delay setting value in the variable delay layer. 24, an optimum resistance setting value is set in each of the variable resistors 34 (step S128).

以上で、デフォルト設定モード、既設定利用モード、調整モードのいずれかで、調整処理が終わると、調整起動制御部１４からの指示により、送信側調整制御部１６，受信側調整制御部２６は、送信部１８，受信部２２に送受信の許可を指示し、送信部１８，受信部２２と機能回路１０との信号の送受信を再開させる（ステップＳ１３０）。こうして、一連のパラメータ調整処理を完了する。 As described above, when the adjustment process is completed in any one of the default setting mode, the already-set use mode, and the adjustment mode, the transmission side adjustment control unit 16 and the reception side adjustment control unit 26 can The transmission unit 18 and the reception unit 22 are instructed to allow transmission / reception, and transmission / reception of signals between the transmission unit 18 and the reception unit 22 and the functional circuit 10 is resumed (step S130). In this way, a series of parameter adjustment processing is completed.

Ｃ．実施例の効果：
以上説明したように、本実施例においては、ＬＳＩにおける製造バラツキなどが発生して、ウインドウ期間が狭い場合でも、送信側ディレイを変更して、送信すべき信号の送信タイミングを調整することにより、図６（ｃ）に示したように、送信信号の位相と受信信号の位相を一致させ、ＳＢＴＬ信号のウインドウ期間を最大となるようにすることができる。 C. Effects of the embodiment:
As described above, in the present embodiment, even when the manufacturing variation in the LSI occurs and the window period is narrow, by changing the transmission side delay and adjusting the transmission timing of the signal to be transmitted, As shown in FIG. 6C, the phase of the transmission signal and the phase of the reception signal can be matched to maximize the window period of the SBTL signal.

また、本実施例では、伝送回路１００Ａ側における送信側ディレイを変更して、全ディレイについて判定が完了すると、伝送回路１００Ｂ側における送信側ディレイを変更して、同様の判定を行っているので、次のような効果が期待できる。例えば、図６（ｂ）に示したように、伝送回路１００ＡにおけるＡ点での送信信号の方が、伝送回路１００ＢにおけるＢ点での送信信号よりも位相が進んでいる場合には、伝送回路１００Ａ側における送信側ディレイを変更して、伝送回路１００ＡにおけるＡ点での送信信号の位相を遅らせることにより、伝送回路１００ＢにおけるＢ点での送信信号の位相に一致させることができるが、伝送回路１００ＡにおけるＡ点での送信信号の方が、伝送回路１００ＢにおけるＢ点での送信信号よりも位相が遅れている場合には、伝送回路１００Ａ側における送信側ディレイを変更して、伝送回路１００ＡにおけるＡ点での送信信号の位相を遅らせても、伝送回路１００ＢにおけるＢ点での送信信号の位相から離れるだけとなる。そこで、反対に、伝送回路１００Ｂ側における送信側ディレイを変更して、伝送回路１００ＢにおけるＢ点での送信信号の位相を遅らせるようにすれば、伝送回路１００ＡにおけるＡ点での送信信号の位相と伝送回路１００ＢにおけるＢ点での送信信号の位相とを一致させることができる。これにより、結果的に、送信信号の位相と受信信号の位相を一致させることができ、ＳＢＴＬ信号のウインドウ期間を最大となるようにすることができる。 Further, in this embodiment, when the transmission side delay on the transmission circuit 100A side is changed and the determination for all delays is completed, the transmission side delay on the transmission circuit 100B side is changed and the same determination is performed. The following effects can be expected. For example, as shown in FIG. 6B, when the phase of the transmission signal at point A in the transmission circuit 100A is more advanced than the transmission signal at point B in the transmission circuit 100B, the transmission circuit By changing the transmission side delay on the 100A side and delaying the phase of the transmission signal at the point A in the transmission circuit 100A, it is possible to match the phase of the transmission signal at the point B in the transmission circuit 100B. If the phase of the transmission signal at point A in 100A is behind the phase of the transmission signal at point B in transmission circuit 100B, the transmission-side delay on the transmission circuit 100A side is changed to change the transmission signal in transmission circuit 100A. Even if the phase of the transmission signal at the point A is delayed, the transmission signal 100B only deviates from the phase of the transmission signal at the point B. Therefore, conversely, if the transmission-side delay on the transmission circuit 100B side is changed to delay the phase of the transmission signal at the point B in the transmission circuit 100B, the phase of the transmission signal at the point A in the transmission circuit 100A The phase of the transmission signal at point B in the transmission circuit 100B can be matched. As a result, the phase of the transmission signal and the phase of the reception signal can be matched, and the window period of the SBTL signal can be maximized.

Ｄ．変形例：
なお、本発明は上記した実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。 D. Variations:
The present invention is not limited to the above-described examples and embodiments, and can be implemented in various modes without departing from the scope of the invention.

上記した実施例においては、動作モードは、デフォルト設定モード、既設定利用モード、調整モードの３つであったが、本発明はこれに限定されるものではなく、例えば、調整起動信号が入力された場合でも、調整を行わずに処理を完了する「無調整モード」を設けても構わない。デフォルト設定モード、既設定利用モードを省略し、調整モードのみとしても構わない。 In the above-described embodiment, there are three operation modes: the default setting mode, the already-set use mode, and the adjustment mode. However, the present invention is not limited to this, and for example, an adjustment start signal is input. Even in such a case, a “no adjustment mode” may be provided in which the process is completed without adjustment. The default setting mode and the already set use mode may be omitted and only the adjustment mode may be used.

上記した実施例においては、送信側ディレイと受信側ディレイとスレッショルド電圧を複合的に変化させて調整を行う態様であったが送信側ディレイのみを変化させる処理としてもよい。 In the above-described embodiment, the adjustment is performed by changing the transmission side delay, the reception side delay, and the threshold voltage in a composite manner. However, only the transmission side delay may be changed.

図３の例では、受信側ディレイを優先的に変化させているが、スレッショルド電圧を優先的に変化させるようにしてもよいし、送信側ディレイを優先的に変化させるようにしてもよい。また、受信側ディレイ，送信側ディレイ，スレッショルド電圧のうち、少なくとも２つを同時に変化させてもよい。 In the example of FIG. 3, the reception-side delay is preferentially changed. However, the threshold voltage may be preferentially changed, or the transmission-side delay may be preferentially changed. Further, at least two of the reception side delay, the transmission side delay, and the threshold voltage may be changed simultaneously.

上記した実施例では、図２に示したように、伝送回路１００Ａ，１００Ｂは、互いに同一構成であったが、一方の伝送回路のみ、図１に示す構成とし、他方の伝送回路は、送信側の可変ディレイヤ２０のない構成としてもよい。送信側ディレイの変更の範囲が十分広い場合（例えば、信号のサイクルＣＹＬより長い範囲の場合）には、このように、片側の伝送回路のみ、送信側の可変ディレイヤを備える構成であっても、その送信側ディレイの変更により送信信号の位相を遅らせて、そのディレイがサイクルＣＹＬ分となる間に、伝送回路１００ＡにおけるＡ点での送信信号の位相と伝送回路１００ＢにおけるＢ点での送信信号の位相とを一致させることができる。これにより、結果的に、送信信号の位相と受信信号の位相を一致させることができ、ＳＢＴＬ信号のウインドウ期間を最大となるようにすることができる。 In the embodiment described above, the transmission circuits 100A and 100B have the same configuration as each other as shown in FIG. 2. However, only one transmission circuit has the configuration shown in FIG. The variable delayer 20 may be omitted. When the range of change of the transmission side delay is sufficiently wide (for example, in the case of a range longer than the cycle CYL of the signal), even if the transmission circuit on one side only has a variable delay layer on the transmission side, The phase of the transmission signal is delayed by changing the transmission side delay, and the phase of the transmission signal at the point A in the transmission circuit 100A and the transmission signal at the point B in the transmission circuit 100B while the delay becomes the cycle CYL. The phase can be matched. As a result, the phase of the transmission signal and the phase of the reception signal can be matched, and the window period of the SBTL signal can be maximized.

本発明の一実施例としての伝送回路の構成を示すブロック図である。It is a block diagram which shows the structure of the transmission circuit as one Example of this invention. 図１に示す伝送回路が二つ、信号線を介して接続されている様子を示す説明図である。It is explanatory drawing which shows a mode that two transmission circuits shown in FIG. 1 are connected via the signal wire | line. 図１の伝送回路におけるパラメータ調整処理の処理手順を示すフローチャートである。3 is a flowchart showing a processing procedure of parameter adjustment processing in the transmission circuit of FIG. 1. 受信側ディレイの調整方法を示す説明図である。It is explanatory drawing which shows the adjustment method of a receiving side delay. スレッショルド電圧の調整方法を示す説明図である。It is explanatory drawing which shows the adjustment method of a threshold voltage. 送信側ディレイの調整方法を示す説明図である。It is explanatory drawing which shows the adjustment method of a transmission side delay. 送信側ディレイの調整方法を示す説明図である。It is explanatory drawing which shows the adjustment method of a transmission side delay. 送信側ディレイの調整方法を示す説明図である。It is explanatory drawing which shows the adjustment method of a transmission side delay. 同時双方向信号伝送の概要を示す説明図である。It is explanatory drawing which shows the outline | summary of simultaneous bidirectional signal transmission. 送信信号，受信信号の信号波形とＳＢＴＬ信号の信号波形との関係を示す説明図である。It is explanatory drawing which shows the relationship between the signal waveform of a transmission signal and a received signal, and the signal waveform of a SBTL signal.

Explanation of symbols

１０...機能回路
１２...ＳＢＴＬ送受信回路
１４...調整起動制御部
１６...送信側調整制御部
１８...送信部
２０...可変ディレイヤ
２２...受信部
２４...可変ディレイヤ
２６...受信側調整制御部
２８...最適設定値決定部
３０...バッファ
３２...ＰＬＬ回路
３４...可変抵抗
３６...ＳＢＴＬ信号線
３８...調整制御信号線
４０...受信部
１００...伝送回路
１００Ａ，１００Ｂ...伝送回路
２００Ａ，２００Ｂ...クロックドライバ
３００...クロックドライバ
４００...クロック発生回路 DESCRIPTION OF SYMBOLS 10 ... Functional circuit 12 ... SBTL transmission / reception circuit 14 ... Adjustment start control part 16 ... Transmission side adjustment control part 18 ... Transmission part 20 ... Variable delay layer 22 ... Reception part 24. .. Variable Delayer 26 ... Reception Side Adjustment Control Unit 28 ... Optimal Set Value Determination Unit 30 ... Buffer 32 ... PLL Circuit 34 ... Variable Resistor 36 ... SBTL Signal Line 38 ... Adjustment control signal line 40 ... Receiver 100 ... Transmission circuit 100A, 100B ... Transmission circuit 200A, 200B ... Clock driver 300 ... Clock driver 400 ... Clock generation circuit

Claims

A transmission circuit that performs simultaneous bidirectional signal transmission of a signal via a signal line,
A transmission timing setting unit for setting the transmission timing of a signal to be transmitted;
A start instruction unit for instructing a start instruction for starting the adjustment of the setting in the transmission circuit and another transmission circuit connected to the signal line;
After the start instruction, an adjustment signal transmitter that transmits an adjustment signal to the other transmission circuit;
Determining whether or not the received signal can be read by subtracting the transmitted adjustment signal from a combined signal obtained by combining the adjustment signal transmitted to the other transmission circuit and the adjustment signal received from the other transmission circuit. A transmission timing setting adjustment unit for adjusting the setting of the transmission timing based on a result;
A transmission circuit comprising:

The transmission circuit according to claim 1,
The transmission timing setting adjustment unit is configured to maximize a window period formed between the voltage change point of the transmitted adjustment signal and the voltage change point of the received adjustment signal based on the determination result. Further, the transmission circuit adjusts the setting of the transmission timing.

The transmission circuit according to claim 1 or 2,
A setting unit for setting at least one of a recognition timing for recognizing the received signal and a threshold voltage that is a reference for quantization of the received signal;
Determining whether or not the received signal can be read out by subtracting the transmitted adjustment signal from a combined signal obtained by combining the adjustment signal transmitted to the other transmission circuit and the adjustment signal received from the other transmission circuit. A setting adjustment unit that adjusts the setting in the setting unit based on a result;
A transmission circuit further comprising:

A method of adjusting a transmission circuit that performs simultaneous bidirectional signal transmission of a signal via a signal line,
(A) Instructing a start instruction for starting adjustment in the transmission circuit and another transmission circuit connected to the signal line;
(B) a step of transmitting an adjustment signal to the other transmission circuit after the start instruction;
(C) Reading the received signal extracted by subtracting the transmitted adjustment signal from the combined signal obtained by combining the adjustment signal transmitted to the other transmission circuit and the adjustment signal received from the other transmission circuit. Adjusting the setting of the transmission timing based on the determination result of availability;
A method for adjusting a transmission circuit comprising: