JP4860249B2 - 相変化メモリ装置および相変化メモリ装置の製造方法 - Google Patents

Description

本発明は、相変化メモリ装置およびその製造方法に関する。

相変化メモリ装置は、結晶状態によって電気的抵抗が変わる相変化層（カルコゲナイド半導体薄膜等）をメモリセルに利用する素子である。カルコゲナイド半導体とは、カルコゲン元素を含む非晶質（アモルファス）半導体である。

図１２は、カルコゲン元素について説明するための周期律表の一部を示す図である。

図示されるように、カルコゲン元素とは、６族元素のＳ（硫黄）、Ｓｅ（セレン）、Ｔｅ（テルル）のことである。カルコゲナイド半導体の利用分野は、光ディスクと電気的メモリに大別される。電気的メモリの分野で使用されるカルコゲナイド半導体としては、Ｇｅ（ゲルマニウム）、Ｔｅ（テルル）およびＳｂ（アンチモン）の化合物であるＧｅＳｂＴｅ（以下、ＧＳＴという）、あるいは、ＡｓＳｂＴｅやＳｅＳｂＴｅ等が知られている。

図１３（ａ），（ｂ）は各々、相変化メモリの原理を説明するための図である。

カルコゲナイド半導体は、図１３（ａ）に示すように、非晶質半導体の状態１０と、結晶状態３０の２つの安定した状態をとることができ、非晶質状態１０から結晶状態３０に移行させるためには、エネルギー障壁２０を超える熱を供給する必要がある。

図１３（ｂ）に示すように、非晶質状態は高抵抗を示し、これをデジタル値の"１"に対応させ、結晶状態は低抵抗を示し、これをデジタル値の"０"に対応させることにより、
デジタル情報の記憶が可能となる。そして、カルコゲナイド半導体を介して流れる電流量（あるいは電圧降下）の差を検出することによって、記憶情報が"１"であるか、"０"であるかを判定することが可能となる。

カルコゲナイド半導体の相変化のために供給される熱としては、ジュール熱が利用される。すなわち、ピーク値ならびに時間幅が異なるパルスをカルコゲナイド半導体に供給することによって、電極とカルコゲナイド半導体との接触面近傍においてジュール熱を生じさせ、このジュール熱により相変化を生じさせる。

具体的には、カルコゲナイド半導体に、それの溶融点の付近の熱を短時間供給した後に、急速に冷却すれば、カルコゲナイド半導体は非晶質状態になる。一方、カルコゲナイド半導体に溶融点に比べて低い結晶化温度を長時間にかけて供給した後に冷却すれば、カルコゲナイド半導体は結晶状態になる。例えば、ＧＳＴに融点（約６１０℃）の付近の熱を短時間（１〜１０ｎｓ）に供給した後に、急速に冷却（約１ｎｓ）すれば、ＧＳＴは非晶質状態になる。一方、ＧＳＴに結晶化温度（約４５０℃）の熱を長時間（３０〜５０ｎｓ）印加した後に冷却すれば、ＧＳＴは結晶状態になる。

図１３（ｂ）に示すように、非晶質状態から結晶状態に移行させることを「セット（結晶化過程）」といい、このときカルコゲナイド半導体に与えられるパルスを「セットパルス」という。ここで、結晶化に最低限必要な温度（結晶化温度）をＴｃとし、結晶化に最低限必要な時間（結晶化時間）をｔｒとする。その逆に、結晶状態から非晶質状態に移行させることを「リセット（非晶質化過程）」といい、このときカルコゲナイド半導体に与えられるパルスを「リセットパルス」という。このとき、カルコゲナイド半導体に与えられる熱は融点Ｔｍ付近の熱であり、カルコゲナイド半導体は溶融後に急冷される。

図１４（ａ）〜（ｄ）は、相変化メモリ装置の基本的構造と相変化メモリ装置のセット／リセット動作について説明するための図である。

図１４（ａ）に示すように、相変化メモリ装置は基本的に、カルコゲナイド半導体層（相変化層）４４を、上下の電極（４２，４８）で挟み込んだ構造をしている。なお、参照符号４０は基板であり、参照符号４４は電気的絶縁膜である。上側の電極４８には、セットパルス等が印加される端子Ｐが接続され、下側の電極４２は、グランド（基準電位）に固定されている。

図１４（ｂ）に示すように、図１４（ａ）の相変化メモリ装置は抵抗Ｒ１と等価であり、上記のとおり、この抵抗Ｒ１の抵抗値が、アモルファス状態であるか結晶状態であるかによって異なる。図１４（ｂ）の左側に示すように、端子Ｐには、セットパルスＳ１（ピーク値が閾値Ｖｔｈを超えるパルス）、リセットパルスＳ２（Ｓ１よりもピーク値が大きく、かつ幅の短いパルス）、ならびに、リードパルス（ピーク値が閾値Ｖｔｈ未満で、Ｓ１よりも幅広のパルス）が入力される。ここで、Ｖｔｈは、結晶化に必要なジュール熱を発生しうる下限電圧である。

図１４（ｃ）は、セットパルスＳ１と、このセットパルスＳ１の供給によって発生するジュール熱による温度上昇との対応を示しており、上側の図が電圧波形を示し、下側の図が、ジュール熱による温度上昇の様子を示している。

セットパルスＳ１の電圧値は所定の閾値Ｖｔｈを超えており、その時間幅は、ｔ_ｃｒｙである。ｔ_ｃｒｙは、結晶化時間ｔｒ（カルコゲナイド半導体の結晶化に最低限必要な時間）以上である。ジュール熱による温度上昇は、融点Ｔｍよりかなり低く、かつ、結晶化に最低限必要な温度（結晶化温度）Ｔｃよりも高い。

同様に、図１４（ｄ）は、リセットパルスＳ２と、このセットパルスＳ２の供給によって発生するジュール熱による温度上昇との対応を示しており、上側の図が電圧波形を示し、下側の図が、ジュール熱による温度上昇の様子を示している。

図示されるように、リセットパルスＳ２のピーク値は、結晶化のための閾値Ｖｔｈをはるかに超え、かつ、その幅は十分に狭い。これにより、ジュール熱による温度上昇は、カルコゲナイド半導体の融点Ｔｍを超えている。また、温度上昇がピークとなる時点から結晶化温度Ｔｃに至るまでの時間ｔ_ａｍｏは十分に短い。これにより、カルコゲナイド半導体は一旦、溶融した後、急冷されることになり、この結果として、カルコゲナイド半導体はアモルファス状態に復帰する。

以上の説明では、端子ＰからセットパルスＳ１／リセットパルスＳ２を供給する回路方式を採用しているが、回路方式としては、図１５に示すような回路方式でもよい。

図１５は、相変化メモリ装置の回路方式の一例を示す回路図である。

図１５において、抵抗Ｒ１は、相変化メモリ装置と等価な抵抗であり、端子Ｐは、ＶＤＤ（電源電位）に接続されている。Ｍ１〜Ｍ３は、サイズが調整されたＭＯＳトランジスタであり、Ｐ１，Ｐ２，Ｐ３はそれぞれ、セットパルス用端子、リセットパルス用端子およびリードパルス用端子である。

Ｐ１〜Ｐ３の各々によって、ＭＯＳトランジスタＭ１〜Ｍ３のどれをオンさせるかを選択すると共に、ＭＯＳトランジスタＭ１〜Ｍ３の導通時間を制御する。これによって、セット、リセットならびにリードの各動作を実現することができる。

図１６は、相変化メモリ装置（相変化メモリＩＣ）における、リード動作を説明するための回路図である。図１６では、前掲の図と共通する部分には同じ参照符号を付してある。

図１６において、Ｗはワード線を示し、Ｇはグランド線を示し、Ｂはビット線（セットパルスＳ１，リセットパルスＳ２，リードパルスＳ３を入力するための端子Ｐに接続されるパルス入力線である）を示し、Ｒ１は相変化メモリ装置（カルコゲナイド半導体層６０からなる）の等価抵抗を示す。

また、Ｍ４はメモリセル選択のためのＮＭＯＳトランジスタ（スイッチング素子）を示し、Ｒ２は電流／電圧変換抵抗を示し、Ａ１はセンスアンプを示し、参照符号６２は、センスアンプＡ１の基準電圧源を示す。また、Ｉ１は、リード動作時にメモリセルを流れる電流を示し、ＶｏｕｔはセンスアンプＡ１の出力電圧（センシング出力）を示す。

セット動作時（リセット動作時やリード動作時も同じ）には、ワード線ＷをアクティブレベルとしてＮＭＯＳトランジスタＭ４をオンさせ、その後、端子Ｐから、必要なパルス（Ｓ１〜Ｓ３のいずれか）を入力する。リード動作時には、リードパルスＳ３が入力される。

メモリセルを構成するカルコゲナイド半導体層６０がアモルファス状態であるか、結晶状態であるかによって抵抗Ｒ１の抵抗値が異なり、これに対応して、電流Ｉ１の電流量が異なる。したがって、その電流量を電圧値に変換して読み取ることによって、記憶されている情報が"1"であるか"０"であるかを判定することができる。

図１７は、相変化メモリ装置（相変化メモリＩＣ）における、メモリセル部の具体的な構造の一例を示す断面図である。

図１７において、ｐ型の半導体基板７０には、ｎ型層７１，７２（ソース層７１，ドレイン層７２）が形成されており、ゲート絶縁膜７３上にゲート電極７４（ワード線ＷＬに接続される）が設けられている。

参照符号７５，７９は層間絶縁膜である。ｎ型層７１には電極（層間絶縁膜７５を貫通するコンタクトプラグ７６ならびに1層目の導体層からなる電極７８）が接続されており、この電極はグランド線Ｇに接続されている。

また、ｎ型層７２には、層間絶縁膜７５を貫通するコンタクトプラグ７７（例えば、タングステン（Ｗ）からなる）が接続され、このコンタクトプラグ７７には、層間絶縁膜７９を貫通するコンタクトプラグ８０（ヒータ電極：ＴｉＮからなる）が接続されている。

参照符号８２はカルコゲナイド半導体からなる相変化層である。参照符号８１は、極薄い金属膜からなる密着層である。カルコゲナイド半導体層８２と層間絶縁膜７９との密着性は良好とは言えないため、両者の密着強度を向上させるため、密着層８１が設けられている。

参照符号８３は、相変化層８２の上面を覆うように設けられている、２層目の導体層からなる上部電極である。参照符号８４は層間絶縁膜である。上部電極８３には、層間絶縁膜８４を貫通するコンタクト電極８５が設けられており、このコンタクト電極８５には、３層目の導体層からなる電極８６（この電極８６がパルス供給用端子Ｐとなる）が接続されている。

図１７中、相変化層８２内の太い点線Ｘで囲まれて示される領域が、相変化が生じる領域である。層間絶縁膜７９に埋め込まれている電極８０（例えば、チタン窒化物（ＴｉＮ）からなる）は、相変化層８２を流れる電流を絞り込んで電流密度を増大させ、結果的に、相変化領域Ｘにおいてジュール熱を効率的に発生させるのに寄与する働きをするため、ヒータ電極（加熱電極）と呼ばれる（以下、ヒータ電極という）。

相変化層８２を流れる電流の電流密度は、ヒータ電極８０と相変化層８２との接触面積が減少すればするほど増加し、これに伴い、発生するジュール熱は増大する。よって、ヒータ電極８０と相変化層８２との接触面積は十分に狭く（例えば、フォトリソグラフィの最小の設計寸法で決まる面積）に設定される。

図１４（ａ）に記載したような、相変化層を上下の電極で挟み込んだ構造の相変化メモリ装置は、例えば、特許文献１に記載されている。また、この特許文献１には、電極を介して熱が逃げ、相変化メモリ装置の相変化過程における熱効率が低下するのを抑制するために、下側の電極（ヒータ電極）を先端が尖った形状として、その電極と相変化層との間の接触面積を最小化する技術が示されている。
特開２００３−３３２５２９号公報

本発明の発明者は、図１７に示すような構造の相変化メモリ装置について種々、検討したが、その結果、以下のような不都合が生じ得ることがわかった。

すなわち、図１７の相変化メモリ装置では、相変化層８２の相変化領域Ｘにおいて発生した熱が、ヒータ電極８０を介して下方に伝達され、コンタクトプラグ７７に達し、そして、このコンタクトプラグ７７から放熱される、という放熱ルートが存在する。この放熱ルートは、相変化メモリ装置の構造上、必然的に生じるものである。

但し、ここで注目すべき点は、コンタクトプラグ７７とヒータ電極８０の材料が相違し、この材料の相違に起因して、コンタクトプラグ７７の放熱性が必然的に高くなる、という点である。

つまり、コンタクトプラグ７７は、電気抵抗を減少させるという観点から低抵抗の材料（例えば、タングステン（Ｗ））で構成され、一方、ヒータ電極８０は、ジュール熱を効率的に発生させるという観点から、高抵抗の材料（例えば、チタン窒化物（ＴｉＮ））によって構成されている。そして、金属材料の場合、導電率（抵抗率の逆数）が大きい材料は、同様に熱伝導率も大きいという特性があるため、低抵抗（つまり、導電率が大）のコンタクトプラグ７７は、高抵抗（つまり、導電率が小さい）のヒータ電極８０に比べて、熱伝導率も高くなり、ゆえに、コンタクトプラグ７７が、放熱性が良好なヒートシンク（放熱フィン）として機能してしまうことになる。

上記のとおり、カルコゲナイド半導体層の相変化は、電流を流すことによるジュール熱を利用して実現されるため、ジュール熱が、ヒータ電極、ならびに、その下に位置するコンタクトプラグや配線を介して放熱されてしまうことは、熱効率の低下につながり、好ましくない。

そのような熱効率の低下は、単体の相変化メモリ装置や集積度の低い相変化メモリＩＣを試作する段階では、さほど問題とならないが、微細化プロセスを利用して、高集積度の相変化メモリ装置を、実際に量産しようとする段階では、大きな問題となり得る。

すなわち、相変化メモリ装置の大容量化のためには、メモリセルのサイズを小さくする必要があり、そのため、リセット電流（相変化層を結晶状態からアモルファス状態にするための電流）の低減が重要な課題となっている。したがって、相変化層の底面に接触しているコンタクト電極層が、放熱性に優れたヒートシンク（放熱フィン）として機能してしまう構造は、熱効率を低下させ、リセット電流の電流量の低減を阻む要因となる。

かといって、コンタクトプラグからの放熱の抑制（発熱効率の増大）を重視し、コンタクトプラグを高抵抗の材料で形成すると、今度は、半導体基板とのコンタクト抵抗が増大して電流が減少してしまう。この場合、メモリセル選択用のトランジスタのサイズ（Ｗ／Ｌ）を大きくする必要があり、素子の微細化（相変化メモリ装置の大容量化）の妨げとなる。

このように、ヒータ電極の直下においては放熱を抑制し、半導体基板との接触抵抗は小さするという、メリハリのあるデバイス設計をしづらいという問題がある。

この対策としては、ＮＭＯＳトランジスタのドレイン層に接触するタングステン（Ｗ）からなるコンタクトプラグ７７を、直接にヒータ電極８０に接触させるのではなく、ヒータ電極８０と同じ材料（ＴｉＮ）からなる新たなコンタクトプラグを介して接触させる構造を採用することが考えられる。

つまり、半導体基板とヒータ電極とを電気的に接続するために、半導体基板との接触抵抗を低減した低抵抗のコンタクトプラグ（例えば、Ｗからなる）を形成し、この低抵抗のコンタクトプラグ上に、ヒータ電極と同じ材料（例えば、ＴｉＮ）からなるコンタクトプラグを形成し、この高抵抗のコンタクトプラグ上にヒータ電極（例えば、ＴｉＮからなる）を形成するものである。

しかし、この場合、半導体基板とヒータ電極との間に、異なる層に属する２段のコンタクトプラグが存在することになり、デバイスの階層が増え、製造工数が増大する。また、２段のコンタクトプラグの間に位置ずれが発生する可能性もある。したがって、大規模な
相変化メモリ装置の量産化の妨げとなる。

なお、特許文献１記載の技術では、相変化層とヒータ電極との接触界面における放熱を問題としており、本発明が解決しようとする、「ヒータ電極を介して伝達された熱が下地の電極を介して放熱される」という課題については、何らの言及、示唆もなく、したがって、特許文献１の技術は、上記課題に対する解決策を提示しない。また、特許文献１記載の技術は、ヒータ電極の先端部の形状を鋭角形状に加工する必要があり、この点、相変化メモリ装置の製造方法が複雑化するのは否めない。

本発明はこのような考察に基づいてなされたものであり、その目的は、相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、大規模な相変化メモリ装置の量産を可能とすることにある。

本発明の相変化メモリ装置は、相変化層と、この相変化層に一端が接触するヒータ電極と、このヒータ電極の他端に接触する第１の導電材料からなる第１の導電材料プラグと、前記第１の導電材料よりも導電率、熱伝導率が共に高い第２の導電材料からなる第２の導電材料プラグとが、両プラグが一つのコンタクトホール内で積み重ねられ、かつ、前記ヒータ電極と前記第２の導電材料プラグとが重なりを有する態様にて接触して構成される異種材料コンタクトプラグと、この異種材料コンタクトプラグの前記第２の導電材料プラグに電気的に接続される導電体層と、を有する。

「異種材料コンタクトプラグ」を用いて、放熱の抑制と、良好な導電性の確保と、を両立させるものである。ここで、「コンタクトプラグ」とは、「一つの電子回路要素と他の電子回路要素とを電気的に接続するために使用される電極」のことであり、一般的には、絶縁膜に埋め込まれて形成される。また、「異種材料コンタクトプラグ」とは、「少なくとも２種類の導電材料層（導電材料プラグ）を面により接触させて構成される複合型のコンタクトプラグ」である。従来のコンタクトプラグとして、薄いバリアメタル（例えば、下地のシリコン基板との良好な電気的接続を確保するために補助的に設けられるチタン層など）を堆積した後、比抵抗の小さな金属（例えば、タングステン）を絶縁膜中に埋め込んだ構造をもつものがあるが、この従来構造のプラグは、本発明でいう「異種材料コンタクトプラグ」には該当しない。その理由は、従来のコンタクトプラグにおいて、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、電流経路を提供する部分）は、あくまで比抵抗の小さな金属（タングステン等）からなる部分のみであり、バリアメタルは、半導体装置の良好な製造を可能とするために設けられているにすぎないからである。本発明でいう「異種材料コンタクトプラグ」は、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、コンタクトプラグとして機能する部分）が少なくとも２つ存在し、その２つのコンタクトプラグが異なる導電材料で構成され、かつ、各コンタクトプラグが一体化されて複合型のコンタクトプラグを構成しているものである。但し、本発明でいう「異種材料コンタクトプラグ」に含まれる導電材料が、上記のバリアメタルとしての機能を兼ね備える場合もあり得る。そして、「本発明の異種材料コンタクトプラグ」は、ヒータ電極と、導電体層（半導体基板に設けられる拡散層、拡散層上に設けられる金属やポリシリコン層等、その他、電子回路の一部を構成する導電体層を広く含む）とを電気的に接続するために使用される。そして、ヒータ電極と接触する部分には、比抵抗が大きい（熱伝導率が小さく、導電率も小さい）第１の材料からなる第１の導電材料プラグを使用しているため、ヒータ電極を伝わってくる熱の放熱を抑制することができる。一方、第２の導電材料プラグは、比抵抗が小さい（導電率および熱伝導率が共に大きい）第２の導電材料により構成し、この第２の導電材料プラグによって、異種材料コンタクトプラグ全体の電気抵抗を十分に低減する。導電体層は、第２の導電材料プラグに電気的に接続される。各プラグは一つのコンタクトホール内に積層形成され、第１の導電材料プラグの底面と第２の導電材料プラグの上面が接触し、各プラグの側面同士は接触しない。また、ヒータ電極と第２の導電材料プラグとが重なりを有している。つまり、ヒータ電極の直下に第２の導電材料プラグが存在する。上記のとおり、第１の導電材料プラグは、高抵抗であり、放熱が抑制されるため、相変化メモリ装置における書き込み時（特にリセット時）の熱効率が改善される。また、第１の導電材料プラグの下には、低抵抗の第２の導電材料プラグが存在するため、コンタクトプラグ全体の抵抗は低く抑えることができる。したがって、メモリセル選択素子としてのトランジスタのサイズ（Ｗ／Ｌ）を大きくしなくても、必要な電流を確保することができ、相変化メモリ装置（相変化メモリＩＣ）の微細化、大容量化が可能となる。また、本発明の異種材料コンタクトプラグでは、一つのコンタクトホール内に２種類のプラグ（第１および第２の導電材料プラグ）が積層形成されているのであり、異なる層に属する第１および第２のプラグ同士を接続しているのではないため、本発明によって層の数が増えて製造工程が複雑化することがない。また、両プラグ同士が積み重ねられているため、占有面積が増大せず、したがって、相変化メモリの集積度の向上に貢献するという利点がある。また、ヒータ電極の下側における放熱の問題が解消されるため、その他の部分では、電極や配線材料として、比抵抗の小さい材料をより自由に選択することができるようになり、材料選択の自由度が増加するという利点もある。また、両コンタクトプラグが積層形成されているため、異種材料コンタクトプラグを使用したとしても占有面積が増大しないという利点もある。

また、本発明の相変化メモリの一態様では、前記第２の導電材料プラグの体積は、前記第１の導電材料プラグの体積よりも大きい。

第１の導電材料プラグは、ヒータから伝達されてくる熱の放熱の抑制を優先させて設けられているが、この部分において、電気抵抗が若干、上昇するのは否めない。ただし、第１の導電材料プラグの体積に比べて、良導電性の材料からなる第２の導電材料プラグの体積が大きければ、異種材料コンタクトプラグにおける電気抵抗は、第２の導電材料プラグによって支配的に決定される。したがって、異種材料コンタクトプラグ全体としての抵抗値は、十分低く抑えることが可能となり、回路動作上の問題は、何ら生じない。

また、本発明の相変化メモリ装置の他の態様では、前記異種材料コンタクトプラグにおける前記第１の導電材料プラグは、前記ヒータ電極を構成する主成分の金属材料を含み、また、前記第２の導電材料プラグは、前記相変化メモリ装置における接地電位用の電極または配線を構成する主成分の金属材料を含む。

第１の導電材料プラグは、このプラグに接触されるヒータ電極の主成分の金属材料を含んでいる点（つまり、第１の導電材料プラグはヒータ電極と同種の金属材料からなる点）を明らかとし、同様に、第２の導電材料プラグは、低抵抗が要求される接地電極や接地配線の主成分の金属材料を含んでいる点（つまり、第２の導電材料プラグは、接地電極や接地配線と同種の金属材料からなる点）を明らかとしたものである。

また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料プラグを構成する前記第１の導電材料は、前記ヒータ電極を構成する金属材料と同じ金属材料からなり、また、前記第２の導電材料プラグは、前記相変化メモリ装置における接地電位用の電極または配線を構成する主成分の金属材料と同じ金属材料からなる。

第１の導電材料プラグは、このプラグに接触されるヒータ電極と同じ金属材料からなる点（つまり、第１の導電材料プラグはヒータ電極と同じ金属材料からなる点）を明らかとし、同様に、第２の導電材料プラグは、低抵抗が要求される接地電極や接地配線と同じ金属材料からなる点（つまり、第２の導電材料プラグは、接地電極や接地配線と同じ金属材料からなる点）を明らかとしたものである。

また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ），ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ），タングステン（Ｗ）のいずれかの金属、または前記金属の窒化物、あるいは前記金属のシリサイドを含む。

第１の導電材料プラグの材料として使用可能な、主成分となり得る金属材料を列記したものである。これらの金属材料は、ヒータ電極としても使用可能な材料である。いずれの金属材料も、シリコン系ＬＳＩで使用されているアルミニュウム（Ａｌ）や銅（Ｃｕ）と比べて、導電率、熱伝導率が共に小さい。但し、これらの金属材料の中には、第２の導電材料プラグの材料としても使用できるものも含まれている。

また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含む。

第１の導電材料プラグとして使用可能な金属材料を、具体的に例示列記したものである。これらは、ヒータ電極の材料となり得る金属材料である。

本発明の相変化メモリ装置の他の態様では、前記第２の導電材料プラグを構成する前記第２の導電材料は、タングステン（Ｗ），アルミニュウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを含む。

第２の導電材料プラグの材料となり得る金属材料を、例示列挙したものである。上記のとおり、これらの金属材料は、基本的に接地電極や接地配線の材料として使用可能である。ただし、これらの金属材料の中には、第１の導電材料プラグの材料としても使用可能なものが含まれている。

また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料の比抵抗は、前記第２の導電材料の比抵抗の１０倍以上である。

第１／第２の導電材料プラグの構成材料（第１／第２の導電材料）間の比抵抗のオーダーの相違を例示したものである。第１／第２の導電材料間では、導電率、熱伝導率共に、概ね１０倍程度の差があるのが好ましい（ただし、これに限定されるものではない）。
そして、材料を適切に選択すれば、導電率、熱伝導率共に、その程度の差を実現するのは、それほどむずかしいことではない。

また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料プラグは、層間絶縁膜に設けられたコンタクトホールの上側の空間に埋め込まれた窒化チタン（ＴｉＮ）を含む金属材料により形成されたプラグであり、前記第２の導電材料プラグは、前記コンタクトホールの下側の空間に埋め込まれた、タングステン（Ｗ）を含む金属材料にて形成されたプラグである。

窒化チタン（ＴｉＮ）を含む第１の導電材料プラグと、タングステン（Ｗ）を含む第２の導電材料プラグとを、共通のコンタクトホール内で上下関係をもたせて埋め込むことによって、異種材料コンタクトプラグを形成したものである。窒化チタン（ＴｉＮ）とタングステン（Ｗ）の組み合わせは相性が良く、良導電性の確保と放熱の抑制の双方に関して、安定した特性を得ることができる。

また、本発明の相変化メモリ装置の他の態様では、メモリセル選択用のスイッチング素子をさらに有し、前記スイッチング素子の一極が、前記異種材料コンタクトプラグを構成する前記第２の導電材料プラグに電気的に接続される。

メモリセル選択用のスイッチング素子（絶縁ゲート型電界効果トランジスタ、バイポーラトランジスタ、ＰＮ接合ダイオード、ショットキーバリアダイオード等）の一極が、異種材料コンタクトプラグを介してヒータ電極に電気的に接続され、これによって、メモリセルが構成されている点を明らかとしたものである。

また、本発明の相変化メモリ装置は、半導体基板内または半導体基板上に設けられるメモリセル選択用のスイッチング素子と、第１の導電材料プラグと、この第１の導電材料よりも導電率、熱伝導率が共に高い第２の導電材料プラグとが、積み重ねられて構成される異種材料コンタクトプラグと、前記第１の導電材料プラグに接続され、かつ、前記第２の導電材料プラグと重なりを持つヒータ電極と、このヒータ電極に接続される相変化層と、この相変化層に接続される電極層と、を有する。

本発明の相変化メモリ装置の全体の基本的な構成を明らかとしたものである。すなわち、半導体製造プロセス技術により、スイッチング素子、異種材料コンタクトプラグ、ヒータ電極、相変化層、電極端子を順次、形成して構成される相変化メモリ装置（相変化メモリＩＣ）である。

また、本発明の異種材料コンタクトプラグの製造方法は、半導体基板上に形成される層間絶縁膜の一部を選択的にパターニングしてコンタクトホールを形成する第１の工程と、前記コンタクトホール内に、前記第２の導電材料を埋め込み、さらにエッチバックすることによって、前記第２の導電材料の上面が前記コンタクトホールの上面よりも低くなるようにし、これによって、前記第２の導電材料プラグを形成する第２の工程と、前記コンタクトホール内の前記第２の導電材料プラグ上に、前記第１の導電材料を埋め込み、これによって、前記第１の導電材料プラグを形成する第３の工程と、を含む。

金属材料の埋め込み技術ならびにエッチング技術を用いて、コンタクトホール内の下側の空間に第２の導電材料を埋め込んだ後、そのコンタクトホール内の上側の空間に第１の導電材料を埋め込んで、異種材料コンタクトプラグを形成するものである。

また、本発明の相変化メモリ装置の製造方法は、半導体基板内または半導体基板上にメモリセル選択用のスイッチング素子を形成する第１の工程と、本発明の異種材料コンタクトプラグの製造方法を用いて、前記第２の導電材料プラグが前記スイッチング素子の一極に電気的に接触するように、前記異種材料コンタクトプラグを形成する第２の工程と、ヒータ電極の下面が、前記第１の導電材料プラグの上面に接触するように前記ヒータ電極を形成する第３の工程と、前記ヒータ電極の上面に、相変化層の下面が接触するように前記相変化層を形成する第４の工程と、前記相変化層の上面の少なくとも一部に接続される電極層を形成する第５の工程と、を含む。

スイッチング素子、異種材料コンタクトプラグ、ヒータ電極、相変化層、電極層を順次、形成して、相変化メモリ装置（相変化メモリＩＣ）を製造するものである。異種材料コンタクトプラグは、上述した本発明の異種材料コンタクトプラグの製造方法により製造される。この製造方法によって、汎用的な製造技術を使用して（特別な製造工程を設けることなく）、放熱の抑制と電気抵抗の低減という、相反する要求を共に満足させて、大規模な相変化メモリ装置を実現することができる。

また、本発明の相変化メモリ装置の製造方法の一態様では、前記第２の工程において、異種材料コンタクトプラグを形成する際、前記スイッチング素子の他極を接地電位とするための接地電位用プラグも形成する。

製造工程の共用化を図り、異種材料コンタクトプラグと接地電位用プラグを同時に形成するものである。これにより、製造工程数を減らすことができる。

また、本発明の相変化メモリ装置の製造方法の他の態様では、前記スイッチング素子は、絶縁ゲート型電界効果トランジスタであり、この絶縁ゲート型電界効果トランジスタのゲート電極を形成する際、そのゲート電極を構成する導電材料層の上面ならびに側面に電気的絶縁層を形成する。

本発明の相変化メモリ装置では、異種材料コンタクトプラグが、メモリセル選択用絶縁ゲート型電界効果トランジスタ（ＭＯＳトランジスタ）の近傍に形成されることから、相変化メモリ装置の集積度が高まると、異種材料コンタクトプラグとＭＯＳトランジスタのゲート電極とがショートするような場合も想定されるため、ゲート電極を構成する導電材料層（ドープトポリシリコン層等）の上面ならびに側面を絶縁膜で覆って、問題が生じないようにするものである。ゲート電極を構成する導電材料層の側面は、例えばＣＶＤ法によって絶縁膜のサイドウオールを形成することにより被覆することができ、その導電材料層の上面は、例えば、ゲート電極形成時に窒化膜を積層形成してパターニングすることによって被覆することができる。

本発明では、異種材料コンタクトプラグを使用して、ヒータに接触する第１の導電材料プラグは熱伝導率が小さい材料（比抵抗が大きい材料）により構成し、一方、スイッチング素子や電極、配線（すなわち導電層）に接続される第２の導電材料プラグは低抵抗の材料により構成し、これによって、ヒータ電極の近傍における放熱の抑制（すなわち、相変化メモリ装置における書き込み時（特にリセット時）の熱効率の改善）と、電気回路の抵抗値の低減とを両立させることができる。

すなわち、ヒータ電極の直下には、高抵抗の第１の導電材料プラグが存在することから、放熱を抑えることができる。一方、第１の導電材料プラグの下には、低抵抗の第２の導電材料プラグが存在するため、コンタクトプラグ全体の等価抵抗（コンタクト抵抗）は上昇しない。したがって、メモリセル選択素子としてのトランジスタのサイズ（Ｗ／Ｌ）を大きくしなくても、必要な電流を確保することができ、相変化メモリ装置（相変化メモリＩＣ）の微細化、大容量化が可能となる。

また、本発明の異種材料コンタクトプラグでは、一つのコンタクトホール内に２種類のプラグ（第１および第２の導電材料プラグ）が積層形成されているのであり、異なる層に属する第１および第２のプラグ同士を接続しているのではない。したがって、本発明によって層の数が増えて、製造工程が複雑化することがない。

また、両プラグ同士が積み重ねられているため、異種材料コンタクトプラグを使用したとしても占有面積が増大せず、したがって、相変化メモリの集積度の向上に貢献するという利点がある。

また、ヒータ電極を介して伝達される熱の放熱対策がなされているため、その他の電極や配線の材料として、導電率が低い金属材料（タングステン（Ｗ）の他、シリコン系のＬＳＩで使用されているアルミニュウム（Ａｌ），銅（Ｃｕ）など）を安心して使用することができるようになり、材料選択の自由度が増大し、大規模な相変化メモリの製造が可能となる。

また、第１の導電材料プラグの体積に比べて、良導電性の材料からなる第２の導電材料プラグの体積が大きければ、異種材料コンタクトプラグにおける電気抵抗は、第２の導電材料プラグによって支配的に決定され、異種材料コンタクトプラグ全体としての抵抗値は、十分低く抑えることが可能となり、配線長が長くなっても、回路動作上の問題は生じない。

また、第１の導電材料プラグの材料としては、ヒータ電極と同種あるいは同じ金属材料を使用すればよく、第２の導電材料プラグの材料としては、接地電位用配線や電極と同種あるいは同じ金属材料を使用すればよく、したがって、本発明は、製造プロセスに負担をかけずに実現することができる。

また、第１／第２の導電材料プラグの構成材料（第１／第２の導電材料）における、導電率と熱伝導率は、共に、概ね１０倍程度の差があるのが好ましい。この程度の差であれば、例えば、第１の導電材料としてＴｉＮ（窒化チタン）を使用し、第２の導電材料としてＷ（タングステン）を使用することによって、概ね実現することが可能である。

また、本発明によれば、金属材料の埋め込み技術ならびにエッチング技術を用いて、コンタクトホール内の下側の空間に第２の導電材料を埋め込んだ後、そのコンタクトホール内の上側の空間に第１の導電材料を埋め込んで、異種材料コンタクトプラグを形成することができる。

また、本発明によれば、汎用的な製造技術を使用して（特別な製造工程を設けることなく）、放熱の抑制と電気抵抗の低減という、相反する要求を共に満足させて、大規模な相変化メモリ装置（メモリセル選択用のスイッチング素子、異種材料コンタクトプラグ、ヒータ電極、相変化層、電極端子を有する相変化メモリＩＣ）を製造することが可能となる。

また、製造工程の共用化して、異種材料コンタクトプラグと接地電位用プラグを同時に形成することにより、製造工程数を減らすことができる。

また、ゲート電極を構成する導電材料層（ドープトポリシリコン層等）の上面ならびに側面を電気的絶縁膜で被覆することによって、ゲート電極と異種材料コンタクトプラグとのショートを防止できる。

本発明によれば、特別な技術を用いることなく、汎用的な半導体製造技術のみを用いて、相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とすることができる。

次に、本発明の実施形態について、図面を参照して説明する。
（第１の実施形態）

以下の説明において、「コンタクトプラグ」とは、「一つの電子回路要素と他の電子回路要素とを電気的に接続するために使用される電極」のことであり、一般的には、絶縁膜に埋め込まれて形成される。

また、「異種材料コンタクトプラグ」とは、「少なくとも２種類の導電材料層（導電材料プラグ）を面により接触させて構成される複合型のコンタクトプラグ」である。従来のコンタクトプラグとして、薄いバリアメタル（例えば、下地のシリコン基板との良好な電気的接続を確保するために補助的に設けられるチタン層など）を堆積した後、比抵抗の小さな金属（例えば、タングステン）を絶縁膜中に埋め込んだ構造をもつものがあるが、この従来構造のプラグは、本発明でいう「異種材料コンタクトプラグ」には該当しない。その理由は、従来のコンタクトプラグにおいて、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、電流経路を提供する部分）は、あくまで比抵抗の小さな金属（タングステン等）からなる部分のみであり、バリアメタルは、半導体装置の良好な製造を可能とするために設けられているにすぎないからである。

本発明でいう「異種材料コンタクトプラグ」は、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、コンタクトプラグとして機能する部分）が少なくとも２つ存在し、その２つのコンタクトプラグが異なる導電材料で構成され、かつ、各コンタクトプラグが一体化されて複合型のコンタクトプラグを構成しているものである。但し、本発明でいう「異種材料コンタクトプラグ」に含まれる導電材料が、上記のバリアメタルとしての機能を兼ね備える場合もあり得る。

また、本発明でいう「異種材材料コンタクトプラグ」は、ヒータ電極と、導電体層（すなわち、シリコン基板に形成された拡散層、金属電極や配線、あるいは他のコンタクトプラグ等）とを電気的に接続するために使用される。

以下、具体的に説明する。

図１は、本発明の相変化メモリ装置の特徴的な構造の一例を説明するための図であり、（ａ）は、本発明の相変化メモリ装置の要部構成の一例を示す図であり、（ｂ）は、比較例としての、ヒータ電極とコンタクトプラグとの接続構造の従来例を示す図である。

図１（ａ）において、ＮＭＯＳトランジスタ（Ｎチャネル絶縁ゲート型電界効果トランジスタ）Ｍは、メモリセルを選択するためのスイッチング素子であり、そのゲートは、ワード線ＷＬ１に接続されている。

そして、ＮＭＯＳトランジスタ（Ｍ）のソースは、接地電位用金属プラグ１００（材料βからなる）ならびに接地電位用配線（グランド配線：同様に材料βからなる）１０２を介して接地電位（ＧＮＤ：基準電位）に接続されている。

また、ＮＭＯＳトランジスタ（Ｍ）のドレインは、異種材料コンタクトプラグ１０４の第２の導電材料プラグ１０８に電気的に接続されている。

異種材料コンタクトプラグ１０４は、図示されるように、第１の導電材料プラグ（第１の導電材料αからなる）１０６と、第２の導電材料プラグ（第２の導電材料βからなる）１０８とで構成され、両プラグ（１０６，１０８）は積み重ねられている。つまり、各プラグは積層形成され、第１の導電材料プラグ１０６の底面と第２の導電材料プラグ１０８の上面が接触し、各プラグの側面同士は接触しない。また、ヒータ電極１１０と第２の導電材料プラグ１０８とが重なりを有している。つまり、ヒータ電極１１０の直下に第２の導電材料プラグ１０８が存在する。

また、第１の導電材料プラグ１０６の比抵抗をＲ１１とし、第２の導電材料プラグ１０８の比抵抗をＲ１０とした場合、Ｒ１１<Ｒ１０の関係にある。

ここで、比抵抗（ρ）は、電気抵抗率、体積抵抗率とも呼ばれ、その逆数（１／ρ）が導電率（電気伝導率、比電気伝導度とも呼ばれる）である。本発明では、「比抵抗」と「導電率」という用語を採用する。金属材料において、電流が流れ易い材料は、熱も伝達し易いという性質があるため、「比抵抗が大きな材料」は、すなわち、「導電率ならびに熱伝導率が共に大きな材料」ということができる。したがって、図１の導電材料αとβを比較すると、導電率、熱伝導率に関しては、α<βの関係にある。

第１の導電材料プラグ１０６（第１の導電材料αからなる）の上面には、ヒータ電極（下部電極：第１の導電材料αからなる）１１０の底面が接触している。つまり、ヒータ電極１１０と第１の導電材料プラグ１０６とは、同じ材料α（このαは、具体的にはヒータ電極として使用可能な材料ということができる）で構成されている。したがって、ヒータ電極１１０を下方に伝わってくる熱が逃げにくい構造となっている。

この点に関し、図１（ｂ）の従来構造の場合、ヒータ電極１１０は、第２の導電材料プラグ１０８（良導電性で、かつ熱伝導率も高い第２の導電材料βからなる）と接触していることになり、したがって、ヒータ電極１１０を下方に伝わってくる熱が逃げ易い構造となっている。

一方、第２の導電材料プラグ１０８は、接地電位用プラグ１００や接地配線１０２と同じ、あるいは同種の低抵抗の材料βにて形成されており、これによって、異種材料コンタクトプラグ１０４全体としての抵抗値は、小さく保つことができる。

また、図１（ａ）において、ヒータ電極１１０の上面は、相変化層（ここではＧＳＴとする）１１４の底面に接触している。ヒータ電極１１０と相変化層１１４との接触面１１２の近傍が、相変化が生じる相変化領域となる。

相変化層１１４の上面には、上部電極（電極層）１１６が形成されている。この上部電極１１６は、コンタクトプラグ（コンタクトプラグ）１１８を介して電極端子１１９に接続されている。

このような構造をもつ本実施形態の相変化メモリ装置によれば、書き込み時（特にリセット時）の熱効率の改善と、低抵抗な回路の実現と、を両立することができる。この効果は、異種材料コンタクトプラグ１０４を採用することによって得られる。

すなわち、第１の導電材料プラグ１０６は、高抵抗であり、放熱が抑制されるため、相変化メモリ装置における書き込み時（特にリセット時）の熱効率が改善される。また、第１の導電材料プラグの下には、低抵抗の第２の導電材料プラグ１０８が存在するため、コンタクトプラグ全体の抵抗は低く抑えることができる。したがって、メモリセル選択素子としてのトランジスタ（Ｍ）のサイズ（Ｗ／Ｌ）を大きくしなくても、必要な電流を確保することができ、相変化メモリ装置（相変化メモリＩＣ）の微細化、大容量化が可能となる。

また、本発明の異種材料コンタクトプラグ１０４では、一つのコンタクトホール内に２種類のプラグ（第１および第２の導電材料プラグ）が積層形成されているのであり、異なる層に属する第１および第２のプラグ同士を接続しているのではないため、本発明によって層の数が増えて製造工程が複雑化することがない。

また、両プラグ（１０６，１０８）同士が積み重ねられているため、占有面積が増大せず、したがって、相変化メモリの集積度の向上に貢献するという利点がある。また、ヒータ電極の下側における放熱の問題が解消されるため、その他の部分では、電極や配線材料として、比抵抗の小さい材料をより自由に選択することができるようになり、材料選択の自由度が増加するという利点もある。

また、両コンタクトプラグが積層形成されているため、異種材料コンタクトプラグを使用したとしても占有面積が増大しないという利点もある。

以下、異種材料プラグ１０４の好ましい態様と、その特徴を列記する。

（１）異種材料プラグ１０４は、第１の導電材料プラグ１０６と第２の導電材料プラグ１０８とで構成され、第１の導電材料プラグ１０６を構成する第１の導電材料αと、第２の導電材料プラグ１０８を構成する第２の導電材料βとは、以下の関係がある。すなわち、先に説明したように、「比抵抗」に関しては、α>βの関係にある。また、「導電率」および「熱導電率」に関しては、α<βの関係を満たす。

例えば、第１の導電材料αとしてＴｉ（チタン：導電率２．３４×１０６／ｍΩ，熱伝導率２１．９Ｗ／ｍ・Ｋ）を使用する場合には、第２の導電材料βとして、導電率、熱伝導率が共により大きなタングステン（Ｗ：導電率１８．９×１０６／ｍΩ，熱伝導率１７４Ｗ／ｍ・Ｋ）を使用する。

なお、以下の（２），（３）にて、第１および第２の導電材料として使用可能な材料名を例示列挙するが、一つの金属材料が、（２），（３）のいずれにも記載されるものがある（タングステン、モリブデンなど）。つまり、タングステンやモリブデンは、第１および第２の導電材料のいずれにもなり得る。本発明の場合、材料自体というよりは、材料の組合せに特徴があり、比抵抗に関しては、α>βの関係を満たすこと（すなわち「導電率」および「熱導電率」に関しては、α<βの関係を満たすこと）が重要である。

（２）第１の導電材料プラグ１０６は、導電率よりも熱伝導率を重視し、熱伝導を抑制するという観点から選ばれる第１の導電材料α（例えば、窒化チタン（ＴｉＮ））からなる。第１の導電材料αは、ヒータ電極１１０と同じ材料、あるいは同種の材料（主成分が同じ材料）からなるのが好ましい。

具体的には、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ），ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ），タングステン（Ｗ）のいずれかの金属、または前記金属の窒素物、あるいは前記金属のシリサイドを含む材料を使用することができる。さらに具体的には、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含む材料を使用することができる。

（３）一方、第２の導電材料プラグ１０８は、熱伝導率よりも導電率を重視し、回路の低抵抗化を実現できるという観点から選ばれる第２の導電材料β（例えば、タングステン
（Ｗ））からなる。

第２の導電材料βは、低抵抗性が要求される接地電位用プラグ１００や接地電位用配線（グランド配線）１０２と同じ材料、あるいは同種の材料（主成分が同じ材料）からなるのが好ましい。具体的には、タングステン（Ｗ），アルミニュウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを使用することができる。

（４）第１および第２の導電材料（α，β）の主成分となり得る金属材料の導電率、熱伝導率の数値オーダーは、概ね、以下のとおりである（ただし、これに限定されるものではなく、好ましい態様の例示である）。

すなわち、第１の導電材料プラグ１０６を構成する主成分の金属材料（第１の導電材料α）は、１．０×１０^６／ｍΩオーダーの導電率ならびに１０．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、一方、第２の導電材料プラグ１０８を構成する主成分の金属材料（第２の導電材料β）は、１０．０×１０^６／ｍΩオーダーの導電率ならびに１００．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、導電材料αとβでは、導電率、熱伝導率共に、概ね１０倍（好ましくはそれ以上）の差があるのが望ましい。

ちなみに、第１および第２の導電材料α，βの主成分の候補となり得る金属材料の導電率と熱伝導率は、以下のとおりである。以下の記載では、導電率をＣ，熱伝導率をＰと略記する。
（第１の導電材料αの主成分の候補）
Ｔｉ（チタン）：Ｃ＝２．３４×１０^６／ｍΩ，Ｐ＝２１．９Ｗ／ｍ・Ｋ
Ｎｂ（ニオブ）：Ｃ＝６．９３×１０^６／ｍΩ，Ｐ＝５３．７Ｗ／ｍ・Ｋ
Ｔａ（タンタル）：Ｃ＝７．６１×１０^６／ｍΩ，Ｐ＝５７．５Ｗ／ｍ・Ｋ
Ｚｒ（ジルコニウム）：Ｃ＝２．３６×１０^６／ｍΩ，Ｐ＝２２．７Ｗ／ｍ・Ｋ
ＴｉＮ（窒化チタン）：金属の窒化物は、その金属の性質を引き継ぐため、Ｔｉ（チタン）の特性に準じる特性をもつと考えられる。なお、金属窒化物の薄膜をＣＶＤ法で形成する場合、原材料ガスによって特性が変化し、また、特性を変動させることができる範囲も異なる。本発明の発明者の実験によると、ＴｉＮ薄膜の比抵抗（抵抗率（導電率の逆数）を示す指標）は、原材料ガスとしてＴｉＣｌ４を使用した場合、５００μΩ・ｃｍ〜９００μΩ・ｃｍの範囲で変更することが可能であった。ＭＯＣＶＤ法を使用した場合（原材料ガスＴｉ[Ｎ（Ｃ２Ｈ５）２]４）の場合、１０００μΩ・ｃｍ〜６０００μΩ・ｃｍの範囲で変更可能であった。いずれにしろ、ＴｉＮ薄膜のシート抵抗はかなり大きいことがわかる。
（第２の導電材料βの主成分の候補）
Ｗ（タングステン）：Ｃ＝１８．９×１０^６／ｍΩ，Ｐ＝１７４Ｗ／ｍ・Ｋ
また、本発明の発明者は、Ｗ（タングステン）の薄膜をＣＶＤ法により作成し、その比抵抗を測定したが、比抵抗＝１０μΩ・ｃｍであった。上記した、ＴｉＮの比抵抗の１／１０以下であることがわかる。
Ａｌ（アルミニュウム）：Ｃ＝３７．７×１０^６／ｍΩ，Ｐ＝２３７Ｗ／ｍ・Ｋ
Ｍｏ（モリブデン）：Ｃ＝１８．７×１０^６／ｍΩ，Ｐ＝１３８Ｗ／ｍ・Ｋ
Ｃｕ（銅）：Ｃ＝５９．６×１０^６／ｍΩ，Ｐ＝４０１Ｗ／ｍ・Ｋ
各金属材料の導電率（ならびに薄膜の比抵抗）と熱伝導率の数値から、第１の導電材料αの主成分となり得る金属材料は、１．０×１０６／ｍΩオーダーの導電率ならびに１０．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、一方、第２の導電材料βの主成分となり得る金属は、１０．０×１０^６／ｍΩオーダーの導電率ならびに１００．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、導電材料αとβでは、導電率、熱伝導率共に、概ね１０倍程度の差は認められることがわかる。したがって、導電率、熱伝導率に関し、この程度の差を設けるのは、材料選択を適切に行えば、それほどむずかしいことではない。
（５）好ましい導電材料の一例としては、チタン窒化物（ＴｉＮ）と、タングステン（Ｗ）があげられる。すなわち、第１の導電材料（α）として、チタン窒化物（ＴｉＮ）の薄膜を使用し、第２の導電材料（β）としてタングステン（Ｗ）を使用することができる。ここでは、チタン窒化物（ＴｉＮ）の薄膜と、タングステン（Ｗ）の薄膜の比抵抗について比較する。
但し、金属窒化物の薄膜をＣＶＤ法で形成する場合、原材料ガスに依存して比抵抗が変化し、また、原材料ガスに応じて、比抵抗の値を変動幅も異なる。本発明の発明者の実験によると、ＴｉＮ薄膜の比抵抗は、原材料ガスとしてＴｉＣｌ_４を使用した場合、５００μΩ・ｃｍ〜９００μΩ・ｃｍの範囲で変更することが可能であった。ＭＯＣＶＤ法を使用した場合（原材料ガスＴｉ[Ｎ（Ｃ２Ｈ５）２]４）の場合、１０００μΩ・ｃｍ〜６０００μΩ・ｃｍの範囲で変更可能であった。いずれにしろ、ＴｉＮ薄膜の比抵抗はかなり大きいことがわかる。
一方、本発明の発明者は、Ｗ（タングステン）の薄膜をＣＶＤ法により作成し、その比抵抗を測定したが、比抵抗＝１０μΩ・ｃｍであった。上記した、ＴｉＮの比抵抗の１／１０以下であることがわかる。

（６）図１の第１の導電材料プラグ１０６と第２の導電材料プラグの体積を比較した場合、第２の導電材料プラグ１０８の体積の方が大きいのが望ましい。すなわち、第１の導電材料プラグ１０６は、ヒータ電極１１０から伝達されてくる熱の放熱の抑制を優先させて設けられているが、この部分において、電気抵抗が若干、上昇するのは否めない。ただし、第１の導電材料プラグ１０６の体積に比べて、良導電性の材料からなる第２の導電材料プラグ１０８の体積が大きければ、異種材料コンタクトプラグ１０４における電気抵抗は、第２の導電材料プラグによって支配的に決定される。したがって、異種材料コンタクトプラグ１０４全体としての抵抗値は、十分低く抑えることが可能となり、したがって、回路動作上の問題は生じない。

（７）第１の導電材料プラグ１０６と第２の導電材料プラグ１０８は、積み重なって構成される（つまり、存在する位置が上下に分かれている。表現を変えれば、第１の導電材料の底面と、第２の導電材料の上面とが接触している、ということになる。この結果、ヒータ電極１１０と第２の導電材料プラグ１０８は、平面的に見て、重なりを有することになる。つまり、ヒータ電極１１０の直下に、第２に導電材料プラグ１０８が存在することになる。両プラグ同士が積み重ねられているため、占有面積が増大せず、したがって、相変化メモリの集積度の向上に貢献するという利点がある。
（第２の実施形態）

本実施形態では、異種材料コンタクトプラグの製造方法の例について説明する。

図２（ａ）〜（ｅ）は、本発明の異種材料コンタクトプラグの製造方法の一例を説明するための、主要工程毎のデバイスの断面図である。

図２（ａ）に示すように、ｐ型半導体基板にｎ型層（ＮＭＯＳトランジスタのドレイン層を構成するものとする）１５２を形成した後、層間絶縁膜１５４を形成し、さらに、シリコン窒化膜（Ｓｉ_３Ｎ_４）１５６を形成してパターニングする。そして、このシリコン窒化膜（Ｓｉ_３Ｎ_４）１５６をエッチングマスクとして用いて、異方性のドライエッチングにより、コンタクトホール１５８を形成する。

さらに、バリアメタルとなるチタン（Ｔｉ）膜１７７ならびにチタン窒化物（ＴｉＮ）膜１７８を連続的に成膜する。Ｔｉ膜１７７の厚みは、例えば、１５ｎｍであり、ＴｉＮ膜の厚みは５０ｎｍである。バリアメタルは、コンタクトプラグと下地のシリコン基板２００との間の良好なオーミックコンタクトを確保する働きをする。

図中、チタン（Ｔｉ）膜１７７とチタン窒化物（ＴｉＮ）膜１７８を併せて、参照符号１７９を付している。以下の説明では、「バリアメタル１７９」と表記する場合がある。

次に、図２（ｂ）に示すように、半導体基板１５０上に、第２の導電材料としてのタングステン（Ｗ）膜１６０を２５０ｎｍ程度の厚みで、ＣＶＤ法により堆積する。

次に、図２（ｃ）に示すように、ＮＨ３系混合ガスを用いたＲＩＥ（リアクティブイオンエッチング）によって、タングステン（Ｗ）１６０膜をエッチバックし（３００ｎｍ程度エッチバックする）、タングステン（Ｗ）膜１６０の上面が、層間絶縁膜１５４の上面よりも低くなるようにする。すなわち、コンタクトホール１５８の下側の空間にタングステン（Ｗ）が充填され、これによって、第２の導電材料からなる第２の導電材料プラグ１６０（図１の参照符号１０８）が形成される。

次に、図２（ｄ）に示すように、半導体基板１５０上に、第１の導電材料としての窒化チタン（ＴｉＮ）膜１６２を堆積する。

次に、図２（ｅ）に示すように、層間絶縁膜１５４の上面を基準として、ＣＭＰ（ケミカルメカニカルエッチング）による平坦化処理を実施し、窒化チタン膜１６２を、コンタクトホール１５８の上側の空間に埋め込む。これによって、第１の導電材料プラグ１６２（図１の参照符号１０６）が形成される。第１の導電材料プラグ１６２（図１の参照符号１０６）の厚みは、例えば、５０ｎｍ程度である。

その後、第１の導電材料プラグ１６２（図１の参照符号１０６）上に、ヒータ電極１１０（図２中、点線で示される）が形成される。

ヒータ電極の１１０の直下には、高抵抗の第１の導電材料プラグ１６２が存在することから、放熱を抑えることができる。一方、第１の導電材料プラグ１６２の下には、低抵抗の第２の導電材料プラグ１６０が存在するため、コンタクトプラグ全体の等価抵抗（半導体基板とのコンタクト抵抗）は上昇しない。したがって、メモリセル選択素子としてのトランジスタのサイズ（Ｗ／Ｌ）を大きくしなくても、必要な電流を確保することができ、相変化メモリ装置（相変化メモリＩＣ）の微細化、大容量化が可能となる。

また、本発明の異種材料コンタクトプラグでは、一つのコンタクトホール内に２種類のプラグ（第１および第２のプラグ）１６２，１６０が積層形成されており、異なる層に属する第１および第２のプラグ同士を接続しているのではない。したがって、本発明によって層の数が増えて、製造工程が複雑化することがない。
（第３の実施形態）

本実施形態では、相変化メモリの高集積化に適したデバイス構造について説明する。

図３は、相変化メモリの高集積化に適したデバイス構造を説明するための断面図である。

図３に示されるように、ｐ型半導体基板１７０には、シャロートレンチアイソレーション（ＳＴＩ）１７０が形成され、さらに、ＮＭＯＳトランジスタの構成要素であるｎ型拡散層１７２ａ，１７２ｂが形成されている。

また、ｐ型半導体基板１７０上にはゲート絶縁膜１７３が形成され、その上に、ゲート電極の構成要素である、ドープドポリシリコン層１７５，タングステンシリサイド層１７６が積層形成されている。

そして、タングステンシリサイド層１７６の上にシリコン窒化膜１７７が形成されている。また、ゲート電極の側面には、サイドウオール１７４が形成されている。シリコン窒化膜１７７，サイドウオール１７４は、異種材料コンタクトプラグとゲート電極とのショートを防止するために設けられている。

また、層間絶縁膜１７８には、コンタクトホールＣＮが設けられている。このコンタクトホールＣＮの内表面には、バリアメタルとしてのＴｉＮ／Ｔｉ膜（下地に薄いチタン（Ｔｉ）を堆積し、その上に窒化チタン（ＴｉＮ）を堆積して形成される）１７９が形成されている。

そして、コンタクトホール（ＣＮ）の下側の空間にタングステン（Ｗ）が埋め込まれ、タングステンの上面に接して窒化チタン（ＴｉＮ）が埋め込まれ、これにより、異種材料コンタクトプラグ１０４が構成されている。

さらに、層間絶縁膜１７８の上には、さらに層間絶縁膜１８２が形成されており、この層間絶縁膜１８２には、ヒータ電極として機能する窒化チタン〔ＴｉＮ〕からなるコンタクトプラグ１８３が形成されている。

また、層間絶縁膜１８２上に絶縁膜１９０が形成されている。この絶縁膜１９０はパターニングされ、これによってヒータ電極１８３の上面が露出する。そして、密着層としての薄いＴｉ膜１９２が形成され、その上に相変化層としてのＧＳＴ膜１８４が形成されている。また、ＧＳＴ膜１８４の上面には、上部電極１８５が形成されている。

図３に示されるデバイス構造の製造方法については、次の実施形態にて説明する。
（第４の実施形態）

本実施形態では、相変化メモリ装置（相変化メモリＩＣ）の回路構成、メモリセルのレイアウト構成、ならびに、メモリセルの断面構造とその製造方法について説明する。

図４は、本発明の相変化メモリ装置（相変化メモリＩＣ）の全体の回路構成の一例を示す回路図である。

図示されるように、相変化メモリＩＣの中央部には、素子選択用のＭＯＳトランジスタ（Ｍ）と、本発明の相変化メモリ装置（図中、等価抵抗Ｒとして描かれている）と、で構成されるメモリセルをマトリクス状に配置してなるメモリセル部が配置されている。

図中、Ｇはグランド線（接地電位用配線）であり、Ｗ１〜Ｗ４はワード線であり、Ｂ１〜Ｂ３はビット線である。

Ｘデコーダ１２０，１２１と、Ｙデコーダ１２２，１２３は、アドレス回路を構成する。
Ｘデコーダ１２０，１２１は、ワード線Ｗ１〜Ｗ４を駆動する。Ｙデコーダ１２２，１２３は、ビット線Ｂ１〜Ｂ３を駆動する。

制御回路１２４は、相変化メモリＩＣの動作を統括的に制御する。この制御回路１２４は、Ｙデコーダ１２２，１２３、Ｘデコーダ１２０，１２１の各々に、制御信号Ｓ５〜Ｓ８の各々を供給し、各デコーダ（１２０〜１２３）の動作を個別に制御する。

パルス生成回路１２５は、制御回路１２４からの制御信号Ｓ１０に従って、各種のパルス信号（セットパルス、リセットパルス、リードパルス）Ｓ２０を生成し、Ｙデコーダ１２２，１２３に供給する。

図４中、Ａ１０ａ，Ａ１０ｂは、センス回路を構成するオペアンプである。Ｒ１０ａ，Ｒ１０ｂは、電流Ｉ（図２中、太い実線の矢印で示される）を電圧に変換するための、電流／電圧変換抵抗である。なお、Ｖｒｅｆは基準電圧であり、Ｖｏｕｔ１，Ｖｏｕｔ２は、相変化メモリＩＣの検出信号（読み出し信号）である。

図５は、図４に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の一例を示す平面図である。図５において、図３と共通する部分には同じ参照符号を付してある。

図５において、太い実線で囲まれる長方形の領域Ｆは、シャロートレンチアイソレーション（ＳＴＩ）によって囲まれて形成されたフィールド領域（素子形成領域）である。

また、縦方向に布線される２本の配線（ＤＰ）は各々、ワード線（Ｗ１，Ｗ２）を構成する（かつ、ＭＯＳトランジスタのゲート電極を兼ねる）ドープトポリシリコン層である。

また、左右に配置される異種材料コンタクトプラグ１０４は、ＴｉＮ／Ｔｉからなるバリアメタル１７９と、第１のコンタクトプラグを構成するチタン窒化物（ＴｉＮ）層１８１と、第２のコンタクトプラグを構成するタングステン（Ｗ）層１８０（図５では不図示、図３を参照）とにより構成される。

また、中央に配置される接地電位用プラグ１００も同様に、ＴｉＮ／Ｔｉからなるバリアメタル１７９と、チタン窒化物（ＴｉＮ）層１８１と、タングステン（Ｗ）層１８０（図５では不図示、図８参照）とにより構成される。これは、接地電位用プラグ１０５が、異種材料コンタクトプラグ１０４と同じ工程にて製造されるからである。

また、図５において、参照符号２００は、接地配線（Ｇ）である。また、相変化層としてのＧＳＴ膜１８４（図中、一点鎖線で囲まれて示されている）が、左右に布線されている。なお、参照符号１８３は、ヒータ電極を示す。

次に、製造方法について説明する。
（第１の工程：図６）

図６は、第１の工程における、図５のＡ−Ａ線に沿うデバイスの断面図である。

図示されるように，ｐ型シリコン基板１７０に、素子分離領域としてシャロートレンチアイソレーション（ＳＴＩ）１７０を形成した後、ゲート酸化膜１７３を形成する。

次に、ドープドポリシリコン１７５を１００ｎｍ，タングステンシリサイド１７６を１００ｎｍ，シリコン窒化膜１７７を１００ｎｍの厚みで順次形成する。

続いて、フォトレジスト（不図示）を形成し、フォトリソグラフィによって加工してエッチングマスクを形成する。

次に、ＲＩＥ（リアクティブイオンエッチング）のような異方性エッチングによって、窒化膜１７７をエッチングし、レジストマスクを除去する。

続いて、窒化膜１７７をマスクとして、タングステンシリサイド１７６，１７５を連続的にエッチングしてゲート電極を形成する。

次に、ゲート電極をマスクとしてリン（ｐ）をイオン注入してｎ型拡散層１７２ａ，１７２ｂを形成する。

続いて、シリコン窒化膜を５０ｎｍ堆積し、ＲＩＥにてエッチバックすることによって、ゲートサイドウオール１７４を形成する。

このようにして形成されるＮＭＯＳトランジスタのゲート部分は、図５中の、ワード線ＤＰ（Ｗ１，Ｗ２）に相当する。
（第２の工程：図７）

図７は、第２の工程における、図５のＡ−Ａ線に沿うデバイスの断面図である。

図示されるように、層間絶縁膜としてＴＥＯＳ酸化膜１７８を７００ｎｍの厚みで形成し、ＣＭＰ（ケミカルメカニカルポリッシング）によって平坦化する。

次に、層間絶縁膜（ＴＥＯＳ酸化膜）１７８の所定位置に、フォトリグラフィによってコンタクトホールＣＮを形成する。このとき、層間絶縁膜１７８のエッチングに際しては、シリコン窒化膜をマスクとする（図７では不図示）。
（第３の工程：図８）

図８は、第３の工程における、図５のＡ−Ａ線に沿うデバイスの断面図である。

第３の工程では、まず、バリアメタル１７９を形成するために、Ｔｉ膜を１０ｎｍ、ＴｉＮ膜を１５ｎｍ程度の厚みで連続的に堆積する。続いて、第２の導電材料としてのタングステン（Ｗ）膜１８０を２５０ｎｍ堆積する。

続いて、図２（ｃ）に示したように、ＳＦ_６／Ｏ_２混合ガスを用いたＲＩＥによって、タングステン（Ｗ）１８０膜をエッチバックし、タングステン（Ｗ）膜１８０の上面が、層間絶縁膜１７８の上面よりも低くなるようにする。すなわち、コンタクトホールＣＮの下側の空間にタングステン（Ｗ）が充填され、これによって、第２の導電材料からなる第２の導電材料プラグ１８０が形成される。

次に、図２（ｄ）に示したように、第１の導電材料としての窒化チタン（ＴｉＮ）膜を５０ｎｍの厚みで堆積し、図２（ｅ）で示したように、層間絶縁膜１７８の上面を基準として、ＣＭＰによる平坦化処理を実施し、窒化チタン膜１８１を、コンタクトホールＣＮの上側の空間に埋め込む。これによって、第１の導電材料からなる第１の導電材料プラグ１８１が形成される。

このようにして、異種材料コンタクトプラグ１０４，接地電位用プラグ１０５が形成される。次に、接地電位用プラグ１０５上に、タングステン（Ｗ）からなる接地配線２００（Ｇ）を形成する。

先に説明したように、異種材料コンタクトプラグ１０４では、一つのコンタクトホールＣＮ内に２種類のプラグ（第１および第２のプラグ）１８１，１８０が積層形成されており、異なる層に属する第１および第２のプラグ同士を接続しているのではない。したがって、本発明によって層の数が増えて、製造工程が複雑化することがない。また、各コンタクトプラグ（１８１，１８０）が積層されているため、異種材料コンタクトプラグを用いた場合でも、占有面積が増大することがない。
（第４の工程：図９）

図９は、第４の工程における、図５のＡ−Ａ線に沿うデバイスの断面図である。

図９に示すように、層間絶縁膜としてのＨＤＰ（ハイデンシティプラズマ酸化膜）１８２を形成し、ＨＤＰ膜１８２に（ヒータ電極１８３を埋め込むための）コンタクトホールを形成し、そして、そのコンタクトホールにＴｉＮを埋め込んでヒータ電極１８３を形成する。ヒータ電極１８３の底面は、異種材料コンタクトプラグ１０４を構成する、第１の導電材料プラグ（ＴｉＮからなる）１８１の上面に接続される。

ヒータ電極の１８３の直下には、高抵抗の第１の導電材料プラグ１８１が存在することから、ヒータ電極１８３を伝わってきた熱の放熱を抑えることができる。一方、第１の導電材料プラグ１８１の下には、低抵抗の第２の導電材料プラグ１８０が存在するため、コンタクトプラグ全体の等価抵抗（コンタクト抵抗）は上昇しない。したがって、メモリセル選択素子としてのＮＭＯＳトランジスタのサイズ（Ｗ／Ｌ）を大きくしなくても、必要な電流を確保することができ、相変化メモリ装置（相変化メモリＩＣ）の微細化、大容量化が可能となる。

また、ＨＤＰ膜１８２上に、ＣＶＤ法により酸化膜１８３を形成し、パターニングした後、密着層となる薄いチタン（Ｔｉ）膜１９０を形成する。次に、相変化層としてのＧＳＴ膜１８４を１００ｎｍの厚みで堆積してパターニングする。そして、ＧＳＴ膜１８４上に、タングステン（Ｗ）からなる上部電極層１８５を形成する。
（第５の工程：図１０）

図１０は、第５の工程における、図５のＡ−Ａ線に沿うデバイスの断面図である。

図示されるように、ＧＳＴ膜１８４上に層間絶縁膜１８６を形成し、この層間絶縁膜１８６の一部に、コンタクトホール１８７を形成する。
（第６の工程：図１１）

図１１は、第６の工程における、図５のＡ−Ａ線に沿うデバイスの断面図である。

図示されるように、層間絶縁膜１８６に設けられたコンタクトホール１８７に、タングステン（Ｗ）を埋め込んでコンタクトプラグ１８８を形成する。続いて、タングステン（Ｗ）からなる配線層１８９を形成する。この配線層１８９は、図４の回路図におけるビット線（Ｂ１〜Ｂ３）を構成する。

これによって、相変化メモリ装置のメモリセルが形成される。

以上、本発明について実施例を参照して説明したが、本発明はこれに限定されるものではなく、本発明の技術思想の範囲内で、種々、変形、応用が可能である。

例えば、メモリセルを構成するＭＯＳトランジスタの代わりに、バイポーラトランジスタ、接合ダイオード、ショットキーバリアダイオード等のスイッチング素子を使用することもできる。

相変化層としては、カルコゲナイド半導体以外の材料を使用することもできる。また、相変化メモリＩＣの回路方式として、図１５に示されるような回路方式（すなわち、波形の異なるパルスを入力するのではなく、サイズの異なるトランジスタを選択的に導通させて電流を引っぱる方式）を採用することもできる。

以上説明したように本発明によれば、本発明では、異種材料コンタクトプラグを使用して、ヒータに接触する第１の導電材料プラグは熱伝導率が小さい材料により構成し、一方、スイッチング素子や電極、配線（すなわち導電層）に接続される第２の導電材料プラグは低抵抗の材料により構成し、これによって、ヒータ電極の近傍における放熱の抑制（すなわち、相変化メモリ装置における書き込み時（特にリセット時）の熱効率の改善）と、電気回路の抵抗値の低減とを両立させることができる。

すなわち、ヒータ電極の直下には、高抵抗の第１の導電材料プラグが存在することから、放熱を抑えることができる。一方、第１の導電材料プラグの下には、低抵抗の第２の導電材料プラグが存在するため、コンタクトプラグ全体の等価抵抗（コンタクト抵抗）は上昇しない。したがって、メモリセル選択素子としてのトランジスタのサイズ（Ｗ／Ｌ）を大きくしなくても、必要な電流を確保することができ、相変化メモリ装置（相変化メモリＩＣ）の微細化、大容量化が可能となる。

また、本発明の異種材料コンタクトプラグでは、一つのコンタクトホール内に２種類のプラグ（第１および第２の導電材料プラグ）が積層形成されており、異なる層に属する第１および第２のプラグ同士を接続しているのではない。したがって、本発明によって層の数が増えて、製造工程が複雑化することがない。

また、両プラグ同士が積み重ねられているため、占有面積が増大せず、したがって、相変化メモリの集積度の向上に貢献するという利点がある。

また、ヒータ電極を介して伝達される熱の放熱対策がなされているため、その他の電極や配線の材料として、導電率が低い金属材料（タングステン（Ｗ）の他、シリコン系のＬＳＩで使用されているアルミニュウム（Ａｌ），銅（Ｃｕ）など）を安心して使用することができるようになり、材料選択の自由度が増大し、大規模な相変化メモリの製造が可能となる。

また、第１の導電材料プラグの体積に比べて、良導電性の材料からなる第２の導電材料プラグの体積が大きければ、異種材料コンタクトプラグにおける電気抵抗は、第２の導電材料プラグによって支配的に決定され、異種材料コンタクトプラグ全体としての抵抗値は、十分低く抑えることが可能となり、配線長が長くなっても、回路動作上の問題は生じない。

また、第１の導電材料プラグの材料としては、ヒータ電極と同種あるいは同じ金属材料を使用すればよく、第２の導電材料プラグの材料としては、接地電位用配線や電極と同種あるいは同じ金属材料を使用すればよく、したがって、本発明は、製造プロセスに負担をかけずに実現することができる。

また、第１／第２の導電材料プラグの構成材料（第１／第２の導電材料）における、導電率と熱伝導率は、共に、概ね１０倍程度の差があるのが好ましい。この程度の差であれば、例えば、第１の導電材料としてＴｉＮ（窒化チタン）を使用し、第２の導電材料としてＷ（タングステン）を使用することによって、概ね実現することが可能である。

また、本発明によれば、金属材料の埋め込み技術ならびにエッチング技術を用いて、コンタクトホール内の下側の空間に第２の導電材料を埋め込んだ後、そのコンタクトホール内の上側の空間に第１の導電材料を埋め込んで、異種材料コンタクトプラグを形成することができる。

また、本発明によれば、汎用的な製造技術を使用して（特別な製造工程を設けることなく）、放熱の抑制と電気抵抗の低減という、相反する要求を共に満足させて、大規模な相変化メモリ装置（メモリセル選択用のスイッチング素子、異種材料コンタクトプラグ、ヒータ電極、相変化層、電極端子を有する相変化メモリＩＣ）を製造することが可能となる。

また、製造工程の共用化して、異種材料コンタクトプラグと接地電位用プラグを同時に形成することにより、製造工程数を減らすことができる。

また、ゲート電極を構成する導電材料層（ドープトポリシリコン層等）の上面ならびに側面を電気的絶縁膜で被覆することによって、ゲート電極と異種材料コンタクトプラグとのショートを防止できる。

本発明によれば、特別な技術を用いることなく、汎用的な半導体製造技術のみを用いて、
相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とすることができる。

本発明は、異種材料コンタクトプラグを使用して相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とするという効果を奏し、したがって、カルコゲナイド系相変化膜を使用した相変化メモリ装置（相変化メモリＬＳＩ）、ならびに相変化メモリ装置の製造方法として有用である。

本発明の相変化メモリ装置の特徴的な構造の一例を説明するための図であり、（ａ）は、本発明の相変化メモリ装置の要部構成の一例を示す図、（ｂ）は、比較例としての、ヒータ電極とコンタクトプラグとの接続構造の従来例を示す図 （ａ）〜（ｅ）は、本発明の異種材料コンタクトプラグの製造方法の一例を説明するための、主要工程毎のデバイスの断面図 相変化メモリの高集積化に適したデバイス構造を説明するための断面図 本発明の相変化メモリ装置（相変化メモリＩＣ）の一例の全体の回路構成を示す回路図 異種材料コンタクトプラグならびに接地電位用プラグの平面形状と、それらのプラグが形成された相変化メモリ装置の要部の断面構造の一例を示す図 第１の製造工程における、図５のＡ−Ａ線に沿うデバイスの断面図 第２の製造工程における、図５のＡ−Ａ線に沿うデバイスの断面図 第３の製造工程における、図５のＡ−Ａ線に沿うデバイスの断面図 第４の製造工程における、図５のＡ−Ａ線に沿うデバイスの断面図 第５の製造工程における、図５のＡ−Ａ線に沿うデバイスの断面図 第６の製造工程における、図５のＡ−Ａ線に沿うデバイスの断面図 カルコゲン元素について説明するための周期律表の一部を示す図 （ａ），（ｂ）は各々、相変化メモリの原理を説明するための図 （ａ）〜（ｄ）は各々、相変化メモリ装置の基本的構造と相変化メモリ装置のセット／リセット動作について説明するための図 相変化メモリ装置の回路方式の一例を示す回路図 相変化メモリ装置を用いたメモリＩＣ（相変化メモリＩＣ）における、リード動作を説明するための回路図 相変化メモリＩＣにおける、メモリセル部の具体的な構造の一例と、その問題点を説明するための図

符号の説明

１００ 接地電位用プラグ
１０２ 接地配線（グランド配線）
１０４ 異種材料コンタクトプラグ
１０５ 接地電位用プラグ（異種材料からなる）
１０６ 第１の導電材料プラグ（ＴｉＮ）
１０８ 第２の導電材料プラグ（Ｗ）
１１０ ヒータ電極
１１４ 相変化層としてのＧＳＴ（ＧｅＳｂＴｅ：カルコゲナイド半導体）
１１６ 上部電極
１１８ コンタクト電極（コンタクトプラグ）
１１９ 電極層（電極端子）
１５０ ｐ型半導体基板
１５２ ｎ型拡散層
１５４ 層間絶縁膜
１５６ シリコン窒化膜からなるエッチングマスク
１５８ コンタクトホール
１６０ タングステン（Ｗ）からなる第２の導電材料プラグ
１６２ 窒化チタン（ＴｉＮ）からなる第１の導電材料プラグ
１７１ シャロートレンチアイソレーション（ＳＴＩ）
１７２ａ，１７２ｂ ｎ型拡散層
１７３ ゲート絶縁膜
１７４ サイドウール
１７５ ドープドポリシリコン
１７６ タングステンシリサイド
１７７ シリコン窒化膜
１７８ 層間絶縁膜
１７９ 密着層（ＴｉＮ／Ｔｉ）
１８０ 第１の導電材料プラグ（ＴｉＮ）
１８１ 第２の導電材料プラグ（Ｗ）
１８３ ヒータ電極
１８４ 相変化層（ＧＳＴ）
１８５ 上部電極
１８６ 層間絶縁膜
１８７ コンタクトホール
１８８ コンタクト電極
１８９ 電極層（電極端子）
ＣＮ コンタクトホール
Ｐ 電極端子
Ｗ（Ｗ１〜Ｗ４） ワード線
Ｂ（Ｂ１〜Ｂ３） ビット線
Ｇ グランド線
Ｍ 相変化メモリ装置選択用のＭＯＳトランジスタ
Ｖｒｅｆ 基準電圧源
ＤＰ ワード線ＷＬを構成する導体層
Ｆ フィールド（素子形成領域）

Claims (16)

1. 拡散層を有するＭＯＳトランジスタを表面に備えた半導体基板と、
   前記ＭＯＳトランジスタを覆って前記半導体基板上に形成された第１層間絶縁膜と、
   前記拡散層の表面を露出させるように前記第１層間絶縁膜に形成された第１コンタクトホールと、
   第１の導電材料からなる第１の導電材料プラグと、前記第１の導電材料プラグの下に接触して位置すると共にその底面が前記拡散層に接続して前記第１の導電材料よりも比抵抗が小さい第２の導電材料からなる第２の導電材料プラグとが、前記第１コンタクトホール内に積み重ねられて埋設された異種材料コンタクトプラグと、
   前記第１層間絶縁膜上に設けられた第２層間絶縁膜と、
   前記第１の導電材料プラグの表面を露出させるように前記第２層間絶縁膜に形成された第２コンタクトホールと、
   前記第２コンタクトホールに埋設され、その底面が前記第１の導電材料プラグの上面と接触して接続されると共に前記第２の導電材料プラグに対して平面視で重なりを有するヒータ電極と、
   前記ヒータ電極の上面に接続される相変化層と、
   を有することを特徴とする相変化メモリ装置。
2. 請求項１記載の相変化メモリ装置であって、
   前記第２の導電材料プラグの体積は、前記第１の導電材料プラグの体積よりも大きいことを特徴とする相変化メモリ装置。
3. 請求項１記載の相変化メモリ装置であって、
   前記異種材料コンタクトプラグにおける前記第１の導電材料プラグは、前記ヒータ電極を構成する主成分の金属材料を含むことを特徴とする相変化メモリ装置。
4. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグを構成する前記第１の導電材料は、前記ヒータ電極を構成する金属材料と同じ金属材料からなることを特徴とする相変化メモリ装置。
5. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ），ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ），タングステン（Ｗ）のいずれかの金属、または前記金属の窒化物、あるいは前記金属のシリサイドを含むことを特徴とする相変化メモリ装置。
6. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含むことを特徴とする相変化メモリ装置。
7. 請求項１記載の相変化メモリ装置であって、
   前記第２の導電材料プラグを構成する前記第２の導電材料は、タングステン（Ｗ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを含むことを特徴とする相変化メモリ装置。
8. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料の比抵抗は、前記第２の導電材料の１０倍以上であることを特徴とする相変化メモリ装置。
9. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグは、第１層間絶縁膜に設けられた第１コンタクトホールの上側の空間に埋め込まれた窒化チタン（ＴｉＮ）を含む金属材料により形成されたプラグであり、
   前記第２の導電材料プラグは、前記第１コンタクトホールの下側の空間に埋め込まれた、タングステン（Ｗ）を含む金属材料にて形成されたプラグであることを特徴とする相変化メモリ装置。
10. 請求項１記載の相変化メモリ装置であって、
    メモリセル選択用のスイッチング素子をさらに有し、前記スイッチング素子の一極が、前記異種材料コンタクトプラグを構成する前記第２の導電材料プラグに電気的に接続されることを特徴とする相変化メモリ装置。
11. 半導体基板内または半導体基板上に設けられ、拡散層を有するメモリセル選択用のスイッチング素子と、
    前記スイッチング素子を覆って前記半導体基板上に形成された第１層間絶縁膜と、
    前記拡散層の表面を露出させるように前記第１層間絶縁膜に形成された第１コンタクトホールと、
    第１の導電材料からなる第１の導電材料プラグと、前記第１の導電材料プラグの下に接触して位置すると共にその底面が前記拡散層に接続して前記第１の導電材料よりも導電率、熱伝導率が共に高い第２の導電材料からなる第２の導電材料プラグとが、前記第１コンタクトホール内に積み重ねられて埋設された異種材料コンタクトプラグと、
    前記第１層間絶縁膜上に設けられた第２層間絶縁膜と、
    前記第１の導電材料プラグの表面を露出させるように前記第２層間絶縁膜に形成された第２コンタクトホールと、
    前記第２コンタクトホールに埋設され、その底面が前記第１の導電材料プラグの上面と接触して接続されると共に前記第２の導電材料プラグに対して平面視で重なりを有するヒータ電極と、
    前記ヒータ電極の上面に接続される相変化層と、
    を有することを特徴とする相変化メモリ装置。
12. 請求項１または１１に記載の相変化メモリ装置において、
    前記ヒータ電極の上面に接続される前記相変化層は、チタン膜からなる密着層を介して前記ヒータ電極と接触していることを特徴とする相変化メモリ装置。
13. 請求項１に記載される相変化メモリ装置の製造方法であって、
    半導体基板上に形成される層間絶縁膜の一部を選択的にパターニングしてコンタクトホールを形成する第１の工程と、
    前記コンタクトホール内に、前記第２の導電材料を埋め込み、さらにエッチバックすることによって、前記第２の導電材料の上面が前記コンタクトホールの上面よりも低くなるようにし、これによって、前記第２の導電材料プラグを形成する第２の工程と、
    前記コンタクトホール内の前記第２の導電材料プラグ上に、前記第１の導電材料を埋め込み、これによって、前記第１の導電材料プラグを形成する第３の工程と、
    を含むことを特徴とする相変化メモリ装置の製造方法。
14. 請求項１記載の相変化メモリ装置の製造方法であって、
    半導体基板内または半導体基板上にメモリセル選択用のスイッチング素子を形成する第１の工程と、
    請求項１３に記載される異種材料コンタクトプラグの製造方法を用いて、前記第２の導電材料プラグが前記スイッチング素子の一極に電気的に接触するように、前記異種材料コンタクトプラグを形成する第２の工程と、
    ヒータ電極の下面が、前記第１の導電材料プラグの上面に接触するように前記ヒータ電極を形成する第３の工程と、
    前記ヒータ電極の上面に、相変化層の下面が接触するように前記相変化層を形成する第４の工程と、
    前記相変化層の上面の少なくとも一部に接続される電極層を形成する第５の工程と、
    を含むことを特徴とする相変化メモリ装置の製造方法。
15. 請求項１４記載の相変化メモリ装置の製造方法であって、
    前記第２の工程において、異種材料コンタクトプラグを形成する際、前記スイッチング素子の他極を接地電位とするための接地電位用プラグも形成することを特徴とする相変化メモリ装置の製造方法。
16. 請求項１４記載の相変化メモリ装置の製造方法であって、
    前記スイッチング素子は、絶縁ゲート型電界効果トランジスタであり、この絶縁ゲート型電界効果トランジスタのゲート電極を形成する際、そのゲート電極を構成する導電材料層の上面ならびに側面に電気的絶縁層を形成することを特徴とする相変化メモリ装置の製造方法。