JP4860248B2 - 相変化メモリ装置および相変化メモリ装置の製造方法 - Google Patents

Description

本発明は、相変化メモリ装置およびその製造方法に関する。

相変化メモリ装置は、結晶状態によって電気的抵抗が変わる相変化層（カルコゲナイド半導体薄膜等）をメモリセルに利用する素子である。カルコゲナイド半導体とは、カルコゲン元素を含む非晶質（アモルファス）半導体である。

図１８は、カルコゲン元素について説明するための周期律表の一部を示す図である。

図示されるように、カルコゲン元素とは、６族元素のＳ（硫黄）、Ｓｅ（セレン）、Ｔｅ（テルル）のことである。カルコゲナイド半導体の利用分野は、光ディスクと電気的メモリに大別される。電気的メモリの分野で使用されるカルコゲナイド半導体としては、Ｇｅ（ゲルマニウム）、Ｔｅ（テルル）およびＳｂ（アンチモン）の化合物であるＧｅＳｂＴｅ（以下、ＧＳＴという）、あるいは、ＡｓＳｂＴｅやＳｅＳｂＴｅ等が知られている。

図１９（ａ），（ｂ）は各々、相変化メモリの原理を説明するための図である。

カルコゲナイド半導体は、図１９（ａ）に示すように、非晶質半導体の状態１０と、結晶状態３０の２つの安定した状態をとることができ、非晶質状態１０から結晶状態３０に移行させるためには、エネルギー障壁２０を超える熱を供給する必要がある。

図１９（ｂ）に示すように、非晶質状態は高抵抗を示し、これをデジタル値の"１"に対応させ、結晶状態は低抵抗を示し、これをデジタル値の"０"に対応させることにより、
デジタル情報の記憶が可能となる。そして、カルコゲナイド半導体を介して流れる電流量（あるいは電圧降下）の差を検出することによって、記憶情報が"１"であるか、"０"であるかを判定することが可能となる。

カルコゲナイド半導体の相変化のために供給される熱としては、ジュール熱が利用される。すなわち、ピーク値ならびに時間幅が異なるパルスをカルコゲナイド半導体に供給することによって、電極とカルコゲナイド半導体との接触面近傍においてジュール熱を生じさせ、このジュール熱により相変化を生じさせる。

具体的には、カルコゲナイド半導体に、それの溶融点の付近の熱を短時間供給した後に、急速に冷却すれば、カルコゲナイド半導体は非晶質状態になる。一方、カルコゲナイド半導体に溶融点に比べて低い結晶化温度を長時間にかけて供給した後に冷却すれば、カルコゲナイド半導体は結晶状態になる。例えば、ＧＳＴに融点（約６１０℃）の付近の熱を短時間（１〜１０ｎｓ）に供給した後に、急速に冷却（約１ｎｓ）すれば、ＧＳＴは非晶質状態になる。一方、ＧＳＴに結晶化温度（約４５０℃）の熱を長時間（３０〜５０ｎｓ）印加した後に冷却すれば、ＧＳＴは結晶状態になる。

図１９（ｂ）に示すように、非晶質状態から結晶状態に移行させることを「セット（結晶化過程）」といい、このときカルコゲナイド半導体に与えられるパルスを「セットパルス」という。ここで、結晶化に最低限必要な温度（結晶化温度）をＴｃとし、結晶化に最低限必要な時間（結晶化時間）をｔｒとする。その逆に、結晶状態から非晶質状態に移行させることを「リセット（非晶質化過程）」といい、このときカルコゲナイド半導体に与えられるパルスを「リセットパルス」という。このとき、カルコゲナイド半導体に与えられる熱は融点Ｔｍ付近の熱であり、カルコゲナイド半導体は溶融後に急冷される。

図２０（ａ）〜（ｄ）は、相変化メモリ装置の基本的構造と相変化メモリ装置のセット／リセット動作について説明するための図である。

図２０（ａ）に示すように、相変化メモリ装置は基本的に、カルコゲナイド半導体層（相変化層）４４を、上下の電極（４２，４８）で挟み込んだ構造をしている。なお、参照符号４０は基板であり、参照符号４４は電気的絶縁膜である。上側の電極４８には、セットパルス等が印加される端子Ｐが接続され、下側の電極４２は、グランド（基準電位）に固定されている。

図２０（ｂ）に示すように、図２０（ａ）の相変化メモリ装置は抵抗Ｒ１と等価であり、上記のとおり、この抵抗Ｒ１の抵抗値が、アモルファス状態であるか結晶状態であるかによって異なる。図２０（ｂ）の左側に示すように、端子Ｐには、セットパルスＳ１（ピーク値が閾値Ｖｔｈを超えるパルス）、リセットパルスＳ２（Ｓ１よりもピーク値が大きく、かつ幅の短いパルス）、ならびに、リードパルス（ピーク値が閾値Ｖｔｈ未満で、Ｓ１よりも幅広のパルス）が入力される。ここで、Ｖｔｈは、結晶化に必要なジュール熱を発生しうる下限電圧である。

図２０（ｃ）は、セットパルスＳ１と、このセットパルスＳ１の供給によって発生するジュール熱による温度上昇との対応を示しており、上側の図が電圧波形を示し、下側の図が、ジュール熱による温度上昇の様子を示している。

セットパルスＳ１の電圧値は所定の閾値Ｖｔｈを超えており、その時間幅は、ｔ_ｃｒｙである。ｔ_ｃｒｙは、結晶化時間ｔｒ（カルコゲナイド半導体の結晶化に最低限必要な時間）以上である。ジュール熱による温度上昇は、融点Ｔｍよりかなり低く、かつ、結晶化に最低限必要な温度（結晶化温度）Ｔｃよりも高い。

同様に、図２０（ｄ）は、リセットパルスＳ２と、このセットパルスＳ２の供給によって発生するジュール熱による温度上昇との対応を示しており、上側の図が電圧波形を示し、下側の図が、ジュール熱による温度上昇の様子を示している。

図示されるように、リセットパルスＳ２のピーク値は、結晶化のための閾値Ｖｔｈをはるかに超え、かつ、その幅は十分に狭い。これにより、ジュール熱による温度上昇は、カルコゲナイド半導体の融点Ｔｍを超えている。また、温度上昇がピークとなる時点から結晶化温度Ｔｃに至るまでの時間ｔ_ａｍｏは十分に短い。これにより、カルコゲナイド半導体は一旦、溶融した後、急冷されることになり、この結果として、カルコゲナイド半導体はアモルファス状態に復帰する。

以上の説明では、端子ＰからセットパルスＳ１／リセットパルスＳ２を供給する回路方式を採用しているが、回路方式としては、図２１に示すような回路方式でもよい。

図２１は、相変化メモリ装置の回路方式の一例を示す回路図である。

図２１において、抵抗Ｒ１は、相変化メモリ装置と等価な抵抗であり、端子Ｐは、ＶＤＤ（電源電位）に接続されている。Ｍ１〜Ｍ３は、サイズが調整されたＭＯＳトランジスタであり、Ｐ１，Ｐ２，Ｐ３はそれぞれ、セットパルス用端子、リセットパルス用端子およびリードパルス用端子である。

Ｐ１〜Ｐ３の各々によって、ＭＯＳトランジスタＭ１〜Ｍ３のどれをオンさせるかを選択すると共に、ＭＯＳトランジスタＭ１〜Ｍ３の導通時間を制御する。これによって、セット、リセットならびにリードの各動作を実現することができる。

図２２は、相変化メモリ装置（相変化メモリＩＣ）における、リード動作を説明するための回路図である。図２２では、前掲の図と共通する部分には同じ参照符号を付してある。

図２２において、Ｗはワード線を示し、Ｇはグランド線を示し、Ｂはビット線（セットパルスＳ１，リセットパルスＳ２，リードパルスＳ３を入力するための端子Ｐに接続されるパルス入力線である）を示し、Ｒ１は相変化メモリ装置（カルコゲナイド半導体層６０からなる）の等価抵抗を示す。

また、Ｍ４はメモリセル選択のためのＮＭＯＳトランジスタ（スイッチング素子）を示し、Ｒ２は電流／電圧変換抵抗を示し、Ａ１はセンスアンプを示し、参照符号６２は、センスアンプＡ１の基準電圧源を示す。また、Ｉ１は、リード動作時にメモリセルを流れる電流を示し、ＶｏｕｔはセンスアンプＡ１の出力電圧（センシング出力）を示す。

セット動作時（リセット動作時やリード動作時も同じ）には、ワード線ＷをアクティブレベルとしてＮＭＯＳトランジスタＭ４をオンさせ、その後、端子Ｐから、必要なパルス（Ｓ１〜Ｓ３のいずれか）を入力する。リード動作時には、リードパルスＳ３が入力される。

メモリセルを構成するカルコゲナイド半導体層６０がアモルファス状態であるか、結晶状態であるかによって抵抗Ｒ１の抵抗値が異なり、これに対応して、電流Ｉ１の電流量が異なる。したがって、その電流量を電圧値に変換して読み取ることによって、記憶されている情報が"1"であるか"０"であるかを判定することができる。

図２３は、相変化メモリ装置（相変化メモリＩＣ）における、メモリセル部の具体的な構造の一例を示す断面図である。

図２３において、ｐ型の半導体基板７０には、ｎ型層７１，７２（ソース層７１，ドレイン層７２）が形成されており、ゲート絶縁膜７３上にゲート電極７４（ワード線ＷＬに接続される）が設けられている。

参照符号７５，７９は層間絶縁膜である。ｎ型層７１には電極（層間絶縁膜７５を貫通するコンタクトプラグ７６ならびに1層目の導体層からなる電極７８）が接続されており、この電極はグランド線Ｇに接続されている。

また、ｎ型層７２には、層間絶縁膜７５を貫通するコンタクトプラグ７７（例えば、タングステン（Ｗ）からなる）が接続され、このコンタクトプラグ７７には、層間絶縁膜７９を貫通するコンタクトプラグ８０（ヒータ電極）が接続されている。

参照符号８２はカルコゲナイド半導体からなる相変化層である。参照符号８１は、極薄い金属膜からなる密着層である。カルコゲナイド半導体層８２と層間絶縁膜７９との密着性は良好とは言えないため、両者の密着強度を向上させるため、密着層８１が設けられている。

参照符号８３は、相変化層８２の上面を覆うように設けられている、２層目の導体層からなる上部電極である。参照符号８４は層間絶縁膜である。上部電極８３には、層間絶縁膜８４を貫通するコンタクトプラグ８５が設けられており、このコンタクトプラグ８５には、３層目の導体層からなる電極８６（この電極８６がパルス供給用端子Ｐとなる）が接続されている。コンタクトプラグ８５および３層目の導体層からなる電極８６は、コンタクト電極を構成する。

図２３中、相変化層８２内の太い点線Ｘで囲まれて示される領域が、相変化が生じる領域である。層間絶縁膜７９に埋め込まれている電極８０（例えば、チタン窒化物（ＴｉＮ）からなる）は、相変化層８２を流れる電流を絞り込んで電流密度を増大させ、結果的に、相変化領域Ｘにおいてジュール熱を効率的に発生させるのに寄与する働きをするため、ヒータ電極（加熱電極）と呼ばれる（以下、ヒータ電極という）。

相変化層８２を流れる電流の電流密度は、ヒータ電極８０と相変化層８２との接触面積が減少すればするほど増加し、これに伴い、発生するジュール熱は増大する。よって、ヒータ電極８０と相変化層８２との接触面積は十分に狭く（例えば、フォトリソグラフィの最小の設計寸法で決まる面積）に設定される。

図２０（ａ）に記載したような、相変化層を上下の電極で挟み込んだ構造の相変化メモリ装置は、例えば、特許文献１に記載されている。また、この特許文献１には、電極を介して熱が逃げ、相変化メモリ装置の相変化過程における熱効率が低下するのを抑制するために、下側の電極（ヒータ電極）を先端が尖った形状として、その電極と相変化層との間の接触面積を最小化する技術が示されている。
特開２００３−３３２５２９号公報

本発明の発明者は、図２３に示すような構造の相変化メモリ装置について種々、検討したが、その結果、以下のような不都合が生じ得ることがわかった。

すなわち、図２３の相変化メモリ装置では、相変化層８２の相変化領域Ｘにおいて発生した熱が、ヒータ電極８０を介して下方に伝達され、コンタクトプラグ７７に達し、そして、このコンタクトプラグ７７から放熱される、という放熱ルートが存在する。この放熱ルートは、相変化メモリ装置の構造上、必然的に生じるものである。

但し、ここで注目すべき点は、コンタクトプラグ７７とヒータ電極８０の材料が相違し、この材料の相違に起因して、コンタクトプラグ７７の放熱性が必然的に高くなる、という点である。

つまり、コンタクトプラグ７７は、電気抵抗を減少させるという観点から低抵抗の材料（例えば、タングステン（Ｗ））で構成され、一方、ヒータ電極８０は、ジュール熱を効率的に発生させるという観点から、高抵抗の材料（例えば、チタン窒化物（ＴｉＮ））によって構成されている。そして、金属材料の場合、導電率（抵抗率の逆数）が大きい材料は、同様に熱伝導率も大きいという特性があるため、低抵抗（つまり、導電率が大）のコンタクトプラグ７７は、高抵抗（つまり、導電率が小さい）のヒータ電極８０に比べて、熱伝導率も高くなり、ゆえに、コンタクトプラグ７７が、放熱性が良好なヒートシンク（放熱フィン）として機能してしまうことになる。

上記のとおり、カルコゲナイド半導体層の相変化は、電流を流すことによるジュール熱を利用して実現されるため、ジュール熱が、ヒータ電極、ならびに、その下に位置するコンタクトプラグや配線を介して放熱されてしまうことは、熱効率の低下につながり、好ましくない。

そのような熱効率の低下は、単体の相変化メモリ装置や集積度の低い相変化メモリＩＣを試作する段階では、さほど問題とならないが、微細化プロセスを利用して、高集積度の相変化メモリ装置を、実際に量産しようとする段階では、大きな問題となり得る。

すなわち、相変化メモリ装置の大容量化のためには、メモリセルのサイズを小さくする必要があり、そのため、リセット電流（相変化層を結晶状態からアモルファス状態にするための電流）の低減が重要な課題となっている。したがって、相変化層の底面に接触しているコンタクト電極層が、放熱性に優れたヒートシンク（放熱フィン）として機能してしまう構造は、熱効率を低下させ、リセット電流の電流量の低減を阻む要因となる。

かといって、コンタクトプラグからの放熱の抑制（発熱効率の増大）を重視し、コンタクトプラグを高抵抗の材料で形成すると、今度は、半導体基板とのコンタクト抵抗が増大して電流が減少してしまう。この場合、メモリセル選択用のトランジスタのサイズ（Ｗ／Ｌ）を大きくする必要があり、素子の微細化（相変化メモリ装置の大容量化）の妨げとなる。

このように、ヒータ電極の直下においては放熱を抑制し、半導体基板との接触抵抗は小さくするという、メリハリのあるデバイス設計をしづらいという問題がある。

この対策としては、ＮＭＯＳトランジスタのドレイン層に接触するタングステン（Ｗ）からなるコンタクトプラグ７７を、直接にヒータ電極８０に接触させるのではなく、ヒータ電極８０と同じ材料（ＴｉＮ）からなる新たなコンタクトプラグを介して接触させる構造を採用することが考えられる。

つまり、半導体基板とヒータ電極とを電気的に接続するために、半導体基板との接触抵抗を低減した低抵抗のコンタクトプラグ（例えば、Ｗからなる）を形成し、この低抵抗のコンタクトプラグ上に、ヒータ電極と同じ材料（例えば、ＴｉＮ）からなるコンタクトプラグを形成し、この高抵抗のコンタクトプラグ上にヒータ電極（例えば、ＴｉＮからなる）を形成するものである。

しかし、この場合、半導体基板とヒータ電極との間に、異なる層に属する２段のコンタクトプラグが存在することになり、デバイスの階層が増え、製造工数が増大する。また、２段のコンタクトプラグの間に位置ずれが発生する可能性もある。したがって、大規模な
相変化メモリ装置の量産化の妨げとなる。

なお、特許文献１記載の技術では、相変化層とヒータ電極との接触界面における放熱を問題としており、本発明が解決しようとする、「ヒータ電極を介して伝達された熱が下地の電極を介して放熱される」という課題については、何らの言及、示唆もなく、したがって、特許文献１の技術は、上記課題に対する解決策を提示しない。また、特許文献１記載の技術は、ヒータ電極の先端部の形状を鋭角形状に加工する必要があり、この点、相変化メモリ装置の製造方法が複雑化するのは否めない。

本発明はこのような考察に基づいてなされたものであり、その目的は、相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、大規模な相変化メモリ装置の量産を可能とすることにある。

本発明の相変化メモリ装置は、相変化層と、前記相変化層に一端が接触するヒータ電極と、このヒータ電極の他端に接触する第１の導電材料からなる第１の導電材料プラグと、前記第１の導電材料よりも比抵抗が小さい第２の導電材料からなる第２の導電材料プラグとが、両プラグの少なくとも側面同士が接触し、かつ、前記ヒータ電極と前記第２の導電材料プラグとが重なりを持たない態様で接触して構成される異種材料コンタクトプラグと、前記第２の導電材料プラグと電気的に接続される導電体層と、を有する。

「異種材料コンタクトプラグ」を用いて、放熱の抑制と、良好な導電性の確保と、を両立させるものである。ここで、「コンタクトプラグ」とは、「一つの電子回路要素と他の電子回路要素とを電気的に接続するために使用される電極」であり、一般的には、電気的絶縁膜中に埋め込まれて形成されるものである。また、「異種材料コンタクトプラグ」とは、「少なくとも２種類の導電材料層（導電材料プラグ）を面により接触させて構成される複合型のコンタクトプラグ」である。従来のコンタクトプラグとして、薄いバリアメタル（例えば、下地のシリコン基板との良好な電気的接続を確保するために補助的に設けられるチタン層など）を堆積した後、比抵抗の小さな金属（例えば、タングステン）を絶縁膜中に埋め込んだ構造をもつものがあるが、この従来構造のプラグは、本発明でいう「異種材料コンタクトプラグ」には該当しない。その理由は、従来のコンタクトプラグにおいて、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、電流経路を提供する部分）は、あくまで比抵抗の小さな金属（タングステン等）からなる部分のみであり、バリアメタルは、半導体装置の良好な製造を可能とするために設けられているにすぎないからである。本発明でいう「異種材料コンタクトプラグ」は、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、コンタクトプラグとして機能する部分）が少なくとも２つ存在し、その２つのコンタクトプラグが異なる導電材料で構成され、かつ、各コンタクトプラグが一体化されて複合型のコンタクトプラグを構成しているものである。但し、本発明でいう「異種材料コンタクトプラグ」に含まれる導電材料が、上記のバリアメタルとしての機能を兼ね備える場合もあり得る。また、本発明でいう「異種材料コンタクトプラグ」は、ヒータ電極と、導電体層（すなわち、シリコン基板に形成された拡散層、金属電極や配線、あるいは他のコンタクトプラグ等）とを電気的に接続するために使用される。そして、「本発明の異種材料コンタクトプラグ」では、ヒータ電極と接触する部分には、第２の導電材料に比べて比抵抗が大きな（すなわち、導電率が小さく、熱伝導率も小さい）第１の導電材料からなる第１の導電材料プラグを使用し、これによって、第１導電材料プラグにおける放熱を抑制する。したがって、相変化メモリ装置における書き込み時（特にリセット時）の熱効率が改善される。一方、第２の導電材料プラグは、第１の導電材料に比べて比抵抗が小さな（すなわち、導電率が大きく、熱伝導率も大きい）第2の導電材料により構成し、この第２の導電材料プラグによって、異種材料コンタクトプラグ全体の電気抵抗を十分に低減する。各プラグは少なくとも側面同士が接触し、かつ、ヒータ電極と第２の導電材料プラグとは重なりを持たない。第２の導電材料プラグは、導電率が高い材料で構成されるため、電子回路の電気抵抗は十分に小さく抑えることができる。また、ヒータ電極は第２の導電材料プラグとは重なりを持たないため、ヒータ電極を伝達される熱が第１の導電材料プラグに伝わり、さらに、その直下の第２の導電材料に伝わるといった事態が生じない。また、ヒータ電極と接触する部分は熱伝導率の低い材料で構成して放熱を低減していることにより、その他の電極や配線の材料として、比抵抗が小さな金属材料(タングステン（Ｗ）の他、シリコン系のＬＳＩで使用されているアルミニュウム（Ａｌ），銅（Ｃｕ）など）をおもいきって使用することができるようになり、材料選択の自由度が増大し、大規模な相変化メモリの製造に役立つ。なお、比抵抗（ρ）は、電気抵抗率、体積抵抗率とも呼ばれ、１／ρが導電率（電気伝導率、比電気伝導度とも呼ばれる）である。本発明では、「比抵抗」と「導電率」の用語を採用する。

また、本発明の相変化メモリ装置の一態様では、前記異種材料コンタクトプラグの平面形状は、前記第２の導電材料プラグが埋め込まれた幅広の本体部と、この本体部分から突出し、前記本体部分の幅よりも狭く、前記第１の導電材料で構成され、かつ前記ヒータ電極が接続される突起部と、を含む。

異種材料コンタクトプラグの平面形状（異種材料が埋め込まれる、層間絶縁膜に形成されるコンタクトホールの平面形状といいかえることもできる）を具体的に規定したものである。すなわち、コンタクトホールは、幅広の本体部と幅の狭い突起部をもつ平面形状をもち、幅の狭い突起部は第１の導電材料にて完全に埋め込まれ、幅広の本体部分は、第２の導電材料によって埋め込まれている。突起部に埋め込まれた第１の導電材料層が第１のコンタクトプラグとして機能する。平面パターンの幅と、第１および第２の導電材料薄膜の膜厚とを調整することにより、コンタクトホールの埋め込み技術（ＣＶＤ等）を用いるだけで、異種材料コンタクトプラグを容易に形成することができ、このことは、相変化変化メモリの量産化に有利となる。

また、本発明の相変化メモリ装置の他の態様では、前記異種材料コンタクトプラグの平面形状は、Ｐ字型、Ｌ字型または凸型のいずれかの形状である。

異種材料コンタクトプラグの平面形状（異種材料が埋め込まれる、層間絶縁膜に形成されるコンタクトホールの平面形状といいかえることもできる）を、Ｐ字型、Ｌ字型または凸型とすることは、コンタクトホール形成時のマスク形状を変更することによって容易に実現することができ、したがって、相変化メモリの量産化に有利である。

また、本発明の相変化メモリ装置の他の態様では、前記第２の導電材料プラグの体積は、前記第１の導電材料プラグの体積よりも大きい。

第１の導電材料プラグは、ヒータから伝達されてくる熱の放熱の抑制を優先させて設けられているが、この部分において、電気抵抗が若干、上昇するのは否めない。ただし、第１の導電材料プラグの体積に比べて、良導電性の材料からなる第２の導電材料プラグの体積が大きければ、異種材料コンタクトプラグにおける電気抵抗は、第２の導電材料プラグによって支配的に決定される。したがって、異種材料コンタクトプラグ全体としての抵抗値は、十分低く抑えることが可能となり、回路動作上の問題は生じない。

また、本発明の相変化メモリ装置の他の態様では、前記異種材料コンタクトプラグにおける前記第１の導電材料プラグは、前記ヒータ電極を構成する主成分の金属材料を含み、また、前記第２の導電材料プラグは、前記相変化メモリ装置における接地電位用の電極または配線を構成する主成分の金属材料を含む。

第１の導電材料プラグは、このプラグに接触されるヒータ電極の主成分の金属材料を含んでいる点（つまり、第１の導電材料プラグはヒータ電極と同種の金属材料からなる点）を明らかとし、同様に、第２の導電材料プラグは、低抵抗が要求される接地電極や接地配線の主成分の金属材料を含んでいる点（つまり、第２の導電材料プラグは、接地電極や接地配線と同種の金属材料からなる点）を明らかとしたものである。放熱対策として特別な金属材料を使用する必要がないため、製造上の問題は生じない。

また、本発明の相変化メモリ装置の他の態様では、前記異種材料コンタクトプラグにおける前記第１の導電材料プラグは、前記ヒータ電極を構成する金属材料と同じ金属材料からなり、また、前記第２の導電材料プラグは、前記相変化メモリ装置における接地電位用の電極または配線を構成する主成分の金属材料と同じ金属材料からなる。

第１の導電材料プラグは、このプラグに接触されるヒータ電極と同じ金属材料からなる点（つまり、第１の導電材料プラグはヒータ電極と同じ金属材料からなる点）を明らかとし、同様に、第２の導電材料プラグは、低抵抗が要求される接地電極や接地配線と同じ金属材料からなる点（つまり、第２の導電材料プラグは、接地電極や接地配線と同じ金属材料からなる点）を明らかとしたものである。放熱対策として特別な金属材料を使用する必要がないため、製造上の問題は生じない。

また、本発明の相変化メモリ装置の他の態様では、前記ヒータ電極に接触する前記第１の導電材料プラグは、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン）（Ｍｏ），ジルコニウム（Ｚｒ）、タングステン（Ｗ）のいずれかの金属、または前記金属の窒素物、あるいは前記金属のシリサイド、を含む。

第１の導電材料プラグの材料として使用可能な、主成分となり得る金属材料を列記したものである。これらの金属材料は、ヒータ電極としても使用可能な材料である。いずれの金属材料も、シリコン系ＬＳＩで使用されているアルミニュウム（Ａｌ）や銅（Ｃｕ）と比べて、導電率、熱伝導率が共に小さい。但し、これらの金属材料の中には、第２の導電材料プラグの材料としても使用できるものも含まれている。

また、本発明の相変化メモリ装置の他の態様では、前記ヒータ電極に接触する前記第１の導電材料プラグは、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含む。

第１の導電材料プラグとして使用可能な金属材料を、具体的に例示列記したものである。上記のとおり、これらの金属材料は、基本的にヒータ電極として使用可能である。但し、これらの金属材料の中には、第２の導電材料プラグの材料としても使用可能なものが含まれている。

また、本発明の相変化メモリ装置の他の態様では、前記第２の導電材料プラグは、タングステン（Ｗ），アルミニュウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを含む。

第２の導電材料プラグの材料となり得る金属材料を、例示列挙したものである。上記のとおり、これらの金属材料は、基本的に接地電極や接地配線として使用可能である。ただし、これらの金属材料の中には、第１の導電材料プラグの材料としても使用可能なものが含まれている。

また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料プラグを構成する第１の導電材料の比抵抗は、前記第２の導電材料プラグを構成する第２の導電材料の比抵抗の１０倍以上である。

第１／第２の導電材料プラグの構成材料（第１／第２の導電材料）間の比抵抗のオーダーの相違を例示したものである。第１／第２の導電材料間では、導電率、熱伝導率共に、概ね１０倍程度の差があるのが好ましい（ただし、これに限定されるものではない）。

また、本発明の相変化メモリ装置の他の態様では、前記第１の導電材料プラグは、層間絶縁膜に設けられたコンタクトホールの内表面ならびに底面に形成された薄いチタン（Ｔｉ）膜上に窒化チタン（ＴｉＮ）を埋め込むことによって形成されたプラグであり、前記第２の導電材料プラグは、前記窒化チタン（ＴｉＮ）の埋め込み後も残存している窪みの部分を、タングステン（Ｗ）でさらに埋め込むことによって形成されたプラグである。

狭い溝は、所定膜厚の薄膜で完全に埋め込むことができ、広い溝は、完全には埋め込むことはできないことを積極的に利用し、第２の導電材料である窒化チタン（ＴｉＮ）によって、狭い溝を完全に埋め込んで第１の導電材料プラグ（のヒータ接触に接触する部分）を形成し、次に、窪みが残っている広い溝の部分に第２の導電材料であるタングステン（Ｗ）をさらに埋め込んで第２の導電材料プラグを形成したものである。溝（コンタクトホール）の平面パターンや溝の幅と、第１および第２の導電材料薄膜の膜厚とを調整することにより、コンタクトホールの埋め込み技術（ＣＶＤ等）を用いるだけで、異種材料コンタクトプラグを容易に形成することができ、このことは、相変化変化メモリの量産化に有利となる。

また、本発明の相変化メモリ装置の他の態様は、メモリセル選択用のスイッチング素子と、このスイッチング素子の一極に接地電位を接続するための接地電位接続用プラグと、をさらに有し、前記スイッチング素子の一極が、前記接地電位接続用プラグを介して接地電位に接続され、前記スイッチング素子の他極が、前記第２の導電材料プラグに電気的に接続される。

メモリセル選択用のスイッチング素子（絶縁ゲート型電界効果トランジスタ、バイポーラトランジスタ、ＰＮ接合ダイオード、ショットキーバリアダイオード等）の一極が、接地電位用プラグを介して接地電位に接続され、他極が異種材料コンタクトプラグを介してヒータ電極に電気的に接続され、これによって、メモリセルが構成されている点を明らかとしたものである。なお、「接地電位」とは、広義に解釈して、交流接地のための電位（要するに、直流の基準電位）を示すものとする。

また、本発明の相変化メモリ装置の他の態様では、前記接地電位接続用プラグも、前記異種材料コンタクトプラグと同様に、前記第１および第２の導電材料プラグをもつ構造である。

製造工程の共用化を図る結果として、接地電位用プラグも、異種導電性プラグと同様の構造をもつことがあり、この点を明確化したものである。

また、本発明の相変化メモリ装置の他の態様では、半導体基板内または半導体基板上に設けられるメモリセル選択用のスイッチング素子と、第１の導電材料プラグと、この第１の導電材料よりも導電率、熱伝導率が共に高い第２の導電材料プラグとが、両プラグの側面同士が接触する態様で接触して構成される異種材料コンタクトプラグと、前記第１の導電材料プラグに接続されるヒータ電極と、このヒータ電極に接続される相変化層と、この相変化層に接続される電極端子と、を有する。

本発明の相変化メモリ装置の全体の基本的な構成を明らかとしたものである。すなわち、半導体製造プロセス技術により、スイッチング素子、異種材料コンタクトプラグ、ヒータ電極、相変化層、電極端子を順次、形成して構成される相変化メモリ装置（相変化メモリＩＣ）である。

また、本発明の相変化メモリ装置の他の態様では、前記相変化層は、カルコゲナイド半導体層である。

カルコゲン元素を含む半導体薄膜を相変化層としたものである。

また、本発明の異種材料コンタクトプラグの製造方法は、半導体基板上に形成される層間絶縁膜の一部を選択的にパターニングし、その平面形状が、幅広の本体部と、この本体部から突出すると共に、その幅が前記本体部の幅よりも狭い突起部と、を有するようなコンタクトホールを形成する第１の工程と、前記突起部のみを完全に埋め込むことができる条件にて、前記コンタクトホールを前記第１の導電材料で埋め込んで前記第１の導電材料プラグを形成する第２の工程と、前記コンタクトホールの前記本体部を、前記第２の導電材料にて完全に埋め込んで前記第２の導電材料プラグを形成する第３の工程と、を含む。

狭い溝は、所定膜厚の薄膜で完全に埋め込むことができ、広い溝は、完全には埋め込むことはできない点に着目し、コンタクトホールの平面形状を、本体部と突起部を有する形状とし、そして、まず、第２の導電材料によって、狭い溝を完全に埋め込んで第１の導電材料プラグを形成し、次に、窪みが残っている広い溝の部分に第２の導電材料をさらに埋め込んで第２の導電材料プラグを形成したものである。溝（コンタクトホール）の平面パターンや溝の幅と、第１および第２の導電材料薄膜の膜厚とを調整することにより、コンタクトホールの埋め込み技術（ＣＶＤ等）を用いるだけで、異種材料コンタクトプラグを容易に形成することができる。

また、本発明の相変化メモリ装置の製造方法は、半導体基板内または半導体基板上にメモリセル選択用のスイッチング素子を形成する第１の工程と、本発明の異種コンタクトプラグの製造方法を用いて、前記第２の導電材料プラグが前記スイッチング素子の一極に電気的に接触するように、前記異種コンタクトプラグを形成する第２の工程と、ヒータ電極の下面が、前記第１の導電材料プラグの上面に接触するように前記ヒータ電極を形成する第３の工程と、前記ヒータ電極の上面に、相変化層の下面が接触するように前記相変化層を形成する第４の工程と、前記相変化層の上面の少なくとも一部に接続される電極層を形成する第５の工程と、を含む。

スイッチング素子、異種材料コンタクトプラグ、ヒータ電極、相変化層、電極層を順次、形成して、相変化メモリ装置（相変化メモリＩＣ）を製造するものである。異種材料コンタクトプラグは、上述した本発明の異種材料コンタクトプラグの製造方法により製造される。この製造方法によって、汎用的な製造技術を使用して（特別な製造工程を設けることなく）、放熱の抑制と電気抵抗の低減という、相反する要求を共に満足させて、大規模な相変化メモリ装置を実現することができる。

また、本発明の相変化メモリ装置の製造方法の他の態様では、前記第２の工程において、異種材料コンタクトプラグを形成する際、前記スイッチング素子の他極を接地電位とするための接地電位用プラグも形成する。

製造工程の共用化して、異種材料コンタクトプラグと接地電位用プラグを同時に形成するものである。これにより、製造工程数を減らすことができる。

また、本発明の相変化メモリ装置の製造方法の一態様では、前記スイッチング素子は、絶縁ゲート型電界効果トランジスタであり、この絶縁ゲート型電界効果トランジスタのゲート電極を形成する際、そのゲート電極を構成する導電材料層の上面ならびに側面に電気的絶縁層を形成する。

本発明の相変化メモリ装置では、異種材料コンタクトプラグが、メモリセル選択用絶縁ゲート型電界効果トランジスタ（ＭＯＳトランジスタ）の近傍に形成されることから、相変化メモリ装置の集積度が高まると、異種材料コンタクトプラグとＭＯＳトランジスタのゲート電極とがショートするような場合も想定されるため、ゲート電極を構成する導電材料層（ドープトポリシリコン層等）の上面ならびに側面を絶縁膜で覆って、問題が生じないようにするものである。ゲート電極を構成する導電材料層の側面は、例えばＣＶＤ法によって絶縁膜のサイドウオールを形成することにより被覆することができ、その導電材料層の上面は、例えば、ゲート電極形成時に窒化膜を積層形成してパターニングすることによって被覆することができる。

本発明では、異種材料コンタクトプラグを使用して、ヒータに接触する第１の導電材料プラグは比抵抗が大きな（導電率、熱伝導率が共に小さい）材料により構成し、一方、導電層に接続される第２の導電材料プラグは比抵抗が小さな（導電率、熱伝導率が共に大きな）材料により構成し、これによって、ヒータ電極の近傍における放熱の抑制（すなわち、相変化メモリ装置における書き込み時（特にリセット時）の熱効率の改善）と、電気回路の抵抗値の低減とを両立させることができる。

また、ヒータ電極は、第２の導電材料プラグと重なりを持たないため、ヒータ電極を伝達される熱が第１の導電材料プラグに伝わり、さらに、その直下の第２の導電材料に伝わるといった事態が生じない。

また、ヒータ電極と接触する部分は、熱伝導率の低い材料にて構成して放熱を低減していることにより、その他の電極や配線の材料として、導電率が低い金属材料（タングステン（Ｗ）の他、シリコン系のＬＳＩで使用されているアルミニュウム（Ａｌ），銅（Ｃｕ）など）を使用してメリハリのある材料選択が可能となる。つまり、材料選択の自由度が増大し、大規模な相変化メモリの製造が可能となる。

また、異種材料コンタクトプラグは、層間絶縁膜にコンタクトホールを形成する際のマスクパターンを変更して、幅広の本体部と幅の狭い突起部とをもつ形状（例えば、Ｐ字型、Ｌ字型または凸型）のコンタクトホールを形成し、膜厚が調整された異種材料にて、コンタクトホールを連続的に埋め込むことによって、容易に形成することができる。したがって、相変化変化メモリの量産化に有利である。

また、第１の導電材料プラグの体積に比べて、良導電性の材料からなる第２の導電材料プラグの体積が大きければ、異種材料コンタクトプラグにおける電気抵抗は、第２の導電材料プラグによって支配的に決定され、異種材料コンタクトプラグ全体としての抵抗値は、十分低く抑えることが可能となり、回路動作上の問題は生じない。

また、第１の導電材料プラグの材料としては、ヒータ電極と同種あるいは同じ金属材料を使用すればよく、第２の導電材料プラグの材料としては、接地電位用配線や電極と同種あるいは同じ金属材料を使用すればよく、したがって、本発明は、製造プロセスに負担をかけずに実現することができる。

また、第１／第２の導電材料プラグの構成材料（第１／第２の導電材料）における比抵抗は、概ね１０倍以上の差があるのが好ましい。この程度の差であれば、例えば、第１の導電材料としてＴｉＮ（窒化チタン）を使用し、第２の導電材料としてＷ（タングステン）を使用することによって実現することが可能であり、材料選択に際し、特に、問題は生じない。

また、本発明によれば、コンタクトホールの平面パターンや溝の幅と、第１および第２の導電材料薄膜の膜厚とを調整することにより、コンタクトホールの埋め込み技術（ＣＶＤ等）を用いるだけで、異種材料コンタクトプラグを容易に形成することができる。

また、本発明によれば、汎用的な製造技術を使用して（特別な製造工程を設けることなく）、放熱の抑制と電気抵抗の低減という、相反する要求を共に満足させて、大規模な相変化メモリ装置（メモリセル選択用のスイッチング素子、異種材料コンタクトプラグ、ヒータ電極、相変化層、電極端子を有する相変化メモリＩＣ）を製造することが可能となる。

また、製造工程の共用化して、異種材料コンタクトプラグと接地電位用プラグを同時に形成することにより、製造工程数を減らすことができる。

また、ゲート電極を構成する導電材料層（ドープトポリシリコン層等）の上面ならびに側面を電気的絶縁膜で被覆することによって、ゲート電極と異種材料コンタクトプラグとのショートを防止できる。

本発明によれば、特別な技術を用いることなく、汎用的な半導体製造技術のみを用いて、相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とすることができる。

次に、本発明の実施形態について、図面を参照して説明する。
（第１の実施形態）

以下の説明において、「コンタクトプラグ」とは、「一つの電子回路要素と他の電子回路要素とを電気的に接続するために使用される電極」であり、一般的には、電気的絶縁膜中に埋め込まれて形成されるものである。

また、「異種材料コンタクトプラグ」とは、「少なくとも２種類の導電材料層（導電材料プラグ）を面により接触させて構成される複合型のコンタクトプラグ」である。

ここで、従来のコンタクトプラグとして、薄いバリアメタル（例えば、下地のシリコン基板との良好な電気的接続を確保するために補助的に設けられるチタン層など）を堆積した後、比抵抗の小さな金属（例えば、タングステン）を絶縁膜中に埋め込んだ構造をもつものがあるが、この従来構造のプラグは、本発明でいう「異種材料コンタクトプラグ」には該当しない。その理由は、従来のコンタクトプラグにおいて、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、電流経路を提供する部分）は、あくまで比抵抗の小さな金属（タングステン等）からなる部分のみであり、バリアメタルは、半導体装置の良好な製造を可能とするために設けられているにすぎないからである。

本発明でいう「異種材料コンタクトプラグ」は、電子回路要素同士を接続するための電極として積極的に機能する部分（つまり、コンタクトプラグとして機能する部分）が少なくとも２つ存在し、その２つのコンタクトプラグが異なる導電材料で構成され、かつ、各コンタクトプラグが一体化されて複合型のコンタクトプラグを構成しているものである。

但し、本発明でいう「異種材料コンタクトプラグ」に含まれる導電材料が、上記のバリアメタルとしての機能を兼ね備える場合もあり得る。

また、本発明でいう「異種材材料コンタクトプラグ」は、ヒータ電極と、導電層（すなわち、シリコン基板に形成された拡散層、金属電極や配線、あるいは他のコンタクトプラグ等）と、を電気的に接続するために使用されるものである。

以下、具体的に説明する。

図１は、本発明の相変化メモリ装置の特徴的な構造の一例を説明するための図であり、（ａ）は、本発明の相変化メモリ装置の要部構成の一例を示す図であり、（ｂ）は、比較例としての、ヒータ電極とコンタクトプラグとの接続構造の従来例を示す図である。

図１（ａ）において、ＮＭＯＳトランジスタ（Ｎチャネル絶縁ゲート型電界効果トランジスタ）Ｍは、メモリセルを選択するためのスイッチング素子であり、そのゲートは、ワード線ＷＬ１に接続されている。

そして、ＮＭＯＳトランジスタ（Ｍ）のソースは、接地電位用金属プラグ１００（材料βからなる）ならびに接地電位用配線（グランド配線：同様に材料βからなる）１０２を介して接地電位（ＧＮＤ：基準電位）に接続されている。

また、ＮＭＯＳトランジスタ（Ｍ）のドレインは、異種材料コンタクトプラグ１０４の第２の導電材料プラグ１０８に電気的に接続されている。

異種材料コンタクトプラグ１０４は、図示されるように、第１の導電材料プラグ（第１の導電材料αからなる）１０６と、第２の導電材料プラグ（第２の導電材料βからなる）１０８とで構成され、両プラグ（１０６，１０８）は、少なくとも側面同士が接触する態様で接触し、これによって、両プラグ（１０６，１０８）間の電気的な導通が確保されている。第１の導電材料プラグ１０６の比抵抗Ｒ１１と、第２の導電材料プラグ１０８の比抵抗Ｒ１０とは、Ｒ１１>Ｒ１０の関係にある。

ここで、比抵抗（ρ）は、電気抵抗率、体積抵抗率とも呼ばれ、その逆数（１／ρ）が導電率（電気伝導率、比電気伝導度とも呼ばれる）である。本発明では、「比抵抗」と「導電率」という用語を採用する。金属材料において、電流が流れ易い材料は、熱も伝達し易いという性質があるため、「比抵抗が大きな材料」は、すなわち、「導電率ならびに熱伝導率が共に大きな材料」ということができる。したがって、図１の導電材料αとβを比較すると、導電率、熱伝導率に関しては、α<βの関係にある。

また、第１の導電材料プラグ１０６の上面には、ヒータ電極（下部電極：材料αからなる）１１０の底面が接触している。

ヒータ電極１１０の上面は、相変化層（ここではＧＳＴとする）１１４の底面に接触している。ヒータ電極１１０と相変化層１１４との接触面１１２の近傍が、相変化が生じる相変化領域となる。

相変化層１１４の上面には、上部電極（電極層）１１６が形成されている。この上部電極１１６は、コンタクトプラグ（コンタクトプラグ）１１８を介して電極端子１１９に接続されている。

このような構造をもつ本実施形態の相変化メモリ装置によれば、書き込み時（特にリセット時）における熱効率の改善と、低抵抗な回路の実現と、を両立することができる。この効果は、異種材料コンタクトプラグ１０４を採用することによって得られる。

以下、異種材料プラグ１０４の好ましい態様と、その特徴を列記する。

（１）異種材料プラグ１０４は、第１の導電材料プラグ１０６と第２の導電材料プラグ１０８とで構成され、第１の導電材料プラグ１０６を構成する第１の導電材料αと、第２の導電材料プラグ１０８を構成する第２の導電材料βとは、以下の関係がある。すなわち、先に説明したように、「比抵抗」に関しては、α>βの関係にある。また、「導電率」および「熱導電率」に関しては、α<βの関係を満たす。

例えば、第１の導電材料αとしてチタン（Ｔｉ：導電率２．３４×１０６／ｍΩ，熱伝導率２１．９Ｗ／ｍ・Ｋ）を使用する場合には、第２の導電材料βとして、導電率、熱伝導率が共により大きなタングステン（Ｗ：導電率１８．９×１０６／ｍΩ，熱伝導率１７４Ｗ／ｍ・Ｋ）を使用する。

なお、以下の（２），（３）にて、第１および第２の導電材料として使用可能な材料名を例示列挙するが、一つの金属材料が、（２），（３）のいずれにも記載されるものがある（タングステン、モリブデンなど）。つまり、タングステンやモリブデンは、第１および第２の導電材料のいずれにもなり得る。本発明の場合、材料自体というよりは、材料の組合せに特徴があり、比抵抗に関しては、α>βの関係を満たすこと（導電率および熱導電率に関してはα<βの関係を満たすこと）が重要である。

（２）第１の導電材料プラグ１０６は、導電率よりも熱伝導率を重視し、熱伝導を抑制するという観点から選ばれる第１の導電材料α（例えば、窒化チタン（ＴｉＮ））からなる。第１の導電材料αは、ヒータ電極１１０と同じ材料、あるいは同種の材料（主成分が同じ材料）からなるのが好ましい。

具体的には、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ），ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ），タングステン（Ｗ）のいずれかの金属、または前記金属の窒素物、あるいは前記金属のシリサイドを含む材料を使用することができる。さらに具体的には、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含む材料を使用することができる。

（３）一方、第２の導電材料プラグ１０８は、熱伝導率よりも導電率を重視し、回路の低抵抗化を実現できるという観点から選ばれる第２の導電材料β（例えば、タングステン
（Ｗ））からなる。

第２の導電材料βは、低抵抗性が要求される接地電位用プラグ１００や接地電位用配線（グランド配線）１０２と同じ材料、あるいは同種の材料（主成分が同じ材料）からなるのが好ましい。具体的には、タングステン（Ｗ），アルミニュウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを使用することができる。

（４）第１および第２の導電材料（α，β）の主成分となり得る金属材料の導電率、熱伝導率の数値オーダーは、概ね、以下のとおりである（ただし、これに限定されるものではなく、好ましい態様の例示である）。

すなわち、第１の導電材料プラグ１０６を構成する主成分の金属材料（第１の導電材料α）は、例えば、１．０×１０^６／ｍΩオーダーの導電率ならびに１０．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、一方、第２の導電材料プラグ１０８を構成する主成分の金属材料（第２の導電材料β）は、１０．０×１０^６／ｍΩオーダーの導電率ならびに１００．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、導電材料αとβでは、導電率、熱伝導率共に、概ね１０倍（好ましくはそれ以上）の差があるのが望ましい。

ちなみに、第１および第２の導電材料α，βの主成分の候補となり得る金属材料の導電率と熱伝導率は、以下のとおりである。以下の記載では、導電率をＣ，熱伝導率をＰと略記する。
（第１の導電材料αの主成分の候補)
Ｔｉ（チタン）：Ｃ＝２．３４×１０^６／ｍΩ，Ｐ＝２１．９Ｗ／ｍ・Ｋ
Ｎｂ（ニオブ）：Ｃ＝６．９３×１０^６／ｍΩ，Ｐ＝５３．７Ｗ／ｍ・Ｋ
Ｔａ（タンタル）：Ｃ＝７．６１×１０^６／ｍΩ，Ｐ＝５７．５Ｗ／ｍ・Ｋ
Ｚｒ（ジルコニウム）：Ｃ＝２．３６×１０^６／ｍΩ，Ｐ＝２２．７Ｗ／ｍ・Ｋ
ＴｉＮ（窒化チタン）：金属の窒化物は、その金属の性質を引き継ぐため、Ｔｉ（チタン）の特性に準じる特性をもつと考えられる。
（第２の導電材料βの主成分の候補）
Ａｌ（アルミニュウム）：Ｃ＝３７．７×１０^６／ｍΩ，Ｐ＝２３７Ｗ／ｍ・Ｋ
Ｍｏ（モリブデン）：Ｃ＝１８．７×１０^６／ｍΩ，Ｐ＝１３８Ｗ／ｍ・Ｋ
Ｃｕ（銅）：Ｃ＝５９．６×１０^６／ｍΩ，Ｐ＝４０１Ｗ／ｍ・Ｋ
Ｗ（タングステン）：Ｃ＝１８．９×１０^６／ｍΩ，Ｐ＝１７４Ｗ／ｍ・Ｋ
各金属材料の導電率（ならびに薄膜の比抵抗）と熱伝導率の数値から、第１の導電材料αの主成分となり得る金属材料は、１．０×１０６／ｍΩオーダーの導電率ならびに１０．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、一方、第２の導電材料βの主成分となり得る金属は、１０．０×１０^６／ｍΩオーダーの導電率ならびに１００．０Ｗ／ｍ・Ｋオーダーの熱伝導率を有し、導電材料αとβでは、導電率、熱伝導率共に、概ね１０倍程度の差は認められることがわかる。

（５）好ましい導電材料の一例としては、チタン窒化物（ＴｉＮ）と、タングステン（Ｗ）があげられる。すなわち、第１の導電材料（α）として、チタン窒化物（ＴｉＮ）の薄膜を使用し、第２の導電材料（β）としてタングステン（Ｗ）を使用することができる。ここでは、チタン窒化物（ＴｉＮ）の薄膜と、タングステン（Ｗ）の薄膜の比抵抗について比較する。
但し、金属窒化物の薄膜をＣＶＤ法で形成する場合、原材料ガスに依存して比抵抗が変化し、また、原材料ガスに応じて、比抵抗の値を変動幅も異なる。本発明の発明者の実験によると、ＴｉＮ薄膜の比抵抗は、原材料ガスとしてＴｉＣｌ_４を使用した場合、５００μΩ・ｃｍ〜９００μΩ・ｃｍの範囲で変更することが可能であった。ＭＯＣＶＤ法を使用した場合（原材料ガスＴｉ[Ｎ（Ｃ２Ｈ５）２]４）の場合、１０００μΩ・ｃｍ〜６０００μΩ・ｃｍの範囲で変更可能であった。いずれにしろ、ＴｉＮ薄膜の比抵抗はかなり大きいことがわかる。
一方、本発明の発明者は、Ｗ（タングステン）の薄膜をＣＶＤ法により作成し、その比抵抗を測定したが、比抵抗＝１０μΩ・ｃｍであった。上記した、ＴｉＮの比抵抗の１／１０以下であることがわかる。

（６）図１の第１の導電材料プラグ１０６と第２の導電材料プラグの体積を比較した場合、第２の導電材料プラグ１０８の体積の方が大きいのが望ましい。すなわち、第１の導電材料プラグ１０６は、ヒータ電極１１０から伝達されてくる熱の放熱の抑制を優先させて設けられているが、この部分において、電気抵抗が若干、上昇するのは否めない。ただし、第１の導電材料プラグ１０６の体積に比べて、良導電性の材料からなる第２の導電材料プラグ１０８の体積が大きければ、異種材料コンタクトプラグ１０４における電気抵抗は、第２の導電材料プラグによって支配的に決定される。したがって、異種材料コンタクトプラグ１０４全体としての抵抗値は、十分低く抑えることが可能となり、したがって、回路動作上の問題は生じない。

（７）第１の導電材料プラグ１０６と第２の導電材料プラグ１０８とは、少なくとも側面同士が接触する態様で接触し、ヒータ電極１１０と第２の導電材料プラグ１０８は、重なりを有さない。つまり、ヒータ電極１１０の直下には、第２の導電材料プラグ１０８が存在しない。なお、第１および第２の導電材料プラグ１０６，１０８に関して、「少なくとも側面同士が接触する」という表現は、各プラグの他の面が接触してもよいが、どのような接触形態であれ、各プラグの側面同士の接触が必ず含まれている、ということである。

（８）図１の異種導電材料プラグ１０４は、平面形状として、本体部Ｘ１（主に、第２の導電材料プラグ１０８が占める部分）と、この本体部から突出する突起部Ｘ２（主に、第１の導電材料プラグ１０６が占める部分）とからなる。本体部Ｘ１と突起部Ｘ２をもつ平面形状をもつ構造とするのは、主として、異種材料コンタクトプラグの製造法上の配慮である。つまり、層間絶縁膜に形成するコンタクトホールの平面形状を、幅広の本体部と幅の狭い突起部をもつ形状とする。そして、第１の導電材料薄膜をＣＶＤ法により形成すると、幅の狭い突起部Ｘ２は第１の導電材料にて完全に埋め込まれ、幅広の本体部分Ｘ２は、完全には埋め込まれず、大きな窪みが残る。その窪みを第２の導電材料薄膜にて完全に埋め込むことによって、異種材料コンタクトプラグ１０４を容易に形成することができる。なお、この点は、図２〜図４を用いて後述する。
（第２の実施形態）

本実施形態では、図２〜図４を用いて異種材料コンタクトプラグにおける平面形状と、使用される材料の例、ならびに、異種材料コンタクトプラグ（ならびに接地電位用プラグ）の製造方法の概要を説明する。

図２は、異種材料コンタクトプラグならびに接地電位用プラグの平面形状と、それらのプラグが形成された相変化メモリ装置の要部の断面構造の一例を示す図である。図２の上段の図は、異種材料コンタクトプラグならびに接地電位用プラグの平面形状を示し、中段の図は、上段の図のＡ−Ｂ線に沿うデバイスの断面を示し、下段の図は、上段の図のＡ−Ｃ線に沿うデバイスの断面を示す。

接地電位用プラグ１００ならびに異種材料コンタクトプラグ１０４は、共に、第１の導電材料（熱伝導率を重視して選択される材料）としてのＴｉＮ／Ｔｉ（下地の薄いチタン膜，その上に形成される窒化チタン膜）２１７ａ，２１７ｂと、第２の導電材料（導電率を重視して選択される材料）としてのＷ（タングステン）２１２ａ，２１２ｂとからなっている。

上段の図では、（ＴｉＮ／Ｔｉ）を一つの膜と見て、２１７ａ，２１７ｂの参照符号を付しているが、中段、下段の図では、チタン膜（Ｔｉ）には参照符号２１６ａ，２１６ｂを付し、また、ＴｉＮ膜には、２１４ａ，２１４ｂを付している。なお、薄いチタン（Ｔｉ）膜２１６ａ，２１６ｂは、シリコン基板との間の良好な接触を確保するための膜（すなわち、Ｔｉ膜は、下地のシリコン基板２００とシリサイド反応を起こして良好なオーミックコンタクトを確保する働きをする）であり、本質的な膜ではなく、第１の導電材料として実質的に機能するのは、窒化チタン（ＴｉＮ）膜２１４ａ，２１４ｂである。

上段の図から明らかなように、接地電位用プラグ１００は、円形（楕円形）の形状をしている。層間絶縁膜２１０に設けられたコンタクトホールの周辺部分は、ＴｉＮ／Ｔｉ２１７ａ（つまり、下地の薄いチタン膜２１６ａ，その上に形成される窒化チタン膜２１４ａ）で埋め込まれており、中央部分は、Ｗ（タングステン）２１２ａで埋め込まれている。

一方、異種材料コンタクトプラグ１０４は、図１で説明したように、本体部と突起部を組み合わせた形状（Ｌ字型の形状）をしている（異種材料コンタクトプラグ１０４の平面形状の具体例については、図４を用いて後述する）。

突起部を含む、幅が狭い部分がＴｉＮ／Ｔｉ２１７ｂ（つまり、下地の薄いチタン膜２１６ｂ，その上に形成される窒化チタン膜２１４ｂ）で埋め込まれており、幅が広い本体部の中央部分は、Ｗ（タングステン）２１２ｂで埋め込まれている。突起部の幅はＬ１であり、本体部の幅はＬ２である。突起部の先端付近に、窒化チタン（ＴｉＮ）からなるヒータ電極２１８が接続される。

中段の図から明らかなように、ｐ型半導体基板２００における、ＳＴＩ（シャロートレンチアイソレーション）２０４ａ，２０４ｂで囲まれたフィールド領域には、ＮＭＯＳトランジスタが形成されている。このＮＭＯＳトランジスタは、ｎ型拡散層（ソース層，ドレイン層）２０２ａ，２０２ｂと、ゲート絶縁膜２０６と、ゲート電極（ドープトポリシリコン層）２０８とにより構成されている。また、層間絶縁膜２１０には、コンタクトホールが設けられ、このコンタクトホールに、Ｔｉ，ＴｉＮ，Ｗが順に埋め込まれ、これによって、接地電位用プラグ１００や異種材料コンタクトプラグ１０４が構成されている。

下段の図から明らかなように、異種材料コンタクトプラグ１０４の突起部は、チタン（Ｔｉ）膜２１６ｂならびに窒化チタン（ＴｉＮ）膜２１４ｂによって、完全に埋め込まれて形成されている。そして、この完全に埋め込まれた突起部分に、ＴｉＮからなるヒータ電極２１８が接触する。

次に、図２に示される相変化メモリ装置の要部の構成の製造方法について説明する。

図３（ａ）〜（ｄ）は、図２に示される相変化メモリ装置の要部の構成の製造方法を説明するための、主要工程毎のデバイスの断面図である。図３（ａ）〜（ｄ）は、図２のＡ−Ｃ線に沿う断面図を示している。

図３（ａ）に示すように、ｐ型半導体基板２００内にＳＴＩ（シャロートレンチアイソレーション）２０４ａ，２０４ｂを形成する。このＳＴＩで囲まれた領域が素子形成領域（フィールド領域）となる。次に、半導体基板２００の表面にゲート絶縁膜２０６を例えば７ｎｍの厚みで形成する。続いて、例えば、ドープトポリシリコン（厚み１００ｎｍ），タングステンシリサイド（厚み１００ｎｍ）を順次堆積し、さらに、フォトリソ加工のためのマスクを形成し、異方性エッチングにより、ドープトポリシリコンとタングステンシリサイドをエッチングし、これによって、ゲート電極２０８を形成する。続いて、ゲート電極２０８をマスクとしてリン（ｐ）をイオン注入し、熱処理することによって、ｎ型拡散層（ソース層，ドレイン層）２０２ａ，２０２ｂを形成する。続いて、ＴＥＯＳ酸化膜からなる層間絶縁膜２１０（厚み７００ｎｍ）を堆積し、その後、ＣＭＰ（ケミカルメカニカルエッチング）により平坦化する。

そして、層間絶縁膜２１０をパターニングして、接地電位用プラグ１００を形成するための、平面が円形形状のコンタクトホール（開口部）２１８（例えば、幅２００ｎｍ）と、異種材料コンタクトプラグ１０４を形成するための、平面がＬ字型（図２の右上の図を参照）のコンタクトホール２２０を形成する。図３において、参照符号２２０は、正確には、コンタクトホールの、突起部に対応する狭い溝の部分を示しており、以下、溝２２０と記載する。この溝２２０の幅は、例えば、１００ｎｍである。

次に、図３（ｂ）に示すように、Ｔｉ膜２１６を１５ｎｍの厚みで、ＴｉＮ膜２１４を５０ｎｍの厚みで積層形成する。このとき、狭い溝２２０は、ＴｉＮ／Ｔｉ膜によって完全に埋め込まれる。一方、幅広のコンタクトホール２１８では、ＴｉＮ／Ｔｉ膜は底面と側面を覆うだけである。図示されないが、異種材料コンタクトプラグ１０４の幅広の本体部も同様の状態である。

次に、図３（ｃ）に示すように、タングステン（Ｗ）を２５０ｎｍ程度堆積する。続いて、図３（ｄ）のように、ＣＭＰで、タングステン（Ｗ），ＴｉＮ／Ｔｉ膜（２１４，２１６）を連続的に平坦化する。これによって、接地電位用プラグ１００ならびに異種材料コンタクトプラグ１０４が形成される。なお、図３（ｄ）では、参照符号２１４ａ，２１６ａをまとめて２１７ａと記載し、同様に、参照符号２１４ｂ，２１６ｂをまとめて２１７ｂと記載している。

次に、異種材料コンタクトプラグの平面形状の例について説明する。

図４（ａ）〜（ｄ）は、異種材料コンタクトプラグの平面形状の例を説明するための図である。（ａ）はＰ字型，（ｂ）はＬ字型，（ｃ）は第１の突起型（Ｔ字型），（ｄ）は、第２の突起型（Ｉ字型）を示している。

図示されるように、（ａ）〜（ｅ）の異種材料コンタクトプラグの各々は、本体部Ｘ１と、突起部Ｘ２と、により構成され、本体部Ｘ１の幅はＬ１，突起部Ｘ２の幅はＬ２であり、Ｌ１はＬ２に比べて十分に狭い。

図４（ａ）〜（ｅ）において、ＴｉＮ／Ｔｉ膜２１７で埋め込まれた部分が、「第１の導電材料プラグ」を構成し、タングステン（Ｗ）２１２で埋め込まれた部分が、「第２の導電材料プラグ」を構成する。つまり、「異種材料コンタクトプラグ」は、「第１および第２の導電材料プラグを面接触させて構成される複合型のコンタクトプラグ」である。
（第３の実施形態）

本実施形態では、相変化メモリ装置（相変化メモリＩＣ）の回路構成、メモリセルのレイアウト構成、ならびに、メモリセル部の具体的な断面構造と製造方法について説明する。

図５は、本発明の相変化メモリ装置（相変化メモリＩＣ）の全体の回路構成の一例を示す回路図である。

図示されるように、相変化メモリＩＣの中央部には、素子選択用のＭＯＳトランジスタ（Ｍ）と、本発明の相変化メモリ装置（図中、等価抵抗Ｒとして描かれている）と、で構成されるメモリセルをマトリクス状に配置してなるメモリセル部が配置されている。

図中、Ｇ１〜Ｇ３はグランド線であり、ＷＬ１〜ＷＬ４はワード線であり、Ｂ１〜Ｂ３はビット線である。

Ｘデコーダ１２０，１２１と、Ｙデコーダ１２２，１２３は、アドレス回路を構成する。
Ｘデコーダ１２０，１２１は、ワード線ＷＬ１〜ＷＬ４を駆動する。Ｙデコーダ１２２，１２３は、ビット線Ｂ１〜Ｂ３を駆動する。

制御回路１２４は、相変化メモリＩＣの動作を統括的に制御する。この制御回路１２４は、Ｙデコーダ１２２，１２３、Ｘデコーダ１２０，１２１の各々に、制御信号Ｓ５〜Ｓ８の各々を供給し、各デコーダ（１２０〜１２３）の動作を個別に制御する。

パルス生成回路１２５は、制御回路１２４からの制御信号Ｓ１０に従って、各種のパルス信号（セットパルス、リセットパルス、リードパルス）Ｓ２０を生成し、Ｙデコーダ１２２，１２３に供給する。

図５中、Ａ１０ａ，Ａ１０ｂは、センス回路を構成するオペアンプである。Ｒ１０ａ，Ｒ１０ｂは、電流Ｉ（図２中、太い実線の矢印で示される）を電圧に変換するための、電流／電圧変換抵抗である。なお、Ｖｒｅｆは基準電圧であり、Ｖｏｕｔ１，Ｖｏｕｔ２は、相変化メモリＩＣの検出信号（読み出し信号）である。

図６は、図５に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の一例を示す平面図である。図６において、図２，図３と共通する部分には同じ参照符号を付してある。

図６において、参照符号１００は、ＴｉＮ／Ｔｉからなる第１の導電材料プラグ２１７ａと、タングステン（Ｗ）からなる第２の導電材料プラグ２１２ａと、により構成される接地電位用プラグである。

また、参照符号１０４は、ＴｉＮ／Ｔｉからなる第１の導電材料プラグ２１７ｂと、タングステン（Ｗ）からなる第２の導電材料プラグ２１２ｂと、により構成される異種材料コンタクトプラグである。この異種材料コンタクトプラグ１０４の平面形状は、Ｌ字型（図４（ｂ））である。

図６において、太い実線で囲まれる領域Ｆは、フィールド領域（素子形成領域）である。また、メモリセル領域において、縦方向に布線される４本の配線（ＤＰ）は各々、ワード線（ＷＬ１〜ＷＬ４）を構成する（かつ、ＭＯＳトランジスタのゲート電極を兼ねる）ドープトポリシリコン層である。

また、図６では、相変化層としてのＧＳＴ膜３００が、左右に布線されている。参照符号２１８は、ヒータ電極である。また、参照符号Ｑは、ヒータ電極２１８とＧＳＴ膜３００との接続領域（絶縁膜が除去された領域）である。

図７は、図６のＡ−Ａ線に沿うデバイスの断面図である。図７において、図２ならびに図３と共通する部分には、できるだけ同じ参照符号を付すようにしてある。

図７のデバイス構造は、切断面が異なってはいるものの、図２，図３に示される異種材料コンタクトプラグがもつ構造と基本的には同じである。

すなわち、異種材料コンタクトプラグ１０４は、プラグ全体の導電率を支配的に決定する、Ｗ（タングステン）からなる第２の導電材料プラグ２１２ｂと、ヒータ電極２１８からの熱の放熱を抑制するためのＴｉＮ／Ｔｉ（窒化チタン／チタン）からなる第１の導電材料プラグ２１７ｂと、から構成されている。そして、ＴｉＮからなるヒータ電極２１８の底面は、ＴｉＮ／Ｔｉ（窒化チタン／チタン）からなる第１の導電材料プラグ２１７ｂの上面に接触する態様で設けられている。

また、第１および第２の導電材料プラグ２１２ｂ，２１７ｂは互いの側面が接する態様で接触し、かつ、ヒータ電極２１８と、Ｗ（タングステン）からなる第２の導電材料プラグ２１２ｂとは、平面的な重なりを有しておらず、したがって、ヒータ電極の直下の領域には、Ｗ（タングステン）からなる第２の導電材料プラグ２１２ｂは存在しない。

図７のデバイスは、ＮＭＯＳトランジスタのゲート電極が、ドープトポリシリコン層２３０（厚さ１００ｎｍ）と、タングステンシリサイド層２３２（厚さ１００ｎｍ）と、窒化膜２３６（厚さ１００ｎｍ）とが積層されて構成され、さらに、シリコン窒化膜（Ｓｉ_３Ｎ_４）からなるサイドウオール２３０が形成されており、この点で、図２の相変化メモリ装置の構造とは異なる。

ゲート電極を構成する導電材料層２３２，２３４の側面と上面が絶縁層（２３０，２３６）で覆われているのは、近接して形成される異種材料コンタクトプラグ１０４との間でショートが生じないようにするためである。

なお、図７において、参照符号２３８，２４０は、ＴＥＯＳ酸化膜からなる層間絶縁膜であり、参照符号２６４は、絶縁膜（酸化膜）であり、"Ｑ"は、その絶縁膜（酸化膜）２６４において、ヒータ電極２１８の上面を露出させるように設けられた開口部である。また、参照符号３００は、相変化層としてのＧＳＴ膜である。
（第４の実施形態）

図８は、図５に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の他の例を示す平面図である。図８において、図６と共通する部分には同じ参照符号を付してある。

図８において、参照符号１００は、ＴｉＮ／Ｔｉからなる第１の導電材料プラグ２１７ａと、タングステン（Ｗ）からなる第２の導電材料プラグ２１２ａと、により構成される接地電位用プラグである。

また、参照符号１０４は、ＴｉＮ／Ｔｉからなる第１の導電材料プラグ２１７ｂと、タングステン（Ｗ）からなる第２の導電材料プラグ２１２ｂと、により構成される異種材料コンタクトプラグである。この異種材料コンタクトプラグ１０４の平面形状は、Ｐ字型（図４（ａ））である。

図８において、領域Ｆはフィールド領域（素子形成領域）である。また、メモリセル領域において、縦方向に布線される４本の配線（ＤＰ）は各々、ワード線（ＷＬ１〜ＷＬ４）を構成する（かつ、ＭＯＳトランジスタのゲート電極を兼ねる）ドープトポリシリコン層である。

また、図８では、相変化層としてのＧＳＴ膜３００が設けられている。参照符号218は、ヒータ電極である。また、参照符号Ｑは、ヒータ電極２１８とＧＳＴ膜３００との接続領域（絶縁膜が除去された開口領域）である。接続領域Ｑは、隣接する２つのヒータ２１８にまたがって設けられており、これによって位置合わせマージンを広くとることができる（この点については後述する）。

また、図８において、参照符号２６０は、接地電位用プラグ１００を接地するための、タングステン（Ｗ）からなる接地電位用配線（グランド配線：図５の回路における接地線Ｇ１〜Ｇ３に相当する）である。

以下、図９〜図１４を用いて、図８のＡ−Ａ線に沿うデバイスの断面構造の製造工程について説明する。図９〜図１４は各々、図８のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、主要な製造工程毎の断面図である。また、図１５は、図８のＢ−Ｂ線に沿うデバイスの断面図である。
（１）工程１（図９）

まず、図９に示すように、ｐ型半導体基板２００内にＳＴＩ（シャロートレンチアイソレーション）２０４を形成する。このＳＴＩで囲まれた領域が素子形成領域（フィールド領域）となる。次に、半導体基板２００の表面にゲート絶縁膜２０６を例えば７ｎｍの厚みで形成する。続いて、例えば、ドープトポリシリコン２３２（厚み１００ｎｍ），タングステンシリサイド２３４（厚み１００ｎｍ），窒化膜２３６を順次堆積し、さらに、フォトリソ加工のためのマスクを形成し、異方性エッチングにより、窒化膜２３６，タングステンシリサイド２３４、ドープトポリシリコン２３６を連続的にエッチングする。

続いて、シリコン窒化膜を半導体基板上の全面に形成し、ＲＩＥ（リアクティブイオンエッチング）のような異方性エッチングによって、サイドウオール２３０を形成し、さらに、ｎ型拡散層（ソース層，ドレイン層）２０２上のゲート酸化膜２０６を選択的に除去して、コンタクト領域を形成する。異方性エッチングに際しては、ゲート電極の最上層の窒化膜２３６との選択比を確保できる条件を選ぶ。このようにして形成されたＭＯＳトランジスタのゲート部分は、図５の回路における、ワード線ＤＰ（ＷＬ１〜ＷＬ４）を構成する。
（２）工程２（図１０）

図１０に示すように、ＴＥＯＳ酸化膜からなる層間絶縁膜２３８（厚み７００ｎｍ）を堆積し、その後、ＣＭＰ（ケミカルメカニカルエッチング）により平坦化する。そして、層間絶縁膜２３８をパターニングして、接地電位用プラグ１００を形成するための、平面が円形形状のコンタクトホール（開口部）２３９ｂ（例えば、直径２００ｎｍ）と、異種材料コンタクトプラグ１０４を形成するための、平面がＰ字型（図８，図４（ａ）参照）のコンタクトホール（開口部）２３９ａ（参照符号２３９ａは、突起部に対応する狭い溝の部分を示している。以下、溝２３９ａと言う）を形成する。溝２３９ａの幅は、例えば、１００ｎｍである。
（３）工程３（図１１）

先に説明した、図３（ｂ）〜（ｄ）の工程を経て、図１１のようなデバイス構造が形成される。つまり、まず、ＴｉＮ／Ｔｉ膜（Ｔｉ膜の厚み１５ｎｍ，ＴｉＮ膜の厚み５０ｎｍ）を形成する。このとき、図１０に示される溝２３９ａは、ＴｉＮ／Ｔｉ膜によって完全に埋め込まれる。一方、幅広のコンタクトホール２３９ｂは、ＴｉＮ／Ｔｉ膜は底面と側面を覆うだけである。次に、タングステン（Ｗ）を２５０ｎｍ程度堆積し、ＣＭＰで、タングステン（Ｗ），ＴｉＮ／Ｔｉ膜を連続的に平坦化する。このようにして、接地電位用プラグ１００（第１の導電材料２１７ａ，第２の導電材料２１２ａ）と、異種材料コンタクトプラグ１０４（第１の導電材料プラグ２１７ｂ，第２の導電材料プラグ２１２ｂ）が形成される。

次に、接地電位用プラグ１００（第１の導電材料２１７ａ，第２の導電材料２１２ａ）上に接地電位用配線（グランド配線）２６０を形成する。
（４）工程４（図１２）

図１２では、層間絶縁膜（例えば、ＨＤＰ（ハイデンシティプラズマ）酸化膜）２６２が形成される。この層間絶縁膜２６２の一部に、ヒータ電極を埋め込むためのコンタクトホール（幅６０ｎｍ）を形成し、ＣＶＤ法により、窒化チタン（ＴｉＮ）を堆積し、ＣＭＰによって平坦化する。これにより、ヒータ電極２１８が形成される。

続いて、層間絶縁膜２６２上に、プラズマＣＶＤ法によって、酸化膜２６４を形成してパターニングし、接続領域（酸化膜２６４が選択的に除去された開口部）Ｑを形成する。

ここで、注目すべき点は、上記の接続領域（開口部）Ｑは、隣接する２つのヒータ電極２１８にまたがって形成されている点である。隣接する２つのヒータ電極にまたがって接続領域を形成することによって、必然的に細長の開口パターンが形成されることになり、単円パターン（１つのヒータの上面を露出させるだけの小面積のパターン）を形成する場合に比べて、その開口パターンの形成（引き出し電極層および絶縁膜を連続的に加工する工程）が容易化される。つまり、単円パターンの場合、仮に、開口パターンとヒータ電極との間に大きな位置ずれが生じたとき、ヒータ電極の上面がまったく露出しない状況（コンタクト不良）が生じる確率が高くなる。これに対して、細長い開口パターンの場合、仮に、開口パターンとヒータ電極との間において、（開口パターンの長手方向に）大きな位置ずれが発生したとしても、開口部が横方向に延在することから、ヒータ電極の上面がまったく露出しないという状況（コンタクト不良）が生じるおそれが低くなる。このように、開口パターン形成時における（マスクの）位置合わせのマージン（位置合わせ余裕）を大きくとることができ、結果的に、開口パターンの形成が容易化される。
（５）工程５（図１３）

図１３では、密着層としてのチタン（Ｔｉ）膜２６６（厚み１ｎｍ程度）を形成した後、相変化層としてのＧＳＴ膜３００を形成し、その上に、タングステン（Ｗ）からなる上部電極層２６８（厚み５０ｎｍ）を形成する。
（６）工程６（図１４）

図１４では、層間絶縁膜２７０を形成し、この層間絶縁膜２７０の一部にコンタクトホールを開口し、このコンタクトホール内に、コンタクトプラグ２７２を形成し、続いて、タングステン（Ｗ）２７４を堆積してパターニングする。このタングステン層２７４は、図５の回路におけるビット線（Ｂ１〜Ｂ３）を構成する。

このようにして、異種材料コンタクトプラグを用いた本発明の相変化メモリ装置（相変化メモリＩＣ）が完成する。

図１５は、図８のＢ−Ｂ線に沿うデバイスの断面図である。

図示されるように、Ｂ−Ｂ線に沿う断面図では、４つのＮＭＯＳトランジスタと、４つの異種材料コンタクトプラグ（タングステン２１２ｂと、従来と同様にバリアメタルとして機能するＴｉＮ／Ｔｉ膜２１７ｂと、を含んで構成される）と、接地配線２６０と、が表れる。上半分の断面構造は、層間絶縁膜２３８，２６２が形成されているだけである。
（第５の実施形態）

図１６は、図５に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の、さらに他の例を示す平面図である。図１６において、図６，図８と共通する部分には同じ参照符号を付してある。

図１６では、一つのフィード領域Ｆに、２つの接地電位用プラグ１００ａ，１００ｂが設けられており、これに対応して、接地電位用配線（グランド配線）も２本、布線されている（参照符号２５０ａ，２５０ｂ）。

接地電位用プラグ１００ａ，１００ｂは、ＴｉＮ／Ｔｉからなる第１の導電材料プラグ２１７ａと、タングステン（Ｗ）からなる第２の導電材料プラグ２１２ａと、により構成される

また、図１６では、一つのフィールド領域Ｆにおいて、突起型（Ｔ字型：図４（ｃ）参照）の異種材料コンタクトプラグ１０４ａ，１０４ｂが設けられている。異種材料コンタクトプラグ１０４ａ，１０４ｂは、ＴｉＮ／Ｔｉからなる第１の導電材料プラグ２１７ｂと、タングステン（Ｗ）からなる第２の導電材料プラグ２１２ｂと、により構成される。

図１６では、接地電位用プラグ（１００ａ，１００ｂ）を２つ近接して配置することができるため、電子回路の接地線の寄生抵抗が低減され、これにより、回路動作を安定化させることが可能である。
（第６の実施形態）

図１７は、本発明の相変化メモリ装置の断面構造の他の例（ＮＭＯＳトランジスタのソース・ドレイン層には、コンタクト電極を接触させ、このコンタクト電極に、異種材料コンタクトプラグを接触させる例）を示すデバイスの断面図である。図１７において、前掲の図面と共通する部分には、できるだけ同じ参照符号を付してある。

図１７において、ＮＭＯＳトランジスタが形成されている部分、ヒータ電極２１８が形成されている部分、そのヒータ電極２１８よりも上側の部分の構成は、前掲の実施形態と同じである。

但し、図１７の場合、ＮＭＯＳトランジスタのソース・ドレイン層２０２には、コンタクト電極２８３が接触しており、このコンタクト電極２８３に、異種材料コンタクトプラグ（２１２ｂ，２１７ｂ）を接触させている点が異なる。参照符号２８０，２８２，２８４，２９０は層間絶縁膜であり、参照符号２６０は接地電位用配線（グランド配線）である。

以上、本発明について実施例を参照して説明したが、本発明はこれに限定されるものではなく、本発明の技術思想の範囲内で、種々、変形、応用が可能である。

例えば、メモリセルを構成するＭＯＳトランジスタの代わりに、バイポーラトランジスタ、接合ダイオード、ショットキーバリアダイオード等のスイッチング素子を使用することもできる。相変化層としては、カルコゲナイド半導体以外の材料を使用することもできる。また、相変化メモリＩＣの回路方式として、図２１に示されるような回路方式（すなわち、波形の異なるパルスを入力するのではなく、サイズの異なるトランジスタを選択的に導通させて電流を引っぱる方式）を採用することもできる。

以上説明したように本発明によれば、異種材料コンタクトプラグを使用して、ヒータに接触する第１の導電材料プラグは熱伝導率が小さい材料により構成し、一方、導電層に接続される第２の導電材料プラグは低抵抗の材料により構成し、これによって、ヒータ電極の近傍における放熱の抑制（すなわち、相変化メモリ装置における書き込み時（特にリセット時）の熱効率の改善）と、電気回路の抵抗値の低減とを両立させることができる。

また、ヒータ電極は、第２の導電材料プラグと重なりを持たないため、ヒータ電極を伝達される熱が第１の導電材料プラグに伝わり、さらに、その直下の第２の導電材料に伝わるといった事態が生じない。

また、ヒータ電極と接触する部分は、熱伝導率の低い材料にて構成して放熱を低減していることにより、その他の電極や配線の材料として、導電率が低い金属材料（タングステン（Ｗ）の他、シリコン系のＬＳＩで使用されているアルミニュウム（Ａｌ），銅（Ｃｕ）など）を使用することもできるようになり、材料選択の自由度が増大し、大規模な相変化メモリの製造が可能となる。

また、異種材料コンタクトプラグは、層間絶縁膜にコンタクトホールを形成する際のマスクパターンを変更して、幅広の本体部と幅の狭い突起部とをもつ形状（例えば、Ｐ字型、Ｌ字型または凸型）のコンタクトホールを形成し、膜厚が調整された異種材料にて、コンタクトホールを連続的に埋め込むことによって、容易に形成することができる。したがって、相変化メモリの量産化に有利である。

また、第１の導電材料プラグの体積に比べて、良導電性の材料からなる第２の導電材料プラグの体積が大きければ、異種材料コンタクトプラグにおける電気抵抗は、第２の導電材料プラグによって支配的に決定され、異種材料コンタクトプラグ全体としての抵抗値は、十分低く抑えることが可能となり、回路動作上の問題は生じない。

また、第１の導電材料プラグの材料としては、ヒータ電極と同種あるいは同じ金属材料を使用すればよく、第２の導電材料プラグの材料としては、接地電位用配線や電極と同種あるいは同じ金属材料を使用すればよく、したがって、本発明は、製造プロセスに負担をかけずに実現することができる。

また、第１／第２の導電材料プラグの構成材料（第１／第２の導電材料）における比抵抗は、１０倍以上の差があるのが好ましい。この程度の差であれば、例えば、第１の導電材料としてＴｉＮ（窒化チタン）を使用し、第２の導電材料としてＷ（タングステン）を使用することによって、概ね実現することが可能であり、材料選択に際し、特に、問題は生じない。

また、本発明によれば、コンタクトホールの平面パターンや溝の幅と、第１および第２の導電材料薄膜の膜厚とを調整することにより、コンタクトホールの埋め込み技術（ＣＶＤ等）を用いるだけで、異種材料コンタクトプラグを容易に形成することができる。

また、本発明によれば、汎用的な製造技術を使用して（特別な製造工程を設けることなく）、放熱の抑制と電気抵抗の低減という、相反する要求を共に満足させて、大規模な相変化メモリ装置（メモリセル選択用のスイッチング素子、異種材料コンタクトプラグ、ヒータ電極、相変化層、電極端子を有する相変化メモリＩＣ）を製造することが可能となる。

また、製造工程の共用化して、異種材料コンタクトプラグと接地電位用プラグを同時に形成することにより、製造工程数を減らすことができる。

また、ゲート電極を構成する導電材料層（ドープトポリシリコン層等）の上面ならびに側面を電気的絶縁膜で被覆することによって、ゲート電極と異種材料コンタクトプラグとのショートを防止できる。

本発明によれば、相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とすることができる。

本発明は、異種材料コンタクトプラグを使用して相変化メモリ装置における良好な電気特性と良好な熱特性を両立させ、電極や配線の材料選択の自由度も高めて、大規模な相変化メモリ装置の量産を可能とするという効果を奏し、したがって、カルコゲナイド系相変化膜を使用した相変化メモリ装置（相変化メモリＬＳＩ）、異種材料コンタクトプラグの製造方法、ならびに相変化メモリ装置の製造方法として有用である。

本発明の相変化メモリ装置の特徴的な構造の一例を説明するための図であり、（ａ）は、本発明の相変化メモリ装置の要部構成の一例を示す図、（ｂ）は、比較例としての、ヒータ電極とコンタクトプラグとの接続構造の従来例を示す図 異種材料コンタクトプラグならびに接地電位用プラグの平面形状と、それらのプラグが形成された相変化メモリ装置の要部の断面構造の一例を示す図 （ａ）〜（ｄ）は、図２に示される相変化メモリ装置の要部の構成の製造方法を説明するための、主要工程毎のデバイスの断面図 （ａ）〜（ｄ）は、異種材料コンタクトプラグの平面形状の例を説明するための図であり、（ａ）はＰ字型，（ｂ）はＬ字型，（ｃ）は第１の突起型（Ｔ字型），（ｄ）は、第２の突起型（Ｉ字型）を示す図 本発明の相変化メモリ装置（相変化メモリＩＣ）の一例の全体の回路構成を示す回路図 図５に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の一例を示す平面図 図６のＡ−Ａ線に沿うデバイスの断面図 図５に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の他の例を示す平面図 図８のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、工程１における断面図 図８のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、工程２における断面図 図８のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、工程３における断面図 図８のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、工程４における断面図 図８のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、工程５における断面図 図８のＡ−Ａ線に沿うデバイスの断面構造の製造方法を説明するための、工程６における断面図 図８のＢ−Ｂ線に沿うデバイスの断面構造を示す断面図 図５に示される相変化メモリ装置（相変化メモリＩＣ）の、メモリセル領域における素子や配線のレイアウト配置の、さらに他の例を示す平面図 本発明の相変化メモリ装置の断面構造の他の例（ＮＭＯＳトランジスタのソース・ドレイン層には、コンタクト電極を接触させ、このコンタクト電極に、異種材料コンタクトプラグを接触させる例）を示すデバイスの断面図 カルコゲン元素について説明するための周期律表の一部を示す図 （ａ），（ｂ）は各々、相変化メモリの原理を説明するための図 （ａ）〜（ｄ）は各々、相変化メモリ装置の基本的構造と相変化メモリ装置のセット／リセット動作について説明するための図 相変化メモリ装置の回路方式の一例を示す回路図 相変化メモリ装置を用いたメモリＩＣ（相変化メモリＩＣ）における、リード動作を説明するための回路図 相変化メモリＩＣにおける、メモリセル部の具体的な構造の一例と、その問題点を説明するための図

符号の説明

１００ 接地電位用プラグ
１０２，２５０ 接地電位用配線（グランド配線）
１０４ 異種材料コンタクトプラグ
１０６ 第１の導電材料プラグ（ＴｉＮ等からなる）
１０８ 第２の導電材料プラグ（Ｗ等からなる）
１１０，２１８ ヒータ電極
１１４，３００ 相変化層としてのＧＳＴ（ＧｅＳｂＴｅ：カルコゲナイド半導体）
１１６，２６８ 上部電極
１１８，２７２ コンタクト電極（コンタクトプラグ）
１１９，２７４ 電極層（電極端子Ｐ）
２００ ｐ型半導体基板
２０２（２０２ａ，２０２ｂ） ｎ型拡散層
２０４（２０４ａ，２０４ｂ） シャロートレンチアイソレーション（ＳＴＩ）
２０６ ゲート絶縁膜
２１２ａ，２１２ｂ タングステン（Ｗ）からなる第２の導電材料プラグ
２１４ａ，２１４ｂ ＴｉＮ膜
２１６ａ，２１６ｂ Ｔｉ膜
２１７ａ，２１７ｂ ＴｉＮ／Ｔｉ膜からなる第１の導電材料プラグ
２５０ ２６０ 接地配線
ＷＬ（ＷＬ１〜ＷＬ４） ワード線
Ｂ（Ｂ１〜Ｂ３） ビット線
Ｇ（Ｇ１〜Ｇ３） グランド線
Ｍ 相変化メモリ装置選択用のＭＯＳトランジスタ
Ｒ 相変化メモリ装置を示す等価抵抗
Ｖｒｅｆ 基準電圧源
ＤＰ ワード線ＷＬを構成する導体層
Ｑ 絶縁膜に設けられた、ヒータ電極の上面の一部を露出させる接続領域
Ｆ フィールド（素子形成領域）

Claims (16)

1. 相変化層と、
   この相変化層に一端が接触するヒータ電極と、
   このヒータ電極の他端に接触する第１の導電材料からなる第１の導電材料プラグと、前記第１の導電材料よりも比抵抗が小さい第２の導電材料からなる第２の導電材料プラグとが、両プラグの少なくとも側面同士が接触し、かつ、前記ヒータ電極と前記第２の導電材料プラグとが重なりを持たない態様で接触して構成される異種材料コンタクトプラグと、
   前記第２の導電材料プラグと電気的に接続される導電体層と、
   を有することを特徴とする相変化メモリ装置。
2. 請求項１記載の相変化メモリ装置であって、
   前記異種材料コンタクトプラグの平面形状は、
   前記第２の導電材料プラグが埋め込まれた幅広の本体部と、
   この本体部分から突出し、前記本体部分の幅よりも狭く、前記第１の導電材料からなり、かつ前記ヒータ電極が接続される突起部と、
   を含むことを特徴とする相変化メモリ装置。
3. 請求項１記載の相変化メモリ装置であって、
   前記第２の導電材料プラグの体積は、前記第１の導電材料プラグの体積よりも大きいことを特徴とする相変化メモリ装置。
4. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグを構成する前記第１の導電材料は、前記ヒータ電極を構成する金属材料と同じ金属材料からなることを特徴とする相変化メモリ装置。
5. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ），ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ），タングステン（Ｗ）のいずれかの金属、または前記金属の窒化物、あるいは前記金属のシリサイドを含むことを特徴とする相変化メモリ装置。
6. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグを構成する前記第１の導電材料は、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、モリブデン窒化物（ＭｏＮ）、ニオブ窒化物、チタンシリコン窒化物、チタンアルミニウム窒化物、チタンボロン窒化物、ジルコニウム−シリコン窒化物、タングステン−シリコン窒化物、タングステン−ボロン窒化物、ジルコニウム−アルミニウム窒化物、モリブデン−シリコン窒化物、モリブデン−アルミニウム窒化物、タンタル−シリコン窒化物、タンタル−アルミニウム窒化物、チタン酸窒化物、チタンアルミニウム酸窒化物、タングステン酸窒化物、タンタル酸窒化物、タンタルシリサイド（ＴａＳｉ）、タングステンシリサイド（ＷＳｉ）またはモリブデンシリサイド（ＭｏＳｉ）のいずれかを含むことを特徴とする相変化メモリ装置。
7. 請求項１記載の相変化メモリ装置であって、
   前記第２の導電材料プラグを構成する前記第２の導電材料は、タングステン（Ｗ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銅（Ｃｕ）のいずれかの金属、または、前記金属のシリサイドを含むことを特徴とする相変化メモリ装置。
8. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグを構成する第１の導電材料の比抵抗は、前記第２の導電材料プラグを構成する第２の導電材料の比抵抗の１０倍以上であることを特徴とする相変化メモリ装置。
9. 請求項１記載の相変化メモリ装置であって、
   前記第１の導電材料プラグは、層間絶縁膜に設けられたコンタクトホールの内表面ならびに底面に形成された薄いチタン（Ｔｉ）膜上に窒化チタン（ＴｉＮ）を埋め込むことによって形成されたプラグであり、前記第２の導電材料プラグは、前記窒化チタン（ＴｉＮ）の埋め込み後も残存している窪みの部分を、タングステン（Ｗ）でさらに埋め込むことによって形成されたプラグであることを特徴とする相変化メモリ装置。
10. 請求項１記載の相変化メモリ装置であって、
    メモリセル選択用のスイッチング素子と、このスイッチング素子の一極に接地電位を接続するための接地電位接続用プラグと、をさらに有し、
    前記スイッチング素子の一極が、前記接地電位接続用プラグを介して接地電位に接続され、前記スイッチング素子の他極が、前記異種材料コンタクトプラグを構成する前記第２の導電材料プラグに電気的に接続されることを特徴とする相変化メモリ装置。
11. 半導体基板内または半導体基板上に設けられるメモリセル選択用のスイッチング素子と、
    第１の導電材料プラグと、この第１の導電材料よりも導電率、熱伝導率が共に高い第２の導電材料プラグとが、両プラグの側面同士が接触する態様で接触して構成される異種材料コンタクトプラグと、
    前記第１の導電材料プラグに接触して接続され、かつ、前記第２の導電材料プラグと重なりを持たないヒータ電極と、
    このヒータ電極に接触して接続される相変化層と、
    この相変化層に接続される電極層と、
    を有することを特徴とする相変化メモリ装置。
12. 請求項１または請求項１１記載の相変化メモリ装置であって、
    前記相変化層は、カルコゲナイド半導体層であることを特徴とする相変化メモリ装置。
13. 請求項１に記載される相変化メモリ装置の製造方法であって、
    半導体基板上に形成される層間絶縁膜の一部を選択的にパターニングし、その平面形状が、幅広の本体部と、この本体部から突出すると共に、その幅が前記本体部の幅よりも狭い突起部と、を有するコンタクトホールを形成する第１の工程と、
    前記突起部のみを完全に埋め込むことができる条件にて、前記コンタクトホールを前記第１の導電材料により埋め込んで前記第１の導電材料プラグを形成する第２の工程と、
    前記コンタクトホールの前記本体部を、前記第２の導電材料にて完全に埋め込んで前記２の導電材料プラグを形成する第３の工程と、
    を含むことを特徴とする相変化メモリ装置の製造方法。
14. 請求項１記載の相変化メモリ装置の製造方法であって、
    半導体基板内または半導体基板上にメモリセル選択用のスイッチング素子を形成する第１の工程と、
    請求項１３に記載される異種材料コンタクトプラグの製造方法を用いて、前記第２の導電材料プラグが前記スイッチング素子の一極に電気的に接触するように、前記異種材料コンタクトプラグを形成する第２の工程と、
    ヒータ電極の下面が、前記第１の導電材料プラグの上面に接触するように前記ヒータ電極を形成する第３の工程と、
    前記ヒータ電極の上面に、相変化層の下面が接触するように前記相変化層を形成する第４の工程と、
    前記相変化層の上面の少なくとも一部に接続される電極層を形成する第５の工程と、
    を含むことを特徴とする相変化メモリ装置の製造方法。
15. 請求項１４記載の相変化メモリ装置の製造方法であって、
    前記第２の工程において、異種材料コンタクトプラグを形成する際、前記スイッチング素子の他極を接地電位とするための接地電位用プラグも形成することを特徴とする相変化メモリ装置の製造方法。
16. 請求項１４記載の相変化メモリ装置の製造方法であって、
    前記スイッチング素子は、絶縁ゲート型電界効果トランジスタであり、この絶縁ゲート型電界効果トランジスタのゲート電極を形成する際、そのゲート電極を構成する導電材料層の上面ならびに側面に電気的絶縁層を形成することを特徴とする相変化メモリ装置の製造方法。

Images