JP4863291B2 - Cross-connect path test system and path test method used therefor - Google Patents
Cross-connect path test system and path test method used therefor Download PDFInfo
- Publication number
- JP4863291B2 JP4863291B2 JP2007112510A JP2007112510A JP4863291B2 JP 4863291 B2 JP4863291 B2 JP 4863291B2 JP 2007112510 A JP2007112510 A JP 2007112510A JP 2007112510 A JP2007112510 A JP 2007112510A JP 4863291 B2 JP4863291 B2 JP 4863291B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- cross
- connect
- channel number
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 128
- 238000010998 test method Methods 0.000 title claims description 30
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 30
- 238000012790 confirmation Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
本発明は、クロスコネクト装置のパス状態を試験するクロスコネクトパス試験システム及びパス試験方法に関し、特に、ITU−T規格であるSDH(Snnchronous Digital Hierarchn)装置又はPDH(Plesiochronous Digital Hierarchn)装置で用いるクロスコネクト装置のパス状態を試験する試験システム及び試験方法に関する。 The present invention relates to a cross-connect path test system and a path test method for testing a path state of a cross-connect device, and in particular, a cross used in an SDH (Snnchronous Digital Hierarchn) device or PDH (Plesiochronous Digital Hierarchn) device that is an ITU-T standard. The present invention relates to a test system and a test method for testing a path state of a connection device.
従来、クロスコネクト装置のパス状態を試験するクロスコネクトパス試験システムとして、種々のものが提案されている。 Conventionally, various types of cross-connect path test systems for testing the path state of a cross-connect device have been proposed.
図19は、N個の入力端子IN1〜IN_Nと、N個の出力端子OUT1〜OUT_Nとを有するN×Nクロスコネクト装置10のパス状態を試験するクロスコネクトパス試験システムの従来例を示す構成図である。このクロスコネクトパス試験システム100は、被試験装置であるクロスコネクト装置10と、試験用のパルス信号60を発生するパルスジェネレータ30と、パルスジェネレータ30をクロスコネクト装置10の入力端子IN1〜IN_Nに選択的に接続する第1スイッチ試験機80と、クロスコネクト装置10のパスエラーを検出するパルスディテクタ40と、クロスコネクト装置10の出力端子OUT1〜OUT_Nをパルスディテクタ40に選択的に接続する第2スイッチ試験機90と、クロスコネクトパス試験システム100全体の動作を制御する制御装置50とから構成される。
FIG. 19 is a configuration diagram showing a conventional example of a cross-connect path test system for testing a path state of an N ×
第1スイッチ試験機80は、クロスコネクト装置10の入力端子IN1〜IN_Nに対応して、N個のスイッチ80_1〜80_Nを有し、各スイッチ80_1〜80_Nは、パルスジェネレータ30とクロスコネクト装置10の入力端子IN1〜IN_Nとの間を、導通/非導通状態に切り替える機能を有する。また、第2スイッチ試験機90も、クロスコネクト装置10の出力端子OUT1〜OUT_Nに対応して、N個のスイッチ90_1〜90_Nを有し、各スイッチ90_1〜90_Nは、クロスコネクト装置10の出力端子OUT1〜OUT_Nとパルスディテクタ40との間を、導通/非導通状態に切り替える機能を有する。
The first
制御装置50は、クロスコネクト装置10、第1スイッチ試験機80、第2スイッチ試験機90及びパルスディテクタ40に対し、クロスコネクト制御信号52、第1スイッチ制御信号53、第2スイッチ制御信号56及びエラーリセット信号54を出力し、各回路の動作を制御する。また、制御装置50は、パルスディテクタ40からのエラー結果55を取り込み、クロスコネクト装置10のパス状態が良好な場合にOK表示をし、不良の場合にNG表示をする。
The
次に、上記クロスコネクトパス試験システム100を用いたパス試験方法について、図19及び図20を参照して説明する。
Next, a path test method using the cross-connect
パス試験にあたっては、まず、第1スイッチ試験機80を制御し、パルスジェネレータ30とクロスコネクト装置10の入力端子IN_1とを接続する(ステップS81(i)、S82)。尚、図20の「y」は、1〜Nのうちの何れかであり、入力端子IN(y)とは、入力端子IN1〜IN_Nのうちの何れかの入力端子であることを意味する。また、このとき、パルスジェネレータ30と接続した入力端子IN_1以外の入力端子については、パルスジェネレータ30との接続を遮断する。
In the path test, first, the
次いで、クロスコネクト装置10を制御し、パルスジェネレータ30と接続された入力端子IN_1を出力端子OUT_1に接続するようにパスを構成する(ステップS83(i)、S84)。尚、図中の「x」は、「y」と同様に、1〜Nのうちの何れかであり、出力端子OUT(x)とは、出力端子OUT1〜OUT_Nのうちの何れかの出力端子であることを意味する。
Next, the
次に、第2スイッチ試験機90を制御し、クロスコネクト装置10の出力端子OUT_1をパルスディテクタ40に接続する(ステップS85)。次いで、パルスディテクタ40をエラーリセット制御した後に(ステップS86)、パルスジェネレータ30からパルス信号60を出力し、パルスディテクタ40で入力端子IN_1及び出力端子OUT_1間の導通状態を確認する。一定の測定時間を待った後に、パルスディテクタ40のエラー結果55を制御装置50に取り込み(ステップS87)、パス状態が不良の場合には(ステップS88:No)、NG表示をしてパス試験を中断する(ステップS89)。
Next, the
これに対し、パス状態が良好な場合には(ステップS88:Yes)、次の出力端子OUT(x+1)を試験対象として選択し、ステップS84〜S88の処理を繰り返してパス状態を確認する(ステップS83(i)〜S83(o))。入力端子IN_1と全ての出力端子OUT1〜OUT_Nとの間のパス状態を確認すると、次の入力端子IN(y+1)を選択し、上記と同様にして、全ての出力端子OUT1〜OUT_Nとの間のパス状態を順番に確認する(ステップS81(i)〜S81(o))。そして、入力端子IN1〜IN_Nと出力端子OUT1〜OUT_Nとの間の全てのパスについて、パス状態の確認が終了し、パス状態が良好であれば、OK表示をしてパス試験を終了する(ステップS90)。 On the other hand, when the pass state is good (step S88: Yes), the next output terminal OUT (x + 1) is selected as a test target, and the process of steps S84 to S88 is repeated to check the pass state (step S83 (i) to S83 (o)). When the path state between the input terminal IN_1 and all the output terminals OUT1 to OUT_N is confirmed, the next input terminal IN (y + 1) is selected, and in the same manner as described above, between all the output terminals OUT1 to OUT_N. The path status is confirmed in order (steps S81 (i) to S81 (o)). Then, for all the paths between the input terminals IN1 to IN_N and the output terminals OUT1 to OUT_N, the confirmation of the path state is completed, and if the path state is good, OK display is performed and the path test is terminated (step) S90).
また、従来のクロスコネクトパス試験システムとして、図19及び図20に示したクロスコネクトパス試験システム100の他、信号をシリアルデータ化してタイムスロットの順番を入れ替えて試験するクロスコネクトパス試験システムも提案されている(例えば、特許文献1及び2参照)。
しかしながら、図19及び図20の従来のクロスコネクトパス試験システム100においては、入出力端子の接続を1つずつ順番に変更し、パスの各々について導通状態を確認する必要があるため、入出力端子のチャネル数が膨大になると、パス試験の作業工数及び作業時間が大幅に増大するという問題があった。
However, in the conventional cross-connect
また、特許文献1及び2のクロスコネクトパス試験システムにおいても、チャネル数が大きくなると、高密度に多重化し、タイムスロットを任意に制御する複雑な回路が必要となるため、速度的な制約を受けるとともに、制御の難易度が高くなり、膨大なチャネル数を有するクロスコネクト装置のパス試験には不向きであった。
Also, in the cross-connect path test systems of
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、クロスコネクト装置が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することができるクロスコネクトパス試験システム等を提供することを目的とする。 Therefore, the present invention has been made in view of the problems in the above-described conventional technology, and even when the cross-connect device has a large number of channels, the path state can be tested with a short work time and a small work man-hour. The purpose is to provide a cross-connect path test system and the like.
上記目的を達成するため、本発明は、複数のチャネルを有するクロスコネクト装置と、試験信号を出力するパルス発生手段と、前記クロスコネクト装置のパス状態を検出する検出手段とを備え、前記クロスコネクト装置のパス状態を試験するクロスコネクトパス試験システムであって、所定のチャネル番号の入力端子を前記パルス発生手段に接続し、前記所定のチャネル番号の出力端子を前記検出手段に接続するとともに、他のチャネル番号の入出力端子を経由しながら、前記パルス発生手段に接続された入力端子から前記検出手段に接続された出力端子までを連続的に繋ぐパスを前記クロスコネクト装置に設定する第1パス設定と、前記所定のチャネル番号の入力端子を前記所定のチャネル番号の出力端子に折り返し接続するパスを前記クロスコネクト装置に設定する第2パス設定とを、前記複数のチャネルの各々について実行し、前記クロスコネクト装置のパス状態を試験し、前記複数のチャネルのチャネル数をNとし、1からNまでの値を1ずつインクリメントする変数をmとし、入出力端子のチャネル番号をA(m)とし、前記所定のチャネル番号をA(0)としたときに、前記第1パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、前記変数mの値が1つインクリメントする都度、前記クロスコネクト装置に1つのパスを構成し、前記変数mの値が1からN−1である場合に、前記チャネル番号A(m)をA(m−1)+mとすると共に、該A(m−1)+mの値が前記チャネル数Nを超えたときに、前記A(m)を前記A(m−1)+mの値から前記チャネル数Nを減算した値とし、前記変数mの値がNである場合に、前記チャネル番号A(m)を前記所定のチャネル番号とし、チャネル番号がA(m−1)の入力端子を、チャネル番号がA(m)の出力端子に接続する条件を満足することを特徴とする。 In order to achieve the above object, the present invention comprises a cross-connect device having a plurality of channels, pulse generation means for outputting a test signal, and detection means for detecting a path state of the cross-connect device, A cross-connect path test system for testing a path state of an apparatus, wherein an input terminal having a predetermined channel number is connected to the pulse generating means, an output terminal having the predetermined channel number is connected to the detecting means, and others A first path for setting a path connecting the input terminal connected to the pulse generating means to the output terminal connected to the detecting means in the cross-connect device via the input / output terminal of the channel number A path for setting and connecting the input terminal of the predetermined channel number to the output terminal of the predetermined channel number is connected to the clock. The second path setting and for setting the Sukonekuto device, performed for each of the plurality of channels, the tested path status of the cross-connect device, the number of channels of the plurality of channels is N, the value from 1 to N When the variable for incrementing by 1 is m, the channel number of the input / output terminal is A (m), and the predetermined channel number is A (0), the other channel number of the first path setting is The path connecting the input / output terminals constitutes one path for the cross-connect device every time the value of the variable m is incremented by one, and the channel is set when the value of the variable m is 1 to N−1. When the number A (m) is A (m−1) + m and the value of A (m−1) + m exceeds the number of channels N, the A (m) is changed to the A (m−1). ) From the value of + m When the value of the variable m is N, the channel number A (m) is the predetermined channel number, and the input terminal with the channel number A (m-1) is the channel. The condition for connecting to the output terminal with the number A (m) is satisfied .
そして、本発明によれば、第1及び第2パス設定からなる2通りのパス設定を、チャネル数だけ繰り返すことにより、クロスコネクト装置のパス状態を試験することができ、クロスコネクト装置が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することが可能となる。
また、本発明によれば、前記条件を満足するようにクロスコネクト装置のパス設定を制御すれば、第1パス設定を効率的に形成することが可能となる。
According to the present invention, the path state of the cross-connect device can be tested by repeating two path settings including the first and second path settings as many as the number of channels. Even in the case of having the number of channels, it is possible to test the path state with a short work time and a small work man-hour.
Further, according to the present invention, if the path setting of the cross-connect device is controlled so as to satisfy the above condition, the first path setting can be efficiently formed.
前記クロスコネクトパス試験システムにおいて、前記第1パス設定の前記他のチャネル番号の入出力端子を繋ぐパスが、入力端子及び出力端子の一方を隣り合うチャネル番号以外のチャネル番号の入力端子及び出力端子の他方に繋ぐパスを含むように構成することができる。この構成によれば、隣り合うチャネル番号の出力端子に入力端子を繋ぐようなパスのみならず、チャネル番号を1以上飛び越す出力端子に入力端子を繋ぐようなパスも漏れなく試験することができる。 In the cross-connect path test system, a path connecting the input / output terminals of the other channel numbers set in the first path has an input terminal and an output terminal having a channel number other than the adjacent channel number at one of the input terminal and the output terminal. It can comprise so that the path | route connected to the other may be included. According to this configuration, not only a path in which an input terminal is connected to an output terminal of an adjacent channel number but also a path in which an input terminal is connected to an output terminal that jumps one or more channel numbers can be tested without omission.
また、本発明は、複数のチャネルを有するクロスコネクト装置に、試験信号を出力するパルス発生手段と、前記クロスコネクト装置のパス状態を検出する検出手段とを接続して、前記クロスコネクト装置のパス状態を試験するクロスコネクトパス試験方法であって、所定のチャネル番号の入力端子を前記パルス発生手段に接続し、前記所定のチャネル番号の出力端子を前記検出手段に接続するとともに、他のチャネル番号の入出力端子を経由しながら、前記パルス発生手段に接続された入力端子から前記検出手段に接続された出力端子までを連続的に繋ぐパスを前記クロスコネクト装置に設定する第1パス設定と、前記所定のチャネル番号の入力端子を前記所定のチャネル番号の出力端子に折り返し接続するパスを前記クロスコネクト装置に設定する第2パス設定とを、前記複数のチャネルの各々について実行し、前記クロスコネクト装置のパス状態を試験し、前記複数のチャネルのチャネル数をNとし、1からNまでの値を1ずつインクリメントする変数をmとし、入出力端子のチャネル番号をA(m)とし、前記所定のチャネル番号をA(0)としたときに、前記第1パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、前記変数mの値が1つインクリメントする都度、前記クロスコネクト装置に1つのパスを構成し、前記変数mの値が1からN−1である場合に、前記チャネル番号A(m)をA(m−1)+mとすると共に、該A(m−1)+mの値が前記チャネル数Nを超えたときに、前記A(m)を前記A(m−1)+mの値から前記チャネル数Nを減算した値とし、前記変数mの値がNである場合に、前記チャネル番号A(m)を前記所定のチャネル番号とし、チャネル番号がA(m−1)の入力端子を、チャネル番号がA(m)の出力端子に接続する条件を満足することを特徴とする。本発明によれば、前記発明と同様に、クロスコネクト装置が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することが可能となる。
また、本発明によれば、前記発明と同様に、前記条件を満足するようにクロスコネクト装置のパス設定を制御すれば、第1パス設定を効率的に形成することが可能となる。
According to another aspect of the present invention, there is provided a cross-connect device having a plurality of channels, wherein a pulse generation unit that outputs a test signal and a detection unit that detects a path state of the cross-connect device are connected to each other. A cross-connect path test method for testing a state, wherein an input terminal of a predetermined channel number is connected to the pulse generation means, an output terminal of the predetermined channel number is connected to the detection means, and another channel number A first path setting for setting in the cross-connect device a path continuously connecting from the input terminal connected to the pulse generation means to the output terminal connected to the detection means, while passing through the input / output terminal of A path connecting the input terminal of the predetermined channel number to the output terminal of the predetermined channel number is connected to the cross-connect device. A second path setting to the constant, executed for each of the plurality of channels, the tested path status of the cross-connect device, the number of channels of the plurality of channels is N, one of the values from 1 to N When the variable to be incremented is m, the channel number of the input / output terminal is A (m), and the predetermined channel number is A (0), the input / output terminal of the other channel number of the first path setting Each time the value of the variable m is incremented by one, one path is formed in the cross-connect device, and when the value of the variable m is 1 to N−1, the channel number A ( m) is set to A (m-1) + m, and when the value of A (m-1) + m exceeds the number of channels N, the A (m) is set to the value of A (m-1) + m. Value obtained by subtracting the number of channels N from the value When the value of the variable m is N, the channel number A (m) is the predetermined channel number, the input terminal having the channel number A (m−1), and the channel number A (m) The condition for connecting to the output terminal is satisfied . According to the present invention, similarly to the above-described invention, even when the cross-connect device has a large number of channels, it is possible to test the path state with a short work time and a small work man-hour.
Further, according to the present invention, similarly to the above-described invention, the first path setting can be efficiently formed by controlling the path setting of the cross-connect device so as to satisfy the above condition.
前記クロスコネクトパス試験方法において、前記第1パス設定の前記他のチャネル番号の入出力端子を繋ぐパスが、入力端子及び出力端子の一方を隣り合うチャネル番号以外のチャネル番号の入力端子及び出力端子の他方に繋ぐパスを含むように構成することができる。 In the cross-connect path test method, an input terminal and an output terminal having a channel number other than a channel number adjacent to one of the input terminal and the output terminal are connected to the input / output terminal having the other channel number in the first path setting. It can comprise so that the path | route connected to the other may be included.
以上のように、本発明によれば、クロスコネクト装置が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することが可能となる。 As described above, according to the present invention, even when the cross-connect device has a large number of channels, it is possible to test the path state with a short work time and a small work man-hour.
次に、本発明の実施の形態について図面を参照して詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明にかかるクロスコネクトパス試験システムの一実施の形態を示す全体構成図である。尚、同図において、図19の従来のクロスコネクトパス試験システム100と同一の構成要素については、同一の符号を付す。
FIG. 1 is an overall configuration diagram showing an embodiment of a cross-connect path test system according to the present invention. In the figure, the same components as those of the conventional cross-connect
クロスコネクトパス試験システム1は、N個の入力端子IN1〜IN_Nと、N個の出力端子OUT1〜OUT_Nとを有するN×Nクロスコネクト装置10のパス状態を試験するためのものであり、試験用のパルス信号60を発生するパルスジェネレータ30と、クロスコネクト装置10のパスエラーを検出するパルスディテクタ40と、パルスジェネレータ30及びパルスディテクタ40に、クロスコネクト装置10の入出力端子IN1〜IN_N、OUT1〜OUT_Nを選択的に接続するスイッチ試験機2と、クロスコネクトパス試験システム1全体の動作を制御する制御装置3とから構成される。
The cross-connect
スイッチ試験機2は、クロスコネクト装置10の入出力端子IN1〜IN_N、OUT1〜OUT_Nに対応して、N個のスイッチ2_1〜2_Nを有し、各スイッチ2_1〜2_Nは、図2に示すように、クロスコネクト装置10の入力端子IN_1〜IN_Nへの入力信号を切り替えるための第1スイッチ部21と、クロスコネクト装置10の出力端子OUT_1〜OUT_Nからの出力信号を切り替える第2スイッチ部22とを備える。
The
第1スイッチ部21には、パルスジェネレータ30の出力と接続された入力端子21aと、第2スイッチ部22の出力端子22bに接続された入力端子21bと、入力端子21a、21bの何れかをクロスコネクト装置10の入力端子IN_1〜IN_Nに接続する出力端子21cとが設けられる。一方、第2スイッチ部22には、パルスディテクタ40の入力に接続された出力端子22aと、第1スイッチ部21の入力端子21bに接続され、折り返し経路を形成する出力端子22bと、クロスコネクト装置10の出力端子OUT_1〜OUT_Nを出力端子22a、22bの何れかに接続する入力端子22cとが設けられる。
The
以下の説明においては、図2(a)に示すように、パルスジェネレータ30をクロスコネクト装置10の入力端子IN_1〜IN_Nに接続し、クロスコネクト装置10の出力端子OUT_1〜OUT_Nをパルスディテクタ40に接続する接続態様を「1接続」と称し、図2(b)に示すように、クロスコネクト装置10の出力端子OUT1〜OUT_Nを入力端子IN1〜IN_Nに折り返し接続する接続態様を「2接続」と称する。
In the following description, the
図1に戻り、制御装置3は、各回路の動作を制御するものであり、クロスコネクト装置10、スイッチ試験機2及びパルスディテクタ40に対して、クロスコネクト制御信号52、スイッチ制御信号33及びエラーリセット信号54を出力するとともに、パルスディテクタ40からのエラー結果55に基づいて、OK表示及びNG表示をする。また、制御装置3は、接続設定テーブル31を作成し、接続設定テーブル31に従ってパス試験時のクロスコネクト装置10のパス構成を設定する。
Returning to FIG. 1, the
接続設定テーブル31は、クロスコネクト装置10の入出力端子IN_1〜IN_N、OUT_1〜OUT_Nの接続設定を規定するものであり、図3(a)に示すデータ構成を有する。同図において、「m」及び「n」は、各々、接続の順序を示す番号(以下、「接続番号」という)、及び試験対象のチャネル番号を示す番号(以下、「試験番号」という)であり、各セルの値(A(0,1)、A(1,1)・・・)は、入出力端子IN_1〜IN_N、OUT_1〜OUT_Nのチャネル番号である。例えば、図3(b)に示すように、試験番号n=1の行に、「1」、「2」、「3」及び「4」を設定している場合には、入力端子IN_1を出力端子OUT_2に接続するパスと、入力端子IN_2を出力端子OUT_3に接続するパスと、入力端子IN_3を出力端子OUT_4に接続するパスとを順次構成すべきことを示す。
The connection setting table 31 defines connection settings for the input / output terminals IN_1 to IN_N and OUT_1 to OUT_N of the
また、図3(a)において、「ヘアピン」の列(B(1)、B(2)・・・)は、折り返し接続のチャネル番号を示し、例えば、図3(b)に示すように、「1」を設定している場合には、入力端子IN_1を出力端子OUT_1に折り返し接続すべきことを示す。 In FIG. 3A, the “hairpin” column (B (1), B (2)...) Indicates the channel number of the loopback connection. For example, as shown in FIG. When “1” is set, it indicates that the input terminal IN_1 should be connected back to the output terminal OUT_1.
次に、図1のクロスコネクトパス試験システム1を用いたパス試験方法について、図1〜図11を参照して説明する。尚、下記に示すパス試験方法は、クロスコネクト装置10のチャネル数Nが2の累乗である場合に好適なパス試験方法であり、以下の説明においては、チャネル数Nが4である場合を例にとって説明する。
Next, a path test method using the cross-connect
パス試験に際しては、図4に示すように、まず、接続設定テーブル31(図3参照)を作成し(ステップS1)、その後、接続設定テーブル31に従ってクロスコネクト装置10のパスを構成して導通状態を確認する(ステップS2)。尚、接続設定テーブル31の作成は、1回目のパス試験時にのみ行われ、2回目以降のパス試験では、1回目のパス試験時に作成した接続設定テーブル31を用いて試験を行う。
In the path test, as shown in FIG. 4, first, the connection setting table 31 (see FIG. 3) is created (step S1), and then the path of the
接続設定テーブル31の作成にあたっては、図5に示すように、試験番号nを「1」に設定するとともに(ステップS1−1(i))、接続番号mを「0」に設定する(ステップS1−2)。次いで、変数a(0,n)の値と、接続設定テーブル31の設定値A(0、n)の値とに、試験番号nの値を代入する(ステップS1−3、S1−4)。ここでは、nの値が1であるため、変数a(0,1)=設定値A(0,1)=1となり、図6の31aに示すように、接続設定テーブル31のA(0,1)に「1」が設定される。尚、変数a(m、n)は、後述する設定値A(m,n)の算出に用いる変数である。 In creating the connection setting table 31, as shown in FIG. 5, the test number n is set to “1” (step S1-1 (i)), and the connection number m is set to “0” (step S1). -2). Next, the value of test number n is substituted into the value of variable a (0, n) and the value of setting value A (0, n) in connection setting table 31 (steps S1-3, S1-4). Here, since the value of n is 1, the variable a (0,1) = the set value A (0,1) = 1, and as shown by 31a in FIG. 1) is set to “1”. The variable a (m, n) is a variable used for calculating a set value A (m, n) described later.
次いで、接続番号mの値を1とし(ステップS1−5(i))、変数a(m−1,n)+mの値を変数a(m、n)の値に代入する(ステップS1−6)。接続番号m=1、試験番号n=1であるため、「変数a(0,1)の値+1」が変数a(1,1)の値に代入され、変数a(0,1)=1に1を加算した値「2」が、変数a(1,1)の値とされる。 Next, the value of the connection number m is set to 1 (step S1-5 (i)), and the value of the variable a (m-1, n) + m is substituted for the value of the variable a (m, n) (step S1-6). ). Since connection number m = 1 and test number n = 1, “value of variable a (0, 1) +1” is substituted into the value of variable a (1, 1), and variable a (0, 1) = 1. A value “2” obtained by adding 1 to is used as the value of the variable a (1, 1).
次に、変数a(m,n)の値がチャネル数N以下であるか否かを判定する(ステップS1−7)。上記のとおり、変数a(1,1)の値は2であり、チャネル数N=4より小さいため、ステップS1−8に移行し、変数a(m,n)の値を設定値A(m,n)の値に代入する。その結果、変数a(1,1)=設定値A(1,1)=2となり、図6の31bに示すように、接続設定テーブル31のA(1,1)に「2」が設定される。 Next, it is determined whether or not the value of the variable a (m, n) is equal to or less than the number of channels N (step S1-7). As described above, since the value of the variable a (1, 1) is 2 and is smaller than the number of channels N = 4, the process proceeds to step S1-8, and the value of the variable a (m, n) is changed to the set value A (m , N). As a result, variable a (1,1) = set value A (1,1) = 2, and “2” is set in A (1,1) of the connection setting table 31 as shown by 31b in FIG. The
その後、接続番号mをインクリメントしながら、m=N−1(N=4)となるまで、ステップS1−6〜S1−8の処理を繰り返し、上記と同様にして、接続設定テーブル31のA(2,1)、A(3,1)を設定する(ステップS1−5(i)〜S1−5(o))。尚、接続番号m=3のときは、ステップS1−6の変数a(m−1,n)+mの値が7となり、チャネル数Nより大きくなるため(ステップS1−7:No)、ステップS1−9において、変数a(3,1)=7から信号数N=4を減算し、変数a(3,1)の値を3に置き換える。そのため、接続設定テーブル31のA(3,1)には、図6の31cに示すように「3」が設定される。 Thereafter, while incrementing the connection number m, the processes of steps S1-6 to S1-8 are repeated until m = N-1 (N = 4), and in the same manner as described above, A ( 2, 1) and A (3, 1) are set (steps S1-5 (i) to S1-5 (o)). When the connection number m = 3, the value of the variable a (m-1, n) + m in step S1-6 is 7, which is larger than the number of channels N (step S1-7: No), so step S1 At -9, the number of signals N = 4 is subtracted from the variable a (3, 1) = 7, and the value of the variable a (3, 1) is replaced with 3. Therefore, “3” is set in A (3, 1) of the connection setting table 31 as indicated by 31c in FIG.
接続設定テーブル31のA(0,1)〜A(3,1)の設定が終了すると、試験番号nの値を、設定値A(N,n)及び設定値B(N)の値に各々代入する(ステップS1−10、S1−11)。試験番号n=1であるため、図6の31d、31eに示すように、接続設定テーブル31のA(4,1)及びB(1)の各々に「1」が設定される。 When the setting of A (0,1) to A (3,1) in the connection setting table 31 is completed, the value of the test number n is changed to the setting value A (N, n) and the setting value B (N), respectively. Substitute (Steps S1-10, S1-11). Since the test number n = 1, “1” is set in each of A (4, 1) and B (1) of the connection setting table 31 as indicated by 31d and 31e in FIG.
次いで、試験番号nの値をインクリメントしながら、n=Nとなるまで、ステップS1−2〜S1−11の処理を繰り返し(ステップS1−1(i)〜S1−1(o))、上記と同様にして、接続設定テーブル31のn=2の行の設定値(A(0,2)〜B(2))、n=3の行の設定値(A(0,3)〜B(3))、及び、n=4の行の設定値(A(0、4)〜B(4))を順次設定する(図6参照)。 Subsequently, while incrementing the value of the test number n, the processing of steps S1-2 to S1-11 is repeated until n = N (steps S1-1 (i) to S1-1 (o)). Similarly, the setting values (A (0,2) to B (2)) for the row n = 2 and the setting values (A (0,3) to B (3) for the row n = 3 in the connection setting table 31. )) And the set values (A (0, 4) to B (4)) of n = 4 rows are sequentially set (see FIG. 6).
以上のようにして、設定値が設定された接続設定テーブル31では、図6の太枠で囲ったように、始点と終点が同じチャネル番号となり、それ以外はチャネル番号が重複しないタンデム設定となる。こうして、接続設定テーブル31の作成が終了すると、次に、作成した接続設定テーブル31に基づいてパスを構成して導通確認を行う。 In the connection setting table 31 in which the setting values are set as described above, the start point and the end point are the same channel number as shown in the thick frame in FIG. . When the creation of the connection setting table 31 is completed in this way, a path is configured based on the created connection setting table 31 and continuity is confirmed.
導通確認処理に際しては、図7に示すように、まず、試験番号n=1及び接続番号m=1として(ステップS2−1(i)、S2−2(i))、クロスコネクト装置10のパス構成を、接続設定テーブル31の設定値A(m−1,n)から設定値A(m,n)に接続するように制御する(ステップS2−3)。図6の接続設定テーブル31では、設定値A(0,1)の値が「1」、設定値A(1,1)の値が「2」であるため、図8(a)に示すように、入力端子IN_1を出力端子OUT_2に繋ぐパス10aが構成される。
In the continuity check process, as shown in FIG. 7, first, the test number n = 1 and the connection number m = 1 (steps S2-1 (i) and S2-2 (i)), and the path of the
その後、接続番号mの値をインクリメントしながら、接続番号m=N(N=4)となるまで、ステップS2−3の処理を繰り返し、他の入出力端子に関するパスを構成する(ステップS2−2(i)〜S2−2(o))。図6の接続設定テーブル31では、設定値A(2,1)、A(3,1)及びA(4,1)の値が「4」、「3」、「1」であるため、図8(a)に示すように、入力端子IN_2を出力端子OUT_4に繋ぐパス10b、入力端子IN_4を出力端子OUT_3に繋ぐパス10c、入力端子IN_3を出力端子OUT_1に繋ぐパス10dが構成される。
Thereafter, while incrementing the value of the connection number m, the process of step S2-3 is repeated until the connection number m = N (N = 4), and paths related to other input / output terminals are configured (step S2-2). (I) to S2-2 (o)). In the connection setting table 31 of FIG. 6, the values of the setting values A (2, 1), A (3, 1) and A (4, 1) are “4”, “3”, “1”. As illustrated in FIG. 8A, a
次いで、スイッチ試験機2の切り替え構成を制御し、スイッチ2_nを「1接続」とし、それ以外のスイッチを「2接続」とする(ステップS2−4)。試験番号n=1であるため、図8(a)に示すように、スイッチ2_1が、「1接続」とされ、パルスジェネレータ30の出力をクロスコネクト装置10の入力端子IN_1に接続し、出力端子OUT_1をパルスディテクタ40に接続するスイッチ設定とされる。その一方で、スイッチ2_2〜2_Nは、「2接続」とされ、クロスコネクト装置10の出力端子OUT_2〜OUT_Nからの入力を折り返して、同一のチャネル番号の入力端子IN_2〜IN_Nに出力するスイッチ設定とされる。
Next, the switching configuration of the
以上のようなパス設定及びスイッチ設定により、図8(a)に示すように、クロスコネクト装置10の入力端子IN_1及び出力端子OUT_1をパルスジェネレータ30及びパルスディテクタ40に各々接続するとともに、他の入出力端子IN_2〜IN_4、OUT_2〜OUT_4を経由しながら、入力端子IN_1から出力端子OUT_1までを繋ぐルートが形成される。また、入出力端子IN_2〜IN_4、OUT_2〜OUT_4を繋ぐルートにおいては、チャネル番号順で入出力端子を接続するパス10a、10cの他、チャネル番号を跨いで入出力端子を繋ぐパス10b、10dも形成される。
By the path setting and the switch setting as described above, the input terminal IN_1 and the output terminal OUT_1 of the
次いで、パルスディテクタ40をエラーリセット制御した後に(ステップS2−5)、パルスジェネレータ30からパルス信号60を出力し、形成したルートの導通状態をパルスディテクタ40で確認する。一定の測定時間を待った後に、パルスディテクタ40のエラー結果55を制御装置3に取り込み(ステップS2−6)、導通していない場合には(ステップS2−7:No)、NG表示をしてパス試験を中断する(ステップS2−8)。
Next, after performing error reset control of the pulse detector 40 (step S2-5), the
これに対し、導通している場合には(ステップS2−7:Yes)、パス試験を継続し、今度は、接続設定テーブル31のヘアピン設定値B(n)に基づいてクロスコネクト装置10のパス設定を行う(ステップS2−9)。図6の接続設定テーブル31では、設定値B(1)の値が「1」であるため、図8(b)に示すように、クロスコネクト装置10の入力端子IN_1を出力端子OUT_1に折り返すパス10eが構成される。
On the other hand, when it is conducting (step S2-7: Yes), the path test is continued, and this time the path of the
次いで、上記のステップS2−5〜S2−7と同様にして、図8(b)のルートの導通状態を確認する(ステップS2−10〜S2−12)。その結果、導通していない場合には(ステップS2−12:No)、NG表示をしてパス試験を中断し(ステップS2−8)、導通している場合には(ステップS2−12:Yes)、パス試験を継続する。 Next, in the same manner as steps S2-5 to S2-7, the conduction state of the route in FIG. 8B is confirmed (steps S2-10 to S2-12). As a result, when it is not conductive (step S2-12: No), the NG display is displayed and the pass test is interrupted (step S2-8), and when it is conductive (step S2-12: Yes). ) Continue the pass test.
その後、試験番号nの値をインクリメントしながら、試験番号n=N(N=4)となるまで、上記のステップS2−2(i)〜S2−12までの処理を繰り返し、順次、図9(a)、(b)、図10(a)、(b)及び図11(a)、(b)のルートを形成して、導通確認を行う(ステップS2−1(i)〜S2−1(o))。そして、何れのルートにおいても、導通している場合には、OK表示をして処理を終了する(ステップS2−13)。このような導通確認により、4×4=16通りの全てのクロスコネクトパスの導通を漏れなく確認することができる。 Thereafter, while incrementing the value of the test number n, the above steps S2-2 (i) to S2-12 are repeated until the test number n = N (N = 4). a), (b), FIG. 10 (a), (b) and the route of FIG. 11 (a), (b) are formed, and continuity confirmation is performed (steps S2-1 (i) to S2-1 ( o)). If any route is connected, OK is displayed and the process is terminated (step S2-13). With such continuity confirmation, continuity of all 4 × 4 = 16 cross-connect paths can be confirmed without omission.
以上のパス試験によれば、A(m,n)の接続及びB(n)の接続からなる2つのパス設定をチャネル数Nの数だけ繰り返すのみで、N×N通りの全てのパスの導通確認を行うことができる。すなわち、2×N回の接続変更回数でクロスコネクト装置10のパス試験を行うことでき、パス試験に要する作業工数や作業時間を大幅に短縮することが可能となる。従って、クロスコネクト装置10が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することが可能となる。
According to the above path test, the continuity of all N × N paths can be established only by repeating the two path settings including the connection of A (m, n) and the connection of B (n) by the number N of channels. Confirmation can be made. That is, the path test of the
尚、上述の説明では、チャネル数N=4の場合を例に挙げたが、Nが2の累乗であれば、N=4以外の場合にも、上記と同様にして、パスの設定及び導通確認を行うことができる。例えば、N=16とした場合には、接続設定テーブル31は、図12に示す設定状態となり、この図12の接続設定テーブル31でも、始点及び終点を同じチャネル番号の入出力端子で接続し、それ以外では、チャネル番号が重複しないタンデム設定の条件を満たす。よって、N=4の場合と同様に、少ない接続変更回数で、全てのクロスコネクトパスの導通を漏れなく確認することができる。 In the above description, the case where the number of channels N = 4 has been described as an example. However, if N is a power of 2, the setting and conduction of the path are performed in the same manner as described above even when N = 4. Confirmation can be made. For example, when N = 16, the connection setting table 31 is in the setting state shown in FIG. 12. In the connection setting table 31 of FIG. 12, the start point and the end point are connected by the input / output terminals having the same channel number. In other cases, the condition of tandem setting in which channel numbers do not overlap is satisfied. Therefore, as in the case of N = 4, the continuity of all cross-connect paths can be confirmed without omission with a small number of connection changes.
図13〜図15は、本発明にかかるクロスコネクトパス試験システム1で用いるパス試験方法の他の例を示すフローチャートである。同図に示すパス試験方法は、クロスコネクト装置10のチャネル数Nが2の累乗の場合に限らず、チャネル数Nが2の累乗以外の場合にも好適なパス試験方法である。このパス試験方法においても、クロスコネクトパス試験システムのハード的な構成に関しては、接続設定テーブルの設定値が異なる点を除き、図1のクロスコネクトパス試験システム1と同一である。
FIGS. 13 to 15 are flowcharts showing other examples of the path test method used in the cross-connect
図13に示したフローチャートは、接続設定テーブル31を作成するための算出アルゴリズムをフローチャート化したものであり、クロスコネクト装置10の入力数Nから2の累乗のKを算出するステップS31と、試験番号n=1〜Kの間で、ステップS33〜S47の処理をK回に亘ってループするステップS32(i)〜S32(o)と、試験番号nとチャネル数Nを比較し、N以下であれば、試験番号nをそのまま設定値A(0,n)に代入し、Nより大きい場合には、0を設定値A(0,n)に代入するステップS34〜S36と、接続番号m=1〜K−1の間で、ステップS38〜S43の処理をK−1回に亘ってループするステップS37(i)〜S37(o)と、変数a(m−1,n)にmを加算して変数a(m,n)に代入するステップS38と、変数a(m,n)とKを比較して、Kより大きい場合には、変数a(m,n)−Kの結果を変数a(m,n)に代入し、K以下の場合には、ステップS41に移行するステップS39〜S40と、変数a(m,n)とNを比較して、N以下の場合には、変数a(m,n)を設定値A(m,n)に代入し、Nより大きい場合には、設定値A(m−1,n)を設定値A(m,n)に代入するステップS41〜S43と、試験番号nとチャネル数Nを比較して、N以下の場合には、試験番号nを設定値A(K,n)に代入し、Nより大きい場合には、設定値A(K−1,n)を設定値A(K,n)に代入するステップS44〜S46と、ヘアピン設定のため、試験番号nを設定値B(n)に代入するステップS47とを有する。
The flowchart shown in FIG. 13 is a flowchart of a calculation algorithm for creating the connection setting table 31. Step S31 for calculating a power of 2 from the number N of inputs of the
また、図14及び図15に示したフローチャートは、設定した接続設定テーブル31に従ってクロスコネクト装置10のパスを構成して導通状態を確認するためのものであり、試験番号n=1〜Kの間で、ステップS52〜S65の処理をK回に亘ってループするステップS51(i)〜S51(o)と、0を変数Mに代入するステップS52と、接続番号m=1〜Kの間で、ステップS54〜S60の処理をK回に亘ってループするステップS53(i)〜S53(o)と、設定値A(m,n)と設定値A(m−1,n)を比較して、等しい場合には、ステップS55に移行し、異なる場合には、ステップS57に移行するステップS54と、接続番号mと変数Kを比較して、等しい場合には、変数Mを設定値A(K,n)に代入し、異なる場合には、ステップS53(o)に移行するステップS55〜S56と、ステップS54で設定値A(m,n)と設定値A(m−1,n)が異なる場合に、さらに変数Mと0を比較して、変数Mが0より大きいときには、ステップS60に移行し、それ以外のときには、設定値A(m−1,n)を変数Mに代入するステップS57〜S58と、変数a(m−1,n)と0を比較して、0より大きい場合には、ステップS60に移行し、それ以外のときには、ステップS53(o)に移行するステップS59と、クロスコネクト装置10において接続元A(m−1,n)から接続先A(m,n)に接続するクロスコネクト設定を制御するステップS60と、スイッチ試験機2のスイッチ2_Mのみ「1接続」を選択し、それ以外のスイッチで「2接続」を選択制御するステップS61と、パルスディテクタ40をエラーリセット制御するステップS62と、パルスディテクタ40からエラー結果55を収集するステップS63と、導通している場合には、ステップS51(o)に移行し、導通不良の場合には、NG表示をするステップS64〜S65と、ステップS51(i)〜S51(o)のループを抜けた後に、試験番号n=1〜Nの間で、ステップS67〜S72の処理をN回に亘ってループするステップS66(i)〜S66(o)と、クロスコネクト装置10において接続元B(n)から接続先B(n)に折り返し接続するクロスコネクト設定を制御するステップS67と、スイッチ試験機2のスイッチ2_nのみ「1接続」を選択し、それ以外のスイッチで「2接続」を選択制御するステップS68と、パルスディテクタ40をエラーリセット制御するステップS69と、パルスディテクタ40からエラー結果55を収集するステップS70と、導通している場合には、ステップS66(o)に移行し、導通不良の場合には、NG表示をするステップS71〜S72と、全てのパスで導通状態を確認したらOK表示をするステップS73とを有する。
14 and 15 are for configuring the path of the
次に、チャネル数N=3の場合を例にとって、上記のパス試験方法を説明する。図16は、チャネル数N=3の場合の接続設定テーブル31の状態を示す図である。 Next, the above path test method will be described by taking the case where the number of channels N = 3 as an example. FIG. 16 is a diagram showing the state of the connection setting table 31 when the number of channels N = 3.
図13において、ステップS31で、「2s-1<N(=3)≦2s=K」の条件式から、2の累乗のKの値「4」を算出する。試験番号n=1のステップS32を実行するときは、まず、ステップS33により、試験番号n(=1)を変数a(0,1)に代入し、次に、ステップS34において、試験番号n(=1)と、チャネル数N(=3)とを比較する。このとき、n≦Nなので、試験番号n(=1)を設定値A(0,1)に代入する(図16の31f参照)。 In FIG. 13, in step S31, the value “4” of the power of 2 is calculated from the conditional expression “2 s−1 <N (= 3) ≦ 2 s = K”. When executing step S32 of test number n = 1, first, in step S33, test number n (= 1) is substituted into variable a (0, 1), and then in step S34, test number n ( = 1) and the number of channels N (= 3). At this time, since n ≦ N, the test number n (= 1) is substituted into the set value A (0, 1) (see 31f in FIG. 16).
次に、接続番号m=1のステップS37のループを実行し、ステップS38において、変数a(0,1)+m(=1)=2を変数a(1,1)に代入する。次いで、ステップS39において、変数a(1,1)が2の累乗のK(=4)を超えていないかを判定し、超えていないので、ステップS41に移行する。次に、ステップS41において、変数a(1,1)がチャネル数N(=3)を超えていないかを判定し、超えていないので、そのまま、変数a(1,1)の値である2を設定値A(1,1)に代入する(図16の31g参照)。 Next, the loop of step S37 with the connection number m = 1 is executed. In step S38, the variable a (0, 1) + m (= 1) = 2 is substituted into the variable a (1, 1). Next, in step S39, it is determined whether or not the variable a (1, 1) exceeds K that is a power of 2 (= 4). Since it does not exceed, it proceeds to step S41. Next, in step S41, it is determined whether or not the variable a (1, 1) exceeds the number of channels N (= 3). Since it does not exceed, the value of the variable a (1, 1) is 2 as it is. Is substituted into the set value A (1, 1) (see 31 g in FIG. 16).
次いで、接続番号m=2のステップS37のループを実行し、ステップS38において、変数a(1,1)+2=4を変数a(2,1)に代入する。次に、ステップS39において、変数a(2,1)がK(=4)を超えていないかを判定し、超えていないので、ステップS41に移行する。ステップS41において、変数a(2,1)がチャネル数N(=3)を超えていないかを判定し、超えているので、ステップS43において、設定値A(1,1)を設定値A(2,1)へ代入する(図16の31h参照)。 Next, the loop of step S37 with connection number m = 2 is executed, and variable a (1, 1) + 2 = 4 is substituted into variable a (2, 1) in step S38. Next, in step S39, it is determined whether the variable a (2, 1) does not exceed K (= 4). Since it does not exceed, the process proceeds to step S41. In step S41, it is determined whether or not the variable a (2, 1) exceeds the number of channels N (= 3). Since this is exceeded, in step S43, the set value A (1, 1) is changed to the set value A ( 2, 1) (see 31h in FIG. 16).
次に、接続番号m=3のステップS37のループを実行し、ステップS38において、変数a(2,1)+3=7を変数a(3,1)に代入する。次いで、ステップS39において、変数a(3,1)が2の累乗のK(=4)を超えていないかを判定し、超えているので、ステップS40において、7−4=3を変数a(3,1)に代入する。次に、ステップS41において、変数a(3,1)がチャネル数N(=3)を超えていないかを判定し、超えていないので、ステップS42において、そのまま、変数a(3,1)の値「3」を設定値A(3,1)に代入する(図16の31i参照)。 Next, the loop of step S37 with connection number m = 3 is executed, and variable a (2, 1) + 3 = 7 is substituted into variable a (3, 1) in step S38. Next, in step S39, it is determined whether or not the variable a (3, 1) exceeds K to the power of 2 (= 4). Since it exceeds, in step S40, 7-4 = 3 is set to the variable a ( Substitute into 3,1). Next, in step S41, it is determined whether the variable a (3, 1) does not exceed the number of channels N (= 3). Since it does not exceed, the variable a (3, 1) remains unchanged in step S42. The value “3” is substituted into the set value A (3, 1) (see 31i in FIG. 16).
次いで、ステップS37のループを抜け、ステップS44において、試験番号n(=1)がチャネル数N(=3)を超えていないかを判定し、超えていないので、ステップS45において、試験番号n(=1)を設定値A(4,1)に代入する(図16の3j参照)。次に、ステップS47において、試験番号n(=1)を設定値B(1)に代入する(図16の31k参照)。 Next, the loop of step S37 is exited. In step S44, it is determined whether or not the test number n (= 1) exceeds the number of channels N (= 3). = 1) is substituted into the set value A (4, 1) (see 3j in FIG. 16). Next, in step S47, the test number n (= 1) is substituted for the set value B (1) (see 31k in FIG. 16).
その後は、ステップS32(i)〜S32(o)のループを、試験番号n=2,3,4まで繰り返し、K(=4)回に亘って実行する。これにより、試験番号n=2〜4の行についても、図16に示すように、設定値を設定していく。図16に示す接続設定テーブル31では、始点及び終点以外のチャネル番号が重複しないこと、及び、後述の変数M値を求めることにより、タンデムの始点と終点を同じチャネル番号にすることを満足している。 Thereafter, the loop of steps S32 (i) to S32 (o) is repeated until the test number n = 2, 3, and 4, and is executed K (= 4) times. As a result, as shown in FIG. 16, set values are set for the rows of test numbers n = 2 to 4. In the connection setting table 31 shown in FIG. 16, it is satisfied that the channel numbers other than the start point and the end point are not duplicated, and that the tandem start point and end point are set to the same channel number by obtaining a variable M value described later. Yes.
続いて、図16の接続設定テーブル31を用いてクロスコネクト設定し、導通を確認する手順を説明する。図14において、ステップS51は、試験番号n=1から1刻みで、ステップS51(i)〜S51(o)内の処理を4回に亘って繰り返す。 Next, a procedure for performing cross-connect setting using the connection setting table 31 of FIG. 16 and confirming continuity will be described. In FIG. 14, step S51 repeats the processes in steps S51 (i) to S51 (o) four times at intervals of 1 from test number n = 1.
図14に示すように、まず、試験番号n=1のステップS51のループを実行し、ステップS52において、0を変数Mに代入する。次に、接続番号m=1から1刻みで、ステップS53(i)〜S53(o)内の処理を4回に亘って繰り返す。 As shown in FIG. 14, first, the loop of step S51 with the test number n = 1 is executed, and 0 is substituted into the variable M in step S52. Next, the processing in steps S53 (i) to S53 (o) is repeated four times at intervals of 1 from the connection number m = 1.
接続番号m=1のときには、ステップS54において、設定値A(1,1)と設定値A(0,1)を比較し、等しくないので、ステップS57に移行する。次に、ステップS57において、変数Mと0を比較し、M(=0)>0が成り立たないので、設定値A(0,1)の値(=1)を変数Mに代入する。その後、ステップS59において、設定値A(0,1)と0を比較し、1>0なので、ステップS60において、クロスコネクト装置10に対し、接続元A(0,1)から接続先A(1,1)に接続するクロスコネクト設定を制御する。 When the connection number m = 1, in step S54, the set value A (1, 1) is compared with the set value A (0, 1). Since they are not equal, the process proceeds to step S57. Next, in step S57, the variable M is compared with 0, and M (= 0)> 0 does not hold, so the value (= 1) of the set value A (0, 1) is substituted into the variable M. Thereafter, in step S59, the setting value A (0, 1) is compared with 0, and 1> 0. Therefore, in step S60, the connection source A (0, 1) is connected to the connection destination A (1). , 1) is controlled.
次に、接続番号m=2のステップS53のループを実行し、ステップS54において、A(2,1)とA(1,1)を比較し、等しいので、ステップS55に移行する。次いで、ステップS55において、接続番号m(=2)とK(=4)を比較し、等しくないため、クロスコネクト装置10のパス設定を制御することなく、次の接続番号m=3のステップS53のループに進む。
Next, the loop of step S53 with the connection number m = 2 is executed. In step S54, A (2,1) and A (1,1) are compared and equal to each other, and the process proceeds to step S55. Next, in step S55, the connection numbers m (= 2) and K (= 4) are compared. Since they are not equal, step S53 of the next connection number m = 3 is performed without controlling the path setting of the
次いで、接続番号m=3のステップS53のループを実行し、ステップS54において、設定値A(3,1)と設定値A(2,1)を比較し、等しくないので、ステップS57に移行する。次に、ステップS57において、変数Mと0を比較し、M(=1)>0であるため、ステップS60において、クロスコネクト装置10に対し、接続元A(2,1)から接続先A(3,1)に接続するクロスコネクト設定を制御する。 Next, the loop of step S53 with the connection number m = 3 is executed. In step S54, the set value A (3, 1) is compared with the set value A (2, 1). Since they are not equal, the process proceeds to step S57. . Next, in step S57, the variable M is compared with 0, and M (= 1)> 0. Therefore, in step S60, the connection source A (2, 1) to the connection destination A ( 3. Controls the cross-connect setting connected to 1).
次いで、接続番号m=4のステップS53のループを実行し、ステップS54において、設定値A(4,1)と設定値A(3,1)を比較し、等しくないので、ステップS57に移行する。次に、ステップS57において、変数Mと0を比較し、変数M(=1)>0であるため、ステップS60において、クロスコネクト装置10に対し、接続元A(3,1)から接続先A(4,1)に接続するクロスコネクト設定を制御する。 Next, the loop of step S53 with the connection number m = 4 is executed. In step S54, the set value A (4, 1) is compared with the set value A (3, 1). . Next, in step S57, the variable M is compared with 0, and since the variable M (= 1)> 0, the connection source A (3, 1) is connected to the connection destination A in step S60. Controls the cross-connect setting connected to (4, 1).
以上のような処理により、クロスコネクト装置10に対し、1→2、2→3、3→1のクロスコネクト設定を制御する。
Through the processing as described above, the cross-connect settings of 1 → 2, 2 → 3, 3 → 1 are controlled for the
次に、ステップS53のループを抜け、ステップS61において、スイッチ試験機2のスイッチ2_Mのみ「接続1」を選択し、それ以外のスイッチで「2接続」を選択制御し、ステップS62において、パルスディテクタ40をエラーリセット制御し、ステップS63において、パルスディテクタ40からエラー結果55を収集し、導通している場合には、次のループに移行し、導通不良の場合には、NG表示をして処理を中断する。その後は、ステップS51(i)〜S51(o)のループをn=2,3,4まで繰り返し、K(=4)回に亘って実行する。
Next, the loop of step S53 is exited. In step S61, only the switch 2_M of the
次いで、図15に示すように、試験番号=1から1刻みで、ステップS66(i)〜S66(o)内の処理を3回に亘って繰り返す。 Next, as shown in FIG. 15, the processes in steps S66 (i) to S66 (o) are repeated three times from the test number = 1 in increments of 1.
まず、試験番号n=1のステップS66のループを実行し、ステップS67において、クロスコネクト装置10に対し、接続元B(1)から接続先B(1)に折り返し接続するようにクロスコネクト設定を制御する。次いで、ステップS68において、スイッチ試験機2のスイッチ2−1のみ「1接続」を選択する。その後、ステップS69において、パルスディテクタ40をエラーリセット制御し、一定の測定時間を待って、ステップS70において、パルスディテクタ40のエラー結果55を制御装置3に取り込む。次に、ステップS71において、導通している場合には、ステップS66の次のループに移行し、導通不良の場合には、NG表示をして処理を中断する。
First, the loop of step S66 with test number n = 1 is executed, and in step S67, the cross-connect setting is performed so that the
その後は、試験番号N=2、3、4まで、ステップS66(i)〜S66(o)のループを3回に亘って実行し、全てのパスの導通を確認したら、ステップS73において、OK表示をして処理を終了する。 Thereafter, the loop of steps S66 (i) to S66 (o) is executed three times up to test numbers N = 2, 3, and 4, and if all the paths are confirmed to be conductive, OK is displayed in step S73. To finish the process.
以上のように、接続設定テーブル31に従ってクロスコネクト装置10のパス構成を設定するに際し、2の累乗であるNのタンデムルートを設定した接続設定テーブル31から、入出力端子が無い不要な組み合わせをスキップしつつ、始点及び終点を同じチャネル番号の入出力端子で接続することにより、全てのルートについて漏れなく、導通状態を確認することが可能となる。
As described above, when setting the path configuration of the
尚、上述の説明では、チャネル数N=3の場合を例に挙げたが、N=3以外の場合にも、上記と同様にして、パスの設定及び導通確認を行うことができる。例えば、N=6とした場合には、接続設定テーブル31は、図17に示す設定状態となり、この図17の接続設定テーブル31でも、図16の接続設定テーブル31と同様の条件を満たす。 In the above description, the case where the number of channels N = 3 has been described as an example. However, in cases other than N = 3, path setting and conduction confirmation can be performed in the same manner as described above. For example, when N = 6, the connection setting table 31 is in the setting state shown in FIG. 17, and the connection setting table 31 in FIG. 17 satisfies the same conditions as the connection setting table 31 in FIG.
最後に、SDH伝送装置で使用するN=768のクロスコネクト装置を試験対象とし、図13〜図16に示すパス試験方法と、図19及び図20に示す従来のパス試験方法との導通確認時間の比較結果を図18に示す。 Finally, N = 768 cross-connect devices used in the SDH transmission device are tested, and the continuity confirmation time between the path test method shown in FIGS. 13 to 16 and the conventional path test method shown in FIGS. The comparison result is shown in FIG.
図18に示すように、従来のパス試験方法では、パス試験を行うのにN2回の接続変更が必要であるのに対し、図13〜図16に示すパス試験方法では、2×N回の接続変更回数でパス試験を行うことができる。このため、1回の測定に1秒間の時間を要するとした場合、従来のパス試験方法では、測定時間が589,824秒(6.8日)必要になるのに対し、図13〜図16に示すパス試験方法では、約30分で済む。この結果から分かるように、図13〜図16に示すパス試験方法を用いれば、作業時間が3/1000(0.3%)になり、作業工数及び時間の大幅な短縮が可能となる。また、クロストークや同時動作による誤動作試験については、従来のパス試験方法では、別途の確認処理が必要となるが、図13〜図16に示すパス試験方法では、導通確認と同時に行うことができる。 As shown in FIG. 18, the conventional path test method requires N 2 connection changes to perform the path test, whereas the path test method shown in FIGS. The pass test can be performed with the number of connection changes. For this reason, when one second is required for one measurement, the conventional pass test method requires a measurement time of 589,824 seconds (6.8 days), whereas FIGS. In the pass test method shown in FIG. As can be seen from these results, when the pass test method shown in FIGS. 13 to 16 is used, the work time becomes 3/1000 (0.3%), and the work man-hours and time can be greatly reduced. In addition, the malfunction test due to the crosstalk and the simultaneous operation requires a separate confirmation process in the conventional path test method, but the path test method shown in FIGS. 13 to 16 can be performed simultaneously with the continuity confirmation. .
1 クロスコネクトパス試験システム
2 スイッチ試験機
2_1〜2_N スイッチ
3 制御装置
10 クロスコネクト装置
21 第1スイッチ部
21a、21b 入力端子
21c 出力端子
22 第2スイッチ部
22a、22b 出力端子
22c 入力端子
30 パルスジェネレータ
31 接続設定テーブル
31a〜31k 設定値
33 スイッチ制御信号
40 パルスディテクタ
50 制御装置
52 クロスコネクト制御信号
53 第1スイッチ制御信号
54 エラーリセット信号
55 エラー結果
56 第2スイッチ制御信号
60 パルス信号
80 第1スイッチ試験機
80_1〜80_N スイッチ
90 第2スイッチ試験機
90_1〜90_N スイッチ
100 クロスコネクトパス試験システム
IN_1〜IN_N 入力端子
OUT_1〜OUT_N 出力端子
DESCRIPTION OF
IN_1 to IN_N input terminals
OUT_1 to OUT_N output terminals
Claims (4)
所定のチャネル番号の入力端子を前記パルス発生手段に接続し、前記所定のチャネル番号の出力端子を前記検出手段に接続するとともに、他のチャネル番号の入出力端子を経由しながら、前記パルス発生手段に接続された入力端子から前記検出手段に接続された出力端子までを連続的に繋ぐパスを前記クロスコネクト装置に設定する第1パス設定と、前記所定のチャネル番号の入力端子を前記所定のチャネル番号の出力端子に折り返し接続するパスを前記クロスコネクト装置に設定する第2パス設定とを、前記複数のチャネルの各々について実行し、前記クロスコネクト装置のパス状態を試験し、
前記複数のチャネルのチャネル数をNとし、1からNまでの値を1ずつインクリメントする変数をmとし、入出力端子のチャネル番号をA(m)とし、前記所定のチャネル番号をA(0)としたときに、
前記第1パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、前記変数mの値が1つインクリメントする都度、前記クロスコネクト装置に1つのパスを構成し、
前記変数mの値が1からN−1である場合に、前記チャネル番号A(m)をA(m−1)+mとすると共に、該A(m−1)+mの値が前記チャネル数Nを超えたときに、前記A(m)を前記A(m−1)+mの値から前記チャネル数Nを減算した値とし、
前記変数mの値がNである場合に、前記チャネル番号A(m)を前記所定のチャネル番号とし、
チャネル番号がA(m−1)の入力端子を、チャネル番号がA(m)の出力端子に接続する条件を満足することを特徴とするクロスコネクトパス試験システム。 A cross-connect path test for testing a path state of the cross-connect device, comprising: a cross-connect device having a plurality of channels; a pulse generating means for outputting a test signal; and a detecting means for detecting a path state of the cross-connect device. A system,
An input terminal having a predetermined channel number is connected to the pulse generating means, an output terminal having the predetermined channel number is connected to the detecting means, and the pulse generating means is passed through an input / output terminal having another channel number. A first path setting for setting in the cross-connect device a path that continuously connects the input terminal connected to the output terminal connected to the detection means, and the input terminal having the predetermined channel number is set to the predetermined channel Performing a second path setting for setting a path to be connected back to the output terminal of the number in the cross-connect device for each of the plurality of channels, testing a path state of the cross-connect device ,
The number of channels of the plurality of channels is N, the variable that increments the value from 1 to N by 1 is m, the channel number of the input / output terminal is A (m), and the predetermined channel number is A (0). And when
The path connecting the input / output terminals of the other channel numbers in the first path setting constitutes one path in the cross-connect device each time the value of the variable m is incremented by one,
When the value of the variable m is 1 to N-1, the channel number A (m) is set to A (m-1) + m, and the value of A (m-1) + m is the number of channels N. A (m) is a value obtained by subtracting the number of channels N from the value of A (m−1) + m,
When the value of the variable m is N, the channel number A (m) is the predetermined channel number,
A cross-connect path test system characterized by satisfying a condition for connecting an input terminal having a channel number A (m-1) to an output terminal having a channel number A (m) .
所定のチャネル番号の入力端子を前記パルス発生手段に接続し、前記所定のチャネル番号の出力端子を前記検出手段に接続するとともに、他のチャネル番号の入出力端子を経由しながら、前記パルス発生手段に接続された入力端子から前記検出手段に接続された出力端子までを連続的に繋ぐパスを前記クロスコネクト装置に設定する第1パス設定と、前記所定のチャネル番号の入力端子を前記所定のチャネル番号の出力端子に折り返し接続するパスを前記クロスコネクト装置に設定する第2パス設定とを、前記複数のチャネルの各々について実行し、前記クロスコネクト装置のパス状態を試験し、
前記複数のチャネルのチャネル数をNとし、1からNまでの値を1ずつインクリメントする変数をmとし、入出力端子のチャネル番号をA(m)とし、前記所定のチャネル番号をA(0)としたときに、
前記第1パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、前記変数mの値が1つインクリメントする都度、前記クロスコネクト装置に1つのパスを構成し、
前記変数mの値が1からN−1である場合に、前記チャネル番号A(m)をA(m−1)+mとすると共に、該A(m−1)+mの値が前記チャネル数Nを超えたときに、前記A(m)を前記A(m−1)+mの値から前記チャネル数Nを減算した値とし、
前記変数mの値がNである場合に、前記チャネル番号A(m)を前記所定のチャネル番号とし、
チャネル番号がA(m−1)の入力端子を、チャネル番号がA(m)の出力端子に接続する条件を満足することを特徴とするクロスコネクトパス試験方法。 A cross-connect for testing a path state of the cross-connect device by connecting a pulse generating means for outputting a test signal and a detecting unit for detecting a path state of the cross-connect device to a cross-connect device having a plurality of channels Pass test method,
An input terminal having a predetermined channel number is connected to the pulse generating means, an output terminal having the predetermined channel number is connected to the detecting means, and the pulse generating means is passed through an input / output terminal having another channel number. A first path setting for setting in the cross-connect device a path that continuously connects the input terminal connected to the output terminal connected to the detection means, and the input terminal having the predetermined channel number is set to the predetermined channel Performing a second path setting for setting a path to be connected back to the output terminal of the number in the cross-connect device for each of the plurality of channels, testing a path state of the cross-connect device ,
The number of channels of the plurality of channels is N, the variable that increments the value from 1 to N by 1 is m, the channel number of the input / output terminal is A (m), and the predetermined channel number is A (0). And when
The path connecting the input / output terminals of the other channel numbers in the first path setting constitutes one path in the cross-connect device each time the value of the variable m is incremented by one,
When the value of the variable m is 1 to N-1, the channel number A (m) is set to A (m-1) + m, and the value of A (m-1) + m is the number of channels N. A (m) is a value obtained by subtracting the number of channels N from the value of A (m−1) + m,
When the value of the variable m is N, the channel number A (m) is the predetermined channel number,
A cross-connect path test method characterized by satisfying a condition of connecting an input terminal having a channel number A (m-1) to an output terminal having a channel number A (m) .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007112510A JP4863291B2 (en) | 2007-04-23 | 2007-04-23 | Cross-connect path test system and path test method used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007112510A JP4863291B2 (en) | 2007-04-23 | 2007-04-23 | Cross-connect path test system and path test method used therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008271264A JP2008271264A (en) | 2008-11-06 |
| JP4863291B2 true JP4863291B2 (en) | 2012-01-25 |
Family
ID=40050172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007112510A Expired - Fee Related JP4863291B2 (en) | 2007-04-23 | 2007-04-23 | Cross-connect path test system and path test method used therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4863291B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519275B2 (en) | 2009-12-25 | 2013-08-27 | Kabushiki Kaisha Toshiba | Electronic device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62268245A (en) * | 1986-05-16 | 1987-11-20 | Hitachi Ltd | Continuity test system |
| JPH06268668A (en) * | 1993-03-10 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | Speech path continuity test device |
| JPH0918496A (en) * | 1995-07-04 | 1997-01-17 | Nec Corp | Testing method for atm/stm switch continuity and device therefor |
| JP2978766B2 (en) * | 1996-07-12 | 1999-11-15 | 日本電気通信システム株式会社 | Loopback method for ATM switching system |
-
2007
- 2007-04-23 JP JP2007112510A patent/JP4863291B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519275B2 (en) | 2009-12-25 | 2013-08-27 | Kabushiki Kaisha Toshiba | Electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008271264A (en) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8145964B2 (en) | Scan test circuit and scan test control method | |
| US8185339B2 (en) | Test method and program product used therefor | |
| CN107305237A (en) | Bilateral scanning chain structure and its manufacture method | |
| JP2002289776A (en) | Semiconductor device | |
| JP4863291B2 (en) | Cross-connect path test system and path test method used therefor | |
| DE10080254B4 (en) | Waveform generating device and semiconductor test device | |
| US7296195B2 (en) | Bit synchronization for high-speed serial device testing | |
| US7146549B2 (en) | Scan-path flip-flop circuit for integrated circuit memory | |
| JP5099869B2 (en) | Semiconductor integrated circuit and test method for semiconductor integrated circuit | |
| US5737341A (en) | Method of generating test sequence and apparatus for generating test sequence | |
| JP2010101817A (en) | Fault inspection method of input switching relay switch in multichannel input measuring device | |
| JP6342028B1 (en) | Power generation control device for vehicle alternator | |
| JP3543399B2 (en) | Semiconductor device with inspection function and its self-inspection method | |
| JP2004286549A (en) | Scan test apparatus and design method thereof | |
| JPH03122577A (en) | Method of testing electric circuit | |
| JP2001228213A (en) | Semiconductor integrated circuit device and method for inspecting clock skew | |
| JPH044631A (en) | Pn pattern detector | |
| JP2004185232A (en) | Integrated circuit and daisy chain connection monitor circuit debugging method | |
| JPH06186302A (en) | Semiconductor device | |
| JP4899557B2 (en) | Semiconductor device | |
| JPH0844532A (en) | Format conversion circuit | |
| JPH10104313A (en) | Semiconductor integrated circuit | |
| JP2710182B2 (en) | Detection method of cable connection error in communication device | |
| JPH0728238B2 (en) | Multiplex automatic switching device | |
| JPH05181988A (en) | Membership function observation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111017 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |