JP4863291B2

JP4863291B2 - クロスコネクトパス試験システム及びそれに用いるパス試験方法

Info

Publication number: JP4863291B2
Application number: JP2007112510A
Authority: JP
Inventors: 雅也藤村
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2007-04-23
Filing date: 2007-04-23
Publication date: 2012-01-25
Anticipated expiration: 2027-04-23
Also published as: JP2008271264A

Description

本発明は、クロスコネクト装置のパス状態を試験するクロスコネクトパス試験システム及びパス試験方法に関し、特に、ＩＴＵ−Ｔ規格であるＳＤＨ（Snnchronous Digital Hierarchn）装置又はＰＤＨ（Plesiochronous Digital Hierarchn）装置で用いるクロスコネクト装置のパス状態を試験する試験システム及び試験方法に関する。

従来、クロスコネクト装置のパス状態を試験するクロスコネクトパス試験システムとして、種々のものが提案されている。

図１９は、Ｎ個の入力端子IN１〜IN＿Ｎと、Ｎ個の出力端子OUT１〜OUT＿Ｎとを有するＮ×Ｎクロスコネクト装置１０のパス状態を試験するクロスコネクトパス試験システムの従来例を示す構成図である。このクロスコネクトパス試験システム１００は、被試験装置であるクロスコネクト装置１０と、試験用のパルス信号６０を発生するパルスジェネレータ３０と、パルスジェネレータ３０をクロスコネクト装置１０の入力端子IN１〜IN＿Ｎに選択的に接続する第１スイッチ試験機８０と、クロスコネクト装置１０のパスエラーを検出するパルスディテクタ４０と、クロスコネクト装置１０の出力端子OUT１〜OUT＿Ｎをパルスディテクタ４０に選択的に接続する第２スイッチ試験機９０と、クロスコネクトパス試験システム１００全体の動作を制御する制御装置５０とから構成される。

第１スイッチ試験機８０は、クロスコネクト装置１０の入力端子IN１〜IN＿Ｎに対応して、Ｎ個のスイッチ８０＿１〜８０＿Ｎを有し、各スイッチ８０＿１〜８０＿Ｎは、パルスジェネレータ３０とクロスコネクト装置１０の入力端子IN１〜IN＿Ｎとの間を、導通／非導通状態に切り替える機能を有する。また、第２スイッチ試験機９０も、クロスコネクト装置１０の出力端子OUT１〜OUT＿Ｎに対応して、Ｎ個のスイッチ９０＿１〜９０＿Ｎを有し、各スイッチ９０＿１〜９０＿Ｎは、クロスコネクト装置１０の出力端子OUT１〜OUT＿Ｎとパルスディテクタ４０との間を、導通／非導通状態に切り替える機能を有する。

制御装置５０は、クロスコネクト装置１０、第１スイッチ試験機８０、第２スイッチ試験機９０及びパルスディテクタ４０に対し、クロスコネクト制御信号５２、第１スイッチ制御信号５３、第２スイッチ制御信号５６及びエラーリセット信号５４を出力し、各回路の動作を制御する。また、制御装置５０は、パルスディテクタ４０からのエラー結果５５を取り込み、クロスコネクト装置１０のパス状態が良好な場合にＯＫ表示をし、不良の場合にＮＧ表示をする。

次に、上記クロスコネクトパス試験システム１００を用いたパス試験方法について、図１９及び図２０を参照して説明する。

パス試験にあたっては、まず、第１スイッチ試験機８０を制御し、パルスジェネレータ３０とクロスコネクト装置１０の入力端子IN＿１とを接続する（ステップＳ８１（ｉ）、Ｓ８２）。尚、図２０の「ｙ」は、１〜Ｎのうちの何れかであり、入力端子IN（ｙ）とは、入力端子IN１〜IN＿Ｎのうちの何れかの入力端子であることを意味する。また、このとき、パルスジェネレータ３０と接続した入力端子IN＿１以外の入力端子については、パルスジェネレータ３０との接続を遮断する。

次いで、クロスコネクト装置１０を制御し、パルスジェネレータ３０と接続された入力端子IN＿１を出力端子OUT＿１に接続するようにパスを構成する（ステップＳ８３（ｉ）、Ｓ８４）。尚、図中の「ｘ」は、「ｙ」と同様に、１〜Ｎのうちの何れかであり、出力端子OUT（ｘ）とは、出力端子OUT１〜OUT＿Ｎのうちの何れかの出力端子であることを意味する。

次に、第２スイッチ試験機９０を制御し、クロスコネクト装置１０の出力端子OUT＿１をパルスディテクタ４０に接続する（ステップＳ８５）。次いで、パルスディテクタ４０をエラーリセット制御した後に（ステップＳ８６）、パルスジェネレータ３０からパルス信号６０を出力し、パルスディテクタ４０で入力端子IN＿１及び出力端子OUT＿１間の導通状態を確認する。一定の測定時間を待った後に、パルスディテクタ４０のエラー結果５５を制御装置５０に取り込み（ステップＳ８７）、パス状態が不良の場合には（ステップＳ８８：Ｎｏ）、ＮＧ表示をしてパス試験を中断する（ステップＳ８９）。

これに対し、パス状態が良好な場合には（ステップＳ８８：Ｙｅｓ）、次の出力端子OUT（ｘ＋１）を試験対象として選択し、ステップＳ８４〜Ｓ８８の処理を繰り返してパス状態を確認する（ステップＳ８３（ｉ）〜Ｓ８３（ｏ））。入力端子IN＿１と全ての出力端子OUT１〜OUT＿Ｎとの間のパス状態を確認すると、次の入力端子IN（ｙ＋１）を選択し、上記と同様にして、全ての出力端子OUT１〜OUT＿Ｎとの間のパス状態を順番に確認する（ステップＳ８１（ｉ）〜Ｓ８１（ｏ））。そして、入力端子IN１〜IN＿Ｎと出力端子OUT１〜OUT＿Ｎとの間の全てのパスについて、パス状態の確認が終了し、パス状態が良好であれば、ＯＫ表示をしてパス試験を終了する（ステップＳ９０）。

また、従来のクロスコネクトパス試験システムとして、図１９及び図２０に示したクロスコネクトパス試験システム１００の他、信号をシリアルデータ化してタイムスロットの順番を入れ替えて試験するクロスコネクトパス試験システムも提案されている（例えば、特許文献１及び２参照）。
特開２００５−１５１４７８号公報特開平７−０４６３１３号公報

しかしながら、図１９及び図２０の従来のクロスコネクトパス試験システム１００においては、入出力端子の接続を１つずつ順番に変更し、パスの各々について導通状態を確認する必要があるため、入出力端子のチャネル数が膨大になると、パス試験の作業工数及び作業時間が大幅に増大するという問題があった。

また、特許文献１及び２のクロスコネクトパス試験システムにおいても、チャネル数が大きくなると、高密度に多重化し、タイムスロットを任意に制御する複雑な回路が必要となるため、速度的な制約を受けるとともに、制御の難易度が高くなり、膨大なチャネル数を有するクロスコネクト装置のパス試験には不向きであった。

そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、クロスコネクト装置が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することができるクロスコネクトパス試験システム等を提供することを目的とする。

上記目的を達成するため、本発明は、複数のチャネルを有するクロスコネクト装置と、試験信号を出力するパルス発生手段と、前記クロスコネクト装置のパス状態を検出する検出手段とを備え、前記クロスコネクト装置のパス状態を試験するクロスコネクトパス試験システムであって、所定のチャネル番号の入力端子を前記パルス発生手段に接続し、前記所定のチャネル番号の出力端子を前記検出手段に接続するとともに、他のチャネル番号の入出力端子を経由しながら、前記パルス発生手段に接続された入力端子から前記検出手段に接続された出力端子までを連続的に繋ぐパスを前記クロスコネクト装置に設定する第１パス設定と、前記所定のチャネル番号の入力端子を前記所定のチャネル番号の出力端子に折り返し接続するパスを前記クロスコネクト装置に設定する第２パス設定とを、前記複数のチャネルの各々について実行し、前記クロスコネクト装置のパス状態を試験し、前記複数のチャネルのチャネル数をＮとし、１からＮまでの値を１ずつインクリメントする変数をｍとし、入出力端子のチャネル番号をＡ（ｍ）とし、前記所定のチャネル番号をＡ（０）としたときに、前記第１パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、前記変数ｍの値が１つインクリメントする都度、前記クロスコネクト装置に１つのパスを構成し、前記変数ｍの値が１からＮ−１である場合に、前記チャネル番号Ａ（ｍ）をＡ（ｍ−１）＋ｍとすると共に、該Ａ（ｍ−１）＋ｍの値が前記チャネル数Ｎを超えたときに、前記Ａ（ｍ）を前記Ａ（ｍ−１）＋ｍの値から前記チャネル数Ｎを減算した値とし、前記変数ｍの値がＮである場合に、前記チャネル番号Ａ（ｍ）を前記所定のチャネル番号とし、チャネル番号がＡ（ｍ−１）の入力端子を、チャネル番号がＡ（ｍ）の出力端子に接続する条件を満足することを特徴とする。

そして、本発明によれば、第１及び第２パス設定からなる２通りのパス設定を、チャネル数だけ繰り返すことにより、クロスコネクト装置のパス状態を試験することができ、クロスコネクト装置が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することが可能となる。
また、本発明によれば、前記条件を満足するようにクロスコネクト装置のパス設定を制御すれば、第１パス設定を効率的に形成することが可能となる。

前記クロスコネクトパス試験システムにおいて、前記第１パス設定の前記他のチャネル番号の入出力端子を繋ぐパスが、入力端子及び出力端子の一方を隣り合うチャネル番号以外のチャネル番号の入力端子及び出力端子の他方に繋ぐパスを含むように構成することができる。この構成によれば、隣り合うチャネル番号の出力端子に入力端子を繋ぐようなパスのみならず、チャネル番号を１以上飛び越す出力端子に入力端子を繋ぐようなパスも漏れなく試験することができる。

また、本発明は、複数のチャネルを有するクロスコネクト装置に、試験信号を出力するパルス発生手段と、前記クロスコネクト装置のパス状態を検出する検出手段とを接続して、前記クロスコネクト装置のパス状態を試験するクロスコネクトパス試験方法であって、所定のチャネル番号の入力端子を前記パルス発生手段に接続し、前記所定のチャネル番号の出力端子を前記検出手段に接続するとともに、他のチャネル番号の入出力端子を経由しながら、前記パルス発生手段に接続された入力端子から前記検出手段に接続された出力端子までを連続的に繋ぐパスを前記クロスコネクト装置に設定する第１パス設定と、前記所定のチャネル番号の入力端子を前記所定のチャネル番号の出力端子に折り返し接続するパスを前記クロスコネクト装置に設定する第２パス設定とを、前記複数のチャネルの各々について実行し、前記クロスコネクト装置のパス状態を試験し、前記複数のチャネルのチャネル数をＮとし、１からＮまでの値を１ずつインクリメントする変数をｍとし、入出力端子のチャネル番号をＡ（ｍ）とし、前記所定のチャネル番号をＡ（０）としたときに、前記第１パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、前記変数ｍの値が１つインクリメントする都度、前記クロスコネクト装置に１つのパスを構成し、前記変数ｍの値が１からＮ−１である場合に、前記チャネル番号Ａ（ｍ）をＡ（ｍ−１）＋ｍとすると共に、該Ａ（ｍ−１）＋ｍの値が前記チャネル数Ｎを超えたときに、前記Ａ（ｍ）を前記Ａ（ｍ−１）＋ｍの値から前記チャネル数Ｎを減算した値とし、前記変数ｍの値がＮである場合に、前記チャネル番号Ａ（ｍ）を前記所定のチャネル番号とし、チャネル番号がＡ（ｍ−１）の入力端子を、チャネル番号がＡ（ｍ）の出力端子に接続する条件を満足することを特徴とする。本発明によれば、前記発明と同様に、クロスコネクト装置が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することが可能となる。
また、本発明によれば、前記発明と同様に、前記条件を満足するようにクロスコネクト装置のパス設定を制御すれば、第１パス設定を効率的に形成することが可能となる。

前記クロスコネクトパス試験方法において、前記第１パス設定の前記他のチャネル番号の入出力端子を繋ぐパスが、入力端子及び出力端子の一方を隣り合うチャネル番号以外のチャネル番号の入力端子及び出力端子の他方に繋ぐパスを含むように構成することができる。

以上のように、本発明によれば、クロスコネクト装置が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することが可能となる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明にかかるクロスコネクトパス試験システムの一実施の形態を示す全体構成図である。尚、同図において、図１９の従来のクロスコネクトパス試験システム１００と同一の構成要素については、同一の符号を付す。

クロスコネクトパス試験システム１は、Ｎ個の入力端子IN１〜IN＿Ｎと、Ｎ個の出力端子OUT１〜OUT＿Ｎとを有するＮ×Ｎクロスコネクト装置１０のパス状態を試験するためのものであり、試験用のパルス信号６０を発生するパルスジェネレータ３０と、クロスコネクト装置１０のパスエラーを検出するパルスディテクタ４０と、パルスジェネレータ３０及びパルスディテクタ４０に、クロスコネクト装置１０の入出力端子IN１〜IN＿Ｎ、OUT１〜OUT＿Ｎを選択的に接続するスイッチ試験機２と、クロスコネクトパス試験システム１全体の動作を制御する制御装置３とから構成される。

スイッチ試験機２は、クロスコネクト装置１０の入出力端子IN１〜IN＿Ｎ、OUT１〜OUT＿Ｎに対応して、Ｎ個のスイッチ２＿１〜２＿Ｎを有し、各スイッチ２＿１〜２＿Ｎは、図２に示すように、クロスコネクト装置１０の入力端子IN＿１〜IN＿Ｎへの入力信号を切り替えるための第１スイッチ部２１と、クロスコネクト装置１０の出力端子OUT＿１〜OUT＿Ｎからの出力信号を切り替える第２スイッチ部２２とを備える。

第１スイッチ部２１には、パルスジェネレータ３０の出力と接続された入力端子２１ａと、第２スイッチ部２２の出力端子２２ｂに接続された入力端子２１ｂと、入力端子２１ａ、２１ｂの何れかをクロスコネクト装置１０の入力端子IN＿１〜IN＿Ｎに接続する出力端子２１ｃとが設けられる。一方、第２スイッチ部２２には、パルスディテクタ４０の入力に接続された出力端子２２ａと、第１スイッチ部２１の入力端子２１ｂに接続され、折り返し経路を形成する出力端子２２ｂと、クロスコネクト装置１０の出力端子OUT＿１〜OUT＿Ｎを出力端子２２ａ、２２ｂの何れかに接続する入力端子２２ｃとが設けられる。

以下の説明においては、図２（ａ）に示すように、パルスジェネレータ３０をクロスコネクト装置１０の入力端子IN＿１〜IN＿Ｎに接続し、クロスコネクト装置１０の出力端子OUT＿１〜OUT＿Ｎをパルスディテクタ４０に接続する接続態様を「１接続」と称し、図２（ｂ）に示すように、クロスコネクト装置１０の出力端子OUT１〜OUT＿Ｎを入力端子IN１〜IN＿Ｎに折り返し接続する接続態様を「２接続」と称する。

図１に戻り、制御装置３は、各回路の動作を制御するものであり、クロスコネクト装置１０、スイッチ試験機２及びパルスディテクタ４０に対して、クロスコネクト制御信号５２、スイッチ制御信号３３及びエラーリセット信号５４を出力するとともに、パルスディテクタ４０からのエラー結果５５に基づいて、ＯＫ表示及びＮＧ表示をする。また、制御装置３は、接続設定テーブル３１を作成し、接続設定テーブル３１に従ってパス試験時のクロスコネクト装置１０のパス構成を設定する。

接続設定テーブル３１は、クロスコネクト装置１０の入出力端子IN＿１〜IN＿Ｎ、OUT＿１〜OUT＿Ｎの接続設定を規定するものであり、図３（ａ）に示すデータ構成を有する。同図において、「ｍ」及び「ｎ」は、各々、接続の順序を示す番号（以下、「接続番号」という）、及び試験対象のチャネル番号を示す番号（以下、「試験番号」という）であり、各セルの値（Ａ（０，１）、Ａ（１，１）・・・）は、入出力端子IN＿１〜IN＿Ｎ、OUT＿１〜OUT＿Ｎのチャネル番号である。例えば、図３（ｂ）に示すように、試験番号ｎ＝１の行に、「１」、「２」、「３」及び「４」を設定している場合には、入力端子IN＿１を出力端子OUT＿２に接続するパスと、入力端子IN＿２を出力端子OUT＿３に接続するパスと、入力端子IN＿３を出力端子OUT＿４に接続するパスとを順次構成すべきことを示す。

また、図３（ａ）において、「ヘアピン」の列（Ｂ（１）、Ｂ（２）・・・）は、折り返し接続のチャネル番号を示し、例えば、図３（ｂ）に示すように、「１」を設定している場合には、入力端子IN＿１を出力端子OUT＿１に折り返し接続すべきことを示す。

次に、図１のクロスコネクトパス試験システム１を用いたパス試験方法について、図１〜図１１を参照して説明する。尚、下記に示すパス試験方法は、クロスコネクト装置１０のチャネル数Ｎが２の累乗である場合に好適なパス試験方法であり、以下の説明においては、チャネル数Ｎが４である場合を例にとって説明する。

パス試験に際しては、図４に示すように、まず、接続設定テーブル３１（図３参照）を作成し（ステップＳ１）、その後、接続設定テーブル３１に従ってクロスコネクト装置１０のパスを構成して導通状態を確認する（ステップＳ２）。尚、接続設定テーブル３１の作成は、１回目のパス試験時にのみ行われ、２回目以降のパス試験では、１回目のパス試験時に作成した接続設定テーブル３１を用いて試験を行う。

接続設定テーブル３１の作成にあたっては、図５に示すように、試験番号ｎを「１」に設定するとともに（ステップＳ１−１（ｉ））、接続番号ｍを「０」に設定する（ステップＳ１−２）。次いで、変数ａ（０，ｎ）の値と、接続設定テーブル３１の設定値Ａ（０、ｎ）の値とに、試験番号ｎの値を代入する（ステップＳ１−３、Ｓ１−４）。ここでは、ｎの値が１であるため、変数ａ（０，１）＝設定値Ａ（０，１）＝１となり、図６の３１ａに示すように、接続設定テーブル３１のＡ（０，１）に「１」が設定される。尚、変数ａ（ｍ、ｎ）は、後述する設定値Ａ（ｍ，ｎ）の算出に用いる変数である。

次いで、接続番号ｍの値を１とし（ステップＳ１−５（ｉ））、変数ａ（ｍ−１，ｎ）＋ｍの値を変数ａ（ｍ、ｎ）の値に代入する（ステップＳ１−６）。接続番号ｍ＝１、試験番号ｎ＝１であるため、「変数ａ（０，１）の値＋１」が変数ａ（１，１）の値に代入され、変数ａ（０，１）＝１に１を加算した値「２」が、変数ａ（１，１）の値とされる。

次に、変数ａ（ｍ，ｎ）の値がチャネル数Ｎ以下であるか否かを判定する（ステップＳ１−７）。上記のとおり、変数ａ（１，１）の値は２であり、チャネル数Ｎ＝４より小さいため、ステップＳ１−８に移行し、変数ａ（ｍ，ｎ）の値を設定値Ａ（ｍ，ｎ）の値に代入する。その結果、変数ａ（１，１）＝設定値Ａ（１，１）＝２となり、図６の３１ｂに示すように、接続設定テーブル３１のＡ（１，１）に「２」が設定される。

その後、接続番号ｍをインクリメントしながら、ｍ＝Ｎ−１（Ｎ＝４）となるまで、ステップＳ１−６〜Ｓ１−８の処理を繰り返し、上記と同様にして、接続設定テーブル３１のＡ（２，１）、Ａ（３，１）を設定する（ステップＳ１−５（ｉ）〜Ｓ１−５（ｏ））。尚、接続番号ｍ＝３のときは、ステップＳ１−６の変数ａ（ｍ−１，ｎ）＋ｍの値が７となり、チャネル数Ｎより大きくなるため（ステップＳ１−７：Ｎｏ）、ステップＳ１−９において、変数ａ（３，１）＝７から信号数Ｎ＝４を減算し、変数ａ（３，１）の値を３に置き換える。そのため、接続設定テーブル３１のＡ（３，１）には、図６の３１ｃに示すように「３」が設定される。

接続設定テーブル３１のＡ（０，１）〜Ａ（３，１）の設定が終了すると、試験番号ｎの値を、設定値Ａ（Ｎ，ｎ）及び設定値Ｂ（Ｎ）の値に各々代入する（ステップＳ１−１０、Ｓ１−１１）。試験番号ｎ＝１であるため、図６の３１ｄ、３１ｅに示すように、接続設定テーブル３１のＡ（４，１）及びＢ（１）の各々に「１」が設定される。

次いで、試験番号ｎの値をインクリメントしながら、ｎ＝Ｎとなるまで、ステップＳ１−２〜Ｓ１−１１の処理を繰り返し（ステップＳ１−１（ｉ）〜Ｓ１−１（ｏ））、上記と同様にして、接続設定テーブル３１のｎ＝２の行の設定値（Ａ（０，２）〜Ｂ（２））、ｎ＝３の行の設定値（Ａ（０，３）〜Ｂ（３））、及び、ｎ＝４の行の設定値（Ａ（０、４）〜Ｂ（４））を順次設定する（図６参照）。

以上のようにして、設定値が設定された接続設定テーブル３１では、図６の太枠で囲ったように、始点と終点が同じチャネル番号となり、それ以外はチャネル番号が重複しないタンデム設定となる。こうして、接続設定テーブル３１の作成が終了すると、次に、作成した接続設定テーブル３１に基づいてパスを構成して導通確認を行う。

導通確認処理に際しては、図７に示すように、まず、試験番号ｎ＝１及び接続番号ｍ＝１として（ステップＳ２−１（ｉ）、Ｓ２−２（ｉ））、クロスコネクト装置１０のパス構成を、接続設定テーブル３１の設定値Ａ（ｍ−１，ｎ）から設定値Ａ（ｍ，ｎ）に接続するように制御する（ステップＳ２−３）。図６の接続設定テーブル３１では、設定値Ａ（０，１）の値が「１」、設定値Ａ（１，１）の値が「２」であるため、図８（ａ）に示すように、入力端子IN＿１を出力端子OUT＿２に繋ぐパス１０ａが構成される。

その後、接続番号ｍの値をインクリメントしながら、接続番号ｍ＝Ｎ（Ｎ＝４）となるまで、ステップＳ２−３の処理を繰り返し、他の入出力端子に関するパスを構成する（ステップＳ２−２（ｉ）〜Ｓ２−２（ｏ））。図６の接続設定テーブル３１では、設定値Ａ（２，１）、Ａ（３，１）及びＡ（４，１）の値が「４」、「３」、「１」であるため、図８（ａ）に示すように、入力端子IN＿２を出力端子OUT＿４に繋ぐパス１０ｂ、入力端子IN＿４を出力端子OUT＿３に繋ぐパス１０ｃ、入力端子IN＿３を出力端子OUT＿１に繋ぐパス１０ｄが構成される。

次いで、スイッチ試験機２の切り替え構成を制御し、スイッチ２＿ｎを「１接続」とし、それ以外のスイッチを「２接続」とする（ステップＳ２−４）。試験番号ｎ＝１であるため、図８（ａ）に示すように、スイッチ２＿１が、「１接続」とされ、パルスジェネレータ３０の出力をクロスコネクト装置１０の入力端子IN＿１に接続し、出力端子OUT＿１をパルスディテクタ４０に接続するスイッチ設定とされる。その一方で、スイッチ２＿２〜２＿Ｎは、「２接続」とされ、クロスコネクト装置１０の出力端子OUT＿２〜OUT＿Ｎからの入力を折り返して、同一のチャネル番号の入力端子IN＿２〜IN＿Ｎに出力するスイッチ設定とされる。

以上のようなパス設定及びスイッチ設定により、図８（ａ）に示すように、クロスコネクト装置１０の入力端子IN＿１及び出力端子OUT＿１をパルスジェネレータ３０及びパルスディテクタ４０に各々接続するとともに、他の入出力端子IN＿２〜IN＿４、OUT＿２〜OUT＿４を経由しながら、入力端子IN＿１から出力端子OUT＿１までを繋ぐルートが形成される。また、入出力端子IN＿２〜IN＿４、OUT＿２〜OUT＿４を繋ぐルートにおいては、チャネル番号順で入出力端子を接続するパス１０ａ、１０ｃの他、チャネル番号を跨いで入出力端子を繋ぐパス１０ｂ、１０ｄも形成される。

次いで、パルスディテクタ４０をエラーリセット制御した後に（ステップＳ２−５）、パルスジェネレータ３０からパルス信号６０を出力し、形成したルートの導通状態をパルスディテクタ４０で確認する。一定の測定時間を待った後に、パルスディテクタ４０のエラー結果５５を制御装置３に取り込み（ステップＳ２−６）、導通していない場合には（ステップＳ２−７：Ｎｏ）、ＮＧ表示をしてパス試験を中断する（ステップＳ２−８）。

これに対し、導通している場合には（ステップＳ２−７：Ｙｅｓ）、パス試験を継続し、今度は、接続設定テーブル３１のヘアピン設定値Ｂ（ｎ）に基づいてクロスコネクト装置１０のパス設定を行う（ステップＳ２−９）。図６の接続設定テーブル３１では、設定値Ｂ（１）の値が「１」であるため、図８（ｂ）に示すように、クロスコネクト装置１０の入力端子IN＿１を出力端子OUT＿１に折り返すパス１０ｅが構成される。

次いで、上記のステップＳ２−５〜Ｓ２−７と同様にして、図８（ｂ）のルートの導通状態を確認する（ステップＳ２−１０〜Ｓ２−１２）。その結果、導通していない場合には（ステップＳ２−１２：Ｎｏ）、ＮＧ表示をしてパス試験を中断し（ステップＳ２−８）、導通している場合には（ステップＳ２−１２：Ｙｅｓ）、パス試験を継続する。

その後、試験番号ｎの値をインクリメントしながら、試験番号ｎ＝Ｎ（Ｎ＝４）となるまで、上記のステップＳ２−２（ｉ）〜Ｓ２−１２までの処理を繰り返し、順次、図９（ａ）、（ｂ）、図１０（ａ）、（ｂ）及び図１１（ａ）、（ｂ）のルートを形成して、導通確認を行う（ステップＳ２−１（ｉ）〜Ｓ２−１（ｏ））。そして、何れのルートにおいても、導通している場合には、ＯＫ表示をして処理を終了する（ステップＳ２−１３）。このような導通確認により、４×４＝１６通りの全てのクロスコネクトパスの導通を漏れなく確認することができる。

以上のパス試験によれば、Ａ（ｍ，ｎ）の接続及びＢ（ｎ）の接続からなる２つのパス設定をチャネル数Ｎの数だけ繰り返すのみで、Ｎ×Ｎ通りの全てのパスの導通確認を行うことができる。すなわち、２×Ｎ回の接続変更回数でクロスコネクト装置１０のパス試験を行うことでき、パス試験に要する作業工数や作業時間を大幅に短縮することが可能となる。従って、クロスコネクト装置１０が多数のチャネル数を有する場合でも、短い作業時間と少ない作業工数でパス状態を試験することが可能となる。

尚、上述の説明では、チャネル数Ｎ＝４の場合を例に挙げたが、Ｎが２の累乗であれば、Ｎ＝４以外の場合にも、上記と同様にして、パスの設定及び導通確認を行うことができる。例えば、Ｎ＝１６とした場合には、接続設定テーブル３１は、図１２に示す設定状態となり、この図１２の接続設定テーブル３１でも、始点及び終点を同じチャネル番号の入出力端子で接続し、それ以外では、チャネル番号が重複しないタンデム設定の条件を満たす。よって、Ｎ＝４の場合と同様に、少ない接続変更回数で、全てのクロスコネクトパスの導通を漏れなく確認することができる。

図１３〜図１５は、本発明にかかるクロスコネクトパス試験システム１で用いるパス試験方法の他の例を示すフローチャートである。同図に示すパス試験方法は、クロスコネクト装置１０のチャネル数Ｎが２の累乗の場合に限らず、チャネル数Ｎが２の累乗以外の場合にも好適なパス試験方法である。このパス試験方法においても、クロスコネクトパス試験システムのハード的な構成に関しては、接続設定テーブルの設定値が異なる点を除き、図１のクロスコネクトパス試験システム１と同一である。

図１３に示したフローチャートは、接続設定テーブル３１を作成するための算出アルゴリズムをフローチャート化したものであり、クロスコネクト装置１０の入力数Ｎから２の累乗のＫを算出するステップＳ３１と、試験番号ｎ＝１〜Ｋの間で、ステップＳ３３〜Ｓ４７の処理をＫ回に亘ってループするステップＳ３２（ｉ）〜Ｓ３２（ｏ）と、試験番号ｎとチャネル数Ｎを比較し、Ｎ以下であれば、試験番号ｎをそのまま設定値Ａ（０，ｎ）に代入し、Ｎより大きい場合には、０を設定値Ａ（０，ｎ）に代入するステップＳ３４〜Ｓ３６と、接続番号ｍ＝１〜Ｋ−１の間で、ステップＳ３８〜Ｓ４３の処理をＫ−１回に亘ってループするステップＳ３７（ｉ）〜Ｓ３７（ｏ）と、変数ａ（ｍ−１，ｎ）にｍを加算して変数ａ（ｍ，ｎ）に代入するステップＳ３８と、変数ａ（ｍ，ｎ）とＫを比較して、Ｋより大きい場合には、変数ａ（ｍ，ｎ）−Ｋの結果を変数ａ（ｍ，ｎ）に代入し、Ｋ以下の場合には、ステップＳ４１に移行するステップＳ３９〜Ｓ４０と、変数ａ（ｍ，ｎ）とＮを比較して、Ｎ以下の場合には、変数ａ（ｍ，ｎ）を設定値Ａ（ｍ，ｎ）に代入し、Ｎより大きい場合には、設定値Ａ（ｍ−１，ｎ）を設定値Ａ（ｍ，ｎ）に代入するステップＳ４１〜Ｓ４３と、試験番号ｎとチャネル数Ｎを比較して、Ｎ以下の場合には、試験番号ｎを設定値Ａ（Ｋ，ｎ）に代入し、Ｎより大きい場合には、設定値Ａ（Ｋ−１，ｎ）を設定値Ａ（Ｋ，ｎ）に代入するステップＳ４４〜Ｓ４６と、ヘアピン設定のため、試験番号ｎを設定値Ｂ（ｎ）に代入するステップＳ４７とを有する。

また、図１４及び図１５に示したフローチャートは、設定した接続設定テーブル３１に従ってクロスコネクト装置１０のパスを構成して導通状態を確認するためのものであり、試験番号ｎ＝１〜Ｋの間で、ステップＳ５２〜Ｓ６５の処理をＫ回に亘ってループするステップＳ５１（ｉ）〜Ｓ５１（ｏ）と、０を変数Ｍに代入するステップＳ５２と、接続番号ｍ＝１〜Ｋの間で、ステップＳ５４〜Ｓ６０の処理をＫ回に亘ってループするステップＳ５３（ｉ）〜Ｓ５３（ｏ）と、設定値Ａ（ｍ，ｎ）と設定値Ａ（ｍ−１，ｎ）を比較して、等しい場合には、ステップＳ５５に移行し、異なる場合には、ステップＳ５７に移行するステップＳ５４と、接続番号ｍと変数Ｋを比較して、等しい場合には、変数Ｍを設定値Ａ（Ｋ，ｎ）に代入し、異なる場合には、ステップＳ５３（ｏ）に移行するステップＳ５５〜Ｓ５６と、ステップＳ５４で設定値Ａ（ｍ，ｎ）と設定値Ａ（ｍ−１，ｎ）が異なる場合に、さらに変数Ｍと０を比較して、変数Ｍが０より大きいときには、ステップＳ６０に移行し、それ以外のときには、設定値Ａ（ｍ−１，ｎ）を変数Ｍに代入するステップＳ５７〜Ｓ５８と、変数ａ（ｍ−１，ｎ）と０を比較して、０より大きい場合には、ステップＳ６０に移行し、それ以外のときには、ステップＳ５３（ｏ）に移行するステップＳ５９と、クロスコネクト装置１０において接続元Ａ（ｍ−１，ｎ）から接続先Ａ（ｍ，ｎ）に接続するクロスコネクト設定を制御するステップＳ６０と、スイッチ試験機２のスイッチ２＿Ｍのみ「１接続」を選択し、それ以外のスイッチで「２接続」を選択制御するステップＳ６１と、パルスディテクタ４０をエラーリセット制御するステップＳ６２と、パルスディテクタ４０からエラー結果５５を収集するステップＳ６３と、導通している場合には、ステップＳ５１（ｏ）に移行し、導通不良の場合には、ＮＧ表示をするステップＳ６４〜Ｓ６５と、ステップＳ５１（ｉ）〜Ｓ５１（ｏ）のループを抜けた後に、試験番号ｎ＝１〜Ｎの間で、ステップＳ６７〜Ｓ７２の処理をＮ回に亘ってループするステップＳ６６（ｉ）〜Ｓ６６（ｏ）と、クロスコネクト装置１０において接続元Ｂ（ｎ）から接続先Ｂ（ｎ）に折り返し接続するクロスコネクト設定を制御するステップＳ６７と、スイッチ試験機２のスイッチ２＿ｎのみ「１接続」を選択し、それ以外のスイッチで「２接続」を選択制御するステップＳ６８と、パルスディテクタ４０をエラーリセット制御するステップＳ６９と、パルスディテクタ４０からエラー結果５５を収集するステップＳ７０と、導通している場合には、ステップＳ６６（ｏ）に移行し、導通不良の場合には、ＮＧ表示をするステップＳ７１〜Ｓ７２と、全てのパスで導通状態を確認したらＯＫ表示をするステップＳ７３とを有する。

次に、チャネル数Ｎ＝３の場合を例にとって、上記のパス試験方法を説明する。図１６は、チャネル数Ｎ＝３の場合の接続設定テーブル３１の状態を示す図である。

図１３において、ステップＳ３１で、「２^s-1＜Ｎ（＝３）≦２^s＝Ｋ」の条件式から、２の累乗のＫの値「４」を算出する。試験番号ｎ＝１のステップＳ３２を実行するときは、まず、ステップＳ３３により、試験番号ｎ（＝１）を変数ａ（０，１）に代入し、次に、ステップＳ３４において、試験番号ｎ（＝１）と、チャネル数Ｎ（＝３）とを比較する。このとき、ｎ≦Ｎなので、試験番号ｎ（＝１）を設定値Ａ（０，１）に代入する（図１６の３１ｆ参照）。

次に、接続番号ｍ＝１のステップＳ３７のループを実行し、ステップＳ３８において、変数ａ（０，１）＋ｍ（＝１）＝２を変数ａ（１，１）に代入する。次いで、ステップＳ３９において、変数ａ（１，１）が２の累乗のＫ（＝４）を超えていないかを判定し、超えていないので、ステップＳ４１に移行する。次に、ステップＳ４１において、変数ａ（１，１）がチャネル数Ｎ（＝３）を超えていないかを判定し、超えていないので、そのまま、変数ａ（１，１）の値である２を設定値Ａ（１，１）に代入する（図１６の３１ｇ参照）。

次いで、接続番号ｍ＝２のステップＳ３７のループを実行し、ステップＳ３８において、変数ａ（１，１）＋２＝４を変数ａ（２，１）に代入する。次に、ステップＳ３９において、変数ａ（２，１）がＫ（＝４）を超えていないかを判定し、超えていないので、ステップＳ４１に移行する。ステップＳ４１において、変数ａ（２，１）がチャネル数Ｎ（＝３）を超えていないかを判定し、超えているので、ステップＳ４３において、設定値Ａ（１，１）を設定値Ａ（２，１）へ代入する（図１６の３１ｈ参照）。

次に、接続番号ｍ＝３のステップＳ３７のループを実行し、ステップＳ３８において、変数ａ（２，１）＋３＝７を変数ａ（３，１）に代入する。次いで、ステップＳ３９において、変数ａ（３，１）が２の累乗のＫ（＝４）を超えていないかを判定し、超えているので、ステップＳ４０において、７−４＝３を変数ａ（３，１）に代入する。次に、ステップＳ４１において、変数ａ（３，１）がチャネル数Ｎ（＝３）を超えていないかを判定し、超えていないので、ステップＳ４２において、そのまま、変数ａ（３，１）の値「３」を設定値Ａ（３，１）に代入する（図１６の３１ｉ参照）。

次いで、ステップＳ３７のループを抜け、ステップＳ４４において、試験番号ｎ（＝１）がチャネル数Ｎ（＝３）を超えていないかを判定し、超えていないので、ステップＳ４５において、試験番号ｎ（＝１）を設定値Ａ（４，１）に代入する（図１６の３ｊ参照）。次に、ステップＳ４７において、試験番号ｎ（＝１）を設定値Ｂ（１）に代入する（図１６の３１ｋ参照）。

その後は、ステップＳ３２（ｉ）〜Ｓ３２（ｏ）のループを、試験番号ｎ＝２，３，４まで繰り返し、Ｋ（＝４）回に亘って実行する。これにより、試験番号ｎ＝２〜４の行についても、図１６に示すように、設定値を設定していく。図１６に示す接続設定テーブル３１では、始点及び終点以外のチャネル番号が重複しないこと、及び、後述の変数Ｍ値を求めることにより、タンデムの始点と終点を同じチャネル番号にすることを満足している。

続いて、図１６の接続設定テーブル３１を用いてクロスコネクト設定し、導通を確認する手順を説明する。図１４において、ステップＳ５１は、試験番号ｎ＝１から１刻みで、ステップＳ５１（ｉ）〜Ｓ５１（ｏ）内の処理を４回に亘って繰り返す。

図１４に示すように、まず、試験番号ｎ＝１のステップＳ５１のループを実行し、ステップＳ５２において、０を変数Ｍに代入する。次に、接続番号ｍ＝１から１刻みで、ステップＳ５３（ｉ）〜Ｓ５３（ｏ）内の処理を４回に亘って繰り返す。

接続番号ｍ＝１のときには、ステップＳ５４において、設定値Ａ（１，１）と設定値Ａ（０，１）を比較し、等しくないので、ステップＳ５７に移行する。次に、ステップＳ５７において、変数Ｍと０を比較し、Ｍ（＝０）＞０が成り立たないので、設定値Ａ（０，１）の値（＝１）を変数Ｍに代入する。その後、ステップＳ５９において、設定値Ａ（０，１）と０を比較し、１＞０なので、ステップＳ６０において、クロスコネクト装置１０に対し、接続元Ａ（０，１）から接続先Ａ（１，１）に接続するクロスコネクト設定を制御する。

次に、接続番号ｍ＝２のステップＳ５３のループを実行し、ステップＳ５４において、Ａ（２，１）とＡ（１，１）を比較し、等しいので、ステップＳ５５に移行する。次いで、ステップＳ５５において、接続番号ｍ（＝２）とＫ（＝４）を比較し、等しくないため、クロスコネクト装置１０のパス設定を制御することなく、次の接続番号ｍ＝３のステップＳ５３のループに進む。

次いで、接続番号ｍ＝３のステップＳ５３のループを実行し、ステップＳ５４において、設定値Ａ（３，１）と設定値Ａ（２，１）を比較し、等しくないので、ステップＳ５７に移行する。次に、ステップＳ５７において、変数Ｍと０を比較し、Ｍ（＝１）＞０であるため、ステップＳ６０において、クロスコネクト装置１０に対し、接続元Ａ（２，１）から接続先Ａ（３，１）に接続するクロスコネクト設定を制御する。

次いで、接続番号ｍ＝４のステップＳ５３のループを実行し、ステップＳ５４において、設定値Ａ（４，１）と設定値Ａ（３，１）を比較し、等しくないので、ステップＳ５７に移行する。次に、ステップＳ５７において、変数Ｍと０を比較し、変数Ｍ（＝１）＞０であるため、ステップＳ６０において、クロスコネクト装置１０に対し、接続元Ａ（３，１）から接続先Ａ（４，１）に接続するクロスコネクト設定を制御する。

以上のような処理により、クロスコネクト装置１０に対し、１→２、２→３、３→１のクロスコネクト設定を制御する。

次に、ステップＳ５３のループを抜け、ステップＳ６１において、スイッチ試験機２のスイッチ２＿Ｍのみ「接続１」を選択し、それ以外のスイッチで「２接続」を選択制御し、ステップＳ６２において、パルスディテクタ４０をエラーリセット制御し、ステップＳ６３において、パルスディテクタ４０からエラー結果５５を収集し、導通している場合には、次のループに移行し、導通不良の場合には、ＮＧ表示をして処理を中断する。その後は、ステップＳ５１（ｉ）〜Ｓ５１（ｏ）のループをｎ＝２，３，４まで繰り返し、Ｋ（＝４）回に亘って実行する。

次いで、図１５に示すように、試験番号＝１から１刻みで、ステップＳ６６（ｉ）〜Ｓ６６（ｏ）内の処理を３回に亘って繰り返す。

まず、試験番号ｎ＝１のステップＳ６６のループを実行し、ステップＳ６７において、クロスコネクト装置１０に対し、接続元Ｂ（１）から接続先Ｂ（１）に折り返し接続するようにクロスコネクト設定を制御する。次いで、ステップＳ６８において、スイッチ試験機２のスイッチ２−１のみ「１接続」を選択する。その後、ステップＳ６９において、パルスディテクタ４０をエラーリセット制御し、一定の測定時間を待って、ステップＳ７０において、パルスディテクタ４０のエラー結果５５を制御装置３に取り込む。次に、ステップＳ７１において、導通している場合には、ステップＳ６６の次のループに移行し、導通不良の場合には、ＮＧ表示をして処理を中断する。

その後は、試験番号Ｎ＝２、３、４まで、ステップＳ６６（ｉ）〜Ｓ６６（ｏ）のループを３回に亘って実行し、全てのパスの導通を確認したら、ステップＳ７３において、ＯＫ表示をして処理を終了する。

以上のように、接続設定テーブル３１に従ってクロスコネクト装置１０のパス構成を設定するに際し、２の累乗であるＮのタンデムルートを設定した接続設定テーブル３１から、入出力端子が無い不要な組み合わせをスキップしつつ、始点及び終点を同じチャネル番号の入出力端子で接続することにより、全てのルートについて漏れなく、導通状態を確認することが可能となる。

尚、上述の説明では、チャネル数Ｎ＝３の場合を例に挙げたが、Ｎ＝３以外の場合にも、上記と同様にして、パスの設定及び導通確認を行うことができる。例えば、Ｎ＝６とした場合には、接続設定テーブル３１は、図１７に示す設定状態となり、この図１７の接続設定テーブル３１でも、図１６の接続設定テーブル３１と同様の条件を満たす。

最後に、ＳＤＨ伝送装置で使用するＮ＝７６８のクロスコネクト装置を試験対象とし、図１３〜図１６に示すパス試験方法と、図１９及び図２０に示す従来のパス試験方法との導通確認時間の比較結果を図１８に示す。

図１８に示すように、従来のパス試験方法では、パス試験を行うのにＮ²回の接続変更が必要であるのに対し、図１３〜図１６に示すパス試験方法では、２×Ｎ回の接続変更回数でパス試験を行うことができる。このため、１回の測定に１秒間の時間を要するとした場合、従来のパス試験方法では、測定時間が５８９，８２４秒（６．８日）必要になるのに対し、図１３〜図１６に示すパス試験方法では、約３０分で済む。この結果から分かるように、図１３〜図１６に示すパス試験方法を用いれば、作業時間が３／１０００（０．３％）になり、作業工数及び時間の大幅な短縮が可能となる。また、クロストークや同時動作による誤動作試験については、従来のパス試験方法では、別途の確認処理が必要となるが、図１３〜図１６に示すパス試験方法では、導通確認と同時に行うことができる。

本発明にかかるクロスコネクトパス試験システムの一実施の形態を示す全体構成図である。図１のスイッチ試験機を示す構成図である。図１の接続設定テーブルのデータ構成を示す図である。パス試験の手順を示すフローチャートである。接続設定テーブルの作成手順を示すフローチャートである。Ｎ＝４とした場合の接続設定テーブルのデータ構成を示す図である。導通確認処理の手順を示すフローチャートである。クロスコネクト装置のパス構成を示す図である。クロスコネクト装置のパス構成を示す図である。クロスコネクト装置のパス構成を示す図である。クロスコネクト装置のパス構成を示す図である。Ｎ＝１６とした場合の接続設定テーブルのデータ構成を示す図である。本発明にかかるクロスコネクトパス試験システムで用いるパス試験方法の他の例を示すフローチャートである。本発明にかかるクロスコネクトパス試験システムで用いるパス試験方法の他の例を示すフローチャートである。本発明にかかるクロスコネクトパス試験システムで用いるパス試験方法の他の例を示すフローチャートである。Ｎ＝３とした場合の接続設定テーブルのデータ構成を示す図である。Ｎ＝６とした場合の接続設定テーブルのデータ構成を示す図である。本発明にかかるクロスコネクトパス試験システムと、従来のクロスコネクトパス試験システムとの導通確認時間の比較結果を示す図である。従来のクロスコネクトパス試験システムを示す全体構成図である。図１９のクロスコネクトパス試験システムで用いるパス試験方法を示すフローチャートである。

符号の説明

１クロスコネクトパス試験システム
２スイッチ試験機
２＿１〜２＿Ｎスイッチ
３制御装置
１０クロスコネクト装置
２１第１スイッチ部
２１ａ、２１ｂ入力端子
２１ｃ出力端子
２２第２スイッチ部
２２ａ、２２ｂ出力端子
２２ｃ入力端子
３０パルスジェネレータ
３１接続設定テーブル
３１ａ〜３１ｋ設定値
３３スイッチ制御信号
４０パルスディテクタ
５０制御装置
５２クロスコネクト制御信号
５３第１スイッチ制御信号
５４エラーリセット信号
５５エラー結果
５６第２スイッチ制御信号
６０パルス信号
８０第１スイッチ試験機
８０＿１〜８０＿Ｎスイッチ
９０第２スイッチ試験機
９０＿１〜９０＿Ｎスイッチ
１００クロスコネクトパス試験システム
IN＿１〜IN＿Ｎ入力端子
OUT＿１〜OUT＿Ｎ出力端子

Claims

複数のチャネルを有するクロスコネクト装置と、試験信号を出力するパルス発生手段と、前記クロスコネクト装置のパス状態を検出する検出手段とを備え、前記クロスコネクト装置のパス状態を試験するクロスコネクトパス試験システムであって、
所定のチャネル番号の入力端子を前記パルス発生手段に接続し、前記所定のチャネル番号の出力端子を前記検出手段に接続するとともに、他のチャネル番号の入出力端子を経由しながら、前記パルス発生手段に接続された入力端子から前記検出手段に接続された出力端子までを連続的に繋ぐパスを前記クロスコネクト装置に設定する第１パス設定と、前記所定のチャネル番号の入力端子を前記所定のチャネル番号の出力端子に折り返し接続するパスを前記クロスコネクト装置に設定する第２パス設定とを、前記複数のチャネルの各々について実行し、前記クロスコネクト装置のパス状態を試験し、
前記複数のチャネルのチャネル数をＮとし、１からＮまでの値を１ずつインクリメントする変数をｍとし、入出力端子のチャネル番号をＡ（ｍ）とし、前記所定のチャネル番号をＡ（０）としたときに、
前記第１パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、前記変数ｍの値が１つインクリメントする都度、前記クロスコネクト装置に１つのパスを構成し、
前記変数ｍの値が１からＮ−１である場合に、前記チャネル番号Ａ（ｍ）をＡ（ｍ−１）＋ｍとすると共に、該Ａ（ｍ−１）＋ｍの値が前記チャネル数Ｎを超えたときに、前記Ａ（ｍ）を前記Ａ（ｍ−１）＋ｍの値から前記チャネル数Ｎを減算した値とし、
前記変数ｍの値がＮである場合に、前記チャネル番号Ａ（ｍ）を前記所定のチャネル番号とし、
チャネル番号がＡ（ｍ−１）の入力端子を、チャネル番号がＡ（ｍ）の出力端子に接続する条件を満足することを特徴とするクロスコネクトパス試験システム。
前記第１パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、入力端子及び出力端子の一方を隣り合うチャネル番号以外のチャネル番号の入力端子及び出力端子の他方に繋ぐパスを含むことを特徴とする請求項１に記載のクロスコネクトパス試験システム。
複数のチャネルを有するクロスコネクト装置に、試験信号を出力するパルス発生手段と、前記クロスコネクト装置のパス状態を検出する検出手段とを接続して、前記クロスコネクト装置のパス状態を試験するクロスコネクトパス試験方法であって、
所定のチャネル番号の入力端子を前記パルス発生手段に接続し、前記所定のチャネル番号の出力端子を前記検出手段に接続するとともに、他のチャネル番号の入出力端子を経由しながら、前記パルス発生手段に接続された入力端子から前記検出手段に接続された出力端子までを連続的に繋ぐパスを前記クロスコネクト装置に設定する第１パス設定と、前記所定のチャネル番号の入力端子を前記所定のチャネル番号の出力端子に折り返し接続するパスを前記クロスコネクト装置に設定する第２パス設定とを、前記複数のチャネルの各々について実行し、前記クロスコネクト装置のパス状態を試験し、
前記複数のチャネルのチャネル数をＮとし、１からＮまでの値を１ずつインクリメントする変数をｍとし、入出力端子のチャネル番号をＡ（ｍ）とし、前記所定のチャネル番号をＡ（０）としたときに、
前記第１パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、前記変数ｍの値が１つインクリメントする都度、前記クロスコネクト装置に１つのパスを構成し、
前記変数ｍの値が１からＮ−１である場合に、前記チャネル番号Ａ（ｍ）をＡ（ｍ−１）＋ｍとすると共に、該Ａ（ｍ−１）＋ｍの値が前記チャネル数Ｎを超えたときに、前記Ａ（ｍ）を前記Ａ（ｍ−１）＋ｍの値から前記チャネル数Ｎを減算した値とし、
前記変数ｍの値がＮである場合に、前記チャネル番号Ａ（ｍ）を前記所定のチャネル番号とし、
チャネル番号がＡ（ｍ−１）の入力端子を、チャネル番号がＡ（ｍ）の出力端子に接続する条件を満足することを特徴とするクロスコネクトパス試験方法。
前記第１パス設定の前記他のチャネル番号の入出力端子を繋ぐパスは、入力端子及び出力端子の一方を隣り合うチャネル番号以外のチャネル番号の入力端子及び出力端子の他方に繋ぐパスを含むことを特徴とする請求項３に記載のクロスコネクトパス試験方法。