JP4907966B2

JP4907966B2 - 電流スイッチ回路

Info

Publication number: JP4907966B2
Application number: JP2005341959A
Authority: JP
Inventors: 誠坂口
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-11-28
Filing date: 2005-11-28
Publication date: 2012-04-04
Anticipated expiration: 2025-11-28
Also published as: JP2007149940A

Description

本発明は電流スイッチ回路に関し、特にレーザダイオード等の電流駆動素子に接続されて好適な、高速でスイッチング動作可能な電流スイッチ回路に関する。

光学的情報処理装置においては、光源としてレーザダイオードが広く用いられている。例えば、光ディスク装置における光ヘッドの光源としてレーザダイオードが用いられている。このレーザダイオードは、電流スイッチ回路により出力光がオン／オフ制御される。

係る電流スイッチ回路の一例が特許文献１に半導体レーザ駆動装置として示されている。この半導体レーザ駆動装置は、本願図面の図７に示すように、カレントミラー回路を構成するＰチャネルＭＯＳトランジスタＰａおよびＰｂ、スイッチＳＷａ、ならびに直流電流源ＩＳａを有し、図示のように接続されて制御信号Ｓａに応答してレーザダイオードＬＤが点灯または消灯する。具体的な動作については、上記公開公報に詳細に記載されているので、ここでは省略する。
特開２００５−２６４１０号公報（図１１）

ところで、上述の半導体レーザ駆動装置は、特許文献１にも述べられているが、ＭＯＳトランジスタＰａ，Ｐｂ、スイッチＳＷａ、および配線等に寄生する容量Ｃａがあるため、寄生容量Ｃａに蓄積された電荷の放電に時間を要し、スイッチＳＷａがオンしてから出力電流ｉｂが所望の電流値に達するまでに、出力電流ｉｂの立ち上がり特性になまりが生じ、遅延が発生する。

しかし、この半導体レーザ駆動装置は、簡単な回路構成となっており、コスト面でメリットがある。この簡単な回路構成を大幅に変更することなく、上述の遅延が発生するのを防止したいという要求がある。

本発明による電流スイッチ回路は、第１電流が流れる第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタとゲート同士が共通接続され前記第１電流に対して所定の電流比の第２電流が出力される第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタのドレインにゲートが接続され前記第２電流の立ち上がり時に第１のＭＯＳトランジスタのゲート電位をオン制御電位側にプルする第３のＭＯＳトランジスタとを備えた電流スイッチ回路であって、さらに、前記第１のＭＯＳトランジスタのゲートとドレインとの間に電気通路を形成するようにしたことを特徴とする。

本構成による電流スイッチ回路では、カレントミラー比の安定した出力電流を短い立ち上がり時間で出力することができる。

以下、図面を参照しながら、本発明の実施の形態について説明する。図１は、本発明の第１の実施形態による電流スイッチ回路を示すものであり、図７と同一の構成要素には同一の符号を付してその説明は省略する。本実施形態では、図７と同様に、ＭＯＳトランジスタＰａ，Ｐｂ、スイッチＳＷａおよび直流電流源ＩＳａを有している。そして、図７のＭＯＳトランジスタＰａのゲートとドレインとの間をショートさせる代わりに、ＭＯＳトランジスタＰａのゲートとドレインとの間を抵抗Ｒａで接続している。そして、さらに、ＭＯＳトランジスタＰａ，Ｐｂのゲート電位をオン制御電位（接地電位ＧＮＤ）側にプルするＰチャネルＭＯＳトランジスタＰｃを設けている。ＭＯＳトランジスタＰｃは、ソースとゲートとをＭＯＳトランジスタＰａのゲートとドレインとでそれぞれ接続し、ドレインを接地している。

この回路の動作について図２を参照して説明する。時刻ｔ０において、制御信号ＳａによりスイッチＳＷａはオフしており、ＭＯＳトランジスタＰａには電流ｉａが流れないため、出力電流ｉｂも流れない。このとき、ＭＯＳトランジスタＰａのゲート電位Ｖａｇ（＝ＭＯＳトランジスタＰｃのソース電位Ｖｃｓ）およびＭＯＳトランジスタＰａのドレイン電位Ｖａｄ（＝ＭＯＳトランジスタＰｃのゲート電位Ｖｃｇ）は電源電圧ＶＤＤ近くまで上がっており、ＭＯＳトランジスタＰｃはオフしている。

時刻ｔ１において、制御信号ＳａによりスイッチＳＷａがオンすると、ＭＯＳトランジスタＰａのドレイン電位Ｖａｄが接地電位ＧＮＤ近くまで下がる。このとき、スイッチＳＷａがオフのときのＭＯＳトランジスタＰａのゲート電位Ｖａｇが電源電圧ＶＤＤ近くまで上がっていたため、ＭＯＳトランジスタＰｃのソースとゲートとの間に電源電圧ＶＤＤに近い電圧がかかり、ＭＯＳトランジスタＰｃはオンする。その結果、図７に示した寄生容量Ｃａと同様の寄生容量に蓄積された電荷がＭＯＳトランジスタＰｃを介して急速に放電し、ＭＯＳトランジスタＰａのゲート電位Ｖａｇが急速に下がり、ＭＯＳトランジスタＰａ，Ｐｂがオンし、出力電流ｉｂが図７の回路の立ち上がり（図２において点線で示す）より短い立ち上がり時間で立ち上がる。

出力電流ｉｂの立ち上がりにおいて、ＭＯＳトランジスタＰａがオンすると、ＭＯＳトランジスタＰａのドレイン電位Ｖａｄは逆に上昇し、ＭＯＳトランジスタＰｃのゲート電位Ｖｃｇも同時に上昇する。出力電流ｉｂが略立ち上がる時刻ｔ２において、ＭＯＳトランジスタＰｃがオフし、ＭＯＳトランジスタＰａのゲートとドレインとの間に電位差が生じる可能性がある。しかし、ＭＯＳトランジスタＰａのゲートとドレインとの間に抵抗Ｒａが接続されているため、上記電位差が生じても、抵抗Ｒａに電流が流れ、ＭＯＳトランジスタＰａのゲート電位Ｖａｇはドレイン電位Ｖａｄに等しい値ＶＤＤ−Ｖ１となる。その結果、ＭＯＳトランジスタＰｂのゲート・ソース間にも電圧Ｖ１が印加され、ＭＯＳトランジスタＰｂには、電流ｉａにＭＯＳトランジスタＰａとＭＯＳトランジスタＰｂのカレントミラー比を乗じた電流ｉｂ１が電流ｉｂとして流れる。

以上に説明したように、抵抗ＲａとＭＯＳトランジスタＰｃとにより出力電流ｉｂが短い時間で立ち上がる。また、抵抗ＲａによりＭＯＳトランジスタＰａのゲートとドレイン間に電流が流れる電気通路が確保され、ＭＯＳトランジスタＰａのゲート電位がＭＯＳトランジスタＰａのドレイン電位に等しくなって安定し、ＭＯＳトランジスタＰｂには、電流ｉａにＭＯＳトランジスタＰａとＭＯＳトランジスタＰｂのカレントミラー比を乗じた電流が電流ｉｂとして流れる。この結果、図７に示した簡単な回路構成を大幅に変更することなく、電流スイッチ回路の出力電流ｉｂの立ち上がり時間を短くすることができる。

尚、図１の回路において、抵抗Ｒａを含まない場合、スイッチＳＷａがオンする直前のＭＯＳトランジスタＰａのゲート電位Ｖａｇがフローティング状態となっており、電源電圧ＶＤＤ近くまで上がっていないと、スイッチＳＷａがオンしても動作しない虞がある。

図３は、本発明の第２の実施形態を示すものであり、図１と同一の構成要素には同一の符号を付してその説明は省略する。本実施形態では、ＭＯＳトランジスタＰａのゲートとドレインとの間に接続される電気通路として、図１の抵抗Ｒａの代わりにＰチャネルＭＯＳトランジスタＰｄが用いられている。ＭＯＳトランジスタＰｄは、スイッチＳＷａがオンしてから出力電流ｉｂが略立ち上がるまで、ＭＯＳトランジスタＰａのゲートとドレインとの間に電気通路が形成されないようにオフのままである。そして、出力電流ｉｂが略立ち上がり、ＭＯＳトランジスタＰｃがオフになると、ＭＯＳトランジスタＰｄはオンする。このために、さらに、反転遅延回路ＤＬを設けている。反転遅延回路ＤＬは、制御信号Ｓａを反転させ、スイッチＳＷａがオンしてから出力電流ｉｂが略立ち上がるまでの時間で遅延させた後、ＭＯＳトランジスタＰｄのゲートに供給する。

また、スイッチＳＷａがオンしたとき、ＭＯＳトランジスタＰｃがオンするには、スイッチＳＷａがオンする直前のＭＯＳトランジスタＰａのゲート電位Ｖａｇが電源電圧ＶＤＤ近くまで上がっている必要がある。本実施形態では、スイッチＳＷａがオフの状態のときＭＯＳトランジスタＰｄはオフしており、別の手段でＭＯＳトランジスタＰａのゲート電位Ｖａｇを電源電圧ＶＤＤ近くまで上げる必要がある。そのため、さらに、ＭＯＳトランジスタＰａ，Ｐｂのゲート電位をオフ制御電位（電源電圧ＶＤＤ）側にプルするＰチャネルＭＯＳトランジスタＰｅを設けている。ＭＯＳトランジスタＰｅは、制御信号ＳａによりスイッチＳＷａがオフのときオンするように制御される。

この回路の動作について図４を参照して説明する。時刻ｔ０において、制御信号ＳａによりスイッチＳＷａはオフしており、図１の回路の動作と同様に、出力電流ｉｂは流れない。このとき、ＭＯＳトランジスタＰｄがオフしているがＭＯＳトランジスタＰｅがオンしており、ＭＯＳトランジスタＰａのゲート電位Ｖａｇ（＝ＭＯＳトランジスタＰｃのソース電位）は電源電圧ＶＤＤ近くまで上がっている。また、このとき、図１の回路の動作と同様に、ＭＯＳトランジスタＰｃはオフしている。時刻ｔ１において、図１の回路の動作と同様に、ＭＯＳトランジスタＰｃがオンし出力電流ｉｂが図７の回路の立ち上がり（図４において点線で示す）より短い立ち上がり時間で立ち上がる。このとき、制御信号Ｓａが反転遅延回路ＤＬに供給されるがＭＯＳトランジスタＰｄはオフのままである。出力電流ｉｂの立ち上がりにおいて、図１の回路の動作と同様に、ＭＯＳトランジスタＰａがオンすると、ＭＯＳトランジスタＰｃのゲート電位Ｖｃｇが逆に上昇する。出力電流ｉｂが略立ち上がる時刻ｔ２には、ＭＯＳトランジスタＰｃがオフするが、このとき、ＭＯＳトランジスタＰｄのゲート電位Ｖｄｇが"Ｌ"レベルになりＭＯＳトランジスタＰｄがオンする。この結果、ＭＯＳトランジスタＰａのゲートとドレインとの間が略ショートするため、ＭＯＳトランジスタＰａとＰｂとで、図７に示す回路と同様の通常のカレントミラー回路を構成する。

時刻ｔ３において、制御信号ＳａによりスイッチＳＷａがオフすると、同時にＭＯＳトランジスタＰｅが制御信号Ｓａによりオンし、ＭＯＳトランジスタＰａ，Ｐｂのゲート電位が急速に電源電圧ＶＤＤにプルアップされ、ＭＯＳトランジスタＰａ，Ｐｂがオフし、出力電流ｉｂが図７の回路の立ち下がり（点線で示す）より短い立ち下がり時間で立ち下がる。

以上に説明した図３に示す回路は、以下に述べる理由により、第１の実施の形態を示す図１の回路よりも出力電流ｉｂの立ち上がり時間がより短くなる。すなわち、図１に示す回路は、ＭＯＳトランジスタＰａのゲートとドレインとの間に抵抗Ｒａが常時接続されている。そのため、ＭＯＳトランジスタＰｃがオンして出力電流ｉｂが立ち上がるとき、ＭＯＳトランジスタＰｃのソースに接続される負荷として、ＭＯＳトランジスタＰａおよびＰｂのゲート以外の負荷が存在していることになる。これに対して、図３に示す回路では、ＭＯＳトランジスタＰａのゲートとドレインとの間を接続／非接続させるＭＯＳトランジスタＰｄが接続されている。そして、ＭＯＳトランジスタＰｃがオンして出力電流ｉｂが立ち上がるとき、ＭＯＳトランジスタＰｄはオフしており、ＭＯＳトランジスタＰａのゲートとドレインとの間は非接続状態である。そのため、ＭＯＳトランジスタＰｃのソースに接続される負荷として、ＭＯＳトランジスタＰａおよびＰｂのゲート以外の負荷が存在していないことになる。

以上に説明したように、図３に示す回路は、図１の回路より少し構成要素が増加するが、出力電流ｉｂの立ち上がり時間をより短くすることができる。従って、スピードをある程度犠牲にしてでも、コストを優先したい装置に適用したい場合には、図１の回路が好適である。また、コストをある程度犠牲にしてでも、スピードを優先したい装置に適用したい場合には、図３の回路が好適である。また、図３に示す回路では、ＭＯＳトランジスタＰｅを設けているため出力電流ｉｂの立ち下がり時間も短くできる。

尚、図３の回路において、ＭＯＳトランジスタＰｄを含まない場合でも、電流スイッチ回路の出力電流ｉｂの立ち上がり時間を短くすることができる。しかし、以下の問題がある。出力電流ｉｂの立ち上がりにおいて、ＭＯＳトランジスタＰａがオンすると、ＭＯＳトランジスタＰａのドレイン電位Ｖａｄは逆に上昇するため、ＭＯＳトランジスタＰｃのゲート電位Ｖｃｇも上昇し、ＭＯＳトランジスタＰａのゲート・ドレイン間電圧がＭＯＳトランジスタＰｃの閾値電圧より小さくなり、ＭＯＳトランジスタＰｃはオフする。このとき、ＭＯＳトランジスタＰａのゲートに繋がる各素子を見ると、電流が流れる電気通路がなくなり、ＭＯＳトランジスタＰａのゲートはフローティング状態となる。このためＭＯＳトランジスタＰａのゲート電位Ｖａｇは、不安定になり、図８に示すように、ＭＯＳトランジスタＰａのドレイン電位Ｖａｄ＝ＶＤＤ−Ｖ１と異なるＶＤＤ−Ｖ２となる虞がある。その結果、ＭＯＳトランジスタＰｂのゲート・ソース間には、電圧Ｖ１と異なる電圧Ｖ２が印加され、出力電流ｉｂの電流値が所望の電流値ｉｂ１とは異なる不所望の電流値ｉｂ２になる虞がある。すなわち、出力電流ｉｂがカレントミラー回路のミラー比により決められた電流値ｉｂ１にならない虞がある。

図５は、本発明の第３の実施形態を示すものであり、図３と同一の構成要素には同一の符号を付してその説明は省略する。本実施形態では、図３の構成に、電気通路として、更にＰチャネルＭＯＳトランジスタＰｄに直列接続された抵抗Ｒａを含んだ構成としている。基本的な動作については、図３の回路と同様である。

以下、抵抗Ｒａを含んだ構成とした理由について述べる。図３の回路では、ＭＯＳトランジスタＰｄがオンする際、ＭＯＳトランジスタＰａにおいて、ゲートとドレインとの間に電位差があると、インピーダンスが高いゲート電位Ｖａｇが、インピーダンスの低いドレイン電位Ｖａｄに引かれて急激に変化し、これが出力電流ｉｂの波形の乱れとなり、出力電流ｉｂの立ち上がりにオーバーシュートが発生する虞がある。このため、図５の回路では、抵抗Ｒａを含んだ構成とすることにより、抵抗Ｒａがダンピング抵抗として機能し、ＭＯＳトランジスタＰａのゲート電位Ｖａｇの急激な変化を抑え、出力電流ｉｂの波形が乱れることを防止している。すなわち、図５の回路では、図３の回路で出力電流ｉｂの立ち上がりに発生する虞のあるオーバーシュートを抑える効果が得られる。

尚、上記第１の実施の形態においては、第２、３の実施の形態のように出力電流ｉｂの立ち上がり時間を短くするためにＭＯＳトランジスタＰｅを設ける必要がないが、ＭＯＳトランジスタＰｅを設けることにより出力電流ｉｂの立ち下がり時間を短くできる。

また、上記第１〜第３の実施の形態では、図１、３、５に示すＭＯＳトランジスタをＰチャネルＭＯＳトランジスタを例にして説明したが、ＮチャネルＭＯＳトランジスタで構成することもできる。図６は、本発明の第１の実施形態の他例を示すものであり、図１のＭＯＳトランジスタＰａ，Ｐｂ，ＰｃをＮチャネルＭＯＳトランジスタＮａ，Ｎｂ，Ｎｃに置き換えた場合の回路構成である。この場合、レーザダイオードＬＤのアノードが電源電圧ＶＤＤに接続され、カソードがＭＯＳトランジスタＮｂのドレインに接続される。この回路構成の場合、レーザダイオードＬＤのアノードを電源電圧ＶＤＤより高い電圧に接続すれば、例えば青色レーザダイオードなどのような駆動電圧の高いレーザダイオードに用いることができる。回路動作については、第1実施形態と同様であり説明を省略する。

本発明の第１の実施形態の回路図。図１の各部の波形を示す図。本発明の第２の実施形態の回路図。図２の各部の波形を示す図。本発明の第３の実施形態の回路図。本発明の第１の実施形態の他例の回路図。従来の回路図。図３の回路において、ＭＯＳトランジスタＰｄを含まない場合の各部の波形を示す図。

符号の説明

Ｐａ〜ＰｅＰチャネルＭＯＳトランジスタ
Ｎａ〜ＮｃＮチャネルＭＯＳトランジスタ
ＳＷａスイッチ
ＩＳａ直流電流源
ＬＤレーザーダイオード
Ｒａ抵抗
ＤＬ反転遅延回路

Claims

第１電流が流れる第１のＭＯＳトランジスタと、
第１のＭＯＳトランジスタとゲート同士が共通接続され前記第１電流に対して所定の電流比の第２電流が出力される第２のＭＯＳトランジスタと、
第１のＭＯＳトランジスタのドレインにゲートが接続され前記第２電流の立ち上がり時に第１のＭＯＳトランジスタのゲート電位をオン制御電位側にプルする第３のＭＯＳトランジスタとを備えた電流スイッチ回路であって、
さらに、前記第１のＭＯＳトランジスタのゲートとドレインとの間に電気通路を形成するようにしたことを特徴とする電流スイッチ回路。
前記電気通路が抵抗を含んで構成されることを特徴とする請求項１記載の電流スイッチ回路。
さらに、前記第２電流の立ち上がり開始直前において前記第１のＭＯＳトランジスタのゲート電位をオフ制御電位側にプルされた状態にしておく第４のＭＯＳトランジスタを有し、
前記電気通路が前記第２電流の立ち上がり開始から遅延してオン制御される第５のＭＯＳトランジスタを含んで構成されることを特徴とする請求項１記載の電流スイッチ回路。
前記電気通路はさらに前記第５のＭＯＳトランジスタに直列接続された抵抗を含んで構成されることを特徴とする請求項３記載の電流スイッチ回路。
半導体レーザをスイッチすることを特徴とする請求項１乃至４のうち１つに記載の電流スイッチ回路。