Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4911263B2 - 炭化珪素半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP4911263B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP4911263B2
JP4911263B2 JP2011503712A JP2011503712A JP4911263B2 JP 4911263 B2 JP4911263 B2 JP 4911263B2 JP 2011503712 A JP2011503712 A JP 2011503712A JP 2011503712 A JP2011503712 A JP 2011503712A JP 4911263 B2 JP4911263 B2 JP 4911263B2
Authority
JP
Japan
Prior art keywords
silicon carbide
nitrogen
substrate
gas
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011503712A
Other languages
English (en)
Other versions
JPWO2010103820A1 (ja
Inventor
寿一 谷岡
壮之 古橋
昌之 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011503712A priority Critical patent/JP4911263B2/ja
Application granted granted Critical
Publication of JP4911263B2 publication Critical patent/JP4911263B2/ja
Publication of JPWO2010103820A1 publication Critical patent/JPWO2010103820A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H10P14/6526—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen introduced into an oxide material, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置である炭化珪素縦型電界効果型トランジスタの製造方法に関し、より詳しくは、オン抵抗を低下させた大電力用の炭化珪素縦型電界効果型トランジスタの製造方法に係る。
炭化珪素は優れた物性値を有するため、その特性を生かして高耐圧で低損失なパワーデバイスへの適用が期待されている。
炭化珪素を炭化珪素半導体装置の一種である炭化珪素縦型金属−酸化膜−半導体電界効果型トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）に適用する場合、炭化珪素の上に二酸化珪素層などのゲート絶縁膜を形成する。
炭化珪素の上に二酸化珪素膜を形成する場合、炭化珪素を熱酸化する方法や炭化珪素上に二酸化珪素膜をデポジションする方法があるが、いずれの方法を用いても、炭化珪素と二酸化珪素膜の界面に界面準位ができ、この界面準位が、ＭＯＳＦＥＴの電界効果移動度を炭化珪素バルク中の移動度より低下させ、ＭＯＳＦＥＴのオン動作時の抵抗値を増加させ、損失が増大してしまうことがあった。
炭化珪素と二酸化珪素膜の界面にできるこのような界面準位を不活性化するために、炭化珪素上に二酸化珪素膜を形成した後に、一酸化窒素（ＮＯ）ガスや一酸化二窒素（Ｎ２Ｏ）ガス中の高温処理する方法がいくつか知られている。
例えば、不活性ガスで希釈された一酸化窒素ガス中で熱処理をすること、発生する酸素ガスの濃度を減少させること、および、これらによって炭化珪素半導体基板と絶縁膜との間の界面欠陥を低減させることが従来から知られていた（例えば特許文献１）。
また、減圧の一酸化窒素ガス中で熱処理することにより界面準位密度が減少することが知られていた（例えば特許文献２）。
さらに、一酸化窒素ガスと不活性ガスを混合して一酸化窒素ガスの分圧を制御すること、不活性ガスはＨｅ、Ａｒ、Ｎ２であってもよいこと、チャンバーの容積、流量を調整することにより、界面準位密度が減少することが従来から知られていた（例えば特許文献３）。
特開２００５−１０９３９６号（第３〜８頁） 特開２００５−１３６３８６号（第１１頁） 特開２００６−２１０８１８号（第６〜７頁）
しかしながら、特許文献１〜３には、一酸化窒素ガスによる窒化を促進した方がよいこと、一酸化窒素ガスの分解反応によって生成された酸素ガスによる酸化の効果を抑制した方がよいこと、一酸化窒素ガスの濃度を低くするために不活性ガスで希釈することは、記載されているが、一酸化窒素ガスから発生する窒素による窒化反応以外に窒化を促進させる方法は知られていなかった。そのため、酸化の原因となる酸素ガス発生を十分抑制できず、特許文献１〜３の先行技術の方法により窒化した炭化珪素／ゲート絶縁膜の界面準位を十分に低減できない場合があった。
特許文献３には一酸化窒素ガスを窒素ガスで希釈する方法が示されていたが、窒素ガスは不活性ガスとして使用されており、また、窒化温度も十分に高くないため、窒素ガスを反応に寄与させて窒素ガスからの窒素をも窒化に利用することの記載はなかった。
この発明は、上記のような問題を解決するためになされたものであり、炭化珪素／ゲート絶縁膜の界面準位をより低減させた、キャリアの移動度が高い炭化珪素半導体装置を得ることを目的とする。
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素層を有し前記炭化珪素層の上に接してゲート絶縁膜を備えた基板を炉の中に導入する基板導入工程と、前記基板を導入した前記炉を加熱して一酸化窒素と窒素とを導入する加熱工程とを備え、前記加熱工程は、前記基板を１２００℃以上１３００℃以下に加熱し、前記窒素を反応させ、前記窒素と前記一酸化窒素との混合比を１：１〜９：１にし、前記一酸化窒素と前記窒素との混合ガスの前記炉の中の流量を前記炉の内径１４０ｍｍφあたり０．７５ｓｌｍ以上にして、前記基板を設置する位置を調整して前記混合ガスの前記炉内の滞在時間を５０秒以内にすることによって、前記基板の近傍の位置において、前記一酸化窒素と前記窒素との反応によって発生する酸素の分圧を前記一酸化窒素の分圧に対して５／１００以下に制御して、前記基板の前記ゲート絶縁膜と前記炭化珪素層との界面を窒化するものである。
この発明によれば、炭化珪素層とゲート絶縁膜と界面の界面準位を十分に低減した、キャリアの移動度が高い炭化珪素半導体装置を得ることができる。
この発明の実施の形態１における炭化珪素半導体装置の断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法の一工程を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法の一工程を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法の一工程を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法の一工程を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法における窒化処理工程を示す模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法における窒化処理工程の処理概要を示すシーケンス図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法の一工程を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法の一工程を示す関係図である。 この発明の実施の形態１における炭化珪素半導体装置の窒化処理工程の混合ガスの炉内滞在時間に対する炉内基板位置の酸素分圧に対する一酸化窒素分圧の比の関係を示す関係図である。 この発明の実施の形態１における炭化珪素半導体装置のチャネル移動度と窒化処理時基板位置における酸素分圧に対する一酸化窒素分圧の比の関係を示す関係図である。 この発明の実施の形態２における炭化珪素半導体装置の断面模式図である。
実施の形態１．
本発明の実施の形態１の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造の断面模式図を図１に示す。炭化珪素半導体装置の一例として、ｎチャネル炭化珪素ＭＯＳＦＥＴの断面構造を示す。本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。
図１において、ｎ型で低抵抗の炭化珪素基板１０の第一の主面上に、ｎ型の炭化珪素ドリフト層２０が形成されている。炭化珪素ドリフト層２０の表面側のある幅だけ離間した部位には、第１不純物であるアルミニウム（Ａｌ）をｐ型不純物として含有するｐ型のベース領域３０が形成されている。また、ベース領域３０のそれぞれの断面方向の内側の表層部には、第２不純物である窒素（Ｎ）をｎ型不純物として含有する、ｎ型のソース領域４０が、ベース領域３０より浅く形成されている。
また、ベース領域３０、および、ソース領域４０を含む炭化珪素ドリフト層２０の表面側には、ソース領域４０の表面側の一部を除き、二酸化珪素で構成されるゲート絶縁膜５０が形成されている。さらに、ゲート絶縁膜５０上の一対のソース領域４０間の領域を含む部位に対向する位置には、ゲート電極６０が形成されている。また、ゲート絶縁膜５０が形成されていないソース領域４０の表面にはソース電極７０が、また、炭化珪素基板１０の第一の主面と反対側の第二の主面、すなわち、裏面側にはドレイン電極８０がそれぞれ形成されている。
ここで、図１において、ベース領域３０のうちゲート絶縁膜５０を介してゲート電極６０と対向し、オン動作時に反転層が形成される領域をチャネル領域という。さらに、炭化珪素ドリフト層２０の表層部でイオン注入されていない領域とソース領域４０との間でチャネル領域を挟む距離をチャネル長という。
つづいて、実施の形態１の炭化珪素半導体装置であるｎチャネルＭＯＳＦＥＴの製造方法について、図２〜図９を用いて順に説明する。図２〜図５および図８、図９は、ｎチャネルＭＯＳＦＥＴの各製造工程における断面模式図である。
まず、第一の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の、炭化珪素基板１０の表面上に、図２に示すように、化学気相堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、１×１０15ｃｍ-3〜１×１０18ｃｍ-3のｎ型の不純物濃度、５〜５０μｍの厚さの炭化珪素ドリフト層２０をエピタキシャル成長する。炭化珪素ドリフト層２０をこのような条件で形成することにより、数１００Ｖ〜３ｋＶ以上の耐圧を持つ縦型の高耐圧ＭＯＳＦＥＴが実現できる。
次に、図３に示すように、炭化珪素ドリフト層２０の表面に第１注入マスク１００を形成し、表面に第１注入マスク１００が形成された炭化珪素ドリフト層２０にｐ型の第１不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さは炭化珪素ドリフト層２０の厚さを超えない０．５〜３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０17ｃｍ-3〜１×１０19ｃｍ-3の範囲で炭化珪素ドリフト層２０のｎ型不純物濃度より多いものとする。ここで、炭化珪素ドリフト層２０のＡｌがイオン注入された領域でｐ型になる領域がベース領域３０となる。
次に、第１注入マスク１００を除去後、図４に示すように、第１注入マスク１００より幅広く炭化珪素ドリフト層２０の表面に第２注入マスク１１０を形成する。第２注入マスク１１０が形成された炭化珪素ドリフト層２０の表面に、ｎ型の第２不純物であるＮをイオン注入する。Ｎのイオン注入深さはベース領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０18ｃｍ-3〜１×１０21ｃｍ-3の範囲でベース領域３０のｐ型不純物濃度を超えるものとする。炭化珪素ドリフト層２０内のＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。第２注入マスク１１０を除去後、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００〜１９００℃、３０秒〜１時間のアニールを行う。このアニールにより、イオン注入されたＮ、Ａｌを電気的に活性化させる。
つづいて、図５に示すように、ソース領域４０、ベース領域３０を含む炭化珪素ドリフト層２０の表面を熱酸化して１００ｎｍ以下の厚さの所望の膜厚の二酸化珪素のゲート絶縁膜５０を形成する。
次に、図６に示すような炉を用いて、図７に示すシーケンスで窒化処理を行なう。
まず、図６の炉について説明する。
図６は、本発明の実施の形態１における炭化珪素半導体装置の製造方法の一工程である窒化処理を行う反応炉の断面模式図である。図６において、断面が円形で内径φが１４０ｍｍの炉２００の内部に、直径が１００ｍｍの基板３００を載せるボート２０１が設けられている。炉２００の周囲には、炉を取り囲むようにヒーター２０２が設けられている。炉２００のガス導入口２０３からガスの流れる方向に長さＬだけ離れた位置より上流側に基板３００が設置される。基板３００の上流側および下流側には数枚のダミー基板２０４が設置される。
次に、図７を用いて窒化処理のシーケンスを説明する。
まず、図５で示した段階まで処理した基板３００を炉２００内に導入し、図７に示すように、炉２００内を１．３Ｐａ以下になるまで真空排気し、炉２００内の酸化性ガスを除去する。つづいて、炉２００が大気圧になるまでＡｒなどの不活性ガスを炉２００に導入する。次に、炉２００に不活性ガスを流しながら、炉２００を加熱する。炉２００が窒化処理する温度に到達し、炉２００内が一定の温度になった状態で、炉２００に導入するガスを不活性ガスから窒素ガスと一酸化窒素ガスとの混合ガスに切り替える。所定の時間が経過し窒化処理が終了した時点で、窒素ガスと一酸化窒素ガスの混合ガスを窒素ガスに切り替え一定時間おく。次に、窒素ガスをＡｒなどの不活性ガスに切り替えた後、炉２００のヒーター２０２の出力を低下させ、降温させる。基板３００の温度がほぼ常温になった段階で、基板３００を炉２００から取り出す。窒化処理終了直後に混合ガスを窒素ガスに切り替えるのは、残留一酸化窒素の分解抑制のためである。
ここで、窒化処理する温度を例えば１２５０℃、窒素ガスと一酸化窒素ガスとの混合比を例えば１：１とする。また、炉２００のガス導入口２０３から基板３００までの距離Ｌは２００ｍｍ以下とする。
次に、図８に示すように、ゲート絶縁膜５０の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。このとき、ゲート電極６０は一対のソース領域４と例えば１０ｎｍ〜５μｍの範囲でオーバーラップしていることが望ましい。
その後、図９に示すように、ゲート絶縁膜５０に開口する。最後に、ソース領域４０に電気的に接続されるソース電極７０を形成し、また、炭化珪素基板１０の裏面側にドレイン電極８０を形成して、図１に示すｎチャネルＭＯＳＦＥＴが完成する。ここで、ソース電極７０およびドレイン電極８０となる材料としてはＡｌ合金などが挙げられる。
このようにして製造した炭化珪素半導体装置の一種である炭化珪素ＭＯＳＦＥＴは、炭化珪素層とゲート絶縁膜との界面の準位を十分に低減でき、高い移動度の値を示す。
ここで、図６および図７を用いて説明したゲート絶縁膜５０の窒化処理について詳しく説明する。
窒素ガスと一酸化窒素ガスとの混合ガスを加熱すると、R.J.Wu and C.T.Yeh, Int.J.Chem.Kinet.28,89(1996).にあるように、表１に示す反応が起こる。
Figure 0004911263
Ｅは活性化エネルギー、Ａは係数、Ｍは式（ｄ）でエネルギーを移すことができる分子を表す。
表１の６つの式を用いて、窒素ガスと一酸化窒素ガスとが加熱された場合の一酸化窒素の分解量と酸素の発生量を計算する。具体的には、表２の式（１）〜（１１）に示す各反応速度と表２の式（１２）〜（２０）の計算式を用いて、ｔ時間後の各要素の量を計算する。なお、表２において、Ｒ［Ｊ／（ｍｏｌ・Ｋ）］は気体定数、Ｔ［Ｋ］は温度、Δｔは微小時間である。
初期条件として、導入する窒素ガスと一酸化窒素ガスの量を、ｍｏｌ／ｃｍ3の単位で式（１２）〜（２０）の[N2]tnと[NO]tnに入力する。窒素ガスと一酸化窒素ガス以外の元素および分子 [N2O]tn,[O]tnなどは０ｍｏｌ／ｃｍ3とし、微小時間Δｔ秒経過後の各元素、分子[N2]tn+1,[NO]tn+1,[N2O]tn+1,[O]tn+1,[N]tn+1,[O2]tn+1の濃度を求める。
なお、計算中の数値発散を防ぐため、時間ステップΔtは１ナノ秒が適当である。この計算を繰り返し行い、一定時間経過後の各要素の濃度を導出する。
Figure 0004911263
窒素ガスと一酸化窒素ガスとを１２００℃など１１５０℃より高い温度、より好ましくは１２５０℃程度にすると、窒素ガスが表１の式（ｃ）に示すように酸素などと反応する。したがって、一酸化窒素ガスを不活性ガスで希釈して窒化処理するより、窒素をより多く反応させることができ、酸素の発生とこれに伴う炭化珪素層の酸化の進行を抑制することができる。
本実施の形態における窒化処理の場合、窒化処理温度を１２５０℃、窒素ガスと一酸化窒素ガスとの混合比を１：１、窒素ガスと一酸化窒素ガスとの混合ガスの流速を８ｍｍ／秒程度、基板３００とガス導入口２０３との距離Ｌを２００ｍｍ以下とした。窒素ガスが十分に加熱され反応しやすくなっている。したがって、表１の反応式から、反応によって発生する酸素ガス濃度と一酸化窒素ガス濃度との比を０．０５以下にでき、界面の酸化を抑制しながらより効率よく窒化できる。
図１０に窒化温度が１２５０℃の場合の、ガス導入口２０３の位置から入った混合ガスの炉２００内の滞在時間に対する炉２００内の基板３００位置における一酸化窒素分圧に対する酸素分圧の比を、導入する混合ガス中の一酸化窒素ガスと窒素ガスとの比と時間別に求めたものを示す。計算は、表１の式に従っておこなった。図１０において、どの混合比の混合ガスの場合であっても、混合ガスの炉２００の滞在時間が長くなるに従い基板３００位置における一酸化窒素分圧に対する酸素分圧の比が増加する。また、炉２００に導入する混合ガス中の一酸化窒素の混合比が高いほど、基板３００位置における一酸化窒素分圧に対する酸素分圧の比が高くなる。
ゲート絶縁膜と炭化珪素層との界面準位をより低減するためには、窒化を促進し、酸化を抑制すればよいが、図１０に示される結果から、界面準位をより低減するためには、混合ガスの炉２００内の滞在時間をより短くして、導入する混合ガス中の一酸化窒素の混合比を少なくすればよい。
図１１は、図１０で計算された各条件で製造した本実施の形態における炭化珪素半導体装置の一種である反転型ｎチャネル炭化珪素ＭＯＳＦＥＴのチャネル移動度を基板３００位置における一酸化窒素分圧に対する酸素分圧の比に対して示したものである。図１１にそのチャネル移動度を示した炭化珪素ＭＯＳＦＥＴは、ゲート絶縁膜厚が約５０ｎｍで一酸化窒素の流量を０．１５〜０．７５ｓｌｍ、窒素の流量を０．７５〜１．３５ｓｌｍの範囲で調整し、窒化処理時間を１時間としたものである。
図１１に示されるように、基板３００位置における一酸化窒素分圧に対する酸素分圧の比が低いほど、炭化珪素ＭＯＳＦＥＴのチャネル移動度が高くなり、好ましくは一酸化窒素分圧に対する酸素分圧の比を０．０５以下にすればよい。
なお、本実施の形態において、ゲート絶縁膜５０は、炭化珪素を酸化して形成した酸化珪素膜である例を示したが、ゲート絶縁膜５０はＣＶＤ法、蒸着法、スパッタ法、イオンクラスタービーム法、分子線エピタキシー法などで形成した堆積膜であってもよく、またその材料も酸化珪素に限らず、窒化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化ハフニウム膜、酸化ジルコニウム膜などであってもよい。ゲート絶縁膜は、例えば、窒素珪素と二酸化珪素を組み合わせた積層構造などであってもよい。
また、炭化珪素基板１０としては、第一の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の、炭化珪素基板１０の例を示したが、炭化珪素基板１０はこれに限るものではなく、その面方位は（０００−１）面、（１１−２０）面などであってもよい、これらの面方位から傾斜しているものであってもよい。さらに、炭化珪素基板１０のポリタイプとしては、６Ｈや３Ｃであってもよい。
さらに、ゲート電極６０の材料は、低抵抗多結晶珪素の例を示したが、その導電型はｎ型でもよくｐ型でもよい。また、ｎ型またはｐ型の低抵抗多結晶炭化珪素であってもよい。さらに、ゲート電極６０の材料はＡｌやチタニウム（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）やそれらの窒化物でもよい。ソース電極７０とドレイン電極８０の材料についてもゲート電極６０の材料と同様である。また、電極形成後１０００℃程度でアニールしてもよい。
また、本実施の形態においては、混合ガスの流速は８ｍｍ／秒程度、炉２００のガス導入口２０３から基板３００までの距離Ｌは２００ｍｍ以下としたが、窒化処理温度が１２５０℃で窒素ガスと一酸化窒素ガスとの混合比が１：１である場合、混合ガスが炉２００のガス導入口２０３から基板３００まで達する時間が２５秒以内であれば、この条件に限るものではない。また、例えば、窒素ガスと一酸化窒素ガスとの混合比が９：１であれば、混合ガスが炉２００のガス導入口２０３から基板３００まで達する時間が５０秒以内であればよく、常温における混合ガスの流量を０．７５ｓｌｍ以上にすればよい。
本実施の形態においては、これまで、窒化処理の温度を１２５０℃の場合について詳しく説明したが、窒化処理の温度はこれに限るものではなく、１２５０℃より低い温度であっても１２５０℃の場合と同様に計算し、窒素ガスと一酸化窒素ガスとの流量を決めればよい。いずれの温度で処理する場合においても、炉２００の形状や基板３００の設置位置に応じて、基板３００の位置における一酸化窒素分圧に対する酸素分圧の比を０．０５以下、より好ましくは０．０１以下にすればよい。
このように、本発明の本実施の形態のおける炭化珪素半導体装置の製造方法においては、ゲート絶縁膜を形成後に、流量と流速を制御された窒素ガスと一酸化窒素ガスとの混合ガスを使用して窒化処理を行ない、基板３００の位置の一酸化窒素分圧に対する酸素分圧を０．０５以下、より好ましくは０．０１以下と低くでき、窒化反応に対する酸化反応の比を低減できる。したがって、炭化珪素層とゲート絶縁膜との界面に界面準位が少なく、移動度が高い炭化珪素ＭＯＳＦＥＴを得ることができる。

実施の形態２．
図１２は、この発明の実施の形態２における炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴの断面模式図である。図１２において、炭化珪素基板１０の第一の主面上にｎ型のドリフト層２０、ｐ型のベース領域３０、ｎ型のソース領域４０が、順に積層して形成されている。ｎ型のドリフト層２０、ｐ型のベース領域３０、ｎ型のソース領域４０には、ベース領域３０、ソース領域４０を貫通してドリフト層２０に達するトレンチが設けられており、ドリフト層２０、ベース領域３０、ソース領域４０はいずれも炭化珪素で構成されている。
トレンチの表面およびソース領域４０の表面には、ソース領域４０の表面側の一部を除き酸化珪素で構成されるゲート絶縁膜５０が形成されている。さらに、ゲート絶縁膜５０上の、ドリフト層２０、ベース領域３０、ソース領域４０に対向する位置にはゲート電極６０が形成されている。また、ゲート絶縁膜５０が形成されていないソース領域４０の表面にはソース電極７０が、また、炭化珪素基板１０の第一の主面と反対側の第二の主面、すなわち、裏面側にはドレイン電極８０がそれぞれ形成されている。本実施の形態の炭化珪素ＭＯＳＦＥＴは、構造がトレンチ構造であることの他は、実施の形態１と同様であるので詳細な条件の説明は省略する。
本実施の形態のトレンチ構造の炭化珪素ＭＯＳＦＥＴにおいても、実施の形態１に示した炭化珪素ＭＯＳＦＥＴを製造する場合と同様に、ゲート絶縁膜５０形成後に、窒素ガスと一酸化窒素ガスの混合ガスを用いて窒化処理を行なうことにより、炭化珪素層とゲート絶縁膜５０との界面にできる界面準位を低減でき、キャリアの電界効果移動度を高くすることができる。
また、炭化珪素ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）においても、本実施の形態の場合と同様にゲート絶縁膜５０形成後に、窒素ガスと一酸化窒素ガスの混合ガスを用いて窒化処理を行なうことにより、同様の効果を奏することができる。
なお、上記実施の形態１および２において、電子をキャリアとするｎ型ＭＯＳＦＥＴの例を示したが、キャリアが正孔のｐ型ＭＯＳＦＥＴでもよい。
１０ 炭化珪素基板、２０ ドリフト層、３０ ベース領域、４０ ソース領域、５０ ゲート絶縁膜、６０ ゲート電極、７０ ソース電極、８０ ドレイン電極、２００ 炉、２０１ ボート、２０２ ヒーター、２０３ ガス導入口、２０４ ダミー基板、３００ 基板。

Claims (3)

  1. 炭化珪素層を有し前記炭化珪素層の上に接してゲート絶縁膜を備えた基板を炉の中に導入する基板導入工程と、前記基板を導入した前記炉を加熱して一酸化窒素と窒素とを導入する加熱工程とを備え、
    前記加熱工程は、前記基板を１２００℃以上１３００℃以下に加熱し、前記窒素を反応させ、前記窒素と前記一酸化窒素との混合比を１：１〜９：１にし、前記一酸化窒素と前記窒素との混合ガスの前記炉の中の流量を前記炉の内径１４０ｍｍφあたり０．７５ｓｌｍ以上にして、前記基板を設置する位置を調整して前記混合ガスの前記炉内の滞在時間を５０秒以内にすることによって、前記基板の近傍の位置において、前記一酸化窒素と前記窒素との反応によって発生する酸素の分圧を前記一酸化窒素の分圧に対して５／１００以下に制御して、前記基板の前記ゲート絶縁膜と前記炭化珪素層との界面を窒化することを特徴とする炭化珪素半導体装置の製造方法。
  2. 加熱工程は、一酸化窒素と窒素とを流す窒化処理が終わった直後に流すガスを窒素に置換する工程を有することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. ゲート絶縁膜は、二酸化珪素膜であることを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
JP2011503712A 2009-03-11 2010-03-10 炭化珪素半導体装置の製造方法 Active JP4911263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011503712A JP4911263B2 (ja) 2009-03-11 2010-03-10 炭化珪素半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009057951 2009-03-11
JP2009057951 2009-03-11
JP2011503712A JP4911263B2 (ja) 2009-03-11 2010-03-10 炭化珪素半導体装置の製造方法
PCT/JP2010/001690 WO2010103820A1 (ja) 2009-03-11 2010-03-10 炭化珪素半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011200858A Division JP5617802B2 (ja) 2009-03-11 2011-09-14 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP4911263B2 true JP4911263B2 (ja) 2012-04-04
JPWO2010103820A1 JPWO2010103820A1 (ja) 2012-09-13

Family

ID=42728116

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011503712A Active JP4911263B2 (ja) 2009-03-11 2010-03-10 炭化珪素半導体装置の製造方法
JP2011200858A Active JP5617802B2 (ja) 2009-03-11 2011-09-14 炭化珪素半導体装置の製造方法
JP2014186106A Active JP6226840B2 (ja) 2009-03-11 2014-09-12 炭化珪素半導体装置の製造方法
JP2016156621A Active JP6332357B2 (ja) 2009-03-11 2016-08-09 炭化珪素半導体装置の製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2011200858A Active JP5617802B2 (ja) 2009-03-11 2011-09-14 炭化珪素半導体装置の製造方法
JP2014186106A Active JP6226840B2 (ja) 2009-03-11 2014-09-12 炭化珪素半導体装置の製造方法
JP2016156621A Active JP6332357B2 (ja) 2009-03-11 2016-08-09 炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8753951B2 (ja)
JP (4) JP4911263B2 (ja)
DE (1) DE112010001476B4 (ja)
WO (1) WO2010103820A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015225390A1 (de) 2014-12-17 2016-06-23 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Siliziumkarbid Halbleitervorrichtung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038919A (ja) * 2010-08-06 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5687220B2 (ja) * 2012-01-20 2015-03-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5811969B2 (ja) 2012-08-27 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5608840B1 (ja) * 2012-12-27 2014-10-15 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
JP2014207403A (ja) * 2013-04-16 2014-10-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9570570B2 (en) * 2013-07-17 2017-02-14 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate
JP6300262B2 (ja) * 2013-09-18 2018-03-28 株式会社東芝 半導体装置及びその製造方法
JP5878187B2 (ja) * 2014-02-17 2016-03-08 東京エレクトロン株式会社 トランジスタの製造方法
JP6649208B2 (ja) * 2016-08-29 2020-02-19 株式会社東芝 半導体装置
JP6805074B2 (ja) * 2017-05-12 2020-12-23 株式会社東芝 半導体装置の製造方法
JP6785202B2 (ja) * 2017-09-11 2020-11-18 株式会社豊田中央研究所 炭化珪素半導体装置
JP2019121676A (ja) * 2018-01-04 2019-07-22 株式会社豊田中央研究所 半導体装置
JP7697286B2 (ja) * 2021-06-21 2025-06-24 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7760850B2 (ja) * 2021-07-15 2025-10-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031864A (ja) * 2002-06-28 2004-01-29 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法
JP2005109396A (ja) * 2003-10-02 2005-04-21 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法および絶縁膜形成装置
JP2006156478A (ja) * 2004-11-25 2006-06-15 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022290A (ja) * 1996-06-28 1998-01-23 F T L:Kk 半導体装置の製造方法及び半導体装置の製造装置
JPH10135143A (ja) * 1996-10-28 1998-05-22 Sharp Corp 熱処理炉
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6596547B2 (en) * 2001-12-21 2003-07-22 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
JP2003243653A (ja) * 2002-02-19 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
JP2004303877A (ja) * 2003-03-31 2004-10-28 Sanken Electric Co Ltd 半導体素子の製造方法
JP4016928B2 (ja) * 2003-10-09 2007-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2005136386A (ja) 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2006210818A (ja) 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
US8119032B2 (en) * 2006-02-07 2012-02-21 President And Fellows Of Harvard College Gas-phase functionalization of surfaces including carbon-based surfaces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031864A (ja) * 2002-06-28 2004-01-29 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法
JP2005109396A (ja) * 2003-10-02 2005-04-21 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法および絶縁膜形成装置
JP2006156478A (ja) * 2004-11-25 2006-06-15 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015225390A1 (de) 2014-12-17 2016-06-23 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Siliziumkarbid Halbleitervorrichtung
US9455197B2 (en) 2014-12-17 2016-09-27 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
DE112010001476B4 (de) 2017-11-30
JP2016219832A (ja) 2016-12-22
US20120009801A1 (en) 2012-01-12
JP2012039127A (ja) 2012-02-23
DE112010001476T5 (de) 2012-09-20
JP5617802B2 (ja) 2014-11-05
US8753951B2 (en) 2014-06-17
JPWO2010103820A1 (ja) 2012-09-13
DE112010001476T8 (de) 2012-11-22
WO2010103820A1 (ja) 2010-09-16
JP6226840B2 (ja) 2017-11-08
JP6332357B2 (ja) 2018-05-30
JP2014241445A (ja) 2014-12-25

Similar Documents

Publication Publication Date Title
JP6332357B2 (ja) 炭化珪素半導体装置の製造方法
JP6052911B2 (ja) セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するＳｉＣ ＭＯＳＦＥＴの形成
JP5236281B2 (ja) 縦型ｍｏｓｆｅｔの製造方法
EP2117036A1 (en) Semiconductor device manufacturing method and semiconductor device
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP7103444B2 (ja) 炭化珪素半導体素子
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2005166930A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2009054765A (ja) 炭化珪素半導体装置およびその製造方法
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
KR20040014978A (ko) 탄화규소 금속-산화물 반도체 전계 효과 트랜지스터에서반전 층 이동도의 개선 방법
JP2017507489A (ja) 炭化ケイ素半導体装置およびその製造方法
JP5126240B2 (ja) 炭化珪素半導体装置の製造方法
JP2012038919A (ja) 炭化珪素半導体装置の製造方法
JP5197474B2 (ja) 炭化珪素半導体装置の製造方法
JP2011049368A (ja) 炭化珪素半導体装置の製造方法
JP4867333B2 (ja) 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
JP4016928B2 (ja) 炭化珪素半導体装置の製造方法
JP4016954B2 (ja) 炭化珪素半導体装置の製造方法
JP2015069989A (ja) 炭化珪素半導体装置の製造方法
JP2013247141A (ja) 炭化珪素半導体装置の製造方法
JP7236947B2 (ja) ＳｉＣ半導体装置の製造方法
JP2014222734A (ja) 半導体装置及びその製造方法
JP2007201343A (ja) 炭化珪素半導体素子の製造方法
JP5687220B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R151 Written notification of patent or utility model registration

Ref document number: 4911263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250