Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6052911B2 - セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成 - Google Patents
[go: Go Back, main page]

JP6052911B2 - セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成 - Google Patents

セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成 Download PDF

Info

Publication number
JP6052911B2
JP6052911B2 JP2014523931A JP2014523931A JP6052911B2 JP 6052911 B2 JP6052911 B2 JP 6052911B2 JP 2014523931 A JP2014523931 A JP 2014523931A JP 2014523931 A JP2014523931 A JP 2014523931A JP 6052911 B2 JP6052911 B2 JP 6052911B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
ions
cesium
diffusing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014523931A
Other languages
English (en)
Other versions
JP2014527717A (ja
Inventor
サリット ダハール
サリット ダハール
セイ−ヒュン リュウ
セイ−ヒュン リュウ
アナント アガルワル
アナント アガルワル
ジョン ロバート ウィリアムズ
ジョン ロバート ウィリアムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014527717A publication Critical patent/JP2014527717A/ja
Application granted granted Critical
Publication of JP6052911B2 publication Critical patent/JP6052911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/20Diffusion for doping of insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/013Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/118Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/662Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149Source or drain regions of field-effect devices
    • H10D62/151Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156Drain regions of DMOS transistors
    • H10D62/157Impurity concentrations or distributions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、パワーデバイスを製作する方法及び得られるデバイス、より具体的には、炭化珪素パワーデバイス及び炭化珪素パワーデバイスを製作する方法に関する。
電力半導体デバイスは、大電流を搬送し、かつ高電圧を支持するために広く使用される。最近のパワーデバイスは、一般的に単結晶シリコン半導体材料から製作される。1つの広く使用されるパワーデバイスは、パワー「金属酸化膜半導体電界効果トランジスタ(MOSFET)」である。パワーMOSFETにおいて、制御信号は、二酸化珪素である場合があるがこれに限定されない介在する絶縁体により半導体表面から分離されたゲート電極に供給される。電流電導は、バイポーラトランジスタ作動に使用される少数キャリア注入の存在がなくても多数キャリアの搬送を通じて発生する。パワーMOSFETは、優れた安全作動区域を与えることができ、かつ単位セル構造体において並列化することができる。
当業者に公知のように、パワーMOSFETは、横方向構造又は垂直構造を含むことができる。横方向構造において、ドレイン、ゲート、及びソース端子は、基板の同じ面上にある。これとは対照的に、垂直構造において、ソース及びドレインは、基板の反対面上にある。
1つの広く使用されるシリコンパワーMOSFETは、二重拡散処理を用いて製作される二重拡散MOSFET(DMOSFET)である。これらのデバイスにおいて、pベース領域及びn+ソース領域は、マスク内の共通の開口部を通じて拡散される。pベース領域は、n+ソースよりも深く駆動される。pベース領域とn+ソース領域の間の横方向拡散の差により、表面チャネル領域が形成される。
最近のパワーデバイス開発努力は、パワーデバイスのための炭化珪素(SiC)デバイスの使用の調査も含んでいる。炭化珪素(SiC)は、それを高温、高電圧、高周波数、及び高電力電子デバイスのための半導体材料に対して魅力的にする電気及び物理特性の組合せを有する。これらの特性は、3.0eVバンドギャップ、4mV/cm電界破壊、4.9W/cm−K熱伝導率及、び2.0x107cm/s電子ドリフト速度を含む。
その結果、これらの特性は、炭化珪素パワーデバイスが、より高い温度、より高い電力レベル、及び/又は従来のシリコンベースのパワーデバイスよりも低い特定のオン抵抗で作動することを可能にすることができる。シリコンデバイスに対して炭化珪素デバイスの優位性の理論的な解析は、Bhatnagar他著「パワーデバイスのための6H−SiC、3C−SiC、及びSiの比較(Comparison of 6H−SiC, 3C−SiC and Si for Power Devices)」、IEEE電子デバイス研究論文、第40巻、1993年、645〜655頁による文献に見られる。炭化珪素に製作されたパワーMOSFETは、Palmourに付与されて本発明の出願人に譲渡された「炭化珪素でのパワーMOSFET」という名称の米国特許第5,506,421号明細書に説明されている。
米国特許第5,506,421号明細書 米国特許第6,559,068号明細書 米国特許第7,727,904号明細書 米国特許第5,972,801号明細書 米国特許第7,067,176号明細書 米国特許第6,767,843号明細書 米国特許第6,610,366号明細書
Bhatnagar他著「パワーデバイスのための6H−SiC、3C−SiC、及びSiの比較(Comparison of 6H−SiC, 3C−SiC and Si for Power Devices)」、IEEE電子デバイス研究論文、第40巻、1993年、645〜655頁 G.Y.Chung他著、IEEE電子デバイスレター.22、76(2001年) E.O.Sveinbjornsson他著「Si面4H−SiCのナトリウム強化酸化:界面近くのトラップを除去する方法(Sodium Enhanced Oxidation of Si−face 4H−SiC:a Method to Remove Near Interface Traps)」、材料科学フォーラム、第556−557巻、487〜492頁(2007年) Y.Wang他著「セシウム注入による4H−SiC MOS特性の最適化(Optimization of 4H−SiC MOS Properties with Cesium Implantation)」、材料化学フォーラム、第600〜603巻、751〜754頁(2009年)
4H−SiCパワーDMOSFETは、従来の高電圧Si電源スイッチに優る有意な利点を提供する可能性を有する。しかし、残念ながら、満足できるゲート酸化物をこれらのデバイスのために成長させることは困難である場合がある。多くの努力は、デバイスのチャネル移動度(μCH)を増大させるために、SiC/SiO2界面での界面トラップ密度(DIT)を低減することに着目してきた。1175℃での一酸化窒素(NO)アニールにより、μCHは、1桁から〜30cm2/Vsまで増大した。例えば、G.Y.Chung他著、IEEE電子デバイスレター.22、76(2001年)を参照されたい。研究者は、金属不純物を含む環境における酸化により、より高いチャネル移動度(〜150cm2/Vs)さえも明らかにしている。例えば、米国特許第6,559,068号明細書を参照されたい。しかし、このような処理は、有意な酸化物汚損をもたらす場合があり、無制御の酸化速度(tox>1500Å)をもたらす場合があり、及び/又はオーミック接触アニールに使用することができるような高温処理段階に適合しない場合がある。
一部の実施形態による半導体構造を形成する方法は、絶縁層を半導体層上に与える段階と、セシウムイオンを絶縁層の外側のセシウムイオン源から絶縁層の中に拡散させる段階とを含む。
セシウムイオンを絶縁層の中に拡散させる段階は、セシウムイオンを絶縁層と半導体層の間の界面に拡散させる段階を含むことができる。
本方法は、セシウムイオンを絶縁層の中に拡散させる前にセシウムイオン源を絶縁層上に堆積させる段階を更に含むことができる。セシウムイオン源を堆積させる段階は、絶縁層をCsCl溶液中で沸騰させる段階を含むことができる。特定の実施形態において、絶縁層をCsCl溶液中で沸騰させる段階は、絶縁層を0.01Mから1MのCsCl水溶液中で約90から100℃の温度で1から60分にわたって沸騰させる段階を含むことができる。
本方法は、絶縁層を窒化する段階を更に含むことができる。絶縁層を窒化する段階は、絶縁層を形成する段階、及び/又は窒素を含む環境中で絶縁層をアニールする段階を含むことができる。
セシウムイオンを絶縁層の中に拡散させる段階は、絶縁層を約700℃を超える温度でアニールする段階を含むことができる。特に、セシウムイオンを絶縁層の中に拡散させる段階は、絶縁層を約700℃と約1000℃の間の温度でアニールする段階を含むことができる。
絶縁層を与える段階は、半導体層を熱的に酸化させる段階を含むことができる。他の実施形態において、絶縁層を与える段階は、絶縁層を半導体層上に堆積させる段階を含むことができる。
半導体層は、炭化珪素を含むことができ、絶縁層は、二酸化珪素を含むことができる。
一部の実施形態による電界効果トランジスタデバイスを形成する方法は、半導体層を与える段階と、半導体層にチャネル領域を定める離間したソース及びドレイン領域を半導体層に形成する段階と、チャネル領域にわたって半導体層上に絶縁層を与える段階と、セシウムイオンを絶縁層の中に拡散させる段階と、ゲート電極を絶縁層上に形成する段階と、ソース接点をソース領域上に形成する段階とを含む。
本発明の更なる理解を提供するために含められ、かつ本出願に組み込まれてその一部を形成する添付図面は、本発明のある一定の実施形態を例示するものである。
本発明の一部の実施形態による横方向MOSFETの断面図である。 本発明の一部の実施形態による垂直パワーMOSFETの断面図である。 本発明の一部の実施形態による酸化物/半導体界面の処理を概略的に示すバンド図である。 本発明の一部の実施形態による酸化物/半導体界面の処理を概略的に示すバンド図である。 一部の実施形態によって処理されたSiC/SiO2サンプルのラザフォード後方散乱スペクトルのグラフである。 本発明の一部の実施形態によって形成された横方向MOSFETデバイス並びに従来の技術によって形成されたMOSFETデバイスに対して室温で測定されたチャネル移動度とゲート電圧のグラフである。 本発明の一部の実施形態によって形成されたMOSFETデバイスの電流−電圧伝達特性のグラフである。 一部の実施形態による方法を示す流れ図である。 一部の実施形態による方法を示す流れ図である。
本発明を本発明の好ましい実施形態を示す添付図面を参照して以下でより完全に説明する。本発明は、多くの異なる形態に実施することができるので本明細書に説明する実施形態に限定されないと解釈しなければならない。むしろ、これらの実施形態は、本発明の開示が徹底的かつ完全であり、かつ本発明の範囲を当業者に完全に伝達するように示されている。図面では、層及び領域の厚みは、明瞭さを期すために誇張されている。同じ数字は、全体を通して同様の部分を指す。
本明細書で使用する時の「及び/又は」という用語は、関連の記載品目の1つ又はそれよりも多くの全ての組合せを含む。第1、第2、第3のような用語を本明細書で使用して様々な要素、構成要素、領域、材料、層、及び/又は部分を説明することができるが、これらの要素、構成要素、領域、層、及び/又は部分は、これらの用語により制限されないことは理解されるであろう。これらの用語は、1つの要素、構成要素、領域、層、材料、又は部分を別の要素、構成要素、領域、層、材料、又は部分と区別するのに使用されるに過ぎない。従って、以下に説明する第1の要素、構成要素、領域、層、材料、又は部分は、本発明の教示から逸脱することなく第2の要素、構成要素、領域、層、材料、又は部分と呼ぶことができる。
本明細書で用いる用語は、特定の実施形態を説明することだけを目的したものであり、本発明を制限しないことを意図している。本明細書で使用する時の単数形「a」、「an」、及び「the」は、その語が明示的に他の場合を示さない限り、複数形も含むことを意図とする。「includes」、「including」、「comprises」、及び/又は「comprising」という用語は、本明細書に使用する時に定まった特徴、整数、段階、作動、要素、及び/又は構成要素の存在を指定するが、1つ又はそれよりも多くの他の特徴、整数、段階、作動、要素、構成要素、及び/又はその群の存在又は追加を排除しないことは更に理解されるであろう。
本発明の実施形態は、本発明の理想化された実施形態(及び中間構造体)の概略図である断面図を参照して本明細書に説明する。層の厚み及び図面内の領域は、明瞭さを期すために誇張される場合がある。更に、例えば、製造技術及び/又は公差の結果として、図の形状からの変形を予想することができる。従って、本発明の実施形態は、本明細書に示す領域の特定の形状に限定されないものと解釈しなければならず、例えば、製造から生じる形状の偏りを含むべきである。例えば、矩形であるように示す注入された領域は、典型的に、注入された領域から注入されていない領域への個別の変化ではなく、丸いか又は湾曲した特徴及び/又は縁部でのインプラント濃度の勾配を有することになる。同様に、注入によって形成された埋込み領域は、埋込み領域と注入が行われる面との間の領域に何らかの注入をもたらす場合がある。従って、図に示す領域は、本質的には概略的であり、領域の形状は、デバイスの領域の実際の形状を示すことを目的としておらず、かつ本発明の範囲を制限することを目的としていない。
層、領域、又は基板のような要素が別の要素「上に」あるか又は別の要素「の上に」延びるという時に、それは、他の要素のすぐ上にあるか又は他の要素のすぐ上に延びることができ、又は介在要素も存在することができることは理解されるであろう。これとは対照的に、要素が別の要素の「すぐ上に」あり、又は別の要素の「すぐ上に延びる」という時は、介在する要素は存在しない。要素が別の要素に「接続された」又は「結合された」という時に、他の要素に直接に接続又は結合することができ、又は介在する要素が存在する場合があることも理解されるであろう。これとは対照的に、要素が別の要素に「直接に接続された」又は「直接に結合された」という時は、介在する要素は存在しない。
別段の定義がない限り、本明細書で使用する全ての専門用語及び科学用語は、本明細書が属する技術分野の当業者により一般的に理解されるものと同じ意味を有する。用語は、一般的に用いられる辞書で定義されるように、本明細書及び関連技術との関連における意味と合致する意味を有すると解釈しなければならず、かつ明示的に本明細書で定義されない限り、理想化したか又は過度に格式ばった意味で解釈しないこととすることは更に理解されるであろう。
上述したように、高電圧SiC MOSFETデバイスの開発を制限する1つのファクタは、SiC/SiO2界面に沿った界面トラップという問題である。しかし、界面トラップという問題は、SiC/SiO2界面に限定されない。界面トラップは、ポリシリコン、非晶質シリコン、窒化ガリウムなどで形成されたMOSFETのように他のタイプの材料システムで形成されたMOSFETにおいて移動度を低減する可能性がある。
開示内容が引用により本明細書に組み込まれている本出願と同一の本出願人に譲渡された2010年6月1日に付与された「高い反転層移動度を有するSiC Mosfetを形成する方法」という名称の米国特許第7,727,904号明細書に開示されるような金属により容易にされる酸化は、界面トラップの密度を低減し、従って、チャネル移動度が増大することが見出されている。
ごく最近では、形成中の酸化物層の意図的な汚損によるSiC/SiO2界面へのナトリウムの組み込みが調査され、E.O.Sveinbjornsson他著「Si面4H−SiCのナトリウム強化酸化:界面近くのトラップを除去する方法(Sodium Enhanced Oxidation of Si−face 4H−SiC:a Method to Remove Near Interface Traps)」、材料科学フォーラム、第556−557巻、487〜492頁(2007年)に説明されているように界面トラップを低減することが見出されている。しかし、ナトリウムは、SiO2中では移動度が高く、それによってMOSFETデバイス内に温度不安定をもたらす場合がある。特に、ナトリウムは、ゲート不安定性を100℃から200℃の作動温度でデバイスに引き起こす場合がある。
堆積された酸化物へのCs+イオンの注入によるSiC/SiO2界面へのセシウムの組み込みが調査され、Y.Wang他著「セシウム注入による4H−SiC MOS特性の最適化(Optimization of 4H−SiC MOS Properties with Cesium Implantation)」、材料化学フォーラム、第600〜603巻、751〜754頁(2009年)に説明されているように界面トラップの密度が低減されることが見出されている。セシウムは、SiO2中ではナトリウムほど移動度がない。しかし、Cs+イオンの注入は、MOSFETゲート酸化物には望ましくないと考えられる注入損傷を酸化物層において誘発する可能性がある。Wangは、MOSコンデンサに関するものであることに注意しなければならない。Cs+イオンの注入により引き起こされる格子損傷は、酸化物下のキャリアの移動度に悪影響を与える可能性があり、従って、このような処理は、MOSFETデバイスに潜在的に不適切になる。Cs+イオンの注入は、酸化物が酸化物中でのインプラント損傷のために信頼性を欠くものになる恐れもある。
本発明の実施形態は、改善した酸化物/半導体界面を有するMOSFETデバイスを含むMOSデバイスを提供する。特に、酸化物/半導体界面は、Cs+イオンを酸化物層形成後に界面に拡散することによって改善することができる。得られるデバイスは、デバイスをパワーMOSFET製作に適切にすることができる高い反転層移動度を示すことができる。特定の実施形態において、得られるデバイスは、ポリシリコン、非晶質シリコン、窒化ガリウムなどのような他の材料を使用して形成される4H−SiCパワーMOSFET及び/又はMOSFETを含むことができる。更に、Cs+イオンが比較的移動度がないので、酸化物/半導体界面を処理するためにCs+イオンを使用して、ナトリウムイオンの組み込みと比較して様々な利点を得ることができる。
特に、一部の実施形態において、ゲート酸化物は、CsCl水溶液で処理され、その後に、高温拡散が実行され、それによってCs+イオンの拡散により酸化物を通じてかつゲート絶縁物/半導体界面まで酸化物の面が形成される。正に帯電したCSイオンは、負に帯電したトラップをゲート絶縁体/半導体界面で相殺することができ、それによってチャネル移動度を改善することができる。Cs+イオンは、例えば、ナトリウムイオンと比較すると、SiO2のように絶縁体において比較的移動度がないので、Cs+イオンで処理されるデバイスのゲート電圧は、作動温度でより安定することができる。更に、拡散によるCs+イオンの組み込みは、Cs+イオン注入中に発生する可能性があるインプラント損傷を回避することができる。
本発明の実施形態は、4H−SiCデバイスのチャネル移動度を約20cm2/V−sから約100cm2/V−sに増大させることができる。
図1をここで参照すると、本発明の一部の実施形態による横方向MOSFETの実施形態が示されている。
図1に示すように、Nチャネル横方向MOSFET10は、8°軸外(0001)導電4Hp型SiC結晶とすることができる基板12上で成長させたp型エピタキシャル層14を含む。炭化珪素の他のポリタイプ及び/又は軸外角度を基板12に使用することができる。他の実施形態において、基板12は、ポリシリコン、非晶質シリコン、及び/又は窒化ガリウムのような材料を含むことができる。
一部の実施形態において、エピタキシャル層14は、約5μm又はそれよりも大きい厚みを有することができ、例えば、MOCVD処理を使用して構成することができ、かつ約5×1015−1×1016cm-3の濃度でホウ素及び/又はアルミニウムのようなp型不純物でドープすることができる。エピタキシャル層14は、一部の場合に5μm未満の厚みを有することができる。特定の実施形態において、エピタキシャル層14は、約5μmの厚みを有することができ、かつ約5×1015cm-3のドーパント濃度を有することができる。一部の実施形態において、エピタキシャル層14のチャネル領域は、イオン注入を通じてドープすることができ、かつ約1×1016cm-3から1x1019cm-3のドーパント濃度を有することができる。
窒素及び/又は燐イオンは、n+ソース/ドレイン領域が約1×1019cm-3又はそれよりも大きいドーパント濃度を有するようにエピタキシャル層14に注入してn+ソース/ドレイン領域16を構成することができる。しかし、ソース/ドレイン領域16のドーパント濃度が1×1020よりも小さい場合に、熱的アニールが、オーム接触をこの領域上に形成するのに要求される場合がある。特定の実施形態において、n+ソース/ドレイン領域16は、約1×1020cm-3のドーパント濃度の燐でドープすることができる。インプラントは、例えば、Si超過圧力が存在する場合は1650℃Arアニールにより活性化することができる。0.5μm厚の堆積酸化物層は、フィールド酸化膜(図示せず)として機能することができる。
ソース/ドレイン領域16間のかつこの領域上へ延びるゲート絶縁層18が、エピタキシャル層14上に形成される。ゲート絶縁層18の厚みは、デバイスの望ましい作動パラメータに依存する場合がある。例えば、酸化物厚みを3MV/cmの最大電界に基づいて選択することが適切である場合がある。特に、ゲート絶縁層18は、約300Åの厚みを有することができる。
ゲート絶縁層は、一部の実施形態においてSiO2を含むことができる。しかし、他の実施形態において、ゲート絶縁層18は、窒化珪素のような異なる絶縁材料を含むことができる。
ゲート絶縁層18は、例えば、米国特許第5,972,801号明細書に説明されているように、例えば、乾燥O2での酸化段階、次に、湿潤O2での再酸化(ReOx)を含む多段酸化工程を使用して成長させるSiO2層とすることができ、この特許の開示内容は、全体が引用により本明細書に組み込まれている。
ゲート絶縁層8は、例えば、約900℃から約1300℃又はそれよりも高い温度で約3時間から約6時間にわたるエピタキシャル層14の熱酸化によって構成することができる。特定の実施形態において、ゲート絶縁層18は、例えば、1175℃の温度で3.5時間にわたるエピタキシャル層14の熱酸化によって構成することができる。
他の実施形態において、ゲート絶縁層18は、乾燥O2でのバルク酸化物の成長、次に、湿潤O2でのバルク酸化物のアニールを含む湿潤乾燥酸化工程により成長させることができる。本明細書で使用する時の湿潤O2での酸化物のアニールは、O2及び気化H2Oの両方を含む環境における酸化物のアニールを指す。不活性大気中の付加的なアニールを乾燥酸化物成長と湿潤酸化物アニールの間に行うことができる。乾燥O2酸化物の成長は、例えば、石英管内で約1200℃までの温度で乾燥O2で少なくとも約2.5時間にわたって行うことができる。乾燥酸化物の成長は、望ましい厚みにバルク酸化物層を成長させるために行われる。乾燥酸化物の成長の温度は、酸化物成長速度に影響を与える場合がある。例えば、処理温度が高いほど、高い酸化物成長速度を生成することができる。最大成長温度は、使用されるシステムに依存する場合がある。
一部の実施形態において、乾燥O2酸化物成長は、約1200℃の温度で約2.5時間にわたって乾燥O2で行うことができる。得られる酸化物層は、不活性大気中で約1200℃までの温度でアニールすることができる。特に、得られる酸化物層は、約1175℃の温度でArを用いて約1時間にわたってアニールすることができる。湿潤O2酸化物アニール(ReOx)は、約950℃又はそれ未満の温度で少なくとも約1時間にわたって行うことができる。湿潤O2アニールの温度は、付加的な界面状態を招く可能性があるSiC/SiO2界面での更に別の熱的酸化物成長を阻止するために制限することができる。特に、湿潤O2アニールは、約950℃の温度で約3時間にわたって湿潤O2を用いて行うことができる。
更に別の実施形態において、ゲート絶縁層18は、熱的に成長させるのではなく堆積させることができる。例えば、ゲート酸化物は、化学気相堆積(CVD)処理を使用して堆積させることができる。
ゲート酸化物形成後に、ウェーハは、約95℃の温度で10分間にわたって0.1MCsCl溶液中で沸騰させることができる。CsCl溶液は、0.01M CsCl溶液から1M CsCl溶液の範囲とすることができる。溶液の温度は、室温から100℃までの範囲とすることができる。ウェーハは、1分から1時間までの時間にCsCl溶液中で沸騰させることができる。それによって酸化物の表面上でCsClの吸収及び/又は堆積を発生させることができる。CsCl溶液の濃度は、酸化物面でCsの望ましい濃度を得るように変えることができる。
ゲート絶縁層18表面上のCsCl堆積後に、拡散(ドライブ−イン)アニールを行って、Cs+をゲート絶縁層18に拡散させることができる。拡散アニールを700℃から1000℃の温度で行って、SiC/SiO2界面に拡散するCs+イオンの量を制御することができる。拡散アニールは、SiC/SiO2界面に拡散するCs+イオンの望ましい濃度に引き起こすのに十分な時間を掛けて行うことができ、一部の実施形態において、約0.5時間から約3時間にわたって行うことができる。ドライブイン温度及び時間は、ゲート酸化物厚みに依存する。一般的に、同じレベルのCs組み込みを酸化物/半導体界面で達成するためには、処理される酸化物が肉厚であるほど温度が高くなり、から時間が長くなる。界面に拡散されるCsの量は、SiC/SiO2界面で存在するか又は存在すると予想される固定電荷(界面電荷)の量に基づいて選択することができる。特定の実施形態において、拡散アニールは、800℃の温度で1時間にわたって行うことができる。
ゲート絶縁物/半導体界面をCs+イオンで処理する前又は後に、界面電荷は、例えば、2006年6月27日に付与された「アニールを水素環境に利用して酸化物層を炭化珪素層上に製作する方法」という名称の本出願と同一の本出願人に譲渡された米国特許第7,067,176号明細書、「炭化珪素層上での酸化物層の成長の方法」という名称の2004年7月27日に付与された米国特許第6,767,843号明細書、及び2003年8月26日に付与された「酸化物層を炭化珪素層上でNOアニールする方法」という名称の米国特許第6,610,366号明細書に説明されているように、例えば、ゲート酸化物をNO、NO2、N2O、及び/又は水素でアニールすることによって低減することができ、これらの特許の開示内容は、引用により本明細書に組み込まれている。
ゲート接点20が、ゲート絶縁層18上に形成される。ゲート接点20は、例えば、モリブデン、ホウ素ドープポリシリコン、及び/又は蒸発アルミニウムを含むことができる。ホウ素でドープされたポリシリコンは、デバイスの閾値電圧を望ましいレベルに調節するのを補助するために使用することができる。n型不純物を含む他の不純物を有するドープされたポリシリコンは、ゲート接点20として使用することができる。一部の実施形態において、処理の熱収支は、懸念事項になる場合がある。このような場合に、蒸発アルミニウムの使用は、熱収支を低減するのを補助することができる。ニッケルソース/ドレイン接点22、24をソース/ドレイン領域16上に構成することができる。特に、n+ソース/ドレイン領域16上に形成されたニッケル接点22、24は、焼結なしにオーミック挙動を示すことができる。
図2をここで参照すると、本発明の一部の実施形態による垂直パワーMOSFET30が示されている。垂直炭化珪素MOSFETは、通常は単位セルにおいて反復される。例示しやすいように、単一の単位セル垂直MOSFETを説明する。
図2で分るように、本発明の実施形態によるMOSFET30は、n+単結晶炭化珪素基板32を含むことができる。n炭化珪素ドリフト層34が、基板32の第1の面上に与えられる。ドリフト層34のドーピング及び厚みは、デバイスの望ましい遮断電圧を考慮することによって判断することができる。例えば、高電圧デバイスに関して、ドリフト層34は、約5μmから約100μmの厚みと、約8×1015から1x1016cm-3のドーピング濃度とを有することができる。第1及び第2の注入されたpウェル36が、n型層34内に形成される。pウェル36は、注入されたアルミニウムを使用して構成することができ、従って、約1×1017から1x1019cm-3のドーパント濃度になる。特定の実施形態において、pウェル36は、約1×1018cm-3のドーパント濃度を有することができる。p+炭化珪素の注入された接点領域38も、pウェル36内に与えることができる。注入された接点領域38は、例えば、約1×1020cm-3のドーパント密度を有する領域38を生成するために、ホウ素及び/又はアルミニウムのような受容体イオンの注入によって構成することができる。特に、注入されたアルミニウムは、SiC内のアルミニウムのより低い拡散係数のために、接点領域38により適切とすることができる。
第1及び第2のn+ソース領域40が、接点領域38の近くのpウェル36内に与えられる。注入されたソース領域40は、例えば、約1×1019cm-3又はそれよりも大きいドーパント密度を有する領域40を生成するためにドナーイオンの注入によって構成することができる。
n型炭化珪素JFET領域41が、n+ソース領域40に隣接している。JFET領域41は、p型ウェル36内のチャネル領域43によりソース領域40から離間している。n型層34まで延びるJFET領域41は、ドリフト層34と類似のドーパント濃度を有することができる。しかし、一部の実施形態において、JFET領域41は、ドリフト層34よりも高いドーパント濃度を有するようにn型不純物と共に注入することができる。例えば、JFET領域41は、約1×1016から約1×1017cm-3のドーパント密度を有するようにドナーイオンと共に注入することができる。選択される実際のドーパント濃度は、デバイスの望ましい作動特性に依存する場合がある。
SiO2のような適切な誘電体のゲート酸化物42が、n+ソース領域40までJFET領域41及びチャネル領域43上に延びる。ゲート酸化物42は、約250オングストロームから約1000オングストロームの厚みを有することができる。特に、ゲート酸化物42は、約300Åの厚みを有することができる。ゲート酸化物42は、上述したようにCs+イオンで処理することができる。
ゲート接点46が、チャネル領域43の反対側でゲート酸化物42上に与えられる。ソース接点44が、n+ソース領域40上に形成される。ソース接点44は、n+ソース領域をpウェル領域36に短絡させるためにp+接触領域38上にも形成される。pウェル領域36は、ソース領域40、ウェル領域36、及びドリフト層34によって形成された寄生的なnpnトランジスタを低減し及び/又はトランジスタをオンにすることを防止するために比較的高度にドープすることができる。例えば、pウェル領域36は、約1×1015cm-3から約1×1018cm-3又はそれよりも大きいドーパント濃度を有することができる。ドレイン接点48が、p型ウェル36の反対側の基板32の面上に与えられる。ドレイン接点48は、例えば、ニッケルを使用して構成することができる。
図3A及び図3Bは、本発明の一部の実施形態による酸化物/半導体界面の処理を概略的に示すバンド図である。図3Aを参照すると、複数の負の固定電荷52が、炭化珪素層14とSiO2層18の間の界面50で存在する。図3Bを参照すると、上述したようにCs+イオンによるSiC/SiO2界面50の処理後に、複数のCs+イオンが、界面50の近くの酸化物層18に存在する。Cs+イオン54は、負の固定電荷52から延びる力線を終端させ、従って、炭化珪素層14内に形成された反転層内の移動電荷キャリアに及ぼす負の固定電荷の影響が減少する。
図4は、一部の実施形態によって処理されたSiC/SiO2サンプルのラザフォード後方散乱スペクトル(RB)信号60のグラフである。模擬RB信号61も示されている。図4のグラフにおいて解析したサンプルは、Cs+イオンを800℃の温度で0.5時間掛けて350Åの厚みの二酸化珪素層に拡散させることによって形成された。差込図は、Cs+ピークを示している。RBS解析により、約3.6×1014cm-2個のCs原子の総量が酸化物に組み込まれたことを見ることができる。これらのCs原子の何らかの部分が正に帯電したイオンであったと考えられる。図4のグラフの下のx軸は、エネルギチャネル数(単位を有していない)であるが、エネルギに変換することができる(上側のx軸)。ピークが含むエネルギは、要素の原子質量及びサンプルにおける深さに依存する。この場合に、O面ピークは、酸素がセシウムより軽いのでCsピークより低いエネルギで出現する。ピーク下の領域は、サンプル内の要素の量に対応する。
図5は、本発明の一部の実施形態によって形成された横方向MOSFETデバイスに対して室温で測定されたチャネル移動度とゲート電圧のグラフ62、並びにNOアニールを使用して従来の技術によって形成されたMOSFETデバイスのチャネル移動度とゲート電圧のグラフ64である。3MV/cmの代表的な作動電界で、本明細書に説明する方法で形成されたデバイスの移動度は、従来のデバイスの約2倍である。特に、一部の実施形態によって形成されたデバイスは、40cm2/V−sを超えるチャネル移動度を示すことができる。
図6は、本発明の一部の実施形態によって形成されたMOSFETデバイスの電流−電圧伝達特性のグラフである。移動度が高くなると、典型的に、閾値電圧が低くなり、好ましくない場合があるMOSFETデバイスの常時オフの挙動の傾向が生じる。しかし、図6に示すように、本発明の一部の実施形態によって形成されたデバイスは、正の閾値電圧を有することができる。
一部の実施形態による方法が図7に示されている。図7に示すように、ブロック100において、絶縁層を半導体層上に与える。半導体層は、2H、4H、6H、15R、又は3Cポリタイプを有する炭化珪素層、アモルファスシリコン層、ポリシリコン層、又は窒化ガリウム層とすることができる。絶縁層は、例えば、上述したように、乾燥O2での酸化段階、次に、湿潤O2での再酸化(ReOx)を含む多段酸化工程を使用して成長させる酸化物層とすることができる。一部の実施形態において、酸化物層は、炭化珪素層の熱酸化によって構成することができる。更に別の実施形態において、酸化物層は、熱成長ではなく堆積させることができる。例えば、酸化物層は、化学気相堆積(CVD)処理を使用して堆積させることができる。
絶縁層形成後に、セシウム拡散ソースを酸化物層上に堆積させることができる(ブロック102)。例えば、絶縁層を含む半導体層は、約95℃の温度で10分間にわたって0.1M CsCl溶液中で沸騰させることができ、CsClを酸化物層上に堆積させる。
最後に、セシウムイオンを絶縁層の中に拡散させることができ、特に、半導体層を高温でアニールすることによって絶縁体/半導体界面に拡散させることができる(ブロック104)。特に、拡散アニールは、700℃から1000℃の温度で約0.5時間から約3時間にわたって行うことができる。特定の実施形態において、拡散アニールは、800℃の温度で1時間にわたって行うことができる。
更に別の実施形態による方法が図8に示されている。図8に示すように、ブロック200において、絶縁層を半導体層上に与える。半導体層は、2H、4H、6H、15R、又は3Cポリタイプを有する炭化珪素層、アモルファスシリコン層、ポリシリコン層、又は窒化ガリウム層とすることができる。絶縁層は、例えば、上述したように、乾燥O2での酸化段階、次に、湿潤O2での再酸化(ReOx)を含む多段酸化工程を使用して成長させる酸化物層とすることができる。一部の実施形態において、絶縁層は、半導体層の熱酸化によって構成することができる。更に別の実施形態において、酸化物層は、熱成長ではなく堆積させることができる。例えば、酸化物層は、化学気相堆積(CVD)処理を使用して堆積させることができる。
絶縁層を窒化して窒素を酸化物層に導入することができる(ブロック202)。窒化は、絶縁層の形成中又はその後に行うことができ、かつ例えば窒素を含む環境中で絶縁を形成し及び/又は絶縁層を窒素を含む環境中でアニールすることによって行うことができる。例えば、絶縁層は、例えば、先に参照した米国特許第7,067,176号明細書、米国特許第6,767,843号明細書、及び/又は米国特許第6,610,366号明細書に説明されているように、NO、NO2、及び/又はN2Oを含む環境中でアニールすることができる。
絶縁層形成後に、セシウム拡散ソースを酸化物層上に堆積させることができる(ブロック204)。例えば、絶縁層を含む半導体層は、約95℃の温度で10分間にわたって0.1M CsCl溶液中で沸騰させることができ、CsClを酸化物層上に堆積させる。
最後に、セシウムイオンを絶縁層の中に拡散させることができ、特に、半導体層を高温でアニールすることによって絶縁体/半導体界面に拡散させることができる(ブロック206)。特に、拡散アニールは、700℃から1000℃の温度で約0.5時間から約3時間にわたって行うことができる。特定の実施形態において、拡散アニールは、800℃の温度で1時間にわたって行うことができる。
絶縁層の窒化は、絶縁層内へのセシウムイオンの拡散前又は後に行うことができることは認められるであろう。
図面及び本明細書において本発明の典型的な実施形態を開示し、特定の用語を使用したが、一般的かつ説明的な意味においてのみ使用しており、限定を目的としたものではなく、本発明の範囲は、以下に特許請求の範囲で定められる。
12 基板
14 エピタキシャル層
16 ソース/ドレイン領域
20 ゲート接点
22、24 ニッケル接点

Claims (9)

  1. 半導体構造を形成する方法であって、
    絶縁層を半導体層上に与える段階と、
    セシウムイオン源を前記絶縁層上に堆積させる段階と、
    セシウムイオンを前記セシウムイオン源から前記絶縁層の中に拡散させる段階と、
    を含み、
    セシウムイオンを前記絶縁層の中に拡散させる段階は、該絶縁層をアニールする段階を含み、
    前記セシウムイオン源を堆積させる段階は、前記絶縁層をCsCl溶液中で沸騰させる段階を含
    前記絶縁層を形成する段階は、該絶縁層を形成する段階、及び窒素を含む環境中で該絶縁層をアニールする段階を含み、前記絶縁層上に前記セシウムイオン源を堆積させる前に前記絶縁層を窒化し、
    セシウムイオンを前記絶縁層の中に拡散させる段階は、セシウムイオンを前記窒化した絶縁層の中に拡散させる段階を含む、
    ことを特徴とする方法。
  2. セシウムイオンを前記絶縁層の中に拡散させる段階は、セシウムイオンを該絶縁層と前記半導体層の間の界面に拡散させる段階を含むことを特徴とする請求項1に記載の方法。
  3. 前記絶縁層をCsCl溶液中で沸騰させる段階は、該絶縁層を0.1Mから1MのCsCl水溶液中で90℃から100℃の温度で1分から60分にわたって沸騰させる段階を含むことを特徴とする請求項1に記載の方法。
  4. 前記絶縁層をアニールする段階は、該絶縁層を700℃から1000℃の間の温度でアニールする段階を含むことを特徴とする請求項1に記載の方法。
  5. 前記半導体層は、炭化珪素を含み、前記絶縁層は、二酸化珪素を含むことを特徴とする請求項1に記載の方法。
  6. 電界効果トランジスタデバイスを形成する方法であって、
    半導体層を与える段階と、
    前記半導体層にチャネル領域を定める離間したソース領域及びドレイン領域を該半導体層に形成する段階と、
    前記チャネル領域にわたって前記半導体層上に絶縁層を与える段階と、
    セシウムイオン源を前記絶縁層上に堆積させる段階と、
    セシウムイオンを前記セシウムイオン源から前記絶縁層の中に拡散させる段階と、
    ゲート電極を前記絶縁層上に形成する段階と、
    ソース接点を前記ソース領域上に形成する段階と、
    を含み、
    セシウムイオンを前記絶縁層の中に拡散させる段階は、該絶縁層をアニールする段階を含み、
    前記セシウムイオン源を堆積させる段階は、前記絶縁層をCsCl溶液中で沸騰させる段階を含
    前記絶縁層を形成する段階は、該絶縁層を形成する段階、及び窒素を含む環境中で該絶縁層をアニールする段階を含み、前記絶縁層上に前記セシウムイオン源を堆積させる前に前記絶縁層を窒化し、
    セシウムイオンを前記絶縁層の中に拡散させる段階は、セシウムイオンを前記窒化した絶縁層の中に拡散させる段階を含む、
    ことを特徴とする方法。
  7. セシウムイオンを前記絶縁層の中に拡散させる段階は、セシウムイオンを該絶縁層と前記半導体層の間の界面に拡散させる段階を含むことを特徴とする請求項に記載の方法。
  8. 前記絶縁層をCsCl溶液中で沸騰させる段階は、該絶縁層を0.1MのCsCl水溶液中で95℃の温度で10分にわたって沸騰させる段階を含むことを特徴とする請求項に記載の方法。
  9. 前記半導体層は、炭化珪素を含み、前記絶縁層は、二酸化珪素を含むことを特徴とする請求項に記載の方法。
JP2014523931A 2011-08-03 2012-06-22 セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成 Active JP6052911B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/196,994 2011-08-03
US13/196,994 US9984894B2 (en) 2011-08-03 2011-08-03 Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
PCT/US2012/043699 WO2013019334A1 (en) 2011-08-03 2012-06-22 Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions

Publications (2)

Publication Number Publication Date
JP2014527717A JP2014527717A (ja) 2014-10-16
JP6052911B2 true JP6052911B2 (ja) 2016-12-27

Family

ID=47627189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523931A Active JP6052911B2 (ja) 2011-08-03 2012-06-22 セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成

Country Status (4)

Country Link
US (1) US9984894B2 (ja)
EP (1) EP2740148B1 (ja)
JP (1) JP6052911B2 (ja)
WO (1) WO2013019334A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6189131B2 (ja) * 2013-08-01 2017-08-30 株式会社東芝 半導体装置およびその製造方法
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
US10910481B2 (en) * 2014-11-05 2021-02-02 Cree, Inc. Semiconductor device with improved insulated gate
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
WO2016132987A1 (ja) * 2015-02-20 2016-08-25 住友電気工業株式会社 炭化珪素半導体装置
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
US9324807B1 (en) * 2015-07-10 2016-04-26 United Silicon Carbide, Inc. Silicon carbide MOSFET with integrated MOS diode
CN107170672A (zh) * 2017-05-18 2017-09-15 上海先进半导体制造股份有限公司 Vdmos的栅氧生长方法
US11121235B2 (en) 2018-07-25 2021-09-14 National Tsing Hua University Structure and a manufacturing method of a MOSFET with an element of IVA group ion implantation
US11462625B2 (en) 2020-02-20 2022-10-04 Asahi Kasel Microdevices Corporation Semiconductor device having fluorine in the interface regions between the gate electrode and the channel
EP3931862B1 (en) 2020-03-17 2022-10-05 Hitachi Energy Switzerland AG Insulated gate structure, wide bandgap material power device with the same and manufacturing method thereof
US11843061B2 (en) * 2020-08-27 2023-12-12 Wolfspeed, Inc. Power silicon carbide based semiconductor devices with improved short circuit capabilities and methods of making such devices
CN112701117A (zh) * 2020-12-28 2021-04-23 浙江华泉微电子有限公司 一种集成射频、静电防护器件的火工品换能元
US20250220982A1 (en) * 2023-12-28 2025-07-03 Wolfspeed, Inc. Monolithic bidirectional jfet switch
CN120730783B (zh) * 2025-08-19 2025-12-02 杭州谱析光晶半导体科技有限公司 一种抗短沟道效应的超短沟道mosfet结构及其制造工艺

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2115567B1 (de) 1971-03-31 1972-11-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung E.V., Sitz München, 8000 München Verfahren zur Dotierung von Siliziumdioxid-Schichten auf Silizium mit Fremdstoffen
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
CA1075437A (en) 1975-07-28 1980-04-15 Malcolm E. Washburn Porous silicon oxynitride refractory shapes
US4048350A (en) 1975-09-19 1977-09-13 International Business Machines Corporation Semiconductor device having reduced surface leakage and methods of manufacture
JPS5530888A (en) * 1978-08-17 1980-03-04 Plessey Handel Investment Ag Method of forming semiconductor field effect structure
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4978631A (en) 1986-07-25 1990-12-18 Siliconix Incorporated Current source with a process selectable temperature coefficient
JPS648633A (en) 1987-07-01 1989-01-12 Hitachi Ltd Semiconductor device
US4958204A (en) 1987-10-23 1990-09-18 Siliconix Incorporated Junction field-effect transistor with a novel gate
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US5030600A (en) 1988-10-06 1991-07-09 Benchmark Structural Ceramics Corp. Novel sialon composition
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
AU638812B2 (en) * 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device
JPH0718056B2 (ja) 1990-04-27 1995-03-01 株式会社コロイドリサーチ 酸窒化物セラミックスファイバーの製造方法
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
EP0460287A1 (de) * 1990-05-31 1991-12-11 Siemens Aktiengesellschaft Neuartige Chalkopyrit-Solarzelle
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JP3494304B2 (ja) 1993-02-01 2004-02-09 富士ゼロックス株式会社 薄膜半導体装置の製造方法
JP2531572B2 (ja) 1993-08-09 1996-09-04 東芝セラミックス株式会社 石英ガラスの酸窒化方法および表面処理方法
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
JPH07221038A (ja) 1994-02-04 1995-08-18 Matsushita Electron Corp 熱処理炉
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6130160A (en) 1996-10-02 2000-10-10 Micron Technology, Inc. Methods, complexes and system for forming metal-containing films
US6091077A (en) 1996-10-22 2000-07-18 Matsushita Electric Industrial Co., Ltd. MIS SOI semiconductor device with RTD and/or HET
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型mosfetおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Mosfetの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形fetの製造方法および炭化けい素縦形fet
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US5986305A (en) * 1998-03-30 1999-11-16 Texas Instruments - Acer Incorporated Semiconductor device with an inverse-T gate lightly-doped drain structure
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
JP2000201050A (ja) 1998-11-02 2000-07-18 Ngk Insulators Ltd 表面弾性波装置用基板およびその製造方法
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6261976B1 (en) 1999-03-18 2001-07-17 Chartered Semiconductor Manufacturing Ltd. Method of forming low pressure silicon oxynitride dielectrics having high reliability
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4531164B2 (ja) 1999-08-23 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6524877B1 (en) 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US7148153B2 (en) 2000-06-20 2006-12-12 Agere Systems Inc. Process for oxide fabrication using oxidation steps below and above a threshold temperature
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6500717B2 (en) 2000-12-01 2002-12-31 Agere Systems Inc. Method for making an integrated circuit device with dielectrically isolated tubs and related circuit
US6707011B2 (en) 2001-04-17 2004-03-16 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US6600138B2 (en) 2001-04-17 2003-07-29 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US6632747B2 (en) 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
EP1271636A1 (en) 2001-06-22 2003-01-02 Infineon Technologies AG Thermal oxidation process control by controlling oxidation agent partial pressure
US6559068B2 (en) 2001-06-28 2003-05-06 Koninklijke Philips Electronics N.V. Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
JP4176523B2 (ja) * 2003-03-25 2008-11-05 独立行政法人科学技術振興機構 半導体装置の製造方法および半導体装置
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP4713078B2 (ja) * 2003-12-15 2011-06-29 シャープ株式会社 半導体装置の製造方法および半導体装置
US7045862B2 (en) 2004-06-11 2006-05-16 International Business Machines Corporation Method and structure for providing tuned leakage current in CMOS integrated circuit
JP4490336B2 (ja) * 2005-06-13 2010-06-23 シャープ株式会社 半導体装置およびその製造方法
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
KR20090116702A (ko) * 2007-01-09 2009-11-11 맥스파워 세미컨덕터 인크. 반도체 디바이스
US20100123140A1 (en) * 2008-11-20 2010-05-20 General Electric Company SiC SUBSTRATES, SEMICONDUCTOR DEVICES BASED UPON THE SAME AND METHODS FOR THEIR MANUFACTURE
JP5610492B2 (ja) * 2009-12-16 2014-10-22 国立大学法人 奈良先端科学技術大学院大学 SiC半導体素子およびその作製方法
US20120019284A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor

Also Published As

Publication number Publication date
WO2013019334A1 (en) 2013-02-07
US20130034941A1 (en) 2013-02-07
JP2014527717A (ja) 2014-10-16
EP2740148B1 (en) 2018-12-19
EP2740148A1 (en) 2014-06-11
US9984894B2 (en) 2018-05-29
EP2740148A4 (en) 2015-03-18

Similar Documents

Publication Publication Date Title
JP6052911B2 (ja) セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成
JP5306193B2 (ja) p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
JP5603008B2 (ja) 大きな反転層移動度を有するSiCMOSFETの形成方法
JP6032831B2 (ja) SiC半導体装置及びその製造方法
WO2007086196A1 (ja) 炭化珪素半導体装置の製造方法
US6559068B2 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
JPWO2010103820A1 (ja) 炭化珪素半導体装置の製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2014222735A (ja) 半導体装置及びその製造方法
JP2017507489A (ja) 炭化ケイ素半導体装置およびその製造方法
WO2015015672A1 (ja) 炭化珪素半導体装置及びその製造方法
KR101915916B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP6090986B2 (ja) SiC半導体装置及びその製造方法
TW201044587A (en) Mosfet and method for manufacturing mosfet
JP2014222734A (ja) 半導体装置及びその製造方法
JP2013247141A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150311

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161124

R150 Certificate of patent or registration of utility model

Ref document number: 6052911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250