JP5070030B2

JP5070030B2 - 半導体装置

Info

Publication number: JP5070030B2
Application number: JP2007329586A
Authority: JP
Inventors: 篤志広瀬; 英明宍戸
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-12-27
Filing date: 2007-12-21
Publication date: 2012-11-07
Anticipated expiration: 2027-12-21
Also published as: KR20080061291A; US7923800B2; CN101211931B; JP2008182214A; CN101211931A; US20080156368A1; KR101369863B1

Description

本発明は、光電変換素子を有する半導体装置に関する。

一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用いられている。

特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行われている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている。

また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。

このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダイオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路としては、例えばカレントミラー回路が用いられる（例えば特許文献１参照）。

また、半導体集積回路において、製造時や使用時に発生した静電気により、電極、半導体素子が破壊されたり、半導体素子の信頼性が低下するという問題がある。半導体素子や電極が静電破壊されるのを防止するために、半導体素子と共に、端子に接続される保護回路を作製し、保護回路により、端子に発生した高電位が半導体素子に印加されることを防いでいる。
特許第３４４４０９３号公報

しかしながら、従来の光センサには、静電破壊から保護する対策が講じられていない。また、保護回路を設けると、光センサの出力に影響があり、更に光センサ自体が大きくなる等の問題がある。

上記の問題点を鑑み、本発明は、光センサとして機能する半導体装置の静電破壊を防止することを課題とする。また、本発明は、半導体装置のサイズを大きくせずに、静電破壊を防止することも課題とする。

本発明は、光電変換素子、および光電変換素子の出力が入力される回路を有し、光センサとして機能することが可能な半導体装置である。本発明は光センサとして実質的に機能する部分よりも、静電破壊が生じやすい部分を設け、光センサ部に静電破壊が生ずることを回避するものである。

本発明の半導体装置の１つは、光電変換素子と、光電変換素子に電気的に接続された回路と、光電変換素子に電気的に接続された第１の端子と、回路に電気的に接続された第２の端子とを有し、第１の端子、および第２の端子に隣接して形成され、かつ光電変換素子および回路に電気的に接続されていない導電膜を有し、導電膜は、前記第１の端子および前記第２の端子よりも面積が大きいことを特徴とする。また、この導電膜の面積は、第１の端子または第２の端子のうち面積が大きい方の２倍以上の面積であることが好ましい。なお、本明細書中における面積とは、上面の面積を意味する。

光電変換素子または回路に電気的に接続される端子よりも面積が大きい導電膜を、端子に隣接して形成することで、導電膜で静電破壊が起こる確率が端子よりも高くなる。この導電膜で静電破壊が起こった場合でも、この導電膜は端子、光電変換素子および回路のいずれにも電気的に接続されていないため、端子、光電変換素子および回路などが静電破壊することがない。導電膜（ダミー電極）がフローティング状態であると、この導電膜中に電荷を蓄積することができる。また、プリント配線基板（ＰｒｉｎｔｅｄＣｉｒｃｕｉｔＢｏａｒｄ：ＰＣＢ）などの基板に導電膜を電気的に接続すると、導電膜に電荷が蓄積された場合、その基板に電荷を逃がすことができる。

絶縁膜を介して回路に重なるように導電膜を設けることで、半導体装置のサイズを大きくすることなく、静電破壊を防止することができる。

また、導電膜を反射性の膜で、光電変換素子の光電変換層と重なるように形成することができる。この場合、導電膜が反射板として機能する。よって、導電膜により、光電変換層を透過した光を反射させることができるため、光電変換素子の光電変換の効率を上げることができる。

本発明では、導電膜という簡単な構成の手段により光電変換素子を有する半導体装置の静電破壊を防止することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１を用いて、本発明の半導体装置を説明する。図１は本発明の半導体装置の構成例を示す回路図である。本実施の形態では、光電変換素子としてフォトダイオード、光電変換素子に接続される回路としてカレントミラー回路を有する半導体装置の例を説明する。

図１に示すように、本実施の形態の半導体装置１００は、フォトダイオード１０３、フォトダイオード１０３に電気的に接続されたカレントミラー回路１０１を有する。カレントミラー回路１０１はフォトダイオード１０３の出力を増幅するための回路であり、参照側のトランジスタ１０４と出力側のトランジスタ１０５によって構成される。図１ではトランジスタ１０４及びトランジスタ１０５はｎチャネル型トランジスタとしている。カレントミラー回路１０１の出力側のトランジスタおよび参照側のトランジスタを共に、ｐチャネル型のトランジスタで構成することもできる。

また、半導体装置１００は電源（バイアス電源）に接続される２つの端子（第１の端子１１１、第２の端子１１２）を有する。第１の端子１１１は、電源の高電圧電位に接続される高電圧電位（Ｖ_ＤＤ）接続用電極であり、第２の端子１１２は、電源の低電圧電位に接続される低電圧電位（Ｖ_ＳＳ）接続用電極である。

図１に示す半導体装置の動作方法を説明する。第１の端子１１１を電源の高電圧電位Ｖ_ＤＤに接続し、第２の端子１１２を電源の低電圧電位Ｖ_ＳＳに接続する。カレントミラー回路１０１の参照側のトランジスタ１０４と出力側のトランジスタ１０５のゲートに、同じ電圧Ｖｇａｔｅが加わることで、参照側のトランジスタ１０４に流れる電流Ｉを基準として、出力側のトランジスタ１０５に流れる電流を制御する。トランジスタ１０４に流れる電流Ｉは、フォトダイオード１０３で検出された電流に対応するため、トランジスタ１０５に流れる電流を検出することで、フォトダイオード１０３の出力電流を検出できる。

なお、図１では出力側のトランジスタ１０５は１つのトランジスタで示したが、出力側のトランジスタ１０５は複数のトランジスタで構成してもよく、参照側のトランジスタ１０４のゲートに複数の出力側のトランジスタ１０５のゲートが接続されている。出力側のトランジスタの数に応じてフォトダイオード１０３の出力電流（光電流）が増幅される。例えば、フォトダイオード１０３の出力を１００倍にする場合、トランジスタ１０４を１個に対して、トランジスタ１０５を１００個並列接続すればよい。

また、図１では参照側のトランジスタ１０４は１つのトランジスタで示したが、参照側のトランジスタ１０４は複数のトランジスタで構成してもよく、出力側のトランジスタ１０５のゲートに複数の参照側のトランジスタ１０４のゲートが接続されている。参照側のトランジスタの数に応じてフォトダイオード１０３の出力電流（光電流）が減衰される。例えば、フォトダイオード１０３の出力を１／１００倍にする場合は、トランジスタ１０５を１個に対して、トランジスタ１０４を１００個並列に接続すればよい。

図２に、図１の半導体装置１００のレイアウト例を示す平面図を示す。図３に、半導体装置１００の断面構成を説明する図を示す。図２、図３において、図１と同じ符号は同じ構成要素を示す。図３は、図２の切断線Ａ―Ａ’による断面図に対応している。図３において、ｂ−ｃ間に、第１の端子１１１およびフォトダイオード１０３の断面構造が図示され、ｄ−ｅ間にカレントミラー回路１０１の断面構造が図示され、ｆ−ｇ間に第２の端子１１２の断面構造が図示されている。

図２に示すように、カレントミラー回路１０１、フォトダイオード１０３、第１の端子１１１および第２の端子１１２が矩形の領域内に配置されている。カレントミラー回路１０１は、１つの参照側のトランジスタ１０４および複数の出力側のトランジスタ１０５を有する。

図２に示すように、半導体装置１００には、カレントミラー回路１０１と第１の端子１１１を電気的接続するための配線１２１、カレントミラー回路１０１と第２の端子１１２を電気的接続するための配線１２２、およびフォトダイオード１０３とカレントミラー回路１０１を電気的に接続するための配線１３３が設けられている。

さらに、半導体装置１００には、第１の端子１１１および第２の端子１１２に隣接し、導電膜でなるダミー電極１１０が、カレントミラー回路１０１、フォトダイオード１０３に重なるように配置される。かつダミー電極１１０は、第１の端子１１１および第２の端子１１２に隣接するように形成され、第１の端子１１１および第２の端子１１２よりも大きい。ダミー電極１１０は導電膜で形成されており、カレントミラー回路１０１及びフォトダイオード１０３に電気的に接続されていない電極である。すなわち、ダミー電極１１０は図１に示す回路に接続されていない、電位がフローティング状態の導電膜である。このダミー電極１１０により、半導体装置１００が静電破壊することを防止する。

図３は、カレントミラー回路１０１をトップゲート型のｎチャネル型薄膜トランジスタ（ＴＦＴ）で構成した場合の半導体装置１００の構成例を示す断面図である。図３では、トランジスタ１０４及び１０５は、１つのチャネル形成領域を含む構造（本明細書では「シングルゲート構造」という）のＴＦＴの例を示しているが、いずれか一方をチャネル形成領域が複数ある構造（マルチチャネル構造）にすることもできる。マルチチャネル構造とすることで、オン電流値のバラツキを低減することができる。

また、オフ電流値を低減するため、トランジスタ１０４またはトランジスタ１０５に低濃度ドレイン（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ（ＬＤＤ））領域を設けてもよい。ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入によるトランジスタの劣化を防ぐという効果がある。

また、ホットキャリアによるオン電流値の低下を防ぐため、トランジスタ１０４またはトランジスタ１０５において、ゲート絶縁膜を介してゲート電極がＬＤＤ領域と重ねる構造（本明細書では「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎＯｖｅｒｌａｐｐｅｄＬＤＤ）構造」と呼ぶ。）としてもよい。

トランジスタ１０４またはトランジスタ１０５をＧＯＬＤ構造とすることでドレイン領域近傍の電界集中を緩和するため、ゲート電極がＬＤＤ領域と重ならない構造のトランジスタよりもホットキャリア注入によるトランジスタの劣化を防ぐ効果が高い。

またカレントミラー回路１０１を形成するトランジスタ１０４及びトランジスタ１０５は、トップゲート型ＴＦＴだけでなく、ボトムゲート型ＴＦＴ、例えば逆スタガ型ＴＦＴでもよい。

図３に示すように、カレントミラー回路１０１のトランジスタ１０４、１０５は、下地膜として機能する絶縁層２０１を介して、基板２００上に形成されている。基板２００は、ガラス基板、プラスチック基板などを用いることができる。後述するが基板２００は、トランジスタ１０４、１０５を製造するときとは、異なる基板とすることができる。

絶縁層２０１上には、カレントミラー回路１０１を第１の端子１１１に電気的に接続する配線１２１、カレントミラー回路１０１を第２の端子１１２に電気的に接続する配線１２２、およびカレントミラー回路１０１をフォトダイオード１０３に電気的に接続する配線１２３が形成されている。これら配線１２１〜１２３は、トランジスタ１０４、１０５のゲート電極またはゲート配線と同じ導電膜から同じ処理により形成される。

トランジスタ１０４、１０５のゲート電極、および配線１２１〜１２３を覆うように絶縁層２０７が形成されている。絶縁層２０７は層間絶縁膜として機能する。

絶縁層２０７上に、トランジスタ１０４、１０５のソース電極およびドレイン電極、カレントミラー回路１０１を第１の端子１１１に電気的に接続するための配線１３１、カレントミラー回路１０１を第２の端子１１２に電気的に接続するための配線１３２、並びにフォトダイオード１０３とカレントミラー回路１０１を電気的に接続するための配線１３３が形成されている。これら配線１３１〜１３３は同じ導電膜から同じ処理により形成される。

さらに、絶縁層２０７上には、フォトダイオード１０３として機能する光電変換層１４０が形成されている。光電変換層１４０はＰＩＮ接合を有する半導体層でなる。図３の光電変換層１４０では、絶縁層２０７側から、ｐ型半導体層１４０ｐ、ｉ型半導体層１４０ｉ、ｎ型半導体層１４０ｎが順次積層された半導体層である。光電変換層１４０のｐ型半導体層１４０ｐは、配線１３３に接して形成されている。この構造により、配線１３３および配線１２３を介して、フォトダイオード１０３とカレントミラー回路１０１が電気的に接続される。

配線１３１〜１３３および光電変換層１４０（フォトダイオード１０３）を覆って、絶縁層２０８が形成されている。絶縁層２０８は、フォトダイオード１０３およびカレントミラー回路１０１の表面を封止する封止層である。

絶縁層２０８上に、ダミー電極１１０、第１の端子１１１および第２の端子１１２が形成されている。図３の半導体装置１００において、ダミー電極１１０、第１の端子１１１および第２の端子１１２以外の導電層は、半導体装置１００を構成する絶縁層（絶縁層２０１、２０７、２０８）により、表面に露出されないように構成されている。ダミー電極１１０、第１の端子１１１および第２の端子１１２は同じ導電膜から同じ処理により形成される。

第１の端子１１１は、配線１３１、配線１２１を介してカレントミラー回路１０１に電気的に接続される。第２の端子１１２は、配線１３２、配線１２２を介してカレントミラー回路１０１に電気的に接続される。ダミー電極１１０は、第１の端子１１１および第２の端子１１２に隣接するように形成され、第１の端子１１１および第２の端子１１２よりも大きい。また、ダミー電極１１０は、半導体装置１００のいずれの配線や電極とも電気的に接続されていない。

このように、ダミー電極１１０を第１の端子１１１および第２の端子１１２に隣接して形成し、かつ、ダミー電極１１０の面積を第１の端子１１１および第２の端子１１２よりも大きくすることで、ダミー電極１１０で静電破壊が起こる確率を第１の端子１１１および第２の端子１１２よりも高くすることができる。また、ダミー電極１１０の面積は、第１の端子１１１または第２の端子１１２のうち面積が大きい方の２倍以上の面積であることが好ましい。仮に、ダミー電極１１０で静電破壊が起きても、ダミー電極１１０は、カレントミラー回路１０１、フォトダイオード１０３、第１の端子１１１および第２の端子１１２のいずれにも電気的に接続されていないため、半導体装置１００が静電破壊することを防止することができる。

図２のレイアウト例では、ダミー電極１１０を光電変換層１４０（フォトダイオード１０３）と重ねて形成しているので、光を反射する導電膜でダミー電極１１０を形成することで、光電変換層１４０を透過した光を反射させる反射板として機能させることができる。反射板を設けることで、ダミー電極１１０での反射光を光電変換層１４０に戻すことができるため、光電変換層１４０の変換効率を向上させることができる。

なお、ダミー電極１１０を反射板として機能させることで、光電変換層１４０に入射する入射光と、ダミー電極１１０での反射光が干渉し、光電変換効率を低下させてしまう場合がある。このような場合には、ダミー電極１１０が光電変換層１４０と重ならないように形成することが好ましい。この場合の、半導体装置１００のレイアウト例を図４に示す。

図４と図２のレイアウト例は、ダミー電極の形状が異なる他は、構成は共通である。図４のダミー電極１５０はフォトダイオード１０３を覆わないように形成され、ダミー電極１５０によってフォトダイオード１０３（光電変換層１４０）を透過した光を反射しないようにしている。

次に、図３、および図５〜図７を用いて、図２および図４に示すレイアウトを有する半導体装置１００の作製方法を説明する。

まず、基板２００上にカレントミラー回路１０１を形成する。例えば、基板２００として、ガラス基板の一つであるＡＮ１００を用いることができる。

図５（Ａ）に示すように、基板２００の上面に下地絶縁層となる絶縁層２０１（膜厚５０〜２００ｎｍ）を形成する。絶縁層２０１として窒素を含む酸化珪素膜（膜厚５０〜１５０ｎｍ）を形成する。例えば、ＣＶＤ法で窒化珪酸化珪素膜を５０ｎｍ、さらにこの窒化酸化珪素膜よりも窒素濃度が低く酸素濃度が高い酸化窒化珪素膜を１００ｎｍ積層する。なお、絶縁層２０１は１層でも、２層以上の積層膜でもよい。窒素濃度が高い窒化酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。

次に、絶縁層２０１上にトランジスタ１０４およびトランジスタ１０５の半導体層を形成する。本実施の形態では、絶縁層２０１として酸化珪素膜を形成した後、基板２００を大気にふれさせることなく非晶質珪素膜（膜厚１０ｎｍ〜６０ｎｍ）を形成する。次いで、非晶質珪素膜を結晶化して、結晶性珪素膜を形成する。結晶化方法には、固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法などを用いることができる。例えば、連続発振のＹＶＯ_４レーザの第２高調波を照射し、非晶質珪素膜をレーザ光により完全溶融させてラテラル成長させる。

得られた結晶性珪素膜の表面をオゾン水で処理して薄い酸化膜を形成した後、フォトマスクを用いてレジストからなるマスクを形成し、所望の形状に結晶性珪素膜をエッチング処理して、島状に分離された半導体層１５１および半導体層１５２を形成する（図５（Ａ）参照）。半導体層１５１および半導体層１５２を形成した後、レジストからなるマスクを除去する。

次に、トランジスタ１０４、トランジスタ１０５のしきい値を制御するために半導体層１５１および半導体層１５２に不純物元素（ホウ素またはリン）を微量にドーピングする。なお、このドーピング工程は必要に応じて行えばよい。

次に、フッ酸を含むエッチャントで酸化膜を除去すると同時に半導体層１５１及び半導体層１５２の表面を洗浄した後、絶縁層２０３を形成する。絶縁層２０３はゲート絶縁膜として機能する。例えば、絶縁層２０３として、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。

次に、絶縁層２０３上に導電膜を形成し、この導電膜上にレジストからなるマスクを形成し、このマスクを用いて所望の形状に導電膜をエッチング処理して、ゲート電極１５４およびゲート電極１５５、配線１２１〜１２３を形成する（図５（Ｂ）参照）。

ゲート電極１５４、１５５及び配線１２１〜１２３を構成する導電膜は、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた金属、並びにこれらから選ばれた金属を主成分とする合金および金属化合物でなる膜を用いることができる。導電膜は単層でも積層構造でもよい。例えば、導電膜として、厚さ３０ｎｍ窒化タンタルと、窒化タンタル上に厚さ３７０ｎｍのタングステンを積層した膜を用いることができる。

次いで、ソース領域及びドレイン領域を形成するために、半導体層１５１及び半導体層１５２にｎ型の不純物領域１５６、１５７を形成する。ｎ型の不純物領域１５６、１５７を形成することで、半導体層１５１、１５２にチャネル形成領域１５８、１５９が確定する。（図５（Ｃ）参照）。

次に、図６（Ａ）に示すように絶縁層２０７を形成する。本実施の形態では絶縁層２０７を３層構造とする。まず、ＣＶＤ法により酸化珪素膜を５０ｎｍ形成する。次に、半導体層１５１、１５２にドーピングした不純物を活性化する活性化工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、ＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、炉を用いた熱処理を用いることができる。

２層目に、１層目よりも窒素濃度の高い窒化酸化珪素膜を１０ｎｍの膜厚で形成する。３層目に、９００ｎｍの厚さの酸化珪素膜を形成する。また絶縁層２０７の３層目の膜としてシロキサンを原料にした絶縁膜を形成することも可能である。絶縁層２０７の３層目は必要に応じて形成すればよい。

次いで、レジストからなるマスクを形成し、絶縁層２０７および絶縁層２０３を選択的にエッチングして、コンタクトホールを形成する。そして、レジストからなるマスクを除去する。次いで、スパッタ法で絶縁層２０７上に導電膜を形成し、導電膜上にレジストからなるマスクを形成する。このマスクを用いて導電膜をエッチングして、導電膜を所望の形状に加工し、図６（Ａ）に示すように、配線１３１〜１３３、およびトランジスタ１０４、１０５の電極１３４を形成する。電極１３４はトランジスタのソース電極またはドレイン電極として機能する。

配線１３１〜１３３、および電極１３４を構成する導電膜は単層または積層構造のいずれでもよい。導電膜には、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜の他に、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた金属膜、これら金属の少なくとも１つを主成分とする合金膜、または金属化合物膜を用いることができる。また、導電膜にはアルミニウム膜およびアルミニウム合金膜も用いることができる。

また、配線１３１〜１３３、および電極１３４を覆って、保護導電層を形成してもよい。図６（Ｂ）を用いて、保護導電層の形成方法を説明する。配線１３１〜１３３、および電極１３４を形成した後、保護導電層を構成する導電膜を形成する。エッチング処理により、この導電膜を所望の形状に加工して、図６（Ｂ）に示すように配線１３１〜１３３、および電極１３４を覆う保護導電層１３７を形成する。

保護導電層１３７の材料は、光電変換層１４０をエッチングするガス（またはエッチャント）に対して光電変換層１４０よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護導電層１３７の材料は、光電変換層１４０と反応して合金とならない導電材料であることが好ましい。

例えば、保護導電層１３７には、光電変換層１４０（代表的には非晶質シリコン）と反応して合金になりにくいチタン（Ｔｉ）、モリブデン（Ｍｏ）および用いることができる。アルミニウム膜やアルミニウム合金膜は低抵抗であるため配線１３３を構成する膜として好ましいが、これらの膜は光電変換層１４０を構成する非晶質シリコンと反応してしまう。よって、保護導電層１３７を形成することで、配線１３３を低抵抗であるアルミニウム膜やアルミニウム合金膜で形成することができる。

配線１３１〜１３３、および電極１３４を形成した後、図７に示すように、絶縁層２０７上にＰＩＮ接合を有する光電変換層１４０を形成する。本実施の形態では、ｐ型半導体層１４０ｐ、ｉ型半導体層１４０ｉ及びｎ型半導体層１４０ｎの積層構造の光電変換層１４０を形成する。図７では光電変換層１４０の最下層（ｐ型半導体層１４０ｐ）は配線１３３に接するように形成される。なお、保護導電層１３７を形成する場合は、保護導電層１３７が光電変換層１４０の最下層と接する。

光電変換層１４０は、それぞれの層を構成する半導体層を３層積層して形成し、３層の半導体層をエッチングにより所望の形状に加工することで形成される。ｐ型半導体層１４０ｐは、１３属の不純物元素、例えばホウ素（Ｂ）を含んだアモルファスシリコン膜をプラズマＣＶＤ法により形成すればよい。ｉ型半導体層１４０ｉとしては、例えばプラズマＣＶＤ法でアモルファスシリコン膜を形成すればよい。またｎ型半導体層１４０ｎとしては、１５族の不純物元素、例えばリン（Ｐ）を含むアモルファスシリコン膜を形成してもよいし、アモルファスシリコン膜を形成後、１５族の不純物元素を導入してもよい。

次に、図７に示すように、封止層として絶縁層２０８を形成する。例えば、膜厚１μｍの酸化窒化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。

次いで、絶縁層２０８をエッチングしてコンタクトホールを形成する。次に、絶縁層２０８上に導電膜を形成する。この導電膜をエッチングにより所望の形状に加工し、図３に示すようにダミー電極１１０、第１の端子１１１および第２の端子１１２を形成する。例えば、第１の端子１１１および第２の端子１１２を、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ）膜（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。この積層膜で形成される第１の端子１１１および第２の端子１１２の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。

以上の工程で、光センサとして機能する半導体装置１００が基板２００上に形成される。なお、基板２００上には複数の半導体装置１００が形成されているため、半導体装置１００ごとに分割して、複数の光センサチップとする。光センサチップの大きさは２ｍｍ×１．５ｍｍ程である。本発明のダミー電極１１０を用いることで、このチップサイズを大きくすることなく、半導体装置１００の静電破壊を防止することができる。得られた光センサチップ（半導体装置１００）を他の回路、電源などと電気的に接続するには、第１の端子１１１、第２の端子１１２に、ハンダ、導電性ペースト、バンプ等を形成することで可能である。

また、光センサチップを薄くするために、基板２００を研磨処理または研削処理などにより薄くするのが好ましい。この場合、基板２００を薄くした後に、基板２００を切断する。

また、半導体装置１００の製造時に使用した基板２００を絶縁層２０１から剥離し、半導体装置１００をガラス基板よりも薄く、撓めることのできるブラスチック基板に転置することもできる。この場合、基板２００と絶縁層２０１の間に、剥離が生じやすい剥離層を形成する。ダミー電極１１０、第１の端子１１１、第２の端子１１２を形成した後、剥離層で剥離を生じさせることで、基板２００をフォトダイオード１０３、カレントミラー回路１０１から分離させる。

基板２００と下地の絶縁層２０１を分離した後、接着層により、絶縁層２０１に基板を貼り合わせる。この基板には、プラスチック基板などの可撓性の基板を用いることができる。

剥離層は例えば金属膜や合金膜で形成することができる。金属膜は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等でなる膜である。合金膜は、タングステンとモリブデンの合金のようなこれら金属元素から選ばれた複数の金属元素の合金からなる膜を用いることができる。これら金属膜や合金膜はスパッタリング法で形成することができる。また、剥離層となる金属膜または合金膜の厚さは２０ｎｍ以上１００ｎｍ以下にすればよい。

絶縁層２０１と剥離層の間で剥離が優先的に生じるようにするため、剥離層として形成した金属膜または合金膜の表面を酸化させる。剥離層を酸化させる方法には、熱酸化する方法、酸素またはＮ_２Ｏプラズマで表面を処理する方法、オゾン水等の酸化力の強い溶液で表面を処理する方法などがある。また別の方法としては、絶縁層２０１を形成したとき、絶縁層２０１と剥離層の界面に酸化物が形成されるようにする方法がある。例えば、スパッタ法でシリコン酸化物を成膜すると、金属膜または合金膜の表面にシリコン酸化物が堆積するとき、その表面を酸化することができる。なお、金属膜または合金膜を酸化する代わりに、プラズマ処理や熱処理によって窒化してもよい。

（実施の形態２）
本実施の形態では、図１に示す半導体装置１００について、他の構成例を説明する。図８は、半導体装置１００の断面構成を説明する図であり、図９は半導体装置１００のレイアウト例を説明する平面図である。

図８も、図３と同様に、カレントミラー回路１０１をトップゲート型のｎチャネル型ＴＦＴで構成した場合の半導体装置１００の構成例を示す断面図である。図８では、カレントミラー回路１０１の断面構成として、カレントミラー回路１０１に含まれる２つのトランジスタ１０４及び１０５を図示している。図８において、ｂ−ｃ間に、第１の端子およびフォトダイオード１０３の断面構造が図示され、ｄ−ｅ間にカレントミラー回路１０１の断面構造が図示され、ｆ−ｇ間に第２の端子の断面構造が図示されている。

図８に示すように、カレントミラー回路１０１のトランジスタ１０４、１０５は、下地膜として機能する絶縁層２０１を介して、基板２００上に形成されている。本実施の形態では、絶縁層２０１は、第１絶縁層２０１−１と第２絶縁層２０１−２の２層構造である。

トランジスタ１０４、１０５の半導体層、およびゲート電極を覆って、絶縁層３００が形成されている。絶縁層３００は層間絶縁膜として機能する。

絶縁層３００上には、カレントミラー回路１０１を第１の端子１１１に電気的に接続する配線３０１、カレントミラー回路１０１を第２の端子１１２に電気的に接続する配線３０２、カレントミラー回路１０１をフォトダイオード１０３に電気的に接続する配線３０３、およびトランジスタ１０４、１０５の電極３０４が形成されている。

さらに、絶縁層３００上には、フォトダイオード１０３として機能する光電変換層１４０が形成されている。光電変換層１４０はＰＩＮ接合を有する半導体層でなる。図８の光電変換層１４０は、絶縁層３００側からｐ型半導体層１４０ｐ、ｉ型半導体層１４０ｉ、ｎ型半導体層１４０ｎが順次積層された半導体層である。光電変換層１４０のｐ型半導体層１４０ｐは、配線３０３に接して形成されている。

光電変換層１４０、配線３０１〜３０３、および電極３０４を覆って絶縁層３０６が形成されている。光電変換層１４０および絶縁層３０６上に絶縁層３０７が形成され、絶縁層３０７上に電極３０８が形成されている。電極３０８は、絶縁層３０７に形成されたコンタクトホールを介して、光電変換層１４０に電気的に接続されている。

絶縁層３０７および電極３０８上に、絶縁層３０９が形成されている。絶縁層３０９上に、第１の端子３１１第２の端子３１２、およびダミー電極３１３が形成されている。第１の端子３１１第２の端子３１２、およびダミー電極３１３は、それぞれ、導電膜３１４、および導電膜３１５で形成されている。導電膜３１４、３１５は、単層構造または２層以上の積層構造の膜である。第１の端子３１１第２の端子３１２、およびダミー電極３１３は同じ導電膜から同じ処理により形成される。

図８の半導体装置１００において、第１の端子３１１、第２の端子３１２およびダミー電極３１３以外の導電層は、半導体装置１００を構成する絶縁層（絶縁層２０１、絶縁層３００、絶縁層３０９）により、それらの表面が覆われ、外部に露出されないように形成されている。

第１の端子３１１は、配線３０１を介してカレントミラー回路１０１に電気的に接続される。第２の端子３１２は、配線３０２を介してカレントミラー回路１０１に電気的に接続される（図９参照）。ダミー電極３１３は、図９に示すように、第１の端子３１１および第２の端子３１２に隣接するように形成され、第１の端子３１１および第２の端子３１２よりも大きい。また、ダミー電極３１３は、半導体装置１００のいずれの配線や電極とも電気的に接続されていない。

このように、ダミー電極３１３を第１の端子３１１および第２の端子３１２に隣接して形成し、かつ、ダミー電極３１３の面積を第１の端子３１１および第２の端子３１２よりも大きくすることで、ダミー電極３１３で静電破壊が起こる確率を第１の端子３１１および第２の端子３１２よりも高くすることができる。仮に、ダミー電極３１３で静電破壊が起きても、ダミー電極３１３は、カレントミラー回路１０１、フォトダイオード１０３、第１の端子３１１および第２の端子３１２のいずれにも電気的に接続されていないため、半導体装置１００が静電破壊することを防止することができる。

次に、図１０（Ａ）〜図１０（Ｃ）を参照して図８に示す半導体装置１００の作製方法を説明する。まず、実施の形態２の図５（Ａ）〜図５（Ｃ）の工程を行い、図１０（Ａ）の構成を得る。なお、本実施の形態では、絶縁層２０１を構成する第１絶縁層２０１−１を厚さ５０ｎｍ〜１５０ｎｍの窒化酸化珪素膜で形成し、第２の絶縁層２０１−２として、第１絶縁層２０１−１よりも窒素濃度が低く酸素濃度が高い酸化窒化珪素膜を厚さ１００ｎｍ形成する。また、配線１２２と配線１２３を絶縁層２０１上に形成しない。次に、図１０（Ｂ）に示すように、絶縁層３００を形成する。絶縁層３００は、図６（Ａ）の絶縁層２０７と同様に形成することができる。

次いで、レジストでなるマスクを形成し、絶縁層３００および絶縁層２０３を選択的にエッチングして、コンタクトホールを形成する。また、このエッチングにより、図１０（Ｂ）に示すように、絶縁層３００の端部をテーパー状に加工する。このエッチングにより絶縁層２０３および第２絶縁層２０１−１もエッチングされる。エッチング処理の終了後、レジストでなるマスクを除去する。

次いで、スパッタ法で絶縁層３００上に導電膜を形成する。この導電膜は、図６（Ａ）の配線１３１〜１３４を構成する導電膜と同様に形成することができる。導電膜上にレジストからなるマスクを形成する。このマスクを用いて導電膜をエッチングして、導電膜を所望の形状に加工し、図１０（Ｂ）に示すように、配線３０１、３０２、３０３、およびトランジスタ１０４、１０５の電極３０４を形成する。電極３０４はトランジスタのソース電極またはドレイン電極として機能する。

次に、図１０（Ｂ）に示すように、絶縁層３００上にＰＩＮ接合を有する光電変換層１４０を形成する。次に、絶縁層３０６を基板２００上面全体に形成する。絶縁層３０６は、光電変換層１４０、トランジスタ１０４、１０５のパッシべーション膜として機能させることが好ましい。例えば、絶縁層３０６として、厚さ８０ｎｍ〜１５０ｎｍの窒化珪素膜をプラズマＣＶＤ法で形成することができる。

次に、図１０（Ｃ）に示すように、光電変換層１４０に電気的に接続される電極３０８を形成するために、絶縁層３０７を形成する。絶縁層３０７は印刷法で形成することが好ましく、例えば、樹脂ペースト材料をスクリーン印刷法などで塗布し、焼成することで、所望の形状の絶縁層３０７を形成することもできる。例えば、絶縁層３０７はエポキシ樹脂で形成することができる。次に、絶縁層３０６にコンタクトホールを形成した後、絶縁層３０７上に電極３０８を形成する。例えば、電極３０８はニッケルペーストを印刷法で所望の場所に塗布し、焼成することにより形成することができる。

次に、図８に示すように、基板２００上面を覆う絶縁層３０９を形成する。絶縁層３０９は、平坦化膜としても機能させるため樹脂膜が好ましい。また、絶縁層３０９はスクリーン印刷法あるいはインクジェット法で形成することが好ましい。これらの方法を用いることで、エッチング工程を用いずに、コンタクトホールを絶縁層３０９に形成することができる。例えば、絶縁層３０９はスクリーン印刷法により、エポキシ樹脂で形成することができる。

次に、図８に示すように、第１の端子３１１、第２の端子３１２およびダミー電極３１３を構成する導電膜３１４を形成する。この導電膜３１４は、電極３０８と同様に形成することとができる。次に、第１の端子３１１、第２の端子３１２およびダミー電極３１３を構成する導電膜３１５を形成する。ここでは、スパッタ法で３層の導電膜を形成し、この３層構造の導電膜をエッチングすることで、導電膜３１５を形成する。導電膜３１５は例えば、厚さ１００〜２００ｎｍのチタン膜、厚さ７００ｎｍ〜８００ｎｍのニッケル膜、厚さ４０ｎｍ〜６０ｎｍの金膜の積層膜で形成することができる。なお、ダミー電極３１３は導電膜３１４のみで形成することもできる。

以上の工程により、図８および図９に示す半導体装置１００を形成することができる。

なお、電極３０８と共に、別のダミー電極を形成することもできる。このようなダミー電極を有する半導体装置１００の断面図を図１１に示す。図１１中には、ｂ−ｃ間に第１の端子およびフォトダイオード１０３の断面構造が図示され、ｄ−ｅ間にカレントミラー回路１０１の断面構造が図示され、ｆ−ｇ間に第２の端子の断面構造が図示されている。なお、図１１の半導体装置１００が図８と異なる点は、電極３０８と共にダミー電極３３３を形成するために、絶縁層３０７よりも面積が大きい絶縁層３３７を形成している点、この絶縁層３３７の上面にダミー電極３３３が形成されている点である。ダミー電極３３３は、ダミー電極３１３と同様、半導体装置１００のいずれの配線や電極とも電気的に接続されていない。ダミー電極３３３は、第１の端子３１１および第２の端子３１２よりも面積が大きく形成される。なお、ダミー電極３３３を形成した場合は、ダミー電極３１３を形成しなくともよい。

（実施の形態３）
本実施の形態では、図１に示す半導体装置１００について、他の構成例を説明する。図１２は、半導体装置１００の断面構成を説明する図である。図１３は、図１１の半導体装置のレイアウト例を説明する平面図である。

図１２も、図３と同様に、カレントミラー回路１０１をトップゲート型のｎチャネル型ＴＦＴ）で構成した場合の半導体装置１００の構成例を示す断面図である。図１２では、カレントミラー回路１０１の断面構成として、カレントミラー回路１０１に含まれる２つのトランジスタ１０４及び１０５を図示している。図１２中には、ｂ−ｃ間に第１の端子およびフォトダイオード１０３の断面構造が図示され、ｄ−ｅ間にカレントミラー回路１０１の断面構造が図示され、ｆ−ｇ間に第２の端子の断面構造が図示されている。

図１２に示すように、カレントミラー回路１０１のトランジスタ１０４、１０５は、下地膜として機能する絶縁層２０１を介して、基板２００上に形成されている。本実施の形態では、絶縁層２０１は、第１絶縁層２０１−１と第２絶縁層２０１−２の２層構造である。トランジスタ１０４、１０５の半導体層、およびゲート電極を覆って、絶縁層３００が形成されている。絶縁層３００は層間絶縁膜として機能する。

さらに、絶縁層３００上には、フォトダイオード１０３として機能する光電変換層１４０が形成されている。光電変換層１４０はＰＩＮ接合を有する半導体層でなる。図１２の光電変換層１４０は、絶縁層３００側からｐ型半導体層１４０ｐ、ｉ型半導体層１４０ｉ、ｎ型半導体層１４０ｎが順次積層された半導体層である。光電変換層１４０のｐ型半導体層１４０ｐは、配線３０３に接して形成されている。

カレントミラー回路１０１および光電変換層１４０を覆って絶縁層４００が形成されている。絶縁層４００上に電極４０１、４０２が形成されている。電極４０１は配線３０２に電気的に接続され、電極４０２は、配線３０１と光電変換層１４０を電気的に接続している。絶縁層４００、電極４０１、４０２を覆って絶縁層４０６が形成されている。絶縁層４０６上に絶縁層４０７が形成され、絶縁層４０７上に、第１の端子４１１第２の端子４１２、およびダミー電極４１３が形成されている。第１の端子４１１第２の端子４１２、およびダミー電極４１３は、それぞれ、導電膜３１４、および導電膜３１５で形成されている。導電膜３１４、３１５は、単層構造または２層以上の積層構造の膜である。第１の端子４１１第２の端子４１２およびダミー電極３１３は同じ導電膜から同じ処理により形成される。

図１２の半導体装置１００において、第１の端子４１１、第２の端子４１２およびダミー電極４１３以外の導電層は、半導体装置１００を構成する絶縁層（絶縁層２０１、絶縁層３００、絶縁層３０９）により、それらの表面が覆われ、外部に露出されないように形成されている。

第１の端子４１１は、電極４０１および配線３０１を介してカレントミラー回路１０１に電気的に接続される。第２の端子４１２は、電極４０２、配線３０２を介してカレントミラー回路１０１に電気的に接続される（図１２参照）。ダミー電極４１３は、図１３に示すように、第１の端子１１１および第２の端子１１２に隣接するように形成され、第１の端子４１１および第２の端子４１２よりも大きい。また、ダミー電極４１３は、半導体装置１００のいずれの配線や電極とも電気的に接続されていない。

このように、ダミー電極４１３を第１の端子４１１および第２の端子４１２に隣接して形成し、かつ、ダミー電極４１３の面積を第１の端子４１１および第２の端子４１２よりも大きくすることで、ダミー電極４１３で静電破壊が起こる確率を第１の端子４１１および第２の端子４１２よりも高くすることができる。仮に、ダミー電極４１３で静電破壊が起きても、ダミー電極４１３は、カレントミラー回路１０１、フォトダイオード１０３、第１の端子４１１および第２の端子４１２のいずれにも電気的に接続されていないため、半導体装置１００が静電破壊することを防止することができる。

次に、図１２に示す半導体装置１００の作製方法を説明する。まず、実施の形態３の作製方法を用いて、図１０（Ｂ）の構造を得る。次に、絶縁層４００を形成する。絶縁層４００は、平坦化膜としても機能させるため樹脂膜が好ましい。また、絶縁層４００はスクリーン印刷法あるいはインクジェット法で形成することが好ましい。これらの方法を用いることで、エッチング工程を用いずに、配線３０１、３０２、および光電変換層１４０のためのコンタクトホールを絶縁層４００に形成することができる。例えば、絶縁層４００はスクリーン印刷法により、エポキシ樹脂で形成することができる。

次に、図１２に示すように、絶縁層３０６をエッチングして、配線３０１、３０２、および光電変換層１４０に達するコンタクトホールを形成する。次に絶縁層４００上に、電極４０１および電極４０２を形成する。これらの電極４０１、４０２は、電極３０８と同様に形成することができる。

次に、電極４０１および電極４０２を覆う絶縁層４０６を形成する。絶縁層４０６は絶縁層３０６と同様に形成することができる。絶縁層４０６に、電極４０１、電極４０２に達するコンタクトホールを形成した後、絶縁層４０７を形成する。絶縁層４０７は、絶縁層３０９と同様に形成することができる。次に、導電膜３１４および導電膜３１５でなる第１の端子４１１、第２の端子４１２およびダミー電極４１３を形成する。第１の端子４１１、第２の端子４１２およびダミー電極４１３は、第１の端子３１１、第２の端子３１２およびダミー電極３１３と同様に形成することができる。

以上の工程により、図１２および図１３に示す半導体装置１００を形成することができる。

なお、電極４０１と共に、別のダミー電極を形成することもできる。このようなダミー電極を有する半導体装置１００の断面図を図１４に示す。図１４中には、ｂ−ｃ間に第１の端子およびフォトダイオード１０３の断面構造が図示され、ｄ−ｅ間にカレントミラー回路１０１の断面構造が図示され、ｆ−ｇ間に第２の端子の断面構造が図示されている。図１４の半導体装置１００が図１２と異なる点は、電極４０１と共にダミー電極４３３が形成されている点、ダミー電極４３３を形成したことで、電極４０２の形状を変更した点である。ダミー電極４３３は、ダミー電極４１３と同様、半導体装置１００のいずれの配線や電極とも電気的に接続されていない。ダミー電極４３３は、第１の端子４１１および第２の端子４１２よりも広く形成される。なお、ダミー電極４３３を形成した場合は、ダミー電極４１３を形成しなくともよい。

（実施の形態４）
半導体装置１００の製造時に使用した基板２００を絶縁層２０１から剥離し、半導体装置１００をガラス基板よりも薄く、撓めることのできるブラスチック基板に転置することもできる。本実施の形態では、このような作製方法について説明する。

まず、図１５（Ａ）に示すように、基板２００上に、絶縁層５０１を形成する。絶縁層５０１としては、スパッタリング法又はプラズマＣＶＤ法により、酸化珪素、窒素を含む酸化珪素、窒化珪素、酸素を含む窒化珪素、金属酸化材料からなる膜を形成すればよい。

絶縁層５０１上に剥離層５０２を形成する。剥離層５０２は金属膜または合金膜で形成することができる。この金属膜には、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等からなる膜を用いることができる。合金膜には、タングステンとモリブデンの合金のようなこれら金属元素から選ばれた複数の金属元素の合金などでなる膜を用いることができる。これら金属膜や合金膜はスパッタリング法で形成することができる。また、剥離層５０２となる金属膜または合金膜の厚さは２０ｎｍ以上１００ｎｍ以下にすればよい。

次に、絶縁層２０１と剥離層５０２の間で剥離が優先的に生じるようにするため、剥離層５０２として形成した金属膜または合金膜の表面を酸化させる。剥離層を酸化させる方法には、熱酸化する方法、酸素またはＮ_２Ｏプラズマで表面を処理する方法、オゾン水等の酸化力の強い溶液で表面を処理する方法などがある。また別の方法としては、絶縁層２０１を形成したとき、絶縁層２０１と剥離層の界面に酸化物が形成されるようにする方法がある。例えば、スパッタ法で、第１絶縁層２０１−１としてシリコン酸化物を主成分とする膜を形成すると、金属膜または合金表面にシリコン酸化物が堆積するとき、その表面を酸化することができる。なお、金属膜または合金膜を酸化する代わりに、プラズマ処理や熱処理によって窒化してもよい。

次に、絶縁層２０１上に、図１５（Ｂ）に示すように、光センサとして機能する半導体装置１００を形成する。本実施の形態では、図１１に示す半導体装置１００を作製する。なお、図１１と同様、図１５中には、ｂ−ｃ間に第１の端子およびフォトダイオード１０３の断面構造が図示され、ｄ−ｅ間にカレントミラー回路１０１の断面構造が図示され、ｆ−ｇ間に第２の端子の断面構造が図示されている。

次いで、図１６に示すように、粘着材５０５により、支持基板５０６を半導体装置１００に貼りつける。なお、支持基板５０６は、基板２００よりも剛性の高い基板を用いることが好ましい。代表的には、支持基板５０６としてガラス基板、石英基板、金属基板、セラミックス基板、プラスチック基板を適宜使用することができる。

また、粘着材５０５としては、有機材料からなる粘着材を用いればよい。このとき、粘着材の一部に平坦化層を形成しても良い。本実施の形態では、平坦化層として、有機材料からなる粘着材に水溶性樹脂５０５−１を塗布し、その上に両面が反応剥離型粘着材で覆われた部材５０５−２（以下、「両面シート５０５−２」と記す。）を固定し、さらに両面シート５０５−２に支持基板５０６を固定する。

この接着方法を用いることで、後の剥離工程を比較的小さな力で行うことができる。有機材料からなる粘着材としては、反応剥離型粘着材、熱剥離型粘着材、紫外線剥離型粘着材等の光剥離型粘着材、嫌気剥離型粘着材などの各種剥離型粘着材が挙げられる。

次に、基板２００上に形成された剥離層５０２と絶縁層２０１の間で剥離を生じさせて、半導体装置１００から基板２００を分離する。物理的な力を加える方法によって、半導体装置１００と基板２００を分離することができる。例えば、くさび等の鋭利な端部を有する部材を用いた負荷、人の手、ノズルから吹き付けられるガスの風圧などにより、半導体装置１００を基板２００から剥離することができる。

次いで、図１７に示すように、絶縁層２０１に、接着材５０８により、可撓性基板５０９を接着する。接着材５０８には、反応硬化型接着材、熱硬化型接着材、紫外線硬化型接着材等の光硬化型接着材、嫌気硬化型接着材などの各種硬化型接着材などを用いることができる。本実施の形態では、接着材５０８としてエポキシ樹脂を用いてもよい。また、可撓性基板５０９としては、例えば、ポリイミド（ＰＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）などでなるフィルムを用いることができる。

次に、半導体装置１００から粘着材５０５及び支持基板５０６を分離する。有機材料からなる粘着材５０５を、熱反応、光反応、湿度による反応、または化学反応させることで、その粘着力を低下させることで、半導体装置１００から、支持基板５０６と共に粘着材５０５を剥離することができる。

以上により、可撓性基板５０９に固定された半導体装置１００を形成することができる。本実施の形態により作製した半導体装置１００は、軽量で薄く、かつ撓めることが可能になる。

（実施の形態５）
本発明の半導体装置は光センサとして機能するため、様々な電子機器に組み込むことが可能である。本実施の形態では、本発明の半導体装置が実装された電子機器を説明する。このような電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。具体例を、図１８、図１９（Ａ）〜図１９（Ｂ）、図２０（Ａ）〜図２０（Ｂ）、図２１及び図２２に示す。

図１８は携帯電話であり、本体７０１、本体７０２、筐体７０３、操作キー７０４、音声入力部７０５、音声出力部７０６、回路基板７０７、表示パネル７０８、表示パネル７０９、蝶番７１０、透光性材料部７１１、光センサ７１２を有している。本発明は光センサ７１２に適用することができる。

光センサ７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル７０８及び表示パネル７０９の輝度コントロールを行ったり、光センサ７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。

図１９（Ａ）及び図１９（Ｂ）に携帯電話の別の例を示す。図１９（Ａ）及び図１９（Ｂ）において、７２１は本体、７２２は筐体、７２３は表示パネル、７２４は操作キー、７２５は音声出力部、７２６は音声入力部、７２７及び７２８は光センサである。

図１９（Ａ）に示す携帯電話では、本体７２１に設けられた光センサ７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。

また図１９（Ｂ）に示す携帯電話では、図１９（Ａ）の構成に加えて、本体７２１の内部に光センサ７２８を設けている。光センサ７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。

図２０（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングデバイス７３６等を含む。

また図２０（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１、支持台７４２、表示部７４３などによって構成されている。

図２０（Ａ）のコンピュータに設けられる表示部７３３、及び図２０（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図２１に示す。

図２１に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び７５１ｂ、基板７５１ａ及び７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５５ａ及び７５５ｂ、及びバックライト７５３等を有している。また筐体７６１には光センサを有する光センサ形成領域７５４が形成されている。

本発明を用いて作製された光センサ形成領域７５４はバックライト７５３からの光量を感知する。光センサ形成領域７５４で感知したバックライト７５３の光量の情報をバックライト７５３にフィードバックすることで、液晶パネル７６２の輝度が調節される。

図２２（Ａ）及び図２２（Ｂ）は、本発明の光センサをカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図２２（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２２（Ｂ）は、後面方向から見た斜視図である。図２２（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。

また、図２２（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３が備えられている。

リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。

メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。

ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図２２（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。

フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタン８０１が押下されてシャッターが開くと同時に補助光を照射する。

レンズ８０５は、デジタルカメラの正面に配置されている。レンズ８０５は、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズ８０５の後方には、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）等の撮像素子が設けられている。

鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズ８０５の位置を移動するものであり、撮影時には、鏡胴８０６を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴８０６を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴８０６を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。

ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。

操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。

本発明の光センサを図２２（Ａ）及び図２２（Ｂ）に示すカメラに組み込むと、光センサが光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。

また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に様々な電子機器に応用することが可能である。

本発明の半導体装置の構成例を示す回路図。図１の回路図に対応する、本発明の半導体装置のレイアウト例を示す平面図。本発明の半導体装置の断面構成を説明する図。図１の回路図に対応する、本発明の半導体装置のレイアウト例を示す平面図。本発明の半導体装置の作製方法を説明する断面図。本発明の半導体装置の作製方法を説明する断面図。本発明の半導体装置の作製方法を説明する断面図。本発明の半導体装置の構成例を示す断面図。図８の断面図に対応する、本発明の半導体装置のレイアウト例を示す平面図。本発明の半導体装置の作製方法を説明する断面図。本発明の半導体装置の構成例を示す断面図。本発明の半導体装置の構成例を示す断面図。図１２の断面図に対応する、本発明の半導体装置のレイアウト例を示す平面図。本発明の半導体装置の構成例を示す断面図。本発明の半導体装置の作製方法を説明する断面図。本発明の半導体装置の構成例を示す断面図。本発明の半導体装置の構成例を示す断面図。本発明の半導体装置を実装した携帯電話の分解図。本発明の半導体装置を実装した携帯電話の外観図。（Ａ）本発明の半導体装置を実装したコンピュータを示す図、（Ｂ）本発明の半導体装置を実装した表示装置を示す図。図２０（Ｂ）の表示装置の分解図。本発明の半導体装置を実装したカメラを示す図。

符号の説明

１００半導体装置
１０１カレントミラー回路
１０３フォトダイオード
１０４トランジスタ
１０５トランジスタ
１１０ダミー電極
１１１第１の端子
１１２第２の端子
１２１配線
１２２配線
１２３配線
１３１配線
１３２配線
１３３配線
１３４電極
１３７保護導電層
１４０光電変換層
１４０ｉｉ型半導体層
１４０ｎｎ型半導体層
１４０ｐｐ型半導体層
１５０ダミー電極
１５１半導体層
１５２半導体層
１５４ゲート電極
１５５ゲート電極
１５６不純物領域
１５７不純物領域
１５８チャネル形成領域
１５９チャネル形成領域
２００基板
２０１絶縁層
２０３絶縁層
２０７絶縁層
２０８絶縁層
３００絶縁層
３０１配線
３０２配線
３０３配線
３０４電極
３０６絶縁層
３０７絶縁層
３０８電極
３０９絶縁層
３１１第１の端子
３１２第２の端子
３１３ダミー電極
３１４導電膜
３１５導電膜
３３３ダミー電極
３３７絶縁層
４００絶縁層
４０１電極
４０２電極
４０６絶縁層
４０７絶縁層
４１１第１の端子
４１２第２の端子
４１３ダミー電極
４３３ダミー電極
５０１絶縁層
５０２剥離層
５０５粘着材
５０５−１水溶性樹脂
５０５−２「両面シート
５０６支持基板
５０８接着材
５０９可撓性基板
７０１本体
７０２本体
７０３筐体
７０４操作キー
７０５音声入力部
７０６音声出力部
７０７回路基板
７０８表示パネル
７０９表示パネル
７１０蝶番
７１１透光性材料部
７１２光センサ
７２１本体
７２２筐体
７２３表示パネル
７２４操作キー
７２５音声出力部
７２６音声入力部
７２７光センサ
７２８光センサ
７３１本体
７３２筐体
７３３表示部
７３４キーボード
７３５外部接続ポート
７３６ポインティングデバイス
７４１筐体
７４２支持台
７４３表示部
７５１ａ基板
７５１ｂ基板
７５２液晶層
７５３バックライト
７５４光センサ形成領域
７５５ａ偏光フィルタ
７５５ｂ偏光フィルタ
７６１筐体
７６２液晶パネル
８０１リリースボタン
８０２メインスイッチ
８０３ファインダ窓
８０４フラッシュ
８０５レンズ
８０６鏡胴
８０７筺体
８１１ファインダ接眼窓
８１２モニタ
８１３操作ボタン

Claims

ｐ型半導体層、前記ｐ型半導体層上のｉ型半導体層、および前記ｉ型半導体層上のｎ型半導体層を有する光電変換層を有する光電変換素子と、
前記光電変換素子に電気的に接続された回路と、
前記光電変換素子に電気的に接続された第１の端子と、
前記回路に電気的に接続された第２の端子と、
前記第１の端子および前記第２の端子に隣接して設けられ、前記ｎ型半導体層上に重なり、且つ光を反射する機能を有する導電膜と、を有し、
前記導電膜は、前記光電変換素子、前記回路、前記第１の端子、および前記第２の端子に電気的に接続されず、
前記導電膜の上面は、前記第１の端子の上面よりも面積が大きく、
前記導電膜の上面は、前記第２の端子の上面よりも面積が大きいことを特徴とする半導体装置。
請求項１において、
前記光電変換素子および前記回路を覆う絶縁層を有し、
前記第１の端子、前記第２の端子、および前記導電膜は、前記絶縁層上に設けられることを特徴とする半導体装置。
請求項１において、
前記光電変換素子に電気的に接続されたトランジスタと、
前記トランジスタおよび前記光電変換素子上の絶縁層と、を有し、
前記絶縁層に設けられた第１のコンタクトホールを介して、前記第１の端子が前記光電変換素子に電気的に接続され、
前記絶縁層に設けられた第２のコンタクトホールを介して、前記第２の端子が前記トランジスタに電気的に接続されることを特徴とする半導体装置。
請求項１乃至請求項３のいずれか一項において、
前記ｐ型半導体層は、前記回路に電気的に接続されることを特徴とする半導体装置。
請求項１乃至請求項４のいずれか一項において、
前記導電膜の面積は、前記第１の端子および前記第２の端子のうち大きい方の端子の面積の２倍以上であることを特徴とする半導体装置。
ｐ型半導体層、前記ｐ型半導体層上のｉ型半導体層、および前記ｉ型半導体層上のｎ型半導体層を有する光電変換層を有する光電変換素子と、
前記光電変換素子に電気的に接続されたトランジスタと、
前記トランジスタおよび前記光電変換素子上の第１の絶縁層と、
前記第１の絶縁層上の第１の導電膜と、
前記第１の絶縁層および前記第１の導電膜上の第２の絶縁層と、
前記第２の絶縁層に設けられた第１のコンタクトホールを介して、前記光電変換素子に電気的に接続された第１の端子と、
前記第２の絶縁層に設けられた第２のコンタクトホールを介して、前記トランジスタに電気的に接続された第２の端子と、
前記第１の端子および前記第２の端子と同一面上に設けられ、前記ｎ型半導体層上に重なり、且つ光を反射する機能を有する第２の導電膜と、を有し、
前記第１の導電膜は、前記光電変換素子、前記トランジスタ、前記第１の端子、および前記第２の端子に電気的に接続されず、
前記第２の導電膜は、前記光電変換素子、前記トランジスタ、前記第１の端子、および前記第２の端子に電気的に接続されず、
前記第１の導電膜の上面は、前記第１の端子の上面よりも面積が大きく、
前記第１の導電膜の上面は、前記第２の端子の上面よりも面積が大きく、
前記第２の導電膜の上面は、前記第１の端子の上面よりも面積が大きく、
前記第２の導電膜の上面は、前記第２の端子の上面よりも面積が大きいことを特徴とする半導体装置。
請求項１乃至請求項６のいずれか一項において、
前記光電変換層の前記ｐ型半導体層側から光が入射することを特徴とする半導体装置。
請求項１乃至請求項７のいずれか一項に記載した半導体装置を用いることを特徴とする電子機器。
請求項８に記載した電子機器は、コンピュータ、ディスプレイ、携帯電話、またはテレビであることを特徴とする電子機器。