JP5131817B2 - 半導体装置、その製造方法、およびそれに用いる製造装置 - Google Patents

Description

本発明は半導体装置、その製造方法、およびそれに用いる製造装置に関し、特に、ゲート電極、ソース電極およびドレイン電極を有する半導体装置、その製造方法、およびそれに用いる製造装置に関するものである。

ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料は、ＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きいので、これを用いた電子デバイスは耐熱温度が高く高温動作に優れている。

そして特にＧａＮを用いたＦＥＴ（Field Effect Transistor）などの電子デバイスを電源デバイスとして応用することが期待されている。ここで、ＦＥＴを電源デバイスとして用いることを考える。

既存の回路を用いてコンバータやインバータといった電源回路を構成する場合には、そのＦＥＴはノーマリーオフの特性を示すことが必要とされている。ＧａＮを用いたＦＥＴでは、図２７に示すようにサファイア基板のような基板１０１の上に、ＧａＮからなるバッファ層１０２、アンドープ（undoped）ＧａＮからなる電子走行層１０３、およびその電子走行層１０３に比べて薄いアンドープＡｌＧａＮからなる電子供給層１０５を順次積層してなる層構造（ヘテロ接合構造）が形成されている。

この構造のＦＥＴでは、アンドープＡｌＧａＮ層１０５およびアンドープＧａＮ層１０３の格子定数の違いで発生する歪と、アンドープＡｌＧａＮ層１０５の自発分極とにより、アンドープＧａＮ層１０３に高濃度の２次元電子ガス１０４が形成される。このため、アンドープＡｌＧａＮ層１０５上に単にゲート電極を形成した場合には、このヘテロ接合構造を有する高電子移動度トランジスタは、ゲート電極１０６に電圧を加えない状態では、ソース電極１０７とドレイン電極１０７との間に電流が流れ続けるいわゆるノーマリーオンの動作をする。よって、ゲート電極１０６に電圧を加えない状態で、ソース電極１０７とドレイン電極１０７との間に電流が流れない、いわゆるノーマリーオフの動作を実現できないという問題がある。

その解決策として、図２７に示すようにゲート電極１０６の直下における電子供給層１０５の厚さＴ１を薄くする方法がある。すなわち、少なくともゲート電極１０６の直下に位置する電子供給層１０５の厚みＴ１を他の部分の厚みＴ３よりも薄くする方法がある（特許文献１参照）。

ゲート電極１０６の直下に相当する部分の電子供給層１０５の厚みＴ１を薄くすることで、その部分のピンチオフ電圧Ｖ_Tが上昇する。そのため、ゲート電極１０６に電圧を加えていない状態においては、その部分の２次元電子ガス層１０４が消失してその部分が空乏化する。これにより、ゲート電極１０６に電圧を加えない状態では、ソース電極１０７とドレイン電極１０７との間に電流が流れないいわゆるノーマリーオフの動作をする高電子移動度トランジスタの実現が可能となる。

また、ソース電極１０７、ドレイン電極１０７については、オン抵抗の低下のため、接触抵抗を低減させることが望まれる。その解決策として、ソース電極１０７およびドレイン電極１０７のそれぞれの直下の電子供給層１０５の厚みＴ２を薄くして、電極１０７と２次元電子ガス層１０４との距離を縮める方法がある。上記に説明した通り、電子供給層１０５のエッチングは２次元電子ガス層１０４の消失による空乏化に繋がるため、電子供給層１０５の残し厚Ｔ２は厳密に制御されなければならない。

また、特開２００４−３６３３４６号公報のように、ＧａＮとＡｌＧａＮのバンド差を用いて、レーザーアブレーション法でエッチングする方法がある。
特開２００５−１８３７３３号公報 特開２００４−３６３３４６号公報

しかしながら、上記のとおりノーマリーオフ化のために、電子供給層１０５に孔１０５ａ、１０５ｂ形成のためのエッチングを行なうと、エッチングばらつきにより半導体装置がオンする電圧、いわゆるしきい値電圧がばらつくという問題があった。

また、低抵抗化のため、電子供給層１０５をエッチングするとエッチングばらつきにより接触抵抗がばらつく、もしくはエッチングのやりすぎにより接触抵抗が上昇するという問題があった。

また特開２００４−３６３３４６号公報に記載された方法においても、電子走行層のＧａＮをエッチングする可能性があり、電子供給層の厳密なエッチング深さを制御することは難しい。

本発明は、上記課題を鑑みてなされたものであり、その目的は、窒化物系化合物半導体材料を有する半導体装置において、電極を形成するための孔（リセス）の形成深さを正確に制御することができる半導体装置、その製造方法、およびそれに用いる製造装置を提供することである。

本発明の半導体装置は、ゲート電極、ソース電極およびドレイン電極を有する半導体装置であって、電子走行層と、電子供給層とを備えている。電子走行層は、ＧａＮよりなっている。電子供給層は、電子走行層に接合され、かつ電子走行層よりも大きなバンドギャップエネルギーを有し、かつＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の多層構造よりなっている。多層構造は、所定の波長λの光に対して不透明な第１の層と、第１の層とは異なる組成の第２の層とを含んでいる。第１の層は、所定の波長λの光を照射されることにより、エッチング終点検出を行うためのフォトルミネッセンス光を発生するものである。ゲート電極、ソース電極およびドレイン電極の少なくともいずれかの形成部において、電子供給層の電子走行層側とは逆側の表面から第２の層に向かって第１の層内を延びる孔が形成されている。第１の層は複数のフラグ層を含み、複数のフラグ層の各々はＡｌ _x Ｉｎ _y Ｇａ _1-x-y Ｎの組成においてｘが互いに異なっている。複数のフラグ層の各々の位置に周期性がある。

本発明の半導体装置によれば、ゲート電極、ソース電極、ドレイン電極の少なくともいずれかの形成部に孔を形成する際、第１の層から発生するフォトルミネッセンス光を観測することで孔の形成深さを正確に制御することができる。

また第１の層とは異なる組成の第２の層が第１の層の下にあるため、孔が第１の層を貫通して第２の層に達した瞬間から孔の形成速度を遅くすることが可能となり、孔の形成深さの制御がより正確になる。

また本発明の半導体装置では、第１の層は複数のフラグ層を含み、複数のフラグ層の各々はＡｌ_xＩｎ_yＧａ_1-x-yＮの組成においてｘが互いに異なっている。

複数のフラグ層の組成が異なるため、観測されるフォトルミネッセンス光がエッチングしているフラグ層によって異なるため、エッチング位置を観測することができる。

上記の半導体装置において好ましくは、各々が位置において周期性のある複数のフラグ層を１組として、第１の層は１組のフラグ層を複数組含む。

上記の半導体装置において好ましくは、複数組のフラグ層の各々の組の位置に周期性がある。

このように多層膜に周期性を持たせ、その周期構造を数えることで孔の形成状態を正確に観測することができる。

上記の半導体装置において好ましくは、複数組のフラグ層の各々の組におけるフラグ層は、電子走行層に近いフラグ層ほどＡｌ_xＩｎ_yＧａ_1-x-yＮの組成においてｘが大きくなる。

上記の半導体装置において好ましくは、孔が、第１の層を貫通して第２の層に達するように形成されている。

上記の半導体装置において好ましくは、孔が、第１の層内に底面を有するように形成されている。

上記の半導体装置において好ましくは、電子供給層のうちＡｌ_xＩｎ_yＧａ_1-x-yＮの組成においてｘが最も大きくなる層が前記孔の底面において露出している。

本発明の半導体装置の製造方法は、ゲート電極、ソース電極およびドレイン電極を有する半導体装置の製造方法であって、以下の工程を有する。

ＧａＮよりなる電子走行層が形成される。電子走行層に接合され、かつ電子走行層よりも大きなバンドギャップエネルギーを有し、かつＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の多層構造よりなる電子供給層が形成される。多層構造は、所定の波長λの光に対して不透明な第１の層と、第１の層とは異なる組成の第２の層とを含むように形成される。ゲート電極、ソース電極およびドレイン電極の少なくともいずれかの形成部において、電子供給層の電子走行層側とは逆側の表面から第２の層に向かって第１の層内を延びる孔がエッチングにより形成される。孔の形成時に所定の波長λの光を照射して第１の層から発生するフォトルミネッセンス光を測定することでエッチングの終点が検出される。第１の層は複数のフラグ層を含み、複数のフラグ層の各々はＡｌ _x Ｉｎ _y Ｇａ _1-x-y Ｎの組成においてｘが互いに異なるように形成され、かつ複数のフラグ層の各々の位置に周期性があるように形成される。

本発明の半導体装置の製造方法によれば、孔の形成時に所定の波長λの光を照射して第１の層から発生するフォトルミネッセンス光を測定することでエッチングの終点が検出されるため、孔の形成深さを正確に制御することができる。これにより、電子走行層上の電子供給層の厚みを正確に制御できるため、均一なノーマリーオフ特性もしくは低オーミック抵抗を実現することができる。

本発明の半導体装置の製造装置は、上記の半導体装置の製造方法において孔を形成するためのエッチングに用いられる製造装置であって、第１の層でのみフォトルミネッセンス光を発生させるための所定の波長λの光を発する光源が備えられている。

本発明の半導体装置の製造装置によれば、第１の層でのみフォトルミネッセンス光を発生させるための光を発する光源が備えられているため、このフォトルミネッセンス光を測定することでエッチング状況を正確に知ることができる。

上記の半導体装置の製造装置において好ましくは、第１の層で発生したフォトルミネッセンス光を受光するための受光器がさらに備えられている。

上記の半導体装置の製造装置において好ましくは、第１の層で発生したフォトルミネッセンス光を受光器に導くための光ファイバーがさらに備えられている。

上記の半導体装置の製造装置において好ましくは、光ファイバーは、電子走行層と第１および第２の層とを含む被処理物の上方に引き延ばされている。

以上説明したように本発明によれば、ゲート電極、ソース電極、ドレイン電極の少なくともいずれかの形成部に孔を形成する際、第１の層から発生するフォトルミネッセンス光を観測することで孔の形成深さを正確に制御することができる。このため、均一なノーマリーオフ特性もしくは低オーミック抵抗を実現することができる。

以下、本発明の実施の形態について説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。図１を参照して、たとえばシリコンよりなる基板１の上に、たとえばＡｌＮ、ＧａＮよりなるバッファ層２が形成されている。このバッファ層２の上に、たとえばＧａＮよりなる電子走行層３が形成されている。この電子走行層３の上に、電子供給層が形成されている。

この電子供給層は、電子走行層３に接合され、かつ電子走行層３よりも大きなバンドギャップエネルギーを有する材質よりなり、かつＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の多層構造よりなっている。

電子供給層の多層構造は、所定の波長λの光（たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザー）に対して不透明な第１の層と、その第１の層とは異なる組成の材質よりなる第２の層とを含んでいる。電子供給層の多層構造は、たとえば、Ａｌ_x1Ｇａ_1-x1Ｎ層８と、Ａｌ_y1Ｇａ_1-y1Ｎ層９と、Ａｌ_x2Ｇａ_1-x2Ｎ層１０と、Ａｌ_y2Ｇａ_1-y2Ｎ層１１と、Ａｌ_x3Ｇａ_1-x3Ｎ層１２とを有している。

Ａｌ_x1Ｇａ_1-x1Ｎ層８、Ａｌ_x2Ｇａ_1-x2Ｎ層１０およびＡｌ_x3Ｇａ_1-x3Ｎ層１２は上記の第２の層に対応する。Ａｌ_x1Ｇａ_1-x1Ｎ層８およびＡｌ_x2Ｇａ_1-x2Ｎ層１０は本実施の形態ではエッチングストッパ層に対応するため、上記の組成におけるｘ１およびｘ２の各々は極力大きな値が好ましく、たとえばｘ１、ｘ２＝１である。Ａｌ_x1Ｇａ_1-x1Ｎ層８の厚みはたとえば１ｎｍであり、Ａｌ_x2Ｇａ_1-x2Ｎ層１０の厚みはたとえば３ｎｍである。またＡｌ_x3Ｇａ_1-x3Ｎ層１２の組成におけるｘ３はたとえばｘ３＝０．２５であり、Ａｌ_x3Ｇａ_1-x3Ｎ層１２の厚みは１４ｎｍである。

またＡｌ_y1Ｇａ_1-y1Ｎ層９およびＡｌ_y2Ｇａ_1-y2Ｎ層１１は上記の第１の層に対応し、本実施の形態ではフラグ層に対応する。ここで、所定の波長λの光としてたとえば波長３２５ｎｍのＨｅ−Ｃｄレーザーを用いた場合、Ａｌ_y1Ｇａ_1-y1Ｎ層９およびＡｌ_y2Ｇａ_1-y2Ｎ層１１の各々の組成においてｙ１、ｙ２＜０．１６８であれば、これらの層９、１１の各々が上記波長のレーザーに対して不透明となる。本実施の形態では、上記組成におけるｙ１はたとえばｙ１＝０．１５であり、ｙ２はたとえばｙ２＝０．１４である。このようにフラグ層は電子走行層３に近いフラグ層ほど組成比におけるＡｌ比が大きくなっている。またＡｌ_y1Ｇａ_1-y1Ｎ層９およびＡｌ_y2Ｇａ_1-y2Ｎ層１１の双方の厚みはたとえば１ｎｍである。

本実施の形態ではｙ１とｙ２とが異なるため、フラグ層９、１１の各々から発生するフォトルミネッセンス光の波長が異なる。よって、そのフォトルミネッセンス光をたとえば分光器とＣＣＤ（Charge Coupled Device）で測定することによりエッチングの終点の位置を計測することが容易となる。またｙ１＝ｙ２の場合であって、複数のフラグ層９、１１の各々の組成が同じ場合には、各フラグ層９、１１の各々から発生するフォトルミネッセンス光の波長が同一となる。この場合でも、フラグ層が何回エッチングされたかを計測するようにすれば、エッチングの終点の位置を計測することができる。

ゲート電極１５、ソース電極１９およびドレイン電極１９の少なくともいずれかの形成部において、電子供給層の多層構造に孔が形成されている。本実施の形態においては、ゲート電極１５、ソース電極１９およびドレイン電極１９の各々の形成部に孔１３、１４が形成されている。

この孔１３、１４の各々は、電子供給層の電子走行層３側の面（図中下側の面）とは逆側の表面（図中上側の表面）から第２の層に向かって第１の層内に延びるように形成されている。本実施の形態では、孔１３、１４の各々は、第１の層を貫通して第２の層に達するように形成されている。より具体的には、孔１３は、Ａｌ_x3Ｇａ_1-x3Ｎ層１２およびＡｌ_y2Ｇａ_1-y2Ｎ層１１を貫通してＡｌ_x2Ｇａ_1-x2Ｎ層１０に達するように形成されている。また孔１４は、Ａｌ_x3Ｇａ_1-x3Ｎ層１２、Ａｌ_y2Ｇａ_1-y2Ｎ層１１、Ａｌ_x2Ｇａ_1-x2Ｎ層１０およびＡｌ_y1Ｇａ_1-y1Ｎ層９を貫通してＡｌ_x1Ｇａ_1-x1Ｎ層８に達するように形成されている。これらの孔１３、１４の底面においては、電子供給層のうちＡｌ比が最も大きい層の表面が露出している。

ゲート電極１５は、この孔１３内を埋め込むように形成されている。ソース電極１９およびドレイン電極１９の各々は、孔１４内を埋め込むように形成されている。これにより、ゲート電極１５の下における電子供給層の残し膜厚は５ｎｍであり、ソース電極１９およびドレイン電極１９の各々の下における電子供給層の残し膜厚は１ｎｍである。

次に、本実施の形態の半導体装置の製造方法について説明する。
図２〜図１０は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。図２を参照して、たとえばシリコンよりなる基板１の上に、たとえばＡｌＮ、ＧａＮよりなるバッファ層２と、たとえばＧａＮよりなる電子走行層３とが順次積層して形成される。この電子走行層３の上に、電子供給層が形成される。

この電子供給層の形成においては、電子走行層３上に、Ａｌ_x1Ｇａ_1-x1Ｎ層８と、Ａｌ_y1Ｇａ_1-y1Ｎ層９と、Ａｌ_x2Ｇａ_1-x2Ｎ層１０と、Ａｌ_y2Ｇａ_1-y2Ｎ層１１と、Ａｌ_x3Ｇａ_1-x3Ｎ層１２とが順に積層して形成される。

図３を参照して、Ａｌ_x3Ｇａ_1-x3Ｎ層１２上にフォトレジスト１６が塗布された後に露光・現像などされてフォトレジストパターン１６が形成される。このフォトレジストパターン１６をマスクとして、フォトレジストパターン１６から露出した電子供給層の表面にエッチングが施される。

図４を参照して、上記のエッチングは、所定の波長λの光（たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザー）を照射し、電子供給層のフラグ層から発生するフォトルミネッセンス光を観測しながら、もしくはエッチングとフォトルミネッセンス光の観測とを何度も繰り返しながら行なわれる。この光の照射により、エッチング前もしくはエッチング初期には、フォトルミネッセンス光がフラグ層１１から発生するためフォトルミネッセンス光が観測される。

なお、Ａｌ_x3Ｇａ_1-x3Ｎ層１２はｘ３＝０．２５に設定されているため、たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザーに対して透明となる。このため、Ａｌ_x3Ｇａ_1-x3Ｎ層１２からのフォトルミネッセンス光は発生しない。

上記のエッチングにより、電子供給層のＡｌ_x3Ｇａ_1-x3Ｎ層１２には孔１３、１４が形成され、この孔１３、１４は徐々に深くなる。やがて、孔１３、１４がＡｌ_x3Ｇａ_1-x3Ｎ層１２を貫通してフラグ層１１がエッチングされ始めると、フラグ層１１からのフォトルミネッセンス光の強度が減少する。フラグ層１１からのフォトルミネッセンス光の強度が無くなった時、またはフラグ層９からのフォトルミネッセンス光が観測され始めたら、エッチングを一旦ストップする。

この時点で、孔１３、１４は少なくともフラグ層１１を貫通してＡｌ_x2Ｇａ_1-x2Ｎ層１０に達している。つまり、フラグ層１１からのフォトルミネッセンス光を測定することで、エッチングの終点を検出することができる。

ここで、Ａｌ_x2Ｇａ_1-x2Ｎ層１０の組成におけるＡｌの比率を高くしておくと（つまりｘ２を大きくしておくと）、Ａｌ_x2Ｇａ_1-x2Ｎ層１０のエッチングスピードが著しく落ちるため、孔１３、１４の底面における面内均一性を高めることができる。

図５を参照して、この後、孔１４内にフォトレジスト１７が形成される。この状態で、孔１３からＡｌ_x2Ｇａ_1-x2Ｎ層１０の表面が露出している。

図６を参照して、孔１３内を埋め込むように、かつレジストパターン１６、１７上を覆うように、ゲート電極用の導電層１５が形成される。この後、リフトオフ法によりレジストパターン１６、１７がはく離され、そのレジストパターン１６、１７とその上のゲート電極用導電層１５が除去される。

図７を参照して、上記のリフトオフ法により、孔１３内のゲート用導電層が残存されてゲート電極１５が形成される。また孔１４からＡｌ_x2Ｇａ_1-x2Ｎ層１０の表面が露出する。

図８を参照して、通常の写真製版技術を用いることで、孔１４上を除いて、Ａｌ_x3Ｇａ_1-x3Ｎ層１２上およびゲート電極１５上にレジストパターン１８が形成される。このレジストパターン１８をマスクとして、フォトレジストパターン１８から露出したＡｌ_x2Ｇａ_1-x2Ｎ層１０の表面にエッチングが施される。

図９を参照して、上記のエッチングは、所定の波長λの光（たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザー）を照射し、フラグ層９からのフォトルミネッセンス光を観測しながら、もしくはエッチングとフォトルミネッセンス光の観測とを何度も繰り返しながら行なわれる。この光の照射により、エッチング前もしくはエッチング初期には、フォトルミネッセンス光がフラグ層９から発生するためフォトルミネッセンス光が観測される。

なお、Ａｌ_x2Ｇａ_1-x2Ｎ層１０はｘ２＝１に設定されているため、たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザーに対して透明となる。このため、Ａｌ_x2Ｇａ_1-x2Ｎ層１０からのフォトルミネッセンス光は発生しない。

上記のエッチングにより、孔１４は徐々に深くなる。やがて、孔１４がＡｌ_x2Ｇａ_1-x2Ｎ層１０を貫通してフラグ層９がエッチングされ始めると、フラグ層９からのフォトルミネッセンス光の強度が減少する。フラグ層９からのフォトルミネッセンス光の強度が無くなった時、またはＧａＮよりなる電子走行層３からのフォトルミネッセンス光が観測され始めたら、エッチングがストップされる。

この時点で、孔１４は少なくともフラグ層９を貫通してＡｌ_x1Ｇａ_1-x1Ｎ層８に達している。つまり、フラグ層９からのフォトルミネッセンス光を測定することで、エッチングの終点を検出することができる。

ここで、Ａｌ_x1Ｇａ_1-x1Ｎ層８がたとえば波長３２５ｎｍのＨｅ−Ｃｄレーザーに対して不透明な場合には、フラグ層９をエッチングするとＡｌ_x1Ｇａ_1-x1Ｎ層８からのフォトルミネッセンス光が観測される。またＡｌ_x1Ｇａ_1-x1Ｎ層８の組成におけるＡｌの比率を高くしておくと（つまりｘ１を大きくしておくと）、Ａｌ_x1Ｇａ_1-x1Ｎ層８のエッチングスピードが著しく落ちるため、Ａｌ_x1Ｇａ_1-x1Ｎ層８をエッチングストップ層として用いることができる。

図１０を参照して、孔１４内を埋め込むように、かつレジストパターン１８上を覆うように、ソース／ドレイン電極用の導電層１９が形成される。この後、リフトオフ法によりレジストパターン１８がはく離され、そのレジストパターン１８とその上のソース／ドレイン電極用導電層１９が除去される。

図１を参照して、上記のリフトオフ法により、孔１４内のソース／ドレイン用導電層が残存されてソース電極１９およびドレイン電極１９が形成される。これにより、本実施の形態の半導体装置が製造される。

本実施の形態によれば、ゲート電極１５、ソース電極１９およびドレイン電極１９の形成部に孔１３、１４を形成する際、フラグ層９、１１からのフォトルミネッセンス光を観測することで孔１３、１４の形成深さを正確に制御することができる。

またフラグ層９、１１とは異なる組成のＡｌ_x1Ｇａ_1-x1Ｎ層８およびＡｌ_x2Ｇａ_1-x2Ｎ層１０の各々がフラグ層９および１１のそれぞれの下にあるため、孔１３、１４がフラグ層９、１１を貫通してＡｌ_x1Ｇａ_1-x1Ｎ層８またはＡｌ_x2Ｇａ_1-x2Ｎ層１０に達した瞬間から孔１３、１４の形成速度を遅くすることが可能となり、孔１３、１４の形成深さの制御がより正確になる。

（実施の形態２）
図１１は本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。また図１２は図１１の領域Ｐ１を拡大して示す部分拡大断面図である。

図１１および図１２を参照して、本実施の形態の半導体装置の構成は、実施の形態１の構成と比較して主に電子供給層の構成において異なる。

電子供給層は、電子走行層３に接合され、かつ電子走行層３よりも大きなバンドギャップエネルギーを有する材質よりなり、かつＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の多層構造よりなっている。

電子供給層の多層構造は、所定の波長λの光（たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザー）に対して不透明な第１の層と、その第１の層とは異なる組成の材質よりなる第２の層とを含んでいる。

第２の層は、たとえば、Ａｌ_x1Ｇａ_1-x1Ｎ層２２と、Ａｌ_x2Ｇａ_1-x2Ｎ層２４と、Ａｌ_x3Ｇａ_1-x3Ｎ層２６とを有している。

第１の層は、複数のフラグ層群２１、２３、２５を有している。フラグ層群２１は、電子走行層３とＡｌ_x1Ｇａ_1-x1Ｎ層２２との間に形成されており、フラグ層群２３は、Ａｌ_x1Ｇａ_1-x1Ｎ層２２とＡｌ_x2Ｇａ_1-x2Ｎ層２４との間に形成されており、フラグ層群２５は、Ａｌ_x2Ｇａ_1-x2Ｎ層２４とＡｌ_x3Ｇａ_1-x3Ｎ層２６との間に形成されている。

複数のフラグ層群２１、２３、２５の各々は、複数のフラグ層が積層された構成を有しており、本実施の形態においてはたとえば３層のフラグ層が積層された構成を有している。具体的には、フラグ層群２１は、互いに組成におけるＡｌ比が異なるＡｌ_y1aＧａ_1-y1aＮ層２１ａと、Ａｌ_y1bＧａ_1-y1bＮ層２１ｂと、Ａｌ_y1cＧａ_1-y1cＮ層２１ｃとを有している。またフラグ層群２３は、互いに組成におけるＡｌ比が異なるＡｌ_y2aＧａ_1-y2aＮ層２３ａと、Ａｌ_y2bＧａ_1-y2bＮ層２３ｂと、Ａｌ_y2cＧａ_1-y2cＮ層２３ｃとを有している。フラグ層群２５は、互いに組成におけるＡｌ比が異なるＡｌ_y3aＧａ_1-y3aＮ層２５ａと、Ａｌ_y3bＧａ_1-y3bＮ層２５ｂと、Ａｌ_y3cＧａ_1-y3cＮ層２５ｃとを有している。

フラグ層２１ａ〜２１ｃ、２３ａ〜２３ｃ、２５ａ〜２５ｃの各々は０．５ｎｍの膜厚を有している。このため、フラグ層群２１、２３、２５の各々においては、フラグ層の位置に周期性がある。また、フラグ層群２１、２３、２５の各々は全体で１．５ｎｍの膜厚を有しており、フラグ層群２１とフラグ層群２３との間にあるＡｌ_x1Ｇａ_1-x1Ｎ層２２と、フラグ層群２３とフラグ層群２５との間にあるＡｌ_x2Ｇａ_1-x2Ｎ層２４とは、それぞれ１ｎｍの膜厚を有している。このため、複数のフラグ層群２１、２３、２５の各々のフラグ層群の位置にも周期性がある。

各フラグ層の各々の組成において、ｙ１ａ、ｙ２ａおよびｙ３ａはたとえば０．１であり、ｙ１ｂ、ｙ２ｂおよびｙ３ｂはたとえば０．１２であり、ｙ１ｃ、ｙ２ｃおよびｙ３ｃはたとえば０．１４である。このようにフラグ層群２１、２３、２５の各々内において、フラグ層は電子走行層３に近いフラグ層ほど組成比におけるＡｌ比が大きくなっている。第２の層の組成において、ｘ１、ｘ２およびｘ３はたとえば０．２５である。これにより、たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザーに対して各フラグ層は不透明となり、第２の層をなすＡｌ_x1Ｇａ_1-x1Ｎ層２２、Ａｌ_x2Ｇａ_1-x2Ｎ層２４およびＡｌ_x3Ｇａ_1-x3Ｎ層２６の各々は透明となる。

またＡｌ_x3Ｇａ_1-x3Ｎ層２６の膜厚はたとえば２０ｎｍである。
ゲート電極１５、ソース電極１９およびドレイン電極１９の各々の形成部において、電子供給層の多層構造に孔１３、１４が形成されている。孔１３は、Ａｌ_x3Ｇａ_1-x3Ｎ層２６およびフラグ層群２５を貫通してＡｌ_x2Ｇａ_1-x2Ｎ層２４に達するように形成されている。また孔１４は、Ａｌ_x3Ｇａ_1-x3Ｎ層２６、フラグ層群２５、Ａｌ_x2Ｇａ_1-x2Ｎ層２４、フラグ層群２３、Ａｌ_x1Ｇａ_1-x1Ｎ層２２およびＡｌ_y1cＧａ_1-y1cＮ層２１ｃを貫通してＡｌ_y1bＧａ_1-y1bＮ層２１ｂに達するように形成されている。この孔１４は、フラグ層群２１を貫通しないように、つまりフラグ層群２１内に底面を有するように形成されている。

ゲート電極１５は、この孔１３内を埋め込むように形成されている。ソース電極１９およびドレイン電極１９の各々は、孔１４内を埋め込むように形成されている。これにより、ゲート電極１５の下における電子供給層の残し膜厚は５ｎｍであり、ソース電極１９およびドレイン電極１９の各々の下における電子供給層の残し膜厚は１ｎｍである。

なお、上記以外の構成については実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。

次に、本実施の形態の半導体装置の製造方法について説明する。
図１３〜図２１は、本発明の実施の形態２における半導体装置の製造方法を工程順に示す概略断面図である。なお図１３（ｂ）は図１３（ａ）の電子供給層部分を拡大して示す部分拡大断面図である。また図２０（ｂ）は図２０（ａ）の領域Ｐ２を拡大して示す部分拡大断面図である。

図１３（ａ）、（ｂ）を参照して、たとえばシリコンよりなる基板１の上に、たとえばＡｌＮ、ＧａＮよりなるバッファ層２と、たとえばＧａＮよりなる電子走行層３とが順次積層して形成される。この電子走行層３の上に、電子供給層が形成される。

この電子供給層の形成においては、電子走行層３上に、フラグ層群２１と、Ａｌ_x1Ｇａ_1-x1Ｎ層２２と、フラグ層群２３と、Ａｌ_x2Ｇａ_1-x2Ｎ層２４と、フラグ層群２５と、Ａｌ_x3Ｇａ_1-x3Ｎ層２６とが順に積層して形成される。

フラグ層群２１は、互いに組成におけるＡｌ比が異なるＡｌ_y1aＧａ_1-y1aＮ層２１ａと、Ａｌ_y1bＧａ_1-y1bＮ層２１ｂと、Ａｌ_y1cＧａ_1-y1cＮ層２１ｃとが順に積層されることで形成される。またフラグ層群２３は、互いに組成におけるＡｌ比が異なるＡｌ_y2aＧａ_1-y2aＮ層２３ａと、Ａｌ_y2bＧａ_1-y2bＮ層２３ｂと、Ａｌ_y2cＧａ_1-y2cＮ層２３ｃとが順に積層されることで形成される。フラグ層群２５は、互いに組成におけるＡｌ比が異なるＡｌ_y3aＧａ_1-y3aＮ層２５ａと、Ａｌ_y3bＧａ_1-y3bＮ層２５ｂと、Ａｌ_y3cＧａ_1-y3cＮ層２５ｃとが順に積層されることで形成される。

図１４を参照して、Ａｌ_x3Ｇａ_1-x3Ｎ層２６上にフォトレジスト１６が塗布された後に露光・現像などされてフォトレジストパターン１６が形成される。このフォトレジストパターン１６をマスクとして、フォトレジストパターン１６から露出した電子供給層の表面にエッチングが施される。

図１５を参照して、上記のエッチングは、所定の波長λの光（たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザー）を照射し、電子供給層のフラグ層からのフォトルミネッセンス光を観測しながら、もしくはエッチングとフォトルミネッセンス光の観測とを何度も繰り返しながら行なわれる。この光の照射により、エッチング前もしくはエッチング初期には、フォトルミネッセンス光がＡｌ_y3cＧａ_1-y3cＮ層２５ｃから発生するためフォトルミネッセンス光が観測される。

なお、Ａｌ_x3Ｇａ_1-x3Ｎ層２６はｘ３＝０．２５に設定されているため、たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザーに対して透明となる。このため、Ａｌ_x3Ｇａ_1-x3Ｎ層２６からのフォトルミネッセンス光は発生しない。

上記のエッチングにより、電子供給層のＡｌ_x3Ｇａ_1-x3Ｎ層２６には孔１３、１４が形成され、この孔１３、１４は徐々に深くなる。やがて、孔１３、１４がＡｌ_x3Ｇａ_1-x3Ｎ層２６を貫通してＡｌ_y3cＧａ_1-y3cＮ層２５ｃがエッチングされ始めると、Ａｌ_y3cＧａ_1-y3cＮ層２５ｃからのフォトルミネッセンス光の強度が減少する。孔１３、１４がＡｌ_y3cＧａ_1-y3cＮ層２５ｃを貫通しＡｌ_y3bＧａ_1-y3bＮ層２５ｂに達すると、Ａｌ_y3bＧａ_1-y3bＮ層２５ｂからのフォトルミネッセンス光が観察される。同様に孔１３、１４がＡｌ_y3bＧａ_1-y3bＮ層２５ｂを貫通してＡｌ_y3aＧａ_1-y3aＮ層２５ａに達すると、Ａｌ_y3aＧａ_1-y3aＮ層２５ａからのフォトルミネッセンス光が観察される。Ａｌ_y3aＧａ_1-y3aＮ層２５ａのエッチングが進み、Ａｌ_y3aＧａ_1-y3aＮ層２５ａからのフォトルミネッセンス光の強度が無くなった時、またはフラグ層群２３からのフォトルミネッセンス光が観測され始めたら、エッチングが一旦ストップされる。

この時点で、孔１３、１４は少なくともフラグ層群２５を貫通してＡｌ_x2Ｇａ_1-x2Ｎ層２４に達している。つまり、フラグ層群２５からのフォトルミネッセンス光を測定することで、エッチングの終点を検出することができる。

ここで、Ａｌ_x2Ｇａ_1-x2Ｎ層２４の組成におけるＡｌの比率を高くしておくと（つまりｘ２を大きくしておくと）、Ａｌ_x2Ｇａ_1-x2Ｎ層２４のエッチングスピードが著しく落ちるため、孔１３、１４の底面における面内均一性を高めることができる。

図１６を参照して、この後、孔１４内にフォトレジスト１７が形成される。この状態で、孔１３からＡｌ_x2Ｇａ_1-x2Ｎ層２４の表面が露出している。

図１７を参照して、孔１３内を埋め込むように、かつレジストパターン１６、１７上を覆うように、ゲート電極用の導電層１５が形成される。この後、リフトオフ法によりレジストパターン１６、１７がはく離され、そのレジストパターン１６、１７とその上のゲート電極用導電層１５が除去される。

図１８を参照して、上記のリフトオフ法により、孔１３内のゲート用導電層が残存されてゲート電極１５が形成される。また孔１４からＡｌ_x2Ｇａ_1-x2Ｎ層２４の表面が露出する。

図１９を参照して、通常の写真製版技術を用いることで、孔１４上を除いて、Ａｌ_x3Ｇａ_1-x3Ｎ層２６上およびゲート電極１５上にレジストパターン１８が形成される。このレジストパターン１８をマスクとして、フォトレジストパターン１８から露出したＡｌ_x2Ｇａ_1-x2Ｎ層２４の表面にエッチングが施される。

図２０（ａ）、（ｂ）を参照して、上記のエッチングは、所定の波長λの光（たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザー）を照射し、フラグ層群２３からのフォトルミネッセンス光を観測しながら、もしくはエッチングとフォトルミネッセンス光の観測とを何度も繰り返しながら行なわれる。この光の照射により、エッチング前もしくはエッチング初期には、フォトルミネッセンス光がフラグ層群２３から発生するためフォトルミネッセンス光が観測される。孔１４がＡｌ_x2Ｇａ_1-x2Ｎ層２４およびフラグ層群２３を貫通してＡｌ_x1Ｇａ_1-x1Ｎ層２２に達すると、フラグ層群２１の最上層のＡｌ_y1cＧａ_1-y1cＮ層２１ｃのフォトルミネッセンス光が観察される。

このＡｌ_y1cＧａ_1-y1cＮ層２１ｃのエッチングが進み、Ａｌ_y1cＧａ_1-y1cＮ層２１ｃからのフォトルミネッセンス光の強度が無くなった時、またはＡｌ_y1bＧａ_1-y1bＮ層２１ｂからのフォトルミネッセンス光が観測され始めたら、エッチングがストップされる。

この時点で、孔１４は少なくともＡｌ_y1cＧａ_1-y1cＮ層２１ｃを貫通してＡｌ_y1bＧａ_1-y1bＮ層２１ｂに達している。つまり、フラグ層からのフォトルミネッセンス光を測定することで、エッチングの終点を検出することができる。

なお、Ａｌ_x1Ｇａ_1-x1Ｎ層２２およびＡｌ_x2Ｇａ_1-x2Ｎ層２４はｘ１、ｘ２＝０．２５に設定されているため、たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザーに対して透明となる。このため、Ａｌ_x1Ｇａ_1-x1Ｎ層２２およびＡｌ_x2Ｇａ_1-x2Ｎ層２４からのフォトルミネッセンス光は発生しない。

図２１を参照して、孔１４内を埋め込むように、かつレジストパターン１８上を覆うように、ソース／ドレイン電極用の導電層１９が形成される。この後、リフトオフ法によりレジストパターン１８がはく離され、そのレジストパターン１８とその上のソース／ドレイン電極用導電層１９が除去される。

図１１を参照して、上記のリフトオフ法により、孔１４内のソース／ドレイン用導電層が残存されてソース電極１９およびドレイン電極１９が形成される。これにより、本実施の形態の半導体装置が製造される。

本実施の形態によれば、ゲート電極１５、ソース電極１９およびドレイン電極１９の形成部に孔１３、１４を形成する際、フラグ層９、１１からのフォトルミネッセンス光を観測することで孔１３、１４の形成深さを正確に制御することができる。

またフラグ層群２５とは異なる組成のＡｌ_x2Ｇａ_1-x2Ｎ層２４がフラグ層群２５の下にあるため、孔１３がフラグ層群２５を貫通してＡｌ_x2Ｇａ_1-x2Ｎ層２４に達した瞬間から孔１３の形成速度を遅くすることが可能となり、孔１３の形成深さの制御がより正確になる。

またＡｌ_y1cＧａ_1-y1cＮ層２１ｃとは異なる組成のＡｌ_y1bＧａ_1-y1bＮ層２１ｂがＡｌ_y1cＧａ_1-y1cＮ層２１ｃの下にあるため、孔１４がＡｌ_y1cＧａ_1-y1cＮ層２１ｃを貫通してＡｌ_y1bＧａ_1-y1bＮ層２１ｂに達した瞬間から孔１４の形成速度を遅くすることが可能となり、孔１４の形成深さの制御がより正確になる。

（実施の形態３）
本実施の形態においては、実施の形態１および２の製造方法におけるエッチングで用いられる製造装置としてエッチング装置の構成について説明する。

図２２は、エッチング装置の構成の第１の例を示す概略断面図である。図２２を参照して、エッチング装置は、エッチャントチャンバー３１と、光源３２と、受光器３３とを有している。光源３２は、たとえば波長３２５ｎｍのＨｅ−Ｃｄレーザー装置であり、光源３２から発せられた光４０が試料に照射可能なようにエッチャントチャンバー３１内に配置されている。受光器３３は、たとえばフォトダイオードであり、試料３０に含まれるフラグ層からのフォトルミネッセンス光４１を受光可能なようにエッチャントチャンバー３１内に配置されている。

光源３２は複数個配置されており、複数個の光源３２の各々に対応させて受光器３３も複数個配置されている。複数個の光源３２のそれぞれは試料（ウエハ）３０の真上に配置されている。また複数個の受光器３３のそれぞれも試料（ウエハ）３０の真上に配置されている。

このようにエッチング装置に光源３２と受光器３３とを配置することで、試料３０に含まれるフラグ層からのフォトルミネッセンス光４１を観測することが可能となる。これにより、ゲート電極、ソース電極およびドレイン電極の形成のための孔をエッチングにより制御性よく形成することができる。

なお受光器３３は、フォトダイオードでもよいが、その場合、フラグ層からのフォトルミネッセンス光の波長が分からない。このため、受光器３３として分光器とＣＣＤを用いれば、フラグ層からのフォトルミネッセンス光の波長が観測でき、組成において異なるＡｌ比のフラグ層を用いた場合にはフラグ層の種類を判別することができる。

またエッチング装置は、図２３に示すように光源３２から発せられた光４０の照射方向を変える（走査する）機構として、可動式のミラー３４を有していてもよい。

またエッチング装置は、図２４に示すように光源３２と可動式のミラー３４とをエッチャントチャンバー３１の外部に有していてもよい。この場合、光源３２から発せられてミラー３４で走査された光４０は、エッチャントチャンバー３１に設けられた窓３５を通過して試料３０に照射される。

またエッチング装置は、図２５に示すように光ファイバー３６を有していてもよい。この場合、光ファイバー３６をエッチャントチャンバー３１の内部から外部に引き出すことにより、外部にある受光器（分光器３７およびＣＣＤ３８）にフォトルミネッセンス光が導かれる。光ファイバー３６は、試料３０の上方へ向かって引き延ばされることにより、エッチャントチャンバー３１の内部から外部に引き出されていることが好ましい。

またエッチング装置は、図２６に示すように光ファイバー３９を有していてもよい。この場合、光ファイバー３９をエッチャントチャンバー３１の外部から内部へ挿入することにより、外部にある光源３２から発せられた光が試料３０へ照射するようにエッチャントチャンバー３１の内部へ導かれる。

上記の実施の形態においては、電子供給層が所定の波長λの光に対して透明な層とフラグ層との積層構造からなる場合について説明したが、電子供給層は所定の波長λの光に対して不透明な層だけから構成される積層構造よりなっていてもよい。

上記の実施の形態において、電子供給層のエッチング時においてエッチングストッパ層として機能する層はＡｌＮであってもよい。

上記の実施の形態においてフラグ層とは、電子供給層としての機能を有すると共に、所定の波長λの光（たとえばＨｅ−Ｃｄレーザー）に対して不透明な層のことである。また電子供給層としての機能とは、電子走行層とヘテロ結合し、かつ電子走行層よりも大きなバンドギャップエネルギーを有することである。

また上記の実施の形態においては、電子供給層は電子走行層よりも上の層を指しているが、電子供給層がＧａＮの多層構造（たとえばＡｌＮ／ＧａＮ多層膜など）よりなる場合には、その多層膜中のＧａＮ層も電子供給層の一部とみなす。

上記の実施の形態においては、ゲート電極１５の下の電子供給層の厚みがソース電極１９およびドレイン電極１９の下の電子供給層の厚みよりも大きい場合について説明したが、ゲート電極１５の下の電子供給層の厚みはソース電極１９およびドレイン電極１９の下の電子供給層の厚みよりも小さくてもよい。またゲート電極１５の下の電子供給層の厚みがソース電極１９およびドレイン電極１９の下の電子供給層の厚みよりも大きい場合には、ソース電極１９およびドレイン電極１９よりも先にゲート電極１５が形成されることになる。一方、ゲート電極１５の下の電子供給層の厚みがソース電極１９およびドレイン電極１９の下の電子供給層の厚みよりも小さい場合には、ゲート電極１５よりも先にソース電極１９およびドレイン電極１９が形成されることになる。

上記の実施の形態においては、観測するスペクトルとしてフォトルミネッセンス光について説明した。このフォトルミネッセンス光とは、光源（たとえばレーザー光源）によって励起された半導体層から発生する光のことである。このフォトルミネッセンス光の波長は、発生する半導体層のバンドギャップによって決まるため、複数のバンドギャップの異なる半導体層を積層した場合、どの層から発生した光であるかを特定することができる。

ただし、本発明では、観測するスペクトルはフォトルミネッセンス光に限定されるものではなく、たとえば反射スペクトルであってもよく、広義には散乱光であってもよい。また、観測されるスペクトルの形状が異なる、もしくは時間的な変化が異なっているのでも良い。光源に用いる波長λも単一波長光源である必要はない。要するに、本発明の趣旨を変更することなく、フラグ層の判別さえできれば良いのである。

上記の実施の形態においては、電子供給層の多層構造を構成する層がＡｌ_xＧａ_1-xＮ層の場合について説明したが、Ｉｎが添加されたＡｌ_xＩｎ_yＧａ_1-x-yＮ層であってもよい。

上記の実施の形態においては、所定の波長λの光として、Ｈｅ−Ｃｄレーザーについて説明したが、これ以外に固体レーザー（ＹＬＦ（Yttrium Lithium Fluoride）、ＹＡＧ（Yttrium Aluminium Garnet）、ＹＶ０４（Yttrium Vanadate））、半導体レーザーなどが用いられてもよい。また発振波長のエネルギーがＧａＮのバンドギャップより大きければよいので、第２高調波を使うこともできる。また用いる光源は単一波長光源でなくともよく、また用いる光はレーザーでなくとも、たとえば白色光源でもバンド帯があっていればよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、ゲート電極、ソース電極およびドレイン電極を有する半導体装置、その製造方法、およびそれに用いる製造装置に特に有利に適用され得る。

本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第８工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の第９工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。 図１１の領域Ｐ１を拡大して示す部分拡大断面図である。 本発明の実施の形態２における半導体装置の製造方法の第１工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第２工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第３工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第４工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第５工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第６工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第７工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第８工程を示す概略断面図である。 本発明の実施の形態２における半導体装置の製造方法の第９工程を示す概略断面図である。 エッチング装置の構成の第１の例を示す概略断面図である。 エッチング装置の構成の第２の例を示す概略断面図である。 エッチング装置の構成の第３の例を示す概略断面図である。 エッチング装置の構成の第４の例を示す概略断面図である。 エッチング装置の構成の第５の例を示す概略断面図である。 エッチング装置の構成の第６の例を示す概略断面図である。

符号の説明

１ 基板、２ バッファ層、３ 電子走行層、８ Ａｌ_x1Ｇａ_1-x1Ｎ層、９，１１ フラグ層、１０ Ａｌ_x2Ｇａ_1-x2Ｎ層、１２ Ａｌ_x3Ｇａ_1-x3Ｎ層、１３，１４ 孔、１５ ゲート電極、１６，１７，１８ フォトレジストパターン、１９ ソース電極，ドレイン電極、２１，２３，２５ フラグ層群、２１ａ Ａｌ_y1aＧａ_1-y1aＮ層、２１ｂ Ａｌ_y1bＧａ_1-y1bＮ層、２１ｃ Ａｌ_y1cＧａ_1-y1cＮ層、２２ Ａｌ_x1Ｇａ_1-x1Ｎ層、２３ａ Ａｌ_y2aＧａ_1-y2aＮ層、２３ｂ Ａｌ_y2bＧａ_1-y2bＮ層、２３ｃ Ａｌ_y2cＧａ_1-y2cＮ層、２４ Ａｌ_x2Ｇａ_1-x2Ｎ層、２５ａ Ａｌ_y3aＧａ_1-y3aＮ層、２５ｂ Ａｌ_y3bＧａ_1-y3bＮ層、２５ｃ Ａｌ_y3cＧａ_1-y3cＮ層、２６ Ａｌ_x3Ｇａ_1-x3Ｎ層、３０ 試料、３１ エッチャントチャンバー、３２ 光源、３３ 受光器、３４ ミラー、３５ 窓、３６，３９ 光ファイバー、３７ 分光器。

Claims (12)

1. ゲート電極、ソース電極およびドレイン電極を有する半導体装置であって、
   ＧａＮよりなる電子走行層と、
   前記電子走行層に接合され、かつ前記電子走行層よりも大きなバンドギャップエネルギーを有し、かつＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の多層構造よりなる電子供給層とを備え、
   前記多層構造は、所定の波長λの光に対して不透明な第１の層と、前記第１の層とは異なる組成の第２の層とを含み、
   前記第１の層は、前記所定の波長λの光を照射されることにより、エッチング終点検出を行うためのフォトルミネッセンス光を発生するものであり、
   前記ゲート電極、前記ソース電極および前記ドレイン電極の少なくともいずれかの形成部において、前記電子供給層の前記電子走行層側とは逆側の表面から前記第２の層に向かって前記第１の層内を延びる孔が形成されており、
   前記第１の層は複数のフラグ層を含み、前記複数のフラグ層の各々はＡｌ _x Ｉｎ _y Ｇａ _1-x-y Ｎの組成においてｘが互いに異なっており、
   前記複数のフラグ層の各々の位置に周期性がある、半導体装置。
2. 各々が位置において周期性のある前記複数のフラグ層を１組として、前記第１の層は前記１組のフラグ層を複数組含む、請求項１に記載の半導体装置。
3. 前記複数組のフラグ層の各々の組の位置に周期性がある、請求項２に記載の半導体装置。
4. 前記複数組のフラグ層の各々の組における前記フラグ層は、前記電子走行層に近い前記フラグ層ほどＡｌ_xＩｎ_yＧａ_1-x-yＮの組成においてｘが大きくなる、請求項３に記載の半導体装置。
5. 前記孔が、前記第１の層を貫通して前記第２の層に達するように形成されている、請求項１〜４のいずれかに記載の半導体装置。
6. 前記孔が、前記第１の層内に底面を有するように形成されている、請求項１〜４のいずれかに記載の半導体装置。
7. 前記電子供給層のうちＡｌ_xＩｎ_yＧａ_1-x-yＮの組成においてｘが最も大きくなる層が前記孔の底面において露出している、請求項６に記載の半導体装置。
8. ゲート電極、ソース電極およびドレイン電極を有する半導体装置の製造方法であって、
   ＧａＮよりなる電子走行層を形成する工程と、
   前記電子走行層に接合され、かつ前記電子走行層よりも大きなバンドギャップエネルギーを有し、かつＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の多層構造よりなる電子供給層を形成する工程とを備え、
   前記多層構造は、所定の波長λの光に対して不透明な第１の層と、前記第１の層とは異なる組成の第２の層とを含むように形成され、さらに
   前記ゲート電極、前記ソース電極および前記ドレイン電極の少なくともいずれかの形成部において、前記電子供給層の前記電子走行層側とは逆側の表面から前記第２の層に向かって前記第１の層内を延びる孔をエッチングにより形成する工程を備え、
   前記孔の形成時に前記所定の波長λの光を照射して前記第１の層から発生するフォトルミネッセンス光を測定することでエッチングの終点を検出し、
   前記第１の層は複数のフラグ層を含み、前記複数のフラグ層の各々はＡｌ _x Ｉｎ _y Ｇａ _1-x-y Ｎの組成においてｘが互いに異なるように形成され、かつ前記複数のフラグ層の各々の位置に周期性があるように形成される、半導体装置の製造方法。
9. 請求項８に記載の半導体装置の製造方法において前記孔を形成するためのエッチングに用いられる製造装置であって、
   前記第１の層でのみ前記フォトルミネッセンス光を発生させるための前記所定の波長λの光を発する光源を備えた、製造装置。
10. 前記第１の層で発生したフォトルミネッセンス光を受光するための受光器をさらに備えた、請求項９に記載の製造装置。
11. 前記第１の層で発生したフォトルミネッセンス光を前記受光器に導くための光ファイバーをさらに備えた、請求項１０に記載の製造装置。
12. 前記光ファイバーは、前記電子走行層と前記第１および第２の層とを含む被処理物の上方に引き延ばされている、請求項１１に記載の製造装置。

Images