JP5252813B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5252813B2 JP5252813B2 JP2007066515A JP2007066515A JP5252813B2 JP 5252813 B2 JP5252813 B2 JP 5252813B2 JP 2007066515 A JP2007066515 A JP 2007066515A JP 2007066515 A JP2007066515 A JP 2007066515A JP 5252813 B2 JP5252813 B2 JP 5252813B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- trench
- layer
- semiconductor device
- crystal plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/477—Vertical HEMTs or vertical HHMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
それに対して、特許文献1の半導体装置では、チャネルとなるヘテロ接合面を(11−20)結晶面上に形成している。(11−20)結晶面は、厚み方向に極性が変化しない無極性面である。そのことから、(11−20)結晶面上に形成したヘテロ接合面では、自発分極及びピエゾ分極が発生せず、2次元電子ガス層の密度が顕著に低下する。その結果、ゲート電極に電圧を印加しない状態では、ヘテロ接合面における電子の走行が抑止され、半導体装置はオフの状態となる。特許文献1には、ほぼノーマリオフ型の動作特性が確認されたと報告されている。
本発明は、上記の課題を解決する。本発明は、ノーマリオフ動作を実現するとともに、その製造が比較的に容易な半導体装置を具現化するための技術を提供する。
ここで、窒化物半導体結晶の上側表面とは、鉛直上方に位置する表面を意図するものではなく、半導体装置の各構成の位置関係を明確にするために便宜上定めるものである。本明細書および特許請求の範囲では、窒化物半導体結晶の複数の表面のうち、ゲート電極が配設された表面を上側表面と定め、上側表面に対向する表面を下側表面と定める。そして、下側表面から上側表面に向かう方向を上方と表現し、上側表面から下側表面に向かう方向を下方と表現し、上側表面及び下側表面に平行な方向を側方と表現する。
主たる表面が(0001)結晶面である窒化物半導体結晶は、その製造が比較的に容易であり、均質な結晶を得やすいという利点を持つ。本発明に係る半導体装置は、表面が(0001)結晶面である窒化物半導体結晶を利用することから、容易に製造することができる。
この半導体装置では、(11−22)結晶面又は(1−101)結晶面上に第1層と第2層のヘテロ接合面が形成されており、そのヘテロ接合面に沿ってチャネルが形成される。ゲート電極に電圧を印加した状態では、ヘテロ接合面に沿って高密度の二次元電子ガス層が形成され、多数の電子が走行可能なチャネルが形成される。それにより、半導体装置のオン抵抗は顕著に低下する。
これらの材料の組み合わせであると、適度なバンドギャップの差異によって、チャネルに適したヘテロ接合面が形成される。
あるいは、前記トレンチが<11−20>結晶軸に平行に伸びており、前記トレンチの側面が(1−101)結晶面であることが好ましい。
これらの構成であれば、前記トレンチの側面に(11−22)結晶面又は(1−101)結晶面をより広く形成することができる。
この製造方法によれば、表面が(0001)結晶面である窒化物半導体結晶から、特別な結晶成長を行うことなく、上記した半導体装置を容易に製造することができる。
それにより、(11−22)結晶面又は(1−101)結晶面上にヘテロ接合面を形成し、そのヘテロ接合面に沿ってチャネルが形成される半導体装置を製造することができる。
これらの材料の組み合わせにより、適度なバンドギャップの差異によって、チャネルに適したヘテロ接合面を形成することができる。
(特徴1) トレンチ形成後の窒化物半導体結晶を熱処理する際は、窒化物半導体結晶の上側表面(トレンチの形成範囲は除く)に、窒化ガリウム・アルミニウム層を形成しておくことが好ましい。窒化ガリウム・アルミニウム層は結合度が強く、熱処理において原子が離脱しないことから、窒化物半導体結晶の上側表面を維持するマスクとして機能する。
(特徴2) 窒化物半導体基板の上側表面に<1−100>結晶軸に平行に伸びるトレンチを形成した場合、その後の熱処理によってトレンチの側面に(11−22)結晶面を形成することができる。窒化物半導体基板の上側表面に<11−20>結晶軸に平行に伸びるトレンチを形成した場合、その後の熱処理によってトレンチの側面に(1−101)結晶面を形成することができる
(特徴3) 半導体装置は、窒化物半導体結晶の上側表面に形成されているソース電極と、窒化物半導体結晶の下側表面に形成されているドレイン電極を備えている。
図1は、実施例1の半導体装置10の要部断面図を模式的に示している。図1は、半導体装置10の単位構造を模式的に示すものである。半導体装置10には、図1に示す単位構造が図1の左右方向に繰返し形成されている。
窒化物半導体結晶20は、窒化ガリウム(GaN)で構成されたGaN層(第1層)22、24、26と、窒化ガリウム・アルミニウム(AlGaN)で構成されたAlGaN層(第2層)27、28を備えている。AlGaN層27、28は、GaN層22、24、26の上方に積層されている。GaN層22、24、26とAlGaN層27、28はバンドギャップが互いに異なることから、GaN層22、24、26とAlGaN層27、28の境界面30はヘテロ接合面となっている。以下、GaN層22、24、26とAlGaN層27、28の境界面30を、単にヘテロ接合面30と記すことがある。
高抵抗GaN層24は、GaN基板層22の上方に積層されている。高抵抗GaN層24は、n型の不純物を比較的に低濃度に含むn−型の半導体領域となっている。本実施例では、n型の不純物にシリコン(Si)が用いられており、その濃度は約1×1016cm−3に調整されている。
ソース領域42は、p型GaN層26の一部の上方に形成されている。また、ソース領域42の一部は、ゲート電極36の下方に位置している。ソース領域42は、n型の不純物を比較的に高濃度に含むn型の半導体領域となっている。本実施例では、n型の不純物にシリコン(Si)が用いられており、その濃度は約3×1018cm−3に調整されている。
第2AlGaN層28は、ガリウムとアルミニウムの含有比がx:1−xの窒化ガリウム・アルミニウム(AlxGa1−xN)で構成されている。本実施例では、第1AlGaN層27と同じく、y=0.3に調整されている。第2AlGaN層28は、GaN層(第1層)22、24、26の上側表面26a及びトレンチ46の表面46a、46bの略全体に亘って、略一定の層厚で積層されている。
ヘテロ接合面30のトレンチ側面46aに平行な範囲、即ち、ヘテロ接合面30の(11−22)結晶面上に位置する範囲には、ゲート電極36が一方側から対向しているとともに、p型半導体領域26が高抵抗GaN層24を介して他方側から対向している。
ソース電極28とドレイン電極30を構成する材料は特に限定されず、例えば金属を用いて構成することができる。本実施例では、ソース電極28とドレイン電極30を、チタン(Ti)とアルミニウム(Al)を積層した積層体によって構成している。
次に半導体装置10の製造方法を説明する。
先ず、図3に示すように、窒化ガリウムを主材料とするとともに、その主表面が(0001)結晶面である窒化ガリウム基板22(後にGaN基板層22となる)を用意する。次に、MOCVD(Metal Organic Chemical Vapor Deposition)法を利用して、窒化ガリウム基板22の上に、n−型の窒化ガリウム層24(後に高抵抗GaN層24となる)を結晶成長させる。次に、MOCVD法を利用して、n−型の窒化ガリウム層24の上に、p型の窒化ガリウム層26(後にp型GaN層26となる)を結晶成長させる。次に、MOCVD法を利用して、p型の窒化ガリウム層26の上に、窒化ガリウム・アルミニウム層27(後に第1AlGaN層27となる)を結晶成長させる。
次に、結晶成長によって得られた窒化物半導体結晶20の上側表面20aの一部に、イオン注入法によってシリコンを注入し、ソース領域42を形成する。なお、イオン注入法によるシリコンの注入後に、熱処理による活性化を実施する。以上の工程により、図3に示す半製品10aが得られる。
この熱処理において、窒素原子やガリウム原子は、主に、トレンチ46の底面46bから、トレンチ46の側面46bへと移動する。即ち、巨視的に見れば、トレンチ46の底面46bに露出していたn−型の窒化ガリウム層24が、トレンチ46の側面46aに露出していたp型の窒化ガリウム層26に積層されるように移動する。その結果、トレンチ46の側面46aは、主にn型の窒化ガリウム層24によって構成される。
なお、窒化ガリウムの結晶に比して、窒化ガリウム・アルミニウムの結晶は結合力が強いことから、窒化ガリウム・アルミニウム層27からの原子の移動は実質的に発生しない。従って、窒化物半導体基板20の上側表面20aの形状は、熱処理の前後で維持される。
次に、図7に示すように、窒化ガリウム・アルミニウム層28の上に、ゲート絶縁膜37とゲート電極36を順に形成する。それにより、図7に示す半製品10eが得られる。
次に、窒化物半導体結晶20の上側表面20aにソース電極32を形成し、窒化物半導体結晶20の下側表面20bにドレイン電極34を形成する。ソース電極32を形成する際には、窒化ガリウム・アルミニウム層28にソース領域42を露出させる孔を形成しておき、ソース領域34に接触するようにソース電極32を形成する。以上の工程によって、図1に示す半導体装置10を製造することができる。
図8に示すトレンチ46は、以下のように形成することができる。即ち、上記した半導体装置10の製造方法において、窒化物半導体結晶20の上側表面20aにトレンチ46を形成する際に、<11−20>結晶軸に平行に伸びるトレンチ46を形成するトレンチ46を<11−20>結晶軸に平行に形成すると、その後の熱処理によってトレンチ46の側面46aに(1−101)結晶面が形成され、図8に示すトレンチ46が得られる。
図9は、実施例1の半導体装置100の要部断面図を模式的に示している。図9は、半導体装置100の単位構造を模式的に示すものである。半導体装置100には、図1に示す単位構造が図1の左右方向に繰返し形成されている。
窒化物半導体結晶120は、窒化ガリウム(GaN)で構成されたGaN層(第1層)122、124、126と、窒化ガリウム・アルミニウム(AlGaN)を主材料とするAlGaN層127を備えている。AlGaN層127は、GaN層122、124、216の上方に積層されている。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。本明細書または図面に例示した技術は、複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
・20、120:窒化物半導体結晶
・22、122:GaN基板層(第1層の一部)
・24、124:高抵抗GaN層(第1層の一部)
・26、126:p型GaN層(第1層の一部)
・27、127:第1AlGaN層(第2層の一部)
・28:第2AlGaN層(第2層の一部)
・30:ヘテロ接合面
・32、132:ソース電極
・34、134:ドレイン電極
・36、136:ゲート電極
・37、137:ゲート絶縁膜
・42、142:ソース領域
Claims (3)
- 上側表面が(0001)結晶面である窒化物半導体結晶を用意する工程と、
前記窒化物半導体結晶の上側表面に、<1−100>結晶軸又は<11−20>結晶軸に平行に伸びるトレンチを形成するトレンチ形成工程と、
前記トレンチを形成した窒化物半導体結晶をアンモニアを含むガスの雰囲気下で加熱し、前記トレンチの側面の少なくとも一部に(11−22)結晶面又は(1−101)結晶面を形成する熱処理工程と、
前記トレンチの側面に絶縁層を介して対向するゲート電極を形成する工程と、
を備える半導体装置の製造方法。 - 前記トレンチの側面に形成した(11−22)結晶面又は(1−101)結晶面に、第2種類の窒化物半導体で構成される第2層を結晶成長させる工程をさらに備えることを特徴とする請求項1に記載の製造方法。
- 前記トレンチの側面には窒化ガリウムの結晶面が露出しており、前記第2種類の窒化物半導体は窒化ガリウム・アルミニウムであることを特徴とする請求項2に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007066515A JP5252813B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007066515A JP5252813B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008227356A JP2008227356A (ja) | 2008-09-25 |
| JP5252813B2 true JP5252813B2 (ja) | 2013-07-31 |
Family
ID=39845581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007066515A Expired - Fee Related JP5252813B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5252813B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2187432B1 (en) * | 2008-11-13 | 2013-01-09 | Epcos AG | P-type field-effect transistor and method of production |
| JP5195532B2 (ja) * | 2009-03-04 | 2013-05-08 | 住友電気工業株式会社 | 化合物半導体電子デバイス及び化合物半導体集積電子デバイス |
| JP5529595B2 (ja) * | 2009-07-30 | 2014-06-25 | 住友電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2011035066A (ja) * | 2009-07-30 | 2011-02-17 | Sumitomo Electric Ind Ltd | 窒化物半導体素子、及び窒化物半導体素子を作製する方法 |
| JP5299208B2 (ja) * | 2009-10-09 | 2013-09-25 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP5536897B2 (ja) * | 2009-11-19 | 2014-07-02 | フリースケール セミコンダクター インコーポレイテッド | 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法 |
| JP4985760B2 (ja) * | 2009-12-28 | 2012-07-25 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP5614057B2 (ja) * | 2010-03-02 | 2014-10-29 | 住友電気工業株式会社 | 窒化物電子デバイスを作製する方法 |
| WO2011114535A1 (ja) * | 2010-03-19 | 2011-09-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5510544B2 (ja) * | 2010-07-14 | 2014-06-04 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5569321B2 (ja) * | 2010-10-07 | 2014-08-13 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2012104568A (ja) * | 2010-11-08 | 2012-05-31 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| CN102184956B (zh) * | 2011-04-15 | 2012-12-19 | 中山大学 | 纵向导通的GaN增强型MISFET器件及其制作方法 |
| CN103730490A (zh) * | 2012-10-16 | 2014-04-16 | 浙江大学苏州工业技术研究院 | 一种具有垂直导电沟道的半导体装置及其制备方法 |
| JP2015032744A (ja) * | 2013-08-05 | 2015-02-16 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| KR20150016667A (ko) * | 2013-08-05 | 2015-02-13 | 서울반도체 주식회사 | 질화물계 전계효과 트랜지스터 및 그 제조방법 |
| JP2015056486A (ja) | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP6531691B2 (ja) * | 2016-03-24 | 2019-06-19 | 豊田合成株式会社 | 縦型トレンチmosfetの製造方法 |
| JP6629252B2 (ja) * | 2017-02-01 | 2020-01-15 | 株式会社東芝 | 半導体装置の製造方法 |
| JP6729523B2 (ja) * | 2017-08-31 | 2020-07-22 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| DE102017215296A1 (de) * | 2017-09-01 | 2019-03-07 | Robert Bosch Gmbh | Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors |
| DE102018218704A1 (de) * | 2018-10-31 | 2020-04-30 | Robert Bosch Gmbh | Isolierschicht-Feldeffekttransistor |
| CN111276533B (zh) * | 2018-12-05 | 2021-08-03 | 北京大学 | 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法 |
| JP7354029B2 (ja) | 2020-03-13 | 2023-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4645034B2 (ja) * | 2003-02-06 | 2011-03-09 | 株式会社豊田中央研究所 | Iii族窒化物半導体を有する半導体素子 |
| JP4986406B2 (ja) * | 2005-03-31 | 2012-07-25 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2007088185A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5189771B2 (ja) * | 2007-02-01 | 2013-04-24 | ローム株式会社 | GaN系半導体素子 |
-
2007
- 2007-03-15 JP JP2007066515A patent/JP5252813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008227356A (ja) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5252813B2 (ja) | 半導体装置の製造方法 | |
| CN107408511B (zh) | 化合物半导体基板 | |
| JP5841417B2 (ja) | 窒化物半導体ダイオード | |
| US10109736B2 (en) | Superlattice buffer structure for gallium nitride transistors | |
| CN101180734B (zh) | 半导体器件及其制造方法 | |
| JP5400266B2 (ja) | 電界効果トランジスタ | |
| JP5919703B2 (ja) | 半導体装置 | |
| JP2009016655A (ja) | 電界効果半導体装置及びその製造方法 | |
| JP2013235873A (ja) | 半導体装置およびその製造方法 | |
| JP2006032749A (ja) | 半導体装置とその製造方法 | |
| JP2016076681A (ja) | 半導体装置およびその製造方法 | |
| JP2011243644A (ja) | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法 | |
| JP6771669B2 (ja) | 半導体装置の製造方法 | |
| JP2011049488A (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
| JP5122165B2 (ja) | 半導体装置とその製造方法 | |
| JP5134265B2 (ja) | 半導体装置とその製造方法 | |
| JP6433390B2 (ja) | 半導体装置 | |
| JP2013055224A (ja) | 半導体装置およびその製造方法 | |
| JP4869564B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP4888537B2 (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
| WO2018037530A1 (ja) | 半導体装置およびその製造方法 | |
| JP2009289827A (ja) | へテロ接合を有する半導体装置とその製造方法 | |
| JP5415668B2 (ja) | 半導体素子 | |
| JP2012064977A (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
| JP2007115861A (ja) | へテロ接合トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5252813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |