JP5122165B2 - 半導体装置とその製造方法 - Google Patents

Description

本発明は、窒化物半導体結晶を用いた半導体装置に関する。

特許文献１に、窒化物半導体結晶を用いた半導体装置が開示されている。この半導体装置は、窒化物半導体結晶と、その窒化物半導体結晶の上側表面に絶縁層を介して対向するゲート電極を有している。窒化物半導体結晶は、第１種類の窒化物半導体（窒化ガリウム）で構成された第１層と、第１層の上側に積層されているとともに第２種類の窒化物半導体（窒化ガリウム・アルミニウム）で構成された第２層を有している。第１層と第２層はバンドギャップが互いに異なることから、両者の境界面はヘテロ接合面となっている。第１層と第２層とのヘテロ接合面の一部には、ゲート電極が一方側から対向している。特許文献１の半導体装置は、ヘテロ接合面をチャネルに用いる横型の電界効果トランジスタであり、いわゆるヘテロ接合電界効果トランジスタと称されるものである。

ヘテロ接合電界効果トランジスタでは、チャネルとなるヘテロ接合面を（０００１）結晶面上に形成すると、自発分極及びピエゾ分極に起因する内部電界の発生によって、ヘテロ接合面に高密度の２次元電子ガス層が形成される。ヘテロ接合面に高密度の２次元電子ガス層が形成されると、ゲート電極に電圧を印加していない時でも、ヘテロ接合面は多数の電子が走行可能な状態となる。従って、チャネルとなるヘテロ接合面を（０００１）結晶面上に形成した半導体装置は、ノーマリオン型の挙動を示すこととなる。
それに対して、特許文献１の半導体装置では、チャネルとなるヘテロ接合面を（１１−２０）結晶面上に形成している。（１１−２０）結晶面は、厚み方向に極性が変化しない無極性面である。そのことから、（１１−２０）結晶面上に形成したヘテロ接合面では、それに垂直な自発分極及びピエゾ分極が発生せず、２次元電子ガス層の密度は比較的に低くなる。その結果、ゲート電極に電圧を印加しない状態では、ヘテロ接合面における電子の走行が抑制される。特許文献１によれば、しきい値電圧は−０．４Ｖに上昇し、ほぼノーマリオフ型の動作特性を得ることができるという。

ここで、（１１−２０）という表記の「２」の前に付された「−」は、一般に「２」の上部に付すべき「バー」を示すものである。本願の明細書及び特許請求の範囲では、結晶面や結晶軸の表記を同様に行う。また、特に言及しない限り、例えば（１０−１０）結晶面という表記は、（１０−１０）結晶面とそれに等価な結晶面を含むものとする。同様に、例えば＜１０−１０＞結晶軸という表記は、＜１０−１０＞結晶軸とそれに等価な結晶軸を含むものとする。

特開２００６−３２４４６５号公報

特許文献１の半導体装置は、しきい値電圧が依然として負の値のままであり、安定したノーマリオフ動作を実現するには不十分といえる。安定したノーマリオフ動作を実現するためには、ゲート電極に電圧を印加しない状態で、ヘテロ接合面における電子の走行をより強く禁止する必要がある。
本発明は、上記の課題を解決する。本発明は、ヘテロ接合面をチャネルに用いる半導体装置において、安定したノーマリオフ動作を可能とする技術を提供する。

本発明によって具現化される半導体装置は、窒化物半導体結晶と、前記窒化物半導体結晶の上側表面に絶縁層を介して対向するゲート電極を備えている。前記窒化物半導体結晶は、第１種類の窒化物半導体で構成された第１層と、前記第１層の上方に積層されているとともに第２種類の窒化物半導体で構成された第２層を備えている。前記第１層と前記第２層との境界に形成されたヘテロ接合面は、（０００１）結晶面に垂直な結晶面上に位置している。前記第１層には、ｐ型の不純物を含むｐ型半導体領域が、前記へテロ接合面を介して前記ゲート電極の少なくとも一部に対向する位置に形成されている。そして、前記ｐ型半導体領域の側方境界面は、前記へテロ接合面に垂直であるとともに（０００１）結晶面と角度を成す結晶面上に形成されていることを特徴とする。
ここで、窒化物半導体結晶の上側表面とは、鉛直上方に位置する表面を意図するものではなく、半導体装置の各構成の位置関係を明確にするために便宜上定めるものである。本明細書および特許請求の範囲では、窒化物半導体結晶の複数の表面のうち、ゲート電極が配設された表面を上側表面と定め、上側表面に対向する表面を下側表面と定める。そして、下側表面から上側表面に向かう方向を上方と表現し、上側表面から下側表面に向かう方向を下方と表現し、上側表面及び下側表面に平行な方向を側方と表現する。

この半導体装置では、チャネルとなるヘテロ接合面が、（０００１）結晶面に垂直な結晶面上に形成されている。（０００１）結晶面に垂直な結晶面は、厚み方向に極性が変化しない無極性面である。そのことから、（０００１）結晶面に垂直な結晶面上に形成されたヘテロ接合面では、ヘテロ接合面に垂直な方向に自発分極及びピエゾ分極が発生せず、２次元電子ガス層の密度は比較的に低くなる。
上記に加えて、この半導体装置では、ｐ型の不純物を含むｐ型半導体領域が、チャネルとなるヘテロ接合面に対向している。それにより、ゲート電極に電圧を印加していない状態では、ｐ型半導体領域から伸びる空乏層によって、ヘテロ接合面における２次元電子ガス層の形成が抑制される。
以上により、ゲート電極に電圧を印加していない状態では、ヘテロ接合面における２次元電子ガス層の形成が十分に抑制され、ヘテロ接合面における電子の走行を禁止することができる。この半導体装置は、安定したノーマリオフ動作が可能である。

上記した半導体装置は、ｐ型半導体領域を含む窒化物半導体結晶を必要とする。このような窒化物半導体結晶は、結晶成長を利用して製造することができる。窒化物半導体結晶を結晶成長させる場合、結晶を成長させる表面に（０００１）結晶面が含まれていると、均質な結晶の成長が困難となる。それに対して、上記した半導体装置では、ｐ型半導体領域の側方境界面が、前記へテロ接合面に垂直であるとともに（０００１）結晶面と角度を成す結晶面上に形成されている。それにより、結晶成長を利用して製造する際に、（０００１）結晶面からの結晶成長が必要とされず、より均質な結晶を容易に成長させることができる。均質な結晶を得やすい構造を有していることから、製造上の品質変動が少なく、安定したノーマリオフ動作を期待することができる。

上記の半導体装置では、前記へテロ接合面が（１−２１０）結晶面上に位置していることが好ましい。この場合、前記ｐ型半導体領域の側方境界面は、（１０−１０）結晶面又は（１０−１２）結晶面上に形成されていることが好ましい。
（１−２１０）結晶面は（０００１）結晶面に垂直な結晶面である。また、（１０−１０）結晶面と（１０−１２）結晶面は、（１−２１０）結晶面に垂直であるとともに（０００１）結晶面と角度を成す結晶面である。これらの結晶面上にヘテロ接合面やｐ型半導体領域の側方境界面が位置することにより、半導体装置は安定したノーマリオフ動作を実現することができる。

上記の半導体装置では、前記ｐ型半導体領域が六角柱形状の領域であることが好ましい。この場合、その６つの側方境界面が（１０−１０）結晶面又は（１０−１２）結晶面上に形成されていることが好ましい。
ｐ型半導体領域が六角柱形状の領域であると、窒化物半導体結晶内にｐ型半導体領域を効果的に配置することが可能となる。そして、ｐ型半導体領域を六角柱形状の領域とした場合、その６つの側方境界面を（１０−１０）結晶面又は（１０−１２）結晶面上に形成することによって、半導体装置は安定したノーマリオフ動作を実現することができる。

あるいは、上記の半導体装置において、前記へテロ接合面が（１０−１０）結晶面上に位置することも好ましい。この場合、前記ｐ型半導体領域の側方境界面は、（１−２１０）結晶面又は（１−２１２）結晶面上に形成されていることが好ましい。
（１０−１０）結晶面は（０００１）結晶面に垂直な結晶面である。また、（１−２１０）結晶面と（１−２１２）結晶面は、（１０−１０）結晶面に垂直であるとともに（０００１）結晶面と角度を成す結晶面である。これらの結晶面上にヘテロ接合面やｐ型半導体領域の側方境界面が位置することにより、半導体装置は安定したノーマリオフ動作を実現することができる。
この半導体装置においても、前記ｐ型半導体領域を六角柱形状の領域とすることができる。この場合、その６つの側方境界面を、（１−２１０）結晶面又は（１−２１２）結晶面上に形成することが好ましい。

上記した窒化物半導体装置は、前記第１種類の窒化物半導体を窒化ガリウムとし、前記第２種類の窒化物半導体を窒化ガリウム・アルミニウムとすることが好ましい。
これらの材料の組み合わせであると、適度なバンドギャップの差異によって、チャネルに適したヘテロ接合面が形成される。

本発明の技術は、新規で有用な半導体装置の製造方法を提供する。この製造方法は、主材料が第１種類の窒化物半導体であり、表面が（０００１）結晶面に垂直な結晶面であり、ｐ型の不純物を含むｐ型半導体層を有する窒化物半導体結晶を用意する工程と、前記窒化物半導体結晶の一部を除去し、前記ｐ型半導体層の他の一部をその側面が（０００１）結晶面と角度を成すように突出させる除去工程と、少なくとも前記除去工程でｐ型半導体層を除去した領域に、第１種類の窒化物半導体を結晶成長させる第１結晶成長工程と、第１結晶成長工程後の窒化物半導体結晶の表面に、第２種類の窒化物半導体を結晶成長させる第２結晶成長工程と、第２結晶成長工程後の窒化物半導体結晶の表面に、前記ｐ型半導体層の少なくとも一部に対向するゲート電極を、ゲート絶縁膜を介在させて形成する工程とを備える。

この製造方法は、先に説明した半導体装置を好適に製造することができる。この製造方法では、窒化物半導体結晶を結晶成長させる際に、（０００１）結晶面からの結晶成長が禁止される。それにより、結晶成長が不均一に進行することが防止され、均質な結晶を得ることができる。
この製造方法によると、本発明に係る半導体装置を良好に製造することができる。

上記した製造方法において、前記除去工程では、前記ｐ型半導体層の一部を、６つの側面が（１０−１０）結晶面又は（１０−１２）結晶面上に位置する六角柱状に突出させることが好ましい。
この製造方法によると、窒化物半導体結晶内にｐ型半導体領域を効果的に形成することが可能となる。

本発明により、ヘテロ接合面をチャネルに用いる半導体装置において、安定したノーマリオフ動作を実現することが可能となる。高いオフ耐圧と低いオン抵抗を有するノーマリオフ型の半導体装置を具現化することが可能となる。

最初に、以下に説明する実施例の主要な特徴を列記する。
（特徴１） 窒化物半導体結晶の上側表面は、（０００１）結晶面に垂直な結晶面であり、例えば（１−２１０）結晶面又は（１０−１０）結晶面である。
（特徴２） 窒化物半導体結晶は、第１低濃度半導体領域を備えている。第１低濃度半導体領域は、ｎ型の不純物を比較的に低濃度に含むｎ⁻型の半導体領域である。第１低濃度半導体領域は、第１種類の窒化物半導体で構成された第１層の最上層部に位置しており、ヘテロ接合面とｐ型半導体領域の間に介在している。
（特徴３） 窒化物半導体結晶は、ドレイン領域を備えている。ドレイン領域は、ｎ型の不純物を比較的に高濃度に含むｎ^＋型の半導体領域である。ドレイン領域は、第１種類の窒化物半導体で構成された第１層の最下層部に形成されており、窒化物半導体結晶の下側表面に露出している。ドレイン領域には、ドレイン電極がオーミック接触している。
（特徴４） 窒化物半導体結晶は、ソース領域を備えている。ソース領域は、ｎ型の不純物を比較的に高濃度に含むｎ^＋型の半導体領域である。ソース領域は、第１種類の窒化物半導体で構成された第１層と第２種類の窒化物半導体で構成された第２層の両層に亘って形成されており、両層の境界面であるヘテロ接合面が通過している。ソース領域は、窒化物半導体結晶の上側表面に露出しており、ソース電極がオーミック接触している。

（実施例１）
図１は、実施例１の半導体装置１０を上方から平面視した構造を模式的に示している。図２は、図１中のII−II線における断面図を示している。図１は、半導体装置１０の特徴的な構造を模式的に示すものであり、実際には同様の構造が図面の上下左右方向に多数形成されている。
半導体装置１０は、窒化物半導体結晶２０と、ソース電極２８と、ドレイン電極３０と、ゲート電極３２を備えている。ソース電極２８は、窒化物半導体結晶２０の上側表面２０ａに形成されている。ドレイン電極３０は、窒化物半導体結晶２０の下側表面２０ｂに形成されている。ゲート電極３２は、窒化物半導体結晶２０の上側表面２０ａにゲート絶縁膜３４を介して形成されている。図１に示すように、ソース電極２８は、上方から平面視した形状が略正六角形となっている。ゲート電極３２は、上方から平面視した形状がハニカム状の網目形状となっている。
ソース電極２８とドレイン電極３０とゲート電極３２を構成する材料は特に限定されず、例えば金属を用いて構成することができる。本実施例では、ソース電極２８とドレイン電極３０を、チタン（Ｔｉ）とアルミニウム（Ａｌ）が積層された積層体によって構成している。また、ゲート電極３２を、主にチタン（Ｔｉ）を用いて構成している。なお、ゲート絶縁膜３４は、酸化シリコン（ＳｉＯ_２）を用いて構成している。ソース電極２８とドレイン電極３０はオーミック電極であり、窒化物半導体結晶２０の上下の表面２０ａ、２０ｂにそれぞれオーミック接触している。

窒化物半導体結晶２０は、六方晶の構造を有する結晶体である。窒化物半導体結晶２０の上側表面２０ａは、（０００１）結晶面に垂直な（１−２１０）結晶面である。窒化物半導体結晶２０は、窒化ガリウム（ＧａＮ）で構成されたＧａＮ層２２（第１層）と、窒化ガリウム・アルミニウム（Ａｌ_０．３Ｇａ_０．７Ｎ）で構成されたＡｌＧａＮ層２４（第２層）を備えている。ＡｌＧａＮ層２４は、ＧａＮ層２２の上側に積層されている。窒化ガリウムと窒化ガリウム・アルミニウムのバンドギャップは互いに異なることから、ＧａＮ層２２とＡｌＧａＮ層２４との境界にヘテロ接合面２６が形成されている。なお、窒化ガリウムのバンドギャップは、窒化ガリウム・アルミニウムのバンドギャップよりも狭い。ヘテロ接合面２６は、窒化物半導体結晶２０の上側表面２０ａに平行であり、（０００１）結晶面に垂直な（１−２１０）結晶面上に位置している。ヘテロ接合面２６の一部には、ゲート電極３２がゲート絶縁膜３４及びＡｌＧａＮ層２４を介して対向している。

ＧａＮ層２２は、導入した不純物の種類や濃度に応じて、ドレイン領域４２と、低濃度半導体領域４４、４８、５０と、ｐ型半導体領域４６と、ソース領域５４に区分することができる。同様に、ＡｌＧａＮ層２４は、ｉ型半導体領域５２とソース領域５４に区分することができる。ソース領域５４は、ＧａＮ層２２とＡｌＧａＮ層２４に亘って形成されており、その内部をヘテロ接合面が２６通過している。また、低濃度半導体領域４４、４８、５０は、窒化物半導体結晶２０の上下方向（厚み方向）に関して、ｐ型半導体領域４６よりも上方に位置する第１低濃度半導体領域５０と、ｐ型半導体領域４６の側方（上下位置が等しい）に位置する第２低濃度半導体領域４８と、ｐ型半導体領域４６よりも下方に位置する第３低濃度半導体領域４４に区分することができる。

ドレイン領域４２は、窒化ガリウムを主材料とする領域であり、ｎ型の不純物を比較的に高濃度に含むｎ^＋型の半導体領域である。ｎ型の不純物にはシリコン（Ｓｉ）が用いられており、その濃度は約３×１０^１８ｃｍ^−３に調整されている。ドレイン領域４２は、ＧａＮ層２２の最下層部に形成されている。ドレイン領域４２には、ドレイン電極３０がオーミック接触している。
低濃度半導体領域４４、４８、５０は、窒化ガリウムを主材料とする領域であり、ｎ型の不純物を比較的に低濃度に含むｎ⁻型の半導体領域である。ｎ型の不純物にはシリコン（Ｓｉ）が用いられており、その濃度は約１×１０^１６ｃｍ^−３に調整されている。
第１低濃度半導体領域５０は、ヘテロ接合面２６の下側に形成されており、その一部がヘテロ接合面２６とｐ型半導体領域４６の間に介在している。
第２低濃度半導体領域４８は、第１低濃度半導体領域５０と第３低濃度半導体領域４４の間に形成されている。第２低濃度半導体領域４８は、ゲート電極３２の中間部の下方に形成されている。
第３低濃度半導体領域４４は、ドレイン領域４２の上側に形成されており、その一部がドレイン領域４２とｐ型半導体領域４６の間に介在している。低濃度半導体領域４４、４８、５０は、ゲート電極３２の中間部の下方に、ヘテロ接合面２６からドレイン領域４２まで伸びる一連のｎ⁻領域を形成している。

ｐ型半導体領域４６は、窒化ガリウムを主材料とする領域であり、ｐ型の不純物を含むｐ型の半導体領域である。ｐ型の不純物にはマグネシウム（Ｍｇ）が用いられており、その濃度は約５×１０^１９ｃｍ^−３に調整されている。
図３は、図１と同じ視点からｐ型半導体領域４６の配列を平面視した図である。図２、３に示すように、それぞれのｐ型半導体領域４６は、上下方向に伸びる六角柱形状の領域であり、各ソース電極２８の下方に位置している。ｐ型半導体領域４６は、上方から平面視したときにソース電極２８よりも広い範囲に形成されており、ｐ型半導体領域４６の周縁部がゲート電極３２の下方まで伸びている。
ｐ型半導体領域４６の６つの側面４６ａ、４６ｂは、窒化物半導体結晶２０の上側表面２０ａに垂直であるとともに、（０００１）結晶面と角度を成す（平行でない）結晶面上に位置している。詳しくは、図中左右方向に対向する２つの側面４６ａは、（０００１）結晶面に垂直な（１０−１０）結晶面上に位置している。そして、他の４つの側面４６ｂは、（０００１）結晶面と略３０度の角度を成す（１０−１２）結晶面上に位置している。

図２に示すように、ゲート電極３２の中間部の下方には、ｐ型半導体領域４６が形成されておらず、第２低濃度半導体領域４８が形成されている。図２、図３に示すように、第２低濃度半導体領域４８は、六角柱形状をした複数のｐ型半導体領域４６の間隙に位置しており、ハニカム状の領域となっている。ゲート電極３２の中央部の下方には、低濃度半導体領域４４、４８、５０及びドレイン領域４２によって、ヘテロ接合面２６からｐ型半導体領域４６の側方を通過して窒化物半導体結晶２０の下側表面２０ｂに到る一連のｎ型の半導体領域が形成されている。この一連のｎ型の半導体領域４２、４４、４８、５０は、ゲート電極３２に電圧が印加されたときに、電子が走行するチャネルの一部を構成する。

ソース領域５４は、ＧａＮ層２２とＡｌＧａＮ層２４に亘って形成されており、窒化物半導体結晶２０の上側表面２０ａに露出している。ソース領域５４は、ｎ型の不純物を比較的に高濃度に含むｎ^＋型の領域である。ｎ型の不純物にはシリコン（Ｓｉ）が用いられており、その濃度は約３×１０^１８ｃｍ^−３に調整されている。ソース領域５４は、ソース電極２８の下に形成されており、ゲート電極３２の端部に対向する位置まで伸びている。

ｉ型半導体領域５２は、窒化ガリウム・アルミニウムを主材料とする領域であり、不純物が導入されていないｉ型の半導体領域である。ｉ型半導体領域５２は、ゲート電極３２の中央部と第１低濃度半導体領域５０の間に位置している。ｉ型半導体領域５２と上部低濃度半導体領域５０の境界に形成されたヘテロ接合面２６の一部には、ゲート電極３２が上方から対向しているとともに、ｐ型半導体領域４６が下方から対向している。なお、ｉ型半導体領域５２は、ｎ型の不純物を導入することによってｎ型の半導体領域とすることもできる。

次に、半導体装置１０の動作を説明する。半導体装置１０では、ヘテロ接合面２６が（１−２１０）結晶面上に形成されている。（１−２１０）結晶面は、その垂直方向に極性が変化しない無極性面である。そのことから、ヘテロ接合面２６に垂直な方向には、自発分極及びピエゾ分極が生じない。さらに、ヘテロ接合面２６の一部には、ｐ型半導体領域４６が第２低濃度半導体領域５０を介して対向している。それにより、ゲート電極３２に電圧を印加していない状態では、低濃度半導体領域４４、４８、５０に空乏層が形成され、その空乏層はヘテロ接合面２６まで伸びている。その結果、ゲート電極３２に電圧を印加していない状態では、低濃度半導体領域４４、４８、５０が空乏化されるとともに、ヘテロ接合面２６における２次元電子ガス層の形成が禁止される。半導体装置１０では、ゲート電極３２に電圧が印加されていない状態で、ソース電極２８とドレイン電極３０の間の通電が禁止される。

一方、ゲート電極３２に正の電圧を印加した状態では、低濃度半導体領域４４、４８、５０に形成されていた空乏層が縮小するとともに、ヘテロ接合面２６に２次元電子ガス層が形成される。換言すれば、低濃度半導体領域４４、４８、５０に形成されていた空乏層を縮小させ、ヘテロ接合面２６に２次元電子ガス層を形成させるためには、ゲート電極３２に比較的に大きな正の電圧を印加する必要がある。ゲート電極３２に正の電圧を印加すると、ヘテロ接合面２６や低濃度半導体領域４４、４８、５０は多数の電子が走行可能な状態となり、ソース電極２８とドレイン電極３０の間が通電可能な状態となる。このように、半導体装置１０は、安定したノーマリオフ動作を実現することができる。

半導体装置１０のしきい値電圧（オンするのに要するゲート電圧）は、低濃度半導体領域４４、４８、５０の不純物濃度、ｐ型半導体領域４８の不純物濃度、第１低濃度半導体領域５０の厚みｔ（図２参照）等によって変化する。あるいは、ｉ型半導体領域５２に例えばｎ型の不純物を導入することによっても変化する。従って、これらの設定を適宜変更することによって、所望のしきい値電圧を有する半導体装置１０を具現化することができる。

ヘテロ接合面２６は、特定の（１−２１０）結晶面上に限られず、（１−２１０）結晶面に等価な結晶面に形成することができる。あるいは、ヘテロ接合面２６は、例えば（１０−１０）結晶面等のように、（０００１）結晶面に垂直な他の結晶面上に形成してもよい。（０００１）結晶面に垂直な結晶面は、その垂直方向に極性が変化しない無極性面である。そのことから、ヘテロ接合面２６を、（０００１）結晶面上は避け、（０００１）結晶面に垂直な結晶面上に形成することによって、ヘテロ接合面２６に垂直な方向の自発分極及びピエゾ分極の発生を抑制することができる。それにより、ヘテロ接合面２６に発生する二次元電子ガスの密度を適度に抑制することができる。
なお、ヘテロ接合面２６を（１０−１０）結晶面上に形成する場合、ｐ型半導体領域４６の６つの側方境界面は（１−２１０）結晶面又は（１−２１２）結晶面上に形成することが好ましい。

（半導体装置１０の製造方法）
次に半導体装置１０の製造方法を説明する。
先ず、図４に示すように、ｎ^＋型の窒化ガリウムを主材料とするとともに、その主表面が（１−２１０）結晶面である半導体基板４２（後にドレイン領域４２となる）を用意する。次に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、半導体基板４２上にｎ⁻型の窒化ガリウム層４４（後に第３低濃度半導体領域４４となる）を結晶成長させる。次に、ＭＯＣＶＤ法を利用して、ｎ⁻型の窒化ガリウム層４４上に、ｐ型の窒化ガリウム層４６（後にｐ型半導体領域４６となる）を結晶成長させる。
次に、図５に示すように、リソグラフィー技術とＲＩＥ技術を利用して、ｐ型の窒化ガリウム層４６を貫通し、ｎ⁻型の窒化ガリウム層４４に達する溝４７を形成する。溝４７の形状は、後の工程で第２低濃度半導体領域４８を結晶成長させる領域の形状に等しく、即ち、平面視した形状がハニカム状となるように形成する（図３参照）。その結果、ｐ型の窒化ガリウム層４６は六角柱状に突出する複数の領域に分割され、その側面４７ａは（１０−１０）結晶面又は（１０−１２）結晶面上に位置するものとなる。

次に、図６に示すように、ＭＯＣＶＤ法を利用して、ｎ⁻型の窒化ガリウム層４４及びｐ型の窒化ガリウム層４６の上に、ｎ⁻型の窒化ガリウム層４８、５０（後に第２低濃度半導体領域４８と第１低濃度半導体領域５０となる）を結晶成長させる。このとき、溝４７の内部では、ｐ型の窒化ガリウム層４６の側面４７ａのそれぞれから結晶成長が進行する。先に説明したように、ｐ型の窒化ガリウム層４６の側面４７ａは、（０００１）結晶面に垂直な（１０−１０）結晶面又は（１０−１２）結晶面である。そのことから、結晶成長がそれぞれの側面４７ａから略等しい速度で進行する。それぞれの側面４７ａから結晶成長が略等しい速度で進行することにより、溝４７の内部にｎ⁻型の窒化ガリウム層４８を均質に形成することができる。

上記に対して、ｐ型の窒化ガリウム層４６の６つの側面４７ａに（０００１）結晶面が含まれる場合、その側面４７ａとそれに溝４７を挟んで対向する側面４７ａの一方はガリウム原子のみが存在する（０００１）結晶面となり、他方の側面４７ａは窒素原子のみが存在する（０００１）結晶面となる。ガリウム原子のみが存在する（０００１）結晶面からの結晶成長は、窒素原子のみが存在する（０００１）結晶面からの結晶成長よりも、その進行速度が顕著に遅くなる。そのことから、ｐ型の窒化ガリウム層４６の側面４７ａに（０００１）結晶面が含まれると、溝４７の内部における結晶成長に非対称性が生じ、溝４７の内部にｎ⁻型の窒化ガリウム層４８を均質に形成することができなってしまう。

次に、図７に示すように、ＭＯＣＶＤ法を利用して、ｎ⁻型の窒化ガリウム層５０の上に、ｉ型の窒化ガリウム・アルミニウム層５２（後にｉ型半導体領域５２となる）を結晶成長させる。
次に、図８に示すように、イオン注入を実施してソース領域５４を形成する。このイオン注入時には、ｉ型の窒化ガリウム・アルミニウム層５２の上側表面に、ソース領域５４の形成範囲に開口が形成されたマスク（図示省略）を形成する。
以上までの工程によって、半導体装置１０の窒化物半導体結晶２０の成形が完了する。成形が完了した窒化物半導体結晶２０は、必要に応じて表面に保護層を形成した後、アニール処理が実施される。

次に、図９に示すように、ＣＶＤ法を利用して、ｉ型の窒化ガリウム・アルミニウム層５２の上に、酸化シリコン層３４（後にゲート絶縁膜３４となる）を成膜する。
次に、図１０に示すように、リソグラフィー技術とエッチング技術を利用して、酸化シリコン層３４の一部を除去し、ソース領域５４の一部を露出させる。
次いで、ソース電極２８とドレイン電極３０とゲート電極３２を形成する。ソース電極２８はドレイン領域５４の上に形成し、ドレイン電極３０はドレイン領域４２の下に形成し、ゲート電極３２はゲート絶縁膜３４の上に形成する。以上の工程によって、図１に示す半導体装置１０を製造することができる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。
本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

半導体装置を平面視した構成を示す模式図。 図１中のII−II線断面図。 ｐ型半導体領域の配列を平面視して示す図。 半導体装置の第１の製造過程を示す図。 半導体装置の第２の製造過程を示す図。 半導体装置の第３の製造過程を示す図。 半導体装置の第４の製造過程を示す図。 半導体装置の第５の製造過程を示す図。 半導体装置の第６の製造過程を示す図。 半導体装置の第７の製造過程を示す図。

符号の説明

・１０：半導体装置
・２０：窒化物半導体結晶
・２２：ＧａＮ層（第１層）
・２４：ＡｌＧａＮ層（第２層）
・２６：ヘテロ接合面
・２８：ソース電極
・３０：ドレイン電極
・３２：ゲート電極
・３４：ゲート絶縁膜
・４２：ドレイン領域
・４４、４８、５０：低濃度半導体領域
・４６：ｐ型半導体領域
・５２：ｉ型半導体領域
・５４：ソース領域

Claims (7)

1. 窒化物半導体結晶と、前記窒化物半導体結晶の上側表面に絶縁層を介して対向するゲート電極を備え、
   前記窒化物半導体結晶は、第１種類の窒化物半導体で構成された第１層と、前記第１層の上方に積層されているとともに第２種類の窒化物半導体で構成された第２層を備えており、
   前記第１層と前記第２層との境界に形成されたヘテロ接合面は、（０００１）結晶面に垂直な（１−２１０）結晶面上に位置しており、
   前記第１層には、ｐ型の不純物を含むｐ型半導体領域が、前記へテロ接合面を介して前記ゲート電極の少なくとも一部に対向する位置に形成されており、
   前記ｐ型半導体領域の側方境界面は、前記へテロ接合面に垂直であるとともに（０００１）結晶面と角度を成す（１０−１０）結晶面又は（１０−１２）結晶面上に形成されていることを特徴とする半導体装置。
2. 前記ｐ型半導体領域は、六角柱形状の領域であり、その６つの側方境界面が（１０−１０）結晶面又は（１０−１２）結晶面上に形成されていることを特徴とする請求項１に記載の半導体装置。
3. 窒化物半導体結晶と、前記窒化物半導体結晶の上側表面に絶縁層を介して対向するゲート電極を備え、
   前記窒化物半導体結晶は、第１種類の窒化物半導体で構成された第１層と、前記第１層の上方に積層されているとともに第２種類の窒化物半導体で構成された第２層を備えており、
   前記第１層と前記第２層との境界に形成されたヘテロ接合面は、（０００１）結晶面に垂直な（１０−１０）結晶面上に位置しており、
   前記第１層には、ｐ型の不純物を含むｐ型半導体領域が、前記へテロ接合面を介して前記ゲート電極の少なくとも一部に対向する位置に形成されており、
   前記ｐ型半導体領域の側方境界面は、前記へテロ接合面に垂直であるとともに（０００１）結晶面と角度を成す（１−２１０）結晶面又は（１−２１２）結晶面上に形成されていることを特徴とする半導体装置。
4. 前記ｐ型半導体領域は、六角柱形状の領域であり、その６つの側方境界面が（１−２１０）結晶面又は（１−２１２）結晶面上に形成されていることを特徴とする請求項３に記載の半導体装置。
5. 前記第１種類の窒化物半導体は窒化ガリウムであり、前記第２種類の窒化物半導体は窒化ガリウム・アルミニウムであることを特徴とする請求項１から４のいずれか一項に記載の半導体装置。
6. 半導体装置の製造方法であって、
   主材料が第１種類の窒化物半導体であり、表面が（０００１）結晶面に垂直な結晶面であり、ｐ型の不純物を含むｐ型半導体層を有する窒化物半導体結晶を用意する工程と、
   前記窒化物半導体結晶の一部を除去し、前記ｐ型半導体層の他の一部をその側面が（０００１）結晶面と角度を成すように突出させる除去工程と、
   少なくとも前記除去工程でｐ型半導体層を除去した領域に、第１種類の窒化物半導体を結晶成長させる第１結晶成長工程と、
   第１結晶成長工程後の窒化物半導体結晶の表面に、第２種類の窒化物半導体を結晶成長させる第２結晶成長工程と、
   第２結晶成長工程後の窒化物半導体結晶の表面に、前記ｐ型半導体層の少なくとも一部に対向するゲート電極を、ゲート絶縁膜を介在させて形成する工程と、
   を備える半導体装置の製造方法。
7. 前記除去工程では、前記ｐ型半導体層の一部を、６つの側面が（１０−１０）結晶面又は（１０−１２）結晶面上に位置する六角柱状に突出させることを特徴とする請求項６に記載の半導体装置の製造方法。

Images