Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5281746B2 - 半導体記憶装置 - Google Patents
[go: Go Back, main page]

JP5281746B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP5281746B2
JP5281746B2 JP2006513531A JP2006513531A JP5281746B2 JP 5281746 B2 JP5281746 B2 JP 5281746B2 JP 2006513531 A JP2006513531 A JP 2006513531A JP 2006513531 A JP2006513531 A JP 2006513531A JP 5281746 B2 JP5281746 B2 JP 5281746B2
Authority
JP
Japan
Prior art keywords
film
plug
interlayer insulating
adhesive layer
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006513531A
Other languages
English (en)
Other versions
JPWO2005112118A1 (ja
Inventor
裕一 松井
望 松崎
則克 高浦
直樹 山本
秀行 松岡
富生 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006513531A priority Critical patent/JP5281746B2/ja
Publication of JPWO2005112118A1 publication Critical patent/JPWO2005112118A1/ja
Application granted granted Critical
Publication of JP5281746B2 publication Critical patent/JP5281746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、カルコゲナイドなどの相変化材料を用いて形成される相変化メモリセルを有する半導体集積回路装置に適用して有効な技術に関するものである。
携帯電話に代表されるモバイル機器には、ＤＲＡＭ、ＳＲＡＭ、ＦＬＡＳＨメモリなどの半導体メモリが使われている。ＤＲＡＭは大容量であるが、アクセス速度は低速である。一方、ＳＲＡＭは高速であるが、１セル当たり４〜６個と多くのトランジスタが必要なことから高集積化が困難であるため、大容量メモリとしては不向きである。また、ＤＲＡＭとＳＲＡＭはデータを保持するために常に通電している必要がある。つまり、揮発性である。一方、ＦＬＡＳＨメモリは不揮発性であるため電気的な記憶保持のための通電が不要であるが、書き換え/消去回数が１０５回程度と有限であることと、書き換えが他のメモリと比較して数桁遅いことが欠点である。このように、それぞれのメモリは利点と欠点を有しており、現状では、その特徴に応じて使い分けられている。
ＤＲＡＭ、ＳＲＡＭ、ＦＬＡＳＨメモリのそれぞれの利点を併せ持つユニバーサルメモリが実現できれば、複数のメモリを1チップに統合することが可能となり、携帯電話や各種モバイル機器の小型高機能化を図ることができる。さらに、全ての半導体メモリを置き換えることが可能になればインパクトは極めて大きい。ユニバーサルメモリに要求されるものとしては次のものが挙げられる。（１）ＤＲＡＭ並みの高集積化(大容量化)、（２）ＳＲＡＭ並みの高速アクセス(書き込み/読み出し)、（３）ＦＬＡＳＨメモリと同様の不揮発性、（４）小型の電池駆動に耐えうる低消費電力である。
ユニバーサルメモリと呼ばれる次世代の不揮発性メモリの中で、現在最も注目されているのは相変化メモリである。相変化メモリは、ＣＤ−ＲＷやＤＶＤに使用されているカルコゲナイド材料を使用し、同じように結晶状態と非晶質状態の違いでデータを記憶する。違いは書き込み/読み出し方法にあり、ＣＤ−ＲＷやＤＶＤがレーザーを利用するのに対し、相変化メモリでは電流によって発生するジュール熱で書き込み、相変化による抵抗値の違いから値を読み出す。
相変化メモリの動作原理を図２で説明する。カルコゲナイド材料を非晶質化させる場合、カルコゲナイド材料の温度を融点以上に熱してから急冷するようなリセットパルスを印加する。融点は、例えば６００℃である。急冷する時間(ｔ１)は、例えば２ｎｓｅｃである。カルコゲナイド材料を結晶化させる場合、カルコゲナイド材料の温度を結晶化温度以上融点以下に保持するようなセットパルスを印加する。結晶化温度は、例えば４００℃である。結晶化に要する時間(ｔ２)は、例えば５０ｎｓｅｃである。
相変化メモリの特長は、カルコゲナイド材料の抵抗値が結晶状態に応じて２〜３桁も変化し、この抵抗値を信号として用いるため、読み出し信号が大きく、センス動作が容易になるため、読み出しが高速であることである。それに加えて、１０１２回の書き換えが可能であるなど、フラッシュメモリーの欠点を補う性能を持っている。また、低電圧・低電力での動作が可能、ロジック回路との混載が容易であるなどの特長が、モバイル機器用として適している。
相変化メモリセルの製造工程の一例を図３から図５を用いて簡単に説明する。まず、公知の製造方法により半導体基板上に選択トランジスタを形成する（図示せず）。選択トランジスタは、例えばＭＯＳトランジスタやバイポーラトランジスタからなる。次いで、公知の製造方法を用いて、例えばシリコン酸化膜からなる層間絶縁膜１を堆積し、例えばタングステンからなるプラグ２を層間絶縁膜１内に形成する。このプラグは、下部の選択トランジスタと上部の相変化材料層を電気的に接続する役割を果たす。次いで、例えばＧｅＳｂＴｅからなるカルコゲナイド材料層３、例えばタングステンからなる上部電極４、例えばシリコン酸化膜からなるハードマスク５を順に堆積すると、図３のようになる。
次いで、公知のリソグラフィ法及びドライエッチング法により、ハードマスク５、上部電極４、カルコゲナイド材料層３を加工し、図４のようになる。
次いで、層間絶縁膜６を堆積すると、図５のようになる。
次いで、層間絶縁膜６の上部に上部電極４と電気的に接続する配線層と、さらにその上部に複数の配線層を形成して相変化メモリが完成する（図示せず）。
特開２００３−１７４１４４号公報 特開２００３−２２９５３７号公報
相変化メモリを製造する上での問題点は、カルコゲナイド材料は接着性と熱安定性が低いことである。以下、この２つの問題点から生じる課題を順に説明する。
１つめの課題は、カルコゲナイド材料は接着性が低いため、製造工程中に剥離しやすいことである。前述したように、相変化メモリの動作中は、カルコゲナイド材料は融点以上に加熱されるため、カルコゲナイド材料と接するプラグや上部電極には高融点金属を使う必要がある。半導体集積回路装置に既に用いられている高融点金属としては、例えばタングステンが挙げられる。しかし、我々は、カルコゲナイド材料はタングステンなどの高融点金属との接着性が低いため、プラグや上部電極との界面で剥離しやすいことを見出した。加えて、カルコゲナイド材料はシリコン酸化膜との接着性も低いため、層間絶縁膜との界面も剥離しやすい。
図３から図５で説明した製造工程を用いると、カルコゲナイド材料の上部界面と下部界面は接着性が低いことは明らかである。このため、カルコゲナイド材料の接着性を向上する手段が必要である。
２つめの課題は、カルコゲナイド材料は熱安定性が低いため、製造工程中に昇華しやすいことである。図６Ａ〜ＣにＧｅＳｂＴｅ膜の昇温脱離ガスマス分析の結果を示す。分析は、１０−７Ｐａ程度の超高真空中で行った。ＧｅＳｂＴｅ膜を加熱すると、３００℃程度でＧｅ、Ｓｂ、Ｔｅが同時に昇華することがわかる。５００℃まで加熱した試料を室温まで冷却して取り出したところ、ＧｅＳｂＴｅ膜は完全に消失していた。このように、カルコゲナイド材料は熱安定性が極めて低い。ＣＤ−ＲＷやＤＶＤの製造工程では、耐熱性の低いポリカーボネートを基板とすることからも明らかなように、高温に加熱される工程がないため、カルコゲナイド材料の熱安定性は問題とならない。しかし、少なくとも４００℃以上に加熱される配線工程が必要な半導体集積回路装置にカルコゲナイド材料を取り入れるには注意が必要である。図７にＧｅＳｂＴｅ膜の昇華に関する温度―圧力曲線を示す。ＧｅＳｂＴｅ膜を熱処理する温度と圧力を変化させ、ＧｅＳｂＴｅ膜が昇華しなかった条件を白丸、昇華した条件を黒丸で表した。ＧｅＳｂＴｅ膜は、圧力が低いほど低温で昇華することがわかる。半導体集積回路装置の製造工程の中で、例えば化学的気相成長法で用いられる条件は、圧力は１０−１〜１０３Ｐａ程度、温度は４００〜７００℃程度である。
図７から明らかなように、ＧｅＳｂＴｅ膜は、この条件に直接曝されると昇華すると考えられる。
図３から図５で説明した製造工程を用いると、層間絶縁膜６は段差被覆性に優れる化学的気相成長法を用いて形成する必要があるため、カルコゲナイド材料層３が側壁から昇華する懸念がある。このため、カルコゲナイド材料の一部が露出しても熱安定性を保持できる手段が必要である。
上記の目的は、半導体基板と、半導体基板の主面に形成された選択トランジスタと、選択トランジスタ上に設けられた層間絶縁膜と、選択トランジスタと電気的に接続され、かつ、層間絶縁膜を貫通して設けられたプラグと、プラグに接続し層間絶縁膜上に延在するように設けられた相変化材料層と、相変化材料層上に設けられた上部電極とを有し、相変化材料層の下面と層間絶縁膜及びプラグの上面との間に接着層を有する半導体記憶装置により達成できる。
あるいは、半導体基板と、半導体基板の主面に形成された選択トランジスタと、選択トランジスタ上に設けられた層間絶縁膜と、その層間絶縁膜を貫通して設けられ、選択トランジスタと電気的に接続されたプラグと、プラグにその一部が接続するように層間絶縁膜上に設けられた相変化材料層と、この相変化材料層上に設けられた上部電極とを有し、相変化材料層の少なくとも側壁にシリコン窒化物を含む保護膜が形成されている半導体記憶装置により達成できる。
本発明によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
カルコゲナイド材料層の上部及び下部に接着層を形成することにより、製造工程中の剥離を抑制することができる。また、カルコゲナイド材料層の側壁に保護膜を形成することにより、製造工程中の昇華を抑制することができる。
その結果、相変化メモリの製造工程に起因した、電気特性の不均一性や信頼性の劣化を抑えることが可能となる。
本発明の第１の手段は、カルコゲナイド材料の接着性を向上するために、カルコゲナイド材料層の上部及び下部に接着層を形成することである。
まず、接着層の効果について説明する。ＳｉＯ２膜上に膜厚が１００ｎｍのＧｅＳｂＴｅ膜を形成し、スクラッチ試験により剥離強度を比較した。スクラッチ試験とは、圧子針により試料に垂直方向の荷重をかけながら薄膜表面をスクラッチし、剥離が発生したときの荷重（剥離臨界荷重）を測定するものであり、剥離臨界荷重が大きいほど剥離強度が高い。測定結果を図８に示す。接着層を挿入しないと剥離強度は極めて弱く、接着層としてＷを挿入しても剥離強度は向上しないことがわかる。これは、カルコゲナイド材料と高融点金属との接着性が低いことを裏付ける。一方、Ａｌ系の材料を挿入すると剥離強度は７〜９倍、Ｔｉ系の材料を挿入すると剥離強度は１０〜１５倍に増大する。
この結果は、接着層の挿入はカルコゲナイド材料の接着性の向上に効果的であることを示す。図８から、接着層としてはＡｌ系の材料よりもＴｉ系の材料の方が望ましく、また、酸化物、窒化物、単体金属の順に接着性が高いことがわかる。
本発明を用いた製造工程の一例を図１で説明する。従来の技術と同様の方法で層間絶縁膜１とプラグ２を形成する。次いで、例えばチタンからなる接着層７、例えばＧｅＳｂＴｅからなるカルコゲナイド材料層３、例えばチタンからなる接着層８、例えばタングステンからなる上部電極４、例えばシリコン酸化膜からなるハードマスク５を順に堆積する。次いで、公知のリソグラフィ法及びドライエッチング法により、ハードマスク５、上部電極４、接着層８、カルコゲナイド材料層３、接着層７を加工する。次いで、層間絶縁膜６を堆積すると、図１のようになる。
この手段によれば、カルコゲナイド材料層の上部及び下部に接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。
ここでは、カルコゲナイド材料層の上部及び下部に接着層を形成する手段について説明したが、カルコゲナイド材料層の上部のみ、あるいは、下部のみに接着層を形成してもよい。
ここで、接着層の望ましい膜厚について説明しておく。ＧｅＳｂＴｅ膜の温度―抵抗特性を図９Ａ，Ｂに示す。図９Ａは接着層を挿入していない場合である。非晶質のＧｅＳｂＴｅ膜を加熱すると１２０〜１３０℃程度で結晶化して抵抗が急激に低下する。２００℃程度まで加熱した後に冷却すると、抵抗が５桁以上変化していることがわかる。相変化メモリでは抵抗値を信号として用いるため、非晶質と結晶の抵抗値の差が大きいほど望ましい。一方、図９Ｂは接着層としてチタンを２．５ｎｍ挿入した場合である。非晶質状態でも抵抗が低く、２００℃程度まで加熱して結晶化させた後に冷却しても抵抗値の変化が小さい。これは、接着層のチタンがＧｅＳｂＴｅ膜中に拡散したためと考えられる。この結果は、接着層の膜厚が厚いと相変化メモリの特性に悪影響を及ぼす可能性があることを示す。
接着層の材料にもよるが、相変化メモリとして動作させるためには接着層の膜厚は５ｎｍ以下とするのが望ましく、さらに結晶―非晶質間の抵抗比を大きくするためには、接着層の膜厚は２ｎｍ以下とするのが望ましい。
次に、接着層の望ましい材質について説明しておく。カルコゲナイド材料を相変化させるための電流（セットパルスとリセットパルス）は、選択トランジスタを介してプラグから供給される。カルコゲナイド材料に効率よく電流を流すためには、カルコゲナイド材料層とプラグとの界面の接着層は導電性であるのが望ましい。同様に、カルコゲナイド材料層と上部電極との界面の接着層は導電性であるのが望ましい。
また、カルコゲナイド材料を相変化させる領域が小さいほど、書き換えに必要な電流を小さくすることができる。つまり、低消費電力化のためには、プラグ以外の領域は絶縁性である必要があり、カルコゲナイド材料層と層間絶縁膜との界面の接着層は絶縁性であるのが望ましい。
理想的な接着層材料を用いた場合の断面図を図１０に示す。カルコゲナイド材料層３とプラグ２との界面には導電性接着層９、カルコゲナイド材料層３と層間絶縁膜１との界面には絶縁性接着層１０、カルコゲナイド材料層３と上部電極４との界面には導電性接着層１１がそれぞれ形成されている。
導電性接着層としては、例えば、Ｔｉ膜、Ａｌ膜、Ｔａ膜、Ｓｉ膜、Ｔｉ窒化膜、Ａｌ窒化膜、Ｔａ窒化膜、Ｗ窒化膜、ＴｉＳｉ膜、ＴａＳｉ膜、ＷＳｉ膜、ＴｉＷ膜、ＴｉＡｌ窒化膜、ＴａＳｉ窒化膜、ＴｉＳｉ窒化膜、ＷＳｉ窒化膜が挙げられる。また、カルコゲナイド材料中に含まれるＴｅはＴｉやＡｌと反応しやすいことを利用して、ＴｉとＴｅの化合物やＡｌとＴｅの化合物を導電性接着層として用いてもよい。絶縁性接着層としては、例えば、Ｔｉ酸化膜、Ａｌ酸化膜、Ｔａ酸化膜、Ｎｂ酸化膜、Ｖ酸化膜、Ｃｒ酸化膜、Ｗ酸化膜、Ｚｒ酸化膜、Ｈｆ酸化膜、Ｓｉ窒化膜が挙げられる。
また、カルコゲナイド材料層と層間絶縁膜との界面の接着層は絶縁性でなくても、電気的に連続していなければカルコゲナイド材料を相変化させる領域を小さくすることができる。例えば、島状（非連続）に形成した導電性の接着層を用いればよい。この方法によれば、カルコゲナイド材料層とプラグとの界面の接着層と、カルコゲナイド材料層と層間絶縁膜との界面の接着層を同じ材料で同時に形成することができる。接着層の材料にもよるが、接着層を島状（非連続）に形成するためには、その膜厚を２ｎｍ以下とするのが望ましく、さらに電気的な非連続性を大きくするためには、接着層の膜厚は１ｎｍ以下とするのが望ましい。例えば、膜厚が０．５ｎｍのチタンを例示できる。
なお、カルコゲナイド材料と誘電体との間の接着性を改善するために接着性を使用する手段については、例えば特許文献１に記載されている。本発明は、プラグや上部電極にはタングステンなどの高融点金属を用いる必要があり、その場合、カルコゲナイド材料層はプラグ及び上部電極との界面で剥離しやすいことを見出し、これを解決する手段を提供するものである。一方、上記の公知例は、カルコゲナイド材料と層間絶縁膜（誘電体）との界面だけに接着層を挿入する手段を開示するものであり、本発明の手段とは明らかに異なる。
本発明の第２の手段は、カルコゲナイド材料の熱安定性を保持するために、カルコゲナイド材料層の側壁に保護膜を形成することである。
本発明を用いた製造工程の一例を図１１で説明する。従来の技術と同様の方法で層間絶縁膜１とプラグ２を形成する。次いで、例えばＧｅＳｂＴｅからなるカルコゲナイド材料層３、例えばタングステンからなる上部電極４、例えばシリコン酸化膜からなるハードマスク５を順に堆積する。次いで、公知のリソグラフィ法及びドライエッチング法により、ハードマスク５、上部電極４、カルコゲナイド材料層３を加工する。次いで、例えばシリコン窒化膜からなる側壁保護膜１２を堆積する。次いで、層間絶縁膜６を堆積すると、図１１のようになる。
この手段によれば、ドライエッチングで加工したカルコゲナイド材料層の側壁は保護膜で完全に覆われているため、層間絶縁膜を形成する工程中にカルコゲナイド材料が昇華するのを抑制することができる。
ここで、側壁保護膜の望ましい形成条件について説明しておく。図７で説明したように、カルコゲナイド材料は、高温・低圧の条件に曝されると昇華する。このため、側壁保護膜は低温・高圧の条件、つまり、図７の左上の条件で形成する必要がある。特に、プロセス温度の低温化はカルコゲナイド材料の昇華を抑制するのに効果的である。カルコゲナイドの材料にもよるが、圧力は０．１Ｐａ以上、温度は４５０℃以下の条件を例示できる。
次に、側壁保護膜の望ましい材質について説明しておく。側壁保護膜は低温で形成する必要があるため、プラズマＣＶＤなどの成膜方法が用いられる。側壁保護膜として例えばシリコン酸化膜を用いると、カルコゲナイド材料の側壁はプラズマによって活性化された酸素に曝されることになる。この場合、カルコゲナイド材料は酸化されやすいため、カルコゲナイド材料の一部が酸化されて特性が劣化する懸念がある。このため、側壁保護膜としては、段差被覆性に優れるＣＶＤ法で形成でき、かつカルコゲナイド材料に対して不活性であるシリコン窒化膜を用いるのが望ましい。
なお、カルコゲナイド材料の側壁に保護膜を形成して昇華を抑制する手段については、例えば特許文献２に記載されているが、保護膜として酸化膜を用いている点で本発明とは異なる。
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
＜実施例１＞
本発明の実施例１を図１２で説明する。これは、カルコゲナイド材料層の上部及び下部に導電性の接着層を形成した例である。
始めに、半導体基板１０１を用意して、選択トランジスタとして用いられるＭＯＳトランジスタを作る。そのために、まず半導体基板１０１の表面に、ＭＯＳトランジスタを分離するための素子間分離酸化膜１０２を、公知の選択酸化法や浅溝分離法を用いて形成する。本実施の形態では、表面を平坦化できる浅溝分離法を用いた。まず公知のドライエッチング法を用いて基板に分離溝を形成し、溝側壁や底面のドライエッチング起因損傷を取り除いた後に、公知のＣＶＤ法を用いて酸化膜を堆積し、溝ではない部分にある酸化膜を、これも公知のＣＭＰ法で選択的に研磨し、溝に埋まっている素子間分離酸化膜１０２だけを残した。
次に、図には描いていないが、高エネルギー不純物打ち込みにより、相異なる２種類の導電型のウェルを形成した。
次に、半導体基板の表面を洗浄した後に、ＭＯＳトランジスタのゲート酸化膜１０３を公知の熱酸化法で成長させた。このゲート酸化膜１０３の表面に、多結晶シリコンからなるゲート電極１０４とシリコン窒化膜１０５を堆積した。続いて、リソグラフィ工程及びドライエッチング工程によりゲートを加工した後、ゲート電極及びレジストをマスクにして不純物を打ち込み、拡散層１０６を形成した。本実施の形態では、多結晶ポリシリコンゲートを用いたが、低抵抗ゲートとして、金属／バリアメタル／多結晶シリコンの積層構造であるポリメタルゲートを用いることも可能である。
次に、自己整合コンタクト適用のために、シリコン窒化膜１０７をＣＶＤ法により堆積した。
次に、表面全体にシリコン酸化膜からなる層間絶縁膜１０８を堆積し、これを公知のＣＭＰ法を用いて、ゲート電極に起因する表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。この時、ゲート電極の露出をさけるために、いわゆる自己整合の条件、即ち、シリコン窒化膜に対してシリコン酸化膜が高選択となる条件で層間絶縁膜１０８を加工した。
なお、プラグコンタクト孔の拡散層１０６に対する目外れ対策として、まず、シリコン窒化膜に対してシリコン酸化膜が高選択となる条件で層間絶縁膜１０８をドライエッチングすることによって拡散層１０６の上面のシリコン窒化膜が残るようにし、続いて、シリコン酸化膜に対してシリコン窒化膜が高選択となる条件でドライエッチングすることによって拡散層１０６の上面のシリコン窒化膜を除去する工程を用いることもできる。
続いて，プラグコンタクト孔内にタングステンを埋め込み、公知のＣＭＰ法によりタングステンプラグ１０９を形成した。
次に、膜厚が１００ｎｍのタングステンをスパッタリング法で堆積し、リソグラフィ工程及びドライエッチング工程によりタングステンを加工して第一の配線層１１０Ａと１１０Ｂを形成した。続いて、表面全体にシリコン酸化膜からなる層間絶縁膜１１１を堆積し、これを公知のＣＭＰ法を用いて、第一の配線層に起因する表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。続いて，プラグコンタクト孔内にタングステンを埋め込み、公知のＣＭＰ法によりタングステンプラグ１１２を形成した。
次に、膜厚が１ｎｍのチタンからなる導電性接着層１１３、膜厚が１００ｎｍのＧｅＳｂＴｅからなるカルコゲナイド材料層１１４、膜厚が１ｎｍのチタンからなる導電性接着層１１５、膜厚が５０ｎｍのタングステンからなる上部電極１１６を、公知のスパッタリング法によって順に堆積した。続いて、公知のＣＶＤ法によってシリコン酸化膜１１７を堆積した。続いて、公知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜１１７、上部電極１１６、導電性接着層１１５、カルコゲナイド材料層１１４、導電性接着層１１３を順に加工した。
なお、上部電極１１６の堆積後またはシリコン酸化膜１１７の堆積後に熱処理を施してカルコゲナイド材料を結晶化させてもよい。この熱処理は、カルコゲナイド材料が結晶化する条件であればよい。例えば、アルゴンガスや窒素ガス雰囲気における、処理温度２００℃〜６００℃、処理時間１分〜１０分の条件を例示できる。
次に、表面全体にシリコン酸化膜からなる層間絶縁膜１１８を堆積し、これを公知のＣＭＰ法を用いて表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。続いて、プラグコンタクト孔内にタングステンを埋め込み、公知のＣＭＰ法によりタングステンプラグ１１９を形成した。続いて、膜厚２００ｎｍのアルミニウムを堆積し、配線層として加工して第二の配線層１２０を形成した。勿論、アルミニウムの代わりに抵抗の低い銅を用いることも可能である。
以上の工程により、本実施例の相変化メモリセルが略完成する。
本実施例１によれば、カルコゲナイド材料層の上部及び下部に接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。
上述した例では、接着層材料としてＴｉ膜を用いたが、これに限らず、Ａｌ膜、Ｔａ膜、Ｓｉ膜、Ｔｉ窒化膜、Ａｌ窒化膜、Ｔａ窒化膜、Ｗ窒化膜、ＴｉＳｉ膜、ＴａＳｉ膜、ＷＳｉ膜、ＴｉＷ膜、ＴｉＡｌ窒化膜、ＴａＳｉ窒化膜、ＴｉＳｉ窒化膜、ＷＳｉ窒化膜などの導電性の膜を用いることができる。また、ＴｉとＴｅの化合物やＡｌとＴｅの化合物を用いることもできる。
なお、本発明によれば、上述の実施例に限らず、本願明細書の発明を実施するための最良の形態の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
＜実施例２＞
本発明の実施例２を図１３で説明する。これは、カルコゲナイド材料層とプラグとの界面に導電性接着層、カルコゲナイド材料層と層間絶縁膜との界面に絶縁性接着層、カルコゲナイド材料層と上部電極との界面には導電性接着層、をそれぞれ形成した例である。
タングステンプラグ１１２を形成する工程までは本実施例１と同様であるため、説明は省略する。
層間絶縁膜１１１の上に絶縁性接着層１２１、タングステンプラグ１１２の上に導電性接着層１２２を自己整合的に形成する工程を説明する。まず、層間絶縁膜１１１とタングステンプラグ１１２の全面に渡って膜厚が３ｎｍのチタンをスパッタリング法で堆積し、熱処理を行った。チタンはシリコンよりも酸化物生成自由エネルギーが低いため、シリコン酸化膜からなる層間絶縁膜１１１上に堆積しているチタンは、下層のシリコン酸化膜から酸素を奪って絶縁性のチタン酸化膜となる。一方、タングステンプラグ１１２上に堆積しているチタンは下層のタングステンと反応して導電性のチタン−タングステン合金となる。この工程により、層間絶縁膜１１１の上に絶縁性接着層１２１、タングステンプラグ１１２の上に導電性接着層１２２を自己整合的に形成できた。
上記の熱処理は、チタンとシリコン酸化膜が反応する温度であればよい。良好なチタン酸化膜を得るためには４００℃以上であることが望ましい。熱処理の雰囲気は、導電性接着層が酸化しないように不活性雰囲気であることが望ましい。例えば、アルゴンガス雰囲気における、処理温度４００℃〜８００℃、処理時間１分〜１０分の条件を例示できる。
次に、膜厚が１００ｎｍのＧｅＳｂＴｅからなるカルコゲナイド材料層１１４、膜厚が１ｎｍのチタンからなる導電性接着層１１５、膜厚が５０ｎｍのタングステンからなる上部電極１１６を、公知のスパッタリング法によって順に堆積した。続いて、公知のＣＶＤ法によってシリコン酸化膜１１７を堆積した。続いて、公知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜１１７、上部電極１１６、導電性接着層１１５、カルコゲナイド材料層１１４、絶縁性接着層１２１を順に加工した。
なお、上部電極１１６の堆積後またはシリコン酸化膜１１７の堆積後に熱処理を施してカルコゲナイド材料を結晶化させてもよい。この熱処理は、カルコゲナイド材料が結晶化する条件であればよい。例えば、アルゴンガスや窒素ガス雰囲気における、処理温度２００℃〜６００℃、処理時間１分〜１０分の条件を例示できる。
この後の工程は、本実施例１と同様であるため、説明は省略する。
以上の工程により、本実施例の相変化メモリセルが略完成する。
本実施例２によれば、カルコゲナイド材料層の上部及び下部に接着層が形成されるため、剥離強度が高くなり、製造工程中の剥離を抑制することができる。加えて、カルコゲナイド材料層とプラグとの界面には導電性接着層が形成されるため、カルコゲナイド材料に効率よく電流を流すことができる。また、カルコゲナイド材料層と層間絶縁膜との界面には絶縁性接着層が形成されるため、カルコゲナイド材料の書き換えに必要な電流を小さくすることができる。
上述した例では、層間絶縁膜上とプラグ上に形成する接着層材料としてＴｉを用いたが、これに限らず、Ｚｒ、Ｈｆ、Ａｌなど、Ｓｉよりも酸化物生成自由エネルギーの低い金属を用いれば、同様の効果が得られる。
なお、本発明によれば、上述の実施例に限らず、本願明細書の発明を実施するための最良の形態の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
＜実施例３＞
本発明の実施例３を図１４で説明する。これは、カルコゲナイド材料層の側壁に保護膜を形成した例である。
タングステンプラグ１１２を形成する工程までは本実施例１と同様であるため、説明は省略する。
まず、層間絶縁膜１１１とタングステンプラグ１１２の全面に渡って、膜厚が１００ｎｍのＧｅＳｂＴｅからなるカルコゲナイド材料層１１４、膜厚が５０ｎｍのタングステンからなる上部電極１１６を、公知のスパッタリング法によって順に堆積した。続いて、公知のＣＶＤ法によってシリコン酸化膜１１７を堆積した。続いて、公知のリソグラフィ工程及びドライエッチング工程により、シリコン酸化膜１１７、上部電極１１６、カルコゲナイド材料層１１４を順に加工した。
なお、上部電極１１６の堆積後またはシリコン酸化膜１１７の堆積後に熱処理を施してカルコゲナイド材料を結晶化させてもよい。この熱処理は、カルコゲナイド材料が結晶化する条件であればよい。例えば、アルゴンガスや窒素ガス雰囲気における、処理温度２００℃〜６００℃、処理時間１分〜１０分の条件を例示できる。
次に、公知のＣＶＤ法により、膜厚が２０ｎｍのシリコン窒化膜からなる側壁保護膜１２３を堆積した。なお、この側壁保護幕はカルコゲナイド材料が昇華しないように、低温かつ高圧の条件で形成する必要がある。例えば、圧力は０．１Ｐａ以上、温度は４５０℃以下の条件を例示できる。
次に、表面全体にシリコン酸化膜からなる層間絶縁膜１１８を堆積し、これを公知のＣＭＰ法を用いて表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔を開口した。続いて、プラグコンタクト孔内にタングステンを埋め込み、公知のＣＭＰ法によりタングステンプラグ１１９を形成した。続いて、膜厚２００ｎｍのアルミニウムを堆積し、配線層として加工して第二の配線層１２０を形成した。勿論、アルミニウムの代わりに抵抗の低い銅を用いることも可能である。
以上の工程により、本実施例の相変化メモリセルが略完成する。
本実施例３によれば、ドライエッチングで加工したカルコゲナイド材料層の側壁は保護膜で完全に覆われているため、層間絶縁膜を形成する工程中にカルコゲナイド材料が昇華するのを抑制することができる。
上述した例では、側壁保護膜としてシリコン窒化膜を用いた。その理由は、例えばシリコン酸化膜を用いると、カルコゲナイド材料の側壁が酸化されて特性が劣化する懸念があるためである。これに加えて、シリコン窒化膜は、カルコゲナイド材料層１１４が存在しない領域において、自己整合プロセスに利用することができる。
上記の工程を図１５で説明する。図１５は、図１２、１３、１４の左延長線上にある構造であり、第一の配線層１１０ＢはＭＯＳトランジスタのソースまたはドレインと電気的に接続されている。
公知のＣＶＤ法により、膜厚が２０ｎｍのシリコン窒化膜１２３を堆積する工程までは本実施例３の上記の工程と同様であるため、説明は省略する。このシリコン窒化膜１２３は、図１４では、カルコゲナイド材料層の側壁保護膜１２３であることに注意されたい。次に、表面全体にシリコン酸化膜からなる層間絶縁膜１１８を堆積し、これを公知のＣＭＰ法を用いて表面凹凸を平坦化した。続いて、リソグラフィ工程及びドライエッチング工程により、プラグコンタクト孔をシリコン窒化膜１２３の表面まで開口した。この時、ドライエッチングは、シリコン酸化膜に対するシリコン窒化膜のエッチングレートが小さくなるような条件で行った。続いて、シリコン酸化膜に対するシリコン窒化膜のエッチングレートが大きくなるような条件でドライエッチングを行い、プラグコンタクト孔をタングステンプラグ１１２及び層間絶縁膜１１１の表面まで開口した。
この場合、プラグコンタクト孔とタングステンプラグ１１２の合わせずれが生じた場合でも、層間絶縁膜１１１が深く削れることはない。
次に、プラグコンタクト孔内にタングステンを埋め込み、公知のＣＭＰ法によりタングステンプラグ１１９を形成した。続いて、膜厚２００ｎｍのアルミニウムを堆積し、配線層として加工して第二の配線層１２０を形成した。勿論、アルミニウムの代わりに抵抗の低い銅を用いることも可能である。
この工程によれば、タングステンプラグ１１２上にタングステンプラグ１１９を自己整合的に形成することができる。このため、カルコゲナイド材料層の側壁保護膜には、シリコン窒化膜を用いるのが望ましい。
なお、本発明によれば、上述の実施例に限らず、本願明細書の発明を実施するための最良の形態の欄にあげた各種手段がそれぞれ適用可能であることはいうまでもない。
以上、本発明者によってなされた発明をその実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
また、本実施例１、２において接着層の例と、実施例３において側壁保護膜の例を個別に説明したが、それぞれの実施例は適宜組み合わせることができるものであり、それぞれに記載した効果を奏することができる。
次に本願発明の前記実施形態から把握できる請求項以外の技術思想を、次に記載する。
１） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第２のプラグ上に導電性接着層を形成し該導電性接着層を含むように相変化材料層と導電性接着層と上部電極が積層され、該第１の層間絶縁膜と該相変化材料層との間に介在する絶縁性接着層を形成する工程と、
該多層膜を覆うようにシリコン窒化膜を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
２） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第１の層間絶縁膜上に該第２のプラグに接続する第１の接着層と相変化材料層と第２の接着層と上部電極が積層されてなる多層膜を形成する工程と、
該多層膜を覆うようにシリコン窒化膜を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
３） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第１の層間絶縁膜上に該第２のプラグに接続する第１の接着層と相変化材料層と第２の接着層と上部電極が積層されてなる多層膜を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
４） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第１の層間絶縁膜上に該第２のプラグに接続する第１の接着層と相変化材料層と上部電極が積層されてなる多層膜を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
５） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第１の層間絶縁膜上に該第２のプラグに接続する相変化材料層と第２の接着層と上部電極とが積層されてなる多層膜を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
６） 該シリコン窒化膜は周辺回路領域にも形成され、該第５のプラグを形成する工程において該第５のプラグのビアを該第２の層間絶縁膜に開口する工程において該シリコン窒化膜をエッチングストッパとして用いることを特徴とする上記１乃至２に記載の半導体集積回路装置の製造方法。
７） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第１の層間絶縁膜上に該第２のプラグに接続する導電性接着層と相変化材料層と上部電極が積層されてなる多層膜を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
８） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第２のプラグ上に相変化材料層と上部電極が積層され、該第１の層間絶縁膜と該相変化材料層との間に介在する絶縁性接着層を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
９） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第２のプラグ上に導電性接着層を形成し該導電性接着層を含むように相変化材料層と導電性接着層と上部電極が積層する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
１０） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第２のプラグ上に導電性接着層を形成し該導電性接着層を含むように相変化材料層と導電性接着層と上部電極が積層され、該第１の層間絶縁膜と該相変化材料層との間に介在する絶縁性接着層を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
１１） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第２のプラグ上に相変化材料層と導電性接着層と上部電極が積層した多層膜を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
１２） 半導体基板上のメモリセル領域に選択トランジスタを形成し周辺回路を形成する工程と、
該選択トランジスタに接続する第１のプラグを形成する工程と、
該メモリセル領域および該周辺回路領域に第１の配線を形成する工程と、
該第１の配線上に第１の層間絶縁膜を形成する工程と、
該メモリセル領域に形成された該第１の配線と該周辺回路領域上に形成された該第１の配線のそれぞれに接続する第２および第３のプラグを該第１の層間絶縁膜に形成する工程と、
該第２のプラグ上に相変化材料層と上部電極が積層した多層膜を形成する工程と、
該多層膜を覆うようにシリコン窒化膜を形成する工程と、
該上部電極上に第２の層間絶縁膜を形成する工程と、
該第２の層間絶縁膜に第２の配線を形成する工程と、
該上部電極と該第２の配線とを接続する第４のプラグを形成する工程と、
該第２の層間絶縁膜に該第３のプラグに接続する第５のプラグを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
本発明は、カルコゲナイドなどの相変化材料を用いて形成される相変化メモリセルを有する半導体集積回路装置に利用できる。
本発明による相変化メモリセルの断面図。 カルコゲナイドの相状態を変えるための電流パルス仕様を示す図。 従来技術による相変化メモリセルの製造工程の断面図。 従来技術による相変化メモリセルの製造工程の断面図。 従来技術による相変化メモリセルの製造工程の断面図。 ＧｅＳｂＴｅ膜の昇温脱離ガスマス分析結果を示す図。 ＧｅＳｂＴｅ膜の昇温脱離ガスマス分析結果を示す図。 ＧｅＳｂＴｅ膜の昇温脱離ガスマス分析結果を示す図。 ＧｅＳｂＴｅ膜の昇華に関する温度―圧力曲線。 スクラッチ試験による剥離臨界荷重の比較を示す図。 ＧｅＳｂＴｅ膜の温度―抵抗特性への接着層の影響を説明する図。 ＧｅＳｂＴｅ膜の温度―抵抗特性への接着層の影響を説明する図。 本発明による相変化メモリセルの断面図。 本発明による相変化メモリセルの断面図。 実施例１による相変化メモリセルの断面図。 実施例２による相変化メモリセルの断面図。 実施例３による相変化メモリセルの断面図。 実施例３による相変化メモリセルの断面図。
符号の説明
１…層間絶縁膜、２…プラグ、３…カルコゲナイド材料層、４…上部電極、５…ハードマスク、６…層間絶縁膜、７…接着層、８…接着層、９…導電性接着層、１０…絶縁性接着層、１１…導電性接着層、１２…側壁保護膜、１０１…半導体基板、１０２…素子間分離酸化膜、１０３…ゲート酸化膜、１０４…ゲート電極、１０５…シリコン窒化膜、１０６…拡散層、１０７…シリコン窒化膜、１０８…層間絶縁膜、１０９…タングステンプラグ、１１０Ａ、１１０Ｂ…第一の配線層、１１１…層間絶縁膜、１１２…タングステンプラグ、１１３…導電性接着層、１１４…カルコゲナイド材料層、１１５…導電性接着層、１１６…上部電極、１１７…シリコン酸化膜、１１８…層間絶縁膜、１１９…タングステンプラグ、１２０…第二の配線層、１２１…絶縁性接着層、１２２…導電性接着層、１２３…側壁保護膜（シリコン窒化膜）。

Claims (17)

  1. 半導体基板と、
    前記半導体基板の主面に形成された選択トランジスタと、
    前記選択トランジスタ上に設けられた層間絶縁膜と、
    前記層間絶縁膜を貫通して設けられ、且つ、前記選択トランジスタと電気的に接続されたプラグと、
    前記プラグにその一部が電気的に接続するように前記層間絶縁膜上に設けられ、且つ、カルコゲナイド材料からなる相変化材料層と、
    前記相変化材料層上に設けられた上部電極とを有し、
    前記相変化材料層と前記プラグとの間に、前記相変化材料層の下面に接し、且つ、前記プラグの表面と接するように設けられた第１接着層を備え、
    前記第１接着層は、その膜厚が２ｎｍ以下で前記相変化材料層の下面に部分的に形成されている非連続膜であり、
    前記カルコゲナイド材料を結晶状態または非晶質状態に変化させることでデータを記憶させることを特徴とする半導体記憶装置。
  2. 前記第１接着層は、導電性であることを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記第１接着層は、Ｔｉ膜、Ａｌ膜、Ｔａ膜、Ｓｉ膜、Ｔｉ窒化膜、Ａｌ窒化膜、Ｔａ窒化膜、Ｗ窒化膜、ＴｉＳｉ膜、ＴａＳｉ膜、ＷＳｉ膜、ＴｉＷ膜、ＴｉＡｌ窒化膜、ＴａＳｉ窒化膜、ＴｉＳｉ窒化膜、ＷＳｉ窒化膜、ＴｉとＴｅの化合物、または、ＡｌとＴｅの化合物からなることを特徴とする請求項１又は２に記載の半導体記憶装置。
  4. 半導体基板と、
    前記半導体基板の主面に形成された選択トランジスタと、
    前記選択トランジスタ上に設けられた層間絶縁膜と、
    前記層間絶縁膜を貫通して設けられ、且つ、前記選択トランジスタと電気的に接続されたプラグと、
    前記プラグにその一部が電気的に接続するように前記層間絶縁膜上に設けられ、且つ、カルコゲナイド材料からなる相変化材料層と、
    前記相変化材料層上に設けられた上部電極とを有し、
    前記相変化材料層と前記プラグとの間に、前記相変化材料層の下面に接し、且つ、前記プラグ上および前記層間絶縁膜上に形成された第１接着層を備え、
    前記第１接着層は、前記プラグに接する導電性領域と、前記層間絶縁膜に接する絶縁性領域とを有し、
    前記カルコゲナイド材料を結晶状態または非晶質状態に変化させることでデータを記憶させることを特徴とする半導体記憶装置。
  5. 前記導電性領域は、Ｔｉ膜、Ａｌ膜、Ｔａ膜、Ｓｉ膜、Ｔｉ窒化膜、Ａｌ窒化膜、Ｔａ窒化膜、Ｗ窒化膜、ＴｉＳｉ膜、ＴａＳｉ膜、ＷＳｉ膜、ＴｉＷ膜、ＴｉＡｌ窒化膜、ＴａＳｉ窒化膜、ＴｉＳｉ窒化膜、ＷＳｉ窒化膜、ＴｉとＴｅの化合物、または、ＡｌとＴｅの化合物からなることを特徴とする請求項４に記載の半導体記憶装置。
  6. 前記絶縁性領域は、Ｔｉ酸化膜、Ａｌ酸化膜、Ｔａ酸化膜、Ｎｂ酸化膜、Ｖ酸化膜、Ｃｒ酸化膜、Ｗ酸化膜、Ｚｒ酸化膜、Ｈｆ酸化膜、Ｓｉ窒化膜の群から選ばれた少なくとも一種類以上の膜からなることを特徴とする請求項４又は５に記載の半導体記憶装置。
  7. 前記絶縁性領域と前記導電性領域は、少なくとも１種類以上の共通の元素を含むことを特徴とする請求項４に記載の半導体記憶装置。
  8. 前記共通の元素は、シリコンよりも酸化物生成自由エネルギーが小さいことを特徴とする請求項７に記載の半導体記憶装置。
  9. 前記共通の元素は、Ｔｉ、Ｚｒ、Ｈｆ、Ａｌから選ばれた少なくとも一種類以上の元素からなることを特徴とする請求項７又は８に記載の半導体記憶装置。
  10. 前記プラグは第１高融点金属膜からなることを特徴とする請求項１〜９の何れか１項に記載の半導体記憶装置。
  11. 前記第１高融点金属膜はタングステン膜からなることを特徴とする請求項１０に記載の半導体記憶装置。
  12. 前記層間絶縁膜は酸化シリコン膜からなることを特徴とする請求項１〜１１の何れか１項に記載の半導体記憶装置。
  13. 前記カルコゲナイド材料は、Ｇｅ、ＳｂおよびＴｅを含むことを特徴とする請求項１〜１２の何れか１項に記載の半導体記憶装置。
  14. 前記上部電極と前記相変化材料膜との間に、前記上部電極の下面と接し、且つ、前記相変化材料膜の上面と接する第２接着層が設けられていることを特徴とする請求項１〜１３の何れか１項に記載の半導体記憶装置。
  15. 前記上部電極は第２高融点金属膜からなることを特徴とする請求項１４に記載の半導体記憶装置。
  16. 前記第２高融点金属膜はタングステン膜からなることを特徴とする請求項１５に記載の半導体記憶装置。
  17. 前記第２接着層は、Ｔｉ膜、Ａｌ膜、Ｔａ膜、Ｓｉ膜、Ｔｉ窒化膜、Ａｌ窒化膜、Ｔａ窒化膜、Ｗ窒化膜、ＴｉＳｉ膜、ＴａＳｉ膜、ＷＳｉ膜、ＴｉＷ膜、ＴｉＡｌ窒化膜、ＴａＳｉ窒化膜、ＴｉＳｉ窒化膜、ＷＳｉ窒化膜、ＴｉとＴｅの化合物、または、ＡｌとＴｅの化合物からなることを特徴とする請求項１４〜１６の何れか１項に記載の半導体記憶装置。
JP2006513531A 2004-05-14 2005-05-09 半導体記憶装置 Expired - Fee Related JP5281746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006513531A JP5281746B2 (ja) 2004-05-14 2005-05-09 半導体記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004144704 2004-05-14
JP2004144704 2004-05-14
PCT/JP2005/008419 WO2005112118A1 (ja) 2004-05-14 2005-05-09 半導体記憶装置
JP2006513531A JP5281746B2 (ja) 2004-05-14 2005-05-09 半導体記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011218893A Division JP5466681B2 (ja) 2004-05-14 2011-10-03 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005112118A1 JPWO2005112118A1 (ja) 2008-03-27
JP5281746B2 true JP5281746B2 (ja) 2013-09-04

Family

ID=35394429

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006513531A Expired - Fee Related JP5281746B2 (ja) 2004-05-14 2005-05-09 半導体記憶装置
JP2011218893A Expired - Fee Related JP5466681B2 (ja) 2004-05-14 2011-10-03 半導体集積回路装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011218893A Expired - Fee Related JP5466681B2 (ja) 2004-05-14 2011-10-03 半導体集積回路装置の製造方法

Country Status (7)

Country Link
US (6) US20070170413A1 (ja)
EP (1) EP1748488B1 (ja)
JP (2) JP5281746B2 (ja)
KR (1) KR101029339B1 (ja)
CN (2) CN101834198A (ja)
TW (2) TW200620632A (ja)
WO (1) WO2005112118A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834198A (zh) 2004-05-14 2010-09-15 瑞萨电子株式会社 半导体存储器件
JP2006352082A (ja) * 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
US7390691B2 (en) 2005-10-28 2008-06-24 Intel Corporation Increasing phase change memory column landing margin
JP2007165710A (ja) * 2005-12-15 2007-06-28 Elpida Memory Inc 不揮発性メモリ素子の製造方法
KR100718156B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 상전이 메모리 소자 및 그 제조방법
US7324365B2 (en) * 2006-03-02 2008-01-29 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20070249116A1 (en) * 2006-04-19 2007-10-25 Philipp Jan B Transitioning the state of phase change material by annealing
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US8618523B2 (en) 2006-05-31 2013-12-31 Renesas Electronics Corporation Semiconductor device
JPWO2008001411A1 (ja) * 2006-06-23 2009-11-19 株式会社ルネサステクノロジ 半導体記憶装置の製造方法
WO2007148405A1 (ja) * 2006-06-23 2007-12-27 Renesas Technology Corp. 半導体装置
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP5072843B2 (ja) 2006-07-21 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置
JP4966311B2 (ja) * 2006-09-19 2012-07-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5061113B2 (ja) * 2006-09-29 2012-10-31 ルネサスエレクトロニクス株式会社 半導体記憶装置の製造方法
KR100766499B1 (ko) * 2006-10-20 2007-10-15 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR101131137B1 (ko) * 2006-11-30 2012-04-03 삼성전자주식회사 확산 방지막을 포함하는 상변화 메모리 소자 및 그제조방법
KR20080057094A (ko) * 2006-12-19 2008-06-24 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
CN100578753C (zh) * 2007-03-19 2010-01-06 财团法人工业技术研究院 存储器元件及其制造方法
US20080253165A1 (en) * 2007-04-10 2008-10-16 Philippe Blanchard Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
US7593254B2 (en) 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US20080314738A1 (en) 2007-06-19 2008-12-25 International Business Machines Corporation Electrolytic Device Based on a Solution-Processed Electrolyte
KR100891523B1 (ko) 2007-07-20 2009-04-06 주식회사 하이닉스반도체 상변화 기억 소자
DE102007035857A1 (de) * 2007-07-31 2009-02-05 Qimonda Ag Verfahren zum Herstellen einer Speichervorrichtung, Speichervorrichtung, Zelle, integrierte Schaltung, Speichermodul und Computersystem
EP2207216B1 (en) * 2007-10-02 2014-07-09 Ulvac, Inc. Chalcogenide film and manufacturing method thereof
KR101162760B1 (ko) * 2007-10-08 2012-07-05 삼성전자주식회사 상변화 메모리 소자 및 그의 제조방법
JP2009135219A (ja) * 2007-11-29 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US7718990B2 (en) 2007-12-04 2010-05-18 Ovonyx, Inc. Active material devices with containment layer
KR101141008B1 (ko) 2008-06-18 2012-05-02 캐논 아네르바 가부시키가이샤 상 변화 메모리 소자, 상 변화 메모리 셀, 진공 처리 장치 및 상 변화 메모리 소자의 제조 방법
US8309407B2 (en) * 2008-07-15 2012-11-13 Sandisk 3D Llc Electronic devices including carbon-based films having sidewall liners, and methods of forming such devices
US7888165B2 (en) * 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
US7834342B2 (en) * 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material
US8891298B2 (en) 2011-07-19 2014-11-18 Greenthread, Llc Lifetime mixed level non-volatile memory system
KR101046228B1 (ko) * 2008-12-26 2011-07-04 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
JP5799504B2 (ja) * 2009-01-09 2015-10-28 日本電気株式会社 半導体装置及びその製造方法
US8344343B2 (en) * 2009-04-01 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Composite film for phase change memory devices
JP2011199215A (ja) * 2010-03-24 2011-10-06 Hitachi Ltd 半導体記憶装置
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
JP6201151B2 (ja) * 2013-03-18 2017-09-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置及びその製造方法
US9397143B2 (en) * 2013-12-20 2016-07-19 Intel Corporation Liner for phase change memory (PCM) array and associated techniques and configurations
KR102029905B1 (ko) * 2014-02-28 2019-10-08 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
US10622555B2 (en) * 2018-07-31 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme to improve peeling in chalcogenide based PCRAM
KR102634805B1 (ko) * 2018-08-23 2024-02-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2020047743A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 記憶装置
US10720580B2 (en) * 2018-10-22 2020-07-21 Globalfoundries Singapore Pte. Ltd. RRAM device and method of fabrication thereof
KR102763600B1 (ko) 2019-10-07 2025-02-10 삼성전자주식회사 가변 저항 메모리 소자
CN111725397A (zh) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 一种相变材料结构、存储器单元及其制作方法
US11805711B2 (en) * 2020-09-28 2023-10-31 International Business Machines Corporation Phase-change memory (PCM) including liner reducing resistance drift

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445584A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
JPH11505071A (ja) * 1995-06-07 1999-05-11 ミクロン テクノロジー、インコーポレイテッド マルチステートエレメントを有するメモリー・アレーと該アレーあるいは該アレーのセルを形成するための方法
JP2002110939A (ja) * 2000-06-30 2002-04-12 Hynix Semiconductor Inc 不揮発性半導体メモリ素子のキャパシタ製造方法
US20020080647A1 (en) 2000-12-21 2002-06-27 Chien Chiang Metal structure for a phase-change memory device
JP2003100911A (ja) * 2001-09-13 2003-04-04 Hynix Semiconductor Inc キャパシタの形成方法
JP2003174144A (ja) * 2001-12-05 2003-06-20 Stmicroelectronics Srl 半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法
WO2003092051A2 (en) * 2002-04-26 2003-11-06 Infineon Technologies Ag Barrier for capacitor over plug structures
JP2004006579A (ja) * 2002-04-18 2004-01-08 Sony Corp 記憶装置とその製造方法および使用方法、半導体装置とその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
JP2000004001A (ja) 1998-06-15 2000-01-07 Toshiba Corp 半導体記憶装置及びその製造方法
US7173317B1 (en) * 1998-11-09 2007-02-06 Micron Technology, Inc. Electrical and thermal contact for use in semiconductor devices
JP4558950B2 (ja) * 1999-03-25 2010-10-06 オヴォニクス インコーポレイテッド 改善された接合を有する電気的にプログラム可能なメモリ素子
JP5646798B2 (ja) * 1999-11-11 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体集積回路装置の製造方法
US20020075631A1 (en) * 1999-12-30 2002-06-20 Applied Materials, Inc. Iridium and iridium oxide electrodes used in ferroelectric capacitors
TW497327B (en) * 2000-07-27 2002-08-01 Wonderland Internat Inc Simple flyback synchronous rectifier power supply
JP4470297B2 (ja) 2000-08-14 2010-06-02 ソニー株式会社 半導体装置の製造方法
US6518671B1 (en) 2000-10-30 2003-02-11 Samsung Electronics Co. Ltd. Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof
US6770531B2 (en) * 2001-06-30 2004-08-03 Intel Corporation Adhesive material for programmable device
JP4911845B2 (ja) * 2001-09-20 2012-04-04 株式会社リコー 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
DE60137788D1 (de) * 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6891747B2 (en) * 2002-02-20 2005-05-10 Stmicroelectronics S.R.L. Phase change memory cell and manufacturing method thereof using minitrenches
US6930913B2 (en) * 2002-02-20 2005-08-16 Stmicroelectronics S.R.L. Contact structure, phase change memory cell, and manufacturing method thereof with elimination of double contacts
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US6872963B2 (en) * 2002-08-08 2005-03-29 Ovonyx, Inc. Programmable resistance memory element with layered memory material
KR100448893B1 (ko) * 2002-08-23 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
JP2004096014A (ja) 2002-09-03 2004-03-25 Sharp Corp 半導体不揮発性メモリセル、半導体不揮発性メモリ装置および半導体不揮発性メモリセルの製造方法
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US6744088B1 (en) * 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100560659B1 (ko) * 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
JP4254293B2 (ja) * 2003-03-25 2009-04-15 株式会社日立製作所 記憶装置
DE60306893T2 (de) * 2003-05-07 2007-02-01 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung einer elektrischen Speichereinrichtung mit Auswahltransistoren für Speicherelemente sowie entsprechend hergestellte Speichereinrichtung
CN101834198A (zh) * 2004-05-14 2010-09-15 瑞萨电子株式会社 半导体存储器件
US7411208B2 (en) * 2004-05-27 2008-08-12 Samsung Electronics Co., Ltd. Phase-change memory device having a barrier layer and manufacturing method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445584A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
JPH11505071A (ja) * 1995-06-07 1999-05-11 ミクロン テクノロジー、インコーポレイテッド マルチステートエレメントを有するメモリー・アレーと該アレーあるいは該アレーのセルを形成するための方法
JP2002110939A (ja) * 2000-06-30 2002-04-12 Hynix Semiconductor Inc 不揮発性半導体メモリ素子のキャパシタ製造方法
US20020080647A1 (en) 2000-12-21 2002-06-27 Chien Chiang Metal structure for a phase-change memory device
JP2003100911A (ja) * 2001-09-13 2003-04-04 Hynix Semiconductor Inc キャパシタの形成方法
JP2003174144A (ja) * 2001-12-05 2003-06-20 Stmicroelectronics Srl 半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法
JP2004006579A (ja) * 2002-04-18 2004-01-08 Sony Corp 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
WO2003092051A2 (en) * 2002-04-26 2003-11-06 Infineon Technologies Ag Barrier for capacitor over plug structures
JP2005524230A (ja) * 2002-04-26 2005-08-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト プラグ上コンデンサ構造用障壁

Also Published As

Publication number Publication date
US8859344B2 (en) 2014-10-14
JP5466681B2 (ja) 2014-04-09
KR20070009702A (ko) 2007-01-18
US20070170413A1 (en) 2007-07-26
US20120241715A1 (en) 2012-09-27
US20100044672A1 (en) 2010-02-25
TW200620632A (en) 2006-06-16
CN1954428A (zh) 2007-04-25
JP2012039134A (ja) 2012-02-23
TW201222787A (en) 2012-06-01
EP1748488B1 (en) 2012-08-29
EP1748488A4 (en) 2010-04-07
TWI367561B (ja) 2012-07-01
US20120077325A1 (en) 2012-03-29
CN101834198A (zh) 2010-09-15
US8866120B2 (en) 2014-10-21
WO2005112118A1 (ja) 2005-11-24
KR101029339B1 (ko) 2011-04-13
US20150214476A1 (en) 2015-07-30
CN1954428B (zh) 2010-09-29
TWI487093B (zh) 2015-06-01
US8890107B2 (en) 2014-11-18
EP1748488A1 (en) 2007-01-31
JPWO2005112118A1 (ja) 2008-03-27
US20120074377A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
JP5281746B2 (ja) 半導体記憶装置
CN100521224C (zh) 半导体存储器件及其制造方法
US6797979B2 (en) Metal structure for a phase-change memory device
US7394087B2 (en) Phase-changeable memory devices and methods of forming the same
US20050215009A1 (en) Methods of forming phase-change memory devices
US8685786B2 (en) Method of manufacturing a semiconductor memory device having a resistance change memory layer
CN101393964A (zh) 具有不同晶粒尺寸的相变化存储装置及其形成方法
CN102468434A (zh) 相变存储器的制作方法
JP5039035B2 (ja) 半導体装置
WO2016194092A1 (ja) 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置
KR101435001B1 (ko) 상변화 메모리 및 그 제조 방법
WO2007099595A1 (ja) 半導体装置およびその製造方法
JP2006202823A (ja) 半導体記憶装置及びその製造方法
JP2008130804A (ja) 半導体記憶装置及びその製造方法
JP2012064965A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5281746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees