JP5347783B2

JP5347783B2 - 固体撮像素子

Info

Publication number: JP5347783B2
Application number: JP2009162767A
Authority: JP
Inventors: 隆一小林
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2009-07-09
Filing date: 2009-07-09
Publication date: 2013-11-20
Anticipated expiration: 2029-07-09
Also published as: JP2011019113A

Description

本発明は、被写体像を撮像するための固体撮像素子に関する。

近年、ＣＣＤ型やＣＭＯＳ型の固体撮像素子が使用された電子カメラが広く普及している。例えばＣＭＯＳ型の固体撮像素子は、２次元行列状に配置された画素の光電変換部で入射光量に応じた電気信号に変換して行単位で各列に配置された垂直信号線に読み出し、カラムアンプで増幅後、行単位で読み出した信号を水平出力回路で列順に固体撮像素子の外部に出力する構成になっている。

一方、高感度化のためにカラムアンプのゲインを高くすると、負帰還量が低下して帯域幅が狭くなるのでカラムアンプの出力が安定するまでの時間が長くなり、読み出し時間が大幅に増加するという問題がある。そこで、この間題を解決するために、カラムアンプの出力にバッファアンプを設ける方法が考えられている（例えば、特許文献１参照）。

特開２００８−０３４９７４号公報

ところが、カラムアンプの出力にバッファアンプを設けた場合、読み出し時間は改善するが、高輝度被写体が撮影画面内にある時の横スミア特性が大幅に悪化するという問題が生じる。

本発明の目的は、カラムアンプの出力にバッファアンプを設けた固体撮像素子において高輝度被写体を撮像する場合に横スミアのない高画質な画像を得ることができる固体撮像素子を提供することである。

本発明者は、上記問題点の解析を行い、原因を突き止めた。即ち、上記問題は、ＭＯＳトランジスタのドレイン電流（Ｉｄ）とドレインソース間電圧（Ｖｄｓ）のＩｄ／Ｖｄｓ特性に起因し、バッファアンプのコモン電流源のＭＯＳトランジスタのＶｄｓがカラムアンプの出力信号のレベルに応じて変化するために、高輝度画素の出力信号に対応するＩｄが低輝度画素のＩｄに対して相対的に増加し、このＩｄの差が行方向の接地線のレベル差となって現れていたのである。

本発明に係る固体撮像素子は、２次元状に配置され、光を電気信号に変換する光電変換部を有する画素と、列方向に配置された前記画素と列方向に接続され、前記画素から読み出される電気信号を受け取る複数の垂直信号線と、前記垂直信号線に読み出された前記電気信号を増幅する第１のコモン電流源を有するカラムアンプと、前記カラムアンプに直列に配置され、カスコード構成の第２のコモン電流源を有するバッファアンプと、前記バッファアンプが出力する電気信号を水平方向に出力する水平出力回路と、前記画素から前記垂直信号線に電気信号を読み出すためのソースフォロワ回路を構成する定電流源と、行方向に配置され、前記カラムアンプの前記第１のコモン電流源と前記定電流源と前記画素の回路とに共通の第１の接地線と、行方向に配置され、前記バッファアンプのカスコード構成の前記第２のコモン電流源のみを接地する第２の接地線とを設け、前記第１の接地線と前記第２の接地線は独立して配置され、且つ前記第１の接地線と前記第２の接地線とは互いの両端部分で接地されたことを特徴とする。

また、前記カラムアンプは、ダブルカスコード差動アンプであることを特徴とする。

本発明では、撮影画像に高輝度被写体がある場合でも横スミアの原因となる接地電位の変動を少なくできるので、横スミアのない高画質な画像を得ることができる。

第１の実施形態に係る固体撮像素子１０１のブロック図である。画素Ｐ（ｍ，ｎ）の回路図である。タイミングチャートである。カラムアンプＣＡＭＰ（ｎ）とバッファＢＦ（ｎ）の接地部分を示す説明図である。バッファＢＦ（ｙ）の接地ＧＮＤを分離しない時の行方向の電圧分布を示す説明図である。バッファＢＦ（ｙ）の接地ＧＮＤを分離した時の行方向の電圧分布を示す説明図である。第２の実施形態に係る固体撮像素子１０１ｂのブロック図である。カラムアンプＣＡＭＰ（ｎ）とバッファＢＦ’（ｎ）の等価回路図である。コモン電流源のカスコード接続の効果を説明するための説明図である。

以下、本発明に係る固体撮像素子の各実施形態について図面を用いて詳しく説明する。
（第１の実施形態）
図１は第１の実施形態に係る固体撮像素子１０１を示すブロック図である。固体撮像素子１０１は、Ｍ×Ｎ個の画素Ｐ（ｘ，ｙ）と、垂直信号線ＶＬＩＮＥ（ｙ）と、定電流源ＰＷ（ｙ）と、カラムアンプＣＡＭＰ（ｙ）と、垂直走査回路１０２と、水平出力回路１０３と、バッファＢＦ（ｙ）とで構成される。ここで、ｘは１〜Ｍの自然数で行番号を表し、ｙは１〜Ｎの自然数で列番号を表す。Ｍ×Ｎ個の画素Ｐ（ｘ，ｙ）は、固体撮像素子１０１の撮像部を構成し、Ｍ行Ｎ列のマトリクス状に配置されている。以降、特定の回路を例に挙げて説明する場合以外は、同様の回路を代表する形で（ｘ），（ｙ）および（ｘ，ｙ）のように表記するものとする。

各画素Ｐ（ｘ，ｙ）から読み出される信号は、それぞれの列に対応する垂直信号線ＶＬＩＮＥ（ｙ）に読み出される。また、各列の垂直信号線ＶＬＩＮＥ（ｙ）には、ソースフォロワ回路を構成する定電流源ＰＷ（ｙ）が列毎に配置される。尚、各画素Ｐ（ｘ，ｙ）の接地は、各列毎に列方向に配置された画素接地線ＰＧＮＤ（ｙ）に接続される。さらに、画素接地線ＰＧＮＤ（ｙ）は、行方向に配置された少なくとも行の長さに相当する長さの第１の接地線１０５の各列位置ａ（ｙ）で接続される。

各画素Ｐ（ｘ，ｙ）から読み出される信号を増幅するカラムアンプＣＡＭＰ（ｙ）の正入力端子には、レファレンス電圧線１０６によってリファレンス電圧ＶＲＥＦが与えられる。また、バッファＢＦ（ｙ）は、行方向に配置された少なくとも行の長さに相当する長さの第２の接地線１０７の各列位置ｂ（ｙ）で接地される。そして、第１の接地線１０５と第２の接地線１０７は、行の両端位置（図１の場合では、左端の接続点Ｇ１および右端の接続点Ｇ２）で外部の接地ＧＮＤに接続される。

ここで、本実施形態に係る固体撮像素子１０１は、カラムアンプＣＡＭＰ（ｙ）の後段にバッファＢＦ（ｙ）を配置する回路構成になっている。尚、バッファＢＦ（ｙ）をカラムアンプＣＡＭＰ（ｙ）の後段に配置する理由は以下の通りである。固体撮像素子１０１の高感度化を図るためにカラムアンプＣＡＭＰ（ｙ）のゲインを高く（例えば１０倍以上）設定した場合、負帰還量が低下してアンプの帯域幅が減少し、特に負荷容量が大きい場合は出力が静定するまでに時間がかかるため、読み出し時間が大幅に増加するという問題が生じる。例えば図１のｎ列目において、バッファＢＦ（ｎ）がない場合且つカラムアンプＣＡＭＰ（ｎ）のゲインを高くした場合は、水平出力回路１０３のドライブのために比較的容量が大きいコンデンサＣｄまたはコンデンサＣｓが負荷容量となるので、上述の問題が顕著となる。そこで、この間題を解決するために、各列のカラムアンプＣＡＭＰ（ｙ）の後段にバッファＢＦ（ｙ）を配置する技術が知られている。

ところが、カラムアンプＣＡＭＰ（ｙ）の後段にバッファＢＦ（ｙ）を設けた場合、上記の問題が解決されて読み出し時間を短縮できるものの高輝度被写体撮影時における横スミア特性が大幅に悪化するという問題が新たに生じる。尚、バッファＢＦ（ｙ）を設けた場合に、高輝度被写体撮影時における横スミア特性が大幅に悪化する理由は以下の通りである。従来技術ではバッファＢＦ（ｙ）の接地ＧＮＤと、カラムアンプＣＡＭＰ（ｙ）および画素接地線ＰＧＮＤ（ｙ）とが行方向に配置された同じ接地線に接続されていたため、高輝度被写体によってバッファＢＦ（ｙ）の接地電位が大きく変動した場合に、カラムアンプＣＡＭＰ（ｙ）および画素接地線ＰＧＮＤ（ｙ）の接地電位も変動し、その結果、横スミアとなって撮影画像に現れていた。尚、接地電位の変動メカニズムについては後で詳しく説明する。

本実施形態に係る固体撮像素子１０１は、バッファＢＦ（ｙ）の接地ＧＮＤを接続する接地線と、カラムアンプＣＡＭＰ（ｙ）および画素接地線ＰＧＮＤ（ｙ）の接地ＧＮＤを接続する接地線とを分けることにより、カラムアンプＣＡＭＰ（ｙ）の後段にバッファＢＦ（ｙ）を配置した回路構成でも横スミアの発生を防止できる回路構成になっている。

次に、図１に示す固体撮像素子１０１の各部の回路について詳しく説明する。垂直走査回路１０２は、画素Ｐ（ｘ，ｙ）の信号を行単位で各列毎に配置された垂直信号線ＶＬＩＮＥ（ｙ）に読み出すためのタイミング信号を出力する。例えば、ｍ行目においては、画素Ｐ（ｍ，１）から画素Ｐ（ｍ，Ｎ）までのＮ列全ての画素に、タイミング信号φＳＥＬ（ｍ），タイミング信号φＲＥＳ（ｍ），タイミング信号φＴＸ（ｍ）を与える。

ここで、画素Ｐ（ｘ，ｙ）の構成について図２を用いて説明する。図２はｍ行ｎ列目の画素Ｐ（ｍ，ｎ）の回路図を示している。尚、Ｍ×Ｎ個の各画素Ｐ（ｘ，ｙ）も同じ回路構成である。図２において、画素Ｐ（ｍ，ｎ）は、フォトダイオードＰＤと、転送用トランジスタＴｒ１と、増幅用トランジスタＴｒ２と、選択用トランジスタＴｒ３と、リセット用トランジスタＴｒ４とで構成される。尚、ＶＤＤは電源、ＧＮＤは接地、ＦＤはフローティングデフュージョン部（浮遊拡散領域）を示している。また、タイミング信号φＳＥＬ（ｍ），タイミング信号φＲＥＳ（ｍ），タイミング信号φＴＸ（ｍ），垂直信号線ＶＬＩＮＥ（ｎ）は図１と同じものを示す。画素Ｐ（ｍ，ｎ）の接地ＧＮＤは画素接地線ＰＧＮＤ（ｎ）に接続され、さらに画素接地線ＰＧＮＤ（ｎ）は各列位置ａ（ｎ）で第１の接地線１０５に接続される。

図２において、フォトダイオードＰＤに入射した光は光電変換され電荷として蓄積される。フォトダイオードＰＤに蓄積された電荷は、タイミング信号φＴＸ（ｍ）が転送用トランジスタＴｒ１のゲートに入力されるとＦＤ部に転送され、増幅用トランジスタＴｒ２によって増幅される。増幅用トランジスタＴｒ２によって増幅された信号は、タイミング信号φＳＥＬ（ｍ）が選択用トランジスタＴｒ３のゲートに入力されると垂直信号線ＶＬＩＮＥ（ｎ）に読み出される。尚、リセット用トランジスタＴｒ４のゲートにタイミング信号φＲＥＳ（ｍ）が入力されると、ＦＤ部をリセット電圧（ＶＤＤ−Ｖｔ−ΔＶｔ）にリセットする。ここで、Ｖｔはしきい値電圧、ΔＶｔはバックゲート効果による変動分である。尚、各タイミング信号の動作については後で詳しく説明する。

このようにして、画素Ｐ（ｘ，ｙ）の信号は、対応するそれぞれの垂直信号線ＶＬＩＮＥ（ｙ）に読み出された後、各列毎に配置されたカラムアンプＣＡＭＰ（ｙ）に入力される。

ここで、図２において、垂直信号線ＶＬＩＮＥ（ｎ）に読み出される信号について説明する。垂直信号線ＶＬＩＮＥ（ｎ）に読み出される信号は、各画素Ｐ（ｍ，ｎ）から撮影画像の光情報を含む画像信号、または画像信号蓄積前のノイズ成分を含むダーク信号である。フォトダイオードＰＤに入射した被写体光は、フォトダイオードＰＤで電荷に光電変換される。電荷は、転送トランジスタＴｒ１によってＦＤ部に転送され、電荷に応じた電位が増幅トランジスタＴｒ２のゲート電極に印加される。画像信号は、この時に選択トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｎ）に読み出された信号である。一方、ダーク信号は、リセットトランジスタＴｒ４によってＦＤ部に保持されている電荷をリセットした時にＦＤ部の電位を増幅トランジスタＴｒ２および選択トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｎ）に読み出された信号である。ここで、ＦＤ部の電位は、画素接地線ＰＧＮＤ（ｎ）に接続された画素の接地ＧＮＤに対する値である。

このようにして、画素Ｐ（ｍ，ｎ）から垂直信号線ＶＬＩＮＥ（ｎ）に画像信号またはダーク信号が読み出され、カラムアンプＣＡＭＰ（ｎ）に入力される。尚、ここでは、画素Ｐ（ｍ，ｎ）について説明したが、他の画素Ｐ（ｘ，ｙ）についても同様である。

次に、ｎ列目のカラムアンプＣＡＭＰ（ｎ）について説明する。尚、他のカラムアンプＣＡＭＰ（１）からＣＡＭＰ（Ｎ）までについてもｎ列目のカラムアンプＣＡＭＰ（ｎ）と同様に動作する。

図１のカラムアンプＣＡＭＰ（ｎ）は、コンデンサＣｆとコンデンサＣｉｎを含み、これらのコンデンサの容量値の比で決まる増幅率の反転増幅器である。また、カラムアンプＣＡＭＰ（ｎ）の帰還回路のコンデンサＣｆの両端には、アンプリセット用トランジスタＴｒ５のソースとドレインが接続されている。タイミング信号φＣＡＲＳＴをトランジスタＴｒ５のゲートに与えると、コンデンサＣｆに蓄積された電荷は放電してリセットされる。尚、本固体撮像素子１０１は、リセット後に画素から読み出したダーク信号をコンデンサＣｉｎに蓄積し、次いで画像信号を読み出す。これにより、カラムアンプＣＡＭＰ（ｎ）は、読み出す際に画像信号からダーク信号を減算し、画素間のばらつきを除去する。

カラムアンプＣＡＭＰ（ｎ）の出力側は、画像信号蓄積用トランジスタＴｒ６およびダーク信号蓄積用トランジスタＴｒ７のドレインに接続される。カラムアンプＣＡＭＰ（ｎ）がリセットされた後、タイミング信号φＴＤがダーク信号蓄積用トランジスタＴｒ７のゲートに入力されるとダーク信号蓄積用トランジスタＴｒ７がオンして、コンデンサＣｄがカラムアンプＣＡＭＰ（ｎ）の出力電圧になるまで充電される。画素から画像信号が読み出された後、タイミング信号φＴＳが画像信号蓄積用トランジスタＴｒ６のゲートに入力されると、画像信号蓄積用トランジスタＴｒ６がオンして、コンデンサＣｓがカラムアンプＣＡＭＰ（ｎ）の出力電圧になるまで充電される。コンデンサＣｓの電圧は画像信号として、コンデンサＣｄの電圧はダーク信号（カラムアンプＣＡＭＰのオフセット信号）として、それぞれ水平出力回路１０３に入力される。

水平出力回路１０３は、各列毎のコンデンサＣｓに蓄積された画像信号と、コンデンサＣｄに蓄積されたダーク信号とをそれぞれ入力して、行単位で列順に外部に出力する。この時、カラムアンプＣＡＭＰ（ｙ）の列間のばらつきを少なくするために、水平出力回路１０３の出力用差動アンプ（非図示）でコンデンサＣｓに蓄積された画像信号からコンデンサＣｄに蓄積されたダーク信号を引き算し、カラムアンプＣＡＭＰ（ｙ）の列間ばらつきを除去した信号を固体撮像素子１０１の外部に出力する。尚、画像信号からダーク信号を引き算する処理は、固体撮像素子１０１内で行っても構わないし、固体撮像素子１０１から画像信号とダーク信号とを別々に出力して外部で画像信号からダーク信号を引き算するようにしても構わない。

ここで、各画素Ｐ（ｘ，ｙ）からダーク信号および画像信号を読み出して、各列のコンデンサＣｄおよびコンデンサＣｓに各信号が保持されるまでの一連の動作について、図３のタイミングチャートを用いて説明する。

図３は、ｍ行目と（ｍ＋１）行目から信号を読み出す時のタイミングを示している。図３において、期間Ｔ１は（ｍ−１）行目のＮ個の画素Ｐ（ｍ−１，ｙ）から読み出した１行分の信号を列順に水平出力回路１０３から読み出して固体撮像素子１０１の外部に出力する期間を示している。

次の期間Ｔ２は、ｍ行目の各画素Ｐ（ｍ，ｙ）から１行分のダーク信号および画像信号を読み出して、各列のコンデンサＣｄおよびコンデンサＣｓに各信号が保持されるまでの期間を示している。期間Ｔ２の開始時、先ず、タイミング信号φＳＥＬ（ｍ）が期間Ｔ５でオンになると同時に、タイミング信号φＲＥＳ（ｍ）が期間Ｔ５でオフになる。タイミング信号φＳＥＬ（ｍ）がオン，タイミング信号φＴＸ（ｍ）がオフ，タイミング信号φＲＥＳ（ｍ）がオフなので、図２で説明したように、リセット時のＦＤ部の電荷、つまりダーク信号が増幅トランジスタＴｒ２および選択トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｙ）に読み出される。

次に、期間Ｔ６でタイミング信号φＴＤ（ｍ）がオンになるので、期間Ｔ６の間、垂直信号線ＶＬＩＮＥ（ｙ）に読み出されたダーク信号は、カラムアンプＣＡＭＰ（ｙ）およびトランジスタＴｒ７を介してタイミング信号φＴＤ（ｍ）がオフするまで各列のコンデンサＣｄに蓄積される。

次に、タイミング信号φＴＤ（ｍ）がオフした後、タイミング信号φＴＸ（ｍ）が期間Ｔ７でオンになる。期間Ｔ７では、被写体光を入射するフォトダイオードＰＤに蓄積された電荷は、転送トランジスタＴｒ１を介してＦＤ部に転送される。ＦＤ部に転送された電荷に対応する電位が増幅トランジスタＴｒ２のゲートに印加され、画像信号が増幅トランジスタＴｒ２から出力されて、選択トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｙ）に読み出される。

次に、期間Ｔ８でタイミング信号φＴＳがオンになるので、垂直信号線ＶＬＩＮＥ（ｙ）に読み出された画像信号は、カラムアンプＣＡＭＰ（ｙ）およびトランジスタＴｒ６を介してタイミング信号φＴＳがオフするまで各列のコンデンサＣｓに蓄積される。

ダーク信号と画像信号とがそれぞれ各列のコンデンサＣｄとコンデンサＣｓとに蓄積されると、ｍ行目の各画素Ｐ（ｍ，ｙ）から１行分のダーク信号および画像信号の読み出しは終了し、タイミング信号φＳＥＬ（ｍ）はオフに、タイミング信号φＲＥＳ（ｍ）はオンに戻る。

次の期間Ｔ３では、水平出力回路１０３は、各列のコンデンサＣｄとコンデンサＣｓとにそれぞれ蓄積されたｍ行目のＮ列分のダーク信号と画像信号とを列順に読み出して固体撮像素子１０１の外部に出力する。

次の期間Ｔ４では、期間Ｔ２の各タイミング信号φＳＥＬ（ｍ），φＲＥＳ（ｍ），φＴＸ（ｍ）と同様に、（ｍ＋１）行目の各タイミング信号φＳＥＬ（ｍ＋１），φＲＥＳ（ｍ＋１），φＴＸ（ｍ＋１）によって、（ｍ＋１）行目の各画素Ｐ（ｍ＋１，ｙ）からダーク信号と画像信号とを読み出して、それぞれ各列のコンデンサＣｄとコンデンサＣｓとに蓄積する。各列のコンデンサＣｄとコンデンサＣｓとにそれぞれ蓄積された（ｍ＋１）行目のＮ列分のダーク信号と画像信号は、水平出力回路１０３によって列順に読み出され、固体撮像素子１０１の外部に出力される。

次に、本実施形態に係る固体撮像素子１０１の特徴とする部分について詳しく説明する。本実施形態に係る固体撮像素子１０１は、カラムアンプＣＡＭＰ（ｙ）の後段に配置されたバッファＢＦ（ｙ）の接地ＧＮＤが接続される第２の接地線１０５と、カラムアンプＣＡＭＰ（ｎ）の接地ＧＮＤおよび画素接地線ＰＧＮＤ（ｎ）が接続される第１の接地線１０５とが独立して別に配線されていることである。

ここで、本実施形態の特徴が分かり易いように、ｎ列目のカラムアンプＣＡＭＰ（ｎ）およびバッファＢＦ（ｎ）の回路部分を抜き出した図４を用いて詳しく説明する。尚、図１と同符号のものは同じものを示す。図４において、バッファＢＦ（ｎ）の接地ＧＮＤが接続される第２の接地線１０７と、カラムアンプＣＡＭＰ（ｎ）の接地ＧＮＤおよび画素接地線ＰＧＮＤ（ｎ）が接続される第１の接地線１０５とは、それぞれ行の両端の接続点Ｇ１および接続点Ｇ２の位置で互いに接続される以外は別系統の独立した接地配線として固体撮像素子１０１の行方向に並列に配置されている。

図４に示したように、バッファＢＦ（ｎ）の接地ＧＮＤを接続する第２の接地線１０７と、カラムアンプＣＡＭＰ（ｎ）の接地ＧＮＤおよび画素接地線ＰＧＮＤ（ｎ）を接続する第１の接地線１０５とを分離して行方向に配置することにより、カラムアンプＣＡＭＰ（ｎ）の後段にバッファＢＦ（ｎ）を配置した回路構成においてバッファＢＦ（ｎ）の接地電位が変動した場合でもカラムアンプＣＡＭＰ（ｎ）および画素接地線ＰＧＮＤ（ｎ）の接地電位の変動を抑えることができ、この結果、高輝度被写体が撮影画面内にある場合でも横スミアの発生を防止することができる。

ここで、バッファＢＦ（ｎ）の接地ＧＮＤと、カラムアンプＣＡＭＰ（ｎ）の接地ＧＮＤおよび画素接地線ＰＧＮＤ（ｎ）とを共通の接地線に接続する場合の接地線の電位変動について、図５を用いて説明する。尚、図５において、図１および図４と同符号のものは同じものを示す。図５は、共通の接地線２０１の各列に、定電流源ＰＷ（ｙ）とカラムアンプＣＡＭＰ（ｙ）とバッファＢＦ（ｙ）の３つの電流源が接続点ｐ（ｙ）で接続されている。尚、接地点ｐ（ｙ）は、各列の画素接地線ＰＧＮＤ（ｙ）の接続点でもある。また、図５では接地点ｐ（ｙ）の一点に接続されているように描いてあるが、実際の回路パターンでは、定電流源ＰＷ（ｙ）とカラムアンプＣＡＭＰ（ｙ）とバッファＢＦ（ｙ）の接続点は接地線２０１上で完全に同一であるとは限らず、互いに近傍位置に接続されている場合を含むが、図５では分かり易いように各列毎にほぼ同一点と見なして描いてある。

図５において、電流Ｉ１（ｙ）は定電流源ＰＷ（ｙ）の負荷電流、電流Ｉ２（ｙ）はカラムアンプＣＡＭＰ（ｙ）のコモン電流源の負荷電流、電流Ｉ３（ｙ）はバッファＢＦ（ｙ）のコモン電流源の負荷電流をそれぞれ示している。ここで、特に画素数の多い固体撮像素子の場合、接地線２０１には数千個の定電流源ＰＷ（ｙ）とカラムアンプＣＡＭＰ（ｙ）とバッファＢＦ（ｙ）が各列毎の接地点ｐ（ｙ）で共通の接地線２０１に接続される。そして、マスク・パターンの構成上、接地線２０１の左右端（チップの左右端）で外部ＧＮＤに接地される。

ところが、比較的大型の固体撮像素子では、接地線２０１の全長が数十ミリオーダーにもなるため、そのライン上に並列配置された数千個の各列の回路から動作電流が接地線２０１に流れ込む。この結果、この電流と分布抵抗ｒによって生じる電位差が列間で積算されるので、行の中心付近の接地線２０１の電位が高くなり、行の両端の外部ＧＮＤに向けて低くなるように接地線２０１の各列位置によって電位が変化する。また、各列の画素接地線ＰＧＮＤ（ｙ）も接地線２０１を基点として垂直方向に配線されているため、各画素Ｐ（ｘ，ｙ）の接地電位も水平方向に同様に分布する。図５のグラフ（ａ）は、接地線２０１が列間の抵抗ｒで分布した配線路であると仮定した場合の接地線２０１の行方向の電位変化の様子を示した図で、紙面上方に描いた接地線２０１の行方向の位置に対応させて描いてある。従って、横軸は上図に対応する接地線２０１の行方向の位置を示し、縦軸は外部ＧＮＤに対する電位を示す。

図５のグラフ（ａ）において、先に説明したように、接地線２０１の行の両端は外部ＧＮＤに接地されているので電位は０（外部接地電位）であるが、特性３０１のように行の中央に向かって接地線２０１の電位が高くなっていく。理想的には、特性３０３のように、各列の接地点ｐ（ｙ）によらず一定の電位にならなければならないが、各画素Ｐ（ｘ，ｙ）のＦＤ部は、ＶＤＤを基準としてリセットされ、ダーク信号や画像信号もそのリセット電位を基準として発生するので、画素間の接地電位に差が生じても、時間的な変化がなく一定であれば、読み出し時に相殺されるので信号出力に影響を与えることはない。

ところが、２次元マトリクス状に配置された有効画素領域に、照明などの高輝度被写体が含まれる場合、バッファＢＦ（ｙ）のコモン電流源から接地線２０１の接地点ｐ（ｙ）に流れ込む電流も大きく変動し、列間抵抗ｒで分布した接地線２０１の当該行の電位が全体的に高くなってしまう。尚、各列の個々のバッファＢＦ（ｙ）のコモン電流源の電流変化が数μＡ程度の僅かであっても、高輝度被写体の大きさが数百から数千列分にもなると、総合的な電流変動は数ｍＡから数十ｍＡにもなることがある。このため、このような高輝度被写体が含まれる行が選択された場合、リセット時の接地線２０１の電位に対して、各画素Ｐ（ｘ，ｙ）から信号を読み出した時のの接地線２０１の電位が数十から数百μＶのオーダーで変化する。そして、高輝度被写体がある行のダーク信号を読み出す際の接地線電位が隣接する高輝度被写体がない行の接地線電位と比べて僅かなレベル差が生じ、このレベル差は画素のＦＤの接地電位の差となるため、ダーク信号の出力電圧にも僅かなレベル差が生じる。この結果、撮影画像の高輝度被写体部分の両側に白スミアが発生することになる。実際の画像では、夜間の街灯のように照明が極端に明るく、背景が極端に暗い画像において、微小なレベル差であっても知覚できる程度の横方向スミアとなって現れてしまう。尚、バッファＢＦ（ｙ）のコモン電流源の電流が大きく変動する理由については第２の実施形態の等価回路図で詳しく説明する。

上記の現象により、例えばグラフ（ａ）において、高輝度被写体がない行のダーク信号の接地線２０１の電位変化を特性３０２、高輝度被写体がある行のダーク信号の接地線２０１の電位変化を特性３０１とすると、特性３０１の電位は特性３０２の電位に比べて高くなり、実際には僅かな電位差が生じる。この電位差は各画素Ｐ（ｘ，ｙ）のＦＤ部の接地電位の差となって増幅トランジスタＴｒ２に伝わるため、ダーク信号の出力に僅かの差が生じ、最終的に出力される画像の高輝度部分がある行に横スミアが現れることになる。尚、従来は、接地線のインピーダンスをできるだけ低くなるように、ＧＮＤ配線幅を太くする対策などが行われていたが、太さにもチップ面積の増大など設計上の限界があり、残留抵抗分があるため本質的な問題は解決されていなかった。

本実施形態に係る固体撮像素子１０１は、図１に示したように、バッファＢＦ（ｙ）の接地ＧＮＤが接続される第２の接地線１０７と、カラムアンプＣＡＭＰ（ｙ）の接地ＧＮＤおよび画素接地線ＰＧＮＤ（ｙ）が接続される第１の接地線１０５とが、それぞれ行の両端の接続点Ｇ１および接続点Ｇ２を除いて別系統の接地配線として並列に配置されている。これにより、図６に示すように、バッファＢＦ（ｙ）の接地ＧＮＤが接続される第２の接地線１０７と、カラムアンプＣＡＭＰ（ｙ）の接地ＧＮＤおよび画素接地線ＰＧＮＤ（ｙ）とに別々に負荷電流が流れることになり、カラムアンプＣＡＭＰ（ｙ）の接地ＧＮＤおよび画素接地線ＰＧＮＤ（ｙ）に対するバッファＢＦ（ｙ）のコモン電流源の負荷電流の変動の影響がなくなる。

このように、本実施形態に係る固体撮像素子１０１は、撮影画像に高輝度被写体がある場合でも横スミアの原因となるバッファＢＦ（ｙ）の接地電位の変動の影響を排除できるので、横スミアのない高画質な画像を得ることができる。

（第２の実施形態）
次に、第２の実施形態に係る固体撮像素子１０１ｂについて説明する。本実施形態に係る固体撮像素子１０１ｂが第１の実施形態に係る固体撮像素子１０１と異なる点は、第２の接地線１０７がなく、カラムアンプＣＡＭＰ（ｙ）の接地ＧＮＤと画素接地線ＰＧＮＤ（ｙ）とバッファＢＦ’（ｙ）の接地ＧＮＤが全て第１の接地線１０５に接続されていることと、バッファＢＦ’（ｙ）の回路構成が異なることである。尚、図７において、図１の固体撮像素子１０１と同符号のものは同じものを示す。また、固体撮像素子１０１ｂの各画素の構成および動作タイミングは、図２および図３で説明した画素の構成および動作タイミングと全く同じなので重複する説明は省略する。

本実施形態に係る固体撮像素子１０１ｂは、カラムアンプＣＡＭＰ（ｙ）の接地ＧＮＤと画素接地線ＰＧＮＤ（ｙ）とバッファＢＦ’（ｙ）の接地ＧＮＤが全て第１の接地線１０５に接続されるので、第１の実施形態で説明した図５の接地線２０１が第１の接地線１０５に対応することになる。しかし、本実施形態では、バッファＢＦ’（ｙ）の回路構成を工夫して、横スミアの問題を回避できるようになっている。

次に、本実施形態の特徴であるバッファＢＦ’（ｙ）の回路構成について説明する。図８は、ｎ行目のカラムアンプＣＡＭＰ（ｎ）とバッファＢＦ’（ｎ）とを等価回路例を示した図である。図８において、カラムアンプＣＡＭＰ（ｎ）は、ダブルカスコード差動アンプの回路で、トランジスタＴｒ２１とトランジスタＴｒ２２のカスコードペアと、トランジスタＴｒ２５とトランジスタＴｒ２６のカスコードペアとで負荷側の低電圧カレントミラー回路が構成される。同様に、トランジスタＴｒ２３とトランジスタＴｒ２４のカスコードペアと、トランジスタＴｒ２７とトランジスタＴｒ２８のカスコードペアとで差動入力側の低電圧カレントミラー回路が構成される。差動入力側のトランジスタＴｒ２４とトランジスタＴｒ２８のそれぞれのソースは、電流源のトランジスタＴｒ２９を介して接地ＧＮＤに接続される。また、トランジスタＴｒ２２とトランジスタＴｒ２６のゲートにはバイアスＢＩＡＳ１が、トランジスタＴｒ２３とトランジスタＴｒ２７のゲートにはバイアスＢＩＡＳ２が、トランジスタＴｒ２９のゲートにはバイアスＢＩＡＳ３がそれぞれ与えられる。ダブルカスコード差動アンプ型のカラムアンプＣＡＭＰ（ｎ）のコモン電流源を構成するトランジスタＴｒ２９には一定電流が流れるようになっているので、カラムアンプＣＡＭＰ（ｎ）の負入力（ＶＬＩＮＥ（ｎ））と正入力（ＶＲＥＦ）との差電圧がバッファＢＦ’（ｎ）に出力される。

一方、図８において、バッファＢＦ’（ｎ）は、シングル差動アンプの回路であるが、コモン電流源の回路構成に特徴があり、通常１つのトランジスタＴｒ３５で構成されるコモン電流源をトランジスタＴｒ３５とトランジスタＴｒ３６のカスコード回路で構成している。バッファＢＦ’（ｎ）は、トランジスタＴｒ３１とトランジスタＴｒ３３のペアと、トランジスタＴｒ３２とトランジスタＴｒ３４のペアとで構成される。差動入力側のトランジスタＴｒ３２とトランジスタＴｒ３４のそれぞれのソースは、コモン電流源のトランジスタＴｒ３６およびＴｒ３５を介して接地ＧＮＤに接続される。また、トランジスタＴｒ３６のゲートにはバイアスＢＩＡＳ４が、トランジスタＴｒ３５のゲートにはバイアスＢＩＡＳ５がそれぞれ与えられる。

ここで、バッファＢＦ’（ｎ）のコモン電流源を構成するトランジスタＴｒ３５およびＴｒ３６はカスコード構成になっているので、点Ｂ１の出力インピーダンスを高めることができ、トランジスタＴｒ３５のドレイン電圧が上昇した場合でもコモン電流源の電流の増加を接地線１０５の電位の変動の影響を無視できる程度に抑制することができる。この原理を図９に示す。図９はバッファＢＦ’（ｎ）のコモン電流源の等価回路を示した図で、カスコード化していない従来のコモン電流源の等価回路は図９（ａ）に示したようにトランジスタＴｒ３５が１つで構成され、図９（ａ）の点Ｂ１の出力インピーダンスは、トランジスタＴｒ３５のソース・ドレイン間の出力インピーダンスｒ01に相当する。

図８において、バッファＢＦ’（ｎ）が図９（ａ）に示したような１つのトランジスタＴｒ３５のみで構成される場合、高輝度被写体がある時にカラムアンプＣＡＭＰ（ｎ）の出力が過大となり、カラムアンプＣＡＭＰ（ｎ）の出力レベルにフォローしてバッファＢＦ’（ｎ）のコモン電流源のＢ点の電位も大きく変化する。一般に、ＭＯＳトランジスタの飽和特性はチャンネル長変調効果により数十ｋΩから数百ｋΩの抵抗カーブ特性を示すため、高輝度画素に対応するバッファＢＦ’（ｎ）のコモン電流源のドレイン電流Ｉｄの値は低輝度画素のドレイン電流Ｉｄに対して相対的に増加する。

これに対して、本実施形態に係る固体撮像素子１０１ｂのバッファＢＦ’（ｎ）のコモン電流源は、図９（ｂ）に示したように、トランジスタＴｒ３５とＴｒ３６とでカスコード化した回路構成になっているので、点Ｂ１の出力インピーダンスは、ｒ02・ｇm2・ｒ01となり、トランジスタＴｒ３５が１つで構成される場合の点Ｂ１の出力インピーダンスより大幅に高くなる。この結果、ドレイン電流Ｉｄの変化を低く抑えることができる。

ここで、コモン電流源のトランジスタＴｒ３５のドレイン・ソース間電圧特性（Ｖｄｓ特性）について、図９（ｃ）を用いて説明する。図９（ｃ）において、横軸はドレイン（Ｄ）とソース（Ｓ）間の電圧Ｖｄｓを示し、縦軸はドレイン電流Ｉｄを示している。理想的には、ドレイン・ソース間電圧Ｖｄｓが高くなってもドレイン電流Ｉｄは一定にならなければいけないが、トランジスタＴｒ３５によって構成されるコモン電流源の出力インピーダンスが無限大ではないので、ドレイン・ソース間電圧Ｖｄｓが高くなるとドレイン電流Ｉｄも増加する。このため、高輝度被写体がある場合に、例えば図８のバッファＢＦ’（ｎ）の点Ｂ１の電位が大きく変動するので、コモン電流源がトランジスタＴｒ３５のみで構成される場合、ドレイン電流Ｉｄが増加することになる。これに対して、本実施形態に係る固体撮像素子１０１ｂのバッファＢＦ’（ｎ）は、図８に示すようにトランジスタＴｒ３５とトランジスタＴｒ３６のカスコード接続で構成されるので、図９（ｂ）に示すようにコモン電流源の出力インピーダンスがｒ02・ｇm2・ｒ01のように高くなり、高輝度被写体がある場合に、ドレイン・ソース間電圧Ｖｄｓが高くなってもドレイン電流Ｉｄの増加を抑えることができる。

このように、本実施形態に係る固体撮像素子１０１ｂは、バッファＢＦ’（ｙ）のコモン電流源をカスコード構成にし、コモン電流源の出力インピーダンスを高めることによって、ドレイン・ソース間電圧（Ｖｄｓ）上昇によるコモン電流源のドレイン電流（Ｉｄ）の増加を無視できる程度に抑制でき、撮影画像に高輝度被写体がある場合でも横スミアのない高画質な画像を得ることができる。また、本実施形態では、第１の実施形態のように接地線を分離する必要がないため、パターン設計の自由度が上がり且つチップ寸法が小さくなり、コスト低減を図ることができる。

上記の各実施形態において、第１の実施形態では、撮影画像に高輝度被写体がある場合に、横スミアの原因となるバッファＢＦ（ｙ）の接地電位の変動の影響を少なくする解決手段として、バッファＢＦ（ｙ）の接地線を別にした固体撮像素子１０１について説明し、第２の実施形態では、同様の横スミアの原因となるバッファＢＦ’（ｙ）の接地電位の変動の抑える解決手段として、バッファＢＦ’（ｙ）のコモン電流源をカスコード回路にした固体撮像素子１０１ｂについて説明したが、第１の実施形態と第２の実施形態を併用する回路構成にしても構わない。即ち、図１の固体撮像素子１０１の回路のバッファＢＦ（ｙ）を図８のバッファＢＦ’（ｙ）と同じようにコモン電流源をカスコード回路にしても構わない。

以上、本発明に係る固体撮像素子について、各実施形態で例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。

１０１，１０１ｂ・・・固体撮像素子１０２・・・垂直走査回路
１０３・・・水平出力回路１０５・・・第１の接地線
１０６・・・ＶＲＥＦ線１０７・・・第２の接地線
２０１・・・接地線
Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）・・・画素
ＶＬＩＮＥ（１）〜ＶＬＩＮＥ（Ｎ）・・・垂直信号線
ＣＡＭＰ（１）〜ＣＡＭＰ（Ｎ）・・・カラムアンプ
ＢＦ（１）〜ＢＦ（Ｎ），ＢＦ’（１）〜ＢＦ’（Ｎ）・・・バッファ
ＰＷ（１）〜ＰＷ（Ｎ）・・・定電流源
ＰＧＮＤ（１）〜ＰＧＮＤ（Ｎ）・・・画素ＧＮＤ

Claims

２次元状に配置され、光を電気信号に変換する光電変換部を有する画素と、
列方向に配置された前記画素と列方向に接続され、前記画素から読み出される電気信号を受け取る複数の垂直信号線と、
前記垂直信号線に読み出された前記電気信号を増幅する第１のコモン電流源を有するカラムアンプと、
前記カラムアンプに直列に配置され、カスコード構成の第２のコモン電流源を有するバッファアンプと、
前記バッファアンプが出力する電気信号を水平方向に出力する水平出力回路と、
前記画素から前記垂直信号線に電気信号を読み出すためのソースフォロワ回路を構成する定電流源と、
行方向に配置され、前記カラムアンプの前記第１のコモン電流源と前記定電流源と前記画素の回路とに共通の第１の接地線と、
行方向に配置され、前記バッファアンプのカスコード構成の前記第２のコモン電流源のみを接地する第２の接地線と
を設け、
前記第１の接地線と前記第２の接地線は独立して配置され、且つ前記第１の接地線と前記第２の接地線とは互いの両端部分で接地されたことを特徴とする固体撮像素子。
請求項１に記載の固体撮像素子において、
前記カラムアンプは、ダブルカスコード差動アンプであることを特徴とする固体撮像素子。