JP5369449B2

JP5369449B2 - アクティブマトリクス型液晶表示装置

Info

Publication number: JP5369449B2
Application number: JP2008037806A
Authority: JP
Inventors: 直樹井上
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-02-19
Filing date: 2008-02-19
Publication date: 2013-12-18
Anticipated expiration: 2028-02-19
Also published as: JP2009198595A

Description

本発明は、アクティブマトリクス型液晶表示装置に関する。

近年、スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶表示装置が開発されている。

アクティブマトリクス型液晶表示装置は、その表示領域に、マトリックス状に配置された複数の画素と、各画素を行毎に順次走査するための複数のゲートライン、各画素に書込むデータを供給するための複数のデータラインとが形成されている。各画素は、ゲート電極がゲートラインに接続されドレイン電極がデータラインに接続されたスイッチング素子としての画素ＴＦＴと、画素ＴＦＴのソース電極に接続された画素電極と、各画素で共通の電位に設定される共通電極と、画素電極と共通電極との電位差を所定の電位差に保つための電荷を蓄積する補助容量と、を備えている。ここで、画素電極と共通電極との間には、例えば、画素電極と共通電極との間の電位差に応じてその配向状態が変化する液晶が配されている。

このようなアクティブマトリクス型液晶表示装置では、フレーム毎に、例えば画面最上部のゲートラインから画面最下部のゲートラインに向かって順次ゲートラインを選択するといったゲートラインの走査が行われるとともに、この走査中に選択されているゲートラインに対応する表示信号電圧を各データラインに供給することで各画素に応じた電圧が当該画素の液晶に印加されて、表示領域に１画面としての所望の画像が表示される。そして、例えば６０Ｈｚの周波数で表示画面が更新されるように、フレーム周波数が制御されている。

ところで、例えば、特許文献１には、表示すべき画像の明るさに応じて、バックライトの輝度調整と画像データの補正とを行うことで、視認性を改善しつつも、液晶表示装置の消費電力を低減させる技術が記載されている

また、例えば、特許文献２には、イメージを表示する表示画面と、表示されるイメージの白で表示される表示画面の画素の数量に基づき表示画面の全体の明るさを算出する白画素計数器と、この白画素計数器に応答し、表示画面が表示する明るさを一定に維持調整する調光回路６を備えることで、表示画面が表示する明るさを一定に維持調整できる表示装置が記載されている。

特開昭６０−１２５８９１号公報特開平７−１２９１１３号公報

しかし従来は、常時一定のフレーム周波数で表示画面が更新されているため、必要以上の高周波で駆動している場合があり、このようなときには、不必要に多くの電力を消費してしまうという問題があった。

本発明は、上記の事情に鑑みてなされたもので、表示品位を損なうことなく、消費電力を低減することができるアクティブマトリクス型液晶表示装置を提供することを目的とする。

前記課題を解決するため、本発明のアクティブマトリクス型液晶表示装置の一態様は、画像データを記憶する記憶手段と、前記記憶手段に記憶された前記画像データに基づく画像が表示される表示画素を有するノーマリーホワイトモードの液晶表示パネルと、前記液晶表示パネルに光を照射するバックライトと、前記バックライトの発光輝度を前記記憶手段に記憶された前記画像データに基づいて制御する調光手段と、フレーム周波数を前記記憶手段に記憶された前記画像データに基づいて制御する周波数制御手段と、を備え、前記調光手段は、１画面分の前記画像データに対する、前記液晶表示パネルの前記表示画素を白表示にさせる前記画像データの割合に基づいて、前記割合が小さくなるにしたがって前記バックライトの前記発光輝度を小さくさせるように、前記バックライトの前記発光輝度を制御し、前記周波数制御手段は、前記割合が大きくなるにしたがって前記フレーム周波数を小さくさせるように、前記フレーム周波数を制御する、ことを特徴とする。
また、前記課題を解決するため、本発明のアクティブマトリクス型液晶表示装置の一態様は、画像データを記憶する記憶手段と、前記記憶手段に記憶された前記画像データに基づく画像が表示される表示画素を有するノーマリーブラックモードの液晶表示パネルと、前記液晶表示パネルに光を照射するバックライトと、前記バックライトの発光輝度を前記記憶手段に記憶された前記画像データに基づいて制御する調光手段と、フレーム周波数を前記記憶手段に記憶された前記画像データに基づいて制御する周波数制御手段と、を備え、前記調光手段は、１画面分の前記画像データに対する、前記液晶表示パネルの前記表示画素を白表示にさせる前記画像データの割合に基づいて、前記割合が小さくなるにしたがって前記バックライトの前記発光輝度を小さくさせるように、前記バックライトの前記発光輝度を制御し、前記周波数制御手段は、前記割合が小さくなるにしたがって前記フレーム周波数を小さくさせるように、前記フレーム周波数を制御する、ことを特徴とする。

本発明によれば、表示品位を損なうことなく、消費電力を低減することができる。

以下、本発明を実施するための形態を、図面を参照して説明する。本発明のアクティブマトリクス型液晶表示装置１は図１、図２に示すように、例えば外部から入力されてくる画像データを記憶する記憶手段１０と、記憶手段１０に記憶された画像データに基づく画像が表示される表示パネル１１と、表示パネル１１に光を照射するバックライト１２と、バックライト１２の発光輝度を記憶手段１０に記憶された画像データに基づいて制御する調光手段１３と、表示パネル１１のゲートラインを走査するための走査ドライバ１４と、表示パネル１１のデータラインに表示信号電圧を供給するための信号ドライバ１５と、表示パネル１１の共通電極に所定の電圧を印加するための共通電圧発生回路１６と、表示パネル１１に所望の画像が表示されるように走査ドライバ１４や信号ドライバ１５、共通電圧発生回路１６を駆動制御する制御部１７と、供給される電源を駆動に必要な電圧に調整して各部に供給する電源調整回路１８等とを有している。

記憶手段１０は、少なくとも複数画面分の画像データを記憶可能な記憶容量を備え、新たな１画面分の画像データが例えば外部から入力されてくると、当該記憶手段１０の第一記憶領域１０１に記憶する画像データがこの入力されてきた新たな１画面分の画像データに更新される（書き換えられる）。なお、記憶手段１０は、第一記憶領域１０１の他に、第一記憶領域１０１に記憶された画像データが制御部１７により詳細は後述のように補正された画像データを記憶する第二記憶領域１０２を有している。

表示パネル１１は、対向配置され、シール材１１１により接着された２枚の基板間１１２、１１３に液晶ＬＣが挟持された構成となっている。そして、一方の基板１１２に、行方向に延伸配設された複数のゲートライン（例えばｎ本のゲートライン）と、列方向に延伸配設された複数のデータライン（例えばｍ本のデータライン）とを備え、ゲートラインＧ（ｊ）とデータラインＳ（ｉ）との各交点近傍に図３に示す表示画素Ｐ（ｉ，ｊ）が設けられて構成されている。ここで図３は、表示パネル１１に設けられる複数の表示画素Ｐ（ｉ，ｊ）の内の１つの表示画素に対応する等価回路を示す図である。

図３に示すゲートラインＧ（ｊ）には薄膜トランジスタＴＦＴ（ｉ，ｊ）のゲート電極が接続され、データラインＳ（ｉ）には薄膜トランジスタＴＦＴ（ｉ，ｊ）のソース電極が接続されている。更に、薄膜トランジスタＴＦＴ（ｉ，ｊ）のドレイン電極には画素電極Ｄ（ｉ，ｊ）が接続されている。そして、画素電極Ｄ（ｉ，ｊ）と対向するように、他方の基板１１３に共通電極１１５が配され、画素電極Ｄ（ｉ，ｊ）と共通電極１１５との間に液晶ＬＣが充填されている。さらに、このようにして構成される液晶容量Ｃｌｃｄと並列になるように蓄積容量Ｃｃｓが接続されている。このような構成において、画素電極Ｄ（ｉ，ｊ）と共通電極１１５との間に電圧が印加されると、この電圧に応じて画素電極Ｄ（ｉ，ｊ）と共通電極１１５との間に充填された液晶の配向状態が変化して液晶層中における光の透過率が変化する。これにより、表示パネル１１の背面に配置されたバックライト１２からの光の透過状態が変化して画像表示が行われる。ここで、ｉ＝１，２，３，・・・，ｍ。ｊ＝１，２，３，・・・，ｎ。

なお、本実施の形態では、表示パネル１１の各表示画素Ｐ（ｉ，ｊ）は、液晶に電圧が印加されたときに黒を表示し、液晶に電圧が印加されないときには白を表示するノーマリホワイトモードとして主に説明するが、これに限定するものではなく、液晶に電圧が印加されたときに白を表示し、液晶に電圧が印加されないときには黒を表示するノーマリブラックモードであってもよい。

調光手段１３は、記憶手段１０の第一記憶領域１０１に新たな１画面分の画像データが記憶される毎にこの記憶された１画面分の画像データを評価する評価手段１３１を備え、当該評価手段１３１による画像データの評価結果に応じた輝度となるようにバックライト１２の発光輝度を制御する。

例えば、評価手段１３１は、第一記憶領域１０１に記憶された１画面分の画像データに対して、表示パネル１１の表示画素を白表示にさせる画像データの割合Ｒｅを導出するもので、調光手段１３は、評価手段１３１により導出された割合Ｒｅに応じた輝度となるようにバックライト１２の発光輝度Ｂｌを制御する。このとき、調光手段１３は、図４（ａ）に示すように、表示画素を白表示にさせる画像データの割合Ｒｅが少ないときには発光輝度Ｂｌが小さくなるように、また、表示画素を白表示にさせる画像データの割合Ｒｅが多いときには発光輝度Ｂｌが大きくなるように、バックライト１２の発光輝度Ｂｌを制御する。ここで、上述したノーマリホワイトモードの場合には、表示画素を白表示にさせる画像データは、表示画素の液晶に印加される電圧が最小になる画像データであるが、この場合に、所定の閾値電圧以下の電圧が液晶に印加されることになる画像データを、表示画素を白表示にさせる画像データとみなして、その割合を導出する構成としてもよい。また、ノーマリブラックモードの場合には、表示画素を白表示にさせる画像データは、表示画素の液晶に印加される電圧が最大になる画像データであるが、この場合には、所定の閾値電圧以上の電圧が液晶に印加されることになる画像データを、表示画素を白表示にさせる画像データとみなして、その割合を導出する構成としてもよい。

また、別の例としては、例えば、評価手段１３１は、第一記憶領域１０１に記憶された１画面分の画像データとしての階調レベル（明るさ成分）の平均値を導出するもので、調光手段１３は、評価手段１３１により導出された平均値Ａｅに応じた輝度となるようにバックライト１２の発光輝度Ｂｌを制御する。このとき、調光手段１３は、図４（ｂ）に示すように、平均値Ａｅが小さいときには（暗い画像データのときには）発光輝度Ｂｌが小さくなるように、また、平均値Ａｅが大きいときには（明るい画像データのときには）発光輝度Ｂｌが大きくなるように、バックライト１２の発光輝度Ｂｌを制御する。なお、図４（ｂ）では、階調レベルが０〜２５５の場合を示している。

即ち、調光手段１３は、当該調光手段１３に内蔵した評価手段１３１により、表示パネル１１に表示すべき画像の明るさを所定の評価値を用いて評価し、当該評価結果に応じた輝度となるようにバックライト１２の発光輝度を制御する。

ここで、バックライト１２の発光輝度Ｂｌは、例えばバックライト１２に供給される電源電圧または駆動デューティを変化させることによって制御することができる。

走査ドライバ１４は、表示パネル１１に設けられた各ゲートラインＧ（ｊ）に対して、走査信号としてのハイレベルまたはローレベルの電圧を出力するためのものであり、走査ドライバ１４には、図３のゲートラインＧ（ｊ）が接続され、制御部１７から出力される垂直制御信号Ｖｓとしてのゲートスタートパルス信号ＧＳＰに基づいて、図５に示すように、各フレームにおけるゲートラインＧ（ｊ）の走査を開始するとともに、制御部１７から出力される水平制御信号Ｈｓに基づいて各ゲートラインＧ（ｊ）を個別に選択する。なお、水平制御信号Ｈｓは、例えば第１ゲートクロック信号ＧＣＫ１と第２ゲートクロック信号ＧＣＫ２とからなり、第１ゲートクロック信号ＧＣＫ１と第２ゲートクロック信号ＧＣＫ２は互いに逆位相の矩形信号である。

以下、走査ドライバ１４について詳述する。走査ドライバ１４の主要部における概略構成は、図６に示すように、例えばゲートライン数分（ｎ段）の保持回路１４１、１４２、１４３、１４４、・・・が直列に配置されて構成される。そして、それぞれの保持回路は、入力端子ＩＮと、出力端子ＯＵＴと、リセット端子ＲＳＴと、クロック信号入力端子ＣＫと、高電位電源入力端子Ｔｈと、低電位電源入力端子Ｔｌとを有している。そして、１段目の保持回路１４１の入力端子ＩＮには１段目の入力信号としてゲートスタートパルス信号ＧＳＰが供給される。また、２段目以後の保持回路の入力端子ＩＮには前段の保持回路の出力信号が供給される。また、各保持回路のリセット端子ＲＳＴには次段の保持回路の出力信号が供給される。なお、最終段（例えばｎ段目）の保持回路（図示せず）のリセット端子ＲＳＴには、別途リセット信号ＥＮＤが供給される構成としてもよいし、１段目の保持回路１４１の出力信号が供給される構成としてもよい。

さらに、奇数段目の保持回路のクロック信号入力端子ＣＫには、第１ゲートクロック信号ＧＣＫ１が供給され、偶数段目の保持回路のクロック信号入力端子ＣＫには、第１ゲートクロック信号ＧＣＫ１に対して逆位相となっている第２ゲートクロック信号ＧＣＫ２が供給される。また、各保持回路の高電位電源入力端子Ｔｈには所定の高電圧Ｖｇｈが供給され、各保持回路の低電位電源入力端子Ｔｌには所定の低電圧Ｖｇｌが供給される。

各保持回路１４１、１４２、１４３、１４４、・・・は、図７に示すように、それぞれ、６個のＭＯＳ型電界効果トランジスタ（以下、ＭＯＳトランジスタと記す）Ｔ１１〜Ｔ１６と、コンデンサＣとを有している。

このような走査ドライバ１４は、図５に示すように、ゲートスタートパルス信号ＧＳＰに応じて当該フレームでの走査を開始するとともに、第１ゲートクロック信号ＧＣＫ１及び第２ゲートクロック信号ＧＣＫ２に応じて、所定の期間だけローレベル電圧Ｖｇｌからハイレベル電圧Ｖｇｈに切り換えるといった電圧出力を、最前段のゲートラインＧ（１）から順に最後段のゲートラインＧ（ｎ）まで、ゲートライン毎に行う。

つまり、走査ドライバ１２は、ゲートラインＧ（ｊ）毎に、当該ゲートラインＧ（ｊ）に対応するＴＦＴ（ｉ，ｊ）を順次オン状態にし、このときにデータラインＳ（ｉ）に供給されている表示信号電圧を対応する画素電極Ｄ（ｉ，ｊ）に書き込む。

なお、各ゲートラインでは、第１ゲートクロック信号ＧＣＫ１及び第２ゲートクロック信号ＧＣＫ２における各クロック間隔Ｐｗが調整されることによって、ハイレベル電圧Ｖｇｈに維持される期間としてのオン期間Ｔｏｎが可変可能に構成されている。また、詳細は後述するが、クロック間隔Ｐｗの調整に対応するように、ゲートスタートパルス信号ＧＳＰの出力周波数も調整される。

信号ドライバ１５は、制御部１７から入力される水平同期信号ＨＳ、垂直同期信号ＶＳ、画像データＤＡＴＡ、クロック信号ＣＬＫに基づいて、表示パネル１１に設けられた各データラインＳ（ｉ）に対して、各データラインＳ（ｉ）に対応する表示信号電圧を所定のタイミングで出力するものである。

信号ドライバ１５の機能ブロック構成は、図８に示すように、サンプリングメモリ１５１、ホールドメモリ１５２、レベルシフタ１５３、ＤＡ変換回路（ＤＡＣ）１５４、及び出力回路１５５からなる。

サンプリングメモリ１５１は、クロック信号ＣＬＫに同期して、ゲートライン一本分の画素に対応する画像データを取り込むためのものであり、データラインＳ（ｉ）の数と同数のデータ格納領域を備えている。つまり、サンプリングメモリ１５１は、ゲートライン毎に当該ゲートラインに対応した画像データを取り込むとともに、当該取り込んだ画像データのそれぞれを、対応するデータラインＳ（ｉ）のデータ格納領域に格納する。

サンプリングメモリ１５１が取り込んだ一水平期間分の画像データは、後段のホールドメモリ１５２からの要求にしたがって、サンプリングメモリ１５１からホールドメモリ１５２に転送される。ホールドメモリ１５２に画像データが転送されると、サンプリングメモリ１５１は、次の一水平期間分の画像データとして次の行のゲートラインに対応した画像データの取り込み状態に移る。これは、水平同期信号ＨＳに同期して行われる。

ホールドメモリ１５２は、水平同期信号ＨＳに基づいて、サンプリングメモリ１５１から一水平期間分の画像データを順次取得する。そして、ホールドメモリ１５２は、取得した画像データを後段のレベルシフタ１５３に出力する。

レベルシフタ１５３は、次段のＤＡ変換回路１５４に適合させるため、入力信号のレベルを昇圧等により変換して出力する。ＤＡ変換回路１５４は、レベルシフタ１５３にてレベル変換されたデジタル形式の画像データをアナログ電圧としての表示信号電圧に変換し、後段の出力回路１５５に出力する。

出力回路１５５は、ＤＡ変換回路１５４から出力される表示信号電圧を表示パネル１１のデータラインＳ（ｉ）に供給するものであり、バッファ回路として機能する。例えば差動増幅回路を用いたボルテージフォロア回路として構成されている。

制御部１７は、調光手段１３に内蔵される評価手段１３１により導出された評価値としての割合Ｒｅや平均値Ａｅに基づいて、第一記憶領域１０１に記憶されている画像データの補正を行なったり、走査ドライバ１４や信号ドライバ１５の動作を制御するための上述したような各種制御信号を生成して出力するものであり、画像データ補正手段１７１と制御信号生成手段１７２とを備えた構成になっている。

画像データ補正手段１７１は、記憶手段１０の第一記憶領域１０１に新たな１画面分の画像データが記憶され、評価手段１３１により評価値として割合Ｒｅや平均値Ａｅが導出されると、この評価値に応じて第一記憶領域１０１に記憶された１画面分の画像データを補正して、記憶手段１０の第二記憶領域１０２に記憶される画像データをこの補正した画像データに更新する（書き換える）。

例えば、評価値として割合Ｒｅを用いる場合には、図９（ａ）、図９（ｂ）に示すように、表示画素を白表示にさせる画像データの割合Ｒｅが少ないときの方が、表示画素を白表示にさせる画像データの割合Ｒｅが多いときよりも、階調レベルの嵩上げ量が大きくなるように画像データを補正するとともに、高階調レベルよりも低階調レベルの方が階調レベルの嵩上げ量が大きくなるように画像データを補正する。なお、図９（ｂ）に示される傾きは、図９（ａ）における、画像データの変換特性の傾きを示している。

また、評価値として平均値Ａｅを用いる場合には、図１０（ａ）、図１０（ｂ）に示すように、平均値Ａｅが小さいときの方が、平均値Ａｅが大きいときよりも、階調レベルの嵩上げ量が大きくなるように画像データを補正するとともに、高階調レベルよりも低階調レベルの方が階調レベルの嵩上げ量が大きくなるように画像データを補正する。なお、図１０（ｂ）に示される傾きは、図１０（ａ）における、画像データの変換特性の傾きを示している。

そして、画像データ補正手段１７１は、上述のようにして補正した画像データを記憶手段１０の第二記憶領域１０２に記憶させる。なお、この第二記憶領域１０２に記憶された画像データは、制御部１７により後述のように設定されたフレーム周波数に対応するように読み出されるとともに信号ドライバ１５に出力され、この画像データに基づいた画像が表示パネルに表示されることとなる。

つまり、本実施の形態では、第一記憶領域１０１に記憶された画像データに基づいて、バックライトの発光輝度を調整するとともに、バックライトの発光輝度の調整に対応するように画像データを補正することで、視感的な明るさを変えることなく、当該表示装置１の消費電力を低減させている。

制御信号生成手段１７２は、評価手段１３１により評価値として導出された割合Ｒｅや平均値Ａｅに基づいて、上述したような各種制御信号を生成し出力するとともに、当該各種制御信号に同期させて、第二記憶領域１０２に記憶されている画像データを信号ドライバ１５に出力する。

具体的には、各表示画素では、液晶への印加電圧が小さいときほど印加された電圧の保持能力が高いため、図１１に示すように、制御信号生成手段１７２は、評価値としての割合Ｒｅや平均値Ａｅが所定の閾値Ｔｈ１、Ｔｈ２以上であったとき、つまり、表示すべき画像が所定の明るさ以上であったときに、走査ドライバ１４及び信号ドライバ１５の駆動周波数が低下するように各種制御信号を生成する。即ち、フレーム周波数が低下するように各種制御信号を生成する。

例えば、評価値としての割合Ｒｅや平均値Ａｅが所定の閾値Ｔｈ１、Ｔｈ２以上であったときに、第１ゲートクロック信号ＧＣＫ１及び第２ゲートクロック信号ＧＣＫ２における各クロック間隔Ｐｗを、評価値としての割合Ｒｅや平均値Ａｅが所定の閾値Ｔｈ１、Ｔｈ２未満であったときの２倍の長さとし、これに対応させて、ゲートスタートパルスＧＳＰ及び不図示のクロック信号ＣＬＫの出力周波数を１／２にする。このとき、各ゲートラインでは、各ゲートライン間でオン期間Ｔｏｎが重複することなく、各ゲートラインのオン期間が２倍になる。

つまり、制御部１７は、第一記憶領域１０１に記憶された画像データが明るい画像を表示するための画像データであり、表示画素における液晶に印加される電圧が小さい電圧となるようなときには、走査ドライバ１４及び信号ドライバ１５の駆動周波数（フレーム周波数）が１／２に低下するように、走査ドライバ１４及び信号ドライバ１５を駆動制御する。そして、このことにより、表示品位を損なうことなく、更なる消費電力の削減が可能になる。なお、フレーム周波数の調整率は、１／２に限定するものではなく、表示パネル１１が有する種々の負荷に応じて適宜調整することが好ましい。

また、本実施の形態では、評価手段１３１で導出された評価値を、バックライトの発光輝度の調整、画像データの補正、及びフレーム周波数の制御に共通に用いているため、それぞれに対応させて個別に評価手段１３１を備える場合に比較して、製造コストを大幅に削減できるとともに、バックライトの発光輝度の調整量、画像データの補正量、及びフレーム周波数の制御量の互いの関連性を得ることが可能になり、より違和感がないように表示状態を制御することが可能になる。

なお、制御信号生成手段１７２は、液晶に電圧が印加されたときに白を表示し、液晶に電圧が印加されないときには黒を表示するノーマリブラックモードの場合には、評価値としての割合Ｒｅや平均値Ａｅが所定の閾値Ｔｈ３、Ｔｈ４未満であったときに、第１ゲートクロック信号ＧＣＫ１及び第２ゲートクロック信号ＧＣＫ２における各クロック間隔Ｐｗを、評価値としての割合Ｒｅや平均値Ａｅが所定の閾値Ｔｈ３、Ｔｈ４以上であったときの２倍の長さとし、これに対応させて、ゲートスタートパルスＧＳＰ及び不図示のクロック信号ＣＬＫの出力周波数を１／２にする。このようにすれば、ノーマリブラックモードの場合においても、制御部１７は、表示画素における液晶に印加される電圧が小さい電圧となるようなときに、走査ドライバ１４及び信号ドライバ１５の駆動周波数が低下するように、走査ドライバ１４及び信号ドライバ１５を駆動制御することができ、表示品位を損なうことなく、更なる消費電力の削減が可能になる。

また、上述の実施の形態では、走査ドライバ１４や信号ドライバ１５の駆動周波数を切り換える際にオン期間Ｔｏｎの長さが変化する場合について説明したが、図１２に示すように、オン期間Ｔｏｎの長さは変化させずに、オン期間Ｔｏｎの開始タイミングが変化する構成としてもよい。走査ドライバ１４や信号ドライバ１５の駆動周波数を切り換える際にオン期間Ｔｏｎの長さが変化する場合には、各ゲートラインのオフ期間を極力短くすることができ好ましい一方で、オン期間Ｔｏｎの長さは変化させずにオン期間Ｔｏｎの開始タイミングを変化させる場合には、表示内容にかかわらず表示信号電圧の書き込み時間を一定にすることができ好ましい。アクティブマトリクス液晶表示装置１を適用する電子機器に応じて適宜選択すればよい。

また、上述の実施の形態では、フレーム周波数が２種類用意されている場合について説明したが、フレーム周波数は、さらに多くの複数段階で変化される構成であってもよい。このとき、表示画素における液晶に印加される電圧が小さい電圧になるほど、フレーム周波数が低下する構成になっていればよい。

また、上述の実施の形態では、調光手段１３、画像データ補正手段１７１、及び制御信号生成手段１７２は、それぞれ評価手段１３１により導出された評価値に基づいて、バックライトの発光輝度の制御、画像データの補正、またはフレーム周波数の制御を行う場合について説明したが、画像データ補正手段１７１及び制御信号生成手段１７２は、調光手段１３によって制御される発光輝度の調整量に基づいて、画像データの補正、またはフレーム周波数の制御を行う構成としてもよい。

上述した実施の形態は、本発明の一例に過ぎず、各機能ブロックの具体的な構成は本発明の作用効果を奏する範囲において適宜変更設計できることはいうまでもない。

本発明に係るアクティブマトリックス型液晶表示装置の構成図表示パネルの断面図表示画素における等価回路図評価値とバックライトの発光輝度との関係の説明図であり、（ａ）は評価値が表示画素を白表示にさせる画像データの割合の場合、（ｂ）は評価値が１画面分の画像データ（階調レベル）の平均値の場合ゲートスタートパルス、第１ゲートクロック信号、第２ゲートクロック信号、及び走査信号の関係を示すタイミングチャート走査ドライバの説明図保持回路の説明図信号ドライバの説明図評価値が表示画素を白表示にさせる画像データの割合の場合における、評価値と画像データの補正量との関係の説明図評価値が１画面分の画像データ（階調レベル）の平均値の場合における、評価値と画像データの補正量との関係の説明図評価値とフレーム周波数との関係の説明図別実施形態における評価値と走査信号との関係の説明図

符号の説明

１：アクティブマトリクス型液晶表示装置
１０：記憶手段
１１：表示パネル
１２：バックライト
１３：調光手段
１４：走査ドライバ
１５：信号ドライバ
１６：共通電圧発生回路
１７：制御部
１３１：評価手段
１７１：画像データ補正手段
１７２：制御信号生成手段

Claims

画像データを記憶する記憶手段と、
前記記憶手段に記憶された前記画像データに基づく画像が表示される表示画素を有するノーマリーホワイトモードの液晶表示パネルと、
前記液晶表示パネルに光を照射するバックライトと、
前記バックライトの発光輝度を前記記憶手段に記憶された前記画像データに基づいて制御する調光手段と、
フレーム周波数を前記記憶手段に記憶された前記画像データに基づいて制御する周波数制御手段と、
を備え、
前記調光手段は、１画面分の前記画像データに対する、前記液晶表示パネルの前記表示画素を白表示にさせる前記画像データの割合に基づいて、前記割合が小さくなるにしたがって前記バックライトの前記発光輝度を小さくさせるように、前記バックライトの前記発光輝度を制御し、
前記周波数制御手段は、前記割合が大きくなるにしたがって前記フレーム周波数を小さくさせるように、前記フレーム周波数を制御する、
ことを特徴とするアクティブマトリクス型液晶表示装置。
画像データを記憶する記憶手段と、
前記記憶手段に記憶された前記画像データに基づく画像が表示される表示画素を有するノーマリーブラックモードの液晶表示パネルと、
前記液晶表示パネルに光を照射するバックライトと、
前記バックライトの発光輝度を前記記憶手段に記憶された前記画像データに基づいて制御する調光手段と、
フレーム周波数を前記記憶手段に記憶された前記画像データに基づいて制御する周波数制御手段と、
を備え、
前記調光手段は、１画面分の前記画像データに対する、前記液晶表示パネルの前記表示画素を白表示にさせる前記画像データの割合に基づいて、前記割合が小さくなるにしたがって前記バックライトの前記発光輝度を小さくさせるように、前記バックライトの前記発光輝度を制御し、
前記周波数制御手段は、前記割合が小さくなるにしたがって前記フレーム周波数を小さくさせるように、前記フレーム周波数を制御する、
ことを特徴とするアクティブマトリクス型液晶表示装置。
前記周波数制御手段は、前記１画面分の前記画像データの表示において、前記表示画素の液晶に印加される電圧の空間的な平均値が小さくなるにしたがって、または、前記１画面分の前記画像データの表示において、全表示画素数に対する、前記表示画素の当該液晶に印加される電圧が所定の閾電圧よりも小さい表示画素数の比率に基づいて、当該比率が大きくなるにしたがって、前記フレーム周波数を小さくさせることを特徴とする請求項１又は２に記載のアクティブマトリクス型液晶表示装置。