JP5455598B2 - 半導体素子の製造方法 - Google Patents

Description

本発明は、半導体基板に注入された不純物を活性化させる工程を含む半導体素子の製造方法及びレーザアニール装置に関する。

従来の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の製造方法について説明する。まず、半導体基板の表側の表面に、エミッタ、ゲート等の構造を形成する。この半導体基板の裏側の表面に、フィールドストップ層となるｎ型不純物を注入し、さらにコレクタ層となるｐ型不純物を注入する。半導体基板の裏側の表面にパルスレーザを照射することにより、裏側から注入した不純物を活性化する（特許文献１）。

パルス幅の短い紫外レーザパルスを照射することにより、浅いコレクタ層の不純物を活性化させ、パルス幅の長い紫外レーザパルスを照射することにより、深いフィールドストップ層の不純物を効率的に活性化することができる（特許文献２）。波長６９０ｎｍ〜９００ｎｍのパルスレーザを照射することにより、フィールドストップ層及びコレクタ層の不純物を活性化することができる（特許文献３）。

特開２００３−５９８５６号公報 特開２００４−３９９８４号公報 特開２００６−３５１６５９号公報

従来の方法では、半導体基板の裏側の表面から深さ１μｍ以上の深い領域に形成されるフィールドストップ層の不純物の活性化率を高めることが困難である。

本発明の一観点によると、
第１の表面の表層部に不純物が注入された半導体基板の該第１の表面に、波長８５０ｎｍ以下の第１のレーザパルスを入射させて、該半導体基板の該第１の表面の表層部を加熱する工程と、
前記第１のレーザパルスの立ち下がり後、前記第１のレーザパルスの入射により加熱された前記半導体基板の前記第１の表面の温度と、前記第１の表面からの深さが２μｍの位置の温度との差が２００℃以下であり、かつ前記第１の表面からの深さが２μｍの位置の温度が４００℃以上の状態で、該第１のレーザパルスによって加熱されている領域に、波長９００ｎｍ以上の第２のレーザパルスを入射させて、前記不純物を活性化させる工程とを有する半導体素子の製造方法が提供される。

深い領域を効率的加熱し、深い領域の不純物の活性化率を高めることができる。

予備実験で採用したレーザビームのパルス波形を示すグラフである。 予備実験による方法で加熱したシリコン基板の温度の時間変化のシミュレーション結果を示すグラフである。 予備実験によるアニール方法を採用した場合の、遅延時間と最高到達温度との関係のシミュレーション結果を示すグラフである。 予備実験で作製した試料の不純物濃度分布と、アニール後のキャリア濃度分布を示すグラフである。 実施例によるレーザアニール装置の概略図である。 実施例による方法でシリコン基板をアニールしたときの基板温度の時間変化のシミュレーション結果を示すグラフである。 第２のパルスレーザビームのみをシリコン基板に照射したときの基板温度の時間変化のシミュレーション結果を示すグラフである。 実施例による他の方法でシリコン基板をアニールしたときの基板温度の時間変化を示すグラフである。 第１のパルスレーザビームのみをシリコン基板に照射したときの基板温度の時間変化を示すグラフである。 シリコン基板に照射するレーザビームの波長と、侵入長との関係を示すグラフである。 実施例による製造方法が適用されるＩＧＢＴの断面図である。 実施例の変形例によるレーザアニール装置の一部分の概略図である。 第１、第２のレーザパルスのパルス幅をそれぞれ１３０ｎｓ、８３ｎｓとして行ったレーザアニール後のシリコン基板の深さ方向のキャリア濃度分布を示すグラフである。 第１、第２のレーザパルスのパルス幅をそれぞれ２６０ｎｓ、１０５ｎｓとして行ったレーザアニール後のシリコン基板の深さ方向のキャリア濃度分布を示すグラフである。 第１、第２のレーザパルスのパルス幅をそれぞれ２６０ｎｓ、１６０ｎｓとして行ったレーザアニール後のシリコン基板の深さ方向のキャリア濃度分布を示すグラフである。 第１、第２のレーザパルスのパルス幅をそれぞれ２６０ｎｓ、２１０ｎｓとして行ったレーザアニール後のシリコン基板の深さ方向のキャリア濃度分布を示すグラフである。 遅延時間Ｔｄと活性化深さとの関係を示すグラフである。 第２のレーザパルスのパルスエネルギ密度を３．０Ｊ／ｃｍ^２、４．０Ｊ／ｃｍ^２としたときの、シリコン基板の深さ方向のキャリア濃度分布を示すグラフである。

本願の実施例を説明する前に、本願発明者らの行った予備実験について説明する。予備実験では、シリコン基板に不純物としてリン（Ｐ）を注入し、パルスレーザビームを照射して不純物の活性化を行った。レーザ光源として、第２高調波（波長５３２ｎｍ）を発生する２台のＹＡＧレーザ発振器を用いた。

図１に、シリコン基板に照射したパルスレーザビームの光強度の時間変化を示す。１台目のＹＡＧレーザ発振器から出射された第１のレーザパルスＬＰ１が半導体基板に入射した後、２台目のＹＡＧレーザ発振器から出射された第２のレーザパルスＬＰ２を、同一の領域に入射させた。第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２のパルス幅は、共に約１５０ｎｓである。ここで、「パルス幅」は、パルス波形の半値幅である。第１のレーザパルスＬＰ１を照射した後、第２のレーザパルスを照射するまでの遅延時間Ｔｄを異ならせて、複数の試料を作製した。

図２Ａ及び図２Ｂに、それぞれ遅延時間Ｔｄを０ｎｓ及び５００ｎｓとしたときのシリコン基板の温度の変化のシミュレーション結果を示す。横軸は、経過時間を単位「ｎｓ」で表し、縦軸は温度を絶対温度で表す。５本の実線に付された数字は、シリコン基板の表面からの深さを表す。

深さ０μｍ及び０．５μｍ程度の極浅い領域の温度は、遅延時間Ｔｄが５００ｎｓの場合よりも、０ｎｓの場合の方が高くなっている。ところが、深さ１．５μｍ及び２．０μｍ程度の深い領域の温度は、遅延時間Ｔｄを５００ｎｓにした方が高くなっている。このため、遅延時間Ｔｄを５００ｎｓ程度に設定することにより、深い領域の不純物の活性化率を高めることができる。

図３に、遅延時間Ｔｄと、シリコン基板の最高到達温度との関係のシミュレーション結果を示す。横軸は、遅延時間Ｔｄを単位「ｎｓ」で表し、縦軸は最高到達温度を絶対温度で表す。図３の折れ線に付した数値は、シリコン基板の表面からの深さを表す。遅延時間Ｔｄが５００ｎｓ以下の領域では、遅延時間Ｔｄを長くするに従って、１μｍよりも深い領域における最高到達温度が上昇している。ところが、遅延時間Ｔｄを５００ｎｓより長くしても、深い領域の最高到達温度は上昇しない。

図４に、シリコン基板の深さ方向の不純物濃度分布と、レーザアニール後のキャリア濃度分布との測定結果を示す。横軸は、深さを単位「μｍ」で表し、縦軸は、濃度を単位「ｃｍ^−３」で表す。図中の実線ＳＩＭＳは、二次イオン質量分析により測定した不純物濃度分布を示す。図中の丸記号、四角記号、及び三角記号は、それぞれ遅延時間Ｔｄが０ｎｓ、３００ｎｓ、及び５００ｎｓの条件でレーザアニールを行った後のキャリア濃度を示す。キャリア濃度は、広がり抵抗測定（ＳＲＰ）により求めた。

遅延時間Ｔｄが５００ｎｓのとき、深さ１μｍ以上の深い領域において、キャリア濃度が最も高くなっている。すなわち、不純物の活性化率が最も高くなっている。ところが、遅延時間Ｔｄを５００ｎｓにした場合でも、深さ１．５μｍの領域の活性化率が十分ではない。図３に示したように、遅延時間Ｔｄを５００ｎｓより長くしても、深さ１μｍより深い領域の最高到達温度は上昇しないため、深い領域の活性化率がさらに高まることは期待できない。

図５に、実施例によるレーザアニール装置の概略斜視図を示す。実施例によるレーザアニール装置は、第１及び第２のレーザ発振器１０、２０を含む。第１のレーザ発振器１０は、５００ｎｍ近傍の波長の第１のパルスレーザビームＬ１を出射する。第１のレーザ発振器１０には、例えば第２高調波を出射するＹＡＧレーザ、ＹＬＦレーザ、ＹＶＯ_４レーザ等を用いることができる。第２のレーザ発振器２０は、１μｍ近傍の波長の第２のパルスレーザビームＬ２を出射する。第２のレーザ発振器２０には、例えば基本波を出射するＹＡＧレーザ、ＹＬＦレーザ、ＹＶＯ_４レーザ等を用いることができる。

第１のレーザ発振器１０から出射された第１のパルスレーザビームＬ１は、折返しミラー１１、テレスコープ１２、ホモジナイザ１３、コンデンサレンズ１４、及び折返しミラー１５を経由して、ステージ３０上の半導体基板３１に入射する。テレスコープ１２は、例えば凹レンズと凸レンズとの組み合わせで構成されており、第１のパルスレーザビームＬ１のビーム断面を拡大する。

ホモジナイザ１３は、入射した第１のパルスレーザビームＬ１のビーム断面内の光強度分布を均一化する。ホモジナイザ１３には、シリンダアレイ型ホモジナイザ、カレイダスコープ、回折光学素子（ＤＯＥ）等を用いることができる。コンデンサレンズ１４は、半導体基板３１の表面におけるビーム断面が、一方向に長い長尺ビームになるように、第１のパルスレーザビームＬ１を集束させる。

ホモジナイザ１３は、ビーム断面の長手方向に関する光強度分布のみを均一化する構成としてもよいし、長手方向及びそれに直交する方向の両方向に関して、光強度分布をも均一化する構成としてもよい。

ステージ３０の上に保持された半導体基板３１の表面をｘｙ面とし、表面の法線方向をｚ軸とするｘｙｚ直交座標系を定義する。半導体基板３１の表面における第１のパルスレーザビームのビーム断面の長手方向に平行な方向をｘ軸とする。

第２のレーザ発振器２０から出射した第２のパルスレーザビームは、折返しミラー２１、テレスコープ２２、ホモジナイザ２３、コンデンサレンズ２４、及び折返しミラー２５を経由して、ステージ３０上の半導体基板３１に入射する。テレスコープ２２、ホモジナイザ２３、コンデンサレンズ２４の機能は、それぞれテレスコープ１２、ホモジナイザ１３、コンデンサレンズ１４と同一である。第２のパルスレーザビームＬ２の入射位置は、第１のパルスレーザビームＬ１の入射位置に重なる。

ステージ３０は、半導体基板３１をｘ軸方向及びｙ軸方向に移動させることができる。第１及び第２のパルスレーザビームを照射しながら、半導体基板３１をｙ軸方向に移動させることにより、ｙ軸方向に長い帯状領域内をアニールすることができる。半導体基板３１をｙ軸方向へ移動させながらアニールを行う工程と、半導体基板３１をｘ軸方向へ移動させる工程とを交互に繰り返すことにより、半導体基板３１の全域をアニールすることができる。

制御装置３５が、第１のレーザ発振器１０及び第２のレーザ発振器２０の出射タイミング、及びステージ３０の移動を制御する。

図６に、第１のパルスレーザビームＬ１の１パルス（以下、「第１のレーザパルスＬＰ１」という。）、及び第２のパルスレーザビームＬ２の１パルス（以下、「第２のレーザパルスＬＰ２」という。）をシリコン基板に入射させたときのシリコン基板の温度変化のシミュレーション結果を示す。横軸は、経過時間を単位「μｓ」で表し、縦軸は温度を単位「℃」で表す。図６の実線に付した数値は、シリコン基板の表面からの深さを意味する。第１のパルスレーザビームＬ１及び第２のパルスエネルギビームＬ２の、シリコン基板表面におけるパルスエネルギ密度Ｐｅｄは、それぞれ１．８Ｊ／ｃｍ^２及び３．０Ｊ／ｃｍ^２とした。パルス幅Ｐｗは、共に１５０ｎｓである。第１のレーザパルスの入射から第２のレーザパルスの入射までの遅延時間Ｔｄは２μｓとした。

第１のレーザパルスＬＰ１が入射すると、基板温度が上昇する。表面の温度は、シリコンの融点まで達している。第１のレーザパルスＬＰ１の立ち下がり時点から、最表面の温度が低下し始める。第２のレーザパルスＬＰ２の入射によって、基板温度が再上昇する。

波長５００ｎｍ近傍において、シリコンの光吸収係数が大きいため、第１のレーザパルスＬＰ１のシリコン基板への侵入長は、約１μｍ程度である。これに対し、波長１μｍ近傍においては、シリコンの光吸収係数が小さいため、第２のレーザパルスＬＰ２のシリコン基板への侵入長は約２００μｍである。

図７に、第２のレーザパルスＬＰ２のみをシリコン基板に照射したときの基板温度の変化のシミュレーション結果を示す。横軸は経過時間を単位「μｓ」で表し、縦軸は温度を「℃」で表す。シリコン基板表面におけるパルスエネルギ密度Ｐｅｄを３．０Ｊ／ｃｍ^２とし、パルス幅Ｐｗを１５０ｎｓとした。レーザのエネルギが深さ方向に関して分散して吸収されるため、表面近傍の温度は殆ど上昇しないことがわかる。これは、波長１μｍ程度の第２のレーザパルスＬＰ２のみでは、シリコン基板を加熱することが困難であることを意味している。

図６に示した実施例では、第２のレーザパルスＬＰ２が入射するときのシリコン基板表面の温度が４００℃〜５００℃の範囲内である。シリコン基板の温度が室温のときには、波長１μｍのレーザビームのシリコン基板への侵入長は約２００μｍであるが、基板温度が５００℃まで高くなると、波長１μｍの光の吸収係数が大きくなり、侵入長は約３０μｍまで短くなる。このため、実施例においては、第２のレーザパルスＬＰ２の入射によって、シリコン基板を加熱することができる。また、波長１μｍのレーザの侵入長は、波長５００ｎｍのレーザの侵入長よりも長いため、第２のレーザパルスＬＰ２を照射することにより、第１のレーザパルスＬＰ１を照射したときに比べて、より深い領域を効率的に加熱することができる。なお、深さ１００μｍ程度の領域の温度は、ほとんど上昇しない。

例えば、図６に示されているように、第１のレーザパルスＬＰ１を照射したときには、基板表面の温度が融点まで達しているにもかかわらず、深さ２μｍの位置の温度は８００℃程度までしか上昇していない。これに対し、第２のレーザパルスＬＰ２を照射したときには、深さ２μｍの位置の温度が１０００℃を超えている。このため、第２のレーザパルスＬｐ２の照射によって、深さ２μｍ程度の深い領域の不純物を、効率的に活性化させることができる。

また、第２のレーザパルスＬＰ２に、ＹＡＧレーザ等の固体レーザの基本波を用いることができる。このため、高調波を用いる場合に比べて、高出力のレーザ発振器を容易に入手することができる。

図８に、第２のレーザパルスＬＰ２のパルス幅Ｐｗを６０ｎｓまで短くし、遅延時間Ｔｄを１．５μｓまで短くし、他の条件は図６のシミュレーション時と同一の条件でアニールを行ったときの、シリコン基板の温度の時間変化のシミュレーション結果を示す。第２のレーザパルスＬＰ２のパルス幅を短くすると、ピークパワーが高くなるため、シリコン基板の表面の温度が上昇しやすくなり、逆に深い領域の温度が上昇し難くなる。また、シリコン基板表面の温度が融点を大きく超えてしまう。このため、固化後の表面が荒れやすくなる。同様に、第１のレーザパルスＬＰ１のパルス幅Ｐｗを短くしすぎても、シリコン基板表面の温度が融点を大きく超え、基板表面が荒れやすくなる。

逆に、パルス幅Ｐｗが長すぎると、レーザパルス照射中に熱の拡散が生じるため、融点近傍まで加熱することが困難になる。このため、第１のレーザパルスＬＰ１及び第２のレーザパルスＬＰ２のパルス幅Ｐｗを、５０ｎｓ〜２．５μｓの範囲内にすることが好ましい。

基板表面におけるパルスエネルギ密度Ｐｅｄが低すぎると、基板表面を融点近傍まで加熱ことができない。逆に、パルスエネルギ密度Ｐｅｄが高すぎると、過度の温度上昇により、基板表面が荒れやすくなる。このため、基板表面における第１のレーザパルスＬＰ１のパルスエネルギ密度Ｐｅｄを、１Ｊ／ｃｍ^２〜３Ｊ／ｃｍ^２の範囲内とし、第２のレーザパルスＬＰ２のパルスエネルギ密度Ｐｅｄを、１Ｊ／ｃｍ^２〜４Ｊ／ｃｍ^２の範囲内とすることが好ましい。

図９に、第１のレーザパルスＬＰ１のみを入射させたときの、シリコン基板の温度の時間変化のシミュレーション結果を示す。横軸は、経過時間を単位「μｓ」で表し、縦軸は、温度を単位「℃」で表す。第１のレーザパルスＬＰ１の入射から第２のレーザパルスＬＰ２の入射までの遅延時間Ｔｄを長くしすぎると、第２のレーザパルスＬＰ２の入射時点の基板温度が低くなり、第２のレーザパルスＬＰ２のエネルギの吸収率が低下してしまう。１つの目安として、深さ２μｍの位置の温度が３８０℃以上の時に、第２のレーザパルスＬＰ２を入射させることが好ましい。図９の条件においては、遅延時間Ｔｄを２．５μｓ以下にすることが好ましいことがわかる。

逆に、遅延時間Ｔｄが短すぎると、深い領域の温度上昇が不十分な時点で第２のレーザパルスＬＰ２が入射してしまう。図９の条件においては、深さ４μｍの位置の温度は、第１のレーザパルスＬＰ１の照射から約５００μｓ経過時に４００℃を超えている。深い領域において第２のレーザパルスＬＰ２のエネルギを十分吸収するために、遅延時間Ｔｄを５００ｎｓ以上にすることが好ましい。

また、最表面の温度と、深い領域の温度との差が大きすぎると、第２のレーザパルスＬＰ２のエネルギが極浅い領域で吸収されてしまい、深い領域まで届き難くなる。一例として、最表面の温度と深さ２μｍの位置の温度との差が２００℃以下の時に、第２のレーザパルスを入射させることが好ましい。

図１０に、室温のシリコン基板に入射するレーザの波長と、シリコン基板への侵入長（侵入深さ）との関係を示す。横軸は、波長を単位「ｎｍ」で表し、縦軸は、侵入長を単位「μｍ」で表す。侵入長が１０μｍ程度であれば、シリコン基板の表面を融点近傍まで加熱することが可能である。従って、第１のレーザパルスＬＰ１の波長は、８５０ｎｍ以下とすることが好ましい。

波長が４００ｎｍ以下になると、侵入長が急激に浅くなり、極表面しか直接的に加熱できなくなる。第１のレーザパルスＬＰ１で深さ２μｍ程度の深い領域を加熱しておくためには、第１のレーザパルスＬＰ１の波長を４５０ｎｍ以上にすることが好ましい。

第２のレーザパルスＬＰ２の波長は、第１のレーザパルスＬＰ１の波長よりも長いことが好ましい。また、深い領域を効率的に加熱するために、第２のレーザパルスＬＰ２の波長を９００ｎｍ以上にすることが好ましい。

図１１に、ＩＧＢＴの断面図を示す。ｎ型シリコン基板４０の第１の表面とは反対側の第２の表面側の表層部に、ボロンが注入されたｐ型ベース領域４１が形成されている。ｐ型ベース領域４１の表層部の一部に、リンが注入されたｎ型エミッタ領域４３が形成されている。ｎ型エミッタ領域４３の表面から、ｐ型ベース領域４１の底面よりも深い位置まで達するトレンチ４５が形成されている。このトレンチ４５の内面に、ゲート絶縁膜４６が形成されている。さらに、トレンチ４５内が、ゲート電極４７で埋め込まれている。ｎ型エミッタ領域４３及びｐ型ベース領域４１の表面に、エミッタ電極４４が形成されている。

第２の表面側の構造を形成した後、シリコン基板４０を、基板の厚さが１００μｍ程度になるまで第１の表面側から研磨する。その後、シリコン基板４０の第１の表面側の表層部に、ｎ型バッファ層（フィールドストップ層）４８を形成するためにリンイオンを注入する。さらに、ｐ型コレクタ層４９を形成するためにボロンイオンを注入する。

ボロン及びリンの注入後、基板４０の第２の表面を、樹脂製の粘着テープに貼り付ける。この状態で、上記実施例による半導体素子の製造方法を用いて、基板４０の第１の表面を加熱することにより、ｐ型コレクタ層４９及びｎ型バッファ層４８内の不純物を活性化させる。実施例による半導体素子の製造方法を適用することにより、浅いｐ型コレクタ層４９内の不純物のみならず、深いｎ型バッファ層４８内の不純物も、効率的に活性化させることができる。

また、レーザアニール時には、第２の表面の温度はほとんど上昇しない。このため、基板４０を支持するために、耐熱性の低い樹脂製の粘着テープを用いることができる。

図１２Ａに、上記実施例の変形例１によるレーザアニール装置の一部分を示す。上記実施例では、第１のパルスレーザビームＬ１と第２のパルスレーザビームＬ２とは、相互に異なる経路を通って基板３１に入射した。変形例１では、第１のパルスレーザビームＬ１及び第２のパルスレーザビームＬ２が、それぞれコンデンサレンズ１４及び２４を通過した後、ダイクロイックイラー６２により同一経路上に合成される。

図１２Ｂに、上記実施例の変形例２によるレーザアニール装置の一部分を示す。変形例２では、第１のパルスレーザビームＬ１と第２のパルスレーザビームＬ２とが、ダイクロイックミラー７０で同一経路上に合成された後、コンデンサレンズ７１に入射する。コンデンサレンズ７１に波長の異なる２つのレーザビームが入射するため、コンデンサレンズ７１には、色収差が補正されたレンズが用いられる。

上記変形例１及び変形例２では、第１のパルスレーザビームＬ１及び第２のパルスレーザビームＬ２とを、同一の経路に沿って基板に入射させることができる。例えば、両方のパルスレーザビームを、基板に垂直に入射させることができる。

本願発明者らは、実施例によるレーザアニール装置を用いて、実際にシリコン基板のレーザアニールを行った。

図１３は、第１、第２のレーザパルスＬＰ１、ＬＰ２のパルス幅をそれぞれ１３０ｎｓ、８３ｎｓとして行ったレーザアニール後のシリコン基板の深さ方向のキャリア濃度分布を示すグラフである。横軸はリニアスケールによって、シリコン基板表面からの深さを単位「μｍ」で表し、縦軸は対数スケールによって、キャリア濃度を単位「ｃｍ^−３」で表す。曲線ａ、ｂは、それぞれ遅延時間Ｔｄが５００ｎｓ、１０００ｎｓの条件でレーザアニールを行った後のキャリア濃度を示す。キャリア濃度は、広がり抵抗測定（ＳＲＰ）により求めた。なお、レーザアニール前のシリコン基板深さ方向の不純物（リン）濃度分布の測定結果を示す曲線ｘをあわせて記した。レーザアニール前の不純物濃度分布（曲線ｘ）は、二次イオン質量分析により測定したものである。

第１のレーザパルスＬＰ１は、パルス幅Ｐｗ１３０ｎｓで出射されるＮｄ：ＹＬＦレーザの第２高調波（波長５２７ｎｍ）である。シリコン基板には、表面におけるパルスエネルギ密度Ｐｅｄを１．８Ｊ／ｃｍ^２として入射させた。

第２のレーザパルスＬＰ２は、パルス幅Ｐｗ８３ｎｓで出射されるＮｄ：ＹＡＧレーザの基本波（波長１０６４ｎｍ）である。シリコン基板には、表面におけるパルスエネルギ密度Ｐｅｄを２．０Ｊ／ｃｍ^２として入射させた。

レーザアニールを行うシリコン基板には、ｐ型シリコン基板にリンを加速エネルギ７００ｋｅＶ、ドーズ量１．０×１０^１３ｃｍ^−２でイオン注入したサンプルウエハを用いた。アニールにおいては、長尺ビームがシリコン基板上に長さ方向（ｘ軸方向）、幅方向（ｙ軸方向）ともに重複率６７％で照射されるように、シリコン基板を載置したステージを移動させた。

室温ではシリコン基板への侵入長が約２００μｍであるＮｄ：ＹＡＧレーザの基本波でも、第１のレーザパルスＬＰ１で熱を与えられた領域に入射させることで、シリコン基板への侵入長が短くなり、シリコン基板を効率的に加熱できることが、遅延時間Ｔｄが５００ｎｓの場合（曲線ａ）、１０００ｎｓの場合（曲線ｂ）の双方において確認される。また、遅延時間Ｔｄを１０００ｎｓとしてアニールした方が、遅延時間Ｔｄを５００ｎｓとしてアニールした場合よりも、活性化深さを若干深くできるであろうことがわかる。

ここで、注入エネルギからシミュレーションしたリンの注入深さとＳＩＭＳ分析結果を踏まえると、注入した不純物（リン）イオンは３μｍより深い位置にはほとんど存在しないと考えられる。よって３μｍより深い部分のキャリア濃度がシリコン基板に当初から導入されていた不純物濃度であると考えられることから、このキャリア濃度を基準とし、この基準より明らかにキャリア濃度が高くなる状態をレーザアニールにより活性化したと定義し、このうち最深の深さを活性化深さとした。

図１４は、第１、第２のレーザパルスＬＰ１、ＬＰ２のパルス幅をそれぞれ２６０ｎｓ、１０５ｎｓとして行ったレーザアニール後のシリコン基板の深さ方向のキャリア濃度分布を示すグラフである。縦軸及び横軸の意味するところは図１３の場合と等しい。曲線ａ、ｂ、ｃは、それぞれ遅延時間Ｔｄが５００ｎｓ、１０００ｎｓ、１５００ｎｓの条件でレーザアニールを行った後のキャリア濃度を示す。曲線ｘの表す内容は図１３におけるそれと同じである。

第１のレーザパルスＬＰ１は、パルス幅Ｐｗ２６０ｎｓで出射されるＮｄ：ＹＬＦレーザの第２高調波（波長５２７ｎｍ）である。シリコン基板には、表面におけるパルスエネルギ密度Ｐｅｄを２．０Ｊ／ｃｍ^２として入射させた。

第２のレーザパルスＬＰ２は、図１３に結果を示すレーザアニール時よりも大きいパルス幅（Ｐｗ＝１０５ｎｓ）で出射されるＮｄ：ＹＬＦレーザの基本波（波長１０５４ｎｍ）である。シリコン基板には、表面におけるパルスエネルギ密度Ｐｅｄを２．０Ｊ／ｃｍ^２として入射させた。

レーザアニールを行うシリコン基板には、ｎ型シリコン基板にリンを加速エネルギ７００ｋｅＶ、ドーズ量１．０×１０^１３ｃｍ^−２でイオン注入したサンプルウエハを用いた。基板に照射する長尺ビームの重複率は、図１３に結果を示すレーザアニール時と等しい。

遅延時間Ｔｄを１０００ｎｓとしたアニールにおいて、遅延時間を他の値としたときよりも、活性化深さを顕著に深くできることがわかる。

図１５は、第１、第２のレーザパルスＬＰ１、ＬＰ２のパルス幅をそれぞれ２６０ｎｓ、１６０ｎｓとして行ったレーザアニール後のシリコン基板の深さ方向のキャリア濃度分布を示すグラフである。縦軸、横軸、曲線ａ、ｂ、ｃ、ｘの表す内容は図１４におけるそれらと等しい。第２のレーザパルスＬＰ２のパルス幅が１６０ｎｓである点を除いて、実施条件は図１４を参照して説明したレーザアニールと同じである。

第２のレーザパルスＬＰ２のパルス幅を１６０ｎｓとした場合であっても、図１４に結果を示すレーザアニールと同様、遅延時間Ｔｄが１０００ｎｓのアニールにおいて、活性化深さを顕著に深くできることがわかる。

図１６は、第１、第２のレーザパルスＬＰ１、ＬＰ２のパルス幅をそれぞれ２６０ｎｓ、２１０ｎｓとして行ったレーザアニール後のシリコン基板の深さ方向のキャリア濃度分布を示すグラフである。縦軸、横軸、曲線ａ、ｂ、ｃ、ｘの表す内容は図１４及び図１５におけるそれらと等しい。第２のレーザパルスＬＰ２がパルス幅Ｐｗ２１０ｎｓで出射されるＮｄ：ＹＡＧレーザの基本波（波長１０６４ｎｍ）である点を除いて、実施条件は図１４及び図１５を参照して説明したレーザアニールと同じである。

第２のレーザパルスＬＰ２のパルス幅を２１０ｎｓとした場合であっても、遅延時間Ｔｄが１０００ｎｓのアニールで活性化深さが深い。またこの条件においては、図１４及び図１５に結果を示したアニールと比較して、遅延時間Ｔｄを１５００ｎｓとした場合の活性化深さが深くなっている。

図１７は、遅延時間Ｔｄと活性化深さとの関係を示すグラフである。グラフの横軸は、遅延時間Ｔｄを単位「ｎｓ」で表し、縦軸は、活性化深さを単位「μｍ」で表す。本図には、図１４〜図１６に示す結果から求めた両者の関係、及びシミュレーションによって求めた両者の関係を示した。

黒菱形を結んだ折れ線、黒四角を結んだ折れ線、黒三角を結んだ折れ線は、それぞれ図１４、図１５、図１６に示す結果から求めた、活性化深さの遅延時間Ｔｄ依存性を表す。各場合の第２のレーザパルスＬＰ２のパルス幅は、順に１０５ｎｓ、１６０ｎｓ、２１０ｎｓである。

白四角を結んだ折れ線は、シミュレーションによって求めた、活性化深さの遅延時間Ｔｄ依存性を表す。シミュレーションにおいては、第１のレーザパルスＬＰ１を、パルス幅Ｐｗ１５０ｎｓで出射されるＮｄ：ＹＬＦレーザの第２高調波（波長５２７ｎｍ）とし、シリコン基板には、表面におけるパルスエネルギ密度Ｐｅｄ１．８Ｊ／ｃｍ^２で入射するものとした。また、第２のレーザパルスＬＰ２を、パルス幅Ｐｗ１５０ｎｓで出射されるＮｄ：ＹＬＦレーザの基本波（波長１０５４ｎｍ）とし、シリコン基板には、表面におけるパルスエネルギ密度Ｐｅｄ３．０Ｊ／ｃｍ^２で入射するものとした。アニール対象としたシリコン基板は、図１４〜図１６に結果を示したレーザアニールで使用したサンプルウエハと同一のものとし、基板に照射する長尺ビームの重複率もそれらの場合と等しく設定した。遅延時間Ｔｄを５００ｎｓ、１０００ｎｓ、１５００ｎｓ、２０００ｎｓとしてシミュレーションを行い、各遅延時間Ｔｄでアニールを実施したときの活性化深さを計算した。

実際のレーザアニールにおける第２のレーザパルスＬＰ２のパルスエネルギ密度Ｐｅｄは２．０Ｊ／ｃｍ^２、シミュレーションにおけるそれは３．０Ｊ／ｃｍ^２であり、多少の違いは存する。しかしながら、実際のアニールにおける測定値とシミュレーションにおける計算値との示す傾向は一致しており、本図に示すすべての場合において、活性化深さの最深値は約２．２μｍである。また最も深い活性化深さを与える遅延時間Ｔｄは１０００ｎｓである。

たとえば第２のレーザパルスＬＰ２のパルス幅や、アニール対象であるシリコン基板の不純物濃度分布等によって、最も深い活性化深さを与える遅延時間Ｔｄは異なるであろう。しかし概ね９００ｎｓ〜１１００ｎｓの範囲内におさまると考えられる。したがって遅延時間Ｔｄを９００ｎｓ〜１１００ｎｓの範囲内としてレーザアニールを行うことで、深い活性化深さを実現することができる。８００ｎｓ〜１２００ｎｓの範囲内であっても、活性化深さの深い、好ましいレーザアニールを実現可能であろう。

図１３〜図１６に結果を示したすべてのレーザアニール実験においては、第２のレーザパルスＬＰ２のシリコン基板表面におけるパルスエネルギ密度Ｐｅｄを２．０Ｊ／ｃｍ^２とした。本願発明者らは、第２のレーザパルスＬＰ２のシリコン基板表面におけるパルスエネルギ密度Ｐｅｄを３．０Ｊ／ｃｍ^２及び４．０Ｊ／ｃｍ^２とし、その他の条件は図１３に結果を示したアニールと同一にして、更なる実験を行った。

図１８Ａ、１８Ｂは、それぞれ第２のレーザパルスＬＰ２のパルスエネルギ密度Ｐｅｄを３．０Ｊ／ｃｍ^２、４．０Ｊ／ｃｍ^２としたときの、シリコン基板の深さ方向のキャリア濃度分布を示すグラフである。グラフの縦軸、横軸、及び曲線ｂ、ｘの表す内容は図１３におけるそれらと等しい。すなわち図１８Ａ、１８Ｂの曲線ｂは、遅延時間Ｔｄを１０００ｎｓとして行ったレーザアニール後のキャリア濃度を示す。

図１８Ａ、図１８Ｂの曲線ｂ、及び図１３の曲線ｂを比較すると、パルスエネルギ密度Ｐｅｄが３．０Ｊ／ｃｍ^２のとき（図１８Ａの曲線ｂ）に最も活性化深さが深くなっていることがわかる。これはパルスエネルギ密度Ｐｅｄを大きくすればするほど活性化深さが深くなるのではなく、ある適当なパルスエネルギ密度Ｐｅｄの範囲が存在することを示している。また、パルスエネルギ密度Ｐｅｄが４．０Ｊ／ｃｍ^２のとき（図１８Ｂの曲線ｂ）の活性化深さも浅くはないことがわかる。

第２のレーザパルスＬＰ２のシリコン基板表面におけるパルスエネルギ密度Ｐｅｄが１．０Ｊ／ｃｍ^２未満の場合は、シリコン基板の深さ方向に十分な不純物活性化を行うことは困難であろう。したがって、第２のレーザパルスＬＰ２のシリコン基板表面におけるパルスエネルギ密度Ｐｅｄは、１．０Ｊ／ｃｍ^２〜４．０Ｊ／ｃｍ^２の範囲内とすることが好ましく、１．０Ｊ／ｃｍ^２〜３．０Ｊ／ｃｍ^２の範囲内とすることがより好ましい。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１０ 第１のレーザ発振器
１１ 折返しミラー
１２ テレスコープ
１３ ホモジナイザ
１４ コンデンサレンズ
１５ ミラー
２０ 第２のレーザ発振器
２１ 折返しミラー
２２ テレスコープ
２３ ホモジナイザ
２４ コンデンサレンズ
２５ ミラー
３０ ステージ
３１ 半導体基板
３５ 制御装置
４０ シリコン基板
４１ ｐ型ベース領域
４３ ｎ型エミッタ領域
４４ エミッタ電極
４５ トレンチ
４６ ゲート絶縁膜
４７ ゲート電極
４８ ｎ型バッファ層（フィールドストップ層）
４９ ｐ型コレクタ層

Claims (8)

1. 第１の表面の表層部に不純物が注入された半導体基板の該第１の表面に、波長８５０ｎｍ以下の第１のレーザパルスを入射させて、該半導体基板の該第１の表面の表層部を加熱する工程と、
   前記第１のレーザパルスの立ち下がり後、前記第１のレーザパルスの入射により加熱された前記半導体基板の前記第１の表面の温度と、前記第１の表面からの深さが２μｍの位置の温度との差が２００℃以下であり、かつ前記第１の表面からの深さが２μｍの位置の温度が４００℃以上の状態で、該第１のレーザパルスによって加熱されている領域に、波長９００ｎｍ以上の第２のレーザパルスを入射させて、前記不純物を活性化させる工程とを有する半導体素子の製造方法。
2. 前記第１のレーザパルスのパルス幅、及び前記第２のレーザパルスのパルス幅は、共に５０ｎｓ〜２．５μｓの範囲内である請求項１に記載の半導体素子の製造方法。
3. 前記第１のレーザパルスの入射から、前記第２のレーザパルスの入射までの遅延時間が５００ｎｓ〜２．５μｓの範囲内である請求項１または２に記載の半導体素子の製造方法。
4. 前記第１のレーザパルスの入射から、前記第２のレーザパルスの入射までの遅延時間が８００ｎｓ〜１．２μｓの範囲内である請求項３に記載の半導体素子の製造方法。
5. 前記第１のレーザパルスの入射から、前記第２のレーザパルスの入射までの遅延時間が９００ｎｓ〜１．１μｓの範囲内である請求項４に記載の半導体素子の製造方法。
6. 前記半導体基板の前記第１の表面において、前記第１のレーザパルスのパルスエネルギ密度が１Ｊ／ｃｍ^２〜３Ｊ／ｃｍ^２の範囲内であり、前記第２のレーザパルスのパルスエネルギ密度が１Ｊ／ｃｍ^２〜４Ｊ／ｃｍ^２の範囲内である請求項１乃至５のいずれか１項に記載の半導体素子の製造方法。
7. 前記半導体基板の前記第１の表面において、前記第２のレーザパルスのパルスエネルギ密度が１Ｊ／ｃｍ^２〜３Ｊ／ｃｍ^２の範囲内である請求項６に記載の半導体素子の製造方法。
8. 前記半導体基板の前記第１の表面とは反対側の第２の表面に、絶縁ゲートバイポーラトランジスタのエミッタ領域が画定されており、前記第１の表面の表層部に、不純物が注入されたコレクタ領域が画定されており、前記不純物を活性化させる工程において、前記コレクタ領域に注入されている不純物を活性化させる請求項１乃至７のいずれか１項に記載の半導体素子の製造方法。