Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5511545B2 - Semiconductor laser element - Google Patents
[go: Go Back, main page]

JP5511545B2 - Semiconductor laser element - Google Patents

Semiconductor laser element Download PDF

Info

Publication number
JP5511545B2
JP5511545B2 JP2010147332A JP2010147332A JP5511545B2 JP 5511545 B2 JP5511545 B2 JP 5511545B2 JP 2010147332 A JP2010147332 A JP 2010147332A JP 2010147332 A JP2010147332 A JP 2010147332A JP 5511545 B2 JP5511545 B2 JP 5511545B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
ridge waveguide
laser device
protective
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010147332A
Other languages
Japanese (ja)
Other versions
JP2012015147A (en
Inventor
優 向久保
厚 中村
望 安原
Original Assignee
日本オクラロ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オクラロ株式会社 filed Critical 日本オクラロ株式会社
Priority to JP2010147332A priority Critical patent/JP5511545B2/en
Publication of JP2012015147A publication Critical patent/JP2012015147A/en
Application granted granted Critical
Publication of JP5511545B2 publication Critical patent/JP5511545B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体レーザ素子に関し、特には、リッジ型半導体レーザ素子におけるリッジ導波路の保護構造に関する。   The present invention relates to a semiconductor laser device, and more particularly to a protection structure for a ridge waveguide in a ridge type semiconductor laser device.

従来、特許文献1には、リッジ導波路を保護するため、リッジ導波路の両側方にそれよりも上面が高い保護層が設けられた半導体レーザ素子が開示されている。   Conventionally, Patent Document 1 discloses a semiconductor laser element in which a protective layer having a higher upper surface is provided on both sides of a ridge waveguide in order to protect the ridge waveguide.

特開2003−298190号公報JP 2003-298190 A

ところで、上記従来技術では、リッジ導波路に電気的に接続される端子が保護層上に配置されると考えられる。この場合、端子が最上に位置することになるので、製造段階で素子を吸着する際に端子に傷が生じたり、劈開のため粘着テープで素子を固定する際に端子に異物が吸着するおそれがある。こうした端子の傷や異物は、ワイヤボンディングの接続不良や、画像認識における認識不良を引き起こすおそれがある。   By the way, in the said prior art, it is thought that the terminal electrically connected to a ridge waveguide is arrange | positioned on a protective layer. In this case, since the terminal is positioned at the top, there is a risk that the terminal may be damaged when the element is adsorbed in the manufacturing stage, or a foreign object may be adsorbed to the terminal when the element is fixed with an adhesive tape for cleavage. is there. Such flaws and foreign matter on the terminal may cause poor connection of wire bonding and poor recognition in image recognition.

本発明は、上記実情に鑑みて為されたものであり、リッジ導波路と端子の保護を図ることが可能な半導体レーザ素子を提供することを主な目的とする。   The present invention has been made in view of the above circumstances, and a main object of the present invention is to provide a semiconductor laser device capable of protecting the ridge waveguide and the terminal.

上記課題を解決するため、本発明の半導体レーザ素子は、半導体基板の上方に配置される活性層と、前記活性層の上方に配置され、面内の一方向に延びるリッジ導波路と、前記活性層の上方に、前記リッジ導波路から面内方向に離れて配置される台座部と、前記リッジ導波路の上方に配置される電極部と、前記電極部と電気的に接続され、前記台座部の上方に配置される端子部と、前記台座部の上方の前記端子部とは異なる位置に配置される保護部と、を備える。前記保護部の上端は、前記電極部及び前記端子部より上方に位置する。   In order to solve the above problems, a semiconductor laser device according to the present invention includes an active layer disposed above a semiconductor substrate, a ridge waveguide disposed above the active layer and extending in one direction within the plane, and the active layer A pedestal portion disposed above the ridge waveguide in an in-plane direction; an electrode portion disposed above the ridge waveguide; and the pedestal portion electrically connected to the electrode portion. And a protective part arranged at a position different from the terminal part above the pedestal part. The upper end of the protection part is located above the electrode part and the terminal part.

上記本発明によると、保護部によってリッジ導波路と端子の保護を図ることが可能である。   According to the present invention, the protection portion can protect the ridge waveguide and the terminal.

本発明の第1実施形態に係る半導体レーザ素子の断面図である。1 is a cross-sectional view of a semiconductor laser device according to a first embodiment of the present invention. 同実施形態に係る半導体レーザ素子の平面図である。FIG. 3 is a plan view of the semiconductor laser element according to the same embodiment. 同実施形態に係る半導体レーザ素子の製造工程を表す図である。It is a figure showing the manufacturing process of the semiconductor laser element concerning the embodiment. 図2Aに続く図である。It is a figure following FIG. 2A. 図2Bに続く図である。It is a figure following FIG. 2B. 図2Cに続く図である。It is a figure following FIG. 2C. 同実施形態に係る半導体レーザ素子を搭載した光通信用モジュールを表すブロック図である。It is a block diagram showing the module for optical communication carrying the semiconductor laser element concerning the embodiment. 本発明の第2実施形態に係る半導体レーザ素子の断面図である。It is sectional drawing of the semiconductor laser element which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る半導体レーザ素子の断面図である。It is sectional drawing of the semiconductor laser element which concerns on 3rd Embodiment of this invention. 同実施形態に係る半導体レーザ素子の平面図である。FIG. 3 is a plan view of the semiconductor laser element according to the same embodiment. 同実施形態に係る半導体レーザ素子の製造工程を表す図である。It is a figure showing the manufacturing process of the semiconductor laser element concerning the embodiment. 図6Aに続く図である。It is a figure following FIG. 6A. 図6Bに続く図である。It is a figure following FIG. 6B. 図6Cに続く図である。It is a figure following FIG. 6C. 図6Dに続く図である。It is a figure following FIG. 6D.

本発明の半導体レーザ素子の実施形態を、図面を参照しながら説明する。なお、以下の説明における半導体レーザ素子の各層の材料名や厚さ等の数値は、あくまで例示である。   Embodiments of a semiconductor laser device of the present invention will be described with reference to the drawings. In the following description, numerical values such as material names and thicknesses of the respective layers of the semiconductor laser element are merely examples.

[第1実施形態]
図1A及び図1Bは、本発明の第1実施形態に係る半導体レーザ素子の断面図及び平面図である。本実施形態の半導体レーザ素子は、リッジ型半導体レーザ素子として構成されており、その発振波長は1.3μm帯である。この半導体レーザ素子において、n型InP(インジウムリン)からなる半導体基板1上には、n型InPからなるn型バッファ層2と、n型InPからなるn型クラッド層3と、n型InAlAs(インジウムアルミニウムヒ素)層4と、InGaAlAs(インジウムガリウムアルミニウムヒ素)井戸層及びInGaAlAs障壁層を含む歪多重量子井戸構造の活性層5と、p型InAlAs層6と、p型InPからなるp型クラッド層7と、p型InGaAsP(インジウムガリウムヒ素リン)からなるp型ヘテロ障壁低減層8と、p型InGaAs(インジウムガリウムヒ素)からなるp型コンタクト層9と、がこの順に形成されている。なお、活性層5の材料はInGaAlAs系材料であるが、InGaAsP系材料であっても構わない。
[First Embodiment]
1A and 1B are a sectional view and a plan view of the semiconductor laser device according to the first embodiment of the present invention. The semiconductor laser device of this embodiment is configured as a ridge type semiconductor laser device, and its oscillation wavelength is in the 1.3 μm band. In this semiconductor laser device, on a semiconductor substrate 1 made of n-type InP (indium phosphide), an n-type buffer layer 2 made of n-type InP, an n-type cladding layer 3 made of n-type InP, and an n-type InAlAs ( Indium aluminum arsenic) layer 4, an active layer 5 having a strained multiple quantum well structure including an InGaAlAs (indium gallium aluminum arsenide) well layer and an InGaAlAs barrier layer, a p-type InAlAs layer 6, and a p-type cladding layer made of p-type InP 7, a p-type hetero barrier reduction layer 8 made of p-type InGaAsP (indium gallium arsenide phosphorus), and a p-type contact layer 9 made of p-type InGaAs (indium gallium arsenide) are formed in this order. The material of the active layer 5 is an InGaAlAs material, but may be an InGaAsP material.

p型クラッド層7、p型ヘテロ障壁低減層8及びp型コンタクト層9を含む上層部19の幅方向(図1Bの左右方向)の中央部には、前後方向(図1Bの上下方向)に延びる2本の溝が幅方向に並んで形成されている。p型クラッド層7のうち、2本の溝に挟まれた部分はリッジ導波路10とされ、2本の溝の外側の部分は台座部7bとされる。リッジ導波路10は、前後方向の端から端まで直線状に延びている。台座部7bは、リッジ導波路10から幅方向の両方に離れて配置されている。これらリッジ導波路10及び台座部7bは、活性層5の上方に配置されている。なお、活性層5の上方とは、活性層5と接していなくてもよい。   A central portion in the width direction (left-right direction in FIG. 1B) of the upper layer portion 19 including the p-type cladding layer 7, the p-type hetero barrier reduction layer 8, and the p-type contact layer 9 is arranged in the front-rear direction (vertical direction in FIG. 1B). Two extending grooves are formed side by side in the width direction. A portion of the p-type cladding layer 7 sandwiched between the two grooves is a ridge waveguide 10, and a portion outside the two grooves is a pedestal portion 7 b. The ridge waveguide 10 extends linearly from end to end in the front-rear direction. The pedestal 7b is disposed away from the ridge waveguide 10 both in the width direction. The ridge waveguide 10 and the pedestal portion 7 b are disposed above the active layer 5. Note that the upper side of the active layer 5 may not be in contact with the active layer 5.

エッチングされた上層部19の表面には、酸化シリコン膜11が形成されている。さらに、酸化シリコン膜11上には、Auの蒸着により、リッジ導波路10の上方に位置する電極部12と、一方の台座部7bの上方に位置する端子部13と、両方の台座部7bの上方に位置するAuメッキ電極15と、が形成されている。具体的には、電極部12は、酸化シリコン膜11に形成された開口を通じてリッジ導波路10と電気的に接続されている。端子部13は、ワイヤボンディングのためのパッドであり、円状に形成されている。電極部12と端子部13は、溝の内面に沿って形成された接続部23を介して電気的に接続されている。Auメッキ電極15は、端子部13と絶縁されるよう、端子部13から離れて配置されている。   A silicon oxide film 11 is formed on the surface of the etched upper layer portion 19. Furthermore, on the silicon oxide film 11, by deposition of Au, an electrode portion 12 located above the ridge waveguide 10, a terminal portion 13 located above one pedestal portion 7b, and both pedestal portions 7b An Au plated electrode 15 located above is formed. Specifically, the electrode portion 12 is electrically connected to the ridge waveguide 10 through an opening formed in the silicon oxide film 11. The terminal portion 13 is a pad for wire bonding and is formed in a circular shape. The electrode part 12 and the terminal part 13 are electrically connected via a connection part 23 formed along the inner surface of the groove. The Au plating electrode 15 is disposed away from the terminal portion 13 so as to be insulated from the terminal portion 13.

Auメッキ電極15上には、電解メッキ技術により堆積されたAuメッキからなる保護部14が形成されている。保護部14は、Auメッキ電極15に通電することによって堆積される。このため、Auメッキ電極15には、劈開前において隣接する他の半導体レーザ素子のAuメッキ電極15と電気的に接続するための接続部45が設けられている。保護部14は、電解メッキ技術により比較的厚めに形成されており、その上端が電極部12及び端子部13より上方に位置している。   On the Au plating electrode 15, a protective portion 14 made of Au plating deposited by electrolytic plating technology is formed. The protection unit 14 is deposited by energizing the Au plating electrode 15. For this reason, the Au plating electrode 15 is provided with a connection portion 45 for electrical connection with the Au plating electrode 15 of another adjacent semiconductor laser element before cleavage. The protection part 14 is formed relatively thick by electrolytic plating technology, and its upper end is located above the electrode part 12 and the terminal part 13.

各保護部14は、リッジ導波路10側が開放されたU字状に形成されており、リッジ導波路10を軸として線対称となるように配置されている。U字状の保護部14を構成する2つの辺部は、リッジ導波路に近い側から遠い側に延びている。具体的には、これらの辺部は、リッジ導波路に近い側かつ前後方向の外側から、リッジ導波路から遠い側かつ前後方向の中央側に向かって湾曲しながら延びており、前後方向の中央で互いに繋がっている。また、端子部13は、U字状の保護部14の内側に位置している。すなわち、端子部13の周囲のうち、リッジ導波路10側を除く範囲が、保護部14によって囲まれている。保護部14を構成する2つの辺部は、端子部13を前後方向に挟むように、端子部13の前方と後方とにそれぞれ配置されている。   Each protection portion 14 is formed in a U shape with the ridge waveguide 10 side open, and is arranged to be line-symmetric with respect to the ridge waveguide 10 as an axis. The two sides constituting the U-shaped protection part 14 extend from the side closer to the ridge waveguide to the side farther from the side. Specifically, these sides extend while curving from the side near the ridge waveguide and outside in the front-rear direction toward the side far from the ridge waveguide and toward the center in the front-rear direction. Are connected to each other. The terminal portion 13 is located inside the U-shaped protection portion 14. That is, the range around the terminal portion 13 excluding the ridge waveguide 10 side is surrounded by the protection portion 14. The two side parts constituting the protection part 14 are respectively arranged on the front side and the rear side of the terminal part 13 so as to sandwich the terminal part 13 in the front-rear direction.

さらに、半導体レーザ素子の前後の劈開面には、図1Bに示されるように、多層反射膜17が形成されている。多層反射膜17は、アルミナ、アモルファスシリコン及び酸化シリコンを含んでいる。   Further, as shown in FIG. 1B, a multilayer reflective film 17 is formed on the front and rear cleavage surfaces of the semiconductor laser element. The multilayer reflective film 17 contains alumina, amorphous silicon, and silicon oxide.

以上に説明した半導体レーザ素子によると、リッジ導波路10及び端子部13が保護部14によって保護されるため、リッジ導波路10の結晶欠けや端子部13の傷や異物を抑制することが可能である。その結果、端子部13に対するワイヤボンディングの接続不良や、画像認識における認識不良を抑制することが可能である。   According to the semiconductor laser device described above, since the ridge waveguide 10 and the terminal portion 13 are protected by the protection portion 14, it is possible to suppress crystal chipping of the ridge waveguide 10, scratches on the terminal portion 13, and foreign matters. is there. As a result, it is possible to suppress poor connection of wire bonding to the terminal portion 13 and recognition failure in image recognition.

また、各々の台座部7bの上方に保護部14が形成されることで、ノズル等で吸着される際に素子全体が水平に保たれやすい。また、素子内に生じる応力が均一化される。各保護部14は、リッジ導波路10を軸として線対称となるように配置されることが好ましい。   In addition, since the protection portion 14 is formed above each pedestal portion 7b, the entire element is easily kept horizontal when being sucked by a nozzle or the like. Further, the stress generated in the element is made uniform. Each protection part 14 is preferably arranged so as to be line symmetric with respect to the ridge waveguide 10 as an axis.

また、保護部14がリッジ導波路10に近い側から遠い側に延びる部分を含むことで、リッジ導波路10の近辺に生じる応力を、リッジ導波路10から離れた方へ分散させることが可能である。   In addition, since the protective portion 14 includes a portion extending from the side closer to the ridge waveguide 10 to the side farther from the ridge waveguide 10, it is possible to disperse stress generated in the vicinity of the ridge waveguide 10 toward the side away from the ridge waveguide 10. is there.

また、保護部14が湾曲しながら延びることで、素子内に生じる応力が保護部14の一部に集中することが抑制される。また、保護部14がAu等の金属からなることで、金属の延性により保護部14自身の欠けが抑制される。   Further, since the protective portion 14 extends while being curved, the stress generated in the element is suppressed from being concentrated on a part of the protective portion 14. Moreover, since the protective part 14 is made of a metal such as Au, the chipping of the protective part 14 itself is suppressed by the ductility of the metal.

また、保護部14を構成する2つの辺部が、端子部13の前方と後方とにそれぞれ位置することで、多層反射膜17を形成する際に、多層反射膜17の材料が端子部13に付着することを抑制することが可能である。すなわち、多層反射膜17は、半導体レーザ素子の前後の劈開面の全面に形成されるため、縁からはみ出した多層反射膜17の材料が素子上面に回り込むおそれがある。そこで、保護部14を上記のように設けることで、多層反射膜17の材料が端子部13の表面に付着することを抑制することが可能である。その結果、端子部13に対するワイヤボンディングの接続不良や、画像認識における認識不良を抑制することが可能である。   In addition, since the two side portions constituting the protection portion 14 are respectively positioned on the front and rear sides of the terminal portion 13, the material of the multilayer reflection film 17 is formed on the terminal portion 13 when the multilayer reflection film 17 is formed. It is possible to suppress adhesion. That is, since the multilayer reflection film 17 is formed on the entire cleaved surface before and after the semiconductor laser element, there is a possibility that the material of the multilayer reflection film 17 protruding from the edge may go around the element upper surface. Therefore, by providing the protective part 14 as described above, it is possible to suppress the material of the multilayer reflective film 17 from adhering to the surface of the terminal part 13. As a result, it is possible to suppress poor connection of wire bonding to the terminal portion 13 and recognition failure in image recognition.

以上に説明した半導体レーザ素子に電流注入を行ったところ、しきい値電流11mAでレーザ発振し、波長1301nmに発振スペクトルが観測された。また、半導体レーザ素子単体の基本特性、信頼性、外観検査、画像認識を含めた総合歩留りは、保護部14を備えていない従来の半導体レーザ素子では70%であったのに対し、保護部14を備えた本実施形態の半導体レーザ素子では96%まで向上した。   When current was injected into the semiconductor laser device described above, laser oscillation occurred at a threshold current of 11 mA, and an oscillation spectrum was observed at a wavelength of 1301 nm. Further, the overall yield including basic characteristics, reliability, appearance inspection, and image recognition of the semiconductor laser element alone is 70% in the conventional semiconductor laser element not provided with the protection section 14, whereas the protection section 14 In the semiconductor laser device of the present embodiment including

図2A〜図2Dは、上記第1実施形態に係る半導体レーザ素子の製造工程を表す図である。   2A to 2D are views showing a manufacturing process of the semiconductor laser device according to the first embodiment.

まず、図2Aに示されるように、n型InPからなる半導体基板1上には、周知の有機金属気相成長法により、膜厚200nmのn型InPからなるn型バッファ層2と、膜厚500nmのn型InPからなるn型クラッド層3と、膜厚30nmのn型InAlAs層4と、膜厚5nmのInGaAlAs井戸層及び膜厚8nmのInGaAlAs障壁層を含む歪多重量子井戸構造の活性層5と、膜厚30nmのp型InAlAs層6と、膜厚1600nmのp型InPからなるp型クラッド層7と、膜厚30nmのp型InGaAsPからなるp型ヘテロ障壁低減層8と、膜厚200nmのp型InGaAsからなるp型コンタクト層9と、がこの順に積層される。   First, as shown in FIG. 2A, an n-type buffer layer 2 made of n-type InP having a thickness of 200 nm is formed on a semiconductor substrate 1 made of n-type InP by a well-known metal organic chemical vapor deposition method. An active layer having a strained multiple quantum well structure including an n-type cladding layer 3 made of 500 nm n-type InP, an n-type InAlAs layer 4 having a thickness of 30 nm, an InGaAlAs well layer having a thickness of 5 nm, and an InGaAlAs barrier layer having an thickness of 8 nm. 5, a p-type InAlAs layer 6 with a thickness of 30 nm, a p-type cladding layer 7 made of p-type InP with a thickness of 1600 nm, a p-type heterobarrier reduction layer 8 made of p-type InGaAsP with a thickness of 30 nm, and a thickness A p-type contact layer 9 made of 200 nm p-type InGaAs is stacked in this order.

次に、図2Bに示されるように、p型クラッド層7、p型ヘテロ障壁低減層8及びp型コンタクト層9を含む上層部19の一部は、周知のフォトリソグラフィ技術(フォトレジスト膜をマスクにしたエッチング技術)により、p型クラッド層7の中途または全部までエッチングされる。これにより、p型クラッド層7には、前後方向に直線状に延びるリッジ導波路10と、リッジ導波路10から幅方向に離れた台座部7bと、が形成される。リッジ導波路10の幅は1.5μmとされる。   Next, as shown in FIG. 2B, a part of the upper layer portion 19 including the p-type cladding layer 7, the p-type hetero barrier reduction layer 8, and the p-type contact layer 9 is formed by a well-known photolithography technique (photoresist film). Etching to the middle or the whole of the p-type cladding layer 7 is performed by an etching technique using a mask. Thereby, the p-type cladding layer 7 is formed with the ridge waveguide 10 extending linearly in the front-rear direction and the pedestal portion 7b that is separated from the ridge waveguide 10 in the width direction. The width of the ridge waveguide 10 is 1.5 μm.

次に、図2Cに示されるように、エッチングされた上層部19の表面に、CVD法により膜厚300nmの酸化シリコン膜11が堆積される。その後、フォトレジスト膜をマスクにしたドライエッチングにより、リッジ導波路10の上方の酸化シリコン膜11の一部が除去され、リッジ導波路10の上面の一部が露出される。   Next, as shown in FIG. 2C, a silicon oxide film 11 having a thickness of 300 nm is deposited on the surface of the etched upper layer portion 19 by a CVD method. Thereafter, a part of the silicon oxide film 11 above the ridge waveguide 10 is removed by dry etching using the photoresist film as a mask, and a part of the upper surface of the ridge waveguide 10 is exposed.

次に、図2Dに示されるように、酸化シリコン膜11の表面に、Auの蒸着によって、リッジ導波路10に電気的に接続される電極部12と、ワイヤボンディングのための端子部13と、電極部12と端子部13を繋ぐ接続部23と、保護部14を形成するためのAuメッキ電極15と、が形成される。   Next, as shown in FIG. 2D, on the surface of the silicon oxide film 11, an electrode portion 12 electrically connected to the ridge waveguide 10 by vapor deposition of Au, a terminal portion 13 for wire bonding, A connection part 23 that connects the electrode part 12 and the terminal part 13 and an Au plating electrode 15 for forming the protection part 14 are formed.

次に、Auメッキ電極15上には、電解メッキ技術により、2μmのAuメッキからなる保護部14が形成される。保護部14の上端は、電極部12及び端子部13よりも高く形成される。保護部14の具体的な構成は、上述の通りである。また、半導体基板1の下面には研磨が施され、n電極16が形成される。これにより、上記図1Aに示された断面構造が完成する。   Next, a protective portion 14 made of 2 μm Au plating is formed on the Au plating electrode 15 by electrolytic plating technology. The upper end of the protection part 14 is formed higher than the electrode part 12 and the terminal part 13. The specific configuration of the protection unit 14 is as described above. Further, the lower surface of the semiconductor substrate 1 is polished to form an n-electrode 16. Thereby, the cross-sectional structure shown in FIG. 1A is completed.

その後、半導体基板1は、200μmの共振器長ごとにバー状に劈開され、劈開された端面に、多層反射膜17が形成される。また、半導体基板1は、400μmの幅ごとに劈開され、チップ化される。これにより、上記図1A及び図1Bに示されるようなリッジ型半導体レーザ素子が完成する。   Thereafter, the semiconductor substrate 1 is cleaved in a bar shape for each resonator length of 200 μm, and a multilayer reflective film 17 is formed on the cleaved end face. In addition, the semiconductor substrate 1 is cleaved and formed into chips every width of 400 μm. Thereby, the ridge type semiconductor laser device as shown in FIGS. 1A and 1B is completed.

図3は、本実施形態に係る半導体レーザ素子を搭載した光通信用モジュールを表すブロック図である。この光通信用モジュールは、半導体レーザ素子100、フォトダイオード101、サーミスタ102及びドライバIC103を備えている。ドライバIC103は、入力データ104に応じて半導体レーザ素子100を駆動し、これによって、半導体レーザ素子100は光信号105を出力する。この光通信用モジュールの光学的動特性を評価した結果、緩和振動周波数19GHz並びに変調信号周波数10GHzにおいて変調時スペクトル線幅2.5nmが得られた。   FIG. 3 is a block diagram showing an optical communication module on which the semiconductor laser device according to this embodiment is mounted. The optical communication module includes a semiconductor laser element 100, a photodiode 101, a thermistor 102, and a driver IC 103. The driver IC 103 drives the semiconductor laser element 100 according to the input data 104, whereby the semiconductor laser element 100 outputs an optical signal 105. As a result of evaluating the optical dynamic characteristics of the module for optical communication, a modulation spectral line width of 2.5 nm was obtained at a relaxation oscillation frequency of 19 GHz and a modulation signal frequency of 10 GHz.

[第2実施形態]
図4は、本発明の第2実施形態に係る半導体レーザ素子の断面図である。上記実施形態と重複する構成については、同番号を付すことで詳細な説明を省略する。本実施形態の半導体レーザ素子では、リッジ導波路10の上方に配置された電極部12上に、リッジ導波路10の放熱を目的とするAuメッキ放熱部20が設けられている。このAuメッキ放熱部20は、電解メッキ技術により堆積されたAuメッキからなり、保護部14の一部と一緒に形成される。具体的には、Auメッキ放熱部20は、保護部14の下部14aと一緒に形成され、その後、下部14a上のみに再び電解メッキが施されて上部14bが形成される。こうして形成された保護部14の上端は、Auメッキ放熱部20より上方に位置している。これにより、Auメッキ放熱部20は、リッジ導波路10及び端子部13と共に保護部14によって保護される。
[Second Embodiment]
FIG. 4 is a sectional view of a semiconductor laser device according to the second embodiment of the present invention. About the structure which overlaps with the said embodiment, detailed description is abbreviate | omitted by attaching | subjecting the same number. In the semiconductor laser device of this embodiment, an Au plating heat dissipating portion 20 for heat dissipation of the ridge waveguide 10 is provided on the electrode portion 12 disposed above the ridge waveguide 10. The Au plating heat radiation portion 20 is made of Au plating deposited by electrolytic plating technology, and is formed together with a part of the protection portion 14. Specifically, the Au plating heat dissipating part 20 is formed together with the lower part 14a of the protection part 14, and then electrolytic plating is performed again only on the lower part 14a to form the upper part 14b. The upper end of the protection part 14 formed in this way is located above the Au plating heat dissipation part 20. Thereby, the Au-plated heat radiating part 20 is protected by the protection part 14 together with the ridge waveguide 10 and the terminal part 13.

[第3実施形態]
図5A及び図5Bは、本発明の第3実施形態に係る半導体レーザ素子の断面図及び平面図である。上記実施形態と重複する構成については、同番号を付すことで詳細な説明を省略する。本実施形態の半導体レーザ素子では、p型コンタクト層9上にノンドープInPからなるスペーサ層としてのリッジ保護層18が形成されている。このため、リッジ保護層18は、リッジ導波路10より上方に位置している。リッジ保護層18の上方には、端子部13及びAuメッキ電極15が配置されている。また、リッジ導波路10の上方に配置された電極部12上には、Auメッキ放熱部20が設けられている。このAuメッキ放熱部20は、電解メッキ技術により堆積されたAuメッキからなり、保護部14と一緒に形成される。ここで、Auメッキ電極15は、リッジ保護層18の上方に設けられているので、Auメッキ放熱部20と共に形成される保護部14の上端は、Auメッキ放熱部20より上方に位置することになる。これにより、Auメッキ放熱部20は、リッジ導波路10及び端子部13と共に保護部14によって保護される。
[Third Embodiment]
5A and 5B are a sectional view and a plan view of a semiconductor laser device according to the third embodiment of the present invention. About the structure which overlaps with the said embodiment, detailed description is abbreviate | omitted by attaching | subjecting the same number. In the semiconductor laser device of this embodiment, a ridge protective layer 18 as a spacer layer made of non-doped InP is formed on the p-type contact layer 9. Therefore, the ridge protective layer 18 is located above the ridge waveguide 10. A terminal portion 13 and an Au plating electrode 15 are disposed above the ridge protective layer 18. Further, an Au plating heat dissipating part 20 is provided on the electrode part 12 disposed above the ridge waveguide 10. The Au plating heat radiation part 20 is made of Au plating deposited by electrolytic plating technology, and is formed together with the protection part 14. Here, since the Au plating electrode 15 is provided above the ridge protection layer 18, the upper end of the protection part 14 formed together with the Au plating heat dissipation part 20 is located above the Au plating heat dissipation part 20. Become. Thereby, the Au-plated heat radiating part 20 is protected by the protection part 14 together with the ridge waveguide 10 and the terminal part 13.

図6A〜図6Eは、上記第3実施形態に係る半導体レーザ素子の製造工程を表す図である。まず、図6Aに示されるように、p型コンタクト層9上には、膜厚700nmのノンドープInPからなるリッジ保護層18が積層される。   6A to 6E are views showing a manufacturing process of the semiconductor laser device according to the third embodiment. First, as shown in FIG. 6A, a ridge protective layer 18 made of non-doped InP having a thickness of 700 nm is stacked on the p-type contact layer 9.

次に、図6Bに示されるように、フォトリソグラフィ技術によって、リッジ保護層18がストライプ状にパターニングされ、幅方向の中央部に前後方向に延びる幅25μmの開口18aが形成される。このとき、開口18aの底には、p型InGaAsからなるp型コンタクト層9の上面が露出する。   Next, as shown in FIG. 6B, the ridge protective layer 18 is patterned into a stripe shape by photolithography, and an opening 18a having a width of 25 μm extending in the front-rear direction is formed at the center in the width direction. At this time, the upper surface of the p-type contact layer 9 made of p-type InGaAs is exposed at the bottom of the opening 18a.

次に、図6Cに示されるように、開口18aの底の一部がさらにp型クラッド層7の中途または全部までエッチングされ、これにより、p型クラッド層7に、前後方向に直線状に延びるリッジ導波路10と、リッジ導波路10から幅方向に離れた台座部7bと、が形成される。   Next, as shown in FIG. 6C, a part of the bottom of the opening 18a is further etched to the middle or the whole of the p-type cladding layer 7, thereby extending linearly in the front-rear direction to the p-type cladding layer 7. The ridge waveguide 10 and the pedestal portion 7b that is separated from the ridge waveguide 10 in the width direction are formed.

次に、図6Dに示されるように、リッジ保護層18の表面及び開口18aの内面には、CVD法により膜厚300nmの酸化シリコン膜11が堆積される。その後、フォトレジスト膜をマスクにしたドライエッチングにより、リッジ導波路10の上方の酸化シリコン膜11の一部が除去され、リッジ導波路10の上面の一部が露出される。   Next, as shown in FIG. 6D, a silicon oxide film 11 having a thickness of 300 nm is deposited on the surface of the ridge protective layer 18 and the inner surface of the opening 18a by the CVD method. Thereafter, a part of the silicon oxide film 11 above the ridge waveguide 10 is removed by dry etching using the photoresist film as a mask, and a part of the upper surface of the ridge waveguide 10 is exposed.

次に、図6Eに示されるように、酸化シリコン膜11の表面に、Auの蒸着によって、リッジ導波路10に電気的に接続される電極部12と、ワイヤボンディングのための端子部13と、電極部12と端子部13を繋ぐ接続部23と、保護部14を形成するためのAuメッキ電極15と、が形成される。   Next, as shown in FIG. 6E, on the surface of the silicon oxide film 11, an electrode portion 12 electrically connected to the ridge waveguide 10 by deposition of Au, a terminal portion 13 for wire bonding, A connection part 23 that connects the electrode part 12 and the terminal part 13 and an Au plating electrode 15 for forming the protection part 14 are formed.

次に、電極部12とAuメッキ電極15とが露出するようにレジストマスクが形成され、電解メッキ技術により、2μmのAuメッキからなるAuメッキ放熱部20と保護部14とが一緒に形成される。保護部14の上端は、Auメッキ放熱部20及び端子部13よりも高く形成される。保護部14の具体的な構成は、上述の通りである。また、半導体基板1の下面には研磨が施され、n電極16が形成される。これにより、上記図5Aに示された断面構造が完成する。   Next, a resist mask is formed so that the electrode portion 12 and the Au plating electrode 15 are exposed, and the Au plating heat radiation portion 20 and the protection portion 14 made of 2 μm Au plating are formed together by an electrolytic plating technique. . The upper end of the protection part 14 is formed higher than the Au plating heat dissipation part 20 and the terminal part 13. The specific configuration of the protection unit 14 is as described above. Further, the lower surface of the semiconductor substrate 1 is polished to form an n-electrode 16. Thereby, the cross-sectional structure shown in FIG. 5A is completed.

その後、半導体基板1は、200μmの共振器長ごとにバー状に劈開され、劈開された端面に、多層反射膜17が形成される。また、半導体基板1は、400μmの幅ごとに劈開され、チップ化される。これにより、上記図5A及び図5Bに示されるようなリッジ型半導体レーザ素子が完成する。   Thereafter, the semiconductor substrate 1 is cleaved in a bar shape for each resonator length of 200 μm, and a multilayer reflective film 17 is formed on the cleaved end face. In addition, the semiconductor substrate 1 is cleaved and formed into chips every width of 400 μm. Thereby, the ridge type semiconductor laser device as shown in FIGS. 5A and 5B is completed.

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形実施が当業者にとって可能であるのはもちろんである。   Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made by those skilled in the art.

1 半導体基板、2 n型バッファ層、3 n型クラッド層、4 n型InAlAs層、5 活性層、6 p型InAlAs層、7 p型クラッド層、7b 台座部、8 p型ヘテロ障壁低減層、9 p型コンタクト層、10 リッジ導波路、11 酸化シリコン膜、12 電極部、13 端子部、14 保護部、14a 下部、14b 上部、15 Auメッキ電極、16 n電極、17 多層反射膜、18 リッジ保護層、18a 開口、19 上層部、20 Auメッキ放熱部、23 接続部、45 接続部、100 半導体レーザ素子、101 フォトダイオード、102 サーミスタ、103 ドライバIC、104 入力データ、105 光信号。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 n-type buffer layer, 3 n-type cladding layer, 4 n-type InAlAs layer, 5 active layer, 6 p-type InAlAs layer, 7 p-type cladding layer, 7b base part, 8 p-type hetero barrier reduction layer, 9 p-type contact layer, 10 ridge waveguide, 11 silicon oxide film, 12 electrode part, 13 terminal part, 14 protective part, 14a lower part, 14b upper part, 15 Au plated electrode, 16 n electrode, 17 multilayer reflective film, 18 ridge Protective layer, 18a opening, 19 upper layer part, 20 Au plating heat radiation part, 23 connection part, 45 connection part, 100 semiconductor laser element, 101 photodiode, 102 thermistor, 103 driver IC, 104 input data, 105 optical signal.

Claims (9)

半導体基板の上方に配置される活性層と、
前記活性層の上方に配置され、面内の一方向に延びるリッジ導波路と、
前記活性層の上方に、前記リッジ導波路から面内方向に離れて配置される台座部と、
前記リッジ導波路の上方に配置される電極部と、
前記電極部と電気的に接続され、前記台座部の上方に配置される端子部と、
前記台座部の上方の前記端子部とは異なる位置に配置される保護部であって、前記保護部の上端が前記電極部及び前記端子部より上方に位置する保護部と、
を備え
前記保護部は、湾曲しながら面内方向に延びる、
ことを特徴とする半導体レーザ素子。
An active layer disposed above the semiconductor substrate;
A ridge waveguide disposed above the active layer and extending in one direction in the plane;
A pedestal disposed above the active layer and spaced in the in-plane direction from the ridge waveguide;
An electrode portion disposed above the ridge waveguide;
A terminal portion electrically connected to the electrode portion and disposed above the pedestal portion;
A protective part disposed at a position different from the terminal part above the pedestal part, and an upper end of the protective part is located above the electrode part and the terminal part; and
Equipped with a,
The protective portion extends in an in-plane direction while being curved,
A semiconductor laser device.
前記台座部は、前記リッジ導波路の幅方向の両方に配置され、
前記各々の台座部の上方に前記保護部が形成される、
請求項1に記載の半導体レーザ素子。
The pedestal is disposed in both the width direction of the ridge waveguide,
The protection part is formed above each pedestal part,
The semiconductor laser device according to claim 1.
前記各々の保護部は、前記リッジ導波路を軸として対称となるように配置される、
請求項2に記載の半導体レーザ素子。
Each of the protection portions is arranged to be symmetric about the ridge waveguide.
The semiconductor laser device according to claim 2.
前記保護部は、前記リッジ導波路に近い側から遠い側に延びる部分を含む、
請求項1に記載の半導体レーザ素子。
The protective portion includes a portion extending from a side near the ridge waveguide to a side far from the ridge waveguide.
The semiconductor laser device according to claim 1.
前記保護部は、前記端子部に対して前記リッジ導波路の延伸方向に位置する部分を含む、
請求項1に記載の半導体レーザ素子。
The protective part includes a portion located in the extending direction of the ridge waveguide with respect to the terminal part,
The semiconductor laser device according to claim 1.
前記保護部は、金属からなる、
請求項1に記載の半導体レーザ素子。
The protective part is made of metal.
The semiconductor laser device according to claim 1.
前記リッジ導波路及び前記電極部の上方に配置される放熱部をさらに備え、
前記保護部の上端は、前記放熱部より上方に位置する、
請求項1に記載の半導体レーザ素子。
A heat dissipating part disposed above the ridge waveguide and the electrode part;
The upper end of the protection part is located above the heat dissipation part,
The semiconductor laser device according to claim 1.
前記保護部は、上部及び下部を含み、
前記上部及び前記下部の一方が、前記放熱部と一緒に形成される、
請求項に記載の半導体レーザ素子。
The protective part includes an upper part and a lower part,
One of the upper part and the lower part is formed together with the heat dissipation part,
The semiconductor laser device according to claim 7 .
前記台座部と前記保護部の間に、スペーサ層が配置され、
前記保護部は、前記放熱部と一緒に形成される、
請求項に記載の半導体レーザ素子。
A spacer layer is disposed between the pedestal part and the protection part,
The protection part is formed together with the heat dissipation part,
The semiconductor laser device according to claim 7 .
JP2010147332A 2010-06-29 2010-06-29 Semiconductor laser element Active JP5511545B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010147332A JP5511545B2 (en) 2010-06-29 2010-06-29 Semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010147332A JP5511545B2 (en) 2010-06-29 2010-06-29 Semiconductor laser element

Publications (2)

Publication Number Publication Date
JP2012015147A JP2012015147A (en) 2012-01-19
JP5511545B2 true JP5511545B2 (en) 2014-06-04

Family

ID=45601279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010147332A Active JP5511545B2 (en) 2010-06-29 2010-06-29 Semiconductor laser element

Country Status (1)

Country Link
JP (1) JP5511545B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7241572B2 (en) * 2019-03-08 2023-03-17 日本ルメンタム株式会社 Semiconductor optical device, optical module, and method for manufacturing semiconductor optical device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244672B2 (en) * 2003-03-24 2009-03-25 富士ゼロックス株式会社 Light emitting element array chip
JP2005191380A (en) * 2003-12-26 2005-07-14 Sharp Corp Semiconductor laser device and manufacturing method thereof
JP5103818B2 (en) * 2006-08-04 2012-12-19 住友電気工業株式会社 Semiconductor laser element

Also Published As

Publication number Publication date
JP2012015147A (en) 2012-01-19

Similar Documents

Publication Publication Date Title
JP5387671B2 (en) Semiconductor laser and integrated device
US8563342B2 (en) Method of making semiconductor optical integrated device by alternately arranging spacers with integrated device arrays
US7023891B2 (en) Semiconductor optical device
JP2010010450A (en) Waveguide type light receiving element
CN109119889B (en) Quantum cascade laser
JP6512602B2 (en) Semiconductor laser device
US11283242B2 (en) Semiconductor optical device
US11233174B2 (en) Semiconductor optical device, optical module, and manufacturing method of semiconductor optical device
JP2008010484A (en) Semiconductor optical element and optical transmission module
CN107039881A (en) Optical semiconductor device
JP2016072300A (en) Quantum cascade laser diode
US20230130363A1 (en) Quantum cascade laser element and quantum cascade laser device
US20230148134A1 (en) Quantum-cascade laser element and quantum-cascade laser device
US20230291180A1 (en) Quantum cascade laser element and quantum cascade laser device
JP5511545B2 (en) Semiconductor laser element
WO2020250291A1 (en) Semiconductor photonic integrated element and semiconductor photonic integrated element manufacturing method
US20240213743A1 (en) Ridge-type semiconductor optical device
JP5534826B2 (en) Semiconductor optical device, optical transmission module, optical transmission / reception module, optical transmission device, and manufacturing method thereof
JP5803134B2 (en) Method for producing protective film of semiconductor laser element
JP4607235B2 (en) Semiconductor laser element
JP7748266B2 (en) Ridge-type semiconductor optical device
JP2003298190A (en) Semiconductor laser element and its fabricating method
JP7330128B2 (en) Quantum cascade laser device and quantum cascade laser device
JP5962373B2 (en) Optical waveguide semiconductor device manufacturing method and optical waveguide semiconductor device
US20230119386A1 (en) Ridge type semiconductor optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R150 Certificate of patent or registration of utility model

Ref document number: 5511545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250