JP5545771B2 - Diagnostic device, diagnostic method, and diagnostic program diagnostic method - Google Patents
Diagnostic device, diagnostic method, and diagnostic program diagnostic method Download PDFInfo
- Publication number
- JP5545771B2 JP5545771B2 JP2011175241A JP2011175241A JP5545771B2 JP 5545771 B2 JP5545771 B2 JP 5545771B2 JP 2011175241 A JP2011175241 A JP 2011175241A JP 2011175241 A JP2011175241 A JP 2011175241A JP 5545771 B2 JP5545771 B2 JP 5545771B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory
- memory read
- diagnostic
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002405 diagnostic procedure Methods 0.000 title claims description 17
- 238000003745 diagnosis Methods 0.000 claims description 68
- 238000012360 testing method Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 9
- 238000001612 separation test Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 36
- 230000000694 effects Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本発明は、診断装置、診断方法および診断プログラムに関し、特に、コンピュータシステムのメモリ部の診断を行う診断装置、診断方法および診断プログラムに関する。 The present invention relates to a diagnostic device, a diagnostic method, and a diagnostic program, and more particularly, to a diagnostic device, a diagnostic method, and a diagnostic program for diagnosing a memory unit of a computer system.
コンピュータシステムにおいては、例えばメモリ部からの読み出しデータのエラーを検出した場合、メモリ部の障害部位を直ちに交換して、継続して運用することが重要である。一般に、メモリ部からの読み出しデータのエラー検出時には、メモリ部の読み出しアドレスと読み出しデータのエラービットとが得られるが、障害部位によっては、エラー検出箇所以外にも障害が波及している場合があり、メモリ読み出しアドレスと読み出しデータのエラービットだけでは、障害部位の正確な特定を行うことは困難である。 In a computer system, for example, when an error in data read from a memory unit is detected, it is important to immediately replace the faulty part of the memory unit and continue operation. Generally, when an error is detected in read data from the memory unit, the read address of the memory unit and the error bit of the read data are obtained. However, depending on the faulty part, there may be a fault spreading beyond the error detection part. Therefore, it is difficult to accurately identify the faulty site only with the memory read address and the error bit of the read data.
このため、従来のコンピュータシステムにおいては、メモリ部の障害発生時の被疑部位の判別方法としては、診断回路のパトロールによって検出した障害状況から判断して障害の可能性がある部位をすべて指摘するか、あるいは、汎用的な診断プログラムを実行して障害被疑部位を特定していた。 For this reason, in conventional computer systems, as a method of determining the suspected part when a failure occurs in the memory unit, is it possible to point out all the parts that are likely to fail, judging from the failure status detected by the patrol of the diagnostic circuit? Or, a general diagnostic program was executed to identify a suspected failure site.
例えば、特許文献1の特開平5−210597号公報「記憶装置のパトロール回路」には、コンピュータシステムの診断回路が記載されていて、パトロールにより検出したエラー情報をチェックして、障害の可能性がある部位をすべて抽出している。
For example, Japanese Patent Application Laid-Open No. 5-210597, “Patrol circuit of storage device” of
また、例えば、特許文献2の特開平9−218798号公報「間欠障害の診断方法および電子装置」には、コンピュータシステムの診断方法が記載されていて、汎用的な診断プログラムを用いて、障害被疑部位を特定するための診断を行っている。 Further, for example, Japanese Patent Application Laid-Open No. 9-218798, “Intermittent Fault Diagnosis Method and Electronic Device” describes a computer system diagnosis method, and uses a general-purpose diagnosis program to suspect a fault. Diagnosis is performed to identify the site.
しかしながら、従来の診断方法においては、次のような課題がある。 However, the conventional diagnosis method has the following problems.
第1の課題は、診断回路によって検出した障害の情報が汎用的で漠然とした情報になっていることが多いため、障害被疑部位の特定が正確にできないということである。 The first problem is that the failure information detected by the diagnostic circuit is often general-purpose and vague information, and thus the failure-probable site cannot be accurately identified.
第2の課題は、コンピュータシステムの回路構成の如何には無関係な汎用的な診断プログラムにより診断することが多いため、検出した障害状況に特化した診断をきめ細かく行うことができず、障害被疑部位の特定が正確にできないということ、および、診断プログラムによる診断実行完了までに時間が掛かることである。 The second problem is that diagnosis is often performed by a general-purpose diagnosis program regardless of the circuit configuration of the computer system, so that it is not possible to make a detailed diagnosis specialized to the detected failure situation, and the failure suspected part This means that it cannot be accurately specified, and it takes time to complete the diagnosis execution by the diagnostic program.
(本発明の目的)
本発明は、かかる事情に鑑みてなされたものであり、コンピュータシステムのメモリ部の障害の被疑部位を高速かつ正確に特定する診断装置、診断方法および診断プログラムを提供することを、その目的としている。
(Object of the present invention)
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a diagnostic device, a diagnostic method, and a diagnostic program for quickly and accurately identifying a suspected site of failure in a memory unit of a computer system. .
前述の課題を解決するため、本発明による診断装置、診断方法および診断プログラムは、主に、次のような特徴的な構成を採用している。 In order to solve the above-described problems, the diagnostic apparatus, diagnostic method, and diagnostic program according to the present invention mainly adopt the following characteristic configuration.
(1)本発明による診断装置は、コンピュータシステムのメモリ部にアクセスしてエラーが発生した際に、エラーが発生した障害被疑部位を特定する診断装置であって、エラー発生時のメモリ読み出しアドレスおよびメモリ読み出しデータのエラービットを一時的に保持する保持手段と、エラー発生時の同一メモリ読み出しアドレスに再度アクセスしてリトライする手段とを少なくとも備え、リトライ結果として、再度同一のエラービットが発生するか否かに基づいて、固定障害か否かを判別し、固定障害と判別した場合、前記保持手段に保持されているエラー発生時の前記メモリ読み出しアドレスおよび前記メモリ読み出しデータのエラービットを参照して得られるエラーが発生した部位を中心にして切り分けテストを行うことにより、障害被疑部位を特定する手段を備えていることを特徴とする。 (1) A diagnostic device according to the present invention is a diagnostic device for identifying a suspected failure site where an error has occurred when an error occurs by accessing a memory unit of a computer system, and includes a memory read address and an error Whether the error bit of the memory read data is temporarily held and at least means for re-accessing and retrying the same memory read address at the time of error occurrence, and whether the same error bit occurs again as a result of the retry Based on whether or not it is a fixed failure, if it is determined as a fixed failure, refer to the memory read address and the error bit of the memory read data at the time of occurrence of the error held in the holding means By performing the isolation test centering on the site where the resulting error occurred, Characterized in that it comprises means for identifying a suspect site.
(2)本発明による診断方法は、コンピュータシステムのメモリ部にアクセスしてエラーが発生した際に、エラーが発生した障害被疑部位を特定する診断方法であって、エラー発生時のメモリ読み出しアドレスおよびメモリ読み出しデータのエラービットを一時的に保持し、エラー発生時の同一メモリ読み出しアドレスに再度アクセスしてリトライした結果、再度同一のエラービットが発生するか否かに基づいて、固定障害か否かを判別し、固定障害と判別した場合に、一時的に保持しているエラー発生時の前記メモリ読み出しアドレスおよび前記メモリ読み出しデータのエラービットを参照して得られるエラーが発生した部位を中心にして切り分けテストを行うことにより、障害被疑部位を特定することを特徴とする。 (2) A diagnostic method according to the present invention is a diagnostic method for specifying a suspected failure site where an error has occurred when an error occurs when accessing a memory unit of a computer system, and includes a memory read address and an error Whether or not it is a fixed failure based on whether or not the same error bit occurs again as a result of retrying by holding again the error bit of the memory read data and accessing the same memory read address at the time of error again If the error is obtained by referring to the memory read address and the error bit of the memory read data when the error is temporarily held, It is characterized by identifying a suspected fault site by performing a carving test.
(3)本発明による診断プログラムは、少なくとも前記(2)に記載の診断方法を、コンピュータによって実行可能なプログラムとして実施していることを特徴とする。 (3) The diagnostic program according to the present invention is characterized in that at least the diagnostic method described in (2) is implemented as a program executable by a computer.
本発明の診断装置、診断方法および診断プログラムによれば、以下のような効果を奏することができる。 According to the diagnostic apparatus, diagnostic method, and diagnostic program of the present invention, the following effects can be obtained.
第1の効果は、メモリ読み出し動作でエラーを検出した際に、直ちに、診断を実行し、エラーが発生した部位を中心にして切り分けテストを行うことにより障害被疑部位を絞り込むので、障害被疑部位の見落としや解析ミス等による保守ミスを未然に防ぐことができることである。 The first effect is that when an error is detected in the memory read operation, the diagnosis is immediately performed, and the failure suspected site is narrowed down by performing a separation test around the site where the error has occurred. It is possible to prevent maintenance errors due to oversight or analysis errors.
第2の効果は、メモリ読み出し動作で検出したエラー箇所に特化した診断を行うので、障害被疑部位の特定を高速かつ正確に行うことができることである。 The second effect is that a diagnosis specialized for the error location detected by the memory read operation is performed, so that the suspected failure site can be identified quickly and accurately.
第3の効果は、メモリ読み出し動作でエラーを検出した直後に診断を行うので、エラーの再現性が高く、マージナルな障害も含む正確な診断を行うことができることである。 The third effect is that since the diagnosis is performed immediately after the error is detected in the memory read operation, the error is highly reproducible and an accurate diagnosis including a marginal failure can be performed.
以下、本発明による診断装置、診断方法および診断プログラムの好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明による診断装置および診断方法について説明するが、かかる診断方法をコンピュータにより実行可能な診断プログラムとして実施するようにしても良いし、あるいは、診断プログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしても良いことは言うまでもない。 Preferred embodiments of a diagnostic apparatus, a diagnostic method, and a diagnostic program according to the present invention will be described below with reference to the accompanying drawings. In the following description, the diagnostic apparatus and diagnostic method according to the present invention will be described. However, the diagnostic method may be implemented as a diagnostic program that can be executed by a computer, or the diagnostic program may be read by a computer. Needless to say, it may be recorded on a possible recording medium.
(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、コンピュータシステムのメモリ装置における障害検出時に、被疑部位の特定を高速かつ正確に行うことを可能にしていることを特徴としている。
(Features of the present invention)
Prior to the description of the embodiments of the present invention, an outline of the features of the present invention will be described first. The present invention is characterized in that when a fault is detected in a memory device of a computer system, a suspected part can be identified at high speed and accurately.
より具体的には、メモリ装置の診断用としてデータエラー検出回路とエラービット保持回路とエラービット比較回路と診断読み出しコマンド生成回路と読み出しアドレス保持回路と診断読み出しアドレス生成回路と診断制御回路とを少なくとも備えることにより、メモリ装置の読み出しデータのエラーが発生した場合に、同一メモリ読み出しアドレスに再度アクセスするリトライ動作を行い、再度同一のエラービットが検出された場合、固定障害と判別し、エラーが発生した部位を中心にして、診断用の読み出し動作を切り分けテストとして実施することによって、障害部位を、迅速かつ精度高く正確に特定することを可能にしている。 More specifically, at least a data error detection circuit, an error bit holding circuit, an error bit comparison circuit, a diagnostic read command generation circuit, a read address holding circuit, a diagnostic read address generation circuit, and a diagnostic control circuit are used for diagnosis of the memory device. If an error occurs in the read data of the memory device, a retry operation is performed to access the same memory read address again. If the same error bit is detected again, it is determined as a fixed fault and an error occurs. By carrying out the diagnostic read-out operation as a separate test centering on the selected site, it is possible to quickly and accurately specify the faulty site.
(実施形態の構成例)
次に、本発明による診断装置および診断方法の実施形態について説明する。図1は、本発明による診断装置のブロック構成の一例を示すブロック構成図であり、該診断装置は、コンピュータシステムを構成するメモリ部の診断を行うために、当該コンピュータシステム内に装備されている。なお、図1に示すコンピュータシステム100は、本発明による診断装置10に関連する部位のみを示し、関係しない部位については省略して示している。
(Configuration example of embodiment)
Next, embodiments of the diagnostic apparatus and diagnostic method according to the present invention will be described. FIG. 1 is a block diagram showing an example of a block configuration of a diagnostic apparatus according to the present invention. The diagnostic apparatus is equipped in the computer system in order to diagnose a memory unit constituting the computer system. . Note that the
図1に示すように、コンピュータシステム100は、本発明による診断装置10と、診断対象となるメモリ読み出し制御部2およびメモリ部3とを、少なくとも備えて構成されている。
As shown in FIG. 1, a
診断装置10は、メモリ部3からの読み出しデータのエラーを検出し、診断を行う部位であり、メモリ読み出し制御部2は、メモリ部3からデータを読み出す制御を行う部位である。
The
また、メモリ読み出し制御部2は、通常動作時におけるメモリ部3からの読み出し動作だけでなく、診断装置10からの指示により、メモリ部3の診断のために、リトライ動作用や障害部位の切り分けテスト用として実施する、メモリ部3からのデータの読み出し制御も行う部位であり、メモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22を含んで構成されている。
Further, the memory read control unit 2 performs not only a read operation from the
ここで、メモリ読み出しコマンド生成回路21は、メモリ部3の第1メモリモジュールであるDIMM(Dual Inline Memory Module)31に対するメモリ読み出しコマンド211、および、第2メモリモジュールであるDIMM32に対するメモリ読み出しコマンド212を生成して出力する部位である。また、メモリ読み出しアドレス生成回路22は、第1メモリモジュールであるDIMM31および第2メモリモジュールであるDIMM32に対するメモリ読み出しアドレス221を生成して出力する部位である。
Here, the memory read
メモリ部3は、第1のメモリモジュールであるDIMM31、第2のメモリモジュールであるDIMM32を少なくとも含んで構成されている。DIMM31は、RAM(Random Access Memory)311により構成され、DIMM32は、RAM321により構成される。DIMM31は、メモリ読み出しコマンド生成回路21からのメモリ読み出しコマンド211が有効であった場合に、メモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定されたアドレスのデータを読み出してメモリ読み出しデータ33に出力する。一方、DIMM32は、メモリ読み出しコマンド生成回路21からのメモリ読み出しコマンド212が有効であった場合に、メモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定されたアドレスのデータを読み出してメモリ読み出しデータ33に出力する。
The
また、診断装置10は、本診断装置10の主要部を形成する診断読み出し制御部1の他に、ユーザからの診断実施に関する指示を入力するための入力部20、診断の実行結果をユーザに通知するための出力部30を少なくとも備えて構成されている。
In addition to the diagnostic
診断読み出し制御部1は、データエラー検出回路11、エラービット保持回路12、エラービット比較回路13、診断読み出しコマンド生成回路14、読み出しアドレス保持回路15、診断読み出しアドレス生成回路16、診断制御回路17を少なくとも含んで構成される。
The diagnostic
データエラー検出回路11は、メモリ部3のDIMM31、DIMM32から読み出したメモリ読み出しデータ33を引き込んでメモリ読み出しデータのエラーを検出し、エラー報告112として診断制御回路17に対して出力するとともに、検出したエラーが訂正可能障害の場合には、エラーが発生したビットを示すエラービット111をエラービット保持回路12およびエラービット比較回路13に対して出力する。
The data
エラービット保持回路12は、データエラー検出回路11から出力されてきたエラービット111を一時保持し、保持したエラービットをエラービット121としてエラービット比較回路13に対して出力する。エラービット比較回路13は、データエラー検出回路11から出力されてきたエラービット111とエラービット保持回路12からのエラービット121とを比較し、比較結果131を診断読み出しコマンド生成回路14に対して出力する。
The error
診断読み出しコマンド生成回路14は、エラービット比較回路13からの比較結果131を基に、エラー発生時の部位を中心にして、メモリ部3の診断のためのメモリ読み出しコマンド(すなわち、一時的なエラーか否かを判別するためのリトライ用のメモリ読み出しコマンドや固定的な障害と判別した際の障害部位を切り分けるための切り分けテスト用のメモリ読み出しコマンド)を生成し、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21に対して指示する。
Based on the comparison result 131 from the error bit comparison circuit 13, the diagnostic read
読み出しアドレス保持回路15は、メモリ読み出し制御部2のメモリ読み出しアドレス生成回路22が出力したメモリ読み出しアドレス221を一時保持し、保持したメモリ読み出しアドレスをメモリ読み出しアドレス151として診断読み出しアドレス生成回路16に対して出力する。また、診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15が出力するメモリ読み出しアドレス151を基に、エラー発生時の部位を中心にして、メモリ部3の診断のためのメモリ読み出しアドレス(すなわち、一時的なエラーか否かを判別するためのリトライ用のメモリ読み出しアドレスや固定的な障害と判別した際の障害部位を切り分けるための切り分けテスト用のメモリ読み出しアドレス)を生成し、メモリ読み出し制御部2のメモリ読み出しアドレス生成回路22に対して出力する。
The read
なお、診断読み出しコマンド生成回路14は、比較結果131に基づいて、エラーが発生した際の読み出し動作と同一のメモリ読み出しコマンドを生成するのみならず、エラーが発生したコマンドを中心にして、異なる体系のメモリ読み出しコマンド等を、診断用として生成することも可能である。また、診断読み出しアドレス生成回路16は、エラーが発生したDIMM内のアドレスのみならず、エラーが発生したアドレスを中心にして、当該DIMM内の異なるアドレスや当該DIMM内の異なるRAMや当該DIMMとは異なるDIMM内のRAMのアドレス等を、診断用として生成することも可能である。
The diagnostic read
診断制御回路17は、データエラー検出回路11から出力されてくるエラー報告112に基づいて、メモリ部3の診断の制御を行う。
The diagnosis control circuit 17 controls diagnosis of the
かくのごとき構成からなる診断装置10においては、エラー検出時のメモリ読み出しアドレスとエラービットとに基づいて生成する診断用(リトライ動作用や切り分けテスト用)の読み出しコマンドと診断用の読み出しアドレスとを用いて、メモリ部3の診断のためのメモリ読み出し動作をきめ細かく行うことができるので、メモリ部3の障害の発生部位を迅速かつ正確に絞り込むことができる。
In the
(実施形態の動作の説明)
次に、図1に示す診断装置10の動作について、その一例を詳細に説明する。
(Description of operation of embodiment)
Next, an example of the operation of the
図1に示すコンピュータシステム100においては、前述したように、通常動作時に、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21からのメモリ読み出しコマンド211が有効であった場合、メモリ読み出し制御部2のメモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定されたDIMM31のRAM311のアドレスのデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。ここで、この時のメモリ読み出しアドレス221を「アドレスX」とする。
In the
この時、データエラー検出回路11において、エラーを検出すると、エラー報告112によって、エラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、この時のエラービット111をエラービット保持回路12に保持するとともに、一時的なエラーか否かを判別するためのリトライ動作として、再度、DIMM31の同じメモリ読み出しアドレスからメモリ読み出し動作を行うように、診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、エラー検出時と同一のメモリ読み出しコマンドおよびメモリ読み出しアドレスを生成し、エラーを検出した「アドレスX」からのメモリ読み出し動作(すなわちリトライ動作)を再度行うことをメモリ読み出し制御部2へ指示する。
At this time, when an error is detected in the data
診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22は、エラーが発生した時と同一のメモリ読み出しコマンド211、同一のメモリ読み出しアドレス221を設定して、再度、メモリ部3のDIMM31の「アドレスX」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31の「アドレスX」から再度読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。
The memory read
データエラー検出回路11において、エラーを検出しなかった場合は、一時的なエラーであるものとして、診断制御回路17に通知し、その旨の通知を受け取った診断制御回路17は、エラービット保持回路12に一時保持していたエラービット111を削除して、診断動作を終了する。
If no error is detected in the data
一方、データエラー検出回路11において、再度エラーを検出した場合は、エラー報告112によって、再度エラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。
On the other hand, when the data
エラービット111とエラービット121とが不一致であった場合には、1回限りの一時的な障害と判断し、障害被疑部位はDIMM31のマージナルな障害と判断して、診断動作を終了する。
If the error bit 111 and the error bit 121 do not match, it is determined that the failure is a one-time temporary failure, the suspected failure portion is determined to be a marginal failure of the
一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、固定障害が発生しているものと判断して、次に、固定障害部位を切り分けるために、エラーが発生した部位を中心にした切り分けテスト動作に移行して、エラーが発生した同じDIMM31内において「アドレスX」とは異なる任意のアドレスに対してメモリ読み出し動作を行うことを診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。
On the other hand, if the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that a fixed failure has occurred, and then an error has occurred in order to isolate the fixed failure portion. The diagnostic read
診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、DIMM31の「アドレスX」とは異なる任意のアドレス例えば「アドレスY」を算出し、診断読み出しコマンド生成回路14は、エラーが発生した際の同一のメモリ読み出しコマンドを生成して、エラーを検出した同じDIMM31内であって「アドレスX」とは異なる「アドレスY」からのメモリ読み出し動作を行うことをメモリ読み出し制御部2へ指示する。
The diagnostic read
診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22は、エラーが検出された時と同一のメモリ読み出しコマンド211、および、同一のDIMM31内であって「アドレスX」とは異なる「アドレスY」のメモリ読み出しアドレス221を生成して、メモリ部3のDIMM31の「アドレスY」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31の「アドレスY」から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。
The memory read
データエラー検出回路11において、エラーを検出しなかった場合は、その旨の通知を受け取った診断制御回路17は、障害被疑部位はDIMM31の「アドレスX」固有の部位であるものと判断して、診断動作を終了する。
When the data
一方、データエラー検出回路11において、エラーを検出した場合は、エラー報告112によって、先にエラーを検出した同一のDIMM31内であって「アドレスX」とは異なる「アドレスY」においてもエラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。
On the other hand, when an error is detected in the data
エラービット111とエラービット121とが不一致であった場合には、障害被疑部位は、DIMM31内の「アドレスX」および「アドレスY」に共通するアドレス部分の固定障害であるものと判断して、診断動作を終了する。
If the error bit 111 and the error bit 121 do not match, it is determined that the suspected fault is a fixed fault in the address portion common to the “address X” and “address Y” in the
一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、メモリ読み出しデータのビット位置に関する固定障害であるものと判断して、次に、メモリ読み出しデータ部分の切り分け用のテストとして、エラーが発生したDIMM31とは異なるDIMM32内の任意のアドレス例えば「アドレスZ」に対してメモリ読み出し動作を行うことを診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。
On the other hand, when the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that the failure is a fixed failure related to the bit position of the memory read data, and then uses the memory read data portion for the separation. As a test, the diagnostic read
診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、エラーが発生したDIMM31とは異なるDIMM32内の任意のアドレス例えば「アドレスZ」を算出し、診断読み出しコマンド生成回路14は、エラーが発生した際の同一のメモリ読み出しコマンドを生成して、エラーを検出したDIMM31とは異なるDIMM32内の「アドレスZ」からのメモリ読み出し動作を行うことをメモリ読み出し制御部2へ指示する。
The diagnostic read
診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21は、エラーが検出された時と同じ体系のメモリ読み出しコマンドではあるものの、該メモリ読み出しコマンドの出力先が、エラーが検出された時のDIMM31とは異なるDIMM32に対するメモリ読み出しコマンド212を生成する。また、メモリ読み出しアドレス生成回路22は、エラーが検出された時のDIMM31とは異なるDIMM32内であって任意のアドレスの「アドレスZ」のメモリ読み出しアドレス221を生成する。
The memory read
したがって、メモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22により生成されたメモリ読み出しコマンド212およびメモリ読み出しアドレス221に基づいて、メモリ部3のDIMM32の「アドレスZ」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM32の「アドレスZ」から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。
Therefore, based on the memory read command 212 and the memory read address 221 generated by the memory read
データエラー検出回路11において、エラーを検出しなかった場合は、その旨の通知を受け取った診断制御回路17は、障害被疑部位はDIMM31に固有の部位であるものと判断して、診断動作を終了する。
If no error is detected in the data
一方、データエラー検出回路11において、エラーを検出した場合は、エラー報告112によって、先にエラーを検出したDIMM31とは異なるDIMM32においてもエラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。
On the other hand, when the data
エラービット111とエラービット121とが不一致であった場合には、障害被疑部位は、DIMM31の「アドレスX」、「アドレスY」とDIMM32の「アドレスZ」とに共通す部位の固定障害であるものと判断して、診断動作を終了する。
When the error bit 111 and the error bit 121 do not match, the suspected failure part is a fixed failure of a part common to “address X”, “address Y” of the
一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、障害被疑部位は、DIMM31とDIMM32とに共通なメモリ読み出しデータのビット位置に関する固定障害であるものと判断して、診断動作を終了する。
On the other hand, if the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that the suspected fault is a fixed fault related to the bit position of the memory read data common to the
なお、以上の説明においては、エラービット111とエラービット121とが不一致であった場合、直ちに、障害被疑部位を特定するようにしているが、さらに障害部位を切り分けるための診断用のメモリ読み出し動作を追加して、異なるアドレスにおいてエラーが検出されなくなるか、あるいは、同一のエラービットが検出されるまで、診断用の切り分けテストを繰り返すようにして、障害被疑部位のより正確な切り分けを行うようにしても良い。 In the above description, if the error bit 111 and the error bit 121 do not match, the suspected faulty part is immediately identified. However, the memory read operation for diagnosis for further isolating the faulty part To repeat the diagnostic isolation test until errors are no longer detected at different addresses or until the same error bit is detected, allowing more accurate isolation of the suspected failure site. May be.
また、診断装置10の診断読み出しコマンド生成回路14において、診断用のメモリ読み出しコマンドを生成する際に、エラー検出時と同じコマンド体系のメモリ読み出しコマンドを生成するようにしているが、メモリ読み出しコマンド生成回路21からのエラー検出時のメモリ読み出しコマンド211を一時保持する保持回路をさらに備え、メモリ読み出しコマンド系回路部の障害の有無を切り分けるために、エラー検出時とは異なるコマンド体系のメモリ読み出しコマンドも切り分けテスト用として追加して生成するようにしても良い。
In the diagnostic read
(実施形態の効果の説明)
以上に詳細に説明したように、本実施形態においては、以下に記載するような効果を得ることができる。
(Explanation of effect of embodiment)
As described in detail above, in the present embodiment, the following effects can be obtained.
第1の効果は、メモリ読み出し動作でエラーを検出した際に、直ちに、診断を実行し、エラーが発生した部位を中心にして切り分けテストを行うことにより障害被疑部位を絞り込むので、障害被疑部位の見落としや解析ミス等による保守ミスを未然に防ぐことができることである。 The first effect is that when an error is detected in the memory read operation, the diagnosis is immediately performed, and the failure suspected site is narrowed down by performing a separation test around the site where the error has occurred. It is possible to prevent maintenance errors due to oversight or analysis errors.
第2の効果は、メモリ読み出し動作で検出したエラー箇所に特化した診断を行うので、障害被疑部位の特定を高速かつ正確に行うことができることである。 The second effect is that a diagnosis specialized for the error location detected by the memory read operation is performed, so that the suspected failure site can be identified quickly and accurately.
第3の効果は、メモリ読み出し動作でエラーを検出した直後に診断を行うので、エラーの再現性が高く、マージナルな障害も含む正確な診断を行うことができることである。 The third effect is that since the diagnosis is performed immediately after the error is detected in the memory read operation, the error is highly reproducible and an accurate diagnosis including a marginal failure can be performed.
(他の実施形態の構成例)
前述の図1に示すコンピュータシステム100においては、診断対象のメモリ部3内のDIMM31やDIMM32は、いずれも、RAM311やRAM321と単一のRAMによって構成されている場合について示したが、本発明は、かかる場合に限るものではなく、診断対象のメモリ部内のDIMMが、複数個のRAMによって構成されているようにしても良い。かかる構成の場合には、診断装置10におけるメモリ部3内のDIMMを構成する複数個のRAMに関して障害被疑部位の切り分けをさらにきめ細かく行い、DIMMの障害のうち、当該DIMM内の複数個のRAMのうち、どのRAMに障害があるかを特定することもできる。
(Configuration example of other embodiment)
In the
図2は、本発明による診断装置を含むコンピュータシステムのブロック構成の図1とは異なる例を示すブロック構成図である。図2に示すコンピュータシステム100Aは、図1の場合と同様、本発明による診断装置10と、診断対象となるメモリ読み出し制御部2およびメモリ部3Aとを、少なくとも備えて構成されている。ここで、診断装置10およびメモリ読み出し制御部2は、図1に示したブロック構成と全く同様であり、ここでのさらなる説明は省略する。
FIG. 2 is a block configuration diagram showing an example different from FIG. 1 of the block configuration of the computer system including the diagnostic apparatus according to the present invention. A
これに対して、メモリ部3Aは、図1の場合とは異なり、メモリモジュールは単一のDIMM31Aのみであるが、該DIMM31Aは、第1のRAM311および第2のRAM312の2個のRAMによって構成されている。第1のRAM311、第2のRAM312には、それぞれ、異なる読み出しアドレスが割り当てられており、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21が生成したメモリ読み出しコマンド211が有効であった場合に、第1のRAM311、第2のRAM312のうち、メモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定されたRAMを対象にして、当該RAM内のアドレスのデータを読み出してメモリ読み出しデータ33に出力する。
On the other hand, the
なお、図2に示すメモリ部3Aは、図1のメモリ部3とは異なり、前述したように、メモリモジュールが単一のDIMM31Aのみであるので、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21からの出力についても、図1の場合において第2のメモリモジュールのDIMM32を有効にするために備えていたメモリ読み出しコマンド212は不要であり、図2には示していない。
The
(他の実施形態の動作の説明)
次に、図2に示す診断装置10の動作について、その一例を詳細に説明する。
(Description of operation of other embodiment)
Next, an example of the operation of the
図2に示すコンピュータシステム100Aにおいても、前述したように、通常動作時に、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21からのメモリ読み出しコマンド211が有効であった場合、メモリ読み出し制御部2のメモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定された例えばDIMM31Aの第1のRAM311のアドレスのデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。ここで、この時のメモリ読み出しアドレス221を「アドレスX」とする。つまり、「アドレスX」は第1のRAM311内のアドレスである。
Also in the
この時、データエラー検出回路11において、エラーを検出すると、エラー報告112によって、エラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、この時のエラービット111をエラービット保持回路12に保持するとともに、一時的なエラーか否かを判別するためのリトライ動作として、再度、DIMM31Aの第1のRAM311の同じメモリ読み出しアドレスからメモリ読み出し動作を行うように、診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、エラー検出時と同一のメモリ読み出しコマンドおよびメモリ読み出しアドレスを生成し、エラーを検出した「アドレスX」からのメモリ読み出し動作(すなわちリトライ動作)を再度行うことをメモリ読み出し制御部2へ指示する。
At this time, when an error is detected in the data
診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22は、エラーが発生した時と同一のメモリ読み出しコマンド211、同一のメモリ読み出しアドレス221を設定して、再度、メモリ部3のDIMM31Aの第1のRAM311の「アドレスX」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31Aの「アドレスX」から再度読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。
The memory read
データエラー検出回路11において、エラーを検出しなかった場合は、一時的なエラーであるものとして、診断制御回路17に通知し、その旨の通知を受け取った診断制御回路17は、エラービット保持回路12に一時保持していたエラービット111を削除して、診断動作を終了する。
If no error is detected in the data
一方、データエラー検出回路11において、再度エラーを検出した場合は、エラー報告112によって、再度エラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。
On the other hand, when the data
エラービット111とエラービット121とが不一致であった場合には、1回限りの一時的な障害と判断し、障害被疑部位はDIMM31Aの第1のRAM311のマージナルな障害と判断して、診断動作を終了する。
If the error bit 111 and the error bit 121 do not match, it is determined that the failure is a one-time temporary failure, and the suspected failure portion is determined to be a marginal failure in the
一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、固定障害が発生しているものと判断して、次に、固定障害部位を切り分けるために、エラーが発生した部位を中心にした切り分けテスト動作に移行して、エラーが発生した同じDIMM31Aの第1のRAM311内において「アドレスX」とは異なる任意のアドレスに対してメモリ読み出し動作を行うことを診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。
On the other hand, if the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that a fixed failure has occurred, and then an error has occurred in order to isolate the fixed failure portion. Shift to the segmentation test operation centered on the part, and generate a diagnostic read command to perform a memory read operation for an arbitrary address different from “address X” in the
診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、DIMM31Aの第1のRAM311内の「アドレスX」とは異なる任意のアドレス例えば「アドレスY」を算出し、診断読み出しコマンド生成回路14は、エラーが発生した際の同一のメモリ読み出しコマンドを生成して、エラーを検出した同じDIMM31Aの第1のRAM311内であって「アドレスX」とは異なる「アドレスY」からのメモリ読み出し動作を行うことをメモリ読み出し制御部2へ指示する。
The diagnostic read
診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22は、エラーが検出された時と同一のメモリ読み出しコマンド211、および、同一のDIMM31Aの第1のRAM311内であって「アドレスX」とは異なる「アドレスY」のメモリ読み出しアドレス221を生成して、メモリ部3のDIMM31Aの第1のRAM311内の「アドレスY」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31Aの第1のRAM311内の「アドレスY」から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。
The memory read
データエラー検出回路11において、エラーを検出しなかった場合は、その旨の通知を受け取った診断制御回路17は、障害被疑部位はDIMM31Aの第1のRAM311内の「アドレスX」固有の部位であるものと判断して、診断動作を終了する。
When the data
一方、データエラー検出回路11において、エラーを検出した場合は、エラー報告112によって、先にエラーを検出した同一のDIMM31Aの第1のRAM311内であって「アドレスX」とは異なる「アドレスY」においてもエラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。
On the other hand, when an error is detected in the data
エラービット111とエラービット121とが不一致であった場合には、障害被疑部位はDIMM31Aの第1のRAM311内の「アドレスX」および「アドレスY」に共通するアドレス部分の固定障害であるものと判断して、診断動作を終了する。
If the error bit 111 and the error bit 121 do not match, the suspected fault is a fixed fault in the address part common to the “address X” and “address Y” in the
一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、メモリ読み出しデータのビット位置に関する固定障害であるものと判断して、次に、メモリ読み出しデータ部分の切り分け用のテストとして、エラーが発生したDIMM31Aの第1のRAM311とは異なる第2のRAM312内の任意のアドレス例えば「アドレスZ」に対してメモリ読み出し動作を行うことを診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。
On the other hand, when the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that the failure is a fixed failure related to the bit position of the memory read data, and then uses the memory read data portion for the separation. As a test, the diagnostic read
診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、エラーが発生したDIMM31Aの第1のRAM311とは異なる第2のRAM312内の任意のアドレス例えば「アドレスZ」を算出し、診断読み出しコマンド生成回路14は、エラーが発生した際の同一のメモリ読み出しコマンドを生成して、エラーが発生したDIMM31Aの第1のRAM311とは異なる第2のRAM312内の「アドレスZ」からのメモリ読み出し動作を行うことをメモリ読み出し制御部2へ指示する。
The diagnostic read
診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21は、エラーが検出された時と同じ体系のメモリ読み出しコマンド211を生成する。また、メモリ読み出しアドレス生成回路22は、エラーが検出された時のDIMM31Aの第1のRAM311とは異なる第2のRAM312内であって任意のアドレスの「アドレスZ」のメモリ読み出しアドレス221を生成する。
The memory read
したがって、メモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22により生成されたメモリ読み出しコマンド211およびメモリ読み出しアドレス221に基づいて、メモリ部3のDIMM31Aの第2のRAM312内の「アドレスZ」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31Aの第2のRAM312内の「アドレスZ」から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。
Therefore, based on the memory read command 211 and the memory read address 221 generated by the memory read
データエラー検出回路11において、エラーを検出しなかった場合は、その旨の通知を受け取った診断制御回路17は、障害被疑部位はDIMM31Aの第1のRAM311に固有の部位であるものと判断して、診断動作を終了する。
If the data
一方、データエラー検出回路11において、エラーを検出した場合は、エラー報告112によって、先にエラーを検出したDIMM31Aの第1のRAM311とは異なる第2のRAM312においてもエラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。
On the other hand, when the data
エラービット111とエラービット121とが不一致であった場合には、障害被疑部位は、DIMM31Aの第1のRAM311の「アドレスX」、「アドレスY」と第2のRAM312の「アドレスZ」とに共通する部位の固定障害であるものと判断して、診断動作を終了する。
If the error bit 111 and the error bit 121 do not match, the suspected failure part is assigned to “address X” and “address Y” of the
一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、障害被疑部位は、DIMM31Aの第1のRAM311と第2のRAM312とに共通なメモリ読み出しデータのビット位置に関する固定障害であるものと判断して、診断動作を終了する。
On the other hand, if the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 indicates that the suspected failure part is fixed regarding the bit position of the memory read data common to the
なお、以上の説明においては、エラービット111とエラービット121とが不一致であった場合、直ちに、障害被疑部位を特定するようにしているが、前述した図1の実施形態の場合と同様、さらに障害部位を切り分けるための診断用のメモリ読み出し動作を追加して、異なるアドレスにおいてエラーが検出されなくなるか、あるいは、同一のエラービットが検出されるまで、診断用の切り分けテストを繰り返すようにして、障害被疑部位のより正確な切り分けを行うようにしても良い。 In the above description, if the error bit 111 and the error bit 121 do not match, the suspected fault site is immediately identified. However, as in the above-described embodiment of FIG. Add a memory read operation for diagnosis to isolate the faulty part and repeat the diagnosis isolation test until no error is detected at different addresses or until the same error bit is detected, You may make it perform more exact isolation | separation of a failure suspected site | part.
また、診断装置10の診断読み出しコマンド生成回路14において、診断用のメモリ読み出しコマンドを生成する際に、エラー検出時と同じコマンド体系のメモリ読み出しコマンドを生成するようにしているが、前述した図1の実施形態の場合と同様、メモリ読み出しコマンド生成回路21からのエラー検出時のメモリ読み出しコマンド211を一時保持する保持回路をさらに備え、メモリ読み出しコマンド系回路部の障害の有無を切り分けるために、エラー検出時とは異なるコマンド体系のメモリ読み出しコマンドも切り分けテスト用として追加して生成するようにしても良い。
Further, when the diagnostic read
以上のように、前述した図1の実施形態の場合とメモリ部の構成が異なる場合であっても、図1の実施形態の場合と同様、メモリ部3Aの障害被疑部位を迅速かつ正確に特定することができる。 As described above, even in the case where the configuration of the memory unit is different from the case of the above-described embodiment of FIG. 1, as in the case of the embodiment of FIG. can do.
以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。 The configuration of the preferred embodiment of the present invention has been described above. However, it should be noted that such embodiments are merely examples of the present invention and do not limit the present invention in any way. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention.
1 診断メモリ読み出し制御部
2 メモリ読み出し制御部
3 メモリ部
3A メモリ部
10 診断装置
11 データエラー検出回路
12 エラービット保持回路
13 エラービット比較回路
14 診断読み出しコマンド生成回路
15 読み出しアドレス保持回路
16 診断読み出しアドレス生成回路
17 診断制御回路
20 入力部
30 出力部
21 メモリ読み出しコマンド生成回路
22 メモリ読み出しアドレス生成回路
31 DIMM(第1メモリモジュール)
31A DIMM
32 DIMM(第2メモリモジュール)
33 メモリ読み出しデータ
100 コンピュータシステム
100A コンピュータシステム
111 エラービット
112 エラー報告
121 エラービット
131 比較結果
151 メモリ読み出しアドレス
211 メモリ読み出しコマンド
212 メモリ読み出しコマンド
221 メモリ読み出しアドレス
311 RAM
312 RAM
321 RAM
DESCRIPTION OF
31A DIMM
32 DIMM (second memory module)
33 Memory read
312 RAM
321 RAM
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011175241A JP5545771B2 (en) | 2011-08-10 | 2011-08-10 | Diagnostic device, diagnostic method, and diagnostic program diagnostic method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011175241A JP5545771B2 (en) | 2011-08-10 | 2011-08-10 | Diagnostic device, diagnostic method, and diagnostic program diagnostic method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013037631A JP2013037631A (en) | 2013-02-21 |
| JP5545771B2 true JP5545771B2 (en) | 2014-07-09 |
Family
ID=47887172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011175241A Expired - Fee Related JP5545771B2 (en) | 2011-08-10 | 2011-08-10 | Diagnostic device, diagnostic method, and diagnostic program diagnostic method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5545771B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06480Y2 (en) | 1988-08-20 | 1994-01-05 | 由利ロール株式会社 | Heat resistant cotton roller |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6070374B2 (en) * | 2013-03-29 | 2017-02-01 | 富士通株式会社 | Information processing apparatus, memory test program, and memory test method |
| KR102170857B1 (en) | 2013-08-19 | 2020-10-29 | 삼성전자주식회사 | Driving method of nonvolatile memory device using variable resistive element |
| US10204003B2 (en) | 2014-08-27 | 2019-02-12 | Hitachi, Ltd. | Memory device and storage apparatus |
| JP2019133484A (en) * | 2018-02-01 | 2019-08-08 | Necプラットフォームズ株式会社 | Information processing apparatus, information processing method, information processing program, control apparatus, and system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5112733A (en) * | 1974-07-23 | 1976-01-31 | Hitachi Ltd | |
| JPS5694598A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Memory error correction control system |
| JPS6027425B2 (en) * | 1979-12-27 | 1985-06-28 | 富士通株式会社 | Hard error detection method for memory devices |
| JPH0690880B2 (en) * | 1985-05-20 | 1994-11-14 | 富士通株式会社 | Error address display method |
| JPH04115339A (en) * | 1990-09-05 | 1992-04-16 | Koufu Nippon Denki Kk | Memory error processing system |
| JPH04120642A (en) * | 1990-09-11 | 1992-04-21 | Nec Ibaraki Ltd | System for detecting fault of ram |
| JPH05210597A (en) * | 1992-01-30 | 1993-08-20 | Koufu Nippon Denki Kk | Patrol circuit for storage device |
| JPH09218798A (en) * | 1996-02-09 | 1997-08-19 | Fujitsu Ltd | Diagnostic method and electronic device for intermittent failure |
-
2011
- 2011-08-10 JP JP2011175241A patent/JP5545771B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06480Y2 (en) | 1988-08-20 | 1994-01-05 | 由利ロール株式会社 | Heat resistant cotton roller |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013037631A (en) | 2013-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230114921A1 (en) | Memory Fault Map for an Accelerated Neural Network | |
| CN102135925B (en) | Method and device for detecting error check and correcting memory | |
| JP5545771B2 (en) | Diagnostic device, diagnostic method, and diagnostic program diagnostic method | |
| KR102131337B1 (en) | Cache memory with fault tolerance | |
| JP2006146920A (en) | Method and apparatus for classifying memory errors | |
| US9842044B2 (en) | Commit sensitive tests | |
| CN117373525A (en) | ECC function test method and device, electronic equipment and storage medium | |
| CN102591762B (en) | Self-diagnosis PLC (programmable logic controller) and self-diagnosis PLC storage chip method | |
| KR101736230B1 (en) | System and method for quantifying the fault detection rate | |
| CN100446129C (en) | Method and system for memory fault testing | |
| US20090265592A1 (en) | Memory device and test method thereof | |
| US20080082874A1 (en) | FBM generation device and FBM generation method | |
| KR20170060297A (en) | Semiconductor device and semiconductor system with the same | |
| US8739130B2 (en) | Quality assurance testing | |
| JP2019160116A (en) | Information processing device, test control method, and test control program | |
| CN113889176A (en) | Test method, device, equipment and storage medium for memory cell of DDR chip | |
| JP4692835B2 (en) | Semiconductor test system | |
| JP4985462B2 (en) | Integrated circuit, integrated circuit operation test method, and operation test program | |
| CN116913364B (en) | Flash memory read interference test method and system, electronic equipment, storage media | |
| JP2008084080A (en) | Failure information storage system, service processor, failure information storage method, and program | |
| CN113407372B (en) | A computer system memory detection method and system independent of operating system | |
| TW201928981A (en) | System for testing whole memory and method thereof | |
| KR20000000990A (en) | Error detecting apparatus | |
| JP2008269115A (en) | Memory check device and memory check method | |
| JP4411197B2 (en) | Loop fault detection apparatus and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140508 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5545771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |