Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5545771B2 - Diagnostic device, diagnostic method, and diagnostic program diagnostic method - Google Patents
[go: Go Back, main page]

JP5545771B2 - Diagnostic device, diagnostic method, and diagnostic program diagnostic method - Google Patents

Diagnostic device, diagnostic method, and diagnostic program diagnostic method Download PDF

Info

Publication number
JP5545771B2
JP5545771B2 JP2011175241A JP2011175241A JP5545771B2 JP 5545771 B2 JP5545771 B2 JP 5545771B2 JP 2011175241 A JP2011175241 A JP 2011175241A JP 2011175241 A JP2011175241 A JP 2011175241A JP 5545771 B2 JP5545771 B2 JP 5545771B2
Authority
JP
Japan
Prior art keywords
error
memory
memory read
diagnostic
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011175241A
Other languages
Japanese (ja)
Other versions
JP2013037631A (en
Inventor
隆宏 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2011175241A priority Critical patent/JP5545771B2/en
Publication of JP2013037631A publication Critical patent/JP2013037631A/en
Application granted granted Critical
Publication of JP5545771B2 publication Critical patent/JP5545771B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、診断装置、診断方法および診断プログラムに関し、特に、コンピュータシステムのメモリ部の診断を行う診断装置、診断方法および診断プログラムに関する。   The present invention relates to a diagnostic device, a diagnostic method, and a diagnostic program, and more particularly, to a diagnostic device, a diagnostic method, and a diagnostic program for diagnosing a memory unit of a computer system.

コンピュータシステムにおいては、例えばメモリ部からの読み出しデータのエラーを検出した場合、メモリ部の障害部位を直ちに交換して、継続して運用することが重要である。一般に、メモリ部からの読み出しデータのエラー検出時には、メモリ部の読み出しアドレスと読み出しデータのエラービットとが得られるが、障害部位によっては、エラー検出箇所以外にも障害が波及している場合があり、メモリ読み出しアドレスと読み出しデータのエラービットだけでは、障害部位の正確な特定を行うことは困難である。   In a computer system, for example, when an error in data read from a memory unit is detected, it is important to immediately replace the faulty part of the memory unit and continue operation. Generally, when an error is detected in read data from the memory unit, the read address of the memory unit and the error bit of the read data are obtained. However, depending on the faulty part, there may be a fault spreading beyond the error detection part. Therefore, it is difficult to accurately identify the faulty site only with the memory read address and the error bit of the read data.

このため、従来のコンピュータシステムにおいては、メモリ部の障害発生時の被疑部位の判別方法としては、診断回路のパトロールによって検出した障害状況から判断して障害の可能性がある部位をすべて指摘するか、あるいは、汎用的な診断プログラムを実行して障害被疑部位を特定していた。   For this reason, in conventional computer systems, as a method of determining the suspected part when a failure occurs in the memory unit, is it possible to point out all the parts that are likely to fail, judging from the failure status detected by the patrol of the diagnostic circuit? Or, a general diagnostic program was executed to identify a suspected failure site.

例えば、特許文献1の特開平5−210597号公報「記憶装置のパトロール回路」には、コンピュータシステムの診断回路が記載されていて、パトロールにより検出したエラー情報をチェックして、障害の可能性がある部位をすべて抽出している。   For example, Japanese Patent Application Laid-Open No. 5-210597, “Patrol circuit of storage device” of Patent Document 1 describes a diagnostic circuit of a computer system, and checks error information detected by patrol to check the possibility of a failure. All parts are extracted.

また、例えば、特許文献2の特開平9−218798号公報「間欠障害の診断方法および電子装置」には、コンピュータシステムの診断方法が記載されていて、汎用的な診断プログラムを用いて、障害被疑部位を特定するための診断を行っている。   Further, for example, Japanese Patent Application Laid-Open No. 9-218798, “Intermittent Fault Diagnosis Method and Electronic Device” describes a computer system diagnosis method, and uses a general-purpose diagnosis program to suspect a fault. Diagnosis is performed to identify the site.

特開平5−210597号公報(第2−3頁)Japanese Patent Laid-Open No. 5-210597 (page 2-3) 特開平9−218798号公報(第3−4頁)JP-A-9-218798 (page 3-4)

しかしながら、従来の診断方法においては、次のような課題がある。   However, the conventional diagnosis method has the following problems.

第1の課題は、診断回路によって検出した障害の情報が汎用的で漠然とした情報になっていることが多いため、障害被疑部位の特定が正確にできないということである。   The first problem is that the failure information detected by the diagnostic circuit is often general-purpose and vague information, and thus the failure-probable site cannot be accurately identified.

第2の課題は、コンピュータシステムの回路構成の如何には無関係な汎用的な診断プログラムにより診断することが多いため、検出した障害状況に特化した診断をきめ細かく行うことができず、障害被疑部位の特定が正確にできないということ、および、診断プログラムによる診断実行完了までに時間が掛かることである。   The second problem is that diagnosis is often performed by a general-purpose diagnosis program regardless of the circuit configuration of the computer system, so that it is not possible to make a detailed diagnosis specialized to the detected failure situation, and the failure suspected part This means that it cannot be accurately specified, and it takes time to complete the diagnosis execution by the diagnostic program.

(本発明の目的)
本発明は、かかる事情に鑑みてなされたものであり、コンピュータシステムのメモリ部の障害の被疑部位を高速かつ正確に特定する診断装置、診断方法および診断プログラムを提供することを、その目的としている。
(Object of the present invention)
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a diagnostic device, a diagnostic method, and a diagnostic program for quickly and accurately identifying a suspected site of failure in a memory unit of a computer system. .

前述の課題を解決するため、本発明による診断装置、診断方法および診断プログラムは、主に、次のような特徴的な構成を採用している。   In order to solve the above-described problems, the diagnostic apparatus, diagnostic method, and diagnostic program according to the present invention mainly adopt the following characteristic configuration.

(1)本発明による診断装置は、コンピュータシステムのメモリ部にアクセスしてエラーが発生した際に、エラーが発生した障害被疑部位を特定する診断装置であって、エラー発生時のメモリ読み出しアドレスおよびメモリ読み出しデータのエラービットを一時的に保持する保持手段と、エラー発生時の同一メモリ読み出しアドレスに再度アクセスしてリトライする手段とを少なくとも備え、リトライ結果として、再度同一のエラービットが発生するか否かに基づいて、固定障害か否かを判別し、固定障害と判別した場合、前記保持手段に保持されているエラー発生時の前記メモリ読み出しアドレスおよび前記メモリ読み出しデータのエラービットを参照して得られるエラーが発生した部位を中心にして切り分けテストを行うことにより、障害被疑部位を特定する手段を備えていることを特徴とする。   (1) A diagnostic device according to the present invention is a diagnostic device for identifying a suspected failure site where an error has occurred when an error occurs by accessing a memory unit of a computer system, and includes a memory read address and an error Whether the error bit of the memory read data is temporarily held and at least means for re-accessing and retrying the same memory read address at the time of error occurrence, and whether the same error bit occurs again as a result of the retry Based on whether or not it is a fixed failure, if it is determined as a fixed failure, refer to the memory read address and the error bit of the memory read data at the time of occurrence of the error held in the holding means By performing the isolation test centering on the site where the resulting error occurred, Characterized in that it comprises means for identifying a suspect site.

(2)本発明による診断方法は、コンピュータシステムのメモリ部にアクセスしてエラーが発生した際に、エラーが発生した障害被疑部位を特定する診断方法であって、エラー発生時のメモリ読み出しアドレスおよびメモリ読み出しデータのエラービットを一時的に保持し、エラー発生時の同一メモリ読み出しアドレスに再度アクセスしてリトライした結果、再度同一のエラービットが発生するか否かに基づいて、固定障害か否かを判別し、固定障害と判別した場合に、一時的に保持しているエラー発生時の前記メモリ読み出しアドレスおよび前記メモリ読み出しデータのエラービットを参照して得られるエラーが発生した部位を中心にして切り分けテストを行うことにより、障害被疑部位を特定することを特徴とする。   (2) A diagnostic method according to the present invention is a diagnostic method for specifying a suspected failure site where an error has occurred when an error occurs when accessing a memory unit of a computer system, and includes a memory read address and an error Whether or not it is a fixed failure based on whether or not the same error bit occurs again as a result of retrying by holding again the error bit of the memory read data and accessing the same memory read address at the time of error again If the error is obtained by referring to the memory read address and the error bit of the memory read data when the error is temporarily held, It is characterized by identifying a suspected fault site by performing a carving test.

(3)本発明による診断プログラムは、少なくとも前記(2)に記載の診断方法を、コンピュータによって実行可能なプログラムとして実施していることを特徴とする。   (3) The diagnostic program according to the present invention is characterized in that at least the diagnostic method described in (2) is implemented as a program executable by a computer.

本発明の診断装置、診断方法および診断プログラムによれば、以下のような効果を奏することができる。   According to the diagnostic apparatus, diagnostic method, and diagnostic program of the present invention, the following effects can be obtained.

第1の効果は、メモリ読み出し動作でエラーを検出した際に、直ちに、診断を実行し、エラーが発生した部位を中心にして切り分けテストを行うことにより障害被疑部位を絞り込むので、障害被疑部位の見落としや解析ミス等による保守ミスを未然に防ぐことができることである。   The first effect is that when an error is detected in the memory read operation, the diagnosis is immediately performed, and the failure suspected site is narrowed down by performing a separation test around the site where the error has occurred. It is possible to prevent maintenance errors due to oversight or analysis errors.

第2の効果は、メモリ読み出し動作で検出したエラー箇所に特化した診断を行うので、障害被疑部位の特定を高速かつ正確に行うことができることである。   The second effect is that a diagnosis specialized for the error location detected by the memory read operation is performed, so that the suspected failure site can be identified quickly and accurately.

第3の効果は、メモリ読み出し動作でエラーを検出した直後に診断を行うので、エラーの再現性が高く、マージナルな障害も含む正確な診断を行うことができることである。   The third effect is that since the diagnosis is performed immediately after the error is detected in the memory read operation, the error is highly reproducible and an accurate diagnosis including a marginal failure can be performed.

本発明による診断装置のブロック構成の一例を示すブロック構成図である。It is a block block diagram which shows an example of the block configuration of the diagnostic apparatus by this invention. 本発明による診断装置を含むコンピュータシステムのブロック構成の図1とは異なる例を示すブロック構成図である。It is a block block diagram which shows the example different from FIG. 1 of the block configuration of the computer system containing the diagnostic apparatus by this invention.

以下、本発明による診断装置、診断方法および診断プログラムの好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明による診断装置および診断方法について説明するが、かかる診断方法をコンピュータにより実行可能な診断プログラムとして実施するようにしても良いし、あるいは、診断プログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしても良いことは言うまでもない。   Preferred embodiments of a diagnostic apparatus, a diagnostic method, and a diagnostic program according to the present invention will be described below with reference to the accompanying drawings. In the following description, the diagnostic apparatus and diagnostic method according to the present invention will be described. However, the diagnostic method may be implemented as a diagnostic program that can be executed by a computer, or the diagnostic program may be read by a computer. Needless to say, it may be recorded on a possible recording medium.

(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、コンピュータシステムのメモリ装置における障害検出時に、被疑部位の特定を高速かつ正確に行うことを可能にしていることを特徴としている。
(Features of the present invention)
Prior to the description of the embodiments of the present invention, an outline of the features of the present invention will be described first. The present invention is characterized in that when a fault is detected in a memory device of a computer system, a suspected part can be identified at high speed and accurately.

より具体的には、メモリ装置の診断用としてデータエラー検出回路とエラービット保持回路とエラービット比較回路と診断読み出しコマンド生成回路と読み出しアドレス保持回路と診断読み出しアドレス生成回路と診断制御回路とを少なくとも備えることにより、メモリ装置の読み出しデータのエラーが発生した場合に、同一メモリ読み出しアドレスに再度アクセスするリトライ動作を行い、再度同一のエラービットが検出された場合、固定障害と判別し、エラーが発生した部位を中心にして、診断用の読み出し動作を切り分けテストとして実施することによって、障害部位を、迅速かつ精度高く正確に特定することを可能にしている。   More specifically, at least a data error detection circuit, an error bit holding circuit, an error bit comparison circuit, a diagnostic read command generation circuit, a read address holding circuit, a diagnostic read address generation circuit, and a diagnostic control circuit are used for diagnosis of the memory device. If an error occurs in the read data of the memory device, a retry operation is performed to access the same memory read address again. If the same error bit is detected again, it is determined as a fixed fault and an error occurs. By carrying out the diagnostic read-out operation as a separate test centering on the selected site, it is possible to quickly and accurately specify the faulty site.

(実施形態の構成例)
次に、本発明による診断装置および診断方法の実施形態について説明する。図1は、本発明による診断装置のブロック構成の一例を示すブロック構成図であり、該診断装置は、コンピュータシステムを構成するメモリ部の診断を行うために、当該コンピュータシステム内に装備されている。なお、図1に示すコンピュータシステム100は、本発明による診断装置10に関連する部位のみを示し、関係しない部位については省略して示している。
(Configuration example of embodiment)
Next, embodiments of the diagnostic apparatus and diagnostic method according to the present invention will be described. FIG. 1 is a block diagram showing an example of a block configuration of a diagnostic apparatus according to the present invention. The diagnostic apparatus is equipped in the computer system in order to diagnose a memory unit constituting the computer system. . Note that the computer system 100 shown in FIG. 1 shows only parts related to the diagnostic apparatus 10 according to the present invention, and omits parts that are not related.

図1に示すように、コンピュータシステム100は、本発明による診断装置10と、診断対象となるメモリ読み出し制御部2およびメモリ部3とを、少なくとも備えて構成されている。   As shown in FIG. 1, a computer system 100 includes at least a diagnostic device 10 according to the present invention, a memory read control unit 2 and a memory unit 3 to be diagnosed.

診断装置10は、メモリ部3からの読み出しデータのエラーを検出し、診断を行う部位であり、メモリ読み出し制御部2は、メモリ部3からデータを読み出す制御を行う部位である。   The diagnostic device 10 is a part that detects an error in data read from the memory unit 3 and performs diagnosis, and the memory read control unit 2 is a part that performs control to read data from the memory unit 3.

また、メモリ読み出し制御部2は、通常動作時におけるメモリ部3からの読み出し動作だけでなく、診断装置10からの指示により、メモリ部3の診断のために、リトライ動作用や障害部位の切り分けテスト用として実施する、メモリ部3からのデータの読み出し制御も行う部位であり、メモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22を含んで構成されている。   Further, the memory read control unit 2 performs not only a read operation from the memory unit 3 during a normal operation but also a retry operation and a fault site isolation test for diagnosis of the memory unit 3 according to an instruction from the diagnostic device 10. This is a part that also performs read control of data from the memory unit 3, and includes a memory read command generation circuit 21 and a memory read address generation circuit 22.

ここで、メモリ読み出しコマンド生成回路21は、メモリ部3の第1メモリモジュールであるDIMM(Dual Inline Memory Module)31に対するメモリ読み出しコマンド211、および、第2メモリモジュールであるDIMM32に対するメモリ読み出しコマンド212を生成して出力する部位である。また、メモリ読み出しアドレス生成回路22は、第1メモリモジュールであるDIMM31および第2メモリモジュールであるDIMM32に対するメモリ読み出しアドレス221を生成して出力する部位である。   Here, the memory read command generation circuit 21 receives a memory read command 211 for a DIMM (Dual Inline Memory Module) 31 that is a first memory module of the memory unit 3 and a memory read command 212 for a DIMM 32 that is a second memory module. This is a part that is generated and output. The memory read address generation circuit 22 is a part that generates and outputs a memory read address 221 for the DIMM 31 that is the first memory module and the DIMM 32 that is the second memory module.

メモリ部3は、第1のメモリモジュールであるDIMM31、第2のメモリモジュールであるDIMM32を少なくとも含んで構成されている。DIMM31は、RAM(Random Access Memory)311により構成され、DIMM32は、RAM321により構成される。DIMM31は、メモリ読み出しコマンド生成回路21からのメモリ読み出しコマンド211が有効であった場合に、メモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定されたアドレスのデータを読み出してメモリ読み出しデータ33に出力する。一方、DIMM32は、メモリ読み出しコマンド生成回路21からのメモリ読み出しコマンド212が有効であった場合に、メモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定されたアドレスのデータを読み出してメモリ読み出しデータ33に出力する。   The memory unit 3 includes at least a DIMM 31 that is a first memory module and a DIMM 32 that is a second memory module. The DIMM 31 is configured by a RAM (Random Access Memory) 311, and the DIMM 32 is configured by a RAM 321. When the memory read command 211 from the memory read command generation circuit 21 is valid, the DIMM 31 reads the data at the address specified by the memory read address 221 from the memory read address generation circuit 22 and converts it into the memory read data 33. Output. On the other hand, when the memory read command 212 from the memory read command generation circuit 21 is valid, the DIMM 32 reads the data at the address specified by the memory read address 221 from the memory read address generation circuit 22 to read the memory read data. To 33.

また、診断装置10は、本診断装置10の主要部を形成する診断読み出し制御部1の他に、ユーザからの診断実施に関する指示を入力するための入力部20、診断の実行結果をユーザに通知するための出力部30を少なくとも備えて構成されている。   In addition to the diagnostic readout control unit 1 that forms the main part of the diagnostic device 10, the diagnostic device 10 notifies the user of an input unit 20 for inputting an instruction related to diagnosis execution from the user, and the diagnosis execution result. The output part 30 for doing is comprised at least.

診断読み出し制御部1は、データエラー検出回路11、エラービット保持回路12、エラービット比較回路13、診断読み出しコマンド生成回路14、読み出しアドレス保持回路15、診断読み出しアドレス生成回路16、診断制御回路17を少なくとも含んで構成される。   The diagnostic read control unit 1 includes a data error detection circuit 11, an error bit holding circuit 12, an error bit comparison circuit 13, a diagnostic read command generation circuit 14, a read address holding circuit 15, a diagnostic read address generation circuit 16, and a diagnostic control circuit 17. It is comprised including at least.

データエラー検出回路11は、メモリ部3のDIMM31、DIMM32から読み出したメモリ読み出しデータ33を引き込んでメモリ読み出しデータのエラーを検出し、エラー報告112として診断制御回路17に対して出力するとともに、検出したエラーが訂正可能障害の場合には、エラーが発生したビットを示すエラービット111をエラービット保持回路12およびエラービット比較回路13に対して出力する。   The data error detection circuit 11 pulls in the memory read data 33 read from the DIMM 31 and DIMM 32 of the memory unit 3 to detect an error in the memory read data, outputs the error report 112 to the diagnosis control circuit 17 and detects it. If the error is a correctable failure, an error bit 111 indicating the bit in which the error has occurred is output to the error bit holding circuit 12 and the error bit comparison circuit 13.

エラービット保持回路12は、データエラー検出回路11から出力されてきたエラービット111を一時保持し、保持したエラービットをエラービット121としてエラービット比較回路13に対して出力する。エラービット比較回路13は、データエラー検出回路11から出力されてきたエラービット111とエラービット保持回路12からのエラービット121とを比較し、比較結果131を診断読み出しコマンド生成回路14に対して出力する。   The error bit holding circuit 12 temporarily holds the error bit 111 output from the data error detection circuit 11 and outputs the held error bit as an error bit 121 to the error bit comparison circuit 13. The error bit comparison circuit 13 compares the error bit 111 output from the data error detection circuit 11 with the error bit 121 from the error bit holding circuit 12 and outputs the comparison result 131 to the diagnostic read command generation circuit 14. To do.

診断読み出しコマンド生成回路14は、エラービット比較回路13からの比較結果131を基に、エラー発生時の部位を中心にして、メモリ部3の診断のためのメモリ読み出しコマンド(すなわち、一時的なエラーか否かを判別するためのリトライ用のメモリ読み出しコマンドや固定的な障害と判別した際の障害部位を切り分けるための切り分けテスト用のメモリ読み出しコマンド)を生成し、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21に対して指示する。   Based on the comparison result 131 from the error bit comparison circuit 13, the diagnostic read command generation circuit 14 focuses on the memory read command for diagnosis of the memory unit 3 (ie, a temporary error) centering on the portion at the time of error occurrence. Memory read command for retry to determine whether or not, and a memory read command for isolation test to isolate the faulty part when it is determined that the fault is a fixed fault, and read the memory of the memory read control unit 2 The command generation circuit 21 is instructed.

読み出しアドレス保持回路15は、メモリ読み出し制御部2のメモリ読み出しアドレス生成回路22が出力したメモリ読み出しアドレス221を一時保持し、保持したメモリ読み出しアドレスをメモリ読み出しアドレス151として診断読み出しアドレス生成回路16に対して出力する。また、診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15が出力するメモリ読み出しアドレス151を基に、エラー発生時の部位を中心にして、メモリ部3の診断のためのメモリ読み出しアドレス(すなわち、一時的なエラーか否かを判別するためのリトライ用のメモリ読み出しアドレスや固定的な障害と判別した際の障害部位を切り分けるための切り分けテスト用のメモリ読み出しアドレス)を生成し、メモリ読み出し制御部2のメモリ読み出しアドレス生成回路22に対して出力する。   The read address holding circuit 15 temporarily holds the memory read address 221 output from the memory read address generation circuit 22 of the memory read control unit 2, and uses the held memory read address as the memory read address 151 to the diagnostic read address generation circuit 16. Output. Further, the diagnostic read address generation circuit 16 is based on the memory read address 151 output from the read address holding circuit 15 and focuses on the memory read address for diagnosis of the memory unit 3 (ie, the portion at the time of error occurrence). A memory read control unit that generates a memory read address for retry for determining whether or not it is a temporary error and a memory read address for isolation test for isolating a faulty part when it is determined as a fixed fault 2 is output to the second memory read address generation circuit 22.

なお、診断読み出しコマンド生成回路14は、比較結果131に基づいて、エラーが発生した際の読み出し動作と同一のメモリ読み出しコマンドを生成するのみならず、エラーが発生したコマンドを中心にして、異なる体系のメモリ読み出しコマンド等を、診断用として生成することも可能である。また、診断読み出しアドレス生成回路16は、エラーが発生したDIMM内のアドレスのみならず、エラーが発生したアドレスを中心にして、当該DIMM内の異なるアドレスや当該DIMM内の異なるRAMや当該DIMMとは異なるDIMM内のRAMのアドレス等を、診断用として生成することも可能である。   The diagnostic read command generation circuit 14 not only generates the same memory read command as the read operation when an error occurs based on the comparison result 131, but also a different system centering on the command in which the error has occurred. It is also possible to generate a memory read command or the like for diagnosis. Further, the diagnostic read address generation circuit 16 is not limited to the address in the DIMM in which the error has occurred, but is different from the different address in the DIMM, the different RAM in the DIMM, or the DIMM around the address in which the error has occurred. It is also possible to generate a RAM address or the like in a different DIMM for diagnosis.

診断制御回路17は、データエラー検出回路11から出力されてくるエラー報告112に基づいて、メモリ部3の診断の制御を行う。   The diagnosis control circuit 17 controls diagnosis of the memory unit 3 based on the error report 112 output from the data error detection circuit 11.

かくのごとき構成からなる診断装置10においては、エラー検出時のメモリ読み出しアドレスとエラービットとに基づいて生成する診断用(リトライ動作用や切り分けテスト用)の読み出しコマンドと診断用の読み出しアドレスとを用いて、メモリ部3の診断のためのメモリ読み出し動作をきめ細かく行うことができるので、メモリ部3の障害の発生部位を迅速かつ正確に絞り込むことができる。   In the diagnostic apparatus 10 having such a configuration, a diagnostic read command and a diagnostic read address generated based on a memory read address and an error bit at the time of error detection are used. Therefore, the memory reading operation for diagnosis of the memory unit 3 can be performed in detail, so that the occurrence site of the failure in the memory unit 3 can be narrowed down quickly and accurately.

(実施形態の動作の説明)
次に、図1に示す診断装置10の動作について、その一例を詳細に説明する。
(Description of operation of embodiment)
Next, an example of the operation of the diagnostic apparatus 10 shown in FIG. 1 will be described in detail.

図1に示すコンピュータシステム100においては、前述したように、通常動作時に、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21からのメモリ読み出しコマンド211が有効であった場合、メモリ読み出し制御部2のメモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定されたDIMM31のRAM311のアドレスのデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。ここで、この時のメモリ読み出しアドレス221を「アドレスX」とする。   In the computer system 100 shown in FIG. 1, as described above, when the memory read command 211 from the memory read command generation circuit 21 of the memory read control unit 2 is valid during normal operation, the memory read control unit 2 Data of the address of the RAM 311 of the DIMM 31 designated by the memory read address 221 from the memory read address generation circuit 22 is read and output to the memory read data 33. The memory read data 33 read from the memory unit 3 is input to the data error detection circuit 11 of the diagnostic device 10. Here, the memory read address 221 at this time is referred to as “address X”.

この時、データエラー検出回路11において、エラーを検出すると、エラー報告112によって、エラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、この時のエラービット111をエラービット保持回路12に保持するとともに、一時的なエラーか否かを判別するためのリトライ動作として、再度、DIMM31の同じメモリ読み出しアドレスからメモリ読み出し動作を行うように、診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、エラー検出時と同一のメモリ読み出しコマンドおよびメモリ読み出しアドレスを生成し、エラーを検出した「アドレスX」からのメモリ読み出し動作(すなわちリトライ動作)を再度行うことをメモリ読み出し制御部2へ指示する。   At this time, when an error is detected in the data error detection circuit 11, the error report 112 reports to the diagnosis control circuit 17 that the error has been detected. The diagnostic control circuit 17 holds the error bit 111 at this time in the error bit holding circuit 12 and reads the memory from the same memory read address of the DIMM 31 again as a retry operation for determining whether or not there is a temporary error. The diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 are instructed to perform the operation. The diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 refer to the memory read address 151 held in the read address holding circuit 15 and generate the same memory read command and memory read address as when an error is detected. The memory read control unit 2 is instructed to perform the memory read operation from the “address X” where the error is detected (that is, retry operation) again.

診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22は、エラーが発生した時と同一のメモリ読み出しコマンド211、同一のメモリ読み出しアドレス221を設定して、再度、メモリ部3のDIMM31の「アドレスX」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31の「アドレスX」から再度読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。   The memory read command generation circuit 21 and the memory read address generation circuit 22 of the memory read control unit 2 that have received the instructions from the diagnosis read command generation circuit 14 and the diagnosis read address generation circuit 16 of the diagnostic apparatus 10 The same memory read command 211 and the same memory read address 221 are set, and data is read again from the “address X” of the DIMM 31 of the memory unit 3 and output to the memory read data 33. The memory read data 33 read again from the “address X” of the DIMM 31 of the memory unit 3 is input to the data error detection circuit 11 of the diagnostic device 10.

データエラー検出回路11において、エラーを検出しなかった場合は、一時的なエラーであるものとして、診断制御回路17に通知し、その旨の通知を受け取った診断制御回路17は、エラービット保持回路12に一時保持していたエラービット111を削除して、診断動作を終了する。   If no error is detected in the data error detection circuit 11, the diagnosis control circuit 17 notifies the diagnosis control circuit 17 that the error is a temporary error, and the diagnosis control circuit 17 that receives the notification notifies the error bit holding circuit. The error bit 111 temporarily held in 12 is deleted, and the diagnosis operation is terminated.

一方、データエラー検出回路11において、再度エラーを検出した場合は、エラー報告112によって、再度エラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。   On the other hand, when the data error detection circuit 11 detects the error again, the error report 112 reports to the diagnosis control circuit 17 that the error has been detected again. The diagnostic control circuit 17 uses the error bit comparison circuit 13 to compare the error bit 111 at this time with the error bit 121 previously held in the error bit holding circuit 12.

エラービット111とエラービット121とが不一致であった場合には、1回限りの一時的な障害と判断し、障害被疑部位はDIMM31のマージナルな障害と判断して、診断動作を終了する。   If the error bit 111 and the error bit 121 do not match, it is determined that the failure is a one-time temporary failure, the suspected failure portion is determined to be a marginal failure of the DIMM 31, and the diagnosis operation is terminated.

一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、固定障害が発生しているものと判断して、次に、固定障害部位を切り分けるために、エラーが発生した部位を中心にした切り分けテスト動作に移行して、エラーが発生した同じDIMM31内において「アドレスX」とは異なる任意のアドレスに対してメモリ読み出し動作を行うことを診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。   On the other hand, if the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that a fixed failure has occurred, and then an error has occurred in order to isolate the fixed failure portion. The diagnostic read command generation circuit 14 and the diagnostic read that the memory read operation is performed for an arbitrary address different from the “address X” in the same DIMM 31 in which the error has occurred are transferred to the separation test operation centered on the part. An instruction is given to the address generation circuit 16.

診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、DIMM31の「アドレスX」とは異なる任意のアドレス例えば「アドレスY」を算出し、診断読み出しコマンド生成回路14は、エラーが発生した際の同一のメモリ読み出しコマンドを生成して、エラーを検出した同じDIMM31内であって「アドレスX」とは異なる「アドレスY」からのメモリ読み出し動作を行うことをメモリ読み出し制御部2へ指示する。   The diagnostic read address generation circuit 16 refers to the memory read address 151 held in the read address holding circuit 15, calculates an arbitrary address different from the “address X” of the DIMM 31, for example, “address Y”, and performs diagnostic read The command generation circuit 14 generates the same memory read command when an error occurs, and performs a memory read operation from “address Y” that is different from “address X” in the same DIMM 31 that detected the error. To the memory read control unit 2.

診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22は、エラーが検出された時と同一のメモリ読み出しコマンド211、および、同一のDIMM31内であって「アドレスX」とは異なる「アドレスY」のメモリ読み出しアドレス221を生成して、メモリ部3のDIMM31の「アドレスY」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31の「アドレスY」から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。   The memory read command generation circuit 21 and the memory read address generation circuit 22 of the memory read control unit 2 that have received the instructions from the diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 of the diagnostic device 10 detect when an error is detected. The same memory read command 211 and memory read address 221 of “address Y” within the same DIMM 31 and different from “address X” are generated, and data is generated from “address Y” of DIMM 31 of the memory unit 3. Is output to the memory read data 33. Memory read data 33 read from the “address Y” of the DIMM 31 of the memory unit 3 is input to the data error detection circuit 11 of the diagnostic device 10.

データエラー検出回路11において、エラーを検出しなかった場合は、その旨の通知を受け取った診断制御回路17は、障害被疑部位はDIMM31の「アドレスX」固有の部位であるものと判断して、診断動作を終了する。   When the data error detection circuit 11 does not detect an error, the diagnosis control circuit 17 that has received the notification to that effect determines that the suspected failure part is a part unique to the “address X” of the DIMM 31. End the diagnostic operation.

一方、データエラー検出回路11において、エラーを検出した場合は、エラー報告112によって、先にエラーを検出した同一のDIMM31内であって「アドレスX」とは異なる「アドレスY」においてもエラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。   On the other hand, when an error is detected in the data error detection circuit 11, an error is detected by the error report 112 even in “address Y” that is different from “address X” in the same DIMM 31 that previously detected the error. This is reported to the diagnosis control circuit 17. The diagnostic control circuit 17 uses the error bit comparison circuit 13 to compare the error bit 111 at this time with the error bit 121 previously held in the error bit holding circuit 12.

エラービット111とエラービット121とが不一致であった場合には、障害被疑部位は、DIMM31内の「アドレスX」および「アドレスY」に共通するアドレス部分の固定障害であるものと判断して、診断動作を終了する。   If the error bit 111 and the error bit 121 do not match, it is determined that the suspected fault is a fixed fault in the address portion common to the “address X” and “address Y” in the DIMM 31. End the diagnostic operation.

一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、メモリ読み出しデータのビット位置に関する固定障害であるものと判断して、次に、メモリ読み出しデータ部分の切り分け用のテストとして、エラーが発生したDIMM31とは異なるDIMM32内の任意のアドレス例えば「アドレスZ」に対してメモリ読み出し動作を行うことを診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。   On the other hand, when the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that the failure is a fixed failure related to the bit position of the memory read data, and then uses the memory read data portion for the separation. As a test, the diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 are instructed to perform a memory read operation on an arbitrary address in the DIMM 32 different from the DIMM 31 in which an error has occurred, for example, “address Z”. .

診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、エラーが発生したDIMM31とは異なるDIMM32内の任意のアドレス例えば「アドレスZ」を算出し、診断読み出しコマンド生成回路14は、エラーが発生した際の同一のメモリ読み出しコマンドを生成して、エラーを検出したDIMM31とは異なるDIMM32内の「アドレスZ」からのメモリ読み出し動作を行うことをメモリ読み出し制御部2へ指示する。   The diagnostic read address generation circuit 16 refers to the memory read address 151 held in the read address holding circuit 15 and calculates an arbitrary address in the DIMM 32 different from the DIMM 31 in which an error has occurred, for example, “address Z”. The diagnostic read command generation circuit 14 generates the same memory read command when an error occurs, and performs the memory read operation from “address Z” in the DIMM 32 different from the DIMM 31 that detected the error. The controller 2 is instructed.

診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21は、エラーが検出された時と同じ体系のメモリ読み出しコマンドではあるものの、該メモリ読み出しコマンドの出力先が、エラーが検出された時のDIMM31とは異なるDIMM32に対するメモリ読み出しコマンド212を生成する。また、メモリ読み出しアドレス生成回路22は、エラーが検出された時のDIMM31とは異なるDIMM32内であって任意のアドレスの「アドレスZ」のメモリ読み出しアドレス221を生成する。   The memory read command generation circuit 21 of the memory read control unit 2 that has received instructions from the diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 of the diagnostic device 10 uses the same system of memory read commands as when an error was detected. However, the memory read command 212 for the DIMM 32 whose output destination is different from the DIMM 31 when the error is detected is generated. The memory read address generation circuit 22 generates a memory read address 221 of “address Z” in an arbitrary address in the DIMM 32 different from the DIMM 31 at the time when the error is detected.

したがって、メモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22により生成されたメモリ読み出しコマンド212およびメモリ読み出しアドレス221に基づいて、メモリ部3のDIMM32の「アドレスZ」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM32の「アドレスZ」から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。   Therefore, based on the memory read command 212 and the memory read address 221 generated by the memory read command generation circuit 21 and the memory read address generation circuit 22, data is read from the “address Z” of the DIMM 32 of the memory unit 3 to read the memory read data. To 33. The memory read data 33 read from the “address Z” of the DIMM 32 of the memory unit 3 is input to the data error detection circuit 11 of the diagnostic device 10.

データエラー検出回路11において、エラーを検出しなかった場合は、その旨の通知を受け取った診断制御回路17は、障害被疑部位はDIMM31に固有の部位であるものと判断して、診断動作を終了する。   If no error is detected in the data error detection circuit 11, the diagnosis control circuit 17 that has received a notification to that effect determines that the suspected fault is a part unique to the DIMM 31 and terminates the diagnostic operation. To do.

一方、データエラー検出回路11において、エラーを検出した場合は、エラー報告112によって、先にエラーを検出したDIMM31とは異なるDIMM32においてもエラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。   On the other hand, when the data error detection circuit 11 detects an error, the error report 112 reports to the diagnostic control circuit 17 that the error has been detected in the DIMM 32 different from the DIMM 31 that has detected the error. . The diagnostic control circuit 17 uses the error bit comparison circuit 13 to compare the error bit 111 at this time with the error bit 121 previously held in the error bit holding circuit 12.

エラービット111とエラービット121とが不一致であった場合には、障害被疑部位は、DIMM31の「アドレスX」、「アドレスY」とDIMM32の「アドレスZ」とに共通す部位の固定障害であるものと判断して、診断動作を終了する。   When the error bit 111 and the error bit 121 do not match, the suspected failure part is a fixed failure of a part common to “address X”, “address Y” of the DIMM 31 and “address Z” of the DIMM 32. It judges that it is a thing, and a diagnostic operation is complete | finished.

一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、障害被疑部位は、DIMM31とDIMM32とに共通なメモリ読み出しデータのビット位置に関する固定障害であるものと判断して、診断動作を終了する。   On the other hand, if the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that the suspected fault is a fixed fault related to the bit position of the memory read data common to the DIMMs 31 and 32. The diagnostic operation is terminated.

なお、以上の説明においては、エラービット111とエラービット121とが不一致であった場合、直ちに、障害被疑部位を特定するようにしているが、さらに障害部位を切り分けるための診断用のメモリ読み出し動作を追加して、異なるアドレスにおいてエラーが検出されなくなるか、あるいは、同一のエラービットが検出されるまで、診断用の切り分けテストを繰り返すようにして、障害被疑部位のより正確な切り分けを行うようにしても良い。   In the above description, if the error bit 111 and the error bit 121 do not match, the suspected faulty part is immediately identified. However, the memory read operation for diagnosis for further isolating the faulty part To repeat the diagnostic isolation test until errors are no longer detected at different addresses or until the same error bit is detected, allowing more accurate isolation of the suspected failure site. May be.

また、診断装置10の診断読み出しコマンド生成回路14において、診断用のメモリ読み出しコマンドを生成する際に、エラー検出時と同じコマンド体系のメモリ読み出しコマンドを生成するようにしているが、メモリ読み出しコマンド生成回路21からのエラー検出時のメモリ読み出しコマンド211を一時保持する保持回路をさらに備え、メモリ読み出しコマンド系回路部の障害の有無を切り分けるために、エラー検出時とは異なるコマンド体系のメモリ読み出しコマンドも切り分けテスト用として追加して生成するようにしても良い。   In the diagnostic read command generation circuit 14 of the diagnostic device 10, when generating a memory read command for diagnosis, a memory read command having the same command system as that at the time of error detection is generated. A memory read command 211 at the time of error detection from the circuit 21 is further provided, and a memory read command having a command system different from that at the time of error detection is also provided in order to determine whether there is a failure in the memory read command system circuit unit. You may make it add and produce | generate for a carving test.

(実施形態の効果の説明)
以上に詳細に説明したように、本実施形態においては、以下に記載するような効果を得ることができる。
(Explanation of effect of embodiment)
As described in detail above, in the present embodiment, the following effects can be obtained.

第1の効果は、メモリ読み出し動作でエラーを検出した際に、直ちに、診断を実行し、エラーが発生した部位を中心にして切り分けテストを行うことにより障害被疑部位を絞り込むので、障害被疑部位の見落としや解析ミス等による保守ミスを未然に防ぐことができることである。   The first effect is that when an error is detected in the memory read operation, the diagnosis is immediately performed, and the failure suspected site is narrowed down by performing a separation test around the site where the error has occurred. It is possible to prevent maintenance errors due to oversight or analysis errors.

第2の効果は、メモリ読み出し動作で検出したエラー箇所に特化した診断を行うので、障害被疑部位の特定を高速かつ正確に行うことができることである。   The second effect is that a diagnosis specialized for the error location detected by the memory read operation is performed, so that the suspected failure site can be identified quickly and accurately.

第3の効果は、メモリ読み出し動作でエラーを検出した直後に診断を行うので、エラーの再現性が高く、マージナルな障害も含む正確な診断を行うことができることである。   The third effect is that since the diagnosis is performed immediately after the error is detected in the memory read operation, the error is highly reproducible and an accurate diagnosis including a marginal failure can be performed.

(他の実施形態の構成例)
前述の図1に示すコンピュータシステム100においては、診断対象のメモリ部3内のDIMM31やDIMM32は、いずれも、RAM311やRAM321と単一のRAMによって構成されている場合について示したが、本発明は、かかる場合に限るものではなく、診断対象のメモリ部内のDIMMが、複数個のRAMによって構成されているようにしても良い。かかる構成の場合には、診断装置10におけるメモリ部3内のDIMMを構成する複数個のRAMに関して障害被疑部位の切り分けをさらにきめ細かく行い、DIMMの障害のうち、当該DIMM内の複数個のRAMのうち、どのRAMに障害があるかを特定することもできる。
(Configuration example of other embodiment)
In the computer system 100 shown in FIG. 1 described above, the DIMM 31 and the DIMM 32 in the memory unit 3 to be diagnosed are each configured by the RAM 311 and the RAM 321 and a single RAM. However, the present invention is not limited to this, and the DIMM in the memory unit to be diagnosed may be composed of a plurality of RAMs. In the case of such a configuration, the failure suspected part is further finely divided with respect to the plurality of RAMs constituting the DIMM in the memory unit 3 in the diagnostic device 10, and among the failures of the DIMM, the plurality of RAMs in the DIMM Among them, it is possible to specify which RAM has a failure.

図2は、本発明による診断装置を含むコンピュータシステムのブロック構成の図1とは異なる例を示すブロック構成図である。図2に示すコンピュータシステム100Aは、図1の場合と同様、本発明による診断装置10と、診断対象となるメモリ読み出し制御部2およびメモリ部3Aとを、少なくとも備えて構成されている。ここで、診断装置10およびメモリ読み出し制御部2は、図1に示したブロック構成と全く同様であり、ここでのさらなる説明は省略する。   FIG. 2 is a block configuration diagram showing an example different from FIG. 1 of the block configuration of the computer system including the diagnostic apparatus according to the present invention. A computer system 100A shown in FIG. 2 includes a diagnostic device 10 according to the present invention, a memory read control unit 2 and a memory unit 3A to be diagnosed, at least, as in the case of FIG. Here, the diagnosis device 10 and the memory read control unit 2 are exactly the same as the block configuration shown in FIG. 1, and further description thereof is omitted here.

これに対して、メモリ部3Aは、図1の場合とは異なり、メモリモジュールは単一のDIMM31Aのみであるが、該DIMM31Aは、第1のRAM311および第2のRAM312の2個のRAMによって構成されている。第1のRAM311、第2のRAM312には、それぞれ、異なる読み出しアドレスが割り当てられており、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21が生成したメモリ読み出しコマンド211が有効であった場合に、第1のRAM311、第2のRAM312のうち、メモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定されたRAMを対象にして、当該RAM内のアドレスのデータを読み出してメモリ読み出しデータ33に出力する。   On the other hand, the memory unit 3A is different from the case of FIG. 1 in that the memory module is only a single DIMM 31A. The DIMM 31A is composed of two RAMs, a first RAM 311 and a second RAM 312. Has been. When the first RAM 311 and the second RAM 312 are assigned different read addresses, and the memory read command 211 generated by the memory read command generation circuit 21 of the memory read control unit 2 is valid, Of the first RAM 311 and the second RAM 312, for the RAM designated by the memory read address 221 from the memory read address generation circuit 22, the address data in the RAM is read and output to the memory read data 33. To do.

なお、図2に示すメモリ部3Aは、図1のメモリ部3とは異なり、前述したように、メモリモジュールが単一のDIMM31Aのみであるので、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21からの出力についても、図1の場合において第2のメモリモジュールのDIMM32を有効にするために備えていたメモリ読み出しコマンド212は不要であり、図2には示していない。   The memory unit 3A shown in FIG. 2 is different from the memory unit 3 shown in FIG. 1 as described above. Since the memory module is only a single DIMM 31A as described above, the memory read command generation circuit 21 of the memory read control unit 2 is used. As for the output from, the memory read command 212 provided for enabling the DIMM 32 of the second memory module in the case of FIG. 1 is not necessary and is not shown in FIG.

(他の実施形態の動作の説明)
次に、図2に示す診断装置10の動作について、その一例を詳細に説明する。
(Description of operation of other embodiment)
Next, an example of the operation of the diagnostic apparatus 10 shown in FIG. 2 will be described in detail.

図2に示すコンピュータシステム100Aにおいても、前述したように、通常動作時に、メモリ読み出し制御部2のメモリ読み出しコマンド生成回路21からのメモリ読み出しコマンド211が有効であった場合、メモリ読み出し制御部2のメモリ読み出しアドレス生成回路22からのメモリ読み出しアドレス221によって指定された例えばDIMM31Aの第1のRAM311のアドレスのデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。ここで、この時のメモリ読み出しアドレス221を「アドレスX」とする。つまり、「アドレスX」は第1のRAM311内のアドレスである。   Also in the computer system 100A shown in FIG. 2, as described above, when the memory read command 211 from the memory read command generation circuit 21 of the memory read control unit 2 is valid during normal operation, the memory read control unit 2 For example, the data of the address of the first RAM 311 of the DIMM 31 A designated by the memory read address 221 from the memory read address generation circuit 22 is read and output to the memory read data 33. The memory read data 33 read from the memory unit 3 is input to the data error detection circuit 11 of the diagnostic device 10. Here, the memory read address 221 at this time is referred to as “address X”. That is, “address X” is an address in the first RAM 311.

この時、データエラー検出回路11において、エラーを検出すると、エラー報告112によって、エラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、この時のエラービット111をエラービット保持回路12に保持するとともに、一時的なエラーか否かを判別するためのリトライ動作として、再度、DIMM31Aの第1のRAM311の同じメモリ読み出しアドレスからメモリ読み出し動作を行うように、診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、エラー検出時と同一のメモリ読み出しコマンドおよびメモリ読み出しアドレスを生成し、エラーを検出した「アドレスX」からのメモリ読み出し動作(すなわちリトライ動作)を再度行うことをメモリ読み出し制御部2へ指示する。   At this time, when an error is detected in the data error detection circuit 11, the error report 112 reports to the diagnosis control circuit 17 that the error has been detected. The diagnosis control circuit 17 holds the error bit 111 at this time in the error bit holding circuit 12, and again, as a retry operation for determining whether or not there is a temporary error, the same memory in the first RAM 311 of the DIMM 31A again. The diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 are instructed to perform the memory read operation from the read address. The diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 refer to the memory read address 151 held in the read address holding circuit 15 and generate the same memory read command and memory read address as when an error is detected. The memory read control unit 2 is instructed to perform the memory read operation from the “address X” where the error is detected (that is, retry operation) again.

診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22は、エラーが発生した時と同一のメモリ読み出しコマンド211、同一のメモリ読み出しアドレス221を設定して、再度、メモリ部3のDIMM31Aの第1のRAM311の「アドレスX」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31Aの「アドレスX」から再度読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。   The memory read command generation circuit 21 and the memory read address generation circuit 22 of the memory read control unit 2 that have received the instructions from the diagnosis read command generation circuit 14 and the diagnosis read address generation circuit 16 of the diagnostic apparatus 10 The same memory read command 211 and the same memory read address 221 are set, and the data is read again from the “address X” of the first RAM 311 of the DIMM 31 A of the memory unit 3 and output to the memory read data 33. The memory read data 33 read again from the “address X” of the DIMM 31 </ b> A of the memory unit 3 is input to the data error detection circuit 11 of the diagnostic device 10.

データエラー検出回路11において、エラーを検出しなかった場合は、一時的なエラーであるものとして、診断制御回路17に通知し、その旨の通知を受け取った診断制御回路17は、エラービット保持回路12に一時保持していたエラービット111を削除して、診断動作を終了する。   If no error is detected in the data error detection circuit 11, the diagnosis control circuit 17 notifies the diagnosis control circuit 17 that the error is a temporary error, and the diagnosis control circuit 17 that receives the notification notifies the error bit holding circuit. The error bit 111 temporarily held in 12 is deleted, and the diagnosis operation is terminated.

一方、データエラー検出回路11において、再度エラーを検出した場合は、エラー報告112によって、再度エラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。   On the other hand, when the data error detection circuit 11 detects the error again, the error report 112 reports to the diagnosis control circuit 17 that the error has been detected again. The diagnostic control circuit 17 uses the error bit comparison circuit 13 to compare the error bit 111 at this time with the error bit 121 previously held in the error bit holding circuit 12.

エラービット111とエラービット121とが不一致であった場合には、1回限りの一時的な障害と判断し、障害被疑部位はDIMM31Aの第1のRAM311のマージナルな障害と判断して、診断動作を終了する。   If the error bit 111 and the error bit 121 do not match, it is determined that the failure is a one-time temporary failure, and the suspected failure portion is determined to be a marginal failure in the first RAM 311 of the DIMM 31A. Exit.

一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、固定障害が発生しているものと判断して、次に、固定障害部位を切り分けるために、エラーが発生した部位を中心にした切り分けテスト動作に移行して、エラーが発生した同じDIMM31Aの第1のRAM311内において「アドレスX」とは異なる任意のアドレスに対してメモリ読み出し動作を行うことを診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。   On the other hand, if the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that a fixed failure has occurred, and then an error has occurred in order to isolate the fixed failure portion. Shift to the segmentation test operation centered on the part, and generate a diagnostic read command to perform a memory read operation for an arbitrary address different from “address X” in the first RAM 311 of the same DIMM 31A where the error has occurred The circuit 14 and the diagnostic read address generation circuit 16 are instructed.

診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、DIMM31Aの第1のRAM311内の「アドレスX」とは異なる任意のアドレス例えば「アドレスY」を算出し、診断読み出しコマンド生成回路14は、エラーが発生した際の同一のメモリ読み出しコマンドを生成して、エラーを検出した同じDIMM31Aの第1のRAM311内であって「アドレスX」とは異なる「アドレスY」からのメモリ読み出し動作を行うことをメモリ読み出し制御部2へ指示する。   The diagnostic read address generation circuit 16 refers to the memory read address 151 held in the read address holding circuit 15, and any address different from “address X” in the first RAM 311 of the DIMM 31 </ b> A, for example, “address Y”. The diagnostic read command generation circuit 14 generates the same memory read command when an error occurs, and is different from the “address X” in the first RAM 311 of the same DIMM 31A that detected the error. The memory read control unit 2 is instructed to perform a memory read operation from “address Y”.

診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22は、エラーが検出された時と同一のメモリ読み出しコマンド211、および、同一のDIMM31Aの第1のRAM311内であって「アドレスX」とは異なる「アドレスY」のメモリ読み出しアドレス221を生成して、メモリ部3のDIMM31Aの第1のRAM311内の「アドレスY」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31Aの第1のRAM311内の「アドレスY」から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。   The memory read command generation circuit 21 and the memory read address generation circuit 22 of the memory read control unit 2 that have received the instructions from the diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 of the diagnostic device 10 detect when an error is detected. The memory read command 211 and the memory read address 221 of the “address Y” different from the “address X” in the first RAM 311 of the same DIMM 31A are generated, and the DIMM 31A of the DIMM 31A of the memory unit 3 Data is read from “address Y” in the RAM 311 of 1 and output to the memory read data 33. Memory read data 33 read from “address Y” in the first RAM 311 of the DIMM 31 </ b> A of the memory unit 3 is input to the data error detection circuit 11 of the diagnostic device 10.

データエラー検出回路11において、エラーを検出しなかった場合は、その旨の通知を受け取った診断制御回路17は、障害被疑部位はDIMM31Aの第1のRAM311内の「アドレスX」固有の部位であるものと判断して、診断動作を終了する。   When the data error detection circuit 11 does not detect an error, the diagnosis control circuit 17 that has received a notification to that effect indicates that the suspected failure part is a part unique to “address X” in the first RAM 311 of the DIMM 31A. It judges that it is a thing, and a diagnostic operation is complete | finished.

一方、データエラー検出回路11において、エラーを検出した場合は、エラー報告112によって、先にエラーを検出した同一のDIMM31Aの第1のRAM311内であって「アドレスX」とは異なる「アドレスY」においてもエラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。   On the other hand, when an error is detected in the data error detection circuit 11, an “address Y” that is different from “address X” in the first RAM 311 of the same DIMM 31 </ b> A that previously detected the error is detected based on the error report 112. The fact that an error has been detected is also reported to the diagnostic control circuit 17. The diagnostic control circuit 17 uses the error bit comparison circuit 13 to compare the error bit 111 at this time with the error bit 121 previously held in the error bit holding circuit 12.

エラービット111とエラービット121とが不一致であった場合には、障害被疑部位はDIMM31Aの第1のRAM311内の「アドレスX」および「アドレスY」に共通するアドレス部分の固定障害であるものと判断して、診断動作を終了する。   If the error bit 111 and the error bit 121 do not match, the suspected fault is a fixed fault in the address part common to the “address X” and “address Y” in the first RAM 311 of the DIMM 31A. Judgment is made and the diagnosis operation is terminated.

一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、メモリ読み出しデータのビット位置に関する固定障害であるものと判断して、次に、メモリ読み出しデータ部分の切り分け用のテストとして、エラーが発生したDIMM31Aの第1のRAM311とは異なる第2のRAM312内の任意のアドレス例えば「アドレスZ」に対してメモリ読み出し動作を行うことを診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16に対して指示する。   On the other hand, when the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 determines that the failure is a fixed failure related to the bit position of the memory read data, and then uses the memory read data portion for the separation. As a test, the diagnostic read command generation circuit 14 and the diagnostic read address indicate that the memory read operation is performed for an arbitrary address in the second RAM 312 different from the first RAM 311 of the DIMM 31A in which an error has occurred, for example, “address Z”. The generation circuit 16 is instructed.

診断読み出しアドレス生成回路16は、読み出しアドレス保持回路15に保持しているメモリ読み出しアドレス151を参照して、エラーが発生したDIMM31Aの第1のRAM311とは異なる第2のRAM312内の任意のアドレス例えば「アドレスZ」を算出し、診断読み出しコマンド生成回路14は、エラーが発生した際の同一のメモリ読み出しコマンドを生成して、エラーが発生したDIMM31Aの第1のRAM311とは異なる第2のRAM312内の「アドレスZ」からのメモリ読み出し動作を行うことをメモリ読み出し制御部2へ指示する。   The diagnostic read address generation circuit 16 refers to the memory read address 151 held in the read address holding circuit 15, and any address in the second RAM 312 that is different from the first RAM 311 of the DIMM 31 </ b> A in which an error has occurred, for example, The “address Z” is calculated, and the diagnostic read command generation circuit 14 generates the same memory read command at the time of occurrence of the error, and in the second RAM 312 different from the first RAM 311 of the DIMM 31A in which the error has occurred. The memory read control unit 2 is instructed to perform a memory read operation from “address Z”.

診断装置10の診断読み出しコマンド生成回路14および診断読み出しアドレス生成回路16からの指示を受け取ったメモリ読み出し制御部2のメモリ読み出しコマンド生成回路21は、エラーが検出された時と同じ体系のメモリ読み出しコマンド211を生成する。また、メモリ読み出しアドレス生成回路22は、エラーが検出された時のDIMM31Aの第1のRAM311とは異なる第2のRAM312内であって任意のアドレスの「アドレスZ」のメモリ読み出しアドレス221を生成する。   The memory read command generation circuit 21 of the memory read control unit 2 that has received instructions from the diagnostic read command generation circuit 14 and the diagnostic read address generation circuit 16 of the diagnostic device 10 uses the same system of memory read commands as when an error was detected. 211 is generated. Further, the memory read address generation circuit 22 generates a memory read address 221 of “address Z” of an arbitrary address in the second RAM 312 different from the first RAM 311 of the DIMM 31A when an error is detected. .

したがって、メモリ読み出しコマンド生成回路21およびメモリ読み出しアドレス生成回路22により生成されたメモリ読み出しコマンド211およびメモリ読み出しアドレス221に基づいて、メモリ部3のDIMM31Aの第2のRAM312内の「アドレスZ」からデータを読み出してメモリ読み出しデータ33に出力する。メモリ部3のDIMM31Aの第2のRAM312内の「アドレスZ」から読み出されたメモリ読み出しデータ33は、診断装置10のデータエラー検出回路11に入力される。   Therefore, based on the memory read command 211 and the memory read address 221 generated by the memory read command generation circuit 21 and the memory read address generation circuit 22, the data from the “address Z” in the second RAM 312 of the DIMM 31 </ b> A in the memory unit 3 is stored. Is output to the memory read data 33. Memory read data 33 read from “address Z” in the second RAM 312 of the DIMM 31 </ b> A of the memory unit 3 is input to the data error detection circuit 11 of the diagnostic device 10.

データエラー検出回路11において、エラーを検出しなかった場合は、その旨の通知を受け取った診断制御回路17は、障害被疑部位はDIMM31Aの第1のRAM311に固有の部位であるものと判断して、診断動作を終了する。   If the data error detection circuit 11 does not detect an error, the diagnosis control circuit 17 that has received the notification to that effect determines that the suspected failure site is a site unique to the first RAM 311 of the DIMM 31A. The diagnostic operation is terminated.

一方、データエラー検出回路11において、エラーを検出した場合は、エラー報告112によって、先にエラーを検出したDIMM31Aの第1のRAM311とは異なる第2のRAM312においてもエラーを検出したことを、診断制御回路17に対して報告する。診断制御回路17は、エラービット比較回路13により、この時のエラービット111と、エラービット保持回路12に先に保持していたエラービット121とを比較する。   On the other hand, when the data error detection circuit 11 detects an error, it is diagnosed by the error report 112 that the error has been detected also in the second RAM 312 different from the first RAM 311 of the DIMM 31A that detected the error first. Report to the control circuit 17. The diagnostic control circuit 17 uses the error bit comparison circuit 13 to compare the error bit 111 at this time with the error bit 121 previously held in the error bit holding circuit 12.

エラービット111とエラービット121とが不一致であった場合には、障害被疑部位は、DIMM31Aの第1のRAM311の「アドレスX」、「アドレスY」と第2のRAM312の「アドレスZ」とに共通する部位の固定障害であるものと判断して、診断動作を終了する。   If the error bit 111 and the error bit 121 do not match, the suspected failure part is assigned to “address X” and “address Y” of the first RAM 311 of the DIMM 31A and “address Z” of the second RAM 312. The diagnosis operation is terminated by determining that the common part is a fixed failure.

一方、エラービット111とエラービット121とが一致した場合は、診断制御回路17は、障害被疑部位は、DIMM31Aの第1のRAM311と第2のRAM312とに共通なメモリ読み出しデータのビット位置に関する固定障害であるものと判断して、診断動作を終了する。   On the other hand, if the error bit 111 and the error bit 121 match, the diagnosis control circuit 17 indicates that the suspected failure part is fixed regarding the bit position of the memory read data common to the first RAM 311 and the second RAM 312 of the DIMM 31A. The diagnosis operation is terminated by determining that it is a failure.

なお、以上の説明においては、エラービット111とエラービット121とが不一致であった場合、直ちに、障害被疑部位を特定するようにしているが、前述した図1の実施形態の場合と同様、さらに障害部位を切り分けるための診断用のメモリ読み出し動作を追加して、異なるアドレスにおいてエラーが検出されなくなるか、あるいは、同一のエラービットが検出されるまで、診断用の切り分けテストを繰り返すようにして、障害被疑部位のより正確な切り分けを行うようにしても良い。   In the above description, if the error bit 111 and the error bit 121 do not match, the suspected fault site is immediately identified. However, as in the above-described embodiment of FIG. Add a memory read operation for diagnosis to isolate the faulty part and repeat the diagnosis isolation test until no error is detected at different addresses or until the same error bit is detected, You may make it perform more exact isolation | separation of a failure suspected site | part.

また、診断装置10の診断読み出しコマンド生成回路14において、診断用のメモリ読み出しコマンドを生成する際に、エラー検出時と同じコマンド体系のメモリ読み出しコマンドを生成するようにしているが、前述した図1の実施形態の場合と同様、メモリ読み出しコマンド生成回路21からのエラー検出時のメモリ読み出しコマンド211を一時保持する保持回路をさらに備え、メモリ読み出しコマンド系回路部の障害の有無を切り分けるために、エラー検出時とは異なるコマンド体系のメモリ読み出しコマンドも切り分けテスト用として追加して生成するようにしても良い。   Further, when the diagnostic read command generation circuit 14 of the diagnostic apparatus 10 generates a memory read command for diagnosis, a memory read command having the same command system as that at the time of error detection is generated. As in the case of the embodiment, the memory read command generation circuit 21 further includes a holding circuit that temporarily holds the memory read command 211 when an error is detected, and an error is detected in order to determine whether there is a failure in the memory read command circuit unit. A memory read command having a command system different from that at the time of detection may be additionally generated for the separation test.

以上のように、前述した図1の実施形態の場合とメモリ部の構成が異なる場合であっても、図1の実施形態の場合と同様、メモリ部3Aの障害被疑部位を迅速かつ正確に特定することができる。   As described above, even in the case where the configuration of the memory unit is different from the case of the above-described embodiment of FIG. 1, as in the case of the embodiment of FIG. can do.

以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。   The configuration of the preferred embodiment of the present invention has been described above. However, it should be noted that such embodiments are merely examples of the present invention and do not limit the present invention in any way. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention.

1 診断メモリ読み出し制御部
2 メモリ読み出し制御部
3 メモリ部
3A メモリ部
10 診断装置
11 データエラー検出回路
12 エラービット保持回路
13 エラービット比較回路
14 診断読み出しコマンド生成回路
15 読み出しアドレス保持回路
16 診断読み出しアドレス生成回路
17 診断制御回路
20 入力部
30 出力部
21 メモリ読み出しコマンド生成回路
22 メモリ読み出しアドレス生成回路
31 DIMM(第1メモリモジュール)
31A DIMM
32 DIMM(第2メモリモジュール)
33 メモリ読み出しデータ
100 コンピュータシステム
100A コンピュータシステム
111 エラービット
112 エラー報告
121 エラービット
131 比較結果
151 メモリ読み出しアドレス
211 メモリ読み出しコマンド
212 メモリ読み出しコマンド
221 メモリ読み出しアドレス
311 RAM
312 RAM
321 RAM
DESCRIPTION OF SYMBOLS 1 Diagnostic memory read control part 2 Memory read control part 3 Memory part 3A Memory part 10 Diagnostic apparatus 11 Data error detection circuit 12 Error bit holding circuit 13 Error bit comparison circuit 14 Diagnostic read command generation circuit 15 Read address holding circuit 16 Diagnostic read address Generation circuit 17 Diagnostic control circuit 20 Input unit 30 Output unit 21 Memory read command generation circuit 22 Memory read address generation circuit 31 DIMM (first memory module)
31A DIMM
32 DIMM (second memory module)
33 Memory read data 100 Computer system 100A Computer system 111 Error bit 112 Error report 121 Error bit 131 Comparison result 151 Memory read address 211 Memory read command 212 Memory read command 221 Memory read address 311 RAM
312 RAM
321 RAM

Claims (7)

コンピュータシステムのメモリ部にアクセスしてエラーが発生した際に、エラーが発生した障害被疑部位を特定する診断装置であって、エラー発生時のメモリ読み出しアドレスおよびメモリ読み出しデータのエラービットを一時的に保持する保持手段と、エラー発生時の同一メモリ読み出しアドレスに再度アクセスしてリトライする手段とを少なくとも備え、リトライ結果として、再度同一のエラービットが発生するか否かに基づいて、固定障害か否かを判別し、固定障害と判別した場合、前記保持手段に保持されているエラー発生時の前記メモリ読み出しアドレスおよび前記メモリ読み出しデータのエラービットを参照して得られるエラーが発生した部位を中心にして切り分けテストを行うことにより、障害被疑部位を特定する手段を備えていることを特徴とする診断装置。   A diagnostic device that identifies a suspected failure site when an error occurs when accessing a memory unit of a computer system, and temporarily stores an error bit of a memory read address and a memory read data when the error occurs A holding means for holding, and a means for re-accessing and retrying the same memory read address at the time of error occurrence, and whether or not a fixed failure is determined based on whether or not the same error bit occurs again as a retry result If it is determined that the failure is a fixed failure, the error is obtained by referring to the memory read address and the error bit of the memory read data when the error is held in the holding means. A means to identify the suspected failure site by performing a carving test Diagnostic apparatus characterized by there. 固定障害と判別した場合にエラーが発生した部位を中心にして切り分けテストを行うことにより障害被疑部位を特定する前記手段として、エラー発生時の前記メモリ部の同一メモリモジュール内の異なるアドレス、または、エラー発生時の前記メモリ部の同一メモリモジュール内に複数個のRAM(Random Access Memory)が存在する場合エラー発生時のRAMとは異なるRAM内の任意のアドレス、または、エラー発生時の前記メモリ部に複数個のメモリモジュールが存在する場合エラー発生時のメモリモジュールとは異なるメモリモジュール内の任意のアドレス、のいずれか1ないし複数に対して診断用のアクセスを行い、エラー発生時のエラービットと同一のエラービットが発生するか否かに基づいて、障害被疑部位を特定することを特徴とする請求項1に記載の診断装置。   As the means for identifying the suspected failure part by performing a separation test centering on the part where the error has occurred when determined as a fixed failure, different addresses in the same memory module of the memory unit at the time of the error, or When a plurality of RAMs (Random Access Memory) exist in the same memory module of the memory unit at the time of error occurrence Arbitrary address in RAM different from the RAM at the time of error occurrence or the memory unit at the time of error occurrence When there is a plurality of memory modules, diagnostic access is made to any one or more addresses in the memory module different from the memory module at the time of error occurrence, and the error bit at the time of error occurrence Based on whether or not the same error bit occurs The diagnostic device according to claim 1. エラー発生時のメモリ読み出しコマンドを一時的に保持する保持手段をさらに備え、固定障害と判別した場合にエラーが発生した部位を中心にして切り分けテストを行うことにより障害被疑部位を特定する前記手段として、エラー発生時のメモリ読み出しコマンドと同一のメモリ読み出しコマンド、または、エラー発生時のメモリ読み出しコマンドとは異なるコマンド体系からなるメモリ読み出しコマンド、のいずれかまたは双方を用いて、エラー発生時の前記メモリ部に対して診断用のアクセスを行い、エラー発生時のエラービットと同一のエラービットが発生するか否かに基づいて、障害被疑部位を特定することを特徴とする請求項1または2に記載の診断装置。   As a means for identifying a suspected faulty part by further comprising a holding means for temporarily holding a memory read command at the time of an error, and performing a separation test centering on the part where the error has occurred when it is determined as a fixed fault The memory at the time of error occurrence using either or both of the memory read command that is the same as the memory read command at the time of error occurrence or the memory read command having a command system different from the memory read command at the time of error occurrence 3. The diagnosis suspected part is accessed, and the suspected failure part is specified based on whether or not an error bit identical to the error bit at the time of occurrence of the error occurs. Diagnostic equipment. コンピュータシステムのメモリ部にアクセスしてエラーが発生した際に、エラーが発生した障害被疑部位を特定する診断方法であって、エラー発生時のメモリ読み出しアドレスおよびメモリ読み出しデータのエラービットを一時的に保持し、エラー発生時の同一メモリ読み出しアドレスに再度アクセスしてリトライした結果、再度同一のエラービットが発生するか否かに基づいて、固定障害か否かを判別し、固定障害と判別した場合に、一時的に保持しているエラー発生時の前記メモリ読み出しアドレスおよび前記メモリ読み出しデータのエラービットを参照して得られるエラーが発生した部位を中心にして切り分けテストを行うことにより、障害被疑部位を特定することを特徴とする診断方法。   A diagnostic method for identifying a suspected failure location when an error occurs by accessing a memory unit of a computer system, and temporarily stores an error bit of a memory read address and memory read data at the time of the error occurrence When it is determined that it is a fixed failure based on whether the same error bit occurs again as a result of retrying after holding the same memory read address at the time of error and retrying The failure suspected part is obtained by performing a separation test centering on the part where the error is obtained by referring to the memory read address and the error bit of the memory read data when the error is temporarily held. A diagnostic method characterized by specifying. 固定障害と判別した場合にエラーが発生した部位を中心にして切り分けテストを行うことにより障害被疑部位を特定する際に、エラー発生時の前記メモリ部の同一メモリモジュール内の異なるアドレス、または、エラー発生時の前記メモリ部の同一メモリモジュール内に複数個のRAM(Random Access Memory)が存在する場合エラー発生時のRAMとは異なるRAM内の任意のアドレス、または、エラー発生時の前記メモリ部に複数個のメモリモジュールが存在する場合エラー発生時のメモリモジュールとは異なるメモリモジュール内の任意のアドレス、のいずれか1ないし複数に対して診断用のアクセスを行い、エラー発生時のエラービットと同一のエラービットが発生するか否かに基づいて、障害被疑部位を特定することを特徴とする請求項4に記載の診断方法。   When identifying a suspected failure location by performing a separation test centering on the location where the error occurred when it is determined as a fixed failure, a different address in the same memory module of the memory unit at the time of the error or an error When a plurality of RAMs (Random Access Memory) exist in the same memory module of the memory unit at the time of occurrence, an arbitrary address in the RAM different from the RAM at the time of error occurrence or the memory unit at the time of error occurrence When there are multiple memory modules Diagnostic access is made to any one or more addresses in the memory module that are different from the memory module at the time of error occurrence, and the same as the error bit at the time of error occurrence A failure suspicious part is specified based on whether or not an error bit is generated. 4. The diagnostic method according to 4. エラー発生時のメモリ読み出しコマンドをさらに一時的に保持し、固定障害と判別した場合にエラーが発生した部位を中心にして切り分けテストを行うことにより障害被疑部位を特定する際に、エラー発生時のメモリ読み出しコマンドと同一のメモリ読み出しコマンド、または、エラー発生時のメモリ読み出しコマンドとは異なるコマンド体系からなるメモリ読み出しコマンド、のいずれかまたは双方を用いて、エラー発生時の前記メモリ部に対して診断用のアクセスを行い、エラー発生時のエラービットと同一のエラービットが発生するか否かに基づいて、障害被疑部位を特定することを特徴とする請求項4または5に記載の診断方法。   The memory read command at the time of error occurrence is further temporarily stored, and when it is determined that it is a fixed failure, when the failure is identified by performing the isolation test centered on the location where the error occurred, Diagnose the memory unit when an error occurs using either or both of the memory read command that is the same as the memory read command or a memory read command that has a different command system from the memory read command when an error occurs 6. The diagnosis method according to claim 4 or 5, wherein a fault suspected part is specified based on whether or not an error bit identical to the error bit at the time of occurrence of the error is generated. 請求項4ないし6のいずれかに記載の診断方法を、コンピュータによって実行可能なプログラムとして実施していることを特徴とする診断プログラム。   7. A diagnostic program, wherein the diagnostic method according to claim 4 is implemented as a program executable by a computer.
JP2011175241A 2011-08-10 2011-08-10 Diagnostic device, diagnostic method, and diagnostic program diagnostic method Expired - Fee Related JP5545771B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011175241A JP5545771B2 (en) 2011-08-10 2011-08-10 Diagnostic device, diagnostic method, and diagnostic program diagnostic method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011175241A JP5545771B2 (en) 2011-08-10 2011-08-10 Diagnostic device, diagnostic method, and diagnostic program diagnostic method

Publications (2)

Publication Number Publication Date
JP2013037631A JP2013037631A (en) 2013-02-21
JP5545771B2 true JP5545771B2 (en) 2014-07-09

Family

ID=47887172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011175241A Expired - Fee Related JP5545771B2 (en) 2011-08-10 2011-08-10 Diagnostic device, diagnostic method, and diagnostic program diagnostic method

Country Status (1)

Country Link
JP (1) JP5545771B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06480Y2 (en) 1988-08-20 1994-01-05 由利ロール株式会社 Heat resistant cotton roller

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6070374B2 (en) * 2013-03-29 2017-02-01 富士通株式会社 Information processing apparatus, memory test program, and memory test method
KR102170857B1 (en) 2013-08-19 2020-10-29 삼성전자주식회사 Driving method of nonvolatile memory device using variable resistive element
US10204003B2 (en) 2014-08-27 2019-02-12 Hitachi, Ltd. Memory device and storage apparatus
JP2019133484A (en) * 2018-02-01 2019-08-08 Necプラットフォームズ株式会社 Information processing apparatus, information processing method, information processing program, control apparatus, and system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5112733A (en) * 1974-07-23 1976-01-31 Hitachi Ltd
JPS5694598A (en) * 1979-12-27 1981-07-31 Fujitsu Ltd Memory error correction control system
JPS6027425B2 (en) * 1979-12-27 1985-06-28 富士通株式会社 Hard error detection method for memory devices
JPH0690880B2 (en) * 1985-05-20 1994-11-14 富士通株式会社 Error address display method
JPH04115339A (en) * 1990-09-05 1992-04-16 Koufu Nippon Denki Kk Memory error processing system
JPH04120642A (en) * 1990-09-11 1992-04-21 Nec Ibaraki Ltd System for detecting fault of ram
JPH05210597A (en) * 1992-01-30 1993-08-20 Koufu Nippon Denki Kk Patrol circuit for storage device
JPH09218798A (en) * 1996-02-09 1997-08-19 Fujitsu Ltd Diagnostic method and electronic device for intermittent failure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06480Y2 (en) 1988-08-20 1994-01-05 由利ロール株式会社 Heat resistant cotton roller

Also Published As

Publication number Publication date
JP2013037631A (en) 2013-02-21

Similar Documents

Publication Publication Date Title
US20230114921A1 (en) Memory Fault Map for an Accelerated Neural Network
CN102135925B (en) Method and device for detecting error check and correcting memory
JP5545771B2 (en) Diagnostic device, diagnostic method, and diagnostic program diagnostic method
KR102131337B1 (en) Cache memory with fault tolerance
JP2006146920A (en) Method and apparatus for classifying memory errors
US9842044B2 (en) Commit sensitive tests
CN117373525A (en) ECC function test method and device, electronic equipment and storage medium
CN102591762B (en) Self-diagnosis PLC (programmable logic controller) and self-diagnosis PLC storage chip method
KR101736230B1 (en) System and method for quantifying the fault detection rate
CN100446129C (en) Method and system for memory fault testing
US20090265592A1 (en) Memory device and test method thereof
US20080082874A1 (en) FBM generation device and FBM generation method
KR20170060297A (en) Semiconductor device and semiconductor system with the same
US8739130B2 (en) Quality assurance testing
JP2019160116A (en) Information processing device, test control method, and test control program
CN113889176A (en) Test method, device, equipment and storage medium for memory cell of DDR chip
JP4692835B2 (en) Semiconductor test system
JP4985462B2 (en) Integrated circuit, integrated circuit operation test method, and operation test program
CN116913364B (en) Flash memory read interference test method and system, electronic equipment, storage media
JP2008084080A (en) Failure information storage system, service processor, failure information storage method, and program
CN113407372B (en) A computer system memory detection method and system independent of operating system
TW201928981A (en) System for testing whole memory and method thereof
KR20000000990A (en) Error detecting apparatus
JP2008269115A (en) Memory check device and memory check method
JP4411197B2 (en) Loop fault detection apparatus and method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5545771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees