Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5564804B2 - 疑似障害発生装置 - Google Patents
[go: Go Back, main page]

JP5564804B2 - 疑似障害発生装置 - Google Patents

疑似障害発生装置 Download PDF

Info

Publication number
JP5564804B2
JP5564804B2 JP2009054438A JP2009054438A JP5564804B2 JP 5564804 B2 JP5564804 B2 JP 5564804B2 JP 2009054438 A JP2009054438 A JP 2009054438A JP 2009054438 A JP2009054438 A JP 2009054438A JP 5564804 B2 JP5564804 B2 JP 5564804B2
Authority
JP
Japan
Prior art keywords
failure
unit
pseudo
information
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009054438A
Other languages
English (en)
Other versions
JP2010211344A (ja
Inventor
雄一 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009054438A priority Critical patent/JP5564804B2/ja
Publication of JP2010211344A publication Critical patent/JP2010211344A/ja
Application granted granted Critical
Publication of JP5564804B2 publication Critical patent/JP5564804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明は、複数のユニットを備える電子機器に疑似的に障害を発生させる疑似障害発生装置に関する。
ユニット(特定の機能を有する部分、例えば、制御回路部、及び、接続インターフェース部等)を備える電子機器(例えば、通信装置等)に適用され、ユニットに疑似的に障害を発生させる疑似障害発生装置が知られている。
この種の疑似障害発生装置の一つとして、特許文献1に記載の疑似障害発生装置は、経過時間を表す設定値を受け付ける。そして、疑似障害発生装置は、設定値を受け付けた時点から経過時間が経過した時点にて、ユニットが備えるレジスタに記憶されている値を、障害の発生を表す所定の値に設定することによりユニットに疑似的に障害を発生させる。
これによれば、1つのユニットに障害が発生したことを電子機器が検出した状況を再現(模擬)することができる。この結果、例えば、ユニットに障害が発生した場合にその障害に応じた処理を行うように構成された電子機器の作動を試験(検査)することができる。
特開平3−184134号公報
ところで、例えば、互いに信号を送受信する第1のユニット及び第2のユニットを備えるとともに、第2のユニットが第1のユニットと信号を送受信できない場合に第2のユニットに障害が発生したと検出するように電子機器が構成される場合がある。
この場合、電子機器は、第1のユニットに障害が発生すると、先ず、第1のユニットに障害が発生したと検出する。その後、電子機器は、第2のユニットが第1のユニットと信号を送受信できないことを検出すると、第2のユニットにも障害が発生したと検出する。即ち、この電子機器は、第1のユニットに障害が発生した場合に、第1のユニットに障害が発生したと検出し、その後、第2のユニットにも障害が発生したと検出する。
ところで、上記疑似障害発生装置によれば、擬似的に障害を発生させるタイミングをユニット毎に設定することができない。従って、上記疑似障害発生装置を、複数のユニットを備える電子機器に適用しても、上述したように異なるタイミングにて複数のユニットに障害が発生したことを電子機器が検出する状況を再現することができないという問題があった。
このため、本発明の目的は、上述した課題である「異なるタイミングにて複数のユニットに障害が発生したことを電子機器が検出する状況を再現することができないこと」を解決することが可能な疑似障害発生装置を提供することにある。
かかる目的を達成するため本発明の一形態である疑似障害発生装置は、複数のユニットを備える電子機器に適用される。
更に、上記疑似障害発生装置は、
上記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を備える。
また、本発明の他の形態である疑似障害発生システムは、複数のユニットを備える電子機器と、当該電子機器に適用される疑似障害発生装置と、を含む。
更に、上記疑似障害発生装置は、
上記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を備える。
また、本発明の他の形態である疑似障害発生方法は、複数のユニットを備える電子機器に適用される。
更に、上記疑似障害発生方法は、
上記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生工程を含む。
また、本発明の他の形態であるプログラムは、
複数のユニットを備える電子機器に適用される疑似障害発生装置に、
上記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を実現させるためのプログラムである。
本発明は、以上のように構成されることにより、任意のタイミングにて複数のユニットに障害が発生したことを電子機器が検出する状況を再現することができる。
本発明の実施形態に係る疑似障害発生システムの概略構成を表す図である。 本発明の実施形態の変形例に係る疑似障害発生装置の概略構成を表す図である。
本発明の一形態である疑似障害発生装置は、複数のユニットを備える電子機器に適用される。
更に、上記疑似障害発生装置は、
上記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を備える。
これによれば、疑似障害発生装置は、擬似的に障害を発生させるタイミングをユニット毎に設定することができる。この結果、任意のタイミングにて複数のユニットに障害が発生したことを電子機器が検出する状況を再現することができる。
この場合、上記疑似障害発生手段は、上記ユニットが備えるレジスタに記憶されている値を、障害が発生している旨を表す所定の障害検出値に設定することにより、当該ユニットに疑似的に障害を発生させるように構成されることが好適である。
これによれば、ユニットに疑似的に障害を発生させることを容易に実現することができる。
この場合、上記タイミング情報は、経過時間を表す情報であり、
上記疑似障害発生手段は、
上記障害発生情報を受け付けた時点から経過した時間を計測する時間計測手段を含むとともに、当該時間計測手段により計測された時間が、上記受け付けた障害発生情報に含まれるタイミング情報が表す経過時間に到達した時点にて、当該障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させるように構成されることが好適である。
この場合、上記ユニットは、当該ユニットが備える上記レジスタに記憶されている値が、上記障害検出値である場合、当該ユニットに障害が発生している旨を表す障害発生通知を出力するように構成されることが好適である。
この場合、上記電子機器は、上記出力された障害発生通知を受け付けるとともに、当該受け付けた障害発生通知と、当該障害発生通知を受け付けた時点を表す通知受付時点情報と、を対応付けて記憶する通知記憶手段を備えることが好適である。
これによれば、電子機器は、記憶されている障害発生通知及び通知受付時点情報に基づいて、実際に障害が発生したユニットを特定することができる。これにより、電子機器は、その障害に応じた適切な処理を行うことができる。
また、本発明の他の形態である疑似障害発生システムは、複数のユニットを備える電子機器と、当該電子機器に適用される疑似障害発生装置と、を含む。
更に、上記疑似障害発生装置は、
上記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を備える。
この場合、上記疑似障害発生手段は、上記ユニットが備えるレジスタに記憶されている値を、障害が発生している旨を表す所定の障害検出値に設定することにより、当該ユニットに疑似的に障害を発生させるように構成されることが好適である。
この場合、上記タイミング情報は、経過時間を表す情報であり、
上記疑似障害発生手段は、
上記障害発生情報を受け付けた時点から経過した時間を計測する時間計測手段を含むとともに、当該時間計測手段により計測された時間が、上記受け付けた障害発生情報に含まれるタイミング情報が表す経過時間に到達した時点にて、当該障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させるように構成されることが好適である。
また、本発明の他の形態である疑似障害発生方法は、複数のユニットを備える電子機器に適用される。
更に、上記疑似障害発生方法は、
上記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生工程を含む。
この場合、上記疑似障害発生工程は、上記ユニットが備えるレジスタに記憶されている値を、障害が発生している旨を表す所定の障害検出値に設定することにより、当該ユニットに疑似的に障害を発生させるように構成されることが好適である。
この場合、上記タイミング情報は、経過時間を表す情報であり、
上記疑似障害発生工程は、
上記障害発生情報を受け付けた時点から経過した時間を計測するとともに、当該計測された時間が、上記受け付けた障害発生情報に含まれるタイミング情報が表す経過時間に到達した時点にて、当該障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させるように構成されることが好適である。
また、本発明の他の形態であるプログラムは、
複数のユニットを備える電子機器に適用される疑似障害発生装置に、
上記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を実現させるためのプログラムである。
この場合、上記疑似障害発生手段は、上記ユニットが備えるレジスタに記憶されている値を、障害が発生している旨を表す所定の障害検出値に設定することにより、当該ユニットに疑似的に障害を発生させるように構成されることが好適である。
この場合、上記タイミング情報は、経過時間を表す情報であり、
上記疑似障害発生手段は、
上記障害発生情報を受け付けた時点から経過した時間を計測する時間計測手段を含むとともに、当該時間計測手段により計測された時間が、上記受け付けた障害発生情報に含まれるタイミング情報が表す経過時間に到達した時点にて、当該障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させるように構成されることが好適である。
上述した構成を有する、疑似障害発生システム、疑似障害発生方法、又は、プログラム、の発明であっても、上記疑似障害発生装置と同様の作用を有するために、上述した本発明の目的を達成することができる。
以下、本発明に係る、疑似障害発生装置、疑似障害発生システム、疑似障害発生方法、及び、プログラム、の実施形態について図1〜図2を参照しながら説明する。
<実施形態>
(構成)
図1に示したように、実施形態に係る疑似障害発生システム1は、電子機器と、その電子機器に適用される疑似障害発生装置と、を含む。本例では、電子機器は、接続された複数の外部装置の1つから受信した情報を他の外部装置へ送信する通信装置である。
電子機器は、制御部(疑似障害発生手段)11と、エラー処理部12と、ユニットとしてのLAN(Local Area Network)コントローラ部13と、ユニットとしてのL2SW(Layer 2 Switch)部14と、ユニットとしての第1のインターフェース部15と、ユニットとしての第2のインターフェース部16と、を備える。即ち、電子機器は、複数のユニットを備えている、と言うことができる。
なお、制御部11、エラー処理部12、LANコントローラ部13、L2SW部14、第1のインターフェース部15、及び、第2のインターフェース部16は、バスを介して、互いに通信可能に接続されている。
第1のインターフェース部15には、第1の外部装置(例えば、情報処理装置、又は、通信装置等)が接続されている。第1のインターフェース部15は、障害検出可否値を記憶するレジスタ15aを備える。障害検出可否値は、障害が発生していない旨を表す値、又は、障害が発生している旨を表す値(障害検出値)に設定される。第1のインターフェース部15は、レジスタ15aに記憶されている障害検出可否値が、障害検出値である場合、第1のインターフェース部15に障害が発生している旨を表す障害発生通知を出力する。
第2のインターフェース部16は、第1のインターフェース部15と同様の構成を有する。第2のインターフェース部16には、第2の外部装置(例えば、情報処理装置、又は、通信装置等)が接続されている。
第2のインターフェース部16は、レジスタ15aと同様のレジスタ16aを備える。第2のインターフェース部16は、第1のインターフェース部15と同様に、レジスタ16aに記憶されている障害検出可否値が、障害検出値である場合、第2のインターフェース部16に障害が発生している旨を表す障害発生通知を出力する。
L2SW部14は、第1のインターフェース部15と第2のインターフェース部16とが互いに情報を送受信可能な状態に電子機器の状態を設定する。L2SW部14は、レジスタ15aと同様のレジスタ14aを備える。L2SW部14は、第1のインターフェース部15と同様に、レジスタ14aに記憶されている障害検出可否値が、障害検出値である場合、L2SW部14に障害が発生している旨を表す障害発生通知を出力する。
LANコントローラ部13は、インターフェース部(第1のインターフェース部15又は第2のインターフェース部16)により外部装置(第1の外部装置又は第2の外部装置)から受信された情報に基づいて、その情報を送信するためのインターフェース部を特定する。LANコントローラ部13は、その受信された情報を、特定したインターフェース部へ出力する。
LANコントローラ部13は、レジスタ15aと同様のレジスタ13aを備える。LANコントローラ部13は、第1のインターフェース部15と同様に、レジスタ13aに記憶されている障害検出可否値が、障害検出値である場合、LANコントローラ部13に障害が発生している旨を表す障害発生通知を出力する。
制御部11は、図示しない中央処理装置(CPU;Central Processing Unit)、及び、記憶装置(メモリ)を備える。制御部11は、記憶装置に記憶されているプログラムをCPUが実行することにより、下記の機能を実現するように構成されている。なお、本明細書において、制御部11は、障害発生装置とも呼ばれる。
また、制御部11は、タイマ(時間計測手段)11aを備える。
タイマ11aは、制御部11が障害発生情報を受け付けた時点から経過した時間を計測する。ここで、障害発生情報は、ユニット13〜16を特定するためのユニット特定情報(本例では、ユニット13〜16が備えるレジスタ13a〜16aに記憶されている障害検出可否値のアドレスを表す情報)と、障害を発生させるタイミングを表すタイミング情報と、を含む。タイミング情報は、経過時間を表す情報である。
制御部11は、ユーザにより予め設定された障害発生情報を記憶装置に記憶している。制御部11は、記憶されている障害発生情報を読み出すことにより、読み出した障害発生情報を受け付ける。なお、制御部11は、ユーザにより入力された障害発生情報を受け付けるように構成されていてもよい。
制御部11は、受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニット13〜16に疑似的に障害を発生させる。
具体的には、制御部11は、タイマ11aにより計測された時間が、受け付けた障害発生情報に含まれるタイミング情報が表す経過時間に到達した時点にて、当該障害発生情報に含まれるユニット特定情報により特定されるユニット13〜16が備えるレジスタ13a〜16aに記憶されている障害検出可否値を障害検出値に設定する。これにより、そのユニット13〜16に疑似的に障害を発生させる。
エラー処理部12は、論理回路を変更可能な集積回路であるプログラマブルロジックデバイス(本例では、FPGA(Field Programmable Gate Array))により構成される。
エラー処理部12は、情報を記憶するレジスタ(通知記憶手段)12aを備える。エラー処理部12は、各ユニット13〜16から出力された障害発生通知を受け付ける。エラー処理部12は、受け付けた障害発生通知と、当該障害発生通知を受け付けた時点を表す通知受付時点情報と、を対応付けてレジスタ12aに記憶させる。
エラー処理部12は、レジスタ12aに記憶されている障害発生通知及び通知受付時点情報に基づいて、実際に障害が発生しているユニットを特定する。そして、エラー処理部12は、特定したユニットに応じて予め設定された障害対応処理を行う。エラー処理部12は、障害対応処理の実行が完了すると、その旨を表す障害処理完了通知を制御部11へ送信する。
制御部11は、障害処理完了通知をエラー処理部12から受信すると、レジスタ12aに記憶されている障害発生通知及び通知受付時点情報を読み出し、読み出した障害発生通知及び通知受付時点情報と、上記障害発生情報に応じて予め設定された期待値と、を照合する。そして、制御部11は、その照合結果を表す情報を出力する。
(作動)
次に、上記のように構成された疑似障害発生システム1の作動について具体的に説明する。
いま、第1の障害発生情報及び第2の障害発生情報からなる2つの障害発生情報が制御部11の記憶装置に記憶されている場合を想定して説明を続ける。第1の障害発生情報は、L2SW14を特定するためのユニット特定情報と、経過時間としての0ミリ秒を表すタイミング情報と、を含む。第2の障害発生情報は、第1のインターフェース部15を特定するためのユニット特定情報と、経過時間としての50ミリ秒を表すタイミング情報と、を含む。
この場合、ユーザの指示に応じて、制御部11は、記憶装置に記憶されている障害発生情報を読み出すことにより、読み出した2つの障害発生情報を受け付ける。
次いで、制御部11は、障害発生情報を受け付けた時点から経過した時間をタイマ11aに計測させる。そして、制御部11は、タイマ11aにより計測された時間が、受け付けた障害発生情報に含まれるタイミング情報が表す経過時間に到達するまで待機する。
上記仮定に従えば、障害発生情報を受け付けた時点にて、タイマ11aにより計測された時間が、第1の障害発生情報に含まれるタイミング情報が表す経過時間(0ミリ秒)に到達している。従って、制御部11は、第1の障害発生情報に含まれるユニット特定情報により特定されるユニット(L2SW部14)が備えるレジスタ14aに記憶されている障害検出可否値を障害検出値に設定する(疑似障害発生工程)。これにより、L2SW部14に疑似的に障害を発生させる。
その結果、L2SW部14は、L2SW部14に障害が発生している旨を表す障害発生通知を出力する。これにより、エラー処理部12は、L2SW部14から出力された障害発生通知を受け付ける。エラー処理部12は、受け付けた障害発生通知と、当該障害発生通知を受け付けた時点を表す通知受付時点情報と、を対応付けてレジスタ12aに記憶させる。
そして、更に、50ミリ秒が経過した時点になると、タイマ11aにより計測された時間が、第2の障害発生情報に含まれるタイミング情報が表す経過時間(50ミリ秒)に到達する。従って、制御部11は、第2の障害発生情報に含まれるユニット特定情報により特定されるユニット(第1のインターフェース部15)が備えるレジスタ15aに記憶されている障害検出可否値を障害検出値に設定する(疑似障害発生工程)。これにより、第1のインターフェース部15に疑似的に障害を発生させる。
その結果、第1のインターフェース部15は、第1のインターフェース部15に障害が発生している旨を表す障害発生通知を出力する。これにより、エラー処理部12は、第1のインターフェース部15から出力された障害発生通知を受け付ける。エラー処理部12は、受け付けた障害発生通知と、当該障害発生通知を受け付けた時点を表す通知受付時点情報と、を対応付けてレジスタ12aに記憶させる。
その後、エラー処理部12は、レジスタ12aに記憶されている障害発生通知及び通知受付時点情報に基づいて、実際に障害が発生しているユニットを特定する。ここでは、エラー処理部12は、障害が発生しているユニットとしてL2SW部14を特定する。そして、エラー処理部12は、特定したユニット14に応じて予め設定された障害対応処理を行う。エラー処理部12は、障害対応処理の実行が完了すると、その旨を表す障害処理完了通知を制御部11へ送信する。
そして、制御部11は、障害処理完了通知をエラー処理部12から受信すると、レジスタ12aに記憶されている障害発生通知及び通知受付時点情報を読み出し、読み出した障害発生通知及び通知受付時点情報と、上記障害発生情報に応じて予め設定された期待値と、を照合する。そして、制御部11は、その照合結果を表す情報を出力する。
以上、説明したように、本発明による疑似障害発生システムの実施形態によれば、疑似障害発生装置としての制御部11は、擬似的に障害を発生させるタイミングをユニット毎に設定することができる。この結果、任意のタイミングにて複数のユニットに障害が発生したことを電子機器が検出する状況を再現することができる。
また、上記実施形態において、制御部11は、ユニット13〜16が備えるレジスタ13a〜16aに記憶されている障害検出可否値を、障害検出値に設定することにより、当該ユニット13〜16に疑似的に障害を発生させるように構成されている。
これによれば、ユニット13〜16に疑似的に障害を発生させることを容易に実現することができる。
更に、上記実施形態において、エラー処理部12は、ユニット13〜16により出力された障害発生通知を受け付けるとともに、当該受け付けた障害発生通知と、当該障害発生通知を受け付けた時点を表す通知受付時点情報と、を対応付けて記憶するように構成されている。
これによれば、電子機器は、記憶されている障害発生通知及び通知受付時点情報に基づいて、実際に障害が発生したユニットを特定することができる。これにより、電子機器は、その障害に応じた適切な処理を行うことができる。
なお、本発明は上記実施形態に限定されることはなく、本発明の範囲内において種々の変形例を採用することができる。例えば、上記実施形態においては、電子機器が備えるユニットの数は、4つであったが、2つ又は3つであってもよく、5つ以上であってもよい。
また、図2に示したように、上記実施形態の変形例に係る疑似障害発生装置110は、複数のユニット101,102,…を備える電子機器100に適用される。
疑似障害発生装置110は、ユニット101,102,…を特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、を含む障害発生情報を受け付ける。
疑似障害発生装置110は、受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる。
この変形例によっても、上記実施形態と同様に、任意のタイミングにて複数のユニット101,102,…に障害が発生したことを電子機器100が検出する状況を再現することができる。
なお、上記実施形態において疑似障害発生装置の各機能は、CPUがプログラム(ソフトウェア)を実行することにより実現されていたが、回路等のハードウェアにより実現されていてもよい。
また、上記実施形態の他の変形例として、上述した実施形態及び変形例の任意の組み合わせが採用されてもよい。
本発明は、複数のユニットを備える電子機器に疑似的に障害を発生させる疑似障害発生装置、及び、複数のユニットを備える電子機器を試験するための試験装置等に適用可能である。
1 疑似障害発生システム
11 制御部
11a タイマ
12 エラー処理部
12a レジスタ
13 LANコントローラ部
14 L2SW
15 第1のインターフェース部
16 第2のインターフェース部
13a〜16a レジスタ
100 電子機器
101,102,… ユニット
110 疑似障害発生装置

Claims (10)

  1. 複数のユニットを備える電子機器に適用され、
    前記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、をそれぞれ含む複数の障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を備え、
    前記タイミング情報は、経過時間を表す情報であり、
    前記疑似障害発生手段は、
    前記各障害発生情報を受け付けた時点から経過した時間を計測する時間計測手段を含むとともに、当該時間計測手段により計測された時間が、前記受け付けた各障害発生情報に含まれる各タイミング情報が表す経過時間にそれぞれ到達した時点にて、当該タイミング情報が表す経過時間に到達した障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる、
    疑似障害発生装置。
  2. 請求項1に記載の疑似障害発生装置であって、
    前記疑似障害発生手段は、前記ユニットが備えるレジスタに記憶されている値を、障害が発生している旨を表す所定の障害検出値に設定することにより、当該ユニットに疑似的に障害を発生させるように構成された疑似障害発生装置。
  3. 請求項2に記載の疑似障害発生装置であって、
    前記ユニットは、当該ユニットが備える前記レジスタに記憶されている値が、前記障害検出値である場合、当該ユニットに障害が発生している旨を表す障害発生通知を出力するように構成された疑似障害発生装置。
  4. 請求項に記載の疑似障害発生装置であって、
    前記電子機器は、前記出力された障害発生通知を受け付けるとともに、当該受け付けた障害発生通知と、当該障害発生通知を受け付けた時点を表す通知受付時点情報と、を対応付けて記憶する通知記憶手段を備える疑似障害発生装置。
  5. 複数のユニットを備える電子機器と、当該電子機器に適用される疑似障害発生装置と、を含み、
    前記疑似障害発生装置は、
    前記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、をそれぞれ含む複数の障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を備え、
    前記タイミング情報は、経過時間を表す情報であり、
    前記疑似障害発生手段は、
    前記各障害発生情報を受け付けた時点から経過した時間を計測する時間計測手段を含むとともに、当該時間計測手段により計測された時間が、前記受け付けた各障害発生情報に含まれる各タイミング情報が表す経過時間にそれぞれ到達した時点にて、当該タイミング情報が表す経過時間に到達した障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる、
    疑似障害発生システム。
  6. 請求項に記載の疑似障害発生システムであって、
    前記疑似障害発生手段は、前記ユニットが備えるレジスタに記憶されている値を、障害が発生している旨を表す所定の障害検出値に設定することにより、当該ユニットに疑似的に障害を発生させるように構成された疑似障害発生システム。
  7. 複数のユニットを備える電子機器に備えられた制御部が、前記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、をそれぞれ含む複数の障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる、疑似障害発生工程を含み、
    前記タイミング情報は、経過時間を表す情報であり、
    前記疑似障害発生工程は、前記制御部が、前記各障害発生情報を受け付けた時点から経過した時間を計測するとともに、当該計測された時間が、前記受け付けた各障害発生情報に含まれる各タイミング情報が表す経過時間にそれぞれ到達した時点にて、当該タイミング情報が表す経過時間に到達した障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる、
    疑似障害発生方法。
  8. 請求項に記載の疑似障害発生方法であって、
    前記疑似障害発生工程は、前記制御部が、前記ユニットが備えるレジスタに記憶されている値を、障害が発生している旨を表す所定の障害検出値に設定することにより、当該ユニットに疑似的に障害を発生させるように構成された疑似障害発生方法。
  9. 複数のユニットを備える電子機器に適用される疑似障害発生装置に、
    前記ユニットを特定するためのユニット特定情報と、障害を発生させるタイミングを表すタイミング情報と、をそれぞれ含む複数の障害発生情報を受け付けるとともに、当該受け付けた障害発生情報に含まれるタイミング情報が表すタイミングにて、その障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させる疑似障害発生手段を実現させるためのプログラムであり、
    前記タイミング情報は、経過時間を表す情報であり、
    前記疑似障害発生手段は、
    前記各障害発生情報を受け付けた時点から経過した時間を計測する時間計測手段を含むとともに、当該時間計測手段により計測された時間が、前記受け付けた各障害発生情報に含まれる各タイミング情報が表す経過時間にそれぞれ到達した時点にて、当該タイミング情報が表す経過時間に到達した障害発生情報に含まれるユニット特定情報により特定されるユニットに疑似的に障害を発生させるように構成されたプログラム。
  10. 請求項に記載のプログラムであって、
    前記疑似障害発生手段は、前記ユニットが備えるレジスタに記憶されている値を、障害が発生している旨を表す所定の障害検出値に設定することにより、当該ユニットに疑似的に障害を発生させるように構成されたプログラム。
JP2009054438A 2009-03-09 2009-03-09 疑似障害発生装置 Expired - Fee Related JP5564804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009054438A JP5564804B2 (ja) 2009-03-09 2009-03-09 疑似障害発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009054438A JP5564804B2 (ja) 2009-03-09 2009-03-09 疑似障害発生装置

Publications (2)

Publication Number Publication Date
JP2010211344A JP2010211344A (ja) 2010-09-24
JP5564804B2 true JP5564804B2 (ja) 2014-08-06

Family

ID=42971470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009054438A Expired - Fee Related JP5564804B2 (ja) 2009-03-09 2009-03-09 疑似障害発生装置

Country Status (1)

Country Link
JP (1) JP5564804B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184134A (ja) * 1989-12-13 1991-08-12 Nec Corp データ処理装置における擬似障害発生機構
JPH04149745A (ja) * 1990-10-15 1992-05-22 Nec Corp 情報処理装置
JPH06131209A (ja) * 1992-10-20 1994-05-13 Mitsubishi Electric Corp 擬似エラー発生方式
JP2000322284A (ja) * 1999-05-07 2000-11-24 Nec Ibaraki Ltd 疑似多重障害発生装置

Also Published As

Publication number Publication date
JP2010211344A (ja) 2010-09-24

Similar Documents

Publication Publication Date Title
US9384108B2 (en) Functional built-in self test for a chip
TWI461714B (zh) 測試裝置及測試方法
US20060168483A1 (en) On-chip circuitry for bus validation
JP5608409B2 (ja) 自己診断システム及び検査回路判定方法
CN108287537B (zh) 一种can总线协议控制器测试方法
US8724483B2 (en) Loopback configuration for bi-directional interfaces
JP2013034133A (ja) 送信装置、送受信システムおよび制御方法
JPH11111000A (ja) 半導体メモリの故障自己診断装置
JP5564804B2 (ja) 疑似障害発生装置
CN114548027B (zh) 在验证系统中追踪信号的方法、电子设备及存储介质
EP3564691B1 (en) Test device, test method, and test program
JP2008004940A (ja) 仮想テストが可能な半導体テストシステム及びその半導体テスト方法
JP2008298458A (ja) 半導体試験装置
KR101619741B1 (ko) 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치
US20160187424A1 (en) Apparatus for fault injection to semiconductor chip having diagnostic function
CN110399258B (zh) 一种服务器系统的稳定性测试方法、系统及装置
RU2392657C2 (ru) Автоматизированное устройство для тестирования микропроцессорных систем
JP2009069036A (ja) プリント基板の不良解析システム
JP2008134808A (ja) 論理回路の機能検証装置、機能カバレッジアイテムの検証方法及びプログラム
JP4679351B2 (ja) プロトコル試験装置およびプロトコル試験方法
JPH03232040A (ja) データ処理装置
JP4455556B2 (ja) テストインターフェース装置を有する半導体デバイス
JPH0223443A (ja) マイクロコンピュータ
JP2011155066A (ja) 半導体処理装置、および半導体処理システム
JP2019056630A (ja) Bist回路およびbist回路における制御方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20120712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5564804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees