JP5775357B2

JP5775357B2 - 液晶表示装置

Info

Publication number: JP5775357B2
Application number: JP2011104547A
Authority: JP
Inventors: 敦司梅崎; 三宅　博之; 博之三宅
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-05-21
Filing date: 2011-05-09
Publication date: 2015-09-09
Anticipated expiration: 2031-05-09
Also published as: TW201220288A; TWI547927B; US20110285687A1; JP2012008536A; KR20110128237A; KR101918641B1

Description

本発明は、液晶表示装置に関する。または本発明は、液晶表示装置の駆動方法に関する。または、当該液晶表示装置を具備する電子機器に関する。

液晶表示装置は、テレビ受像機などの大型表示装置から携帯電話などの小型表示装置に至るまで、普及が進んでいる。今後は、より付加価値の高い製品が求められており開発が進められている。近年では高画質化、高付加価値化を図るために、ブルー相の液晶相を有する液晶材料（以下、ブルー相液晶）が注目されている。ブルー相液晶は、電界に対する応答速度が従来の液晶材料に比較して非常に優れており、立体視（３Ｄ）映像等の高いフレーム周波数での駆動が必要な液晶表示装置での利用が期待されている。

特許文献１では、ブルー相液晶の駆動方式として、ＩＰＳ（Ｉｎ−ＰｌａｎｅＳｗｉｔｈｉｎｇ）方式を開示している。特許文献１では特に、液晶素子を駆動する電圧を低減するための液晶材料を挟持する電極の構成について開示している。

特開２００７−２７１８３９号公報

上記特許文献１に記載のブルー相液晶の駆動方式であるＩＰＳ（Ｉｎ−ＰｌａｎｅＳｗｉｔｈｉｎｇ）方式では、駆動電圧が高くなるといった問題がある。駆動電圧が高く設定される原因について、以下図面を参照して説明する。

図１３（Ａ）は、液晶表示装置が有する画素の回路構成を示している。画素１５００は、トランジスタ１５０１と、液晶素子１５０２と、保持容量１５０３とを有する。映像信号線１５０４（データ線、ソースライン、またはデータ信号線ともいう）には、映像信号（ビデオ信号ともいう）が入力され、走査線１５０５（ゲート線、ゲートライン、またはゲート信号線ともいう）には、ゲート信号（走査信号、選択信号ともいう）が入力される。また共通電位線１５０６（コモン線ともいう）には共通電位（コモン電位ともいう）が入力され、容量線１５０７には固定電位が入力されている。なお説明のため、液晶素子１５０２のトランジスタ１５０１に接続される側の電極を第１の電極（画素電極ともいう）、共通電位線１５０６に接続される側の電極を第２の電極（対向電極ともいう）という。

図１３（Ｂ）には、反転駆動を行う図１３（Ａ）の画素１５００の動作を説明するためのタイミングチャートの例を示す。図１３（Ｂ）に示すタイミングチャートでは、反転駆動の反転駆動期間１５１１及び非反転駆動期間１５１２の各１フレーム期間における、走査線（ＧＬ）、信号線（ＳＬ）、共通電位線（ＣＬ）、第１の電極（ＰＥ）、第２の電極（ＣＥ）についてのタイミングチャートを示している。

図１３（Ｂ）で、走査線（ＧＬ）の走査信号の電位は、画素を選択する期間、すなわちトランジスタ１５０１を導通（オンともいう）とする期間でＶｇｈ、他の期間、すなわちトランジスタ１５０１を非導通（オフともいう）とする期間でＶｇｌ（Ｖｇｈ＞Ｖｇｌ）としている。また、信号線（ＳＬ）の電位は表示する画像に応じて変動するが、ここでは非反転駆動するための電位としてＶｄｈ、反転駆動するための電位としてＶｄｌ（Ｖｄｈ＞Ｖｄｌ）としている。なお図１３（Ｂ）では、信号線（ＳＬ）の映像信号の階調に応じて第１の電極（ＰＥ）の電位が異なることとなるが、説明のため、走査線（ＧＬ）の走査信号に応じてＶｄｈまたはＶｄｌと反転する様子を示している。また、図１３（Ｂ）では、共通電位線（ＣＬ）、すなわち第２の電極（ＣＥ）の電位をＶｃとしている。

反転駆動の例としてゲートライン反転駆動は、第２の電極の電位よりも高い値の映像信号と第２の電極の電位よりも低い値の映像信号とを１行ずつ交互に画素に入力する駆動である。ソースライン反転駆動は、第２の電極の電位よりも高い値の映像信号と第２の電極の電位よりも低い値の映像信号とを１列ずつ交互に画素に入力する駆動である。ドット反転駆動は、第２の電極の電位よりも高い値の映像信号と第２の電極の電位よりも低い値の映像信号とを１行且つ１列ずつ交互に画素に入力する駆動である。

図１３（Ｂ）を用いて説明した反転駆動による駆動方法では、映像信号の振幅電圧が大きいため、消費電力が大きくなってしまう。そこで、映像信号の振幅電圧を小さくし、消費電力の削減を図る技術として、第２の電極（ＣＥ）の電位を一定期間、例えば１フレーム毎に反転させるコモン反転駆動が知られている。

図１３（Ｃ）は、コモン反転駆動を行う画素１５００の動作を説明するためのタイミングチャートの例を示す。図１３（Ｃ）は、図１３（Ｂ）と、第２の電極（ＣＥ）の電位は反転駆動期間１５１１と非反転駆動期間１５１２とで反転している点で異なる。図１３（Ｃ）の駆動方法では、第２の電極（ＣＥ）の電位がハイレベル（Ｖｃｈ）になるフレームでは第２の電極（ＣＥ）の電位よりも映像信号の電位を低い値（Ｖｄｌ）とし、第２の電極（ＣＥ）の電位がロウレベル（Ｖｃｌ）になるフレームでは第２の電極（ＣＥ）の電位よりも映像信号の電位を高い値（Ｖｄｈ）とする。これにより、図１３（Ｂ）を用いて説明した駆動方法と比較すると、映像信号の振幅電圧を約半分にすることができる。よって、映像信号の振幅電圧を小さくすることができ、消費電力の削減を図ることができる。

図１３（Ｃ）に示すようにコモン反転駆動では、第２の電極（ＣＥ）の電位が反転すると、第１の電極（ＰＥ）の電位が容量結合により変化する。そのため、第１の電極（ＰＥ）の電位は、映像信号よりも高くなる、または低くなるといったこととなる。走査線（ＧＬ）の走査信号の電位は、このような第１の電極（ＰＥ）の電位を保持するため、振幅を大きくしておく必要がある。例えば、第１の電極（ＰＥ）の電位が映像信号の最大値程度の値Ｖｄｈだとする。このとき、第２の電極（ＣＥ）の電位がローレベル（Ｖｃｌ）からハイレベル（Ｖｃｈ）に反転すると、第１の電極（ＰＥ）の電位は、映像信号の最大値の値Ｖｄｈからさらに上がった値（Ｖｄｈ＋ΔＶ）となる。また、第１の電極（ＰＥ）の電位が映像信号の最小値程度の値Ｖｄｌだとする。このとき、第２の電極（ＣＥ）の電位がハイレベル（Ｖｃｈ）からロウレベル（Ｖｃｌ）に反転すると、第１の電極（ＰＥ）の電位は、映像信号の最小値からさらに下がった値（Ｖｄｌ−ΔＶ）となる。そのため、トランジスタ１５０１をオフにするために走査線（ＧＬ）の走査信号の電位のロウレベル（Ｖｇｌ）は、映像信号の最小値Ｖｄｌからさらに低減した第１の電極（ＰＥ）の電位（Ｖｄｌ−ΔＶ）よりも低く設定しておく必要がある。その結果、コモン反転駆動を用いても、走査線（ＧＬ）の走査信号の振幅電圧を十分に小さくすることが難しい。

また、図１３（Ｃ）に示すコモン反転駆動では、第２の電極（ＣＥ）の電位が反転する際に第１の電極（ＰＥ）の電位が容量結合により変化しないよう、図１３（Ａ）の回路構成の第１の電極（ＰＥ）の側に別途容量素子を追加する構成とすることも可能である。しかしながら、第２の電極（ＣＥ）の電位を全画素で一斉に反転させる図１３（Ａ）の回路構成では、第１の電極（ＰＥ）の側に別途容量素子を設けて第１の電極（ＰＥ）の電位を容量結合により変化しないようにすると、第２の電極（ＣＥ）の電位を全画素で一斉に反転させてから全画素の第１の電極（ＰＥ）に映像信号の電位が書き込まれるまでの期間（１フレーム期間程度）に、表示の不具合が生じることとなる。具体的には、電位が変化しない第１の電極（ＰＥ）と、電位が反転した第２の電極との間の電圧が、１フレーム期間程度、液晶素子に印加されることによって映像信号とは異なる電圧が液晶素子に印加されてしまい、表示の不具合となる。

コモン反転駆動による走査線（ＧＬ）の走査信号の振幅電圧を十分に小さくできないといった問題は、駆動電圧が大きい液晶モードを用いる際に、特に問題になる。例えば、ブルー相の液晶相を示す液晶材料（以下、ブルー相液晶）の駆動電圧は、＋２０Ｖ乃至−２０Ｖ程度である。つまり、映像信号の振幅電圧は、約４０Ｖであり、走査線（ＧＬ）の走査信号の振幅電圧として４０Ｖ以上の電圧（例えば約５０Ｖ）が必要となる。そのため、高電圧が印加されるトランジスタ、例えば画素を構成するトランジスタには、大きな電圧がゲートとソース又はドレインとの間に印加される。これにより、トランジスタの特性が変化、トランジスタの特性が劣化、またはトランジスタそのものが破壊される、といった問題が生じることとなる。

そこで本発明の一態様は、走査線の走査信号の振幅電圧を小さくすることができるコモン反転駆動を用いた液晶表示装置を提供することを目的とする。

本発明の一態様は、ゲートが第１の走査線に電気的に接続され、第１端子が信号線に電気的に接続され、第２端子が液晶素子の第１の電極に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、第１端子が信号線に電気的に接続され、第２端子が液晶素子の第２の電極に電気的に接続された第２のトランジスタと、を有し、信号線は、第１の電極に第１のトランジスタを介して液晶素子を反転駆動するための映像信号と、第２の電極に第２のトランジスタを介して液晶素子を反転駆動するための共通電位と、を供給する液晶表示装置である。

本発明の一態様は、ゲートが第１の走査線に電気的に接続され、第１端子が信号線に電気的に接続され、第２端子が液晶素子の第１の電極に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、第１端子が信号線に電気的に接続され、第２端子が液晶素子の第２の電極に電気的に接続された第２のトランジスタと、第１の電極と容量配線とで形成された容量素子と、を有し、信号線は、第１の電極に第１のトランジスタを介して液晶素子を反転駆動するための映像信号と、第２の電極に第２のトランジスタを介して液晶素子を反転駆動するための共通電位と、を供給する液晶表示装置である。

本発明の一態様は、ゲートが第１の走査線に電気的に接続され、第１端子が信号線に電気的に接続され、第２端子が液晶素子の第１の電極に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、第１端子が信号線に電気的に接続され、第２端子が液晶素子の第２の電極に電気的に接続された第２のトランジスタと、第２の電極と容量配線とで形成された容量素子と、を有し、信号線は、第１の電極に第１のトランジスタを介して液晶素子を反転駆動するための映像信号と、第２の電極に第２のトランジスタを介して液晶素子を反転駆動するための共通電位と、を供給する液晶表示装置である。

本発明の一態様は、ゲートが第１の走査線に電気的に接続され、第１端子が信号線に電気的に接続され、第２端子が液晶素子の第１の電極に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、第１端子が共通電位線に電気的に接続され、第２端子が液晶素子の第２の電極に電気的に接続された第２のトランジスタと、を有し、信号線は、第１の電極に第１のトランジスタを介して液晶素子を反転駆動するための映像信号を供給し、共通電位線は、第２の電極に第２のトランジスタを介して液晶素子を反転駆動するための共通電位を供給する液晶表示装置である。

本発明の一態様において、信号線は、映像信号線または共通電位線との接続をスイッチング素子により切り替えることで映像信号と共通電位との切り替えを制御する液晶表示装置でもよい。

本発明の一態様において、反転駆動は、走査線毎に極性の異なる映像信号を液晶素子に印加することで行われる液晶表示装置でもよい。

本発明の一態様において、反転駆動は、信号線毎に極性の異なる映像信号を液晶素子に印加することで行われる液晶表示装置でもよい。

本発明の一態様によれば、コモン反転駆動による走査線の走査信号の振幅電圧を小さくすることで、低消費電力化を図ることのできる液晶表示装置を提供することができる。

本発明の一形態における回路図、及びタイミングチャート図。本発明の一形態における回路図、及びタイミングチャート図。本発明の一形態におけるタイミングチャート図。本発明の一形態におけるタイミングチャート図、回路図。本発明の一形態における回路図。本発明の一形態における回路図。本発明の一形態におけるブロック図、回路図。本発明の一形態における回路図、タイミングチャート図、模式図。本発明の一形態におけるタイミングチャート図、模式図。本発明の一形態における上面図及び断面図。本発明の一形態における断面図。本発明の一形態における電子機器を説明する図。反転駆動を説明するための回路図、及びタイミングチャート図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。

なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

（実施の形態１）
本実施の形態では、液晶表示装置における画素の構成、及び液晶表示装置を駆動するための各信号を、回路図とタイミングチャートを用いて説明する。

なお本実施の形態における液晶素子としては、ブルー相液晶を用いた場合を例にして説明する。ブルー相液晶は、横電界方式で駆動する液晶であり、液晶素子の第２の電極に相当する共通電極を液晶素子の第１の電極に相当する画素電極と同じ基板に形成して液晶素子を形成する。なお、本実施の形態の構成は、ブルー相液晶を用いる液晶素子に限らず、横電界方式の液晶を用いる液晶素子、または第１の電極及び第２の電極を同じ基板に形成することができる液晶素子、に用いることができる。

図１（Ａ）は、画素の回路図の例を示す。画素１００は、第１のトランジスタ１０１と、第２のトランジスタ１０２と、液晶素子１０３と、を有する。

第１のトランジスタ１０１の第１端子は、信号線１０４に接続されている。第１のトランジスタ１０１のゲートは第１の走査線１０５に接続されている。第１のトランジスタ１０１の第２端子は、液晶素子１０３の第１の電極（画素電極ともいう）に接続されている。第２のトランジスタ１０２の第１端子は、信号線１０４に接続されている。第２のトランジスタ１０２のゲートは第２の走査線１０６に接続されている。第２のトランジスタ１０２の第２端子は、液晶素子１０３の第２の電極（共通電極ともいう）に接続されている。

画像を表示するための各画素の階調は、液晶素子１０３の第１の電極の電位と第２の電極の電位とを変化させて、液晶素子１０３の第１の電極及び第２の電極に挟持される液晶に印加する電圧を制御することで、表される。第１の電極の電位の制御は、信号線１０４に供給される映像信号を制御することにより行われ、第２の電極の電位の制御は、信号線１０４に供給される共通電位を制御することにより行われる。信号線１０４の映像信号による電位は、第１のトランジスタ１０１が導通状態となることにより、液晶素子１０３の第１の電極に供給される。信号線１０４の共通電位は、第２のトランジスタ１０２が導通状態となることにより、液晶素子１０３の第２の電極に供給される。すなわち、信号線１０４は、液晶素子１０３の第１の電極に第１のトランジスタ１０１を介して液晶素子１０３を反転駆動するための映像信号と、液晶素子１０３の第２の電極に第２のトランジスタ１０２を介して液晶素子１０３を反転駆動するための共通電位と、を異なる期間で別々に供給するものである。

なお、画素とは、一つの色要素（例えばＲ（赤）Ｇ（緑）Ｂ（青）のいずれか１つ）の明るさを制御できる表示単位に相当するものとする。従って、カラー表示装置の場合には、カラー画像の最小表示単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。

なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。

なお、本明細書においてＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を含むＡとＢとの間の部分がノードとなる場合を表すものとする。具体的には、トランジスタをはじめとするスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとの間の部分を同じノードとして捉えて差し支えない状態である場合を表す。

なお、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることができる。

なお画素に設けるトランジスタの構造については逆スタガ型の構造でもよいし、順スタガ型の構造でもよい。または、チャネル領域が複数の領域に分かれて直列に接続された、ダブルゲート型の構造でもよい。または、ゲート電極がチャネル領域の上下に設けられたデュアルゲート型の構造でもよい。また、トランジスタを構成する半導体層を複数の島状の半導体層にわけて形成し、スイッチング動作を実現しうるトランジスタ素子としてもよい。

図１（Ｂ）は、図１（Ａ）に示す画素１００の動作を説明するためのタイミングチャートの例である。図１（Ｂ）において、ＧＬａは第１の走査線１０５の電位、ＧＬｂは第２の走査線１０６の電位、ＳＬは信号線１０４の電位、ＰＥは第１の電極の電位、ＣＥは第２の電極の電位を表している。また、期間１１１は液晶素子１０３を反転駆動するための反転駆動期間、期間１１２は液晶素子１０３を非反転駆動するための非反転駆動期間であり、期間１１１及び期間１１２は１フレーム期間に相当する。

図１（Ｂ）で、第１の走査線１０５の電位（ＧＬａ）は、信号線１０４の映像信号を画素の第１の電極に供給する期間、すなわち第１のトランジスタ１０１を導通状態（オン）とする期間でＶｇｈ、他の期間、すなわち第１のトランジスタ１０１を非導通状態（オフ）とする期間でＶｇｌ（Ｖｇｈ＞Ｖｇｌ）としている。また図１（Ｂ）で、第２の走査線１０６の電位（ＧＬｂ）は、信号線１０４の共通電位を画素の第２の電極に供給する期間、すなわち第２のトランジスタ１０２を導通状態（オン）とする期間でＶｇｈ、他の期間、すなわち第２のトランジスタ１０２を非導通状態（オフ）とする期間でＶｇｌ（Ｖｇｈ＞Ｖｇｌ）としている。

期間１２１、期間１２２は、それぞれ信号線１０４に映像信号を供給する期間と、共通電位を供給する期間である。

映像信号の電位は、表示する画像に応じて変動するが、ここでは非反転駆動するための電位としてＶｄｈ、反転駆動するための電位としてＶｄｌ（Ｖｄｈ＞Ｖｄｌ）としている。なお図１（Ｂ）では、信号線１０４の映像信号の階調に応じて第１の電極の電位（ＰＥ）が異なることとなるが、説明のため、第１の走査線１０５の走査信号に応じて第１の電極の電位（ＰＥ）をＶｄｈまたはＶｄｌと反転する様子を示している。また共通電位は、反転駆動する期間１１１では液晶素子を非反転駆動するための電位（Ｖｄｈ）と同じ電位Ｖｃｈとして表し、非反転駆動する期間１１２では液晶素子を反転駆動するための第１の電極の電位（Ｖｄｌ）と同じ電位Ｖｃｌとして表す。

すなわち図１（Ｂ）に示す期間１１１で信号線１０４は、各行の第１の走査線１０５（を選択することで第１のトランジスタ１０１を導通する期間（図１（Ｂ）中、期間１２１）に映像信号が供給され、第２の走査線１０６を選択することで第２のトランジスタ１０２を導通する期間（図１（Ｂ）中、期間１２２）に反転駆動するための共通電位Ｖｃｈが供給される。また、図１（Ｂ）に示す期間１１２で信号線１０４は、各行の第１の走査線１０５で第１のトランジスタ１０１を導通する期間（図１（Ｂ）中、期間１２１）に映像信号が供給され、第２の走査線１０６で第２のトランジスタ１０２を導通する期間（図１（Ｂ）中、期間１２３）に非反転駆動するための共通電位Ｖｃｌが供給される。

以上説明した第１の走査線１０５、第２の走査線１０６、及び信号線１０４の各信号により、第１の電極の電位ＰＥは、期間１１１で第１の走査線１０５の電位ＧＬａがＶｇｈとなるタイミングにＶｄｌとなり、期間１１２で第１の走査線１０５の電位ＧＬａがＶｇｈになるタイミングでＶｄｈとなる。また第２の電極の電位ＣＥは、期間１１１で第２の走査線の電位ＧＬｂがＶｇｈとなるタイミングにＶｃｈとなり、期間１１２で第２の走査線の電位ＧＬｂがＶｇｈになるタイミングでＶｃｌとなる。

第２の電極の電位ＣＥを反転させ、併せて画像信号の極性を反転させる反転駆動により、上述の図１３（Ｃ）を用いて説明した駆動方法と同様に、映像信号の振幅電圧を約半分にすることができる。よって、映像信号の振幅電圧を小さくすることができ、消費電力の削減を図ることができる。

図１（Ｂ）に示すように期間１１１では、第１の走査線１０５の電位ＧＬａがＶｇｈ、続いて第２の走査線１０６の電位ＧＬｂがＶｇｈになる。そして第１のトランジスタ１０１は期間１２１での映像信号の電位を第１の電極に供給し、及び第２のトランジスタ１０２は期間１２２での共通電位Ｖｃｈを第２の電極に供給する。また期間１１２でも、期間１１１と同様に、第１の走査線１０５の電位ＧＬａがＶｇｈ、続いて第２の走査線１０６の電位ＧＬｂがＶｇｈになる。そして第１のトランジスタ１０１は期間１２１での映像信号の電位を第１の電極に供給し、及び第２のトランジスタ１０２は期間１２３での共通電位Ｖｃｌを第２の電極に供給する。すなわち第１の走査線１０５の電位ＧＬａがＶｇｈとなる期間の後に第２の走査線１０６の電位ＧＬｂがＶｇｈとなり、第１の電極に映像信号の電位Ｖｄｈ、第２の電極に共通電位Ｖｃｈが供給されることとなる。よって、第２の電極の電位ＣＥは、第１の走査線１０５の電位ＧＬａがＶｇｈとなる期間である期間１２１を経過して共通電位線の電位Ｖｃｈとなる。

図１（Ｂ）に示すように本実施の形態の構成では、第１の走査線１０５の電位ＧＬａをＶｇｈとする期間に続いて第２の走査線１０６の電位ＧＬｂをＶｇｈとする期間とすることで、第１のトランジスタ１０１及び第２のトランジスタ１０２を短い期間に連続して導通状態とすることができる。従って第２の電極の電位（ＣＥ）が変化する際に第１の電極の電位（ＰＥ）が容量結合により変化しないよう、図１（Ａ）の回路構成の第１の電極の側に別途容量素子を追加する構成とすることが好適である。すなわち、第１の電極の側に別途容量素子を設けることで、第１の電極の電位（ＰＥ）を容量結合により変化しないようにしても、映像信号と共通電位を連続して各画素に供給する構成とすることができ、図１３（Ｃ）で説明した駆動方法と比較して表示の不具合をなくすことができる。その結果、図１（Ａ）の回路構成で図１（Ｂ）の駆動とすることにより、第２の電極の電位ＣＥの変化に応じた、容量結合による第１の電極の電位（ＰＥ）の変化をなくすことができる。

以上のことより、図１（Ａ）の画素では、第２の電極の電位ＣＥが反転しても、第１の電極の側に別途容量素子を設けて第１の電極の電位（ＰＥ）を容量結合により変化しない構成とすることができるため、図１３（Ｃ）を用いて説明した駆動方法と異なり、第１の走査線１０５及び第２の走査線１０６の走査信号の振幅電圧を小さくすることができる。

次いで、図１（Ａ）で説明した回路構成において第１の電極の電位（ＰＥ）を保持するために容量素子を設けた回路構成について示し、本発明の一態様におけるコモン反転駆動での走査線の走査信号の振幅電圧を小さくし、低消費電力化を図れるといった利点について説明する。

図２（Ａ）に示す図は、図１（Ａ）の回路構成において、容量配線２００を設け、一方の電極となる第１の電極と、他方の電極となる容量配線２００とで形成される容量素子２０１を設けた図である。

図２（Ｂ）は、図２（Ａ）に示す回路構成の動作を説明するためのタイミングチャートの例を示す。図２（Ｂ）では図１（Ｂ）で説明した反転駆動期間である期間１１１について説明する。

図２（Ａ）に示す回路構成では、第１の走査線１０５の電位ＧＬａがＶｇｈとなるタイミングで、第１の電極の電位ＰＥはＶｄｈからＶｄｌに変化する（図２（Ｂ）中、矢印２１１）。このとき第２の電極の電位ＣＥは、第２のトランジスタ１０２が非導通状態にあるため、電気的に浮遊状態である。従って、第１の電極の電位ＰＥがＶｄｈからＶｄｌに変化すると、第２の電極の電位ＣＥが容量結合によりＶｃｌから最大で（Ｖｄｈ−Ｖｄｌ）分だけ低下した電位である｛Ｖｃｌ−（Ｖｄｈ−Ｖｄｌ）｝に変化する（図２（Ｂ）中、一点鎖線２１２）。次いで、第２の走査線１０６の電位ＧＬｂがＶｇｈとなるタイミングで、第２の電極の電位ＣＥは｛Ｖｃｌ−（Ｖｄｈ−Ｖｄｌ）｝からＶｃｈに変化する（図２（Ｂ）中、矢印２１３）。このとき第１の電極の電位ＰＥは、第１のトランジスタ１０１が非導通状態にあるため、電気的に浮遊状態である。そこで、図２（Ａ）に示すように、第１の電極の側に別途容量素子を設けて第１の電極の電位ＰＥを容量結合により変化しないようにする（図２（Ｂ）中、一点鎖線２１４）。

図２（Ａ）に示す回路構成では、第２の電極の電位ＣＥが容量結合により低くなる変化を起こす。しかしながら、第２の電極の電位ＣＥを全画素で一斉に反転させる図１３（Ａ）の回路構成とは異なり、図２（Ａ）に示す回路構成では映像信号と共通電位を連続して各画素に供給する構成とすることができる。そのため、図２（Ｂ）中の一点鎖線２１２の状態では、液晶素子の液晶が電界に応じてほとんど変化しない期間とすることができる。

本実施の形態の構成である図２（Ａ）の回路は、第２の電極の電位ＣＥが変化しても、第１の電極の電位ＰＥが変化しないように予め容量素子を設ける構成とすることができる。そのため、第１の走査線１０５の電位ＧＬａ及び第２の走査線１０６の電位ＧＬｂのローレベル（Ｖｇｌ）を（Ｖｄｌ−Ｖｔｈ）としても第１の電極の電位ＰＥが容量結合により変化せず、（Ｖｄｌ−Ｖｔｈ）より小さくする必要はない。そのため本実施の形態の構成である図２（Ａ）の回路は、第１の走査線１０５及び第２の走査線１０６の走査信号の振幅電圧を小さくすることができ、低消費電力化を図ることができる。

なお図２（Ａ）に示すように容量素子２０１を設ける構成では、第１のトランジスタ１０１の電流供給能力を第２のトランジスタ１０２の電流供給能力より大きくしておくことが好適である。具体的には、第１のトランジスタ１０１のチャネル幅（Ｗ）とチャネル長（Ｌ）との比Ｗ／Ｌを、第２のトランジスタ１０２のＷ／Ｌよりも大きくしておく。第１のトランジスタ１０１のＷ／Ｌを、第２のトランジスタ１０２のＷ／Ｌよりも大きくしておくことで、容量素子２０１の充電速度を高め、第１の電極の電位の立ち上がりを急峻にすることができる。

なお、図２（Ｂ）に示すタイミングチャートにおいて、第１の走査線１０５の電位ＧＬａがハイレベルになるタイミングと、第２の走査線１０６の電位ＧＬｂがハイレベルになるタイミングとを、重畳させて動作させることができる。すなわち、第１のトランジスタ１０１と第２のトランジスタ１０２とを一部同時にオンになる動作であってもよい。具体的な動作の一例について図３で説明する。なお図３では図２（Ａ）に示す回路構成における反転駆動期間である期間１１１について説明する。なお図３では映像信号の電位Ｖｄｈと共通電位Ｖｃｈとは同じ電位とし、映像信号の電位Ｖｄｌと共通電位Ｖｃｌとは同じ電位として説明する。

図３では、第１の走査線１０５の電位ＧＬａがＶｇｈ、第１の走査線１０５の電位ＧＬａがＶｇｌとなるタイミングで、第１の電極の電位ＰＥはＶｃｈ（図中、Ｖｃｈ＝ＶｄｈのためＶｄｈ）である（図３中、矢印３１１）。このとき第２の電極の電位ＣＥは、第２のトランジスタ１０２が非導通状態にあるため、電気的に浮遊状態である。従って、図３の説明では変化しないが第１の電極の電位ＰＥが変化する場合、第２の電極の電位ＣＥが容量結合により第１の電極の電位ＰＥの変化分だけ変化する（図３中、一点鎖線３１２）。次いで、第１の走査線１０５の電位ＧＬａ及び第２の走査線１０６の電位ＧＬｂの電位がＶｇｈとなるタイミングで、第１の電極の電位ＰＥ及び第２の電極の電位ＣＥは共にＶｄｌ（＝Ｖｃｌ）に変化する（図３中、矢印３１３）。次いで、第１の走査線１０５の電位ＧＬａの電位がＶｇｌ、第２の走査線１０６の電位ＧＬｂがＶｇｈとなるタイミングで、第２の電極の電位ＣＥはＶｃｈに変化する（図３中、矢印３１４）。このとき第１の電極の電位ＰＥは、第１のトランジスタ１０１が非導通状態にあるため、電気的に浮遊状態である。そこで、図２（Ａ）に示すように、第１の電極の側に別途容量素子を設けて第１の電極の電位ＰＥを容量結合により変化しないようにする（図３中、一点鎖線３１５）。

以上説明したように、走査線の走査信号の振幅電圧を小さくすることができる。その結果、走査線に接続されたトランジスタに印加される電圧を小さくすることができるため、トランジスタの特性の変化、トランジスタの特性の劣化、トランジスタの破壊などを防止することができる。また本実施の形態で説明した画素は、共通電位を供給する配線と、映像信号を供給する配線とを同じ配線により機能させることで配線数の削減を図ることができる。そのため、画素の開口率の向上を図れるといった利点もある。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、上記実施の形態１の図１（Ｂ）で説明した図１（Ａ）を駆動するためのタイミングチャートとは異なる構成について、図４（Ａ）に示すタイミングチャートで説明する。なお図４（Ａ）に示すタイミングチャートにおいて、図１（Ｂ）に示すタイミングチャートと異なる点は、第１の走査線ＧＬａをＶｇｈにするタイミングと第２の走査線ＧＬｂをＶｇｈにするタイミングとを置き換えた点にある。

図４（Ａ）は、図１（Ａ）に示す画素１００の動作を説明するためのタイミングチャートの例である。図４（Ａ）において、ＧＬａは第１の走査線１０５の電位、ＧＬｂは第２の走査線１０６の電位、ＳＬは信号線１０４の電位、ＰＥは第１の電極の電位、ＣＥは第２の電極の電位を表している。また、期間１１１は液晶素子１０３を反転駆動するための反転駆動期間、期間１１２は液晶素子１０３を非反転駆動するための非反転駆動期間であり、期間１１１及び期間１１２は１フレーム期間に相当する。

図４（Ａ）で、第１の走査線１０５の電位（ＧＬａ）は、信号線１０４の映像信号を画素の第１の電極に供給する期間、すなわち第１のトランジスタ１０１を導通状態（オン）とする期間でＶｇｈ、他の期間、すなわち第１のトランジスタ１０１を非導通状態（オフ）とする期間でＶｇｌ（Ｖｇｈ＞Ｖｇｌ）としている。また図４（Ａ）で、第２の走査線１０６の電位（ＧＬｂ）は、信号線１０４の共通電位を画素の第２の電極に供給する期間、すなわち第２のトランジスタ１０２を導通状態（オン）とする期間でＶｇｈ、他の期間、すなわち第２のトランジスタ１０２を非導通状態（オフ）とする期間でＶｇｌ（Ｖｇｈ＞Ｖｇｌ）としている。

図４（Ａ）に、信号線１０４の電位（ＳＬ）は示され、映像信号を供給する期間と、共通電位を供給する期間とを有する。

映像信号の電位は、表示する画像に応じて変動するが、ここでは非反転駆動するための電位としてＶｄｈ、反転駆動するための電位としてＶｄｌ（Ｖｄｈ＞Ｖｄｌ）としている。なお図４（Ａ）では、信号線１０４の映像信号の階調に応じて第１の電極の電位（ＰＥ）が異なることとなるが、説明のため、第１の走査線１０５の走査信号に応じて第１の電極の電位（ＰＥ）をＶｄｈまたはＶｄｌと反転する様子を示している。また共通電位は、反転駆動する期間１１１では液晶素子を非反転駆動するための電位（Ｖｄｈ）と同じ電位Ｖｃｈとして表し、非反転駆動する期間１１２では液晶素子を反転駆動するための第１の電極の電位（Ｖｄｌ）と同じ電位Ｖｃｌとして表す。

すなわち図４（Ａ）に示す期間１１１で信号線１０４は、各行の第１の走査線１０５を選択することで第１のトランジスタ１０１を導通する期間（図４（Ａ）中、期間１２１）に映像信号が供給され、第２の走査線１０６を選択することで第２のトランジスタ１０２を導通する期間（図４（Ａ）中、期間１２２）に反転駆動するための共通電位Ｖｃｈが供給される。また、図４（Ａ）に示す期間１１２で信号線１０４は、各行の第１の走査線１０５で第１のトランジスタ１０１を導通する期間（図４（Ａ）中、期間１２１）に映像信号が供給され、第２の走査線１０６で第２のトランジスタ１０２を導通する期間（図４（Ａ）中、期間１２３）に非反転駆動するための共通電位Ｖｃｌが供給される。

以上説明した第１の走査線１０５、第２の走査線１０６、及び信号線１０４の各信号により、第２の電極の電位ＣＥは、期間１１１で第２の走査線１０６の電位ＧＬｂがＶｇｈとなるタイミングにＶｃｈとなり、期間１１２で第２の走査線１０６の電位ＧＬｂがＶｇｈになるタイミングでＶｃｌとなる。また第１の電極の電位ＣＥは、期間１１１で第１の走査線の電位ＧＬａがＶｇｈとなるタイミングにＶｄｌとなり、期間１１２で第１の走査線の電位ＧＬａがＶｇｈになるタイミングでＶｄｈとなる。

図４（Ａ）に示すように期間１１１では、第２の走査線１０６の電位ＧＬｂがＶｇｈ、続いて第１の走査線１０５の電位ＧＬａがＶｇｈになる。そして第２のトランジスタ１０２は期間１２２での共通電位Ｖｃｈを第２の電極に供給し、及び第１のトランジスタ１０１は期間１２１での映像信号の電位Ｖｄｌを第１の電極に供給する。また期間１１２でも、期間１１１と同様に、第２の走査線１０６の電位ＧＬｂがＶｇｈ、続いて第１の走査線１０５の電位ＧＬａがＶｇｈになる。そして第２のトランジスタ１０２は期間１２３での共通電位Ｖｃｌを第２の電極に供給し、及び第１のトランジスタ１０１は期間１２１での映像信号の電位Ｖｄｈを第１の電極に供給する。すなわち第２の走査線１０６の電位ＧＬｂがＶｇｈとなる期間の後に第１の走査線の電位ＧＬａがＶｇｈとなり、第２の電極に共通電位Ｖｃｈ、第１の電極に映像信号であるＶｄｈが供給されることとなる。よって、第１の電極の電位ＰＥは、第２の走査線ＧＬｂがＶｇｈとなる期間である期間１２２を経過して映像信号の電位Ｖｄｌとなる。

図４（Ａ）に示すように本実施の形態の構成では、第２の走査線１０６の電位ＧＬｂをＶｇｈとする期間に続いて第１の走査線１０５の電位ＧＬａをＶｇｈとする期間とすることで、第２のトランジスタ１０２及び第１のトランジスタ１０１を短い期間に連続して導通状態とすることができる。従って第１の電極の電位ＰＥが変化する際に第２の電極の電位ＣＥが容量結合により変化しないよう、図１（Ａ）の回路構成の第２の電極の側に別途容量素子を追加する構成とすることが好適である。すなわち、第２の電極の側に別途容量素子を設けることで、第２の電極の電位ＣＥを容量結合により変化しないようにしても、共通電位と映像信号を連続して各画素に供給する構成とすることができ、図１３（Ｃ）で説明した駆動方法と比較して表示の不具合をなくすことができる。その結果、図１（Ａ）の回路構成で図４（Ａ）の駆動とすることにより、映像信号の電位が変化する変化に応じた、容量結合による第１の電極の電位ＰＥの変化をなくすことができる。

以上のことより、図１（Ａ）の画素では、信号線の電位ＳＬが反転しても、第２の電極の側に別途容量素子を設けて第２の電極の電位ＣＥを容量結合により変化しない構成とすることができるため、図１３（Ｃ）を用いて説明した駆動方法と異なり、第１の走査線１０５及び第２の走査線１０６の走査信号の振幅電圧を小さくすることができる。

次いで、図１（Ａ）で説明した回路構成において第２の電極の電位ＣＥを保持するために容量素子を設けた回路構成について示し、本発明の一態様におけるコモン反転駆動での走査線の走査信号の振幅電圧を小さくし、低消費電力化を図れるといった利点について説明する。

図４（Ｂ）に示す図は、図１（Ａ）の回路構成において、容量配線２００を設け、一方の電極となる第２の電極と、他方の電極となる容量配線２００とで形成される容量素子２０２を設けた図である。

なお図４（Ｂ）に示すように容量素子２０２を設ける構成では、第２のトランジスタ１０２の電流供給能力を第１のトランジスタ１０１の電流供給能力より大きくしておくことが好適である。具体的には、第２のトランジスタ１０２のチャネル幅（Ｗ）とチャネル長（Ｌ）との比Ｗ／Ｌを、第１のトランジスタ１０１のＷ／Ｌよりも大きくしておく。第２のトランジスタ１０２のＷ／Ｌを、第１のトランジスタ１０１のＷ／Ｌよりも大きくしておくことで、容量素子２０２の充電速度を高め、第２の電極の電位の立ち上がりを急峻にすることができる。

図４（Ｃ）は、図４（Ｂ）に示す回路構成の動作を説明するためのタイミングチャートの例を示す。図４（Ｃ）では図１（Ｂ）で説明した反転駆動期間である期間１１１について説明する。

図４（Ｂ）に示す回路構成では、第２の走査線１０６の電位ＧＬｂがＶｇｈとなるタイミングで、第２の電極の電位ＣＥはＶｃｌからＶｃｈに変化する（図４（Ｃ）中、矢印３５１）。このとき第１の電極の電位ＰＥは、第１のトランジスタ１０１が非導通状態にあるため、電気的に浮遊状態である。従って、第２の電極の電位ＣＥがＶｃｌからＶｃｈに変化すると、第１の電極の電位ＰＥが容量結合によりＶｄｈから最大で（Ｖｃｈ−Ｖｃｌ）分だけ上昇した電位である｛Ｖｄｈ＋（Ｖｃｈ−Ｖｃｌ）｝に変化する（図４（Ｃ）中、一点鎖線３５２）。次いで、第１の走査線１０５の電位ＧＬａがＶｇｈとなるタイミングで、第１の電極の電位ＰＥは｛Ｖｄｈ＋（Ｖｃｈ−Ｖｃｌ）｝からＶｄｌに変化する（図４（Ｃ）中、矢印３５３）。このとき第２の電極の電位ＣＥは、第２のトランジスタ１０２が非導通状態にあるため、電気的に浮遊状態である。そこで、図４（Ｂ）に示すように、第２の電極の側に別途容量素子を設けて第２の電極の電位ＣＥを容量結合により変化しないようにする（図４（Ｃ）中、一点鎖線３５４）。

図４（Ｂ）に示す回路構成では、第１の電極の電位ＰＥが容量結合により低くなる変化を起こす。しかしながら、図２（Ａ）と同様に、図４（Ｂ）に示す回路構成では映像信号と共通電位を連続して各画素に供給する構成とすることができる。そのため、図４（Ｃ）中の一点鎖線３５２の状態の期間では、液晶素子の液晶が電界に応じてほとんど変化しない期間とすることができる。

本実施の形態の構成である図４（Ｂ）の回路は、第１の電極の電位ＰＥが変化しても、第２の電極の電位ＣＥが変化しないように予め容量素子を設ける構成とすることができる。そのため、第１の走査線１０５の電位（ＧＬａ）及び第２の走査線１０６の電位（ＧＬｂ）のローレベル（Ｖｇｌ）を（Ｖｄｌ−Ｖｔｈ）としても第１の電極の電位ＰＥが容量結合により変化せず、（Ｖｄｌ−Ｖｔｈ）より小さくする必要はない。そのため本実施の形態の構成である図４（Ｂ）の回路は、第１の走査線１０５及び第２の走査線１０６の走査信号の振幅電圧を小さくすることができ、低消費電力化を図ることができる。

（実施の形態３）
本実施の形態では、上記実施の形態１の図１（Ａ）とは異なる画素の構成について説明する。

図１（Ａ）の構成に加え、第１の電極の電位ＰＥを保持するための第１の容量素子、第２の電極の電位ＣＥを保持するための第２の容量素子を設けた構成について、図５を参照して説明する。図５は、図１（Ａ）の構成に容量配線５００を設け、容量配線５００と液晶素子１０３の第１の電極とで第１の容量素子５０１、容量配線５００と液晶素子１０３の第２の電極とで第２の容量素子５０２を設ける構成を示す。

なお、第１の容量素子５０１及び第２の容量素子５０２は、別の行（例えば１つ又は２つ前の行）の第１の走査線１０５または第２の走査線１０６と、第１の電極または第２の電極とで設ける構成とすることも可能である。

次いで図１（Ａ）の構成に加え、信号線１０４の代わりに、映像信号線、共通電位線を設けた構成について、図６を参照して説明する。図６は、図１（Ａ）の信号線１０４の代わりに映像信号線５１０及び共通電位線５１１を設けた構成である。映像信号線５１０には映像信号が供給され、共通電位線５１１には共通電位が供給される。映像信号線５１０は第１のトランジスタ１０１の第１端子に接続される。共通電位線５１１は第２のトランジスタ１０２に第１端子に接続される。

なお図５で述べた第１の容量素子５０１及び第２の容量素子５０２は、図６で述べた共通電位線５１１と、第１の電極または第２の電極とで設ける構成とすることも可能である。

（実施の形態４）
本実施の形態では、上記実施の形態１の図１（Ａ）の画素を有する液晶表示装置の表示パネルの構成について説明する。

図７（Ａ）は、表示パネルの概略図について示している。図７（Ａ）の表示パネルは、第１のトランジスタ１０１、第２のトランジスタ１０２、及び液晶素子１０３を有する画素１００が複数設けられた画素部６０１、複数の信号線１０４を駆動するための信号線駆動回路６０２、複数の第１の走査線１０５を駆動するための第１の走査線駆動回路６０３、複数の第２の走査線１０６を駆動するための第２の走査線駆動回路６０４を有する。

なお信号線駆動回路６０２、第１の走査線駆動回路６０３、及び第２の走査線駆動回路６０４は、画素部６０１と同じ基板上に設ける構成とすることが好ましいが、必ずしも設ける必要はない。画素部６０１と同じ基板上に信号線駆動回路６０２、第１の走査線駆動回路６０３、及び第２の走査線駆動回路６０４を設けることで、外部との接続端子数を削減することができ、液晶表示装置の小型化を図ることができる。

なお、画素１００は、マトリクス状に配置（配列）されている。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合や、ギザギザな線上に配置されている場合を含む。

図７（Ｂ）には、複数の第１の走査線１０５（または第２の走査線１０６）を駆動するための第１の走査線駆動回路６０３（または第２の走査線駆動回路６０４）に設けられるシフトレジスタ回路の構成の一例について示している。図７（Ｂ）に示すシフトレジスタ回路６１０は、例えば、クロック信号ＣＬＫ、反転クロック信号ＣＬＫＢ、及びスタートパルスＳＰ等のタイミング信号により、複数のパルス出力回路６１１の出力端子ｏｕｔ１乃至ｏｕｔＮ（Ｎは自然数）、すなわち第１の走査線１０５（または第２の走査線１０６）より順次第１のトランジスタ１０１（または第２のトランジスタ１０２）のゲートに印加する走査信号を供給することとなる。

図７（Ｂ）に示すパルス出力回路６１１を構成するトランジスタを、画素部６０１における画素１００の第１のトランジスタ１０１及び第２のトランジスタ１０２と同じ基板上に形成する場合、パルス出力回路６１１は単極性のトランジスタによる回路構成（以下、単極性回路）となる。単極性回路によるパルス出力回路６１１の簡単な構成について図７（Ｃ）に示す。

図７（Ｃ）に示す単極性回路のパルス出力回路６１１は、バッファ部６２０と、バッファ部を制御する制御回路部６２１に大別される。バッファ部６２０はプルアップトランジスタ６２２及びプルダウントランジスタ６２３を有し、共に同じ極性のトランジスタである。プルアップトランジスタ６２２は、制御回路部６２１の制御に応じてブートストラップ動作をし、クロック信号ＣＬＫのハイレベルの電位に応じた信号を第１の走査線１０５（または第２の走査線１０６）に供給することができる。従って第１の走査線１０５（または第２の走査線１０６）に高い電位の信号を供給する場合、ブートストラップ動作によりプルアップトランジスタ６２２のゲートには、より高い電位が印加されることとなる。上記実施の形態１の構成とすることで、第１の走査線１０５（または第２の走査線１０６）の走査信号の振幅電圧を低減することができる。そのため、プルアップトランジスタ６２２のゲートに印加される高い電位を低減することができるため、単極性回路によるシフトレジスタ回路の劣化を低減できることがわかる。

（実施の形態５）
本実施の形態では、上記実施の形態１の図１（Ａ）で示した画素の構成について、反転駆動をする複数の構成について説明する。

まず図８（Ａ）乃至図８（Ｃ）では、フレーム反転駆動の駆動をする際の回路図、タイミングチャート図、模式図について示し説明する。図８（Ａ）には画素１００がマトリクス状に配置される回路図を示している。また、図８（Ａ）で複数の第１の走査線はＧＬａ１乃至ＧＬａｎ（ｎは任意の自然数）で表し、複数の第２の走査線はＧＬｂ１乃至ＧＬｂｎ（ｎは任意の自然数）で表し、複数の映像信号線はＶＬ１乃至ＶＬｍ（ｍは任意の自然数）で表し、複数の信号線はＳＬ１乃至ＳＬｍ（ｍは任意の自然数）で表している。なお共通電位線ＣＬからの共通電位が全ての画素で共通である回路図を示し、複数の信号線ＳＬ１乃至ＳＬｍにはスイッチング素子５５１により、映像信号線（ＶＬ）からの映像信号または共通電位線（ＣＬ）からの共通電位が切り替えられて供給される。

図８（Ｂ）は、図８（Ａ）に示した回路図を説明するためのタイミングチャートを示している。フレーム反転駆動の場合、共通電位線ＣＬの電位は１フレーム毎に反転する。また映像信号線ＶＬには階調に応じた映像信号の電位が反転駆動する電位として順次供給される。そして、信号線ＳＬでは、スイッチング素子５５１により、共通電位線ＣＬまたは映像信号線ＶＬとの接続を切り替えることで、映像信号の電位と共通電位とが切り替わって供給される信号を信号線に供給することとなる。具体的にスイッチング素子５５１は、第１の走査線ＧＬａ１乃至ＧＬａｎがハイレベルの電位となるタイミングで映像信号が信号線ＳＬに供給されるよう制御し、第２の走査線ＧＬｂ１乃至ＧＬｂｎがハイレベルの電位となるタイミングで共通電位が信号線ＳＬに供給されるよう制御する。

図８（Ｃ）に示す模式図では、連続するＮフレーム目（Ｎは任意の自然数）と、（Ｎ＋１）フレームとで、１フレーム毎に液晶素子１０３の第１の電極と第２の電極との間に印加される電圧の極性（図中、＋記号、−記号で表記）が交互に切り替わる様子を示している。これは、いわゆるフレーム反転駆動である。

なお図８（Ｂ）で説明した駆動方法は、共通電位線ＣＬの電位を複数フレーム毎（例えば２又は３フレーム毎）に反転させるものでもよい。この場合、液晶素子１０３には、複数フレーム毎に液晶素子１０３の第１の電極と第２の電極との間に印加される電圧の極性が交互に切り替わる構成となる。これにより、液晶表示装置の消費電力の削減を図ることができる。

なお図８（Ａ）乃至（Ｃ）では、フレーム反転駆動の例を説明したが、図９（Ａ）に示す模式図のようにゲートライン反転駆動や、図９（Ｂ）に示す模式図のようにソースライン反転駆動とすることもできる。また、特に図示しないがドット反転駆動とすることもできる。ここで、ゲートライン反転駆動をする際の、タイミングチャート図示し説明する。なお回路図については、図８（Ａ）と同様の回路図で説明する。

図９（Ｃ）は、図８（Ａ）に示した回路図をゲートライン反転駆動で駆動をする際のタイミングチャートを示している。ゲートライン反転駆動の場合、共通電位線ＣＬの電位は１ゲート選択期間毎に反転する。また映像信号線ＶＬには階調に応じた映像信号の電位を反転駆動する電位として順次供給される。そして、信号線ＳＬでは、スイッチング素子５５１により、共通電位線ＣＬまたは映像信号線ＶＬとの接続を切り替えることで、映像信号の電位と共通電位とが切り替わって供給される信号を信号線に供給することとなる。具体的にスイッチング素子５５１は、第１の走査線ＧＬａ１乃至ＧＬａｎがハイレベルの電位となるタイミングで映像信号が信号線ＳＬに供給されるよう制御し、第２の走査線ＧＬｂ１乃至ＧＬｂｎがハイレベルの電位となるタイミングで共通電位が信号線ＳＬに供給されるよう制御する。

なお図９（Ｃ）で説明した駆動方法は、共通電位線ＣＬの電位を複数のゲート選択期間毎（例えば２又は３ゲート選択期間毎）に反転させるものでもよい。この場合、液晶素子１０３には、正の電圧と負の電圧とが複数行ずつ交互に印加される。これにより、消費電力の削減を図ることができる。

（実施の形態６）
本実施の形態では、液晶表示装置が有する表示パネルの画素の平面図及び断面図の一例について図面を用いて説明する。

図１０（Ａ）は表示パネルが有する複数の画素の１つの平面図を示している。図１０（Ｂ）は図１０（Ａ）の一点鎖線Ａ−Ｂにおける断面図である。

図１０（Ａ）において、信号線となる配線層（ソース電極層１２０１ａ、ドレイン電極層１２０１ｂ、及びドレイン電極層１２０１ｃを含む）は、図中上下方向（列方向）に延伸するように配置されている。第１の走査線となる配線層（ゲート電極層１２０２を含む）は、図中左右方向（行方向）に延伸するように配置されている。第２の走査線となる配線層（ゲート電極層１２０３を含む）は、ソース電極層１２０１ａに概略直交する方向（図中左右方向（行方向））に延伸するように配置されている。容量配線層１２０４は、ゲート電極層１２０２及びゲート電極層１２０３に概略平行な方向であって、且つ、ソース電極層１２０１ａに概略直交する方向（図中左右方向（行方向））に延伸するように配置されている。

図１０（Ａ）において、表示パネルの画素には、ゲート電極層１２０２を有する第１のトランジスタ１２０５、及びゲート電極層１２０３を有する第２のトランジスタ１２０６が離間して設けられている。第１のトランジスタ１２０５及び第２のトランジスタ１２０６上には、絶縁膜１２０７、絶縁膜１２０８、及び層間膜１２０９が設けられている。

図１０（Ａ）、図１０（Ｂ）に示す表示パネルの画素は、第１のトランジスタ１２０５に接続される第１の電極層として透明電極層１２１０、第２のトランジスタ１２０６に接続される第２の電極層として透明電極層１２１１を有する。透明電極層１２１０及び透明電極層１２１１は、互いの櫛歯状の形状が噛み合うように、且つ離間して設けられている。第１のトランジスタ１２０５及び第２のトランジスタ１２０６上の絶縁膜１２０７、絶縁膜１２０８、及び層間膜１２０９には、開口（コンタクトホール）が形成されている。開口（コンタクトホール）において、透明電極層１２１０と第１のトランジスタ１２０５とが接続され、他の開口（コンタクトホール）において透明電極層１２１１と第２のトランジスタ１２０６とが接続されている。

図１０（Ａ）、図１０（Ｂ）に示す第１のトランジスタ１２０５は、ゲート絶縁層１２１２を介してゲート電極層１２０２上に配置された第１の半導体層１２１３を有し、第１の半導体層１２１３に接してソース電極層１２０１ａ及びドレイン電極層１２０１ｂを有する。図１０（Ａ）に示す第２のトランジスタ１２０６は、ゲート絶縁層１２１２を介してゲート電極層１２０３上に配置された第２の半導体層１２１４を有し、第２の半導体層１２１４に接してソース電極層１２０１ａ及びドレイン電極層１２０２ｃを有する。また、容量配線層１２０４、ゲート絶縁層１２１２、及びドレイン電極層１２０１ｂが積層して、容量素子１２１５を形成している。

なお図１０（Ａ）に示すように容量素子１２１５を設ける構成では、第１のトランジスタ１２０５の電流供給能力を第２のトランジスタ１２０６の電流供給能力より大きくしておくことが好適である。具体的には、第１のトランジスタ１２０５のチャネル幅（Ｗ）とチャネル長（Ｌ）との比Ｗ／Ｌを、第２のトランジスタ１２０６のＷ／Ｌよりも大きくしておく。第１のトランジスタ１２０５のＷ／Ｌを、第２のトランジスタ１２０６のＷ／Ｌよりも大きくしておくことで、容量素子１２１５の充電速度を高め、液晶素子の第１の電極にあたる透明電極層１２１０の電位の立ち上がりを急峻にすることができる。

また、第１のトランジスタ１２０５、第２のトランジスタ１２０６、及び液晶層１２１７を間に挟んで、第１の基板１２１８と第２の基板１２１９とが重畳されるように配置されている。

なお図１０（Ｂ）では、第１のトランジスタ１２０５としてボトムゲート構造の逆スタガ型トランジスタを用いる例を示したが、本明細書に開示する液晶表示装置に適用できるトランジスタの構造は特に限定されない。例えば、ゲート絶縁層を介してゲート電極層が半導体層の上側に配置されるトップゲート構造のトランジスタ、及び、ゲート絶縁層を介してゲート電極層が半導体層の下側に配置されるボトムゲート構造のスタガ型トランジスタ及びプレーナ型トランジスタなどを用いることができる。

（実施の形態７）
本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示す。本明細書に開示する液晶表示装置に適用できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を介して、半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲート絶縁層を介して、半導体層の下側に配置されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。図１１（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を以下に示す。

なお、図１１（Ａ）乃至（Ｄ）に示すトランジスタは、半導体層として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態にいて高い電界効果移動度（最大値で５ｃｍ^２／Ｖｓｅｃ以上、好ましくは最大値で１０ｃｍ^２／Ｖｓｅｃ〜１５０ｃｍ^２／Ｖｓｅｃ）と、トランジスタのオフ状態において低い単位チャネル幅あたりのオフ電流（例えば単位チャネル幅あたりのオフ電流が１ａＡ／μｍ未満、さらに好ましくは１０ｚＡ／μｍ未満、且つ、８５℃にて１００ｚＡ／μｍ未満）が得られることである。

図１１（Ａ）に示すトランジスタ４１０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。

トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３に積層する絶縁膜４０７が設けられている。絶縁膜４０７上にはさらに保護絶縁層４０９が形成されている。

図１１（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。

トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、酸化物半導体層４０３のチャネル形成領域を覆うチャネル保護層として機能する絶縁層４２７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ４２０を覆い、保護絶縁層４０９が形成されている。

図１１（Ｃ）に示すトランジスタ４３０はボトムゲート型のトランジスタであり、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体層４０３を含む。また、トランジスタ４３０を覆い、酸化物半導体層４０３に接する絶縁膜４０７が設けられている。絶縁膜４０７上にはさらに保護絶縁層４０９が形成されている。

トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４０１上に接して設けられ、ゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極層４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４０５ａ、ドレイン電極層４０５ｂ上に酸化物半導体層４０３が設けられている。

図１１（Ｄ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一つである。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４３７、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２、及びゲート電極層４０１を含み、ソース電極層４０５ａ、ドレイン電極層４０５ｂにそれぞれ配線層４３６ａ、配線層４３６ｂが接して設けられ接続している。

本実施の形態では、上述のとおり、半導体層として酸化物半導体層４０３を用いる。酸化物半導体層４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体、などを用いることができる。また、上記酸化物半導体にＳｉＯ_２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。

また、酸化物半導体層４０３は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。

また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。

酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、オフ状態における電流値（オフ電流値）を低くすることができる。よって画素において、映像信号等の電気信号を保持するための容量素子を小さく設計することができる。よって、画素の開口率の向上を図ることができるため、その分の低消費電力化を図るといった効果を奏する。

また、酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、酸素添加及び脱水素処理による高純度化をすることでキャリア濃度を極めて小さくでき、オフ電流を少なくすることができる。よって、画素においては映像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって１フレーム期間の周期を長くすることができ、静止画表示期間でのリフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。

ボトムゲート構造のトランジスタ４１０、４２０、４３０において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。

ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮ_ｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯ_ｘ（ｘ＞０））を積層して、合計膜厚２００ｎｍのゲート絶縁層とする。

ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。

ソース電極層４０５ａ、ドレイン電極層４０５ｂに接続する配線層４３６ａ、配線層４３６ｂのような導電膜も、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同様な材料を用いることができる。

また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。

酸化物半導体層の上方に設けられる絶縁膜４０７、４２７、下方に設けられる絶縁層４３７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。

また、酸化物半導体層の上方に設けられる保護絶縁層４０９は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。

また、保護絶縁層４０９上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。

高純度化された酸化物半導体層を含むトランジスタは、オフ電流を少なくすることができる。よって、画素においては映像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって１フレーム期間の周期を長くすることができ、静止画表示期間でのリフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。また、高純度化された酸化物半導体層は、レーザ照射等の処理を経ることなく作製でき、大面積基板へのトランジスタの形成を可能にすることができるため、好適である。

（実施の形態８）
本明細書に開示する液晶表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について説明する。

図１２（Ａ）は、電子書籍の一例を示している。図１２（Ａ）に示す電子書籍は、筐体１７００及び筐体１７０１の２つの筐体で構成されている。筐体１７００及び筐体１７０１は、蝶番１７０４により一体になっており、開閉動作を行うことができる。このような構成により、書籍のような動作を行うことが可能となる。

筐体１７００には表示部１７０２が組み込まれ、筐体１７０１には表示部１７０３が組み込まれている。表示部１７０２及び表示部１７０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１２（Ａ）では表示部１７０２）に文章を表示し、左側の表示部（図１２（Ａ）では表示部１７０３）に画像を表示することができる。

また、図１２（Ａ）では、筐体１７００に操作部等を備えた例を示している。例えば、筐体１７００は、電源入力端子１７０５、操作キー１７０６、スピーカ１７０７等を備えている。操作キー１７０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイス等を備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備える構成としてもよい。さらに、図１２（Ａ）に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。

図１２（Ｂ）は、液晶表示装置を用いたデジタルフォトフレームの一例を示している。例えば、図１２（Ｂ）に示すデジタルフォトフレームは、筐体１７１１に表示部１７１２が組み込まれている。表示部１７１２は、各種画像を表示することが可能であり、例えば、デジタルカメラ等で撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、図１２（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部１７１２に表示させることができる。

図１２（Ｃ）は、液晶表示装置を用いたテレビジョン装置の一例を示している。図１２（Ｃ）に示すテレビジョン装置は、筐体１７２１に表示部１７２２が組み込まれている。表示部１７２２により、映像を表示することが可能である。また、ここでは、スタンド１７２３により筐体１７２１を支持した構成を示している。表示部１７２２は、上記実施の形態に示した液晶表示装置を適用することができる。

図１２（Ｃ）に示すテレビジョン装置の操作は、筐体１７２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部１７２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

図１２（Ｄ）は、液晶表示装置を用いた携帯電話機の一例を示している。図１２（Ｄ）に示す携帯電話機は、筐体１７３１に組み込まれた表示部１７３２の他、操作ボタン１７３３、操作ボタン１７３７、外部接続ポート１７３４、スピーカ１７３５、及びマイク１７３６等を備えている。

図１２（Ｄ）に示す携帯電話機は、表示部１７３２がタッチパネルになっており、指等の接触により、表示部１７３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成等は、表示部１７３２を指等で接触することにより行うことができる。

１００画素
１０１第１のトランジスタ
１０２第２のトランジスタ
１０３液晶素子
１０４信号線
１０５走査線
１０６走査線
１１１期間
１１２期間
１２１期間
１２２期間
１２３期間
２００容量配線
２０１容量素子
２０２容量素子
２１１矢印
２１２一点鎖線
２１３矢印
２１４一点鎖線
３１１矢印
３１２一点鎖線
３１３矢印
３１４矢印
３１５一点鎖線
３５１矢印
３５２一点鎖線
３５３矢印
３５４一点鎖線
４００基板
４０１ゲート電極層
４０２ゲート絶縁層
４０３酸化物半導体層
４０７絶縁膜
４０９保護絶縁層
４１０トランジスタ
４２０トランジスタ
４２７絶縁層
４３０トランジスタ
４３７絶縁層
４４０トランジスタ
５００容量配線
５０１容量素子
５０２容量素子
５１０映像信号線
５１１共通電位線
５５１スイッチング素子
６０１画素部
６０２信号線駆動回路
６０３走査線駆動回路
６０４走査線駆動回路
６１０シフトレジスタ回路
６１１パルス出力回路
６２０バッファ部
６２１制御回路部
６２２プルアップトランジスタ
６２３プルダウントランジスタ
１２０２ゲート電極層
１２０３ゲート電極層
１２０４容量配線層
１２０５第１のトランジスタ
１２０６第２のトランジスタ
１２０７絶縁膜
１２０８絶縁膜
１２０９層間膜
１２１０透明電極層
１２１１透明電極層
１２１２ゲート絶縁層
１２１３半導体層
１２１４半導体層
１２１５容量素子
１２１７液晶層
１２１８基板
１２１９基板
１５００画素
１５０１トランジスタ
１５０２液晶素子
１５０３保持容量
１５０４映像信号線
１５０５走査線
１５０６共通電位線
１５０７容量線
１５１１反転駆動期間
１５１２非反転駆動期間
１７００筐体
１７０１筐体
１７０２表示部
１７０３表示部
１７０４蝶番
１７０５電源入力端子
１７０６操作キー
１７０７スピーカ
１７１１筐体
１７１２表示部
１７２１筐体
１７２２表示部
１７２３スタンド
１７３１筐体
１７３２表示部
１７３３操作ボタン
１７３４外部接続ポート
１７３５スピーカ
１７３６マイク
１７３７操作ボタン
４０５ａソース電極層
４０５ｂドレイン電極層
４３６ａ配線層
４３６ｂ配線層
１２０１ａソース電極層
１２０１ｂドレイン電極層
１２０１ｃドレイン電極層

Claims

第１の画素と、第２の画素と、第１のスイッチと、第２のスイッチと、を有し、
前記第１の画素は、第１の液晶素子と、第１のトランジスタと、第２のトランジスタと、を有し、
前記第２の画素は、第２の液晶素子と、第３のトランジスタと、第４のトランジスタと、を有し、
前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の液晶素子の第１の電極と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１の液晶素子の第２の電極と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２の液晶素子の第１の電極と電気的に接続され、
前記第４のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第４の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の液晶素子の第２の電極と電気的に接続され、
前記第１のスイッチは、第５の配線と前記第２の配線との導通又は非導通を制御する機能と、第６の配線と前記第２の配線との導通又は非導通を制御する機能と、を有し、
前記第２のスイッチは、前記第５の配線と前記第４の配線との導通又は非導通を制御する機能と、第７の配線と前記第４の配線との導通又は非導通を制御する機能と、を有することを特徴とする液晶表示装置。
請求項１において、
前記第１乃至第４のトランジスタの少なくとも一は、酸化物半導体にチャネル形成領域を有することを特徴とする液晶表示装置。
請求項１又は請求項２において、
前記第１乃至第４のトランジスタの少なくとも一のオフ電流は、８５℃にて１００ｚＡ／μｍ未満であることを特徴とする液晶表示装置。