JP7321942B2 - 表示装置 - Google Patents

Description

本発明の一態様は、表示装置及びその動作方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、表示システム、電子機器、照明装置、入力装置（例えば、タッチセンサ等）、入出力装置（例えば、タッチパネル等）、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置等）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、及び電子機器等は、半導体装置といえる場合がある。もしくは、これらは半導体装置を有するといえる場合がある。

表示デバイスとして液晶デバイスを用いた表示装置の開発が進められている。一般に、液晶デバイスは、直流電圧を供給し続けると劣化しやすくなる傾向がある。このため、表示デバイスとして液晶デバイスを用いた表示装置では、例えば１フレーム期間毎に液晶デバイスに印加する電圧の極性を反転させる駆動方式（「フレーム反転駆動法」ともいう。）が用いられる。

表示装置をフレーム反転方式で駆動する場合、表示装置に画像を表示している期間中、表示デバイスの共通電極に供給する電位を一定に保つ駆動方式（「コモンＤＣ駆動法」ともいう。）と、共通電極に供給する電位の極性を、例えば１フレーム期間毎に反転させる駆動方式（「コモン反転駆動法」ともいう。）が知られている。例えば、特許文献１では、コモン反転駆動法により動作する液晶表示装置が開示されている。

特開平１１－１１９１９３号公報

コモンＤＣ駆動法により表示装置を駆動する場合、表示デバイスの共通電極に、接地電位等の定電位を供給する。このため、表示デバイスの画素電極に供給される電位と、共通電極に供給される電位との差を大きくするには、画素電極に高い電位を供給する必要がある。一方、コモン反転駆動法により表示装置を駆動する場合、画素電極に供給される電位が低くても、表示デバイスの画素電極に供給される電位と、共通電極に供給される電位との差を大きくすることができる。

しかし、コモン反転駆動法により表示装置を駆動する場合、全ての表示デバイスの共通電極に供給される電位の極性を、同時に反転させることになる。これにより、共通電極に供給される電位の極性を反転させてから、画像データに対応する電位が画素電極に供給されるまでの期間が画素ごとに異なることになり、表示ムラが発生して表示品位が低下する。

本発明の一態様は、表示デバイスの一方の電極に供給される電位、及び表示デバイスの他方の電極に供給される電位を、画素ごとに制御することができる表示装置を提供することを課題の一つとする。本発明の一態様は、表示デバイスの一方の電極に供給される電位、及び表示デバイスの他方の電極に供給される電位を、ソースドライバ回路により供給することができる表示装置を提供することを課題の一つとする。本発明の一態様は、表示ムラが軽減された表示装置を提供することを課題の一つとする。本発明の一態様は、表示デバイスに高電圧を供給することができる表示装置を提供することを課題の一つとする。本発明の一態様は、表示品位が高い表示装置を提供することを課題の一つとする。本発明の一態様は、低消費電力の表示装置を提供することを課題の一つとする。本発明の一態様は、低価格な表示装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い表示装置を提供することを課題の一つとする。本発明の一態様は、小型の表示装置を提供することを課題の一つとする。本発明の一態様は、新規な表示装置を提供することを課題の一つとする。本発明の一態様は、上記表示装置の動作方法を提供することを課題の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、画素と、ソースドライバ回路と、を有する表示装置であって、画素は、第１のトランジスタと、第２のトランジスタと、容量素子と、表示デバイスと、を有し、第１のトランジスタのソース又はドレインの一方は、容量素子の一方の電極と電気的に接続され、容量素子の一方の電極は、表示デバイスの一方の電極と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、容量素子の他方の電極と電気的に接続され、容量素子の他方の電極は、表示デバイスの他方の電極と電気的に接続され、第１のトランジスタのソース又はドレインの他方は、第１の配線を介してソースドライバ回路と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第２の配線を介してソースドライバ回路と電気的に接続されている表示装置である。

又は、上記態様において、ソースドライバ回路は、第２の配線に、第１の電位又は第２の電位を供給する機能を有し、ソースドライバ回路は、第１の抵抗素子と、第２の抵抗素子と、を有し、第１の抵抗素子の一方の端子には、第１の電位が供給され、第２の抵抗素子の一方の端子には、第２の電位が供給されてもよい。

又は、上記態様において、ソースドライバ回路は、第１のスイッチと、第２のスイッチと、を有し、第１の抵抗素子の一方の端子は、第１のスイッチの一方の端子と電気的に接続され、第１のスイッチの他方の端子は、第２の配線と電気的に接続され、第２の抵抗素子の一方の端子は、第２のスイッチの一方の端子と電気的に接続され、第２のスイッチの他方の端子は、第２の配線と電気的に接続されていてもよい。

又は、上記態様において、第１の電位は、正電位であり、第２の電位は、負電位であってもよい。

又は、上記態様において、第１の電位の絶対値と、第２の電位の絶対値と、は同一又は略同一であってもよい。

又は、上記態様において、第１のトランジスタのゲート、及び第２のトランジスタのゲートは、第３の配線と電気的に接続されていてもよい。

又は、上記態様において、表示装置は、ゲートドライバ回路を有し、第３の配線は、ゲートドライバ回路と電気的に接続されていてもよい。

又は、上記態様において、表示デバイスは、液晶デバイスであってもよい。

又は、上記態様において、表示デバイスは、横電界方式が適用された液晶デバイスであってもよい。

又は、上記態様において、表示デバイスは、ブルー相を示す液晶を有してもよい。

又は、上記態様において、第１のトランジスタ、及び第２のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）と、を有してもよい。

又は、上記態様において、画素は、第３のトランジスタを有し、第３のトランジスタのソース又はドレインの一方は、表示デバイスの他方の電極と電気的に接続され、第３のトランジスタのソース又はドレインの一方は、共通配線と電気的に接続されていてもよい。

又は、上記態様において、第３のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）と、を有してもよい。

本発明の一態様により、表示デバイスの一方の電極に供給される電位、及び表示デバイスの他方の電極に供給される電位を、画素ごとに制御することができる表示装置を提供できる。本発明の一態様により、表示デバイスの一方の電極に供給される電位、及び表示デバイスの他方の電極に供給される電位を、ソースドライバ回路により供給することができる表示装置を提供できる。本発明の一態様により、表示ムラが軽減された表示装置を提供できる。本発明の一態様により、表示デバイスに高電圧を供給することができる表示装置を提供できる。本発明の一態様により、表示品位が高い表示装置を提供できる。本発明の一態様により、低消費電力の表示装置を提供できる。本発明の一態様により、低価格な表示装置を提供できる。本発明の一態様により、信頼性の高い表示装置を提供できる。本発明の一態様により、小型の表示装置を提供できる。本発明の一態様により、新規な表示装置を提供できる。本発明の一態様により、上記表示装置の動作方法を提供できる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。

画素の一例を示す図。 画素の動作の一例を示す図。 画素の一例を示す図。 画素の動作の一例を示す図。 画素の一例を示す図。 表示装置の一例を示す図。 ソースドライバ回路の一例を示す図、及びパストランジスタロジック回路の特性の一例を示す図。 ソースドライバ回路の一例を示す図、及びパストランジスタロジック回路の特性の一例を示す図。 表示装置の一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 トランジスタの一例を示す図。 電子機器の一例を示す図。 実施例１で用いた回路を示す図。 実施例１で用いた画素を示す図。 実施例１での計算条件を示す図。 実施例１での計算結果を示す図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

また、図面において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲等に限定されない。

なお、「膜」という用語と、「層」という用語とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について図面を用いて説明する。

本発明の一態様は、画素と、ソースドライバ回路と、ゲートドライバ回路と、を有する表示装置に関する。画素は、第１及び第２のトランジスタと、容量素子と、表示デバイスと、を有する。ソースドライバ回路は、第１及び第２の配線と電気的に接続されている。第１の配線は、第１のトランジスタを介して、容量素子の一方の電極、及び表示デバイスの一方の電極と電気的に接続されている。第２の配線は、第２のトランジスタを介して、容量素子の他方の電極、及び表示デバイスの他方の電極と電気的に接続されている。ゲートドライバ回路は、第３の配線と電気的に接続されており、第３の配線は、第１及び第２のトランジスタのゲートと電気的に接続されている。本発明の一態様の表示装置に設けられた画素を上記構成とすることにより、表示デバイスの一方の電極に供給する電位、及び表示デバイスの他方の電極に供給する電位の両方を、画素ごとに制御することができる。

ここで、表示デバイスとして、液晶デバイスを用いることができる。また、第１及び第２の配線は、信号線とすることができ、第３の配線は、走査線とすることができる。

ソースドライバ回路は、第１の配線に画像信号を供給することにより、画像信号に対応する電位を表示デバイスの一方の電極に供給する機能を有する。また、ソースドライバ回路は、第２の配線に第１又は第２の電位を供給することにより、第１又は第２の電位を表示デバイスの他方の電極に供給する機能を有する。ここで、第２の電位は、第１の電位の極性を反転させた電位とすることができる。

本明細書等において、極性を反転させた電位とは、表示デバイスに印加する電圧の極性を反転させる電位を示す。例えば、表示デバイスの他方の電極に供給する電位を、第１の電位又は第２の電位とし、第１の電位を表示デバイスの一方の電極に供給される電位以上の電位とし、第２の電位を表示デバイスの一方の電極に供給される電位以下の電位とする場合、第１の電位と第２の電位は極性を反転させた電位ということができる。

又は、基準電位との大小関係を逆にした電位を、極性を反転させた電位という場合がある。例えば、基準電位を接地電位とすると、正負を逆にした電位を、極性を反転させた電位という場合がある。

例えば、第１の電位は正電位とすることができ、第２の電位は負電位とすることができる。この場合、第１の電位の絶対値と、第２の電位の絶対値は同一又は略同一とすることができる。ここで、第１の電位の絶対値と、第２の電位の絶対値と、の差が例えば０．１Ｖ以下である場合は、第１の電位の絶対値と、第２の電位の絶対値は略同一であるということができる。

本明細書等において、表示デバイスに印加される電圧とは、当該表示デバイスの一方の電極に供給される電位と、当該表示デバイスの他方の電極に供給される電位と、の電位差を示す。また、表示デバイスに印加される電圧の極性が反転するとは、例えば表示デバイスに印加される電圧が正から負に切り替わること、又は負から正に切り替わることを示す。

本発明の一態様では、表示装置がフレーム反転駆動を行う際、表示デバイスの一方の電極に供給される電位だけでなく、表示デバイスの他方の電極に供給される電位も切り替える。これにより、画像信号に対応する電位が低くても、表示デバイスの一方の電極に供給される電位のみを反転させることによりフレーム反転駆動を行う場合より、表示デバイスに印加される電圧を高くすることができる。したがって、表示デバイスに高い電圧を印加する場合であっても、本発明の一態様の表示装置の消費電力を小さくすることができる。また、ソースドライバ回路を高耐圧なものにしなくてよいため、本発明の一態様の表示装置を低価格なものとすることができる。

本明細書等において、電圧が高いとは、電位差の絶対値が大きいということを示す場合がある。また、電圧が低いとは、電位差の絶対値が小さいということを示す場合がある。つまり、電圧の高低を論ずる際に、電圧の極性を考慮しない場合がある。

前述のように、本発明の一態様の表示装置では、表示デバイスの一方の電極に供給する電位、及び表示デバイスの他方の電極に供給する電位の両方を、画素ごとに制御することができる。これにより、表示デバイスの他方の電極に供給される電位を切り替えてから、当該表示デバイスの一方の電極に画像信号に対応する電位を供給するまでの期間を、画素間で等しくすることができる。例えば、本発明の一態様の表示装置が有する全ての画素について、表示デバイスの一方の電極に画像信号に対応する電位が供給されるタイミングと、表示デバイスの他方の電極に供給される電位が切り替わるタイミングと、を一致させることができる。これにより、表示デバイスの他方の電極を共通電極とする場合より、表示装置に表示される画像の表示ムラを軽減することができ、表示品位を高めることができる。

＜１－１．画素の構成例１＞
図１は、本発明の一態様の表示装置に用いることができる画素１１ａを説明する図である。画素１１ａは、トランジスタ２１と、トランジスタ２２と、容量素子２５と、表示デバイス２６を有する。表示デバイス２６として、例えば液晶デバイスを用いることができる。

トランジスタ２１のソース又はドレインの一方は、容量素子２５の一方の電極と電気的に接続されている。容量素子２５の一方の電極は、表示デバイス２６の一方の電極と電気的に接続されている。トランジスタ２２のソース又はドレインの一方は、容量素子２５の他方の電極と電気的に接続されている。容量素子２５の他方の電極は、表示デバイス２６の他方の電極と電気的に接続されている。

ここで、トランジスタ２１のソース又はドレインの一方、容量素子２５の一方の電極、及び表示デバイス２６の一方の電極が接続されている配線をノードＮ１とする。また、トランジスタ２２のソース又はドレインの一方、容量素子２５の他方の電極、及び表示デバイス２６の他方の電極が接続されている配線をノードＮ２とする。

トランジスタ２１のソース又はドレインの他方は、配線３１と電気的に接続されている。トランジスタ２２のソース又はドレインの他方は、配線３２と電気的に接続されている。トランジスタ２１のゲート、及びトランジスタ２２のゲートは、配線３３と電気的に接続されている。

配線３１は、画像信号を画素１１ａに供給する信号線としての機能を有する。配線３２は、第１の電位及び第２の電位を画素１１ａに供給する信号線としての機能を有する。配線３３は、トランジスタ２１及びトランジスタ２２を制御する走査線としての機能を有する。

ここで、第２の電位は、第１の電位の極性を反転させた電位とすることができる。例えば、第１の電位は正電位とすることができ、第２の電位は負電位とすることができる。また、第１の電位の絶対値と、第２の電位の絶対値は、同一又は略同一とすることができる。

トランジスタ２１は、画素１１ａへの画像信号の供給を制御する機能を有する。トランジスタ２２は、画素１１ａへの第１の電位及び第２の電位の供給を制御する機能を有する。

画像信号に対応する電位は、ノードＮ１に保持される。第１の電位又は第２の電位は、ノードＮ２に保持される。したがって、トランジスタ２１及びトランジスタ２２に極めてオフ電流の低いトランジスタを用いることで、ノードＮ１及びノードＮ２の電位を長時間保持することができる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いることができる。

ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体等であり、例えば、後述するＣＡＡＣ－ＯＳ又はＣＡＣ－ＯＳ等を用いることができる。ＣＡＡＣ－ＯＳは、結晶性の高い酸化物半導体である。また、当該結晶性の高い酸化物半導体を用いたトランジスタは、信頼性を向上させることができるため、本発明の一態様の表示装置に用いると好適である。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタ等に適する。

ＯＳトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、及び短チャネル効果等が生じない等、Ｓｉをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）とは異なる特徴を有し、信頼性の高い回路を形成することができる。

なお、トランジスタ２１及びトランジスタ２２にＳｉトランジスタを用いてもよい。又は、トランジスタ２１及びトランジスタ２２の一方にＯＳトランジスタを用い、他方にＳｉトランジスタを用いてもよい。なお、上記Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン）を有するトランジスタ、単結晶シリコンを有するトランジスタ等が挙げられる。

画素１１ａを図１に示す構成とすることで、表示デバイス２６の他方の電極に供給する電位を、画素１１ａごとに制御することができる。

次に、図２に示すタイミングチャートを用いて、画素１１ａの動作方法の一例について説明する。ここで、電位Ｖ１は、第１の電位とすることができ、電位Ｖ２は、第２の電位とすることができる。また、時刻Ｔ０１乃至時刻Ｔ０３、時刻Ｔ０４乃至時刻Ｔ０６を、それぞれ１フレーム期間とすることができる。

時刻Ｔ０１に配線３３の電位を高電位とすると、トランジスタ２１及びトランジスタ２２が導通する。その後、時刻Ｔ０２に配線３１の電位を画像信号に対応する電位である電位Ｖ_ＩＳ１、配線３２の電位を電位Ｖ２とすると、ノードＮ１に電位Ｖ_ＩＳ１が書き込まれ、ノードＮ２に電位Ｖ２が書き込まれる。これにより、電位Ｖ_ＩＳ１に応じて表示デバイス２６による表示が行われる。

時刻Ｔ０３に配線３３の電位を低電位とすると、トランジスタ２１及びトランジスタ２２が非導通となり、ノードＮ１に電位Ｖ_ＩＳ１が保持され、ノードＮ２に電位Ｖ２が保持される。

本明細書等において、低電位は、例えば電位Ｖ２以下の電位とすることができる。また、高電位は、例えば電位Ｖ１以上の電位とすることができる。

時刻Ｔ０４に配線３３の電位を高電位とすると、トランジスタ２１及びトランジスタ２２が導通する。その後、時刻Ｔ０５に配線３１の電位を電位Ｖ_ＩＳ１’とし、配線３２の電位を電位Ｖ１とすると、ノードＮ１の電位が電位Ｖ_ＩＳ１’となり、ノードＮ２の電位が電位Ｖ１となる。したがって、表示デバイス２６に印加される電圧の極性が反転することによりフレーム反転駆動が行われる。これにより、表示デバイス２６が液晶デバイスである場合、フレーム反転駆動を行わない場合より表示デバイス２６の劣化を抑制することができるため、本発明の一態様の表示装置の信頼性を高めることができる。また、ノードＮ１の電位、及びノードＮ２の電位の両方を切り替えてフレーム反転駆動を行うことにより、画像信号に対応する電位が低くても、ノードＮ１の電位のみを切り替えてフレーム反転駆動を行う場合より、表示デバイス２６に印加される電圧を高くすることができる。これにより、表示デバイス２６に高い電圧を印加する場合であっても、本発明の一態様の表示装置の消費電力を小さくすることができる。

時刻Ｔ０６に配線３３の電位を低電位とすると、トランジスタ２１及びトランジスタ２２が非導通となる。以上が画素１１ａの動作方法の一例である。

以上示したように、本発明の一態様では、配線３２に供給する電位を、一定の周期で切り替える。当該周期は、例えば図２に示すように、配線３１に画像信号が供給される周期と等しくすることができる。例えば、配線３１に画像信号が供給されるタイミングと、配線３２に供給される電位が切り替わるタイミングと、を一致させることができる。

前述のように、本発明の一態様の表示装置では、表示デバイス２６の一方の電極に供給する電位、及び表示デバイス２６の他方の電極に供給する電位の両方を、画素１１ａごとに制御することができる。つまり、ノードＮ１に書き込む電位、及びノードＮ２に書き込む電位の両方を、画素１１ａごとに制御することができる。これにより、ノードＮ２に第１の電位又は第２の電位を書き込んでから、ノードＮ１に画像信号に対応する電位を書き込むまでの期間を、画素１１ａ間で等しくすることができる。例えば、全ての画素１１ａについて、図２に示すように、ノードＮ２に電位が書き込まれるタイミングを、ノードＮ１に電位が書き込まれるタイミングと一致させることができる。これにより、表示装置に表示される画像の表示ムラを軽減することができ、表示品位を高めることができる。

なお、第１の電位及び第２の電位は、それぞれ固定してもよいが、変動させてもよい。例えば、第１の電位を０Ｖ乃至５Ｖの間で変動させ、第２の電位を－５Ｖ乃至０Ｖの間で変動させてもよい。これにより、画素１１ａに供給された画像信号に対して、例えば補正処理を行うことができる。

＜１－２．画素の構成例２＞
図３は、本発明の一態様の表示装置に用いることができる画素１１ｂを説明する図である。画素１１ｂは、画素１１ａの変形例であり、トランジスタ２３が設けられている点が画素１１ａと異なる。

トランジスタ２３のソース又はドレインの一方は、ノードＮ２と電気的に接続されている。トランジスタ２３のソース又はドレインの他方は、配線３５と電気的に接続されている。トランジスタ２３のゲートは、配線３４と電気的に接続されている。

配線３５は、共通配線としての機能を有する。つまり、本発明の一態様の表示装置が有する、例えば全ての画素１１ｂに設けられたトランジスタ２３のソース又はドレインの他方が、１本の配線３５と電気的に接続された構成とすることができる。配線３５には、定電位が供給され、例えば接地電位を供給することができる。また、配線３４は、トランジスタ２３を制御する走査線としての機能を有する。

画素１１ａと同様に、第１の電位又は第２の電位は、ノードＮ２に保持される。したがって、トランジスタ２３に、トランジスタ２２と同様に極めてオフ電流の低いトランジスタ、例えばＯＳトランジスタを用いると、ノードＮ２の電位を長時間保持することができる。なお、トランジスタ２３にＳｉトランジスタを用いてもよい。

次に、図４に示すタイミングチャートを用いて、画素１１ｂの動作方法の一例について説明する。ここで、配線３５に供給される電位を電位Ｖ_ＣＯＭとする。また、時刻Ｔ１１乃至時刻Ｔ１５、時刻Ｔ１６乃至時刻Ｔ２０を、それぞれ１フレーム期間とすることができる。

時刻Ｔ１１に配線３４の電位を低電位、時刻Ｔ１２に配線３３の電位を高電位とする。また、時刻Ｔ１３に配線３１の電位を、画像信号に対応する電位である電位Ｖ_ＩＳ２、配線３２の電位を電位Ｖ２とする。以上により、トランジスタ２１及びトランジスタ２２が導通し、ノードＮ１に電位Ｖ_ＩＳ２が書き込まれ、ノードＮ２に電位Ｖ２が書き込まれる。これにより、電位Ｖ_ＩＳ２に応じて表示デバイス２６による表示が行われる。

時刻Ｔ１４に配線３３の電位を低電位とすると、トランジスタ２１及びトランジスタ２２が非導通となり、ノードＮ１に電位Ｖ_ＩＳ２が保持され、ノードＮ２に電位Ｖ２が保持される。

時刻Ｔ１５に配線３４の電位を高電位とすると、トランジスタ２３が導通し、ノードＮ２の電位が電位Ｖ_ＣＯＭとなる。つまり、ノードＮ２の電位が、“Ｖ_ＣＯＭ－Ｖ２”上昇する。これにより、ノードＮ１の容量結合係数が１である場合、ノードＮ１の電位も“Ｖ_{Ｃ ＯＭ}－Ｖ２”上昇し、電位“Ｖ_ＩＳ２＋Ｖ_ＣＯＭ－Ｖ２”となる。つまり、表示デバイス２６に印加される電圧は変化しない。ここで、電位Ｖ_ＩＳ２が正電位である場合、電位“Ｖ_ＩＳ２＋Ｖ_ＣＯＭ－Ｖ２”は電位Ｖ１より大きい電位となる場合がある。なお、以降の説明においても、ノードＮ１の容量結合係数を１とする。

時刻Ｔ１６に配線３４の電位を低電位とし、時刻Ｔ１７に配線３３の電位を高電位とする。また、時刻Ｔ１８に配線３１の電位を電位Ｖ_ＩＳ２’とし、配線３２の電位を電位Ｖ１とする。これにより、トランジスタ２１及びトランジスタ２２が導通し、ノードＮ１の電位が電位Ｖ_ＩＳ２’となり、ノードＮ２の電位は電位Ｖ１となる。以上により、表示デバイス２６に印加される電圧の極性が反転し、フレーム反転駆動が行われる。

時刻Ｔ１９に配線３３の電位を低電位とすると、トランジスタ２１及びトランジスタ２２が非導通となり、ノードＮ１に電位Ｖ_ＩＳ２’が保持され、ノードＮ２に電位Ｖ１が保持される。

時刻Ｔ２０に配線３４の電位を高電位とすると、トランジスタ２３が導通し、ノードＮ２の電位が電位Ｖ_ＣＯＭとなる。つまり、ノードＮ２の電位が、“Ｖ_ＣＯＭ－Ｖ１”上昇、すなわち“Ｖ１－Ｖ_ＣＯＭ”低下する。これにより、ノードＮ１の電位も“Ｖ_ＣＯＭ－Ｖ１”上昇、すなわち“Ｖ１－Ｖ_ＣＯＭ”低下し、電位“Ｖ_ＩＳ２’＋Ｖ_ＣＯＭ－Ｖ１”となる。つまり、表示デバイス２６に印加される電圧は変化しない。ここで、電位Ｖ_ＩＳ２’が負電位である場合、電位“Ｖ_ＩＳ２’＋Ｖ_ＣＯＭ－Ｖ１”は電位Ｖ２より小さい電位となる場合がある。以上が画素１１ｂの動作方法の一例である。

図４に示すように、ノードＮ１に画像信号に対応する電位を書き込んだ後に、ノードＮ２の電位を電位Ｖ_ＣＯＭとすることにより、表示デバイス２６に印加される電圧を変えることなく、ノードＮ２の電位を電位Ｖ_ＣＯＭとすることができる。これにより、表示デバイス２６に印加される電圧の、配線３１乃至配線３４等から発生する電気的なノイズ等による変動を抑制することができるようになる。したがって、本発明の一態様の表示装置に表示される画像の表示品位を高めることができる。

＜１－３．画素の構成例３＞
図５（Ａ）は、本発明の一態様の表示装置に用いることができる画素１１ｃを説明する図であり、図５（Ｂ）は、本発明の一態様の表示装置に用いることができる画素１１ｄを説明する図である。画素１１ｃは、画素１１ａに設けられたトランジスタ２１、及びトランジスタ２２にバックゲートを設けた構成である。画素１１ｄは、画素１１ｂに設けられたトランジスタ２１乃至トランジスタ２３にバックゲートを設けた構成である。バックゲートは、当該バックゲートが設けられたトランジスタのフロントゲートと電気的に接続することができ、オン電流を高める効果を有する。また、バックゲートにフロントゲートと異なる電位を供給できる構成としてもよい。当該構成とすることで、トランジスタのしきい値電圧を制御することができる。なお、図５（Ａ）、（Ｂ）においては、画素が有する全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを有していてもよい。

＜１－４．表示装置の構成例１＞
図６は、本発明の一態様の表示装置である表示装置１０の構成例を示す図である。表示装置１０は、画素１１がｍ行ｎ列（ｍ、ｎは２以上の整数）のマトリクス状に設けられた画素アレイ１４と、ゲートドライバ回路１２と、ソースドライバ回路１３を有する。ゲートドライバ回路１２には、配線３３が電気的に接続されている。ソースドライバ回路１３には、配線３１及び配線３２が電気的に接続されている。画素１１としては、画素１１ａ、画素１１ｂ、画素１１ｃ、又は画素１１ｄ等を適用することができる。

本明細書等において、ｉ行ｊ列目（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）の画素１１を、画素１１［ｉ，ｊ］と表記する。また、ｉ行目の画素１１と電気的に接続されている配線３３を配線３３［ｉ］と表記し、ｊ列目の画素１１と電気的に接続されている配線３１及び配線３２を、それぞれ配線３１［ｊ］及び配線３２［ｊ］と表記する。

ゲートドライバ回路１２は、画素１１を選択するための信号である選択信号を生成し、配線３３を介して画素１１に供給する機能を有する。配線３３の電位は、ゲートドライバ回路１２が生成した選択信号に対応する電位となる。

ソースドライバ回路１３は、画素１１を用いて表示される画像に対応する信号である画像信号を生成し、配線３１を介して画素１１に供給する機能を有する。配線３１の電位は、ソースドライバ回路１３が生成した画像信号に対応する電位となる。また、ソースドライバ回路１３は、第１の電位及び第２の電位を生成し、配線３２を介して画素１１に供給する機能を有する。

前述のように、本発明の一態様の表示装置は、画像信号に対応する電位が低くても、表示デバイス２６に印加される電圧を高くすることができる。このため、ソースドライバ回路１３を高耐圧なものにしなくてもよい。したがって、本発明の一態様の表示装置を低価格なものとすることができる。

＜１－５．ソースドライバ回路の構成例１＞
図７（Ａ）は、ソースドライバ回路１３の具体的な構成例を示す図である。なお、図７（Ａ）には、ソースドライバ回路１３の他、画素１１［ｉ，ｊ］及び画素１１［ｉ，ｊ＋１］も示している。

ソースドライバ回路１３は、シフトレジスタ４１ａ及びシフトレジスタ４１ｂと、ラッチ回路４２ａ及びラッチ回路４２ｂと、レベルシフト回路４３ａ及びレベルシフト回路４３ｂと、Ｎ型パストランジスタロジック回路（以下、Ｎ－ＰＴＬ）４４ａ及びＰ型パストランジスタロジック回路（以下、Ｐ－ＰＴＬ）４４ｂと、選択回路４５と、アンプ回路４６ａ及びアンプ回路４６ｂと、抵抗ストリング４７ａ及び抵抗ストリング４７ｂと、スイッチ４８ａ及びスイッチ４８ｂと、スイッチ４９ａ及びスイッチ４９ｂと、を有する。また、抵抗ストリング４７ａは、抵抗素子５７ａ［１］乃至［ｓ］（ｓは２以上の整数）を有し、抵抗ストリング４７ｂは、抵抗素子５７ｂ［１］乃至［ｓ］を有する。なお、Ｎ－ＰＴＬ４４ａと抵抗ストリング４７ａによりデジタルアナログ変換回路（以下、ＤＡ変換回路）を構成し、Ｐ－ＰＴＬ４４ｂと抵抗ストリング４７ｂによりＤＡ変換回路を構成する。また、スイッチ４８ａ及びスイッチ４８ｂ、並びにスイッチ４９ａ及びスイッチ４９ｂとして、例えばＣＭＯＳトランジスタ、ｎチャネル型トランジスタ、又はｐチャネル型トランジスタを用いることができる。

シフトレジスタ４１ａの出力端子はラッチ回路４２ａのクロック入力端子と電気的に接続され、シフトレジスタ４１ｂの出力端子はラッチ回路４２ｂのクロック入力端子と電気的に接続されている。ラッチ回路４２ａの入力端子、及びラッチ回路４２ｂの入力端子はデータバス配線５１と電気的に接続されている。ラッチ回路４２ａの出力端子はレベルシフト回路４３ａの入力端子と電気的に接続され、ラッチ回路４２ｂの出力端子はレベルシフト回路４３ｂの入力端子と電気的に接続されている。レベルシフト回路４３ａの出力端子はＮ－ＰＴＬ４４ａの信号入力端子と電気的に接続され、レベルシフト回路４３ｂの出力端子はＰ－ＰＴＬ４４ｂの信号入力端子と電気的に接続されている。Ｎ－ＰＴＬ４４ａの出力端子、及びＰ－ＰＴＬ４４ｂの出力端子は選択回路４５の入力端子と電気的に接続されている。選択回路４５の出力端子は、アンプ回路４６ａの入力端子、及びアンプ回路４６ｂの入力端子と電気的に接続されている。アンプ回路４６ａの出力端子は配線３１［ｊ］と電気的に接続され、アンプ回路４６ｂの出力端子は配線３１［ｊ＋１］と電気的に接続されている。

抵抗素子５７ａ［１］乃至［ｓ］は、互いに直列に接続されており、抵抗素子５７ｂ［１］乃至［ｓ］は、互いに直列に接続されている。Ｎ－ＰＴＬ４４ａは、ｓ＋１個の入力端子を有しており、図７（Ａ）に示すようにそれぞれ抵抗素子５７ａの一方の端子、及び／又は抵抗素子５７ａの他方の端子と電気的に接続されている。また、Ｐ－ＰＴＬ４４ｂは、ｓ＋１個の入力端子を有しており、図７（Ａ）に示すようにそれぞれ抵抗素子５７ｂの一方の端子、及び／又は抵抗素子５７ｂの他方の端子と電気的に接続されている。

抵抗ストリング４７ａ及び抵抗ストリング４７ｂには、電源線を介して電位Ｖ１、電位Ｖ２、及び電位Ｖｒｎ［１］乃至［ｓ－１］が供給される。具体的には、抵抗素子５７ａ［１］の一方の端子、及び抵抗素子５７ｂ［１］の一方の端子には、電源線７１を介して電位Ｖ１が供給される。また、抵抗素子５７ａ［２］の一方の端子、及び抵抗素子５７ｂ［２］の一方の端子には、電位Ｖｒｎ［１］が供給される。また、抵抗素子５７ａ［ｓ－１］の一方の端子、及び抵抗素子５７ｂ［ｓ－１］の一方の端子には、電位Ｖｒｎ［ｓ－２］が供給される。また、抵抗素子５７ａ［ｓ］の一方の端子、及び抵抗素子５７ｂ［ｓ］の一方の端子には、電位Ｖｒｎ［ｓ－１］が供給される。また、抵抗素子５７ａ［ｓ］の他方の端子、及び抵抗素子５７ｂ［ｓ］の他方の端子には、電源線７２を介して電位Ｖ２が供給される。ここで、電位Ｖ１、電位Ｖ２、及び電位Ｖｒｎ［１］乃至［ｓ－１］の中で、電位Ｖ１の電位が最も高く、電位Ｖｒｎ［１］乃至［ｓ－１］の順に電位が低くなり、電位Ｖ２の電位が最も低いとすることができる。

電源線７１は、抵抗素子５７ａ［１］の一方の端子の他、スイッチ４８ａの一方の端子、及びスイッチ４９ｂの一方の端子と電気的に接続されている。電源線７２は、抵抗素子５７ａ［ｓ］の他方の端子の他、スイッチ４８ｂの一方の端子、及びスイッチ４９ａの一方の端子と電気的に接続されている。スイッチ４８ａの他方の端子、及びスイッチ４９ａの他方の端子は、配線３２［ｊ］と電気的に接続されている。スイッチ４８ｂの他方の端子、及びスイッチ４９ｂの他方の端子は、配線３２［ｊ＋１］と電気的に接続されている。なお、抵抗素子５７ｂ［１］の一方の端子が、電源線７１の他、スイッチ４８ａの一方の端子、及びスイッチ４９ｂの一方の端子と電気的に接続されていてもよく、抵抗素子５７ｂ［ｓ］の他方の端子が、電源線７２の他、スイッチ４８ｂの一方の端子、及びスイッチ４９ａの一方の端子と電気的に接続されていてもよい。

ラッチ回路４２ａの入力端子、及びラッチ回路４２ｂの入力端子には、データバス配線５１から、画素１１に供給される画像信号に対応するデジタル信号が入力される。

そして、ラッチ回路４２ａは、シフトレジスタ４１ａから供給される信号によって、当該デジタル信号の保持、又は保持した当該デジタル信号を出力、のどちらか一方の動作を行う機能を有する。また、ラッチ回路４２ｂは、シフトレジスタ４１ｂから供給される信号によって、当該デジタル信号の保持、又は保持した当該デジタル信号を出力、のどちらか一方の動作を行う機能を有する。

レベルシフト回路４３ａ及びレベルシフト回路４３ｂは、入力信号をより大きい振幅電圧、又はより小さい振幅電圧の出力信号に変換する機能を有する。具体的には、レベルシフト回路４３ａは、ラッチ回路４２ａから供給されるデジタル信号の振幅電圧を、ＤＡ変換回路が適切に動作する振幅電圧に変換する機能を有する。また、レベルシフト回路４３ｂは、ラッチ回路４２ｂから供給されるデジタル信号の振幅電圧を、ＤＡ変換回路が適切に動作する振幅電圧に変換する機能を有する。

Ｎ－ＰＴＬ４４ａ及びＰ－ＰＴＬ４４ｂは、入力されたデジタル信号のデジタル値を基にして、アナログ信号として電位Ｖ１、電位Ｖｒｎ［１］乃至［ｓ］、又は電位Ｖ２のいずれかを出力する機能を有する。図７（Ｂ）は、出力電位と入力デジタル値との関係を、Ｎ－ＰＴＬ４４ａ及びＰ－ＰＴＬ４４ｂのそれぞれについて示した図である。図７（Ｂ）に示すように、Ｎ－ＰＴＬ４４ａは、入力されたデジタル信号のデジタル値が大きいほど、出力される電位が小さくなる。例えば、８ビットのデジタル信号が入力されるとすると、当該デジタル信号のデジタル値が１０進数表記で０の場合、Ｎ－ＰＴＬ４４ａは電位Ｖ１を出力することができ、デジタル値が１０進数表記で２５５の場合、Ｎ－ＰＴＬ４４ａは電位Ｖ２を出力することができる。

また、図７（Ｂ）に示すように、Ｐ－ＰＴＬ４４ｂは、入力されたデジタル信号のデジタル値が大きいほど、出力される電位が大きくなる。例えば、８ビットのデジタル信号が入力される場合、当該デジタル信号のデジタル値が１０進数表記で０の場合、Ｐ－ＰＴＬ４４ｂは電位Ｖ２を出力することができ、デジタル値が１０進数表記で２５５の場合、Ｐ－ＰＴＬ４４ｂは電位Ｖ１を出力することができる。

Ｎ－ＰＴＬ４４ａから出力される電位は、図２に示す電位Ｖ_ＩＳ１’、又は図４に示す電位Ｖ_ＩＳ２’とすることができ、Ｐ－ＰＴＬ４４ｂから出力される電位は、図２に示す電位Ｖ_ＩＳ１、又は図４に示す電位Ｖ_ＩＳ２とすることができる。つまり、ノードＮ２の電位が電位Ｖ１である画素１１が有するノードＮ１には、Ｎ－ＰＴＬ４４ａから出力される電位に対応する電位が供給される。一方、ノードＮ２の電位が電位Ｖ２である画素１１が有するノードＮ１には、Ｐ－ＰＴＬ４４ｂから出力される電位に対応する電位が供給される。

ここで、Ｎ－ＰＴＬ４４ａ及びＰ－ＰＴＬ４４ｂに入力されるデジタル信号のビット数をｂ（ｂは１以上の整数）とすると、ｓは“２^ｂ－１”で表すことができる。つまり、例えば当該デジタル信号が８ビットの信号である場合は、抵抗ストリング４７ａは抵抗素子５７ａを２５５個有する構成とすることができ、抵抗ストリング４７ｂは抵抗素子５７ｂを２５５個有する構成とすることができる。

また、電位Ｖｒｎ［１］乃至［ｓ－１］の電位を調整することで、ＤＡ変換回路は、入力されたデジタル信号に対して画像処理を行うことができる。例えば、γ補正を行うことができる。画像処理を行うことにより、表示装置１０に表示される画像の表示品位を高めることができる。

選択回路４５は、Ｎ－ＰＴＬ４４ａから出力される電位、及びＰ－ＰＴＬ４４ｂから出力される電位の一方を、アンプ回路４６ａの入力端子に供給し、他方をアンプ回路４６ｂの入力端子に供給する機能を有する。

アンプ回路４６ａ及びアンプ回路４６ｂは、入力端子に入力されたアナログ信号を増幅して、出力端子に出力する機能を有する。アンプ回路４６ａ及びアンプ回路４６ｂを設けることにより、画像信号を安定的に画素１１に供給することができる。アンプ回路４６ａ及びアンプ回路４６ｂとしては、オペアンプ等を有するボルテージフォロワ回路等を適用することができる。なお、アンプ回路として差動入力回路を有する回路を用いる場合、当該差動入力回路のオフセット電圧は、限りなく０Ｖとすることが好ましい。

スイッチ４８ａ及びスイッチ４８ｂには、制御信号ＥＮが供給され、制御信号ＥＮによりスイッチ４８ａ及びスイッチ４８ｂのオンオフが制御される。スイッチ４９ａ及びスイッチ４９ｂには、制御信号ＥＮＢが供給され、制御信号ＥＮＢによりスイッチ４９ａ及びスイッチ４９ｂのオンオフが制御される。制御信号ＥＮＢは、制御ＥＮの相補信号であり、スイッチ４８ａ及びスイッチ４８ｂがオンである場合は、スイッチ４９ａ及びスイッチ４９ｂをオフとすることができ、スイッチ４８ａ及びスイッチ４８ｂがオフである場合は、スイッチ４９ａ及びスイッチ４９ｂをオンとすることができる。

制御信号ＥＮ及び制御信号ＥＮＢは、例えば１ビットの信号とすることができる。この場合、制御信号ＥＮの値が“１”である場合に制御信号ＥＮＢの値が“０”となり、制御信号ＥＮの値が“０”である場合に制御信号ＥＮＢの値が“１”となる。ここで、制御信号の値が“１”とは、例えば当該制御信号の電位が高電位である場合を示し、制御信号の値が“０”とは、例えば当該制御信号の電位が低電位である場合を示す。なお、値が“０”である場合に制御信号が高電位であり、値が“１”である場合に制御信号が低電位であってもよい。

以下では、制御信号の値が“１”である場合に、当該制御信号が供給されるスイッチがオンとなり、制御信号の値が“０”である場合に、当該制御信号が供給されるスイッチがオフとなるとして説明を行う。なお、制御信号の値が“０”である場合に、当該制御信号が供給されるスイッチがオンとなり、制御信号の値が“１”である場合に、当該制御信号が供給されるスイッチがオフとなるとしてもよい。

制御信号ＥＮの値を“１”、制御信号ＥＮＢの値を“０”とすると、スイッチ４８ａ及びスイッチ４８ｂがオンとなり、スイッチ４９ａ及びスイッチ４９ｂがオフとなる。これにより、配線３２［ｊ］の電位が電位Ｖ１となり、配線３２［ｊ＋１］の電位が電位Ｖ２となる。また、制御信号ＥＮの値を“０”、制御信号ＥＮＢの値を“１”とすると、スイッチ４９ａ及びスイッチ４９ｂがオンとなり、スイッチ４８ａ及びスイッチ４８ｂがオフとなる。これにより、配線３２［ｊ］の電位が電位Ｖ２となり、配線３２［ｊ＋１］の電位が電位Ｖ１となる。

以上により、制御信号ＥＮ及び制御信号ＥＮＢの値を切り替えることにより、配線３２に供給される電位を切り替えることができる。前述のように、電位Ｖ２は電位Ｖ１の極性を反転させた電位とすることができるので、制御信号ＥＮ及び制御信号ＥＮＢの値を切り替えることにより、配線３２に供給される電位の極性を反転させることができる。

ここで、図７（Ｂ）に示すように、入力デジタル値が等しいとすると、Ｐ－ＰＴＬ４４ｂの出力電位は、Ｎ－ＰＴＬ４４ａの出力電位の極性を反転させた電位とすることができる。以上より、制御信号ＥＮ及び制御信号ＥＮＢの値を切り替え、選択回路４５を用いてアンプ回路４６ａ及びアンプ回路４６ｂの入力端子に供給する電位を切り替えることにより、フレーム反転駆動を行うことができる。

図７（Ａ）に示すように、ＤＡ変換回路を構成する抵抗ストリング４７ａに電位Ｖ１を供給する電源と、配線３２に電位Ｖ１を供給する電源と、を共有することができる。また、ＤＡ変換回路を構成する抵抗ストリング４７ａに電位Ｖ２を供給する電源と、配線３２に電位Ｖ２を供給する電源と、を共有することができる。これにより、表示装置１０に設けられる電源を増やすことなく、配線３２に電位を供給することができる。したがって、表示装置１０の大型化を抑制することができる。

なお、ソースドライバ回路１３は、シフトレジスタ４１ａ及びシフトレジスタ４１ｂと、ラッチ回路４２ａ及びラッチ回路４２ｂと、レベルシフト回路４３ａ及びレベルシフト回路４３ｂと、Ｎ－ＰＴＬ４４ａ及びＰ－ＰＴＬ４４ｂと、選択回路４５と、アンプ回路４６ａ及びアンプ回路４６ｂと、抵抗ストリング４７ａ及び抵抗ストリング４７ｂと、スイッチ４８ａ及びスイッチ４８ｂと、スイッチ４９ａ及びスイッチ４９ｂと、をそれぞれｎ／２個ずつ有する構成とすることができる。また、例えば１つの制御信号ＥＮを、全てのスイッチ４８ａ及びスイッチ４８ｂに対して供給する構成とすることができ、１つの制御信号ＥＮＢを、全てのスイッチ４９ａ及びスイッチ４９ｂに対して供給する構成とすることができる。

＜１－６．ソースドライバ回路の構成例２＞
図８（Ａ）は、図７（Ａ）とは異なる構成のソースドライバ回路１３を示す図である。なお、図８（Ａ）には、ソースドライバ回路１３の他、画素１１［ｉ，ｊ］並びに信号生成回路６１及び変換回路６２も示している。

ソースドライバ回路１３は、シフトレジスタ４１と、ラッチ回路４２と、レベルシフト回路４３と、パストランジスタロジック回路（以下、ＰＴＬ）４４と、アンプ回路４６と、抵抗ストリング４７と、スイッチ４８と、スイッチ４９と、を有する。また、抵抗ストリング４７は、抵抗素子５７［１］乃至［ｔ］（ｔは２以上の整数）を有する。なお、ＰＴＬ４４と、抵抗ストリング４７と、によりＤＡ変換回路を構成する。また、スイッチ４８及びスイッチ４９として、例えばＣＭＯＳトランジスタ、ｎチャネル型トランジスタ、又はｐチャネル型トランジスタを用いることができる。

信号生成回路６１の出力端子は、変換回路６２の入力端子と電気的に接続されている。変換回路６２の出力端子は、データバス配線５１を介して、ラッチ回路４２の入力端子と電気的に接続されている。シフトレジスタ４１の出力端子は、ラッチ回路４２のクロック入力端子と電気的に接続されている。ラッチ回路４２の出力端子は、レベルシフト回路４３の入力端子と電気的に接続されている。レベルシフト回路４３の出力端子は、ＰＴＬ４４の信号入力端子と電気的に接続されている。ＰＴＬ４４の出力端子は、アンプ回路４６の入力端子と電気的に接続されている。アンプ回路４６の出力端子は、配線３１［ｊ］と電気的に接続されている。

抵抗素子５７［１］乃至［ｔ］は、それぞれ直列に接続されている。ＰＴＬ４４は、ｔ＋１個の入力端子を有しており、図８（Ａ）に示すようにそれぞれ抵抗素子５７の一方の端子、及び／又は抵抗素子５７の他方の端子と電気的に接続されている。

抵抗ストリング４７は、電源線７１及び電源線７２と電気的に接続されている。抵抗ストリング４７には、電源線７１を介して電位Ｖ１が供給され、電源線７２を介して電位Ｖ２が供給される。なお、電位Ｖｒｎは供給されない構成とすることができる。

また、電源線７１は、スイッチ４８の一方の端子にも電気的に接続され、電源線７２は、スイッチ４９の一方の端子にも電気的に接続されている。

信号生成回路６１は、画素１１に供給される画像信号に対応するデジタル信号を生成する機能を有する。信号生成回路６１は、例えば８ビットのデジタル信号を生成する機能を有する。

変換回路６２は、信号生成回路６１が生成したデジタル信号を、ＤＡ変換回路による処理が適切に行われるように変換する機能を有する。例えば、変換回路６２は、信号生成回路６１が生成したデジタル信号を、当該デジタル信号のビット数を１ビット又は２ビット増加させたデジタル信号に変換することができる。例えば、信号生成回路６１が生成したデジタル信号のビット数が８ビットである場合は、変換回路６２は当該デジタル信号を９ビット又は１０ビットのデジタル信号に変換することができる。なお、変換回路６２は、信号生成回路６１が生成したデジタル信号のビット数を、３ビット以上増加させたデジタル信号に変換する機能を有してもよい。また、変換回路６２は、信号生成回路６１が生成したデジタル信号に対して、γ補正等の画像処理を行う機能を有しても良い。

ラッチ回路４２には、変換回路６２から出力されたデジタル信号が、データバス配線５１を介して入力される。そして、ラッチ回路４２は、シフトレジスタ４１から供給される信号によって、当該デジタル信号の保持、又は保持した当該デジタル信号を出力、のどちらか一方の動作を行う機能を有する。

レベルシフト回路４３は、入力信号をより大きい振幅電圧、又はより小さい振幅電圧の出力信号に変換する機能を有する。具体的には、レベルシフト回路４３は、ラッチ回路４２から供給されるデジタル信号の振幅電圧を、ＤＡ変換回路が適切に動作する振幅電圧に変換する機能を有する。

ＰＴＬ４４は、入力されたデジタル信号のデジタル値を基にして、アナログ信号として電位Ｖ２以上電位Ｖ１以下の電位を出力する機能を有する。図８（Ｂ）は、ＰＴＬ４４における、出力電位と入力デジタル値との関係を示した図である。図８（Ｂ）に示すように、ＰＴＬ４４は、入力されたデジタル信号のデジタル値が大きいほど、出力される電位が大きくなる。例えば、９ビットのデジタル信号がＰＴＬ４４に入力されるとすると、当該デジタル信号のデジタル値が１０進数表記で０の場合、ＰＴＬ４４は電位Ｖ２を出力することができ、デジタル値が１０進数表記で５１１の場合、ＰＴＬ４４は電位Ｖ１を出力することができる。なお、ＰＴＬ４４は、入力されたデジタル信号のデジタル値が大きいほど、出力される電位が小さくなるようにしてもよい。例えば、９ビットのデジタル信号がＰＴＬ４４に入力されるとすると、当該デジタル信号のデジタル値が１０進数表記で０の場合、ＰＴＬ４４は電位Ｖ１を出力し、デジタル値が１０進数表記で５１１の場合、ＰＴＬ４４は電位Ｖ２を出力してもよい。

ここで、ＰＴＬ４４に入力されるデジタル信号のビット数をｂとすると、ｔは“２^ｂ－１”で表すことができる。つまり、例えば当該デジタル信号が９ビットの信号である場合は、抵抗ストリング４７は抵抗素子５７を５１１個有する構成とすることができる。また、ＰＴＬ４４から出力される電位と、ＰＴＬ４４に入力されるデジタル信号のデジタル値の関係を線形とするために、抵抗素子５７［１］乃至［ｔ］のそれぞれの抵抗値は、全て等しいことが好ましい。

変換回路６２によりビット数が変換されたデジタル信号をＰＴＬ４４に入力することにより、変換回路６２はＰＴＬ４４から出力される電位の極性を反転させる機能を有することができる。

例えば、ソースドライバ回路１３が、第１のモード又は第２のモードにより動作するものとする。また、第１のモードでは抵抗素子５７［１］乃至抵抗素子５７［（ｔ＋１）／２］の一方の端子の電位がＰＴＬ４４から出力され、第２のモードでは抵抗素子５７［（ｔ＋１）／２＋１］乃至抵抗素子５７［ｔ］の一方の端子の電位、又は抵抗素子５７［ｔ］の他方の端子の電位がＰＴＬ４４から出力されるものとする。この場合、第１のモードから第２のモードに切り替えることにより、ＰＴＬ４４から出力される電位の極性を反転させることができる。

ここで、変換回路６２は、ＰＴＬ４４に出力するデジタル信号の最上位ビットが、ソースドライバ回路１３の動作モードを表すように、信号生成回路６１が生成したデジタル信号を変換することができる。例えば、ソースドライバ回路１３が第１のモードで動作する場合は、信号生成回路６１が生成したデジタル信号の最上位ビットに値が“１”のビットを付加して、変換回路６２がデータバス配線５１に出力すればよい。また、ソースドライバ回路１３が第２のモードで動作する場合は、信号生成回路６１が生成したデジタル信号の最上位ビットに値が“０”のビットを付加して、変換回路６２がデータバス配線５１に出力すればよい。

アンプ回路４６は、入力端子に入力されたアナログ信号を増幅して、出力端子に出力する機能を有する。アンプ回路４６を設けることにより、画像信号を安定的に画素１１に供給することができる。アンプ回路４６は、アンプ回路４６ａ又はアンプ回路４６ｂと同様の構成とすることができる。

スイッチ４８には制御信号ＥＮが供給され、制御信号ＥＮによりスイッチ４８のオンオフが制御される。スイッチ４９には制御信号ＥＮＢが供給され、制御信号ＥＮＢによりスイッチ４９のオンオフが制御される。

制御信号ＥＮの値を“１”、制御信号ＥＮＢの値を“０”とすると、スイッチ４８がオンとなり、スイッチ４９がオフとなる。これにより、配線３２［ｊ］の電位が電位Ｖ１となる。一方、制御信号ＥＮの値を“０”、制御信号ＥＮＢの値を“１”とすると、スイッチ４９がオンとなり、スイッチ４８がオフとなる。これにより、配線３２［ｊ］の電位が電位Ｖ２となる。以上により、制御信号ＥＮ及び制御信号ＥＮＢの値を切り替えることにより、配線３２に供給される電位を切り替えることができる。電位Ｖ２は、電位Ｖ１の極性を反転させた電位であるので、制御信号ＥＮ及び制御信号ＥＮＢの値を切り替えることにより、配線３２に供給される電位の極性を反転させることができる。

図８（Ａ）に示す構成のソースドライバ回路１３において、ソースドライバ回路１３の動作モードを切り替え、また制御信号ＥＮ及び制御信号ＥＮＢの値を切り替えることにより、フレーム反転駆動を行うことができる。

なお、ソースドライバ回路１３は、シフトレジスタ４１と、ラッチ回路４２と、レベルシフト回路４３と、ＰＴＬ４４と、アンプ回路４６と、抵抗ストリング４７と、スイッチ４８と、スイッチ４９と、をそれぞれｎ個ずつ有する構成とすることができる。また、例えば１つの制御信号ＥＮを、全てのスイッチ４８に対して供給する構成とすることができ、１つの制御信号ＥＮＢを、全てのスイッチ４９に対して供給する構成とすることができる。

表示装置１０が有するソースドライバ回路１３を図８（Ａ）に示す構成とした場合、ソースドライバ回路１３に設けるＰＴＬを１種類とすることができる。これにより、表示装置１０の作製工程を簡易なものとすることができる。

＜１－７．表示装置の構成例２＞
図９は、表示装置１０の構成例を示す断面図であり、表示装置１０が、横電界方式が適用された透過型液晶表示装置である場合を示している。

図９では、画素アレイ１４及び回路１５の構成例を示している。回路１５は、ゲートドライバ回路１２、又はソースドライバ回路１３等とすることができる。

表示装置１０は、基板１１１と基板１１３を貼り合わせる構成となっている。画素アレイ１４において、基板１１１上には、トランジスタ２１、容量素子２５、及び表示デバイス２６等が設けられている。回路１５において、基板１１１上には、トランジスタ２４等が設けられている。また、基板１１３上には、着色層１３１、及び遮光層１３２等が設けられている。

トランジスタ２１は、ゲート電極として機能する導電層２２１と、ゲート絶縁層として機能する絶縁層２１１と、半導体層２３１と、ソース電極及びドレイン電極として機能する導電層２２２ａ及び導電層２２２ｂと、を有する。また、容量素子２５は、電極として機能する導電層２２４及び導電層２２２ａと、誘電層として機能する絶縁層２１１と、を有する。トランジスタ２１、トランジスタ２４、及び容量素子２５は、絶縁層２１２及び絶縁層２１７に覆われている。また、トランジスタ２１、トランジスタ２４、及び容量素子２５と、表示デバイス２６と、の間に層間絶縁層として機能する絶縁層２１５が設けられている。

半導体層２３１は、金属酸化物を有することができる。この場合、トランジスタ２１はＯＳトランジスタとなる。なお、トランジスタ２４等、基板１１１上に設けられた他のトランジスタについても、トランジスタ２１と同様の構成とすることができる。

表示デバイス２６は、横電界方式、具体的にはＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式が適用された液晶デバイスである。表示デバイス２６は、電極１８１、電極１８２、及び液晶層１８３を有する。電極１８１と電極１８２との間に生じる電界により、液晶層１８３の配向を制御することができる。液晶層１８３は、絶縁層２２０上及び電極１８２上に位置する。電極１８１は、絶縁層２１５、絶縁層２１７、及び絶縁層２１２に設けられた開口を介して、導電層２２２ａと電気的に接続されている。電極１８２は、絶縁層２１５、絶縁層２１７、絶縁層２１２、及び絶縁層２１１に設けられた開口を介して、導電層２２４と電気的に接続されている。なお、電極１８２は、櫛歯状の上面形状（平面形状ともいう）、又はスリットが設けられた上面形状を有していてもよい。電極１８２には、１つ又は複数の開口を設けることができる。

電極１８１と電極１８２の間には、絶縁層２２０が設けられている。電極１８１は、絶縁層２２０を介して電極１８２と重なる部分を有する。また、電極１８１と着色層１３１とが重なる領域において、電極１８１上に電極１８２が配置されていない部分を有する。

バックライトユニット５５２からの光は、基板１１１、電極１８１、電極１８２、液晶層１８３、着色層１３１、及び基板１１３を介して、表示装置の外部に射出される。バックライトユニット５５２の光が透過するこれらの層の材料には、可視光を透過する材料を用いる。

着色層１３１及び遮光層１３２と、液晶層１８３と、の間には、オーバーコート１２１を設けることが好ましい。オーバーコート１２１は、着色層１３１及び遮光層１３２等に含まれる不純物が液晶層１８３に拡散することを抑制できる。

基板１１１と基板１１３は、接着層１４１によって貼り合わされている。基板１１１、基板１１３、及び接着層１４１に囲まれた領域に、液晶層１８３が封止されている。

表示装置の画素アレイ１４、及び回路１５等を挟むように、偏光板１２５ａ及び偏光板１２５ｂが配置されている。偏光板１２５ａよりも外側に配置されたバックライトユニット５５２からの光は偏光板１２５ａを介して表示装置１０に入射する。このとき、電極１８１と電極１８２の間に与える電圧によって液晶層１８３の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１２５ｂを介して表示装置１０から射出される光の強度を制御することができる。また、表示デバイス２６に入射される光は着色層１３１によって特定の波長領域以外の光が吸収されるため、表示装置１０から射出される光は例えば赤色、青色、又は緑色を呈する光となる。

導電層５６５は、導電層２５５及び接続体２４２を介して、ＦＰＣ１６２と電気的に接続されている。

表示デバイス２６として横電界方式が適用された液晶デバイスを用いることにより、液晶層１８３の片方の面に、表示デバイス２６の一方の電極である電極１８１と、表示デバイス２６の他方の電極である電極１８２と、の両方を形成することができる。これにより、電極１８１と電極１８２の両方を、容量素子２５が有する電極と電気的に接続することができる。

液晶デバイスに用いる液晶としては、ブルー相を示す液晶を用いることができる。この場合、表示デバイス２６に高電圧を印加することが好ましい。表示装置１０は、表示デバイス２６に高電圧を印加することができるので、表示デバイス２６にブルー相を示す液晶を用いても表示装置１０を正常に動作させることができる。

ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。

なお、液晶デバイスに用いる液晶として、ブルー相を示す液晶以外の液晶を用いてもよい。例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いてもよい。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶材料としては、ポジ型の液晶、又はネガ型の液晶のいずれを用いてもよい。なお、液晶デバイスに用いる液晶としてブルー相以外の液晶を用いる場合、液晶の配向を制御するため、配向膜を設けることが好ましい。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。

本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタ等の様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。

〔ボトムゲート型トランジスタ〕
図１０（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図１０（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。

また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａ及び電極７４４ｂを有する。電極７４４ａは、ソース電極又はドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極又はドレイン電極の他方として機能できる。電極７４４ａの一部、及び電極７４４ｂの一部は、絶縁層７４１上に形成される。

絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａ及び電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａ及び電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂ及び絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。

半導体層７４２に酸化物半導体を用いる場合、電極７４４ａ及び電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋層）となる。したがって、当該領域はソース領域又はドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

半導体層７４２にソース領域及びドレイン領域が形成されることにより、電極７４４ａ及び電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧等の、トランジスタの電気特性を良好なものとすることができる。

半導体層７４２にシリコン等の半導体を用いる場合は、半導体層７４２と電極７４４ａの間、及び半導体層７４２と電極７４４ｂの間に、ｎ型半導体又はｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体又はｐ型半導体として機能する層は、トランジスタのソース領域又はドレイン領域として機能することができる。

絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、又は低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。

図１０（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料及び方法で形成することができる。

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。

また、電極７４６及び電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、及び絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。

なお、電極７４６又は電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」という場合、電極７４６を「バックゲート電極」という。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６及び電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。

半導体層７４２を挟んで電極７４６及び電極７２３を設けることで、更には、電極７４６及び電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。

したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気等に対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。

また、バックゲート電極を、遮光性を有する導電層で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトする等の電気特性の劣化を防ぐことができる。

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。

図１０（Ｂ１）は、図１０（Ａ１）とは異なる構成のチャネル保護型のトランジスタ８２０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる領域を有する絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる領域を有する絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。

図１０（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。

絶縁層７４１を設けることで、電極７４４ａ及び電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａ及び電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。

また、トランジスタ８２０及びトランジスタ８２１は、トランジスタ８１０及びトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離と、が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。

図１０（Ｃ１）は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７４１を設けずに電極７４４ａ及び電極７４４ｂを形成する。このため、電極７４４ａ及び電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。

図１０（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。

図１１（Ａ１）乃至（Ｃ２）にトランジスタ８１０、トランジスタ８１１、トランジスタ８２０、トランジスタ８２１、トランジスタ８２５、及びトランジスタ８２６のチャネル幅方向の断面図をそれぞれ示す。

図１１（Ｂ２）、（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が同電位となる。また、半導体層７４２は、ゲート電極とバックゲート電極とに挟まれている。

ゲート電極及びバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層７２６、絶縁層７４１、絶縁層７２８、及び絶縁層７２９を間に挟んでゲート電極及びバックゲート電極に覆われた構成である。

当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極及びバックゲート電極の電界によって電気的に取り囲むことができる。

トランジスタ８１１、トランジスタ８２１、及びトランジスタ８２６のように、ゲート電極及びバックゲート電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造ということができる。

Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極及びバックゲート電極の一方又は双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。

〔トップゲート型トランジスタ〕
図１２（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａ及び電極７４４ｂを形成する。電極７４４ａ及び電極７４４ｂは、絶縁層７２８及び絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。

また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と、残りの絶縁層７２６とをマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。半導体層７４２の絶縁層７２６を介して不純物が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物が導入された領域よりも小さくなる。よって、半導体層７４２は、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。

図１２（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有する。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は、バックゲート電極として機能することができる。

また、図１２（Ｂ１）に示すトランジスタ８４４、及び図１２（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図１２（Ｃ１）に示すトランジスタ８４６、及び図１２（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。

トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

図１３（Ａ１）乃至（Ｃ２）にトランジスタ８４２乃至トランジスタ８４７のチャネル幅方向の断面図をそれぞれ示す。

トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７は、それぞれ先に説明したＳ－ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７をＳ－ｃｈａｎｎｅｌ構造としなくてもよい。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、ＯＳトランジスタの詳細な構成例について説明する。

ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジム又はハフニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。

半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／ｃｍ^３以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体という。当該酸化物半導体は欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属又はアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。又は、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、又は積層構造を有する場合がある。

以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）等と、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。

また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３等が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３等が主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ _Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３等が主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３等が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

したがって、ＣＡＣ－ＯＳを半導体デバイスに用いた場合、ＧａＯ_Ｘ３等に起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ－ＯＳを用いた半導体デバイスは、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、本発明の一態様の電子機器について図１４を用いて説明する。

本実施の形態の電子機器は、本発明の一態様の表示装置を有する。これにより、電子機器の表示部に表示される画像の表示品位を高めることができる。

本実施の形態の電子機器の表示部には、例えばフルハイビジョン、２Ｋ、４Ｋ、８Ｋ、１６Ｋ、又はそれ以上の解像度を有する画像を表示させることができる。また、表示部の画面サイズは、対角２０インチ以上、対角３０インチ以上、対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることができる。

電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用等のモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ
Ｓｉｇｎａｇｅ：電子看板）、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で画像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを非接触電力伝送に用いてもよい。

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。

図１４（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図１４（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される画像を操作することができる。

なお、テレビジョン装置７１００は、受信機及びモデム等を備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士等）の情報通信を行うことも可能である。

図１４（Ｂ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図１４（Ｃ）、（Ｄ）に、デジタルサイネージの一例を示す。

図１４（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

図１４（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。

図１４（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。

表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部７０００にタッチパネルを適用することで、表示部７０００に静止画又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報等の情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

また、図１４（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザーが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。

また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。

本発明の一態様の表示装置は、家屋もしくはビルの内壁もしくは外壁、又は、車両の内装もしくは外装の曲面に沿って組み込むことができる。

本実施の形態は、他の実施の形態等に記載した構成と適宜組み合わせて実施することが可能である。

本実施例では、本発明の一態様の表示装置について、シミュレーションを行った結果を説明する。

図１５は、本実施例においてシミュレーションを行った回路である回路６０の構成を示す図である。回路６０は、画素１１と、トランジスタ５８と、トランジスタ５９と、を有する構成とした。

画素１１は、配線３１及び配線３２と接続した。配線３２は、トランジスタ５８のソース又はドレインの一方、及びトランジスタ５９のソース又はドレインの一方と接続した。

トランジスタ５８のソース又はドレインの他方には、電位Ｖ１として＋５Ｖを印加した。トランジスタ５９のソース又はドレインの他方には、電位Ｖ２として－５Ｖを印加した。トランジスタ５８のゲートには、信号ＥＮを供給した。トランジスタ５９のゲートには、信号ＥＮＢを供給した。ここで、トランジスタ５８は、図７（Ａ）に示すスイッチ４８ａ又はスイッチ４８ｂに相当し、トランジスタ５９は、図７（Ａ）に示すスイッチ４９ａ又はスイッチ４９ｂに相当する。

本実施例では、画素１１の構成として、図１６（Ａ）に示す画素１１［１］、図１６（Ｂ）に示す画素１１［２］、及び図１６（Ｃ）に示す画素１１［３］を想定した。

画素１１［１］は、トランジスタ２１と、容量素子２５と、容量素子２６ａと、を有する構成とした。トランジスタ２１のソース又はドレインの一方は、容量素子２５の一方の電極と接続した。容量素子２５の一方の電極は、容量素子２６ａの一方の電極と接続した。トランジスタ２１のソース又はドレインの他方は、配線３１と接続した。容量素子２５の他方の電極の電位、及び容量素子２６ａの他方の電極の電位は、接地電位とした。

画素１１［２］は、実施の形態１に示した画素１１ａに相当する。画素１１［３］は、実施の形態１に示した画素１１ｂに相当する。ここで、画素１１［１］乃至［３］において、表示デバイス２６は液晶デバイスであるとし、液晶デバイスである表示デバイス２６を容量素子２６ａにより模した。また、画素１１［３］において、配線３５の電位は接地電位とした。

トランジスタ２１、トランジスタ２２、及びトランジスタ２３、並びにトランジスタ５８及びトランジスタ５９は、ＯＳトランジスタとした。また、トランジスタ２１、トランジスタ２２、及びトランジスタ２３のチャネル長は４μｍ、チャネル幅は４μｍとし、トランジスタ５８及びトランジスタ５９のチャネル長は４μｍ、チャネル幅は８００μｍとした。さらに、容量素子２５の保持容量は２００ｆＦ、容量素子２６ａの保持容量は１００ｆＦとした。

本実施例では、配線３１の電位を、８ビットのデジタル信号に対応する電位とした。図１７（Ａ）は、画素１１が画素１１［１］である場合における、配線３１の電位と、デジタル信号のデジタル値との関係を示す図である。図１７（Ｂ）は、画素１１が画素１１［２］、又は画素１１［３］である場合における、配線３１の電位と、デジタル信号のデジタル値との関係を示す図である。なお、本実施例では、デジタル値は全て１０進数表記で表すものとする。

本実施例では、デジタル信号のデジタル値を“０”、“３１”、“６３”、“９５”、“１２７”、“１５９”、“１９１”、”２２３“、”２５５“として、条件１及び条件２のそれぞれの場合について、容量素子２６ａの一方の電極と、容量素子２６ａの他方の電極と、の電位差ΔＶｌｃを算出した。ここで、図１７（Ａ）、（Ｂ）に示すように、条件２において配線３１に供給される電位は、条件１において配線３１に供給される電位の極性を反転させた電位とした。具体的には、図１７（Ａ）に示すように、画素１１が画素１１［１］である場合は、デジタル信号のデジタル値が”０“である場合の配線３１の電位を０Ｖとし、デジタル信号のデジタル値が”２５５“である場合の配線３１の電位を、条件１では電位Ｖ１、条件２では電位Ｖ２とした。一方、図１７（Ｂ）に示すように、画素１１が画素１１［２］又は画素１１［３］である場合は、条件１では、デジタル信号のデジタル値が”０“である場合の配線３１の電位を電位Ｖ２とし、デジタル信号のデジタル値が”２５５“である場合の配線３１の電位を電位Ｖ１とした。また、条件２では、デジタル信号のデジタル値が”０“である場合の配線３１の電位を電位Ｖ１とし、デジタル信号のデジタル値が”２５５“である場合の配線３１の電位を電位Ｖ２とした。

また、条件１では、トランジスタ５９をオン、トランジスタ５８をオフとすることにより、配線３２の電位を電位Ｖ２とした。一方、条件２では、トランジスタ５８をオン、トランジスタ５９をオフとすることにより、配線３２の電位を電位Ｖ１とした。さらに、前述のように、条件２において配線３１に供給される電位は、条件１において配線３１に供給される電位の極性を反転させた電位とした。以上より、条件１から条件２への切り替えは、フレーム反転駆動に相当する。

本実施例での回路６０の動作方法について説明する。画素１１が画素１１［１］である場合は、まず、配線３１の電位を、図１７（Ａ）に示すデジタル値に対応する電位とした。次に、トランジスタ２１をオンとして、配線３１の電位をノードＮ１に書き込んだ後、トランジスタ２１をオフとした。そして、トランジスタ２１をオフにしてから１フレーム期間（０．６ｍｓ）経過後の電位差ΔＶｌｃを算出した。以上の動作を、条件１及び条件２のそれぞれについて行った。

画素１１が画素１１［２］である場合は、まず、配線３１の電位を、図１７（Ｂ）に示すデジタル値に対応する電位とした。また、条件１の場合はトランジスタ５９をオン、トランジスタ５８をオフとすることにより配線３２の電位を電位Ｖ２とし、条件２の場合はトランジスタ５８をオン、トランジスタ５９をオフとすることにより配線３２の電位を電位Ｖ１とした。次に、トランジスタ２１をオンとして配線３１の電位をノードＮ１に書き込み、トランジスタ２２をオンとして配線３２の電位をノードＮ２に書き込んだ後、トランジスタ２１及びトランジスタ２２をオフとした。そして、トランジスタ２１及びトランジスタ２２をオフにしてから１フレーム期間経過後の電位差ΔＶｌｃを算出した。

画素１１が画素１１［３］である場合は、まず、配線３１の電位を、図１７（Ｂ）に示すデジタル値に対応する電位とした。また、条件１の場合はトランジスタ５９をオン、トランジスタ５８をオフとすることにより配線３２の電位を電位Ｖ２とし、条件２の場合はトランジスタ５８をオン、トランジスタ５９をオフとすることにより配線３２の電位を電位Ｖ１とした。次に、トランジスタ２１をオンとして配線３１の電位をノードＮ１に書き込み、トランジスタ２２をオンとして配線３２の電位をノードＮ２に書き込んだ後、トランジスタ２１及びトランジスタ２２をオフとした。その後、トランジスタ２３をオンとすることにより、ノードＮ２の電位を接地電位とした。そして、トランジスタ２１及びトランジスタ２２をオフにしてから１フレーム期間経過後の電位差ΔＶｌｃを算出した。

図１８は、画素１１が画素１１［１］、画素１１［２］、画素１１［３］の各場合における、条件１及び条件２での電位差ΔＶｌｃと、デジタル信号のデジタル値との関係を示す図である。図１８に示すように、画素１１が画素１１［２］又は画素１１［３］である場合には、画素１１が画素１１［１］である場合より、デジタル信号のデジタル値が同じであっても液晶デバイスを模した容量素子２６ａに印加される電圧が大きくなることが確認された。また、画素１１が画素１１［１］乃至［３］のいずれの構成であっても、容量素子２６ａに印加される電圧を１フレーム期間保持できることが確認された。

１０：表示装置、１１：画素、１１ａ：画素、１１ｂ：画素、１１ｃ：画素、１１ｄ：画素、１２：ゲートドライバ回路、１３：ソースドライバ回路、１４：画素アレイ、１５：回路、２１：トランジスタ、２２：トランジスタ、２３：トランジスタ、２４：トランジスタ、２５：容量素子、２６：表示デバイス、２６ａ：容量素子、３１：配線、３２：配線、３３：配線、３４：配線、３５：配線、４１：シフトレジスタ、４１ａ：シフトレジスタ、４１ｂ：シフトレジスタ、４２：ラッチ回路、４２ａ：ラッチ回路、４２ｂ：ラッチ回路、４３：レベルシフト回路、４３ａ：レベルシフト回路、４３ｂ：レベルシフト回路、４４：ＰＴＬ、４４ａ：Ｎ－ＰＴＬ、４４ｂ：Ｐ－ＰＴＬ、４５：選択回路、４６：アンプ回路、４６ａ：アンプ回路、４６ｂ：アンプ回路、４７：抵抗ストリング、４７ａ：抵抗ストリング、４７ｂ：抵抗ストリング、４８：スイッチ、４８ａ：スイッチ、４８ｂ：スイッチ、４９：スイッチ、４９ａ：スイッチ、４９ｂ：スイッチ、５１：データバス配線、５７：抵抗素子、５７ａ：抵抗素子、５７ｂ：抵抗素子、５８：トランジスタ、５９：トランジスタ、６０：回路、６１：信号生成回路、６２：変換回路、７１：電源線、７２：電源線、１１１：基板、１１３：基板、１２１：オーバーコート、１２５ａ：偏光板、１２５ｂ：偏光板、１３１：着色層、１３２：遮光層、１４１：接着層、１６２：ＦＰＣ、１８１：電極、１８２：電極、１８３：液晶層、２１１：絶縁層、２１２：絶縁層、２１５：絶縁層、２１７：絶縁層、２２０：絶縁層、２２１：導電層、２２２ａ：導電層、２２２ｂ：導電層、２２４：導電層、２３１：半導体層、２４２：接続体、２５５：導電層、５５２：バックライトユニット、５６５：導電層、７２３：電極、７２６：絶縁層、７２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、７４６：電極、７７１：基板、７７２：絶縁層、８１０：トランジスタ、８１１：トランジスタ、８２０：トランジスタ、８２１：トランジスタ、８２５：トランジスタ、８２６：トランジスタ、８４２：トランジスタ、８４３：トランジスタ、８４４：トランジスタ、８４５：トランジスタ、８４６：トランジスタ、８４７：トランジスタ、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機

Claims (6)

1. 画素と、ソースドライバ回路と、を有する表示装置であって、
   前記画素は、第１のトランジスタと、第２のトランジスタと、容量素子と、表示デバイスと、を有し、
   前記第１のトランジスタのソース又はドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
   前記容量素子の一方の電極は、前記表示デバイスの一方の電極と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、前記容量素子の他方の電極と電気的に接続され、
   前記容量素子の他方の電極は、前記表示デバイスの他方の電極と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、第１の配線を介して前記ソースドライバ回路と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、第２の配線を介して前記ソースドライバ回路と電気的に接続され、
   前記画素は、第３のトランジスタを有し、
   前記第３のトランジスタのソース又はドレインの一方は、前記表示デバイスの他方の電極と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの他方は、共通配線と電気的に接続され、
   前記ソースドライバ回路は、前記第２の配線に、正電位である第１の電位又は負電位である第２の電位を供給する機能を有し、
   前記ソースドライバ回路は、第１の抵抗素子と、第２の抵抗素子と、を有し、
   前記第１の抵抗素子の一方の端子には、前記第１の電位が供給され、
   前記第２の抵抗素子の一方の端子には、前記第２の電位が供給される表示装置。
2. 請求項１において、
   前記ソースドライバ回路は、第１のスイッチと、第２のスイッチと、を有し、
   前記第１の抵抗素子の一方の端子は、前記第１のスイッチの一方の端子と電気的に接続され、
   前記第１のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
   前記第２の抵抗素子の一方の端子は、前記第２のスイッチの一方の端子と電気的に接続され、
   前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続される表示装置。
3. 請求項１又は２において、
   前記第１の電位の絶対値と、前記第２の電位の絶対値と、は同一又は前記第１の電位の絶対値と、前記第２の電位の絶対値と、の差が０．１Ｖ以下である表示装置。
4. 請求項１乃至３のいずれか一項において、
   前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートは、第３の配線と電気的に接続される表示装置。
5. 請求項４において、
   前記表示装置は、ゲートドライバ回路を有し、
   前記第３の配線は、前記ゲートドライバ回路と電気的に接続される表示装置。
6. 請求項１乃至５のいずれか一項において、
   前記表示デバイスは、液晶デバイスである表示装置。

Images