JP6016440B2 - 窒化物半導体装置およびその製造方法 - Google Patents
窒化物半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6016440B2 JP6016440B2 JP2012101465A JP2012101465A JP6016440B2 JP 6016440 B2 JP6016440 B2 JP 6016440B2 JP 2012101465 A JP2012101465 A JP 2012101465A JP 2012101465 A JP2012101465 A JP 2012101465A JP 6016440 B2 JP6016440 B2 JP 6016440B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- electron
- nitride semiconductor
- electron supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
この発明は、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる半導体装置およびその製造方法に関する。
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌＸＩｎＹＧａ１−Ｘ−ＹＮ（０≦Ｘ≦１，０≦Ｙ≦１，０≦Ｘ＋Ｙ≦１）と表わすことができる。
このような窒化物半導体を用いたＨＥＭＴ（高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、たとえば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。ゲート電極は、電子走行層に対向するように配置され、電子供給層にショットキ接合している。電子走行層内において、電子走行層と電子供給層とのヘテロ接合界面から数Åだけ内方の位置には、二次元電子ガスが形成される。窒化物半導体を用いたＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子不整合に起因する分極によるキャリヤも二次元電子ガスの形成に寄与する。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、ショットキ接合による空乏層を広げて二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリオン型のデバイスとなる。
このような窒化物半導体を用いたＨＥＭＴ（高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、たとえば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。ゲート電極は、電子走行層に対向するように配置され、電子供給層にショットキ接合している。電子走行層内において、電子走行層と電子供給層とのヘテロ接合界面から数Åだけ内方の位置には、二次元電子ガスが形成される。窒化物半導体を用いたＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子不整合に起因する分極によるキャリヤも二次元電子ガスの形成に寄与する。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、ショットキ接合による空乏層を広げて二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリオン型のデバイスとなる。
特許文献１は、電子走行層と電子供給層との間に結晶性に優れた２元系構造のＡｌＮ層を形成することにより、３元系構造のＡｌＧａＮに起因する合金散乱を回避し、それによって、移動度を向上した構造を開示している。
電子走行層と電子供給層との間に配置されたＡｌＮ層は、ソース電極およびドレイン電極からチャネルを見たときに障壁層として機能する。そのため、二次元電子ガスとの間でオーミック接触が得られるソース電極およびドレイン電極を電子供給層の表面に形成することは容易ではない。
そこで、特許文献１の構造では、ソース電極およびドレイン電極は、電子供給層およびＡｌＮ層を貫通して電子走行層に達する凹部内に埋め込まれており、これにより、二次元電子ガスにオーミック接触している。
そこで、特許文献１の構造では、ソース電極およびドレイン電極は、電子供給層およびＡｌＮ層を貫通して電子走行層に達する凹部内に埋め込まれており、これにより、二次元電子ガスにオーミック接触している。
しかし、凹部を形成する工程が必要であるから、製造工程が複雑であり、それに応じてコスト高になる。しかも、エッチングによって形成される凹部は、その深さを正確に制御するのが困難である。したがって、凹部の深さを安定させることが難しく、その深さにばらつきが生じ、それに応じて、接触抵抗がばらつくおそれがある。
そこで、この発明の目的は、簡単な製造工程で二次元電子ガスにオーミック接触する電極の形成が可能であり、特性が安定し、しかもチャネルの移動度の高いＨＥＭＴ構造の窒化物半導体装置およびその製造方法を提供することである。
そこで、この発明の目的は、簡単な製造工程で二次元電子ガスにオーミック接触する電極の形成が可能であり、特性が安定し、しかもチャネルの移動度の高いＨＥＭＴ構造の窒化物半導体装置およびその製造方法を提供することである。
この発明は、窒化物半導体からなる電子走行層と、前記電子走行層に積層され、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなり、前記電子走行層に接するＡｌＮ層を有する電子供給層と、前記電子供給層上に互いに間隔を開けて形成され、Ｔｉ、Ａｌ、ＭｏおよびＳｉを含むオーミック電極からなるソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極の間に配置され、前記電子走行層に対向するゲート電極とを含む、窒化物半導体装置を提供する。前記オーミック電極は、前記電子供給層側から順に、Ｔｉ組成のピーク、Ａｌ組成のピーク、Ｍｏ組成のピークが現れ、前記Ｔｉ組成のピークと前記Ａｌ組成のピークとの間に第１のＳｉ組成のピークが現れ、前記Ａｌ組成のピークと前記Ｍｏ組成のピークとの間に第２のＳｉ組成のピークが現れるように構成されている。
この構成によれば、互いにＡｌ組成が異なる窒化物半導体からなる電子走行層および電子供給層が接することにより、ヘテロ接合が形成されている。したがって、電子走行層と電子供給層との界面付近の電子走行層内に二次元電子ガスが形成され、この二次元電子ガスをチャネルとして利用したＨＥＭＴ（高電子移動度トランジスタ）が形成されている。さらに、電子供給層は、電子走行層との界面にＡｌＮ層を有しているので、チャネル近傍での合金散乱が抑制される。それにより、チャネル移動度の高いＨＥＭＴ構造を形成できる。
一方、電子供給層上に形成されたソース電極およびドレイン電極は、Ｔｉ、Ａｌ、ＭｏおよびＳｉを含んでいる。このようなソース電極およびドレイン電極は、ＡｌＮ層を含む電子供給層上に形成した場合でも、二次元電子ガスに対してオーミック接触するオーミック電極を構成する。すなわち、電子供給層を貫通して二次元電子ガスに達する凹部を形成しなくても、ソース電極およびドレイン電極と二次元電子ガスとのオーミック接触を得ることができる。したがって、電子供給層に凹部を形成する工程が不要であるので、製造工程が簡単になる。しかも、凹部の深さのばらつきに起因する接触抵抗のばらつきの問題が生じることもない。よって、チャネル移動度が高く、かつ安定した特性のＨＥＭＴ構造を有する窒化物半導体装置を提供できる。
ソース−ドレイン間のチャネルを提供する二次元電子ガスは、ソース電極およびドレイン電極の間に配置されたゲート電極に制御電圧を印加することによって制御することができる。これによって、ソース−ドレイン間をオン／オフできる。
ゲート電極は、電子供給層にショットキ接合していてもよいし、電子供給層に対してゲート絶縁膜を介して対向していてもよい。また、ゲート直下の電子供給層が取り除かれてリセス（凹部）が形成されていてもよく、このリセス内において、ゲート電極がゲート絶縁膜を介して電子走行層に対向していてもよい。
ゲート電極は、電子供給層にショットキ接合していてもよいし、電子供給層に対してゲート絶縁膜を介して対向していてもよい。また、ゲート直下の電子供給層が取り除かれてリセス（凹部）が形成されていてもよく、このリセス内において、ゲート電極がゲート絶縁膜を介して電子走行層に対向していてもよい。
電子供給層（界面のＡｌＮ層以外の部分）／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層（界面のＡｌＮ層以外の部分）は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリヤが二次元電子ガスの形成に寄与する。
一方、この発明では、前記オーミック電極が、前記電子供給層側から順に、Ｔｉ組成のピーク、Ａｌ組成のピーク、Ｍｏ組成のピークが現れるように構成されている。この構成により、電子供給層の近くにＴｉ組成のピークが現れる。そのため、オーミック電極中のＴｉは電子供給層の表面付近において、電子供給層を構成する窒化物半導体中の窒素原子（Ｎ）を奪ってその結晶構造を破壊し、ＴｉＮを形成している。それによってできた電子供給層内のスペースにオーミック電極中のＡｌが入り込み、二次元電子ガスに対する良好なオーミック接触を形成する。Ａｌ組成よりも電子供給層から離れた位置にＭｏ組成のピークが位置していることにより、オーミック電極中のＡｌを酸化から保護することができ、それによって、外部接触に対する接触抵抗を低減できる。すなわち、オーミック電極中のＴｉおよびＡｌは、窒化物半導体に対する接触抵抗の低減に寄与し、Ｍｏは外部接続時の接触抵抗の低減に寄与する。
さらにこの発明では、前記オーミック電極が、前記Ｔｉ組成のピークと前記Ａｌ組成のピークとの間にＳｉ組成のピーク（第１のＳｉ組成のピーク）が現れるように構成されている。この構成により、オーミック電極中のＳｉは、電子供給層の表層部に入り込み、電子供給層を構成する窒化物半導体に対して導電性を付与するドーパントとして機能する。これにより、オーミック電極と電子供給層との間の接触抵抗が低減されるので、一層良好なオーミック接触を実現できる。
また、この発明では、前記Ａｌ組成のピークと前記Ｍｏ組成のピークとの間に、別のＳｉ組成のピーク（第２のＳｉ組成のピーク）が現れるように前記オーミック電極が形成されている。すなわち、前記オーミック電極が、前記Ｔｉ組成のピークと前記Ａｌ組成のピークとの間に第１のＳｉ組成のピークが現れ、前記Ａｌ組成のピークと前記Ｍｏ組成のピークとの間に第２のＳｉ組成のピークが現れるように構成されている。
前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０２０ｃｍ−３以上であり、前記オーミック電極中におけるＳｉのピーク密度が１０１８ｃｍ−３以上であることが好ましい。これにより、二次元電子ガスに対するオーミック電極のコンタクト抵抗を低減できる。
この発明の一実施形態では、前記電子供給層が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を含み、前記キャップ層の上に前記オーミック電極からなるソース電極およびドレイン電極が形成されている。この構成によれば、電子供給層上に形成されたキャップ層が電子走行層と同じ組成の窒化物半導体で構成されているので、電子供給層の表面モホロジー（morphology）を改善できる。それによって、特性の安定したＨＥＭＴ構造の窒化物半導体装置を提供できる。
この発明の一実施形態では、前記電子供給層が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を含み、前記キャップ層の上に前記オーミック電極からなるソース電極およびドレイン電極が形成されている。この構成によれば、電子供給層上に形成されたキャップ層が電子走行層と同じ組成の窒化物半導体で構成されているので、電子供給層の表面モホロジー（morphology）を改善できる。それによって、特性の安定したＨＥＭＴ構造の窒化物半導体装置を提供できる。
この発明の一実施形態では、前記キャップ層の厚さが１６ｎｍ以下（より好ましくは８ｎｍ以下）である。キャップ層の厚さが１６ｎｍを超えると、表面モホロジーを改善する効果が少なくなるうえに、電極のオーミック接触を阻害するおそれがある。キャップ層の厚さは、表面モホロジー改善のためには、２ｎｍ以上であることが好ましい。
この発明の一実施形態では、前記ゲート電極直下の前記電子供給層が除去されており、前記ゲート電極が、前記電子供給層が除去された領域において前記電子走行層に接するゲート絶縁膜を介して前記電子走行層に対向している。
この構成によれば、ゲート電極は、ゲート絶縁膜を挟んで電子走行層に対向しており、ゲート絶縁膜は、電子走行層に接している。すなわち、ゲート絶縁膜の直下には電子供給層が存在せず、したがって、ゲート電極の直下には、電子供給層と電子走行層とのヘテロ接合または格子不整合による分極に起因する二次元電子ガスが形成されていない。よって、ゲート電極にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガスによるチャネルはゲート電極直下で遮断されている。これにより、ノーマリオフ型のＨＥＭＴが実現されている。ゲート電極に適切なオン電圧を印加すると、ゲート電極直下の電子走行層内にチャネルが誘起され、ゲート電極の両側の二次元電子ガスが接続される。こうして、ノーマリオフ型のＨＥＭＴ構造を有し、かつ安定したデバイス特性を有する窒化物半導体装置を提供できる。
この構成によれば、ゲート電極は、ゲート絶縁膜を挟んで電子走行層に対向しており、ゲート絶縁膜は、電子走行層に接している。すなわち、ゲート絶縁膜の直下には電子供給層が存在せず、したがって、ゲート電極の直下には、電子供給層と電子走行層とのヘテロ接合または格子不整合による分極に起因する二次元電子ガスが形成されていない。よって、ゲート電極にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガスによるチャネルはゲート電極直下で遮断されている。これにより、ノーマリオフ型のＨＥＭＴが実現されている。ゲート電極に適切なオン電圧を印加すると、ゲート電極直下の電子走行層内にチャネルが誘起され、ゲート電極の両側の二次元電子ガスが接続される。こうして、ノーマリオフ型のＨＥＭＴ構造を有し、かつ安定したデバイス特性を有する窒化物半導体装置を提供できる。
この発明の一実施形態では、前記ＡｌＮ層の厚さが１ｎｍ〜５ｎｍであり、前記電子供給層の厚さが１ｎｍ〜４０ｎｍである。ＡｌＮ層の厚さが５ｎｍを超えると、オーミック電極を二次元電子ガスにオーミック接触させることが困難になる。また、電子供給層の全体の厚さが４０ｎｍを超えると、オーミック電極と二次元電子ガスとのオーミック接触が困難になるおそれがある。
この発明の一実施形態では、前記オーミック電極が、Ａｕを含まない。Ａｕは不純物が混入しやすい材料であり、かつ、窒化物半導体への拡散が容易に生じてデバイス特性を悪化させるおそれがある。加えて、Ａｕを含む電極は表面モホロジーが悪い。したがって、Ａｕを含まない構成のオーミック電極とすることによって、特性の優れたＨＥＭＴ構造の半導体装置を実現できる。また、オーミック電極が良好な表面モホロジーを有するので、ソース電極およびドレイン電極からゲート電極までの距離を短縮してＨＥＭＴ素子の大きさを小さくしたり、ＨＥＭＴ素子の集積度を高めたりすることができる。
この発明の一実施形態では、前記電子供給層の表面を覆うパッシベーション膜をさらに含み、前記ゲート電極が、前記パッシベーション膜に形成された開口内に配置されたゲート本体部と、前記ゲート本体部に連続し前記開口外の前記パッシベーション膜の表面上において前記ドレイン電極に向かって所定のフィールドプレート長に渡って延びたフィールドプレート部とを有しており、前記フィールドプレート長が前記ゲート本体部と前記ドレイン電極との間の距離の１／６以上１／２以下である。この構成によれば、ゲート電極はゲート本体部からパッシベーション膜上に延びたフィールドプレート部を有しており、その長さ（フィールドプレート長）が、ゲート本体部とドレイン電極との間の距離の１／６以上１／２以下となっている。これにより、ゲート本体部のドレイン電極側端部における電界集中を抑制でき、かつ、フィールドプレート部の端部とドレイン電極との間の電界に起因する短絡（パッシベーション膜の破壊）を回避できる。
この発明は、また、窒化物半導体からなる電子走行層を形成する工程と、前記電子走行層に接するＡｌＮ層を有し、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなる電子供給層を前記電子走行層に積層して形成する工程と、前記電子供給層上に、Ｔｉ層、第１Ｓｉ層、Ａｌ層、第２Ｓｉ層およびＭｏ層を順に積層して積層電極膜を形成する工程と、前記積層電極膜を熱処理して、ソース電極およびドレイン電極としてのオーミック電極を形成する工程と、前記ソース電極および前記ドレイン電極の間に、前記電子走行層に対向するゲート電極を形成する工程とを含む、窒化物半導体装置の製造方法を提供する。
この方法によれば、電子供給層上にＴｉ層、第１Ｓｉ層、Ａｌ層、第２Ｓｉ層およびＭｏ層を順に積層して積層電極膜を形成した後、この積層電極膜に対して熱処理（好ましくはＡｌ層が溶融する熱処理）が施される。これによって、Ｔｉが電子供給層へと拡散し、電子供給層内の窒化物半導体から窒素原子を奪ってその結晶構造を破壊し、ＴｉＮを形成する。それによって電子供給層内にできたスペースにＡｌが流れ込み、電子走行層と電子供給層との界面付近に形成される二次元ガスに対する良好なオーミック接触が形成される。さらに、Ｓｉが電子供給層に拡散してドーパントとして働き、さらに良好なオーミック接触の形成（接触抵抗の低減）に寄与する。また、Ｍｏ層は、熱処理時にＡｌが露出することを防ぎ、その酸化を抑制するキャップメタルとして機能する。これにより、外部接続時の接触抵抗の低減に寄与する。こうして、前述の構成の半導体装置を得ることができる。
前記ＡｌＮ層の厚さは、１ｎｍ〜５ｎｍとすることが好ましく、また、前記電子供給層の全体の厚さは１ｎｍ〜４０ｎｍとすることが好ましい。
また、前記オーミック電極は、Ａｕを含まないことが好ましい。
この発明の一実施形態の製造方法では、前記積層電極膜の形成および前記熱処理が、前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０２０ｃｍ−３以上となり、前記オーミック電極中におけるＳｉのピーク密度が１０１８ｃｍ−３以上となるように行われる。
この発明の一実施形態の製造方法では、前記積層電極膜の形成および前記熱処理が、前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０２０ｃｍ−３以上となり、前記オーミック電極中におけるＳｉのピーク密度が１０１８ｃｍ−３以上となるように行われる。
この発明の一実施形態の製造方法では、前記電子供給層を形成する工程が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を形成する工程を含み、前記積層電極膜が前記キャップ層の上に形成される。キャップ層の厚さは、１６ｎｍ以下（より好ましくは８ｎｍ以下）とすることが好ましい。
この発明の一実施形態の製造方法では、前記ゲート電極直下の前記電子供給層を除去する工程と、前記電子供給層が除去された領域において前記電子走行層に接するゲート絶縁膜を形成する工程とをさらに含み、前記ゲート電極が前記ゲート絶縁膜を挟んで前記電子走行層に対向するように形成される。
この発明の一実施形態の製造方法では、前記方法が、前記電子供給層の表面を覆うパッシベーション膜を形成する工程をさらに含み、前記ゲート電極が、前記パッシベーション膜に形成された開口内に配置されたゲート本体部と、前記ゲート本体部に連続し前記開口外の前記パッシベーション膜の表面上において前記ドレイン電極に向かって所定のフィールドプレート長に渡って延びたフィールドプレート部とを有し、前記フィールドプレート長が前記ゲート本体部と前記ドレイン電極との間の距離の１／６以上１／２以下であるように形成される。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る窒化物半導体装置の構成を説明するための断面図である。また、図２は、前記窒化物半導体装置の平面図である。図１には、図２のＩ−Ｉ線断面が示されている。この窒化物半導体装置は、基板１（たとえばシリコン基板）と、基板１の表面に形成されたバッファ層２と、バッファ層２上にエピタキシャル成長された電子走行層３と、電子走行層３上にエピタキシャル成長された電子供給層４とを含む。さらに、この窒化物半導体装置は、電子供給層４の表面を覆うパッシベーション膜５と、パッシベーション膜５に形成されたコンタクト孔６ａ，７ａを貫通して電子供給層４にオーミック接触しているオーミック電極としてのソース電極６およびドレイン電極７とを含む。ソース電極６およびドレイン電極７は、間隔を開けて配置されており、それらの間に、ゲート電極８が配置されている。ゲート電極８は、電子供給層４にショットキ接触している。
図１は、この発明の第１の実施形態に係る窒化物半導体装置の構成を説明するための断面図である。また、図２は、前記窒化物半導体装置の平面図である。図１には、図２のＩ−Ｉ線断面が示されている。この窒化物半導体装置は、基板１（たとえばシリコン基板）と、基板１の表面に形成されたバッファ層２と、バッファ層２上にエピタキシャル成長された電子走行層３と、電子走行層３上にエピタキシャル成長された電子供給層４とを含む。さらに、この窒化物半導体装置は、電子供給層４の表面を覆うパッシベーション膜５と、パッシベーション膜５に形成されたコンタクト孔６ａ，７ａを貫通して電子供給層４にオーミック接触しているオーミック電極としてのソース電極６およびドレイン電極７とを含む。ソース電極６およびドレイン電極７は、間隔を開けて配置されており、それらの間に、ゲート電極８が配置されている。ゲート電極８は、電子供給層４にショットキ接触している。
電子走行層３と電子供給層４とは、Ａｌ組成の異なるIII族窒化物半導体（以下単に「窒化物半導体」という。）からなっている。たとえば、電子走行層３は、ＧａＮ層からなっていてもよく、その厚さは、０．５μｍ程度であってもよい。電子供給層４は、この実施形態では、電子走行層３に接する第１層４１と、第１層４１に接する第２層４２とを有している。第１層４１は、ＡｌＮ層からなっており、厚さは、たとえば、数原子厚程度（５ｎｍ以下。好ましくは１〜５ｎｍ、より好ましくは１〜３ｎｍ）である。第２層４２は、この実施形態では、ＡｌxＧａ1-xＮ層（０＜ｘ＜１）からなっており、その厚さは、たとえば５−３５ｎｍ（より具体的には２０ｎｍ程度）である。電子供給層４の全体の厚さは、１−４０ｎｍ程度が好ましい。
このように、電子走行層３と電子供給層４とは、Ａｌ組成の異なる窒化物半導体からなっていて、ヘテロ接合を形成しているとともに、それらの間には格子不整合が生じている。そして、ヘテロ接合およびの格子不整合に起因する分極のために、電子走行層３と電子供給層４との界面に近い位置（たとえば界面から数Å程度の距離の位置）には、二次元電子ガス１５が広がっている。ＡｌＮからなる第１層４１は、電子の散乱を抑制して、電子移動度の向上に寄与する。第１層４１が無く、ＡｌＧａＮからなる第２層４２が電子走行層３に接している場合、ＡｌＧａＮが３元系結晶であるため、合金散乱が生じ易い。ＡｌＮからなる第１層４１は、このような合金散乱を抑制する。
ゲート電極８は、ＡｌＧａＮからなる第２層４２に接してショットキ接合を形成している。ゲート電極８は、電子供給層４に接する下層と、この下層上に積層される上層とを有する積層電極膜からなっていてもよい。下層はＮｉまたはＰｔからなっていてもよく、上層はＡｕまたはＡｌからなっていてもよい。ゲート電極８は、ソース電極６寄りに偏って配置され、これにより、ゲート−ソース間距離よりもゲート−ドレイン間距離の方を長くした非対称構造となっている。この非対称構造は、ゲート−ドレイン間に生じる高電界を緩和して耐圧向上に寄与する。
さらに、この実施形態では、ゲート電極８は、パッシベーション膜５に形成された開口５ａ内に入り込んだゲート本体部８１と、ゲート本体部８１に連なり、開口５ａ外においてパッシベーション膜５上をドレイン電極７に向かって延びたフィールドプレート部８２とを有している。ゲート本体部８１と電子供給層４との界面におけるドレイン電極７側の端部であるドレイン端８１ａからフィールドプレート部８２のドレイン電極７側の端部までの距離Ｌfp（たとえば２．２５μｍ程度）は、フィールドプレート長と呼ばれる。フィールドプレート長Ｌfpは、ドレイン端８１ａからドレイン電極７までの距離Ｌgd（たとえば９μｍ程度）の１／６以上１／２以下であることが好ましい。これにより、ドレイン端８１ａにおける電界集中を緩和でき、かつフィールドプレート部８２のドレイン側端とドレイン電極７との間の電界に起因するパッシベーション膜５の破壊を回避できる。
ソース電極６およびドレイン電極７は、Ｔｉ、Ａｌ、ＭｏおよびＳｉを含むオーミック電極であり、電子走行層４１に形成される二次元電子ガスにオーミック接触している。このオーミック電極の詳しい構成については後述する。
バッファ層２は、たとえば、ＡｌＧａＮ層であってもよいし、ＡｌＮ層およびＧａＮ層を繰り返し積層した超格子構造を有する層であってもよい。
バッファ層２は、たとえば、ＡｌＧａＮ層であってもよいし、ＡｌＮ層およびＧａＮ層を繰り返し積層した超格子構造を有する層であってもよい。
この窒化物半導体装置では、電子走行層３上にＡｌ組成の異なる電子供給層４が形成されてヘテロ接合が形成されている。これにより、電子走行層３と電子供給層４との界面付近の電子走行層３内に二次元電子ガス１５が形成され、この二次元電子ガス１５をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極８は、電子供給層４に対してショットキ接合している。ゲート電極８に適切な電圧を印加すると、前記ヘテロ接合から広がる空乏層と前記ショットキ接合から広がる空乏層とによって電子供給層４を空乏化でき、それによって、二次元電子ガス１５で形成されたチャネルを遮断できる。したがって、ゲート電極８に制御電圧を印加することによって、ソース−ドレイン間をオン／オフできる。
使用に際しては、たとえば、ソース電極６とドレイン電極７との間に、ドレイン電極７側が正となる所定の電圧（たとえば２００Ｖ〜６００Ｖ）が印加される。その状態で、ゲート電極８に対して、ソース電極６を基準電位（０Ｖ）として、オフ電圧（−５Ｖ）またはオン電圧（０Ｖ）が印加される。
図２に示されているように、平面視において、ソース電極６と電子供給層４との接合域（ソース接合域。コンタクト孔６ａ内の領域）Ｓａと、ドレイン電極７と電子供給層４との接合域（ドレイン接合域。コンタクト孔７ａ内の領域）Ｄａとを分離するように、ゲート電極８が引き回されている。すなわち、ゲート電極８のゲート本体部８１と電子供給層４との接合域（ゲート接合域。開口５ａ内の領域）Ｇａが、ソース接合域Ｓａとドレイン接合域Ｄａとを分離する一定幅の帯状パターンに形成されている。より具体的には、ソース接合域Ｓａおよびドレイン接合域Ｄａは、長手方向が平行な矩形領域であり、その矩形領域の短手方向に沿って配列されている。ゲート接合域Ｇａは、ソース接合域Ｓａおよびドレイン接合域Ｄａの間を通るジグザグ形状に形成されている。ゲート接合域Ｇａは、ドレイン接合域Ｄａよりもソース接合域Ｓａに近い位置を通るように配置されている。ゲート接合域Ｇａとゲート電極８のドレイン接合域Ｄａ側のエッジとの間の距離がフィールドプレート長Ｌfpである。また、ゲート接合域Ｇａの幅は、ゲート長Ｌｇ（たとえば１μｍ程度）である。
図２に示されているように、平面視において、ソース電極６と電子供給層４との接合域（ソース接合域。コンタクト孔６ａ内の領域）Ｓａと、ドレイン電極７と電子供給層４との接合域（ドレイン接合域。コンタクト孔７ａ内の領域）Ｄａとを分離するように、ゲート電極８が引き回されている。すなわち、ゲート電極８のゲート本体部８１と電子供給層４との接合域（ゲート接合域。開口５ａ内の領域）Ｇａが、ソース接合域Ｓａとドレイン接合域Ｄａとを分離する一定幅の帯状パターンに形成されている。より具体的には、ソース接合域Ｓａおよびドレイン接合域Ｄａは、長手方向が平行な矩形領域であり、その矩形領域の短手方向に沿って配列されている。ゲート接合域Ｇａは、ソース接合域Ｓａおよびドレイン接合域Ｄａの間を通るジグザグ形状に形成されている。ゲート接合域Ｇａは、ドレイン接合域Ｄａよりもソース接合域Ｓａに近い位置を通るように配置されている。ゲート接合域Ｇａとゲート電極８のドレイン接合域Ｄａ側のエッジとの間の距離がフィールドプレート長Ｌfpである。また、ゲート接合域Ｇａの幅は、ゲート長Ｌｇ（たとえば１μｍ程度）である。
図３Ａ〜図３Ｃは、前述の窒化物半導体装置の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
まず、図３Ａに示すように、基板１上に、バッファ層２および電子走行層３が順にエピタキシャル成長させられ、さらに電子走行層３上に電子供給層４がエピタキシャル成長させられる。そして、さらに、電子供給層４上の全面を被覆するように、たとえば、ＣＶＤ法（化学的気相成長法）によって、パッシベーション膜５が形成される。パッシベーション膜５は、窒化シリコン（ＳｉＮ）からなっていてもよく、その膜厚は数百ｎｍ程度が適当である。電子供給層４のエピタキシャル成長は、電子走行層３上にＡｌＮからなる第１層４１をエピタキシャル成長させる工程と、第１層４１上にＡｌＧａＮからなる第２層４２をエピタキシャル成長させる工程とを含む。
まず、図３Ａに示すように、基板１上に、バッファ層２および電子走行層３が順にエピタキシャル成長させられ、さらに電子走行層３上に電子供給層４がエピタキシャル成長させられる。そして、さらに、電子供給層４上の全面を被覆するように、たとえば、ＣＶＤ法（化学的気相成長法）によって、パッシベーション膜５が形成される。パッシベーション膜５は、窒化シリコン（ＳｉＮ）からなっていてもよく、その膜厚は数百ｎｍ程度が適当である。電子供給層４のエピタキシャル成長は、電子走行層３上にＡｌＮからなる第１層４１をエピタキシャル成長させる工程と、第１層４１上にＡｌＧａＮからなる第２層４２をエピタキシャル成長させる工程とを含む。
次に、図３Ｂに示すように、ソース電極６およびドレイン電極７が形成される。具体的には、それらの形成位置に整合するように、パッシベーション膜５を貫通するコンタクト孔６ａ，７ａが形成され、次いで、図４に示すような積層電極膜３０が形成される。たとえば、積層電極膜３０は、電子供給層４上にＴｉ層３１（たとえば厚さ２００Å）、第１Ｓｉ層３２（たとえば厚さ２００Å）、Ａｌ層３３（たとえば厚さ２０００Å）、第２Ｓｉ層３４（たとえば厚さ２００Å）およびＭｏ層（たとえば厚さ２０００Å）３５を順に積層した積層金属膜からなり、各層を順に蒸着またはスパッタリングして形成される。その積層電極膜３０がパターニングされる。積層電極膜３０のパターニングは、リフトオフによって行ってもよいし、エッチングによって行ってもよい。このパターニングの後に、さらに、シンター処理が施されることによって、二次元電子ガス１５にオーミック接触するソース電極６およびドレイン電極７が形成される。シンター処理は、Ａｌ層３３が溶融するように行うことが好ましく、Ａｌの融点（５６５℃）よりも高い温度（たとえば８５０℃）で行われる。具体的には、８５０℃で３５分程度のシンター処理を行えばよい。
次いで、図３Ｃに示すように、ゲート電極８の形成位置に開口を有するレジスト膜１６が形成され、その状態の表面全域を覆うように、電極膜１７が形成される。レジスト膜１６の開口は、パッシベーション膜５に形成された開口５ａの領域を包含し、かつ開口５ａの領域よりも広い領域に形成される。レジスト膜１６の開口のドレイン電極７側の縁部は、パッシベーション膜５の開口５ａのドレイン側端からドレイン電極７に向かってフィールドプレート長Ｌfpだけ後退している。電極膜１７は、たとえば、ＮｉまたはＰｔからなる下層と、ＡｕまたはＡｌからなる上層とを積層した積層金属膜からなり、各層を順に蒸着して形成される。
次に、レジスト膜１６とともに、当該レジスト膜１６上の電極膜１７（電極膜１７の不要部分）がリフトオフされることによって、当該電極膜１７がパターニングされて、ゲート電極８が得られる。こうして、図１に示す構造の窒化物半導体装置が得られる。その後は、層間絶縁膜で全面が覆われ、ソース電極６およびドレイン電極７を露出させるコンタクト孔が層間絶縁膜に形成される。そして、層間絶縁膜上には、ソース電極６およびドレイン電極７にコンタクト孔でそれぞれ接続されるソース配線およびドレイン配線が形成される。
図４の右側には、シンター処理後のオーミック電極（ソース電極６およびドレイン電極７）の組成を表すスペクトルが図解的に示されている。縦軸は、電子供給層４の主面の法線方向に関する位置を示し、横軸は、単位体積当たりの原子数（密度）を表す。
積層電極膜３０の積層順に従うように、オーミック電極６，７は、電子供給層４側から順に、Ｔｉ組成のピーク、Ａｌ組成のピーク、Ｍｏ組成のピークが現れるように構成されている。さらに、Ｔｉ組成のピークとＡｌ組成のピークとの間にＳｉ組成の第１のピークが現れている。また、Ａｌ組成のピークとＭｏ組成のピークとの間にＳｉ組成の第２のピークが現れている。オーミック電極６，７中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度はたとえば１０２０ｃｍ−３以上であり、オーミック電極６，７中におけるＳｉのピーク密度はたとえば１０１８ｃｍ−３以上である。
積層電極膜３０の積層順に従うように、オーミック電極６，７は、電子供給層４側から順に、Ｔｉ組成のピーク、Ａｌ組成のピーク、Ｍｏ組成のピークが現れるように構成されている。さらに、Ｔｉ組成のピークとＡｌ組成のピークとの間にＳｉ組成の第１のピークが現れている。また、Ａｌ組成のピークとＭｏ組成のピークとの間にＳｉ組成の第２のピークが現れている。オーミック電極６，７中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度はたとえば１０２０ｃｍ−３以上であり、オーミック電極６，７中におけるＳｉのピーク密度はたとえば１０１８ｃｍ−３以上である。
Ｔｉ組成は、電子供給層４内に入り込んでおり、たとえば、Ｔｉ組成のピークは電子供給層４内に位置している。すなわち、積層電極膜３０中のＴｉは、シンター処理によって、電子供給層４内に入り込み、ＡｌＧａＮから窒素原子（Ｎ）を奪って結晶を破壊し、ＴｉＮを形成する。それによってできた結晶中のスペースに、溶融したＡｌが前記積層電極膜３０から流れ込む。そのため、Ａｌ組成も電子供給層４内に入り込み、それによって、良好なオーミック接触が得られる。さらに、積層電極膜３０中のＳｉが、電子供給層４内に拡散し、ｎ型ドーパントとして働いて、オーミック電極直下のＡｌＧａＮを低抵抗化し、それによって、接触抵抗の低減に寄与する。Ｍｏ層は、熱処理時等におけるＡｌ表面の酸化を防止するキャップメタルとして機能し、外部接続の際の接触抵抗の低減に寄与する。
以上のように、この実施形態によれば、電子供給層４は、電子走行層３との界面にＡｌＮからなる第１層４１を有しているので、チャネル近傍での合金散乱が抑制される。それによって、チャネル移動度の高いＨＥＭＴ構造を形成できる。一方、ソース電極６およびドレイン電極７は、Ｔｉ、Ａｌ、ＭｏおよびＳｉを含んでおり、電子供給層４を貫通する凹部を形成しなくても、二次元電子ガス１５にオーミック接触している。これにより、電子供給層４に凹部を形成するための工程を含まない簡単な製造工程で作製でき、しかも凹部の深さのばらつきに起因する接触抵抗のばらつきの問題も生じない。こうして、チャネル移動度が高く、製造工程が容易で、かつ安定した特性のＨＥＭＴ構造を有する窒化物半導体装置を提供できる。
また、ソース電極６およびドレイン電極７は、Ａｕを含まないオーミック電極であるので、表面モホロジーが良好であり、このことも、ＨＥＭＴ構造の特性向上に寄与している。さらに、ソース電極６およびドレイン電極７の表面モホロジーが良好であることにより、それらからゲート電極８までの距離を短くしてＨＥＭＴ素子の大きさを小さくしたり、ＨＥＭＴ素子の集積度を高めたりすることができる。
図５は、この発明の第２の実施形態に係る窒化物半導体装置の構成を説明するための図解的な断面図である。図５において、前述の図１の各部の対応箇所には同一参照符号を付して示す。
この実施形態では、電子供給層４は、ＡｌＧａＮからなる第２層４２上に形成されたキャップ層としての第３層４３を含む。そして、第３層４３に接するように、オーミック電極からなるソース電極６およびドレイン電極７、ならびにショットキ電極からなるゲート電極８が形成されている。
この実施形態では、電子供給層４は、ＡｌＧａＮからなる第２層４２上に形成されたキャップ層としての第３層４３を含む。そして、第３層４３に接するように、オーミック電極からなるソース電極６およびドレイン電極７、ならびにショットキ電極からなるゲート電極８が形成されている。
第３層４３は、電子走行層３と同じ組成の窒化物半導体であるＧａＮからなっており、その厚さは、１６ｎｍ以下（より好ましくは８ｎｍ以下）とされている。
この構成においても、第１の実施形態と同様にしてオーミック電極を形成することにより、電子供給層４を貫通する凹部を形成することなく、ソース電極６およびドレイン電極７を二次元電子ガス１５にオーミック接触させることができる。キャップ層としての第３層４３は、電子供給層４の表面モホロジーの改善に寄与する。すなわち、ＧａＮからなる電子走行層３の表面に格子定数の異なるＡｌＧａＮからなる第２層４２が形成されており、しかもＡｌＧａＮは３元系の結晶であるため結晶性が必ずしもよくない。そのため、第２層４２を電子供給層４の最表面とすると、表面モホロジーが必ずしもよくなく、それに応じてデバイス特性が安定しない。そこで、電子走行層３と同一組成のキャップ層である第３層４３を第２層４２上に積層することで、電子供給層４の表面モホロジーを改善でき、それによって、デバイス特性を向上できる。ただし、第３層４３を厚くし過ぎると、表面モホロジーを改善する効果が少なくなるうえに、ソース電極６およびドレイン電極７のオーミック接触に悪影響を与えるので、その厚さは１６ｎｍ以下（より好ましくは８ｎｍ以下）とすることが好ましい。
この構成においても、第１の実施形態と同様にしてオーミック電極を形成することにより、電子供給層４を貫通する凹部を形成することなく、ソース電極６およびドレイン電極７を二次元電子ガス１５にオーミック接触させることができる。キャップ層としての第３層４３は、電子供給層４の表面モホロジーの改善に寄与する。すなわち、ＧａＮからなる電子走行層３の表面に格子定数の異なるＡｌＧａＮからなる第２層４２が形成されており、しかもＡｌＧａＮは３元系の結晶であるため結晶性が必ずしもよくない。そのため、第２層４２を電子供給層４の最表面とすると、表面モホロジーが必ずしもよくなく、それに応じてデバイス特性が安定しない。そこで、電子走行層３と同一組成のキャップ層である第３層４３を第２層４２上に積層することで、電子供給層４の表面モホロジーを改善でき、それによって、デバイス特性を向上できる。ただし、第３層４３を厚くし過ぎると、表面モホロジーを改善する効果が少なくなるうえに、ソース電極６およびドレイン電極７のオーミック接触に悪影響を与えるので、その厚さは１６ｎｍ以下（より好ましくは８ｎｍ以下）とすることが好ましい。
図６は、この発明の第３の実施形態に係る窒化物半導体装置の構成を説明するための断面図である。この実施形態の説明においても、前述の第１の実施形態において示した構成部分との対応部分には同一参照符号を用いる。平面視における構造は、第１の実施形態の場合と同様であるので、図４を併せて参照する。
第３の実施形態に係る窒化物半導体装置は、基板１（たとえばシリコン基板）と、基板１の表面に形成されたバッファ層２と、バッファ層２上にエピタキシャル成長された電子走行層３と、電子走行層３上にエピタキシャル成長された電子供給層４とを含む。さらに、この窒化物半導体装置は、電子供給層４の表面を覆うパッシベーション膜５と、パッシベーション膜５に形成されたコンタクト孔６ａ，７ａを貫通して電子供給層４にオーミック接触しているソース電極６およびドレイン電極７とを含む。ソース電極６およびドレイン電極７は、間隔を開けて配置されており、それらの間に、ゲート電極８が配置されている。
第３の実施形態に係る窒化物半導体装置は、基板１（たとえばシリコン基板）と、基板１の表面に形成されたバッファ層２と、バッファ層２上にエピタキシャル成長された電子走行層３と、電子走行層３上にエピタキシャル成長された電子供給層４とを含む。さらに、この窒化物半導体装置は、電子供給層４の表面を覆うパッシベーション膜５と、パッシベーション膜５に形成されたコンタクト孔６ａ，７ａを貫通して電子供給層４にオーミック接触しているソース電極６およびドレイン電極７とを含む。ソース電極６およびドレイン電極７は、間隔を開けて配置されており、それらの間に、ゲート電極８が配置されている。
電子供給層４には、その表面から電子走行層３に向かって掘り込まれた凹部９が形成されている。この凹部９の底部９ａおよび側壁９ｂを覆うように、酸化膜１１が形成されている。この酸化膜１１に絶縁層１２が積層されており、これらの酸化膜１１および絶縁層１２によってゲート絶縁膜１０が構成されている。ゲート電極８は、ゲート絶縁膜１０を挟んで、凹部９の底部９ａにおいて、電子走行層３に対向している。酸化膜１１が凹部９の底部９ａだけでなく側壁９ｂをも覆うように延びていることにより、リークパスを少なくすることができる。
電子走行層３と電子供給層４とは、Ａｌ組成の異なるIII族窒化物半導体（以下単に「窒化物半導体」という。）からなっている。たとえば、電子走行層３は、ＧａＮ層からなっていてもよく、その厚さは、０．５μｍ程度であってもよい。電子供給層４は、この実施形態では、電子走行層３に接する第１層４１と、第１層４１に接する第２層４２とを有している。第１層４１は、この実施形態では、ＡｌＮ層からなっており、厚さは、たとえば、数原子厚程度（５ｎｍ以下。好ましくは１〜５ｎｍ、より好ましくは１〜３ｎｍ）である。第２層４２は、この実施形態では、ＡｌxＧａ1-xＮ層（０＜ｘ＜１）からなっており、その厚さは、たとえば２０ｎｍ程度である。
このように、電子走行層３と電子供給層４とは、Ａｌ組成の異なる窒化物半導体からなっていて、ヘテロ接合を形成しているとともに、それらの間には格子不整合が生じている。そして、ヘテロ接合および格子不整合に起因する分極のために、電子走行層３と電子供給層４との界面に近い位置（たとえば界面から数Å程度の距離の位置）には、その分極に起因する二次元電子ガス１５が広がっている。ＡｌＮからなる第１層４１は、電子の散乱を抑制して、電子移動度の向上に寄与する。第１層４１が無く、ＡｌＧａＮからなる第２層４２が電子走行層３に接している場合、ＡｌＧａＮが３元系結晶であるため、合金散乱が生じ易い。ＡｌＮからなる第１層４１は、このような合金散乱を抑制する。
凹部９の底部９ａでは、酸化膜１１は、電子供給層４の第１層４１とほぼ等しい膜厚を有している。具体的には、酸化膜１１は、５ｎｍ以下、好ましくは１〜５ｎｍ、より好ましくは１〜３ｎｍの膜厚を有している。酸化膜１１は、電子走行層３に接しており、酸化膜１１と電子走行層３との界面は、電子供給層４と電子走行層３との界面と同一平面内に位置している。換言すれば、酸化膜１１と電子走行層３との界面は、電子供給層４と電子走行層３との界面に連続している。
酸化膜１１は、この実施形態では、熱酸化膜であり、電子走行層３との界面に損傷を与えることなく形成された酸化膜である。また、この酸化膜１１は、絶縁層１２中の窒素濃度よりも高い濃度で窒素を含有している。より具体的には、酸化膜１１中の窒素濃度は、５×１０１６ｃｍ−３以上であり、絶縁層１２中の窒素濃度は、５×１０１６ｃｍ−３未満である。より詳細には、酸化膜１１は、凹部９の底部９ａに接する底部被覆部１１ａにおいて、より高い窒素濃度を有しており、その底部被覆部１１ａにおける窒素濃度が５×１０１６ｃｍ−３以上であり、凹部９の側壁９ｂを被覆する側壁被覆部１１ｂにおける窒素濃度よりも高い。
絶縁層１２は、たとえば、酸化アルミニウム（アルミナ）からなり、酸化膜１１よりも厚く（たとえば電子供給層４よりも厚くてもよい）形成されている。これにより、酸化膜１１が薄くとも、酸化膜１１とともに必要膜厚のゲート絶縁膜１０を形成していて、絶縁破壊電圧の向上に寄与している。絶縁層１２は、この実施形態では、凹部９内において酸化膜１１に接し、さらに凹部９外にまで延びて形成されている。これにより、一層の耐圧向上が図られている。
ゲート電極８は、絶縁層１２に接するように形成されている。ゲート電極８は、絶縁層１２に接する下層と、この下層上に積層される上層とを有する積層電極膜からなっていてもよい。下層はＮｉまたはＰｔからなっていてもよく、上層はＡｕまたはＡｌからなっていてもよい。ゲート電極８は、ソース電極６寄りに偏って配置され、これにより、ゲート−ソース間距離よりもゲート−ドレイン間距離の方を長くした非対称構造となっている。この非対称構造は、ゲート−ドレイン間に生じる高電界を緩和して耐圧向上に寄与する。
さらに、この実施形態では、ゲート電極８は、パッシベーション膜５に形成された開口５ａ内に入り込み、さらに凹部９に入り込んだゲート本体部８１と、ゲート本体部８１に連なり、開口５ａ外においてパッシベーション膜５上をドレイン電極７に向かって延びたフィールドプレート部８２とを有している。ゲート本体部８１の下端のドレイン電極７側の端部であるドレイン端８１ａからフィールドプレート部８２のドレイン電極７側の端部までの距離Ｌfp（たとえば２．２５μｍ程度）が、フィールドプレート長である。フィールドプレート長Ｌfpは、ドレイン端８１ａからドレイン電極７までの距離Ｌgd（たとえば９μｍ程度）の１／６以上１／２以下であることが好ましい。これにより、ドレイン端８１ａにおける電界集中を緩和でき、かつフィールドプレート部８１のドレイン側端とドレイン電極７との間の電界に起因するパッシベーション膜５の破壊を回避できる。
ソース電極６およびドレイン電極７は、第１の実施形態において詳述したオーミック電極であり、二次元電子ガス１５にオーミック接触している。
バッファ層２は、たとえば、ＡｌＧａＮ層であってもよいし、ＡｌＮ層およびＧａＮ層を繰り返し積層した超格子構造を有する層であってもよい。
この窒化物半導体装置では、電子走行層３上にＡｌ組成の異なる電子供給層４が形成されてヘテロ接合が形成されている。これにより、電子走行層３と電子供給層４との界面付近の電子走行層３内に二次元電子ガス１５が形成され、この二次元電子ガス１５をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極８は、酸化膜１１および絶縁層１２の積層膜からなるゲート絶縁膜１０を挟んで電子走行層３に対向しており、ゲート電極８の直下には、電子供給層４は存在しない。したがって、ゲート電極８の直下では、電子供給層４と電子走行層３との格子不整合による分極に起因する二次元電子ガス１５が形成されない。よって、ゲート電極８にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１５によるチャネルはゲート電極８の直下で遮断されている。こうして、ノーマリオフ型のＨＥＭＴが実現されている。ゲート電極８に適切なオン電圧（たとえば５Ｖ）を印加すると、ゲート電極８の直下の電子走行層３内にチャネルが誘起され、ゲート電極８の両側の二次元電子ガス１５が接続される。これにより、ソース−ドレイン間が導通する。
バッファ層２は、たとえば、ＡｌＧａＮ層であってもよいし、ＡｌＮ層およびＧａＮ層を繰り返し積層した超格子構造を有する層であってもよい。
この窒化物半導体装置では、電子走行層３上にＡｌ組成の異なる電子供給層４が形成されてヘテロ接合が形成されている。これにより、電子走行層３と電子供給層４との界面付近の電子走行層３内に二次元電子ガス１５が形成され、この二次元電子ガス１５をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極８は、酸化膜１１および絶縁層１２の積層膜からなるゲート絶縁膜１０を挟んで電子走行層３に対向しており、ゲート電極８の直下には、電子供給層４は存在しない。したがって、ゲート電極８の直下では、電子供給層４と電子走行層３との格子不整合による分極に起因する二次元電子ガス１５が形成されない。よって、ゲート電極８にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１５によるチャネルはゲート電極８の直下で遮断されている。こうして、ノーマリオフ型のＨＥＭＴが実現されている。ゲート電極８に適切なオン電圧（たとえば５Ｖ）を印加すると、ゲート電極８の直下の電子走行層３内にチャネルが誘起され、ゲート電極８の両側の二次元電子ガス１５が接続される。これにより、ソース−ドレイン間が導通する。
使用に際しては、たとえば、ソース電極６とドレイン電極７との間に、ドレイン電極７側が正となる所定の電圧（たとえば２００Ｖ〜４００Ｖ）が印加される。その状態で、ゲート電極８に対して、ソース電極６を基準電位（０Ｖ）として、オフ電圧（０Ｖ）またはオン電圧（５Ｖ）が印加される。
酸化膜１１と電子走行層３との界面は、電子供給層４と電子走行層３との界面に連続していて、ゲート電極８の直下における電子走行層３の界面の状態は、電子供給層４と電子走行層３との界面の状態と同等である。そのため、ゲート電極８の直下の電子走行層３における電子移動度は高い状態に保持されている。また、十分に高いオン電圧をゲート電極８に印加できるので、ゲート電極８にオン電圧を印加したときのデバイス特性も良好である。
酸化膜１１と電子走行層３との界面は、電子供給層４と電子走行層３との界面に連続していて、ゲート電極８の直下における電子走行層３の界面の状態は、電子供給層４と電子走行層３との界面の状態と同等である。そのため、ゲート電極８の直下の電子走行層３における電子移動度は高い状態に保持されている。また、十分に高いオン電圧をゲート電極８に印加できるので、ゲート電極８にオン電圧を印加したときのデバイス特性も良好である。
こうして、この実施形態は、ノーマリオフ型のＨＥＭＴ構造を有し、かつ優れたデバイス特性を有する窒化物半導体装置を提供する。
そのほか、この第３の実施形態においても、第１の実施形態に関連して述べた作用効果を得ることができ、電子供給層４を貫通する凹部を形成することなく、ソース電極６およびドレイン電極７を二次元電子ガス１５にオーミック接触させることができる。
そのほか、この第３の実施形態においても、第１の実施形態に関連して述べた作用効果を得ることができ、電子供給層４を貫通する凹部を形成することなく、ソース電極６およびドレイン電極７を二次元電子ガス１５にオーミック接触させることができる。
図７Ａ〜図７Ｆは、第３の実施形態に係る窒化物半導体装置の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
まず、図７Ａに示すように、基板１上に、バッファ層２および電子走行層３が順にエピタキシャル成長させられ、さらに電子走行層３上に電子供給層４がエピタキシャル成長させられる。そして、さらに、電子供給層４上の全面を被覆するように、たとえば、ＣＶＤ法（化学的気相成長法）によって、パッシベーション膜５が形成される。パッシベーション膜５は、窒化シリコン（ＳｉＮ）からなっていてもよく、その膜厚は数百ｎｍ程度が適当である。電子供給層４のエピタキシャル成長は、電子走行層３上にＡｌＮからなる第１層４１をエピタキシャル成長させる工程と、第１層４１上にＡｌＧａＮからなる第２層４２をエピタキシャル成長させる工程とを含む。
まず、図７Ａに示すように、基板１上に、バッファ層２および電子走行層３が順にエピタキシャル成長させられ、さらに電子走行層３上に電子供給層４がエピタキシャル成長させられる。そして、さらに、電子供給層４上の全面を被覆するように、たとえば、ＣＶＤ法（化学的気相成長法）によって、パッシベーション膜５が形成される。パッシベーション膜５は、窒化シリコン（ＳｉＮ）からなっていてもよく、その膜厚は数百ｎｍ程度が適当である。電子供給層４のエピタキシャル成長は、電子走行層３上にＡｌＮからなる第１層４１をエピタキシャル成長させる工程と、第１層４１上にＡｌＧａＮからなる第２層４２をエピタキシャル成長させる工程とを含む。
次に、図７Ｂに示すように、ゲート電極８の形成位置に合わせて、電子供給層４に凹部９が形成される。具体的には、凹部９を形成すべき位置に開口を有するマスクが形成され、そのマスクを介するドライエッチングによって、パッシベーション膜５が開口され、さらに、電子供給層４の一部がエッチングされて、電子供給層４の表面から電子走行層３に向かって窪んだ凹部９が形成される。このとき、凹部９の底部９ａには、凹部９外の電子供給層４よりも薄く、５ｎｍ以下（好ましくは１〜５ｎｍ、より好ましくは１〜３ｎｍ）の厚さの薄部４ｔが残される。この薄部４ｔは、第１層４１（ＡｌＮ層）のみからなっていてもよいし、第１層４１に加えて第２層４２（ＡｌＧａＮ層）の一部が含まれていてもよい。
次いで、図７Ｃに示すように、熱酸化炉中で酸素ガスを流しながら行う熱酸化処理によって、酸化膜１１が形成される。この熱酸化処理は、薄部４ｔがその厚さ全体に渡って過不足無く酸化膜１１に転換されるように行われる。薄部４ｔに含まれる第１層（ＡｌＮ層）においては、熱酸化処理によって、窒素原子（Ｎ）が酸素原子（Ｏ）に置き換わり、ＡｌaＯb（ただしａ，ｂは正の実数）からなる酸化膜に転換する。これにより、凹部９の底部９ａにおいては、電子供給層４と電子走行層３との界面がなくなり、代わって、酸化膜１１と電子走行層３との界面となる。
この界面は、熱酸化によって形成された界面であり、製造工程中、一度も大気に晒されることなく形成された、極めて良好な界面である。そのため、その界面直下における電子走行層３中の電子移動度はその他の部分と同じ高い値を有する。これにより、低いオン抵抗および高スイッチング速度を実現できる。
熱酸化処理は、凹部９の底部９ａだけでなく、酸素雰囲気に露出されている側壁９ｂにおいても進行するので、酸化膜１１は、底部９ａを覆い、さらに側壁９ｂにまで延びるように形成される。酸化膜１１の底部被覆部１１ａは、ＡｌＮ層からなる第１層４１から転換された部分を含み、側壁被覆部１１ｂはＡｌＧａＮ層からなる第２層４２から酸化膜に転換されている。そのため、酸化膜１１は窒素を含んでおり、その底部被覆部１１ａの窒素濃度は、側壁被覆部１１ｂの窒素濃度よりも高い。
熱酸化処理は、凹部９の底部９ａだけでなく、酸素雰囲気に露出されている側壁９ｂにおいても進行するので、酸化膜１１は、底部９ａを覆い、さらに側壁９ｂにまで延びるように形成される。酸化膜１１の底部被覆部１１ａは、ＡｌＮ層からなる第１層４１から転換された部分を含み、側壁被覆部１１ｂはＡｌＧａＮ層からなる第２層４２から酸化膜に転換されている。そのため、酸化膜１１は窒素を含んでおり、その底部被覆部１１ａの窒素濃度は、側壁被覆部１１ｂの窒素濃度よりも高い。
次に、図７Ｄに示すように、露出した表面全域を覆うように絶縁層１２が形成される。したがって、絶縁層１２は、凹部９内において酸化膜１１に接し、凹部９外の領域にまで延びて形成される。絶縁層１２は、酸化膜１１と同種の絶縁膜であることが好ましく、たとえば、アルミナ（Ａｌ２Ｏ３）からなっていてもよい。このような絶縁層１２は、たとえば、ＡＬＤ（Atomic Layer Deposition）法によって形成することができる。
次に、図７Ｅに示すように、ソース電極６およびドレイン電極７が形成される。具体的には、それらの形成位置に整合するように、絶縁層１２およびパッシベーション膜５を貫通するコンタクト孔６ａ，７ａが形成され、次いで、第１の実施形態の場合と同様にしてソース電極６およびドレイン電極７が形成される（図４参照）。これらのソース電極６およびドレイン電極７は、二次元電子ガス１５にオーミック接触するオーミック電極である。
次いで、図７Ｆに示すように、ゲート電極８の形成位置に開口を有するレジスト膜１６が形成され、その状態の表面全域を覆うように、電極膜１７が形成される。レジスト膜１６の開口は、パッシベーション膜５に形成された開口５ａの領域を包含し、かつ開口５ａの領域よりも広い領域に形成される。レジスト膜１６の開口のドレイン電極７側の縁部は、パッシベーション膜５の開口５ａのドレイン側端からドレイン電極７に向かってフィールドプレート長Ｌfpだけ後退している。電極膜１７は、たとえば、ＮｉまたはＰｔからなる下層と、ＡｕまたはＡｌからなる上層とを積層した積層金属膜からなり、各層を順に蒸着して形成される。
次に、レジスト膜１６とともに、当該レジスト膜１６上の電極膜１７（電極膜１７の不要部分）がリフトオフされることによって、当該電極膜１７がパターニングされて、ゲート電極８が得られる。こうして、図１に示す構造の窒化物半導体装置が得られる。その後は、層間絶縁膜で全面が覆われ、ソース電極６およびドレイン電極７を露出させるコンタクト孔が層間絶縁膜に形成される。そして、層間絶縁膜上には、ソース電極６およびドレイン電極７にコンタクト孔でそれぞれ接続されるソース配線およびドレイン配線が形成される。
図８は、この発明の第４の実施形態に係る窒化物半導体装置の構成を説明するための図解的な断面図である。図８において、前述の図５および図６の各部の対応箇所には同一参照符号を付して示す。
この実施形態では、図５に示した第２の実施形態の場合と同様に、電子供給層４は、ＡｌＧａＮからなる第２層４２上に形成されたキャップ層としての第３層４３を含む。そして、第３層４３に接するように、オーミック電極からなるソース電極６およびドレイン電極７が形成されている。パッシベーション膜５は、第３層４３上に形成されている。
この実施形態では、図５に示した第２の実施形態の場合と同様に、電子供給層４は、ＡｌＧａＮからなる第２層４２上に形成されたキャップ層としての第３層４３を含む。そして、第３層４３に接するように、オーミック電極からなるソース電極６およびドレイン電極７が形成されている。パッシベーション膜５は、第３層４３上に形成されている。
第３層４３は、電子走行層３と同じ組成の窒化物半導体であるＧａＮからなっており、その厚さは、１６ｎｍ以下（より好ましくは８ｎｍ以下）とされている。
この構成においても、第３の実施形態と同様にしてオーミック電極を形成することにより、電子供給層４を貫通する凹部を形成することなく、ソース電極６およびドレイン電極７を二次元電子ガス１５にオーミック接触させることができる。キャップ層としての第３層４３は、電子供給層４の表面モホロジーの改善に寄与する。
この構成においても、第３の実施形態と同様にしてオーミック電極を形成することにより、電子供給層４を貫通する凹部を形成することなく、ソース電極６およびドレイン電極７を二次元電子ガス１５にオーミック接触させることができる。キャップ層としての第３層４３は、電子供給層４の表面モホロジーの改善に寄与する。
以上、この発明の実施形態について説明してきたが、この発明は、さらに他の形態で実施することもできる。
たとえば、前述の実施形態では、電子走行層３がＧａＮ層からなり、電子供給層４がＡｌＮからなる第１層４１およびＡｌＧａＮからなる第２層４２を含む例について説明したが、電子走行層３と電子供給層４とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。たとえば、電子走行層３／第１層４１／第２層４２の組み合わせとしては、ＧａＮ／ＡｌＮ／ＡｌＧａＮ、ＡｌmＧａ1-mＮ／ＡｌＮ／ＡｌnＧａ1-nＮ（ただし、ｍ≠ｎ）、ＡｌＧａＮ／ＡｌＮ／ＡｌＩｎＮ、ＧａＮ／ＡｌＮ／ＡｌＩｎＮ、ＧａＮ／ＡｌＮ／ＡｌＮ、ＡｌＧａＮ／ＡｌＮ／ＡｌＮなどを例示できる。むろん、第１層４１および第２層４２をいずれもＡｌＮ層とするときは、第１層４１および第２層４２を区別する必要はない。
また、前述の第３および第４の実施形態において、第２層４２をＡｌＮ以外とする場合でも、必ずしもＡｌＮからなる第１層を設けなくても、凹部９の底部９ａに酸化膜を形成することができる。ただし、電子走行層３に接するようにＡｌＮ層を設けることによって、電子の散乱が抑制され、電子移動度を高めることができるうえに、電子走行層３に接する酸化膜１１を熱酸化法によって確実に形成できる利点がある。
また、前述の第３および第４の実施形態では、ゲート絶縁膜１０を酸化膜１１および絶縁層１２の２層で構成してあるが、３層以上の絶縁膜を積層してゲート絶縁膜１０を形成し、絶縁破壊耐圧をより高めた構成としてもよい。
また、前述の実施形態では、基板１の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
また、前述の実施形態では、基板１の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この明細書および添付図面の記載から導き出される特徴の例を以下に列記する。
１．窒化物半導体からなる電子走行層と、
前記電子走行層に積層され、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなり、前記電子走行層に接するＡｌＮ層を有する電子供給層と、
前記電子供給層上に互いに間隔を開けて形成され、Ｔｉ、Ａｌ、ＭｏおよびＳｉを含むオーミック電極からなるソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の間に配置され、前記電子走行層に対向するゲート電極とを含む、窒化物半導体装置。
２．前記オーミック電極が、前記電子供給層側から順に、Ｔｉ組成のピーク、Ａｌ組成のピーク、Ｍｏ組成のピークが現れるように構成されている、項１に記載の窒化物半導体装置。
３．前記オーミック電極が、前記Ｔｉ組成のピークと前記Ａｌ組成のピークとの間にＳｉ組成のピークが現れるように構成されている、項２に記載の窒化物半導体装置。
４．前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０ ２０ ｃｍ −３ 以上であり、前記オーミック電極中におけるＳｉのピーク密度が１０ １８ ｃｍ −３ 以上である、項１〜３のいずれか一項に記載の窒化物半導体装置。
５．前記電子供給層が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を含み、前記キャップ層の上に前記オーミック電極からなるソース電極およびドレイン電極が形成されている、項１〜４のいずれか一項に記載の窒化物半導体装置。
６．前記キャップ層の厚さが１６ｎｍ以下である、項５に記載の窒化物半導体装置。
７．前記ゲート電極直下の前記電子供給層が除去されており、前記ゲート電極が、前記電子供給層が除去された領域において前記電子走行層に接するゲート絶縁膜を介して前記電子走行層に対向している、項１〜６のいずれか一項に記載の窒化物半導体装置。
８．前記ＡｌＮ層の厚さが１ｎｍ〜５ｎｍであり、前記電子供給層の厚さが１ｎｍ〜４０ｎｍである、項１〜７のいずれか一項に記載の窒化物半導体装置。
９．前記オーミック電極が、Ａｕを含まない、項１〜８のいずれか一項に記載の窒化物半導体装置。
１０．前記電子供給層の表面を覆うパッシベーション膜をさらに含み、
前記ゲート電極が、前記パッシベーション膜に形成された開口内に配置されたゲート本体部と、前記ゲート本体部に連続し前記開口外の前記パッシベーション膜の表面上において前記ドレイン電極に向かって所定のフィールドプレート長に渡って延びたフィールドプレート部とを有しており、前記フィールドプレート長が前記ゲート本体部と前記ドレイン電極との間の距離の１／６以上１／２以下である、項１〜９のいずれか一項に記載の窒化物半導体装置。
１１．窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層に接するＡｌＮ層を有し、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなる電子供給層を前記電子走行層に積層して形成する工程と、
前記電子供給層上に、Ｔｉ層、Ｓｉ層、Ａｌ層およびＭｏ層を順に積層して積層電極膜を形成する工程と、
前記積層電極膜を熱処理して、ソース電極およびドレイン電極としてのオーミック電極を形成する工程と、
前記ソース電極および前記ドレイン電極の間に、前記電子走行層に対向するゲート電極を形成する工程と
を含む、窒化物半導体装置の製造方法。
１２．前記積層電極膜の形成および前記熱処理が、前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０ ２０ ｃｍ −３ 以上となり、前記オーミック電極中におけるＳｉのピーク密度が１０ １８ ｃｍ −３ 以上となるように行われる、項１１に記載の窒化物半導体装置の製造方法。
１３．前記電子供給層を形成する工程が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を形成する工程を含み、前記積層電極膜が前記キャップ層の上に形成される、項１１または１２に記載の窒化物半導体装置の製造方法。
１４．前記ゲート電極直下の前記電子供給層を除去する工程と、
前記電子供給層が除去された領域において前記電子走行層に接するゲート絶縁膜を形成する工程とをさらに含み、
前記ゲート電極が前記ゲート絶縁膜を挟んで前記電子走行層に対向するように形成される、項１１〜１３のいずれか一項に記載の窒化物半導体装置の製造方法。
１５．前記電子供給層の表面を覆うパッシベーション膜を形成する工程をさらに含み、
前記ゲート電極が、前記パッシベーション膜に形成された開口内に配置されたゲート本体部と、前記ゲート本体部に連続し前記開口外の前記パッシベーション膜の表面上において前記ドレイン電極に向かって所定のフィールドプレート長に渡って延びたフィールドプレート部とを有し、前記フィールドプレート長が前記ゲート本体部と前記ドレイン電極との間の距離の１／６以上１／２以下であるように形成される、項１１〜１４のいずれか一項に記載の窒化物半導体装置の製造方法。
１６．窒化物半導体からなる電子走行層と、
前記電子走行層に積層され、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなり、前記電子走行層に接するＡｌＮ層を有する電子供給層と、
前記電子供給層上に互いに間隔を開けて形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の間に配置され、前記電子走行層に対向するゲート電極とを含み、
前記ゲート電極が、前記ソース電極と前記ドレイン電極との間を分離する一定幅の帯状パターンに形成されている、窒化物半導体装置。
１７．前記ゲート電極が、前記ソース電極と前記ドレイン電極との間を分離するようにジグザグ形状に形成されている、項１６に記載の窒化物半導体装置。
１８．前記ゲート電極が、前記ドレイン電極よりも前記ソース電極に近い位置に形成されている、項１６または１７に記載の窒化物半導体装置。
１９．前記ソース電極および前記ドレイン電極が、長手方向が平行な一対の矩形領域にそれぞれ形成されている、項１６〜１８のいずれか一項に記載の窒化物半導体装置。
前述の実施形態では、オーミック電極を作製するための積層電極膜が、電子供給層４側から順に積層したＴｉ層３１、第１Ｓｉ層３２、Ａｌ層３３、第２Ｓｉ層３４およびＭｏ層３５を有する例を示したが、第２Ｓｉ層３４が省かれてもよい。この場合、シンター処理後のオーミック電極の組成スペクトル中には、第２Ｓｉ層３４に対応するピークは現れない。
この明細書および添付図面の記載から導き出される特徴の例を以下に列記する。
１．窒化物半導体からなる電子走行層と、
前記電子走行層に積層され、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなり、前記電子走行層に接するＡｌＮ層を有する電子供給層と、
前記電子供給層上に互いに間隔を開けて形成され、Ｔｉ、Ａｌ、ＭｏおよびＳｉを含むオーミック電極からなるソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の間に配置され、前記電子走行層に対向するゲート電極とを含む、窒化物半導体装置。
２．前記オーミック電極が、前記電子供給層側から順に、Ｔｉ組成のピーク、Ａｌ組成のピーク、Ｍｏ組成のピークが現れるように構成されている、項１に記載の窒化物半導体装置。
３．前記オーミック電極が、前記Ｔｉ組成のピークと前記Ａｌ組成のピークとの間にＳｉ組成のピークが現れるように構成されている、項２に記載の窒化物半導体装置。
４．前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０ ２０ ｃｍ −３ 以上であり、前記オーミック電極中におけるＳｉのピーク密度が１０ １８ ｃｍ −３ 以上である、項１〜３のいずれか一項に記載の窒化物半導体装置。
５．前記電子供給層が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を含み、前記キャップ層の上に前記オーミック電極からなるソース電極およびドレイン電極が形成されている、項１〜４のいずれか一項に記載の窒化物半導体装置。
６．前記キャップ層の厚さが１６ｎｍ以下である、項５に記載の窒化物半導体装置。
７．前記ゲート電極直下の前記電子供給層が除去されており、前記ゲート電極が、前記電子供給層が除去された領域において前記電子走行層に接するゲート絶縁膜を介して前記電子走行層に対向している、項１〜６のいずれか一項に記載の窒化物半導体装置。
８．前記ＡｌＮ層の厚さが１ｎｍ〜５ｎｍであり、前記電子供給層の厚さが１ｎｍ〜４０ｎｍである、項１〜７のいずれか一項に記載の窒化物半導体装置。
９．前記オーミック電極が、Ａｕを含まない、項１〜８のいずれか一項に記載の窒化物半導体装置。
１０．前記電子供給層の表面を覆うパッシベーション膜をさらに含み、
前記ゲート電極が、前記パッシベーション膜に形成された開口内に配置されたゲート本体部と、前記ゲート本体部に連続し前記開口外の前記パッシベーション膜の表面上において前記ドレイン電極に向かって所定のフィールドプレート長に渡って延びたフィールドプレート部とを有しており、前記フィールドプレート長が前記ゲート本体部と前記ドレイン電極との間の距離の１／６以上１／２以下である、項１〜９のいずれか一項に記載の窒化物半導体装置。
１１．窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層に接するＡｌＮ層を有し、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなる電子供給層を前記電子走行層に積層して形成する工程と、
前記電子供給層上に、Ｔｉ層、Ｓｉ層、Ａｌ層およびＭｏ層を順に積層して積層電極膜を形成する工程と、
前記積層電極膜を熱処理して、ソース電極およびドレイン電極としてのオーミック電極を形成する工程と、
前記ソース電極および前記ドレイン電極の間に、前記電子走行層に対向するゲート電極を形成する工程と
を含む、窒化物半導体装置の製造方法。
１２．前記積層電極膜の形成および前記熱処理が、前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０ ２０ ｃｍ −３ 以上となり、前記オーミック電極中におけるＳｉのピーク密度が１０ １８ ｃｍ −３ 以上となるように行われる、項１１に記載の窒化物半導体装置の製造方法。
１３．前記電子供給層を形成する工程が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を形成する工程を含み、前記積層電極膜が前記キャップ層の上に形成される、項１１または１２に記載の窒化物半導体装置の製造方法。
１４．前記ゲート電極直下の前記電子供給層を除去する工程と、
前記電子供給層が除去された領域において前記電子走行層に接するゲート絶縁膜を形成する工程とをさらに含み、
前記ゲート電極が前記ゲート絶縁膜を挟んで前記電子走行層に対向するように形成される、項１１〜１３のいずれか一項に記載の窒化物半導体装置の製造方法。
１５．前記電子供給層の表面を覆うパッシベーション膜を形成する工程をさらに含み、
前記ゲート電極が、前記パッシベーション膜に形成された開口内に配置されたゲート本体部と、前記ゲート本体部に連続し前記開口外の前記パッシベーション膜の表面上において前記ドレイン電極に向かって所定のフィールドプレート長に渡って延びたフィールドプレート部とを有し、前記フィールドプレート長が前記ゲート本体部と前記ドレイン電極との間の距離の１／６以上１／２以下であるように形成される、項１１〜１４のいずれか一項に記載の窒化物半導体装置の製造方法。
１６．窒化物半導体からなる電子走行層と、
前記電子走行層に積層され、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなり、前記電子走行層に接するＡｌＮ層を有する電子供給層と、
前記電子供給層上に互いに間隔を開けて形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の間に配置され、前記電子走行層に対向するゲート電極とを含み、
前記ゲート電極が、前記ソース電極と前記ドレイン電極との間を分離する一定幅の帯状パターンに形成されている、窒化物半導体装置。
１７．前記ゲート電極が、前記ソース電極と前記ドレイン電極との間を分離するようにジグザグ形状に形成されている、項１６に記載の窒化物半導体装置。
１８．前記ゲート電極が、前記ドレイン電極よりも前記ソース電極に近い位置に形成されている、項１６または１７に記載の窒化物半導体装置。
１９．前記ソース電極および前記ドレイン電極が、長手方向が平行な一対の矩形領域にそれぞれ形成されている、項１６〜１８のいずれか一項に記載の窒化物半導体装置。
前述の実施形態では、オーミック電極を作製するための積層電極膜が、電子供給層４側から順に積層したＴｉ層３１、第１Ｓｉ層３２、Ａｌ層３３、第２Ｓｉ層３４およびＭｏ層３５を有する例を示したが、第２Ｓｉ層３４が省かれてもよい。この場合、シンター処理後のオーミック電極の組成スペクトル中には、第２Ｓｉ層３４に対応するピークは現れない。
１ 基板
２ バッファ層
３ 電子走行層（ＧａＮ層）
４ 電子供給層（ＡｌＧａＮ層）
４１ 第１層（ＡｌＮ層）
４２ 第２層（ＡｌＧａＮ層）
４３ 第３層（ＧａＮ）
５ パッシベーション膜
６ ソース電極
７ ドレイン電極
８ ゲート電極
８１ ゲート本体部
８２ フィールドプレート部
９ 凹部
１０ ゲート絶縁膜
１１ 酸化膜
１２ 絶縁層
１５ 二次元電子ガス
１６ レジスト膜
１７ 電極膜
３０ 積層電極膜
３１ Ｔｉ層
３２ 第１Ｓｉ層
３３ Ａｌ層
３４ 第２Ｓｉ層
３５ Ｍｏ層
Ｌｇ ゲート長
Ｌfp フィールドプレート長
Ｌgd ゲート−ドレイン間距離
Ｓａ ソース接合域
Ｄａ ドレイン接合域
Ｇａ ゲート接合域
２ バッファ層
３ 電子走行層（ＧａＮ層）
４ 電子供給層（ＡｌＧａＮ層）
４１ 第１層（ＡｌＮ層）
４２ 第２層（ＡｌＧａＮ層）
４３ 第３層（ＧａＮ）
５ パッシベーション膜
６ ソース電極
７ ドレイン電極
８ ゲート電極
８１ ゲート本体部
８２ フィールドプレート部
９ 凹部
１０ ゲート絶縁膜
１１ 酸化膜
１２ 絶縁層
１５ 二次元電子ガス
１６ レジスト膜
１７ 電極膜
３０ 積層電極膜
３１ Ｔｉ層
３２ 第１Ｓｉ層
３３ Ａｌ層
３４ 第２Ｓｉ層
３５ Ｍｏ層
Ｌｇ ゲート長
Ｌfp フィールドプレート長
Ｌgd ゲート−ドレイン間距離
Ｓａ ソース接合域
Ｄａ ドレイン接合域
Ｇａ ゲート接合域
Claims (13)
- 窒化物半導体からなる電子走行層と、
前記電子走行層に積層され、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなり、前記電子走行層に接するＡｌＮ層を有する電子供給層と、
前記電子供給層上に互いに間隔を開けて形成され、Ｔｉ、Ａｌ、ＭｏおよびＳｉを含むオーミック電極からなるソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の間に配置され、前記電子走行層に対向するゲート電極とを含み、
前記オーミック電極が、前記電子供給層側から順に、Ｔｉ組成のピーク、Ａｌ組成のピーク、Ｍｏ組成のピークが現れ、前記Ｔｉ組成のピークと前記Ａｌ組成のピークとの間に第１のＳｉ組成のピークが現れ、前記Ａｌ組成のピークと前記Ｍｏ組成のピークとの間に第２のＳｉ組成のピークが現れるように構成されている、窒化物半導体装置。 - 前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０２０ｃｍ−３以上であり、前記オーミック電極中におけるＳｉのピーク密度が１０１８ｃｍ−３以上である、請求項１に記載の窒化物半導体装置。
- 前記電子供給層が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を含み、前記キャップ層の上に前記オーミック電極からなるソース電極およびドレイン電極が形成されている、請求項１または２に記載の窒化物半導体装置。
- 前記キャップ層の厚さが１６ｎｍ以下である、請求項３に記載の窒化物半導体装置。
- 前記ゲート電極直下の前記電子供給層が除去されており、前記ゲート電極が、前記電子供給層が除去された領域において前記電子走行層に接するゲート絶縁膜を介して前記電子走行層に対向している、請求項１〜４のいずれか一項に記載の窒化物半導体装置。
- 前記ＡｌＮ層の厚さが１ｎｍ〜５ｎｍであり、前記電子供給層の厚さが１ｎｍ〜４０ｎｍである、請求項１〜５のいずれか一項に記載の窒化物半導体装置。
- 前記オーミック電極が、Ａｕを含まない、請求項１〜６のいずれか一項に記載の窒化物半導体装置。
- 前記電子供給層の表面を覆うパッシベーション膜をさらに含み、
前記ゲート電極が、前記パッシベーション膜に形成された開口内に配置されたゲート本体部と、前記ゲート本体部に連続し前記開口外の前記パッシベーション膜の表面上において前記ドレイン電極に向かって所定のフィールドプレート長に渡って延びたフィールドプレート部とを有しており、前記フィールドプレート長が前記ゲート本体部と前記ドレイン電極との間の距離の１／６以上１／２以下である、請求項１〜７のいずれか一項に記載の窒化物半導体装置。 - 窒化物半導体からなる電子走行層を形成する工程と、
前記電子走行層に接するＡｌＮ層を有し、Ａｌを含むとともに前記電子走行層とはＡｌ組成が異なる窒化物半導体からなる電子供給層を前記電子走行層に積層して形成する工程と、
前記電子供給層上に、Ｔｉ層、第１Ｓｉ層、Ａｌ層、第２Ｓｉ層およびＭｏ層を順に積層して積層電極膜を形成する工程と、
前記積層電極膜を熱処理して、ソース電極およびドレイン電極としてのオーミック電極を形成する工程と、
前記ソース電極および前記ドレイン電極の間に、前記電子走行層に対向するゲート電極を形成する工程と
を含む、窒化物半導体装置の製造方法。 - 前記積層電極膜の形成および前記熱処理が、前記オーミック電極中におけるＴｉ、ＡｌおよびＭｏの各ピーク密度が１０２０ｃｍ−３以上となり、前記オーミック電極中におけるＳｉのピーク密度が１０１８ｃｍ−３以上となるように行われる、請求項９に記載の窒化物半導体装置の製造方法。
- 前記電子供給層を形成する工程が、前記電子走行層と同じ組成の窒化物半導体からなるキャップ層を形成する工程を含み、前記積層電極膜が前記キャップ層の上に形成される、請求項９または１０に記載の窒化物半導体装置の製造方法。
- 前記ゲート電極直下の前記電子供給層を除去する工程と、
前記電子供給層が除去された領域において前記電子走行層に接するゲート絶縁膜を形成する工程とをさらに含み、
前記ゲート電極が前記ゲート絶縁膜を挟んで前記電子走行層に対向するように形成される、請求項９〜１１のいずれか一項に記載の窒化物半導体装置の製造方法。 - 前記電子供給層の表面を覆うパッシベーション膜を形成する工程をさらに含み、
前記ゲート電極が、前記パッシベーション膜に形成された開口内に配置されたゲート本体部と、前記ゲート本体部に連続し前記開口外の前記パッシベーション膜の表面上において前記ドレイン電極に向かって所定のフィールドプレート長に渡って延びたフィールドプレート部とを有し、前記フィールドプレート長が前記ゲート本体部と前記ドレイン電極との間の距離の１／６以上１／２以下であるように形成される、請求項９〜１２のいずれか一項に記載の窒化物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012101465A JP6016440B2 (ja) | 2012-04-26 | 2012-04-26 | 窒化物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012101465A JP6016440B2 (ja) | 2012-04-26 | 2012-04-26 | 窒化物半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013229499A JP2013229499A (ja) | 2013-11-07 |
| JP2013229499A5 JP2013229499A5 (ja) | 2015-06-18 |
| JP6016440B2 true JP6016440B2 (ja) | 2016-10-26 |
Family
ID=49676835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012101465A Expired - Fee Related JP6016440B2 (ja) | 2012-04-26 | 2012-04-26 | 窒化物半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6016440B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6332021B2 (ja) | 2014-12-26 | 2018-05-30 | 株式会社デンソー | 半導体装置 |
| WO2021229629A1 (ja) * | 2020-05-11 | 2021-11-18 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101138074A (zh) * | 2005-06-03 | 2008-03-05 | 古河电气工业株式会社 | Ⅲ-ⅴ族氮化物系化合物半导体装置及电极形成方法 |
| JP4531071B2 (ja) * | 2007-02-20 | 2010-08-25 | 富士通株式会社 | 化合物半導体装置 |
| JP2008277604A (ja) * | 2007-05-01 | 2008-11-13 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
| JP5355959B2 (ja) * | 2008-08-08 | 2013-11-27 | 古河電気工業株式会社 | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| JP5325534B2 (ja) * | 2008-10-29 | 2013-10-23 | 株式会社東芝 | 窒化物半導体素子 |
| JP5185341B2 (ja) * | 2010-08-19 | 2013-04-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2012
- 2012-04-26 JP JP2012101465A patent/JP6016440B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013229499A (ja) | 2013-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12369346B2 (en) | Nitride semiconductor device and fabrication method therefor | |
| JP6090764B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| US11462635B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
| JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP7082508B2 (ja) | 窒化物半導体装置 | |
| JP6660631B2 (ja) | 窒化物半導体デバイス | |
| JP5353735B2 (ja) | 半導体装置およびその製造方法 | |
| CN102694019B (zh) | 氮化物半导体器件及其制造方法 | |
| US9680001B2 (en) | Nitride semiconductor device | |
| EP2747143A1 (en) | GaN HEMTs and GaN diodes | |
| JP6496149B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7025853B2 (ja) | 窒化物半導体デバイスおよび窒化物半導体パッケージ | |
| JP7097708B2 (ja) | 窒化物半導体装置 | |
| JP5827529B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| US20250142863A1 (en) | Method for manufacturing nitride semiconductor device and nitride semiconductor device | |
| JP6225584B2 (ja) | 半導体装置の評価方法、並びに半導体装置およびその製造方法 | |
| CN105593979A (zh) | 半导体装置及其制造方法 | |
| JP2014011317A (ja) | ＧａＮ系半導体装置 | |
| JP2007273856A (ja) | 半導体装置 | |
| KR101559753B1 (ko) | 질화물 반도체 소자 및 그 제조방법 | |
| JP6016440B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| JP2008112949A (ja) | 電界効果トランジスタ及びその製造方法 | |
| WO2020230434A1 (ja) | 窒化物半導体装置およびその製造方法 | |
| JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 | |
| JP6654957B2 (ja) | 窒化物半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160927 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6016440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |