Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6224322B2 - 電子部品収納用パッケージおよびそれを用いた電子装置 - Google Patents
[go: Go Back, main page]

JP6224322B2 - 電子部品収納用パッケージおよびそれを用いた電子装置 - Google Patents

電子部品収納用パッケージおよびそれを用いた電子装置 Download PDF

Info

Publication number
JP6224322B2
JP6224322B2 JP2013015805A JP2013015805A JP6224322B2 JP 6224322 B2 JP6224322 B2 JP 6224322B2 JP 2013015805 A JP2013015805 A JP 2013015805A JP 2013015805 A JP2013015805 A JP 2013015805A JP 6224322 B2 JP6224322 B2 JP 6224322B2
Authority
JP
Japan
Prior art keywords
ceramic frame
electronic component
recess
pair
opposing surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013015805A
Other languages
English (en)
Other versions
JP2014146759A (ja
Inventor
真吾 松浦
真吾 松浦
作本 大輔
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013015805A priority Critical patent/JP6224322B2/ja
Publication of JP2014146759A publication Critical patent/JP2014146759A/ja
Application granted granted Critical
Publication of JP6224322B2 publication Critical patent/JP6224322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子部品を収納することが可能な電子部品収納用パッケージおよびそれに電子部品を収納してなる電子装置に関するものである。
従来、レーザダイオードまたはフォトダイオードなどの電子部品を収納する電子部品収納用パッケージが提案されている(例えば、特許文献1参照)。このようなパッケージとして、基板と、基板上に配され、かつ上面を有するとともに上面から下側に向かって凹んだ切欠き部が外側面に形成されたセラミック枠体と、セラミック枠体を内側から外側にかけて貫通して形成されているとともに切欠き部の底面上に配された信号配線とを備えるものがある。
特開2005−26326号公報
上述の電子部品収納用パッケージにおいては、例えば、信号配線に電流が流れた際に、信号配線が発熱する。このとき、信号配線から発生した熱が、信号配線の周囲のセラミック枠体内にこもりやすい。それゆえ、例えば切欠き部の底面において、セラミック枠体の熱膨張量と信号配線の熱膨張量との差が大きいことから、信号配線がセラミック枠体から剥離しやすい。したがって、電子部品収納用パッケージひいては電子装置の電気的信頼性が低下する虞がある。
本発明の一実施形態にかかる電子部品収納用パッケージは、平板状の基板と、該基板上に中央部を取り囲むように配された、上面を有する第1セラミック枠体と、該第1セラミック枠体上に配された、上端から下端にかけて外側面から内側面に向かって凹んだ切欠き部を具備する第2セラミック枠体と、前記第1セラミック枠体の上面に配された、上面視にて一部が前記切欠き部内に位置している複数の信号配線とを備えている。前記切欠き部は、前記外側面から前記内側面に向かって凹んだ第1凹部および該第1凹部の内面から前記内側面に向かって凹んだ第2凹部を具備している。前記第1凹部が、互いに対向する一対の第1対向面および該一対の第1対向面同士を繋ぐ第1側面を有している。前記第2凹部が、互いに対向する一対の第2対向面および該一対の第2対向面同士を繋ぐ第2側面を具備している。1つの前記第1凹部に複数の前記第2凹部が形成されている。上面視にて、前記第1凹部および前記第2凹部のそれぞれが矩形状であり前記切欠き部が階段状である。
本発明によれば、第1セラミック枠体および第2セラミック枠体が上記の構成を有していることから、第1セラミック枠体と信号配線との剥離を防止することができる。その結果、電子部品収納用パッケージおよびそれを用いた電子装置の電気的信頼性を向上させることができる。
図1は、本発明の一実施形態にかかる電子部品収納用パッケージおよびそれを用いた電子装置の斜視図である。 図2は、図1に示した電子部品収納用パッケージのA1部分の拡大図である。 図3は、図1に示した電子部品収納用パッケージの平面図である。 図4は、図3に示した電子部品収納用パッケージのA2部分の拡大図である。 図5は、図1に示した電子部品収納用パッケージおよびそれを用いた電子装置の一製造工程を説明する斜視図である。 図6は、図1に示した電子部品収納用パッケージおよびそれを用いた電子装置の一製造工程を説明する斜視図である。
(電子部品収納用パッケージおよびそれを用いた電子装置)
以下、本発明の一実施形態にかかる電子部品収納用パッケージおよびそれを用いた電子装置について、図1−図4を参照しながら説明する。なお、図1は、本発明の一実施形態にかかる電子部品収納用パッケージおよびそれを用いた電子装置を示す概観斜視図であって、蓋体を外した電子部品収納用パッケージを示している。図2は、図1に示した電子部品収納用パッケージの第2セラミック枠体が具備する切欠き部の拡大図であって、リード端子を除いて切欠き部周辺の構成を詳細に示している。なお、図2において、信号配線、第1グランド層、第2グランド層および第3グランド層のそれぞれは、ハッチングによって他の構成と区別している。図3は、図1に示した電子部品収納用パッケージを、基体、蓋体、およびリード端子を除いて上面視した場合の平面図である。図4は、図3に示した電子部品収納用パッケージの第2セラミック枠体が具備する切欠き部の拡大図であって、切欠き部周辺の構成を詳細に示している。なお、図4においても、信号配線、第1グランド層、および第2グランド層のそれぞれは、ハッチングによって他の構成と区別している。
電子装置1は、電子部品収納用パッケージ2と電子部品収納用パッケージ2内に実装されて収納された電子部品3とを含んでいる。この電子装置1は、例えば光通信用の光送信モジュールまたは光受信モジュールなどに組み込まれて光信号を送信または受信したり、高速信号処理用の半導体モジュールまたは半導体装置などに組み込まれて高周波信号や高速信号を入力または出力したりするものである。
電子部品収納用パッケージ2は、電子部品3を収納して保護するものである。この電子部品収納用パッケージ2は、電子部品3が上面中央部に実装される基板4と、基板4の上面中央部を取り囲むように配された第1セラミック枠体5と、第1セラミック枠体5上に配されているとともに、上端から下端にかけて外側面から内側面に向かって凹んだ切欠き部Hを具備する第2セラミック枠体6と、第1セラミック枠体5上に配されているとともに、上面視にて一部が切欠き部H内に位置している信号配線7と、信号配線7の上面に配されたリード端子8と、第2セラミック枠体6の上面に配された蓋体9と、第1セラミック枠体5または第2セラミック枠体6のいずれか、あるいは第1セラミック枠体5および第2セラミック枠体6にわたって内外を貫通して形成された貫通孔Vとを含んでいる。電子部品収納用パッケージ2は、例えば、貫通孔Vに挿入固定された光ファイバからの光が、電子部品3によって電気信号に変換された後で、この電気信号を信号配線7およびリード端子8を介して外部回路に伝達したり、貫通孔部Vに挿入固定された同軸コネクタから入力される電気信号が電子部品3によって信号処理された後で、この電気信号を信号配線7およびリード端子8を介して外部回路に伝達したりするものである。
電子部品3は、例えば、絶縁基板、回路基板またはペルチェ素子などを介して基板4の上面に実装されて、電気信号などを処理するものである。電子部品3は、例えば、フォトダイオード、IC、LSI、発光ダイオードまたはレーザダイオードなどの半導体素子である。
基板4は、上面中央部に電子部品実装領域を具備する平板状に形成されており、電子部品実装領域に電子部品3が実装されて、電子部品3を支持するものである。基板4は、例
えば鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金または積層体からなる。なお、基板4は、金属材料からなる場合には、電子部品3が発する熱を放出する放熱板としても機能する。
基板4の横の長さ(X方向の長さ)は、例えば5mm以上100mm以下に設定されている。基板4の縦の長さ(Y方向の長さ)は、例えば5mm以上100mm以下に設定されている。基板4の厚み(Z方向の長さ)は、例えば0.3mm以上3mm以下に設定されている。
基板4の熱伝導率は、例えば、25℃において50W/m・K以上500W/m・K以下に設定されている。なお、基板4の熱伝導率は、例えばレーザフラッシュ法を用いて測定される。
第1セラミック枠体5は、基板4の電子部品実装領域を取り囲むように基板4上に配されて、電子部品実装領域に実装された電子部品3を基板4および蓋体9とともに保護するものである。第1セラミック枠体5は、例えば酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体などのセラミックスからなる。また、第1セラミック枠体5は、複数のこれらの焼結体からなるセラミック層の積層体で構成されている。
第1セラミック枠体5は、上下面を有する枠状に形成されており、上面視にて、第1セラミック枠体5の外形は矩形状である。そして、図1に示したように、上面視にて、基板4の外縁は第1セラミック枠体5の外縁よりも外側に位置することが望ましい。その結果、本実施形態のように電子部品収納用パッケージ2にリード端子8が接続された場合に、電子部品3の収納時などに電子部品収納用パッケージ2が転倒することを防止し、リード端子8が破損することを防止することができる。したがって、電子部品収納用パッケージ2と外部基板とを良好に接続することができる。
第1セラミック枠体5の上面の一部には、信号配線7が配されている。なお、本実施形態において、第1セラミック枠体5の上面の一部には、信号配線7の他に、図1−図4に示したように、例えば銅、金、銀、白金、ニッケル、モリブデンまたはマンガンなどの金属材料からなる第1グランド層101が、上面視にて信号配線7を挟んで両側に形成されている。また、第1セラミック枠体5の上面において、信号配線7および第1グランド層101が形成された上面を除いた他の上面には、第2セラミック枠体6が配されている。
上面視にて、第1セラミック枠体5の外縁の横の長さ(X方向の長さ)は、例えば5mm以上98mm以下に設定されている。上面視にて、第1セラミック枠体5の外縁の縦の長さ(Y方向の長さ)は、例えば5mm以上98mm以下に設定されている。第1セラミック枠体5の厚み(Z方向の長さ)は、例えば0.3mm以上10mm以下に設定されている。また、第1セラミック枠体5の熱伝導率は、例えば25℃において15W/m・K
以上200W/m・K以下に設定されている。
第2セラミック枠体6は、第1セラミック枠体5の上面に配されているとともに、第1セラミック枠体5と同様に基板4の電子部品実装領域を取り囲み、電子部品3を保護するものである。この第2セラミック枠体6は、上下面を有する枠状に形成されている。具体的には、第2セラミック枠体6は、一対の第1枠体側部61と、一対の第1枠体側部61の端部同士を繋いだ一対の第2枠体側部62とからなり、上面視にて矩形状に形成されている。第2セラミック枠体6の上面の一部には、シールリング11を介して、蓋体9が配される。本実施形態においては、第2セラミック枠体6の上面には、図2および図4に示
したように、例えば銅、金、銀、白金、ニッケル、モリブデンまたはマンガンなどの金属材料からなる第2グランド層102が配されており、第2グランド層102の上面にシールリング11を介して蓋体9が配される。
第2セラミック枠体6は、例えば酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体などのセラミックスからなる。また、第2セラミック枠体6は、複数のこれらの焼結体からなるセラミック層の積層体で構成されている。そして、第1セラミック枠体5の上面と第2セラミック枠体6の下面とは焼結によって接合されて一体化している。その結果、第1セラミック枠体5と第2セラミック枠体6との接合強度を向上させることができ、第1セラミック枠体5と第2セラミック枠体6との剥離を防止することができる。なお、第2セラミック枠体6の熱伝導率は、例えば25℃において15W/m・K以上200W/m・K以下に設定されている。
第2セラミック枠体6の一対の第1枠体側部61の少なくとも一方には、第2セラミック枠体6の外側面から内側面に向かって凹んだ切欠き部Hが、第2セラミック枠体6の上端から下端にかけて形成されている。具体的には、図1および図3に示したように、切欠き部Hは、第1枠体側部61の外側面から内側面に向かって凹んだ第1凹部H1および第1凹部H1の内面から内側面に向かって凹んだ第2凹部H2を具備している。そして、上述した通り、上面視にて前記凹部内には信号配線7の一部が位置している。その結果、信号配線7の周囲における第1セラミック枠体5および第2セラミック枠体6の雰囲気中に露出した表面積を大きくすることができ、信号配線7の発熱時に、信号配線7の発する熱を第1セラミック枠体5および第2セラミック枠体6から効率よく放出することができる。それゆえ、第1セラミック枠体5と信号配線7との剥離を防止することができ、ひいては電子部品収納用パッケージ2および電子装置1の電気的信頼性を向上させることができる。なお、本実施形態においては、1つの第1凹部H1に対して複数の、具体的には2つの第2凹部H2が形成されている。
第2凹部H2の開口部における開口幅は、第1凹部H1の開口部における開口幅よりも小さいことが望ましい。その結果、第2セラミック枠体6に形成される切欠き部Hの大きさを制限することができ、第2セラミック枠体6の強度の低減を抑制することができる。それゆえ、例えば電子部品3や信号配線7の発熱時に、基板4と第1セラミック枠体5および第2セラミック枠体6との熱膨張量の差によって第2セラミック枠体6に曲げ応力が加わっても、第2セラミック枠体6におけるクラックの発生を抑制することができる。なお、第1凹部H1の開口部における開口幅は、例えば3mm以上96mm以下に設定されている。第2凹部H2の開口部における開口幅は、例えば1mm以上47mm以下に設定されている。
第1凹部H1の内面は、図1−図4に示したように、互いに対向する一対の第1対向面H11と、一対の第1対向面H11同士を繋ぐ第1側面H12とを具備している。また、第2凹部H2の内面は、互いに対向する一対の第2対向面H21と、一対の第2対向面H21同士を繋ぐ第2側面H22とを具備している。すなわち、第2凹部H2は、第1凹部H1の第1側面H12から、第2セラミック枠体6の内側面に向かって凹んでいる。また、図3および図4に示したように、第1凹部H1および第2凹部H2のそれぞれの形状は、上面視にて矩形状に形成されている。また、第2凹部H2は、第1凹部H1の第1側面H12の中央部から凹んでいる。また、切欠き部Hの形状は、図3および図4に示したように、上面視にて、第1凹部H1および第2凹部H2のそれぞれが矩形状に形成されていることによって、階段状である。
切欠き部Hは、図1−図4に示したように、一対の第1枠体側部61にのみ形成されて
おり、基板4の一対の第1枠体側部61に沿った長さは、基板4の一対の第2枠体側部62に沿った長さよりも小さいことが望ましい。ここで、基板4が金属材料からなる場合には、電子部品3の発熱時に、基板4と第1セラミック枠体5および第2セラミック枠体6との平面方向(XY平面方向)への熱膨張量の違いによって第2セラミック枠体6が反りやすい。このとき、第2セラミック枠体6の上端に引張応力が加わり、切欠き部Hを具備する第1枠体側部61にはクラックが生じる虞がある。そこで、基板4の第1枠体側部61に沿った長さを小さくすることで、基板4の一対の第1枠体側部61に沿った方向への熱膨張量を小さくし、第1枠体側部61に加わる引張応力を小さくして、第2セラミック枠体6におけるクラックの発生を低減することができる。したがって、電子部品収納用パッケージ2は、第2セラミック枠体6のクラックに起因した信号配線7の断線を防止することができ、電気的信頼性を向上させることができる。
一対の第1枠体側部61の長手方向の長さは(X方向の長さ)、例えば5mm以上98mm以下に設定されている。一対の第2枠体側部62の長手方向の長さ(Y方向の長さ)は、例えば5mm以上98mm以下に設定されている。第2セラミック枠体6の厚み(Z方向の長さ)は、例えば0.3mm以上10mm以下に設定されている。
切欠き部Hは、図1−図4に示したように、第2凹部H2の内面から第2セラミック枠体6の内側面に向かって凹んだ第3凹部H3をさらに具備していることが望ましい。その結果、信号配線7の周囲における第1セラミック枠体5および第2セラミック枠体6の雰囲気中に露出した信号配線7の表面積をさらに大きくでき、信号配線7の発熱時に、信号配線7の発する熱を第1セラミック枠体5および第2セラミック枠体6から効率よく放出することができる。
第3凹部H3は、互いに対向する一対の第3対向面H31と、一対の第3対向面H31同士を繋なぐ第3側面H32とを具備している、また、本実施形態において、第3凹部H3の形状は、上面視にて矩形状である。なお、第3凹部H3の開口部における開口幅は、例えば0.5mm以上46mm以下に設定されている。
一対の第1対向面H11の長手方向の長さ(Y方向の長さ)は、例えば0.3mm以上3mm以下に設定されている。一対の第1対向面H11同士の距離(X方向の間隔)は、例えば3mm以上96mm以下に設定されている。一対の第2対向面H21の長手方向の長さ(Y方向の長さ)は、例えば0.3mm以上3mm以下に設定されている。一対の第2対向面H21同士の距離(X方向の間隔)は、例えば1mm以上47mm以下に設定されている。一対の第3対向面H31の長手方向の長さ(Y方向の長さ)は、例えば0.3mm以上3mm以下に設定されている。一対の第3対向面H31同士の距離(X方向の間隔)は、例えば0.5mm以上46mm以下に設定されている。
信号配線7は、第1セラミック枠体5の内側から外側にかけて配されており、電子部品3が電気的に接続されるものである。この信号配線7は、例えば銅、金、銀、白金、ニッケル、モリブデンまたはマンガンなどの金属材料からなる。そして、例えばワイヤボンディングなどを介して電子部品3が電気的に接続される。なお、信号配線7の熱伝導率は、例えば、25℃において50W/m・K以上500W/m・K以下に設定されている。
ここで、信号配線7は、図3および図4に示したように、上面視にて第2凹部H2内に位置していることが望ましい。その結果、切欠き部Hがない場合と比較して、第1セラミック枠体5および第2セラミック枠体6について雰囲気中に露出する表面積を大きくすることができるだけでなく、さらに信号配線7の露出する面積を大きくすることができる。それゆえ、信号配線7から発生した熱を効果的に放出することができ、第1セラミック枠体5と信号配線7との剥離を防止することができる。
信号配線7は、図2および図4に示したように、上面視にて、一部が第2凹部H2の一対の第2対向面H21に挟まれるように位置しており、一対の第2対向面H21には、上面視にて信号配線7を挟むように配された第3グランド層103をさらに備えていることが望ましい。その結果、信号配線7と第3グランド層103とを電磁界結合させることができるため、信号配線7の特性インピーダンスを制御しやすくなる。それゆえ、信号配線7において、高周波の電気信号伝送時における高周波信号の挿入損失や反射損失を良好に低減することができ、ひいては電子部品収納用パッケージ2および電子装置1の高周波信号に対する伝送特性を向上させることができる。なお、第3グランド層103は、例えば銅、金、銀、白金、ニッケル、モリブデンまたはマンガンなどの金属材料からなる。また、第3グランド層103は、第2側面H22に配されていてもよく、第3凹部H3の内面に配されていてもよい。
一対の第2対向面H21の長手方向の長さ(Y方向の長さ)は、一対の第1対向面H11および一対の第3対向面H31のそれぞれの長手方向の長さ(Y方向の長さ)よりも大きいことが望ましい。その結果、第3グランド層103が配されていない場合と比較して、第3グランド層103が信号配線7を挟むだけでなく、その挟む長さを大きく確保することができ、信号配線7における、高周波信号の損失を良好に低減することができる。それゆえ、電子部品収納用パッケージ2および電子装置1の高周波信号に対する伝送特性を向上させることができる。
第3グランド層103と第1グランド層101および第2グランド層102とは、接続していることが望ましい。その結果、接地用配線として機能する導電性領域を大きくすることができ、電子部品収納用パッケージ2および電子装置1の高周波信号に対する伝送特性をより向上させることができる。
蓋体9は、第2セラミック枠体6の上面に配されており、基板4ならびに第1セラミック枠体5および第2セラミック枠体6とともに電子部品3を保護するものである。この蓋体9は、第2セラミック枠体6の上面に配されたシールリング11を介して、第2セラミック枠体6に接合されている。また、蓋体9およびシールリング11のそれぞれは、例えば鉄、銅、銀、ニッケル、クロム、コバルト、モリブデンまたはタングステンなどの金属材料、あるいはこれらの金属材料を複数組み合わせた合金または積層体からなる。
本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。例えば、上述した本発明の実施形態は、1つの第1凹部H1に対して2つの第2凹部H2が形成されている構成を例に説明したが、1つの第1凹部H1には1つの第2凹部H2が形成されていてもよい。この場合には、第2セラミック枠体6に形成される切欠き部Hの大きさを小さくすることができ、第2セラミック枠体6の強度の低下を抑制することができる。その結果、例えば電子部品3の発熱時に、基板4と第2セラミック枠体6との熱膨張量の差によって第2セラミック枠体6に曲げ応力が加わっても、第2セラミック枠体6におけるクラックの発生を抑制することができる。
上述した本発明の実施形態は、第2セラミック枠体6の外側面に切欠き部Hが形成された構成を例に説明したが、第2セラミック枠体6は、外側面から内側面に向かって凹んだ第1切欠き部と内側面から外側面に向かって凹んだ第2切欠き部とが形成されており、第1切欠き部と第2切欠き部とが対向して形成されていてもよい。
上述した本発明の実施形態は、基板4が金属材料からなる構成を例に説明したが、基板4は、酸化アルミニウム焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウ
ム質焼結体または窒化珪素質焼結体などのセラミックスからなってもよい。この場合には、基板4の熱膨張量と、基板4と同じくセラミックスからなる第1セラミック枠体1の熱膨張量との差が小さくなる。その結果、基板4と第1セラミック枠体1との間に生じる熱応力を小さくすることができるため、基板4と第1セラミック枠体1との剥離を防止することができる。
(電子装置の製造方法)
以下、図1に示す電子装置1の製造方法について、図5および図6を参照しながら説明する。なお、図5は、第1グリーンシートおよび第2グリーンシートのそれぞれの形状を示している。図6は、第1グリーンシートと第2グリーンシートとを積層して、グリーンシート積層体を形成した様子を示している。
(1)まず、複数のグリーンシートを形成する。具体的には、例えば、窒化ホウ素、窒化アルミ、窒化ケイ素、炭化ケイ素または酸化ベリリウムなどのセラミック粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得て、混合物を層状に形成して複数のグリーンシートを作製する。次いで、図5に示したように、上面視において後に形成される第1セラミック枠体5の外形に形成された第1グリーンシート12と、上面視において後に形成される第2セラミック枠体6の外形に形成された第2グリーンシート13とを準備する。
(2)タングステンまたはモリブデンなどの高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤などを添加混合して金属ペーストを準備する。次いで、図5に示したように、第2グリーンシート13の配線形成部14に、金属ペーストを所定のパターンに印刷する。
(3)図6に示したように、第1グリーンシート12と第2グリーンシート13とを積層する。このとき、第2グリーンシート13に形成された後に切欠き部Hとなる窪みを除いて、第1グリーンシート12の外形と第2グリーンシート13の外形とが一致するように、複数の第1グリーンシート12と第2グリーンシート13とを積層して、グリーンシート積層体15を形成する。
(4)グリーンシート積層体15を焼成することによって、第1グリーンシート12と第2グリーンシート13とを焼結一体化させて、第1グリーンシート12を第1セラミック枠体5とし、第2グリーンシート13と第2セラミック枠体6とし、配線形成部14に所定のパターンに印刷された金属ペーストを信号配線7および第1グランド層101とする。
(5)第1セラミック枠体5の下面に基板4を接合する。そして、その基板4の上面に電子部品3を実装した後、電子部品3と信号配線7とをボンディングワイヤを介して接続し、第1セラミック枠体5の上面に蓋体9を接合することによって、電子部品収納用パッケージ2を用いた電子装置1を作製することができる。
1 電子装置
2 電子部品収納用パッケージ
3 電子部品
4 基板
5 第1セラミック枠体
6 第2セラミック枠体
61 第1枠体側部
62 第2枠体側部
7 信号配線
8 リード端子
9 蓋体
101 第1グランド層
102 第2グランド層
103 第3グランド層
11 シールリング
12 第1グリーンシート
13 第2グリーンシート
14 配線形成部
15 グリーンシート積層体
H 切欠き部
H1 第1凹部
H11 第1対向面
H12 第1側面
H2 第2凹部
H21 第2対向面
H22 第2側面
H3 第3凹部
H31 第3対向面
H32 第3側面
V 貫通孔

Claims (5)

  1. 平板状の基板と、
    該基板上に中央部を取り囲むように配された、上面を有する第1セラミック枠体と、
    該第1セラミック枠体上に配された、上端から下端にかけて外側面から内側面に向かって凹んだ切欠き部を具備する第2セラミック枠体と、
    前記第1セラミック枠体の上面に配された、上面視にて一部が前記切欠き部内に位置している複数の信号配線とを備え、
    前記切欠き部は、前記外側面から前記内側面に向かって凹んだ第1凹部および該第1凹部の内面から前記内側面に向かって凹んだ第2凹部を具備しており、
    前記第1凹部が、互いに対向する一対の第1対向面および該一対の第1対向面同士を繋ぐ第1側面を有しているとともに、前記第2凹部が、互いに対向する一対の第2対向面および該一対の第2対向面同士を繋ぐ第2側面を具備しており、
    1つの前記第1凹部に複数の前記第2凹部が形成されているとともに、上面視にて、前記第1凹部および前記第2凹部のそれぞれが矩形状であり前記切欠き部が階段状であることを特徴とする電子部品収納用パッケージ。
  2. 請求項1に記載の電子部品収納用パッケージにおいて、
    前記切欠き部は、複数の前記第2凹部のそれぞれの内面から前記内側面に向かって凹んだ第3凹部をさらに具備しており、
    該第3凹部が、互いに対向する一対の第3対向面および該一対の第3対向面同士を繋ぐ第3側面を具備しており、
    複数の前記信号配線のそれぞれの一部が一対の前記第3対向面に挟まれていることを特徴とする電子部品収納用パッケージ。
  3. 請求項2に記載の電子部品収納用パッケージにおいて、
    前記信号配線は、前記第1セラミック枠体の内側から外側に向かって、上面視にて一部が前記第2凹部の一対の前記第2対向面に挟まれるように位置しており、
    前記第2凹部の一対の前記第2対向面に、上面視にて前記信号配線を挟むように配された第1グランド層と、前記第2セラミック枠体の上面に配された第2グランド層と、一対の前記第2対向面に上面視で前記信号配線を挟んで配されているととともに前記第1グランド層および前記第2グランド層に接続された第3グランド層とをさらに備えていることを特徴とする電子部品収納用パッケージ。
  4. 請求項3に記載の電子部品収納用パッケージにおいて、
    前記第2対向面の長手方向の長さが、前記第1対向面の長手方向の長さおよび前記第3対向面の長手方向の長さよりも大きいことを特徴とする電子部品収納用パッケージ。
  5. 請求項1ないし4のいずれかに記載の電子部品収納用パッケージと、
    該電子部品収納用パッケージの前記基板上の前記中央部に実装されて前記信号配線に電気的に接続された電子部品とを備える電子装置。
JP2013015805A 2013-01-30 2013-01-30 電子部品収納用パッケージおよびそれを用いた電子装置 Active JP6224322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013015805A JP6224322B2 (ja) 2013-01-30 2013-01-30 電子部品収納用パッケージおよびそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013015805A JP6224322B2 (ja) 2013-01-30 2013-01-30 電子部品収納用パッケージおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2014146759A JP2014146759A (ja) 2014-08-14
JP6224322B2 true JP6224322B2 (ja) 2017-11-01

Family

ID=51426755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013015805A Active JP6224322B2 (ja) 2013-01-30 2013-01-30 電子部品収納用パッケージおよびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP6224322B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115736A (ja) * 2014-12-12 2016-06-23 京セラ株式会社 半導体素子パッケージおよび半導体装置
JP6829106B2 (ja) * 2017-02-22 2021-02-10 京セラ株式会社 電子部品実装用基板、電子部品実装用パッケージおよび電子装置
WO2023054419A1 (ja) * 2021-09-30 2023-04-06 京セラ株式会社 半導体素子実装用基板及び半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821642B2 (ja) * 1987-04-20 1996-03-04 新光電気工業株式会社 高周波素子用パツケ−ジ
JPH06112352A (ja) * 1992-09-29 1994-04-22 Shinko Electric Ind Co Ltd 高周波素子用パッケージ
JP3597154B2 (ja) * 2001-07-09 2004-12-02 松下電器産業株式会社 電子機器の筐体構造
JP2003273276A (ja) * 2002-03-14 2003-09-26 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP3827623B2 (ja) * 2002-07-26 2006-09-27 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP5262347B2 (ja) * 2008-06-27 2013-08-14 株式会社大真空 ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP5636834B2 (ja) * 2010-09-10 2014-12-10 富士通株式会社 高周波回路用パッケージ及び高周波回路装置
JP2012094701A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 半導体素子収納用パッケージおよびこれを備えたモジュール
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置

Also Published As

Publication number Publication date
JP2014146759A (ja) 2014-08-14

Similar Documents

Publication Publication Date Title
US20110048796A1 (en) Connector, Package Using the Same and Electronic Device
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP6283094B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
CN105359632B (zh) 布线基板以及电子装置
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP6224322B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
CN110337718B (zh) 绝缘基体、半导体封装以及半导体装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP6026900B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP6849556B2 (ja) 電子装置用パッケージおよび電子装置
JP6092614B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP6923474B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2010283265A (ja) 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法
JP6965060B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5528484B2 (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP3628254B2 (ja) 半導体素子収納用パッケージ
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171005

R150 Certificate of patent or registration of utility model

Ref document number: 6224322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150