JP6319946B2 - 固体撮像装置及び撮像システム - Google Patents

Description

本発明は、固体撮像装置及び撮像システムに関する。

ＭＯＳ型固体撮像装置では、画角内に太陽のような非常に強い光が撮像面に入射した際に、その強い光の中心部が黒く映し出されるような、高輝度黒沈み、もしくは単に黒沈みと呼ばれる現象が発生することがある。黒沈みは、画素毎のトランジスタの閾値ばらつきや、リセット時のＫＴ／Ｃノイズに起因する固定パターンノイズを取り除くＣＤＳ（相関二重サンプリング）動作を行う場合に発生する。ＣＤＳ動作では、画素のノイズレベルであるＮ信号と、データレベルであるＳ信号を読み出し、両者の差分を演算し出力する。

特許文献１では、画素出力線上でＮ信号を制限するとともに、増幅部で増幅された後のＮ信号を保持する保持容量へ書き込むレベルを制限するトランジスタによってＳ信号とＮ信号の差分を確保し、黒沈みを防止している。

特開２００８−４２６７９号公報

Ｎ信号を読み出す際に光電変換部に強い光が当たっていると、光電変換部で発生した電荷が浮遊拡散部に入り込んでＮ信号を正しいレベルから変動させる。この変動が大きい場合、Ｓ信号とＮ信号の差分が小さくなり、結果として黒沈み現象が発生する。ＣＤＳ動作をするためには、Ｎ信号を保持する回路とＳ信号を保持する回路は、その対称性が重要となる。

しかしながら、特許文献１では、Ｎ信号保持部とＳ信号保持部が異なる構成となるため、信号の値によっては、ＣＤＳの除去精度が悪化することがある。保持容量への書き込みレベルを制限するトランジスタを用いずにトランジスタの制御電極のハイレベル電圧を変えることでＮ信号を制限する方法でも、２個のトランジスタの制御電極の電圧振幅が異なる。そのために、チャージインジェクションの差などにより、ＣＤＳの除去精度が悪化するという課題がある。

本発明は、黒沈みの発生を低減するとともに、ＣＤＳ性能の悪化を低減することができる固体撮像装置及び撮像システムを提供することである。

本発明の固体撮像装置は、光電変換により第１信号を生成する光電変換部と、前記第１信号を受けて第２信号を出力線へ出力する画素増幅部とを含む画素部と、前記出力線に接続され、前記画素部から前記出力線へ出力された前記第２信号を増幅する増幅部と、前記増幅部の出力ノードに接続され、前記増幅部の出力信号のレベルを制限する制限回路とを有し、前記画素部は、前記第２信号として、第１の期間にリセット状態におけるノイズ信号を出力し、第２の期間に非リセット状態における画素信号を出力し、前記制限回路は、前記第１の期間では第１の範囲に前記増幅部の出力信号のレベルを制限し、前記第２の期間では前記増幅部の前記出力信号のレベルを第２の範囲に制限し、前記第１の範囲が前記第２の範囲より狭いことを特徴とする。

制限回路を設けることにより、黒沈みの発生を低減するとともに、ＣＤＳ性能の悪化を低減することができる。

第１の実施形態による固体撮像装置の構成例を示す図である。 固体撮像装置の駆動方法を示す図である。 第２の実施形態による固体撮像装置の構成例を示す図である。 第３の実施形態による固体撮像装置の構成例を示す図である。 第４の実施形態による固体撮像装置の構成例を示す図である。 第５の実施形態による固体撮像装置の構成例を示す図である。 第６の実施形態による撮像システムの構成例を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示す図である。画素部１０１は、光電変換部１、転送ゲート２、リセットトランジスタ３、増幅トランジスタ４、電荷電圧変換部５及び選択トランジスタ６を有し、２次元行列状に複数配置される。光電変換部１は、例えばフォトダイオードを有し、光を受けて電荷を発生する。すなわち、光電変換部１は、光電変換により信号を生成する。転送ゲート２は、光電変換部１で発生した電荷を転送パルスＰＴＸに従って電荷電圧変換部５に転送する。電荷電圧変換部５は、例えばフローティングディフュージョンである。電荷電圧変換部５の電位は、電荷電圧変換部５に転送された電荷の量によって決定される。電荷電圧変換部５は、電荷の量を電圧に変換する。増幅トランジスタ４は、電荷電圧変換部５の電圧を増幅する。選択トランジスタ６は、画素選択パルスＰＳＥＬに応じて、増幅トランジスタ４により増幅された電圧を画素出力線１３０に出力する。リセットトランジスタ３は、電荷電圧変換部５の電位を電源電位にリセットする。リセットトランジスタ３のソースは、電荷電圧変換部５及び増幅トランジスタ４のゲートに接続され、リセットトランジスタ３のドレインは、電源電位ノードに接続される。

画素出力線１３０は、増幅トランジスタ４と定電流負荷７によって形成されるソースフォロワ回路の出力ノードである。増幅部１２０は、画素部１０１により生成された画素出力線１３０の信号を増幅する。増幅部１２０は、例えば入力容量８、帰還容量９、差動増幅回路１０及びクランプスイッチ１１を有する。差動増幅回路１０は、定電流回路を構成するＮＭＯＳトランジスタ２５と、差動対を構成するＰＭＯＳトランジスタ２０，２１とＮＭＯＳトランジスタ２２，２３と、本実施形態の特徴であるＰＭＯＳクリップトランジスタ２４を有する。ＰＭＯＳクリップトランジスタ２４は、差動増幅回路１０の出力を制限する制限回路である。

ＰＭＯＳクリップトランジスタ２４を用いて、増幅部１２０の出力自体を制限することにより、Ｓ信号とＮ信号の経路の対称性を維持し、ＣＤＳの除去精度を高く維持することができる。ＰＭＯＳクリップトランジスタ２４は、ソースがトランジスタ２１のドレインに接続され、ドレインがＮＭＯＳトランジスタ２５のドレインに接続され、ゲートが電圧ＶＣＬＩＰのノードに接続され、Ｎ信号を出力する際に増幅部１２０の出力の最大電位を制限する。

増幅部１２０からの出力のうちノイズレベルであるＮ信号は、転送スイッチ１２を介して、容量１４に保持される。一方、信号レベルであるＳ信号は、転送スイッチ１３を介して、容量１５に保持される。容量１４及び１５に保持されたＮ信号及びＳ信号は、スイッチトランジスタ１６及び１７がオンすると、差動アンプを含む出力部１６０で差動増幅され、その差分が出力部１６０から出力される。

図２は、図１の固体撮像装置の動作例を示すタイミングチャートである。ＰＳＥＬは、選択トランジスタ６をオンさせるための画素選択パルスであり、ハイレベル期間に選択された画素部１０１の行の信号が画素出力線１３０に出力される。リセットパルスＰＲＥＳは、リセットトランジスタ３の駆動パルスであり、ハイレベル期間では、リセットトランジスタ３がオンし、電荷電圧変換部５の電位がリセット電圧Ｖｒｅｓにリセットされる。リセットパルスＰＲＥＳがハイレベル期間の時刻ｔ１では、電圧ＰＣＬＭＰが立ち上がり、電圧ＶＣＬＩＰがＮ信号のクリップレベルである電圧ＶＣＬＩＰ＿Ｎとなる。クリップ電圧ＶＣＬＩＰ＿Ｎは、ハイレベルより低い電圧である。リセットパルスＰＲＥＳが時刻ｔ２で立ち下がると、リセットトランジスタ３がオフする。これにより、画素部１０１は、第１の期間にリセット状態におけるノイズ信号を、画素出力線１３０を介して、増幅部１２０に出力する。このとき、電圧ＰＣＬＭＰはハイレベルになっているため、クランプスイッチ１１がオンし、差動増幅回路１０の入出力ノードが短絡され、電圧ＶＲＥＦに等しい電圧が増幅部出力ノード１５０に出力される。時刻ｔ３では、電圧ＰＣＬＭＰが立ち下がると、クランプスイッチ１１がオフし、差動増幅回路１０の出力ノード１５０にはＮ信号（ノイズ信号）が出力される。この状態で、転送パルスＰＴＮのパルスを立ち上げると、転送スイッチ１２がオンし、Ｎ信号が容量１４に蓄積される。時刻ｔ４では、転送パルスＰＴＮを立ち下げると、転送スイッチ１２がオフし、Ｎ信号が容量１４に保持される。

ここで、仮に電圧ＶＣＬＩＰをハイレベルにしていると、クリップトランジスタ２４がオフし、このＮ信号を出力する期間中に光電変換部１に高輝度の光が入射していると、そこで発生した電荷が電荷電圧変換部５に入り込むことがある。この場合、Ｎ信号のレベルがＳ信号に近づくように変化し、時刻ｔ３以降の破線で表した増幅部出力ノード１５０が、時刻ｔ４に容量１４に保持されて、黒沈みが発生する。

本実施形態では、黒沈みを防止するため、この期間にクリップトランジスタ２４により、差動増幅回路１０が出力するＮ信号のレベルがＳ信号に近づくように変化することを制限する。電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎにすると、クリップトランジスタ２４に電流が流れることにより、増幅部出力ノード１５０の最大電位が制限される。この制限は、Ｎ信号を出力する期間に、その効果があることが必要である。更に重要なことは、Ｓ信号を出力する期間は、クリップトランジスタ２４のゲートが、クリップ電圧ＶＣＬＩＰ＿Ｎのままだと、Ｓ信号の出力が制限されてしまい、正しいＳ信号を得ることができないことである。したがって、この場合、クリップトランジスタ２４のゲートの電圧ＶＣＬＩＰをハイレベルに切り替える必要がある。時刻ｔ１では、クリップトランジスタ２４のゲートの電圧ＶＣＬＩＰを、前行のＳ信号を出力した際のハイレベルから、クリップ電圧ＶＣＬＩＰ＿Ｎに切り替える必要がある。クリップトランジスタ２４のゲート配線の電圧ＶＣＬＩＰを切り替えると、クリップトランジスタ２４のゲート配線の配線遅延により、全列のクリップトランジスタ２４のゲート配線の電位が安定するまでには、所定の時間を要する。Ｎ信号を出力し始めると同時に、クリップトランジスタ２４のゲート配線にクリップ電圧ＶＣＬＩＰ＿Ｎを供給し、その効果を得るためには、余計に時間を必要となり、読出し時間が延びてしまう。

この対策として、本実施形態のもう一つの特徴は、クリップトランジスタ２４のゲート配線の電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎに切り替えるタイミングである。即ち、差動増幅部１０のリセット期間に当たる時刻ｔ２〜ｔ３、広くは時刻ｔ１〜ｔ３の期間の少なくとも一部の期間には、クリップトランジスタ２４のゲート配線の電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎに切り替えておく。又は、時刻ｔ７以降の水平転送期間中にクリップトランジスタ２４のゲート配線の電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎに切り替えておいてもよい。

更に、クリップ電圧ＶＣＬＩＰ＿Ｎは、電圧ＶＲＥＦ＋ＶＯＤ＋ΔＶｔｈであれば、増幅部１２０のリセット動作に影響を与えることなく、クリップ電圧ＶＣＬＩＰ＿Ｎへの切り替えとリセット動作を並列に行うことができる。ここで、ΔＶｔｈは、差動増幅回路１０の基準電圧ＶＲＥＦに対するばらつきの電圧である。また、ＶＯＤとは、差動増幅部１０のトランジスタのオーバードライブ電圧である。以下、詳細に説明する。

ここで、増幅部出力ノード１５０において、Ｎ信号の制限される最大電圧Ｖｏｕｔ＿ｍａｘは出来る限り低い電圧である方が、黒沈み防止の効果が高い。一方、最大電圧Ｖｏｕｔ＿ｍａｘが低すぎると、クリップ電圧ＶＣＬＩＰ＿Ｎが時刻ｔ１において供給された場合、正しいＮ信号出力を得ることが出来ない。従って、増幅部出力ノード１５０の制限される最大電圧Ｖｏｕｔ＿ｍａｘはクランプ期間中の電圧ＶＲＥＦに対して十分高い電圧である必要がある。具体的には、増幅部出力ノード１５０は、基準電圧ＶＲＥＦに対して最大で素子ばらつきの最大ΔＶｔｈ＿ｍａｘ分ばらつくため、最大電圧Ｖｏｕｔ＿ｍａｘは、Ｖｏｕｔ＿ｍａｘ＝ＶＲＥＦ＋ΔＶｔｈ＿ｍａｘに設定される。ここで、電圧ＶＣＬＩＰは、最大電圧Ｖｏｕｔ＿ｍａｘからＰＭＯＳトランジスタ２４のオーバードライブ電圧ｐＶＯＤ分下がった電圧に設定すれば良いため、電圧ＶＣＬＩＰ＝ＶＲＥＦ＋ΔＶｔｈ−｜ｐＶＯＤ｜に設定される。これにより、Ｎ信号の出力期間のみにＮ信号の出力が制限され、高輝度時にもＮ信号は最大で電圧Ｖｏｕｔ＿ｍａｘに制限される。

また、時刻ｔ４以降に、電圧ＶＣＬＩＰは、クリップトランジスタ２４が差動増幅回路１０の出力を制限しない電圧、例えばハイレベル（電源電圧）に切り替える。これにより、Ｓ信号の出力期間ではクリップトランジスタ２４が制限しないため、制限のないＳ信号が読み出される。

時刻ｔ５において、画素転送パルスＰＴＸが立ち上がると、転送ゲート２がオンし、光電変換部１から電荷電圧変換部５へ電荷の転送が開始される。時刻ｔ６において、転送パルスＰＴＸが立ち下がると、転送ゲート２がオフし、Ｓ信号の出力期間が開始される。これにより、画素部１０１は、第２の期間に非リセット状態における画素信号を、画素出力線１３０を介して、増幅部１２０に出力する。増幅部１３０は、クリップトランジスタ２４による制限なしで、画素出力線１３０の画素信号を増幅し、Ｓ信号（画素信号）を出力ノード１５０に出力する。

その後、転送パルスＰＴＳを立ち上げると、転送スイッチ１３がオンし、出力ノード１５０のＳ信号が容量１５に蓄積される。時刻ｔ７では、転送パルスＰＴＳを立ち下げると、転送スイッチ１３がオフし、Ｓ信号が容量１５に保持される。

その後、スイッチトランジスタ１６及び１７がオンすると、出力部１６０は、容量１４に保持されたＮ信号と容量１５に保持された信号との差分を出力し、ノイズレベルを除去した画素信号を出力する。

更に、本実施形態の特徴は、クリップトランジスタ２４が増幅部１２０の帰還ループ内に設けられることである。このように、増幅部１２０の出力ノード１５０に容量負荷が見える場合においては、クリップトランジスタ２４が帰還ループ内にあるため、出力ノード１５０の電圧に応じて負荷容量の見え方が変わることがなくなる。これにより、制限される電圧近傍においても、小信号特性及び応答特性への影響は抑えられ、その影響する電圧範囲も少なく、実質的には画像への影響はないものである。また、消費電力を増やすことなく動作する。

また、差動増幅回路１０は、ソース接地増幅回路にゲート接地増幅回路を積み重ねたカスコード構成としても良い。この場合は、出力電圧範囲が狭くなるが、利得が増加し、より制限電圧近傍でのゲインエラーを小さくすることが出来る。

増幅部１２０は、クリップトランジスタ（制限回路）２４により、Ｎ信号が出力される第１の期間では、Ｓ信号が出力される第２の期間よりも、出力信号のレベルを制限する。クリップトランジスタ２４は、ＭＯＳトランジスタであり、ＭＯＳトランジスタ２４に電流が流れることにより、増幅部１２０の出力信号のレベルを制限する。

以上のように、本実施形態では、差動増幅回路１０の出力ノード１５０及び定電流回路２５の間にクリップトランジスタ２４を接続し、Ｎ信号出力期間に電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎとする。これにより、Ｎ信号出力ノード１５０とＳ信号出力ノート１５０とが共通な増幅部１２０においてＮ信号の出力を制限し、黒沈みを低減することができる。仮に、光電変換部が正孔を信号電荷として蓄積する場合には、信号振幅が図２とは逆になる。

（第２の実施形態）
図３は、本発明の第２の実施形態に係る固体撮像装置の構成例を示す図である。本実施形態（図３）は、第１の実施形態（図１）に対して、差動増幅回路１０が異なる。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態の差動増幅回路１０は、折り返しカスコード差動増幅回路である。差動増幅回路１０は、ＮＭＯＳトランジスタ２５と、入力差動対を構成するＮＭＯＳトランジスタ２２，２３と、カスコード接続された差動対を構成するＰＭＯＳトランジスタ２０，２１，２６，２７とＮＭＯＳトランジスタ２８，２９，３０，３１とを有する。ＮＭＯＳトランジスタ２５は、定電流回路を構成する。さらに、差動増幅回路１０は、本実施形態の特徴となる増幅回路１０の出力を制限するＰＭＯＳクリップトランジスタ２４を有する。

ＰＭＯＳクリップトランジスタ２４を用いて、増幅部１２０の出力ノード１５０の電圧自体を制限することにより、Ｓ信号とＮ信号の経路の対称性を維持し、ＣＤＳの除去精度を高く維持することができる。ＰＭＯＳクリップトランジスタ２４は、ソースがＰＭＯＳトランジスタ２７のドレイン（出力ノード１５０）に接続され、ドレインがＮＭＯＳトランジスタ２５のドレインに接続され、ゲートが電圧ＶＣＬＩＰのノードに接続される。電圧ＶＣＬＩＰにより、クリップトランジスタ２４は、Ｎ信号を出力する際に、増幅部１２０の出力ノード１５０の最大電位を制限する。

本実施形態の固体撮像装置の動作は、第１の実施形態のものと同様である。本実施形態でも、第１の実施形態と同様に、クリップトランジスタ２４が増幅部１２０の帰還ループ内にあり、出力ノード１５０の電圧に応じて負荷容量の見え方が変わることがなくなる。これにより、制限される電圧近傍においても、小信号特性及び応答特性への影響は抑えられ、その影響する電圧範囲も少なく、実質的には画像への影響はない。また、本実施形態では、折り返しカスコード差動増幅回路にすることで消費電力は増えるが、利得を増やしながらも出力電圧範囲を保つことで、Ｓ信号とＮ信号の差分を大きく保つことが出来る。すなわち、黒沈みを低減できる。

以上のように、本実施形態では、カスコード接続された差動対の出力ノード１５０及び定電流回路２５の間にクリップトランジスタ２４を接続し、Ｎ信号の出力期間に電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎにする。これにより、Ｎ信号出力ノード１５０とＳ信号出力ノード１５０とが共通な増幅部１２０においてＮ信号の出力を制限し、黒沈みを低減することができる。

（第３の実施形態）
図４は、本発明の第３の実施形態に係る固体撮像装置の構成例を示す図である。本実施形態（図４）は、第１の実施形態（図１）に対して、増幅部１２０が異なる。以下、本実施形態が第１の実施形態と異なる点を説明する。本実施形態では、ＰＭＯＳクリップトランジスタ２４を用いて、カスコード差動増幅回路１０の出力電圧を制限し、カスコード差動増幅回路１０の後段にソース接地増幅回路３２，３３を接続し、増幅部１２０の出力としている。ソース接地増幅回路３２，３３は、バッファ回路であり、ソースフォロアを構成する。カスコード差動増幅回路１０は、カスコード接続された差動対を構成するＰＭＯＳトランジスタ２０，２１，２６，２７とＮＭＯＳトランジスタ２２，２３，２８，２９と、定電流回路を構成するＮＭＯＳトランジスタ２５とを有する。ソースフォロアは、ＮＭＯＳトランジスタ３２及び３３を有する。また、帰還容量９は、ソースフォロアの出力ノード１５０と増幅回路１０の入力ノードの間に接続され、帰還ループを構成している。従って、ＰＭＯＳクリップトランジスタ２４による出力電圧の制限は、帰還ループの内部で行われていることとなる。

ＰＭＯＳクリップトランジスタ２４を用いて、増幅回路１０の出力電圧を制限することで、Ｓ信号とＮ信号の経路の対称性を維持し、ＣＤＳの除去精度を高く維持することができる。ＰＭＯＳクリップトランジスタ２４は、ソースがトランジスタ２７のドレインに接続され、ドレインがＮＭＯＳトランジスタ２５のドレインに接続され、ゲートが電圧ＶＣＬＩＰのノードに接続される。クリップトランジスタ２４は、Ｎ信号を出力する際に、増幅回路１０の初段の差動カスコード増幅回路の出力ノードの最大電位を制限することで、増幅部１２０の出力電圧を制限する。

本実施形態の固体撮像装置の動作は、第１の実施形態のものと同様である。本実施形態でも、第１の実施形態と同様に、クリップトランジスタ２４が増幅部１２０の帰還ループ内にあり、出力ノード１５０の電圧に応じて負荷容量の見え方が変わることがなくなる。これにより、制限される電圧近傍においても、小信号特性及び応答特性への影響は抑えられ、その影響する電圧範囲も少なく、実質的には画像への影響はない。また、増幅部１２０の出力部にソースフォロア回路を設けることで、消費電力は大きいが、外部の負荷が大きい場合でも駆動することが可能である。

以上のように、本実施形態では、カスコード差動増幅回路１０の出力ノード及び定電流回路２５の間にクリップトランジスタ２４を接続し、Ｎ信号の出力期間に電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎにする。これにより、Ｎ信号出力ノード１５０とＳ信号出力ノード１５０とが共通な増幅部１２０においてＮ信号の出力を制限し、黒沈みを低減することができる。

（第４の実施形態）
図５は、本発明の第４の実施形態に係る固体撮像装置の構成例を示す図である。本実施形態（図５）、第３の実施形態（図４）に対して、クリップトランジスタ２４を設ける位置が異なる。以下、本実施形態が第１の実施形態と異なる点を説明する。増幅部１２０は、差動増幅回路１０の後段のソースフォロア３３と、ソースフォロワ３３に接続されたＰＭＯＳクリップトランジスタ２４を有する。本実施形態では、ＰＭＯＳクリップトランジスタ２４を用いて、ソースフォロア３３の出力ノード１５０の電圧を制限している。また、帰還容量９は、差動増幅回路１０の出力ノードと差動増幅回路１０の入力ノードの間に接続され、帰還ループを構成している。帰還ループの後段には、ソースフォロア３３が接続されている。

ＰＭＯＳクリップトランジスタ２４を用いて、ソースフォロア３３の出力ノード１５０の電圧を制限することで、Ｓ信号とＮ信号の経路の対称性を維持し、ＣＤＳの除去精度を高く維持することができる。ＰＭＯＳクリップトランジスタ２４は、ソースがトランジスタ３３のドレイン（出力ノード１５０）に接続され、ドレインがグランド電位ノードに接続され、ゲートが電圧ＶＣＬＩＰのノードに接続される。電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎにすることにより、クリップトランジスタ２４は、Ｎ信号を出力する際に、増幅部１２０の出力ノード１５０の電圧を制限する。クリップトランジスタ２４は、増幅部１２０の帰還ループ外に設けられ、増幅部１２０の出力ノード１５０に設けられる。

本実施形態の固体撮像装置の動作は、第３の実施形態のものと同様である。また、増幅部１２０の出力部にソースフォロア回路３３を設けることで、外部の負荷が大きい場合でも駆動することが可能である。

以上のように、本実施形態では、ソースフォロア３３の出力ノード１５０及びグランド電位ノードの間にクリップトランジスタ２４を接続し、Ｎ信号の出力期間に電圧ＶＣＬＩＰをクリップ電圧ＶＣＬＩＰ＿Ｎにする。これにより、Ｎ信号出力ノード１５０とＳ信号出力ノード１５０とが共通な増幅部１２０においてＮ信号の出力を制限し、黒沈みを抑制することができる。

（第５の実施形態）
図６は、本発明の第５の実施形態に係る固体撮像装置の構成例を示す図である。本実施形態（図６）は、第１の実施形態（図１）に対して、アナログ／デジタルコンバータ１７０を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。増幅部出力ノード１５０は、Ａ／Ｄコンバータ１７０の入力ノードに接続される。アナログ／デジタルコンバータ１７０は、増幅部１２０により増幅された信号をアナログからデジタルに変換する。本実施形態の固体撮像装置は、２次元行列状の複数の画素部１０１を有し、列毎にアナログ／デジタルコンバータ１７０を有し、Ｎ信号及びＳ信号の保持部を有していない。従って、増幅部１２０の出力電圧制限は、増幅部１２０の内部で行われる必要がある。増幅部出力ノード１５０がアナログ／デジタルコンバータ１７０の入力ノードに接続される場合においても、増幅部１２０の出力電圧は、クリップトランジスタ２４により制限される。なお、第２〜第４の実施形態にも、本実施形態と同様に、アナログ／デジタルコンバータ１７０を設けることができる。

本実施形態の固体撮像装置の動作は、第１の実施形態のものと同様である。本実施形態では、増幅部出力ノード１５０の電圧がアナログ／デジタルコンバータ１７０に入力される場合において、Ｎ信号の出力期間に増幅部１２０の出力電圧を制限し、黒沈みを抑制することができる。

（第６の実施形態）
図７は、本発明の第６の実施形態に係る撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、固体撮像装置１００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、及び再生・表示部８７０を有する。固体撮像装置１００は、第１〜第５の実施形態の固体撮像装置である。

レンズ等の光学系である光学部８１０は、被写体からの光を固体撮像装置１００の、複数の画素が２次元状に配列された画素部１０１に結像させ、被写体の像を形成する。固体撮像装置１００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部１０１に結像された光に応じた信号を出力する。固体撮像装置１００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理回路部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理回路部８３０からの信号を受けて、システムコントロール回路部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御回路部８５０は、システムコントロール回路部８６０による制御に基づいて固体撮像装置１００及び映像信号処理回路部８３０の駆動タイミングを制御する。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、クリップトランジスタ２４はＰＭＯＳトランジスタで構成するものに限定されない。

２４ 制限回路、１０１ 画素部、１２０ 増幅部

Claims (21)

1. 光電変換により第１信号を生成する光電変換部と、前記第１信号を受けて第２信号を出力線へ出力する画素増幅部とを含む画素部と、
   前記出力線に接続され、前記画素部から前記出力線へ出力された前記第２信号を増幅する増幅部と、
   前記増幅部の出力ノードに接続され、前記増幅部の出力信号のレベルを制限する制限回路とを有し、
   前記画素部は、前記第２信号として、第１の期間にリセット状態におけるノイズ信号を出力し、第２の期間に非リセット状態における画素信号を出力し、
   前記制限回路は、前記第１の期間では第１の範囲に前記増幅部の出力信号のレベルを制限し、前記第２の期間では前記増幅部の前記出力信号のレベルを第２の範囲に制限し、
   前記第１の範囲が前記第２の範囲より狭いことを特徴とする固体撮像装置。
2. 前記増幅部は、差動増幅回路を有し、
   前記差動増幅回路は、差動対及び定電流回路を有し、
   前記制限回路は、前記差動増幅回路の出力ノード及び前記定電流回路の間に設けられることを特徴とする請求項１記載の固体撮像装置。
3. 前記増幅部は、折り返しカスコード増幅回路を有し、
   前記折り返しカスコード増幅回路は、定電流回路と入力差動対とカスコード接続された差動対とを有し、
   前記制限回路は、前記カスコード接続された差動対の出力ノード及び前記定電流回路の間に設けられることを特徴とする請求項１記載の固体撮像装置。
4. 前記増幅部は、差動増幅回路と、前記差動増幅回路の後段に接続されるバッファ回路とを有し、
   前記差動増幅回路は、定電流回路及び差動対を有し、
   前記制限回路は、前記差動増幅回路の出力ノード及び前記定電流回路の間に設けられることを特徴とする請求項１記載の固体撮像装置。
5. 前記増幅部は、差動増幅回路と、前記差動増幅回路の後段に接続されるバッファ回路とを有し、
   前記差動増幅回路は、定電流回路及び差動対を有し、
   前記制限回路は、前記バッファ回路の出力ノード及びグランド電位ノードの間に設けられることを特徴とする請求項１記載の固体撮像装置。
6. 前記バッファ回路は、ソース接地増幅回路であることを特徴とする請求項４又は５記載の固体撮像装置。
7. さらに、前記増幅部により増幅された信号をアナログからデジタルに変換するアナログ／デジタルコンバータを有することを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
8. 前記制限回路は、ＭＯＳトランジスタであり、前記ＭＯＳトランジスタに電流が流れることにより、前記出力信号を制限することを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
9. 前記制限回路は、前記増幅部の帰還ループ内に設けられていることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
10. 前記制限回路は、前記増幅部の帰還ループ外に設けられ、前記増幅部の出力ノードに設けられることを特徴とする請求項１又は５記載の固体撮像装置。
11. 前記制限回路は、ＭＯＳトランジスタであり、
    前記第１の期間と前記第２の期間との間で、前記ＭＯＳトランジスタのゲートに供給する電圧を切り替えることにより、前記第１の範囲を前記第２の範囲より狭くすることを特徴とする請求項１〜１０のいずれか１項に記載の固体撮像装置。
12. 前記第１の期間に前記ＭＯＳトランジスタのゲートに印加される電圧ＶＣＬＩＰと、前記増幅部に入力される基準電圧ＶＲＥＦと、前記増幅部の前記基準電圧に対する出力のばらつきΔＶｔｈと、前記ＭＯＳトランジスタのオーバードライブ電圧の絶対値ｐＶＯＤとが、ＶＣＬＩＰ＝ＶＲＥＦ＋ΔＶｔｈ−ｐＶＯＤの関係を満たすことを特徴とする請求項１１記載の固体撮像装置。
13. 前記増幅部は、前記第２信号が入力される第１の入力ノードと、基準電圧が入力される第２の入力ノードとを有する差動増幅回路を含み、
    前記第１の範囲は、前記基準電圧と前記差動増幅回路の出力に生じる前記基準電圧からのばらつきに基づいて定められることを特徴とする請求項１〜１２のいずれか１項に記載の固体撮像装置。
14. 光電変換により信号を生成する光電変換部を含む画素部と、
    差動対及び前記差動対に電気的に接続された電流源を含み、前記画素部により生成された信号を増幅する増幅部と、
    前記増幅部の出力ノードと前記電流源との間の経路に配されたトランジスタとを有し、
    前記画素部は、第１の期間にリセット状態におけるノイズ信号を出力し、第２の期間に非リセット状態における画素信号を出力し、
    前記第１の期間と前記第２の期間との間で、前記トランジスタのゲートに供給する電圧を切り替えることを特徴とする固体撮像装置。
15. 光電変換により信号を生成する光電変換部を含む画素部と、
    差動対及び前記差動対に電気的に接続された電流源を含み、前記画素部により生成された信号を増幅する増幅部と、
    前記増幅部の出力ノードとグラウンド電位を供給するノードとの間の経路に配されたトランジスタとを有し、
    前記画素部は、第１の期間にリセット状態におけるノイズ信号を出力し、第２の期間に非リセット状態における画素信号を出力し、
    前記第１の期間と前記第２の期間との間で、前記トランジスタのゲートに供給する電圧を切り替えることを特徴とする固体撮像装置。
16. 前記増幅部はバッファ回路を有し、
    前記増幅部の出力ノードは前記バッファ回路の出力ノードであることを特徴とする請求項１４又は１５記載の固体撮像装置。
17. さらに、前記増幅部により増幅された信号をアナログからデジタルに変換するアナログ／デジタルコンバータを有することを特徴とする請求項１４〜１６のいずれか１項に記載の固体撮像装置。
18. 前記第１の期間に前記トランジスタのゲートに印加される電圧ＶＣＬＩＰと、前記増幅部に入力される基準電圧ＶＲＥＦと、前記増幅部の前記基準電圧に対する出力のばらつきΔＶｔｈと、前記トランジスタのオーバードライブ電圧の絶対値ｐＶＯＤとが、ＶＣＬＩＰ＝ＶＲＥＦ＋ΔＶｔｈ−ｐＶＯＤの関係を満たすことを特徴とする請求項１４〜１７のいずれか１項に記載の固体撮像装置。
19. 前記バッファ回路は、ソース接地増幅回路であることを特徴とする請求項１６記載の固体撮像装置。
20. 前記トランジスタに電流が流れることにより、前記増幅部からの出力信号を制限することを特徴とする請求項１４〜１９のいずれか１項に記載の固体撮像装置。
21. 請求項１〜２０のいずれか１項に記載の固体撮像装置と、
    前記固体撮像装置に光を結像させる光学系と
    を有することを特徴とする撮像システム。

Images