Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6384425B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP6384425B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6384425B2
JP6384425B2 JP2015163924A JP2015163924A JP6384425B2 JP 6384425 B2 JP6384425 B2 JP 6384425B2 JP 2015163924 A JP2015163924 A JP 2015163924A JP 2015163924 A JP2015163924 A JP 2015163924A JP 6384425 B2 JP6384425 B2 JP 6384425B2
Authority
JP
Japan
Prior art keywords
region
main surface
cell
diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015163924A
Other languages
English (en)
Other versions
JP2017041601A (ja
Inventor
広光 田邊
広光 田邊
河野　憲司
憲司 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015163924A priority Critical patent/JP6384425B2/ja
Priority to CN201680038146.2A priority patent/CN107710409B/zh
Priority to PCT/JP2016/071515 priority patent/WO2017033636A1/ja
Priority to US15/570,834 priority patent/US10256234B2/en
Publication of JP2017041601A publication Critical patent/JP2017041601A/ja
Application granted granted Critical
Publication of JP6384425B2 publication Critical patent/JP6384425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/18—Diffusion lifetime killers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）とダイオードとが同一の半導体基板に形成された半導体装置に関する。
ＩＧＢＴとダイオードが同一の半導体基板に形成される、いわゆる逆導通絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）では、しばしばイオン照射によるライフタイム制御が行われる。
特許文献１に記載の半導体装置は、ダイオードセルに重点的にイオン照射がされている。これによれば、ダイオードセルにおけるライフタイムの制御を実現しつつ、半導体基板の全面に亘ってイオン照射される場合に較べてＩＧＢＴのオン電圧を低減できる。さらにこの半導体装置では、イオン照射する箇所をダイオードセルからＩＧＢＴセルに張り出すようにしており、イオン照射による格子欠陥層がＩＧＢＴセルからダイオードセルへの電荷の注入を抑制するようになっている。これによれば、スイッチング損失やリカバリ損失を低減できる。
特開２０１１−２１６８２５号公報
しかしながら、イオン照射による格子欠陥層の、ＩＧＢＴセルへの張り出し量が小さいと、スイッチング損失やリカバリ損失の低減効果が十分に発揮されない。また、格子欠陥層のＩＧＢＴセルへの張り出し量が大きいと、オン電圧の特性が悪化してしまう虞がある。
本発明は、上記問題点を鑑みてなされたものであり、オン電圧を低減しつつスイッチング損失およびリカバリ損失を低減可能な半導体装置を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
上記目的を達成するために、本発明は、第１主面（５０ａ）およびその裏面の第２主面（５０ｂ）を有する半導体基板（５０）に、第２主面の表層にコレクタ領域（１４）を有するＩＧＢＴセル（１０）と、第２主面の表層にカソード領域（２２）を有するダイオードセル（２０）とが併設され、第１主面と第２主面との間に電荷の移動経路となるドリフト領域（１７）を備え、さらに、ダイオードセルにおけるドリフト領域に形成され、イオン照射により形成された格子欠陥層（１５）である第１欠陥層（１５ａ）と、第１欠陥層と同時に形成され、第１欠陥層がダイオードセルからＩＧＢＴセル側に延長するように張り出して形成された第２欠陥層（１５ｂ）と、を備える半導体装置であって、ドリフト領域において、ＩＧＢＴセルとダイオードセルとの、第１主面に直交する界面（Ｂ）と、コレクタ領域とカソード領域との境界であって、コレクタ領域のドリフト領域の界面に沿う境界線を通り、第１主面と角度４５度で交わる平面（Ｃ）と、により囲まれる領域を境界領域として定義するとき、ダイオードセルは、ドリフト領域における第１主面側の表面のうち、境界領域が占める面積Ｓと、ダイオードセルが占める面積ＳＤＩと、がＳＤＩ＞Ｓの関係を満たすように形成されることを特徴としている。
発明者のデバイスシミュレーションの結果によれば、ＳＤＩ＞Ｓの関係を満たすようにダイオードセルを形成することにより、スイッチング損失（Ｅｏｎ）とリカバリ損失（Ｅｒｒ）の和を従来構成に較べて小さくできる。これは、ダイオードセルおよび境界領域に蓄積される総電荷量に占める、境界領域に蓄積される電荷量の割合を小さくできるためである。つまり、本発明を採用すれば、ＩＧＢＴセルの動作時におけるオン電圧を増大させることなく、Ｅｏｎ＋Ｅｒｒを低減することができる。したがって、第２欠陥層のＩＧＢＴセルに占める面積を過剰に大きくすることなく、ダイオードのリカバリ損失を抑制することができる。換言すれば、ＩＧＢＴのオン電圧とダイオードのリカバリ損失のトレードオフを解消することができる。
一方、ダイオードセルおよび境界領域に蓄積される総電荷量に占める、ダイオードセルに蓄積される電荷量の割合を大きくすることによっても、上記と同様の効果を奏することができる。
すなわち、上記目的を達成するために、別の発明は、第１主面（５０ａ）およびその裏面の第２主面（５０ｂ）を有する半導体基板（５０）に、第２主面の表層にコレクタ領域（１４）を有するＩＧＢＴセル（１０）と、第２主面の表層にカソード領域（２２）を有するダイオードセル（２０）とが併設され、第１主面と第２主面との間に電荷の移動経路となるドリフト領域（１７）を備え、さらに、ダイオードセルにおけるドリフト領域に形成され、イオン照射により形成された格子欠陥層（１５）である第１欠陥層（１５ａ）と、第１欠陥層と同時に形成され、第１欠陥層がダイオードセルからＩＧＢＴセル側に延長するように張り出して形成された第２欠陥層（１５ｂ）と、を備える半導体装置であって、ＩＧＢＴセルおよびダイオードセルは、ダイオードセルの動作時において、ＩＧＢＴセルの動作時に比較して、ドリフト領域を流れる電流密度が高くなるように形成され、格子欠陥層を形成するためのイオン照射の量は、ダイオードセルの動作時における順電圧−損失特性に基づいて、ドリフト領域に蓄積される総電荷量が予め規定された所定の量となるように決定され、ＩＧＢＴセルは第１主面の表層に形成されるベース領域（１１）を有するとともに、ダイオードセルは第１主面の表層に形成されるアノード領域（２１）を有し、ベース領域の不純物濃度は、予め規定されたＩＧＢＴセルの動作にかかる閾値電圧に基づいて決定され、アノード領域の不純物濃度は、ベース領域の不純物濃度よりも高濃度とされ、アノード領域のうち、ＩＧＢＴセルに隣接する領域の不純物濃度が、ベース領域の不純物濃度と同一とされることを特徴とする。
これによれば、格子欠陥層を形成するためのイオン照射の量は、ダイオードセルの動作時における順電圧−損失特性に基づいて決定される。具体的には、ドリフト領域に予め規定された所定の電荷量が蓄積されるようにイオン照射量が決定される。すなわち、ドリフト領域の総電荷量を一定にしつつ、ダイオードセルに蓄積される電荷量の割合を大きくすることができるので、ダイオードセルとＩＧＢＴセルとの間の境界近傍に蓄積された電荷による損失の増加を抑制することができる。換言すれば、ＩＧＢＴセルからダイオード領域への余分な電荷の注入を抑制することができる。これにより、第２欠陥層の張り出し量を増加させることなく、Ｅｏｎ＋Ｅｒｒを低減することができる。
これは、視点を変えれば、第１欠陥層の形成にかかるイオン照射の量を従来構成に較べて大きくする必要があることを意味している。つまり、第２欠陥層を形成するためのイオン照射の量は、従来に較べて大きくなるので、ＩＧＢＴセルからダイオードセルへの電荷の注入量が境界領域により抑制され、ダイオードセルの動作時においてリカバリ損失を低減することができる。したがって、第２欠陥層のＩＧＢＴセルに占める面積を過剰に大きくすることなくダイオードのリカバリ損失も抑制することができる。換言すれば、ＩＧＢＴのオン電圧とダイオードのリカバリ損失のトレードオフを解消することができる。
第１実施形態にかかる半導体装置の概略構成を示す断面図である。 半導体装置におけるＩＧＢＴセルとダイオードセルの面積の関係を示す上面図である。 シミュレーション結果を示す図である。 シミュレーション結果を示す図である。 変形例１にかかる半導体装置におけるＩＧＢＴセルとダイオードセルの面積の関係を示す上面図である。 第２実施形態にかかる半導体装置の概略構成を示す断面図である。 変形例２にかかる半導体装置の概略構成を示す断面図である。 第３実施形態にかかる半導体装置の概略構成を示す断面図である。 変形例３にかかる半導体装置の概略構成を示す断面図である。 第４実施形態にかかる半導体装置の概略構成を示す断面図である。 変形例４にかかる半導体装置の概略構成を示す断面図である。 第５実施形態にかかる半導体装置の概略構成を示す断面図である。 変形例５にかかる半導体装置の概略構成を示す断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
（第１実施形態）
最初に、図１および図２を参照して、本実施形態に係る半導体装置の概略構成について説明する。
図１に示すように、この半導体装置１００は、ＩＧＢＴセル１０とダイオードセル２０とが一つの半導体基板５０に形成されて成る逆通電型ＩＧＢＴ、所謂ＲＣ−ＩＧＢＴである。この半導体装置１００は、ＩＧＢＴセル１０の構成要素として、ベース領域１１、トレンチゲート１２、エミッタ領域１３、コレクタ領域１４および格子欠陥層１５を備えている。
また、ダイオードセル２０の構成要素として、アノード領域２１およびカソード領域２２を備えている。
さらに、本実施形態における半導体装置１００は、ベース領域１１に囲まれて形成されたベースコンタクト領域１６ａ、および、アノード領域２１に囲まれて形成されたアノードコンタクト領域１６ｂを備えている。なお、以降の説明において、ベースコンタクト領域１６ａとアノードコンタクト領域１６ｂをまとめてコンタクト領域１６と云うことがある。
そして、ベース領域１１とコレクタ領域１４の間、および、アノード領域２１とカソード領域２２の間にドリフト領域１７が形成されている。
半導体基板５０は、シリコンに不純物がドープされてｎ導電型とされている。半導体基板５０はシリコンウェハから切りだされ、第１主面５０ａとその裏面である第２主面５０ｂとを有しており、各主面にイオンインプラを行うことにより、ＩＧＢＴセル１０およびダイオードセル２０が作り込まれる。なお、本実施形態では、第１主面５０ａを正面視した場合に、コレクタ領域１４を有する部分をＩＧＢＴセル１０と称し、カソード領域２２を有する部分をダイオードセル２０と称する。
ベース領域１１は、ＩＧＢＴセル１０において、半導体基板５０の第１主面５０ａ側の表層に形成されている。ベース領域１１は、例えば、不純物としてホウ素がドープされることによってｐ導電型とされている。このベース領域１１は、後述するトレンチゲート１２に所定に電圧が印加されることによってチャネルを生じる。これによってエミッタ領域１３とコレクタ領域１４との間で電流が流れる。
トレンチゲート１２は、第１主面５０ａから半導体基板５０の深さ方向に延びて形成されている。トレンチゲート１２はベース領域１１を貫通して後述のドリフト領域１７まで到達するように形成されている。トレンチゲート１２は、半導体基板５０の第１主面５０ａに掘られたトレンチの内壁を絶縁膜で被覆し、トレンチ内部をポリシリコンで埋めた構造をしているが、一般的によく知られる構造であるため、図１では詳細を図示していない。トレンチゲート１２は、ＩＧＢＴセル１０の制御端子であるゲート端子に接続されて、スイッチングの制御に用いられる。
エミッタ領域１３は、第１主面５０ａ側の表層に選択的に形成されている。エミッタ領域１３は、例えば、不純物としてヒ素やリンがドープされることによってｎ導電型とされている。エミッタ領域１３はトレンチゲート１２に接触し、且つ、ベース領域１１の覆われるように形成されている。なお、エミッタ領域１３は、ＩＧＢＴセル１０に相当する部分にのみ形成されており、ＩＧＢＴセル１０の出力端子であるエミッタ端子に接続され、例えばＧＮＤ電位とされている。
コレクタ領域１４は、ＩＧＢＴセル１０における第２主面５０ｂ側の表層に形成されている。コレクタ領域１４は、例えば、不純物としてホウ素がドープされることによってｐ導電型とされている。なお、コレクタ領域１４の不純物濃度は、ベース領域１１の不純物濃度よりも高くされている。コレクタ領域１４はＩＧＢＴセル１０の出力端子であるコレクタ端子に接続され、エミッタ領域１３との間でコレクタ電流が流れる。
アノード領域２１は、ダイオードセル２０において、半導体基板５０の第１主面５０ａ側の表層に形成されている。アノード領域２１は、例えば、不純物としてホウ素がドープされることによってｐ導電型とされている。なお、アノード領域２１は、ＩＧＢＴセル１０におけるベース領域１１と同一の工程で形成することができ、アノード領域２１が形成される第１主面５０ａからの深さや不純物濃度はベース領域１１と同一である。アノード領域２１は、後述のカソード領域２２およびドリフト領域１７との間でＰＮ接合を成し、ダイオードとしての機能を発揮する。
カソード領域２２は、ダイオードセル２０における第２主面５０ｂ側の表層に形成されている。カソード領域２２は、例えば、不純物としてヒ素やリンがドープされることによってｎ導電型とされている。なお、カソード領域２２の不純物濃度は、半導体基板５０の不純物濃度よりも高くされている。
格子欠陥層１５は、ドリフト領域１７を移動する電荷のライフタイムを短くすることにより、電荷の蓄積量を調整する層である。格子欠陥層１５は、イオン照射によって半導体基板５０の結晶構造にダメージを与え、格子欠陥を生じさせることで形成される。半導体基板５０に照射するイオン種としては、例えば、プロトンやヘリウムイオン、アルゴンイオンを採用することができる。
本実施形態における格子欠陥層１５は、ドリフト領域１７においてダイオードセル２０の第１主面５０ａ側に形成された第１欠陥層１５ａと、第１欠陥層１５ａから連続的にＩＧＢＴセル１０側に張り出して形成された第２欠陥層１５ｂと、ＩＧＢＴセル１０とダイオードセル２０に跨って第２主面５０ｂ側に形成された第３欠陥層１５ｃとを有している。第１欠陥層１５ａはダイオードセルの動作時における順電圧（ＶＦ）およびリカバリ損失（Ｅｒｒ）を制御している。第２欠陥層１５ｂはダイオードセルの動作時において、意図せずＩＧＢＴセル１０側から電荷が注入されることを防止するための障壁として作用している。なお、第２欠陥層１５ｂは、ＩＧＢＴセル１０とダイオードセル２０との界面Ｂからの張り出し量として、３００μｍ以下とされることが好ましい。また、第３欠陥層１５ｃは、ＩＧＢＴセル１０側ではＩＧＢＴのオン電圧（Ｖｏｎ）およびスイッチング損失（Ｅｏｎ）を制御するために形成されており、ダイオードセル２０側では順電圧（ＶＦ）およびリカバリ損失（Ｅｒｒ）を制御するために形成されている。
なお、照射するイオンの量が多ければ多いほど格子欠陥層１５におけるダメージが大きくなるため、電荷のライフタイムを短くすることができる。つまり、設計者は、イオン照射量によってＶｏｎ、Ｅｏｎ、ＶＦ、Ｅｒｒの各特性を調整することができる。逆にいえば、イオン照射量は、要求されるＶｏｎ、Ｅｏｎ、ＶＦ、Ｅｒｒを満たすように設定されなければならない。第１欠陥層１５ａ、第２欠陥層１５ｂおよび第３欠陥層１５ｃのイオン照射量、換言すればイオン照射時間は求められる用途によって最適化されうるが、本実施形態では、例えば、それぞれ０．０１μｓ〜１０μｓ程度に設定されている。
ベースコンタクト領域１６ａおよびアノードコンタクト領域１６ｂは、それぞれベース領域１１およびアノード領域２１よりも不純物濃度が高くされたｐ導電型の半導体領域である。コンタクト領域１６は、半導体装置１００がダイオードとして動作する際にアノードとして機能するとともに、半導体装置１００がＩＧＢＴとして動作する際に、コレクタ領域１４から半導体基板５０に注入された電荷を、ターンオフ時において効率よく抜き取るように機能している。
ドリフト領域１７は、半導体基板５０にベース領域１１、コレクタ領域１４、アノード領域２１およびカソード領域２２が形成されることにより規定される領域である。具体的には、ベース領域１１とコレクタ領域１４との間の領域、および、アノード領域２１とカソード領域２２との間の領域であり、言うまでもなくｎ導電型であって、不純物濃度は半導体基板５０と同一である。
以降の説明のため、境界領域を次のように定義する。すなわち、図１に斜線にて示すように、ドリフト領域１７の第１主面５０ａ側の表面Ａと、ＩＧＢＴセル１０とダイオードセル２０との界面Ｂと、コレクタ領域１４とカソード領域２２との境界であってドリフト領域１７とコレクタ領域１４との界面に沿う境界線を通り、第１主面５０ａと角度４５度で交わる平面Ｃと、に囲まれた領域を境界領域Ｒと定義する。
境界領域Ｒは三次元的な領域であって、ＩＧＢＴセル１０とダイオードセル２０の界面に沿って形成されることになる。また、上記定義から、境界領域Ｒにおける表面Ａのダイオードセル２０からの張り出し量は、平面Ｃが第１主面５０ａと略４５度で交わるからドリフト領域１７の厚さＬと同一である。平面Ｃの第１主面５０ａに対する角度４５度は、カソード領域２２からドリフト領域１７に注入される電荷の広がりが略４５度となることに依る。図２に示すように、境界領域Ｒの定義にともなって、ドリフト領域１７における第１主面５０ａ側の表面のうち境界領域が占める面積Ｓを定義することができる。面積Ｓは、ドリフト領域１７の厚さＬと、第１主面５０ａを正面視したときのダイオードセル２０の形状に依存する。
本実施形態におけるダイオードセル２０は、第１主面５０ａを正面視したときに長方形を成している。そしてその面積をＳＤＩと示す。境界領域Ｒはダイオードセル２０の外縁に沿って環状に形成されることになる。本実施形態におけるダイオードセル２０は、面積Ｓと面積ＳＤＩがＳＤＩ＞Ｓの関係を満たすように形成されている。
次に、図３および図４を参照して、本実施形態にかかる半導体装置１００の作用効果について説明する。
発明者は、ダイオードセル２０に基づく面積ＳＤＩと、境界領域Ｒに基づく面積Ｓと、の比ＳＤＩ／Ｓに対する、スイッチング損失（Ｅｏｎ）とリカバリ損失（Ｅｒｒ）の和の変化についてシミュレーションを実施した。図３はシミュレーションの結果を示している。図３によれば、第２欠陥層１５ｂのＩＧＢＴセル１０への張り出し量を大きくすることなく、ＳＤＩ／Ｓ＞１の条件において優位にＥｏｎ＋Ｅｒｒを低減することができることが判った。
スイッチング損失Ｅｏｎとリカバリ損失Ｅｒｒは、ダイオード動作時にドリフト領域１７に蓄積される総電荷量と、ＩＧＢＴセル１０からの注入量によって決まる。ＳＤＩ／Ｓ＞１の条件とは、総電荷量に占める境界領域Ｒにおける電荷量の割合を小さくすることを意味し、ＩＧＢＴセル１０からダイオードセル２０へ注入される電荷の損失に与える影響が十分小さくなる条件である。
また、ＳＤＩ／Ｓを大きくしすぎるとダイオードのリカバリ耐量が低下するなどの背反があり、ＳＤＩ／Ｓ＞５の範囲ではＥｏｎ＋Ｅｒｒが一定の値に漸近するため、必要以上にダイオードセル２０に基づく面積ＳＤＩを大きくする必要はない。つまり、ＳＤＩ／Ｓ＜５が好適である。以上のように、半導体装置１００は、ダイオードセル２０が、Ｓ＜ＳＤＩ＜５Ｓの関係を満たすように形成されることにより、Ｅｏｎ＋Ｅｒｒの低減効果を発揮することができる。
なお、図４に示すように、Ｅｏｎ＋Ｅｒｒは第２欠陥層１５ｂの張り出し量に依存する。ＳＤＩ／Ｓを大きくすることによるＥｏｎ＋Ｅｒｒの低減量は、第２欠陥層１５ｂの張り出し量が３００μｍ以下の場合に顕著になる。すなわち、第２欠陥層１５ｂの張り出し量を３００μｍ以下とすることが、本実施例においてＳＤＩ／Ｓを大きくすることによる損失低減の効果が大きい。
しかしながら、この境界領域Ｒは第２欠陥層１５ｂとは独立に定義されているものであり、Ｅｏｎ＋Ｅｒｒの調整のために第２欠陥層１５ｂの張り出し量を必ずしも調整する必要はない。つまり、本実施形態にかかる半導体装置１００を採用すれば、ＩＧＢＴセル１０の動作時におけるオン電圧（Ｖｏｎ）を増大させることなく、Ｅｏｎ＋Ｅｒｒを低減させることができる。
（変形例１）
ＳＤＩ／Ｓ＞１の条件を満たすためには、ダイオードセル２０の形状を、面積Ｓに対して面積ＳＤＩができるだけ小さくなるように設定することが好ましい。図５に示すように、ダイオードセル２０は、第１主面５０ａから正面視したときに、その形状が真円になるように形成されていると、同一面積を有するその他の形状に較べて、境界領域Ｒに基づく面積ＳＤＩを最小にすることができる。
（第２実施形態）
第１実施形態では、境界領域Ｒの第１主面５０ａに沿う面積ＳＤＩと、ダイオードセル２０の面積Ｓとの関係について、所定の条件を満たすようにダイオードセル２０を形成することでＩＧＢＴセル１０からダイオードセル２０への電荷の注入を抑制する例について説明した。すなわち、総電荷量に占める境界領域Ｒに蓄積される電荷量を小さくする例について説明した。これに対して、総電荷量に対してダイオードセル２０に蓄積される電荷量の割合を大きくすることによっても同様の効果を奏することができる。本実施形態では、面積比ＳＤＩ／Ｓに依らないダイオードセル２０の形成条件について説明する。
本実施形態の半導体装置２００は、第１実施形態と同様、図６に示すように、ＩＧＢＴセル１０の構成要素として、ベース領域１１、トレンチゲート１２、エミッタ領域１３、コレクタ領域１４および格子欠陥層１５を備えている。また、ダイオードセル２０の構成要素として、アノード領域２１およびカソード領域２２を備えている。そして、ベース領域１１あるいはアノード領域２１に囲まれて形成されたコンタクト領域１６を備えている。また、ベース領域１１とコレクタ領域１４の間、および、アノード領域２１とカソード領域２２の間にドリフト領域１７が形成されている。
なお、アノード領域２１の不純物濃度、格子欠陥層１５のうち第１欠陥層１５ａと第２欠陥層１５ｂを形成するためのイオン照射量、および面積比ＳＤＩ／Ｓの条件を除く要件は、第１実施形態における半導体装置１００と同様であるため、詳しく説明を省略する。
本実施形態における半導体装置２００では面積比ＳＤＩ／Ｓに条件はなく、代わりに、アノード領域２１の不純物濃度が、ベース領域１１よりも高くされている。すなわち、本実施形態では、ベース領域１１とアノード領域２１とを同一工程で形成せず、それぞれ独立の別の工程で形成している。
また、第１欠陥層１５ａと第２欠陥層１５ｂを形成するためのイオン照射量が、第１実施形態に較べて大きく設定されている。
この半導体装置２００では、アノード領域２１の不純物濃度がベース領域１１よりも高くされているので、アノード領域２１の不純物濃度がベース領域１１と同一である条件に較べて、ダイオード導通時の蓄積電荷量は大きくなる。このため、リカバリ損失（Ｅｒｒ）が増大してしまう。しかしながら、上記したように、第１欠陥層１５ａと第２欠陥層１５ｂを形成するためのイオン照射量が第１実施形態に較べて大きく設定されているので、Ｅｒｒの増大を抑制することができる。
上記したように、イオン照射量は、ダイオードセル２０の動作時における順電圧−損失特性において、第１実施形態に対してリカバリ損失（Ｅｒｒ）を変えないように設定されている。すなわち、ダイオード動作時においてドリフト領域１７に蓄積される総電荷量が所定の値になるように設定されている。これにより第２欠陥層１５ｂを形成するためのイオン照射量が第１実施形態に較べて相対的に増大することになる。この増大した欠陥によって、この半導体装置２００では、面積比ＳＤＩ／Ｓの条件を規定することなく、ＩＧＢＴセル１０からダイオードセル２０への電荷の注入量を抑制することができる。
（変形例２）
第２実施形態における半導体装置２００は、ダイオードセル２０におけるアノード領域２１の不純物濃度を、ＩＧＢＴセル１０におけるベース領域１１に対して一律に高濃度とする形態である。しかしながら、アノード領域２１の全領域に亘ってベース領域１１に較べて高濃度である必要はない。
図７に示すように、第２実施形態の半導体装置２００に対して、アノード領域２１のうち、ＩＧＢＴセル１０に近い側の部分において、その他のアノード領域２１に較べて不純物濃度を低濃度としてもよい。本変形例における半導体装置２１０では、例えば、アノード領域２１のうちＩＧＢＴセル１０に近い側の不純物濃度がＩＧＢＴセル１０におけるベース領域１１と同一とされている。
これによれば、本変形例における半導体装置２１０は、第２実施形態の半導体装置２００に較べて、ダイオード動作時の電荷の絶対量を抑制することができるので、ＩＧＢＴセル１０からダイオードセル２０への電荷の注入量を抑制することができる。
（第３実施形態）
本実施形態では、総電荷量に対してダイオードセル２０に蓄積される電荷量の割合を大きくする例について説明する。
本実施形態における半導体装置３００は面積比ＳＤＩ／Ｓに条件はなく、代わりに、図８に示すように、第１実施形態の半導体装置１００に加えて電荷蓄積層１８を備えている。電荷蓄積層１８は、ドリフト領域１７よりも不純物濃度の高いｎ導電型とされ、ＩＧＢＴセル１０において、第２欠陥層１５ｂよりも第１主面５０ａ側であってベース領域１１に接する位置に形成されている。
電荷蓄積層１８は、ドリフト領域１７よりも高い不純物濃度を有しているので、ベース領域１１−電荷蓄積層１８間の内蔵電位は、ベース領域１１−ドリフト領域１７間の内蔵電位に較べて高くなる。これにより、ＩＧＢＴセル１０からダイオードセル２０への電荷（ホール）の注入量を抑制することができ、ダイオード導通時のドリフト領域１７に蓄積する総電荷量に対するダイオードセル２０に蓄積される電荷量の割合をＩＧＢＴセル１０よりも高くできる。すなわち、ＩＧＢＴセル１０からダイオードセル２０への電荷（ホール）の注入量の抑制によってＥｏｎ＋Ｅｒｒを低減することができる。
（変形例３）
第３実施形態における半導体装置３００は、ＩＧＢＴセル１０にのみ電荷蓄積層１８を備える形態である。これに対して、本変形例における半導体装置３１０は、図９に示すように、ＩＧＢＴセル１０からダイオードセル２０側のドリフト領域１７の一部領域に電荷蓄積層１８が延長された構造とされている。
これによれば、本変形例における半導体装置３１０は、第３実施形態の半導体装置３００に較べて、ダイオード動作時の電荷の絶対量を抑制することができるので、ＩＧＢＴセル１０からダイオードセル２０への電荷の注入量をより抑制することができる。
（第４実施形態）
本実施形態では、第３実施形態同様、総電荷量に対してダイオードセル２０に蓄積される電荷量の割合を大きくする例について説明する。
本実施形態における半導体装置４００は面積比ＳＤＩ／Ｓに条件はなく、代わりに、図１０に示すように、ＩＧＢＴセル１０における第１主面５０ａ側が埋め込みコンタクト構造を成している。
埋め込みコンタクト構造とされた半導体装置４００は、第１実施形態におけるＩＧＢＴセル１０の構造に加えて、トレンチコンタクト１９を有している。トレンチコンタクト１９は、隣り合うトレンチゲート１２の間に配置され、第１主面５０ａから半導体基板５０の厚さ方向に延びて形成された導体であり、例えばタングステンより成る。トレンチコンタクト１９の延びた先端がベースコンタクト領域１６ａに接続されている。トレンチコンタクト１９とトレンチゲート１２との間にエミッタ領域１３が形成されており、ベース領域１１およびベースコンタクト領域１６ａは第１主面５０ａに露出しないようになっている。換言すれば、ベース領域１１およびベースコンタクト領域１６ａは半導体基板５０の内部に埋め込まれた構造をしている。このため、この半導体装置４００におけるエミッタ領域１３は第１実施形態に較べて第１主面５０ａから見て深い位置まで形成されることになる。
これにより、ダイオード導通時のドリフト領域１７に蓄積する総電荷量に対するダイオードセル２０に蓄積される電荷量の割合をＩＧＢＴセル１０よりも高くできる。つまり、第３実施形態と同様に、ＩＧＢＴセル１０からダイオードセル２０への電荷の注入量が第１実施形態に較べて抑制することができ、Ｅｏｎ＋Ｅｒｒを低減することができる。
（変形例４）
第４実施形態における半導体装置４００は、ＩＧＢＴセル１０にのみ埋め込みコンタクト構造を採用する形態である。これに対して、本変形例における半導体装置４１０は、図１１に示すように、ＩＧＢＴセル１０からダイオードセル２０側の一部領域に埋め込みコンタクト構造が延長された構造とされている。
これによれば、本変形例における半導体装置４１０は、第４実施形態の半導体装置４００に較べて、ダイオード動作時の電荷の絶対量を抑制することができるので、ＩＧＢＴセル１０からダイオードセル２０への電荷の注入量をより抑制することができる。
（第５実施形態）
本実施形態では、第３および第４実施形態同様、総電荷量に対してダイオードセル２０に蓄積される電荷量の割合を大きくする例について説明する。
本実施形態における半導体装置５００は面積比ＳＤＩ／Ｓに条件はなく、代わりに、図１２に示すように、ＩＧＢＴセル１０における第１主面５０ａ側に間引き部３０を有している。間引き部３０は、隣り合うトレンチゲート１２の間の領域において、エミッタ領域１３およびベースコンタクト領域１６ａが形成されておらず、ベース領域１１が第１主面５０ａに露出した構造を成している。間引き部３０のベース領域１１の不純物濃度は、間引き部３０を除くベース領域１１よりも低くされている。
これにより、ダイオード導通時のドリフト領域１７に蓄積する総電荷量に対するダイオードセル２０に蓄積される電荷量の割合をＩＧＢＴセル１０よりも高くできる。したがって、ＩＧＢＴセル１０からダイオードセル２０への電荷の注入量が第１実施形態に較べて抑制することができ、Ｅｏｎ＋Ｅｒｒを低減することができる。
（変形例５）
第５実施形態における半導体装置５００は、ＩＧＢＴセル１０にのみ間引き部３０が形成される形態である。これに対して、本変形例の半導体装置５１０は、図１３に示すように、アノード領域２１のうち、ＩＧＢＴセル１０に近い側の部分の不純物濃度が、間引き部３０におけるベース領域１１の不純物濃度と同等にされている。本変形例における半導体装置５１０では、例えば、アノード領域２１のうちＩＧＢＴセル１０に近い側の不純物濃度が間引き部３０におけるベース領域１１と同一とされている。
これによれば、本変形例における半導体装置５１０は、第５実施形態の半導体装置５００に較べて、ダイオード動作時の電荷の絶対量を抑制することができるので、ＩＧＢＴセル１０からダイオードセル２０への電荷の注入量を抑制することができる。
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
第１実施形態およびその変形例では、ダイオードセル２０の形状として長方形あるいは真円を採用する例について説明したが、その形状は任意である。ダイオードセル２０は、面積の関係ＳＤＩ＞Ｓを満たすように形成されていれば良い。
第２〜第５実施形態および変形例２〜５については、種々組み合わせて実施することが可能である。例えば、第２実施形態において説明したように、ダイオードセル２０におけるアノード領域２１を高濃度化しつつ、ＩＧＢＴセル１０には、第３実施形態において説明したような電荷蓄積層１８を形成するようにしても良い。
また、上記した各実施形態においては、第３欠陥層１５ｃを有する構成について説明したが、第３欠陥層１５ｃは必ずしも必要ではなく、ＩＧＢＴセル１０のオン電圧やスイッチング損失、ダイオードセル２０の順電圧やリカバリ損失の要求に応じて適宜形成することができる。言うまでもなく、第３欠陥層１５ｃはＩＧＢＴセル１０およびダイオードセル２０において部分的に形成されていても良い。
なお、第１実施形態と、第２〜第５実施形態とは、ダイオード動作時において蓄積される総電荷量に占める、ＩＧＢＴセル１０とダイオードセル２０の境界近傍の電荷量の割合を小さくする、換言すれば、ダイオードセル２０の電荷量の割合を大きくする、という同一の技術思想に基づく半導体装置の形態である。よって、各実施形態および各変形例において、トレンチゲート１２を有するトレンチゲート型ＲＣ−ＩＧＢＴを例に説明したが、プレーナ型のＲＣ−ＩＧＢＴであっても、同思想に基づいて、各実施形態の態様をプレーナ型ＲＣ−ＩＧＢＴに適用することができる。
１０…ＩＧＢＴセル，１１…ベース領域，１２…トレンチゲート，１３…エミッタ領域，１４…コレクタ領域，１５…格子欠陥層，１６…コンタクト領域，１７…ドリフト領域，２０…ダイオードセル，２１…アノード領域，２２…カソード領域

Claims (13)

  1. 第１主面（５０ａ）およびその裏面の第２主面（５０ｂ）を有する半導体基板（５０）に、
    前記第２主面の表層にコレクタ領域（１４）を有するＩＧＢＴセル（１０）と、前記第２主面の表層にカソード領域（２２）を有するダイオードセル（２０）とが併設され、前記第１主面と前記第２主面との間に電荷の移動経路となるドリフト領域（１７）を備え、
    さらに、前記ダイオードセルにおける前記ドリフト領域に形成され、イオン照射により形成された格子欠陥層（１５）である第１欠陥層（１５ａ）と、
    前記第１欠陥層と同時に形成され、前記第１欠陥層が前記ダイオードセルから前記ＩＧＢＴセル側に延長するように張り出して形成された第２欠陥層（１５ｂ）と、を備える半導体装置であって、
    前記ドリフト領域において、
    前記ＩＧＢＴセルと前記ダイオードセルとの、前記第１主面に直交する界面（Ｂ）と、
    前記コレクタ領域と前記カソード領域との境界であって、前記コレクタ領域の前記ドリフト領域の界面に沿う境界線を通り、前記第１主面と角度４５度で交わる平面（Ｃ）と、により囲まれる領域を境界領域として定義するとき、
    前記ダイオードセルは、
    前記ドリフト領域における第１主面側の表面のうち、前記境界領域が占める面積Ｓと、前記ダイオードセルが占める面積ＳＤＩと、がＳＤＩ＞Ｓの関係を満たすように形成されることを特徴とする半導体装置。
  2. 前記ダイオードセルは、ＳＤＩ＜５Ｓを満たすように形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記ダイオードセルは、前記第１主面を正面視したとき、真円状に形成されることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 第１主面（５０ａ）およびその裏面の第２主面（５０ｂ）を有する半導体基板（５０）に、
    前記第２主面の表層にコレクタ領域（１４）を有するＩＧＢＴセル（１０）と、前記第２主面の表層にカソード領域（２２）を有するダイオードセル（２０）とが併設され、前記第１主面と前記第２主面との間に電荷の移動経路となるドリフト領域（１７）を備え、
    さらに、前記ダイオードセルにおける前記ドリフト領域に形成され、イオン照射により形成された格子欠陥層（１５）である第１欠陥層（１５ａ）と、
    前記第１欠陥層と同時に形成され、前記第１欠陥層が前記ダイオードセルから前記ＩＧＢＴセル側に延長するように張り出して形成された第２欠陥層（１５ｂ）と、を備える半導体装置であって、
    前記ＩＧＢＴセルおよび前記ダイオードセルは、前記ダイオードセルの動作時において、前記ＩＧＢＴセルの動作時に比較して、前記ドリフト領域を流れる電流密度が高くなるように形成され、
    前記格子欠陥層を形成するためのイオン照射の量は、前記ダイオードセルの動作時における順電圧−損失特性に基づいて、前記ドリフト領域に蓄積される総電荷量が予め規定された所定の量となるように決定され、
    前記ＩＧＢＴセルは前記第１主面の表層に形成されるベース領域（１１）を有するとともに、前記ダイオードセルは前記第１主面の表層に形成されるアノード領域（２１）を有し、
    前記ベース領域の不純物濃度は、予め規定された前記ＩＧＢＴセルの動作にかかる閾値電圧に基づいて決定され、
    前記アノード領域の不純物濃度は、前記ベース領域の不純物濃度よりも高濃度とされ、
    前記アノード領域のうち、前記ＩＧＢＴセルに隣接する領域の不純物濃度が、前記ベース領域の不純物濃度と同一とされることを特徴とする半導体装置。
  5. 第１主面（５０ａ）およびその裏面の第２主面（５０ｂ）を有する半導体基板（５０）に、
    前記第２主面の表層にコレクタ領域（１４）を有するＩＧＢＴセル（１０）と、前記第２主面の表層にカソード領域（２２）を有するダイオードセル（２０）とが併設され、前記第１主面と前記第２主面との間に電荷の移動経路となるドリフト領域（１７）を備え、
    さらに、前記ダイオードセルにおける前記ドリフト領域に形成され、イオン照射により形成された格子欠陥層（１５）である第１欠陥層（１５ａ）と、
    前記第１欠陥層と同時に形成され、前記第１欠陥層が前記ダイオードセルから前記ＩＧＢＴセル側に延長するように張り出して形成された第２欠陥層（１５ｂ）と、を備える半導体装置であって、
    前記ＩＧＢＴセルおよび前記ダイオードセルは、前記ダイオードセルの動作時において、前記ＩＧＢＴセルの動作時に比較して、前記ドリフト領域を流れる電流密度が高くなるように形成され、
    前記格子欠陥層を形成するためのイオン照射の量は、前記ダイオードセルの動作時における順電圧−損失特性に基づいて、前記ドリフト領域に蓄積される総電荷量が予め規定された所定の量となるように決定され、
    前記ＩＧＢＴセルの前記ドリフト領域において、前記第２欠陥層よりも前記第１主面側に、第１導電型の電荷蓄積層（１８）を備え、
    前記電荷蓄積層は、前記ダイオードセルの一部の領域に張り出して形成されることを特徴とする半導体装置。
  6. 第１主面（５０ａ）およびその裏面の第２主面（５０ｂ）を有する半導体基板（５０）に、
    前記第２主面の表層にコレクタ領域（１４）を有するＩＧＢＴセル（１０）と、前記第２主面の表層にカソード領域（２２）を有するダイオードセル（２０）とが併設され、前記第１主面と前記第２主面との間に電荷の移動経路となるドリフト領域（１７）を備え、
    さらに、前記ダイオードセルにおける前記ドリフト領域に形成され、イオン照射により形成された格子欠陥層（１５）である第１欠陥層（１５ａ）と、
    前記第１欠陥層と同時に形成され、前記第１欠陥層が前記ダイオードセルから前記ＩＧＢＴセル側に延長するように張り出して形成された第２欠陥層（１５ｂ）と、を備える半導体装置であって、
    前記ＩＧＢＴセルおよび前記ダイオードセルは、前記ダイオードセルの動作時において、前記ＩＧＢＴセルの動作時に比較して、前記ドリフト領域を流れる電流密度が高くなるように形成され、
    前記格子欠陥層を形成するためのイオン照射の量は、前記ダイオードセルの動作時における順電圧−損失特性に基づいて、前記ドリフト領域に蓄積される総電荷量が予め規定された所定の量となるように決定され、
    前記ＩＧＢＴセルは、前記第１主面の表層に形成されたベース領域（１１）と、前記第１主面に直交して前記半導体基板の深さ方向に延びて形成されたトレンチゲート（１２）と、隣り合う前記トレンチゲートの間であって前記第１主面から深さ方向に延びて形成されたトレンチコンタクト（１９）と、を有し、
    前記ＩＧＢＴセルにおいて、前記コレクタ領域との間で電流の経路となるエミッタ領域（１３）が、前記トレンチゲートと前記トレンチコンタクトとの間に形成されることにより、前記ベース領域が前記第１主面に露出しないようにされた埋め込みコンタクト構造を成し、
    前記ダイオードセルは、前記第１主面の表層に、前記カソード領域との間で電流の経路となるアノード領域（２１）を有し、
    前記ダイオードセルのうち前記ＩＧＢＴセルに隣接する一部の領域が前記埋め込みコンタクト構造を成すことにより、前記埋め込みコンタクト構造とされた前記アノード領域が前記第１主面に露出しないことを特徴とする半導体装置。
  7. 第１主面（５０ａ）およびその裏面の第２主面（５０ｂ）を有する半導体基板（５０）に、
    前記第２主面の表層にコレクタ領域（１４）を有するＩＧＢＴセル（１０）と、前記第２主面の表層にカソード領域（２２）を有するダイオードセル（２０）とが併設され、前記第１主面と前記第２主面との間に電荷の移動経路となるドリフト領域（１７）を備え、
    さらに、前記ダイオードセルにおける前記ドリフト領域に形成され、イオン照射により形成された格子欠陥層（１５）である第１欠陥層（１５ａ）と、
    前記第１欠陥層と同時に形成され、前記第１欠陥層が前記ダイオードセルから前記ＩＧＢＴセル側に延長するように張り出して形成された第２欠陥層（１５ｂ）と、を備える半導体装置であって、
    前記ＩＧＢＴセルおよび前記ダイオードセルは、前記ダイオードセルの動作時において、前記ＩＧＢＴセルの動作時に比較して、前記ドリフト領域を流れる電流密度が高くなるように形成され、
    前記格子欠陥層を形成するためのイオン照射の量は、前記ダイオードセルの動作時における順電圧−損失特性に基づいて、前記ドリフト領域に蓄積される総電荷量が予め規定された所定の量となるように決定され、
    前記ＩＧＢＴセルは間引き部（３０）を有し、
    前記間引き部は、前記コレクタ領域との間で電流の経路となるエミッタ領域（１３）を有さず、且つ、前記間引き部における前記第１主面の表層に形成されたベース領域（１１）の不純物濃度が、前記間引き部を除く前記ベース領域の不純物濃度より低濃度とされ、
    前記ダイオードセルにおいて前記カソード領域との間で電流の経路となるアノード領域（２１）のうち、前記ＩＧＢＴセルに隣接する領域の不純物濃度が、前記間引き部における前記ベース領域の不純物濃度と同一とされることを特徴とする半導体装置。
  8. 前記ＩＧＢＴセルは、前記第１主面の表層に形成されたベース領域（１１）と、前記第１主面に直交して前記半導体基板の深さ方向に延びて形成されたトレンチゲート（１２）と、隣り合う前記トレンチゲートの間であって前記第１主面から深さ方向に延びて形成されたトレンチコンタクト（１９）と、を有し、
    前記ＩＧＢＴセルにおいて、前記コレクタ領域との間で電流の経路となるエミッタ領域（１３）が、前記トレンチゲートと前記トレンチコンタクトとの間に形成されることにより、前記ベース領域が前記第１主面に露出しないようにされた埋め込みコンタクト構造を成すことを特徴とする請求項７に記載の半導体装置。
  9. 前記ダイオードセルは、前記第１主面の表層に、前記カソード領域との間で電流の経路となるアノード領域（２１）を有し、
    前記ダイオードセルのうち前記ＩＧＢＴセルに隣接する一部の領域が前記埋め込みコンタクト構造を成すことにより、前記埋め込みコンタクト構造とされた前記アノード領域が前記第１主面に露出しないことを特徴とする請求項８に記載の半導体装置。
  10. 前記ＩＧＢＴセルの前記ドリフト領域において、前記第２欠陥層よりも前記第１主面側に、第１導電型の電荷蓄積層（１８）を備えることを特徴とする請求項６〜９のいずれか１項に記載の半導体装置。
  11. 前記電荷蓄積層は、前記ダイオードセルの一部の領域に張り出して形成されることを特徴とする請求項１０に記載の半導体装置。
  12. 前記ＩＧＢＴセルは前記第１主面の表層に形成されるベース領域（１１）を有するとともに、前記ダイオードセルは前記第１主面の表層に形成されるアノード領域（２１）を有し、
    前記ベース領域の不純物濃度は、予め規定された前記ＩＧＢＴセルの動作にかかる閾値電圧に基づいて決定され、
    前記アノード領域の不純物濃度は、前記ベース領域の不純物濃度よりも高濃度とされることを特徴とする請求項５〜１１のいずれか１項に記載の半導体装置。
  13. 前記アノード領域のうち、前記ＩＧＢＴセルに隣接する領域の不純物濃度が、前記ベース領域の不純物濃度と同一とされることを特徴とする請求項１２に記載の半導体装置。
JP2015163924A 2015-08-21 2015-08-21 半導体装置 Active JP6384425B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015163924A JP6384425B2 (ja) 2015-08-21 2015-08-21 半導体装置
CN201680038146.2A CN107710409B (zh) 2015-08-21 2016-07-22 半导体装置
PCT/JP2016/071515 WO2017033636A1 (ja) 2015-08-21 2016-07-22 半導体装置
US15/570,834 US10256234B2 (en) 2015-08-21 2016-07-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015163924A JP6384425B2 (ja) 2015-08-21 2015-08-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2017041601A JP2017041601A (ja) 2017-02-23
JP6384425B2 true JP6384425B2 (ja) 2018-09-05

Family

ID=58101097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015163924A Active JP6384425B2 (ja) 2015-08-21 2015-08-21 半導体装置

Country Status (4)

Country Link
US (1) US10256234B2 (ja)
JP (1) JP6384425B2 (ja)
CN (1) CN107710409B (ja)
WO (1) WO2017033636A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP7056031B2 (ja) * 2017-04-03 2022-04-19 富士電機株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
CN110140199B (zh) * 2017-07-14 2022-07-05 富士电机株式会社 半导体装置
CN110546767B (zh) * 2017-11-15 2022-07-29 富士电机株式会社 半导体装置
WO2019111572A1 (ja) 2017-12-06 2019-06-13 富士電機株式会社 半導体装置
JP7001104B2 (ja) 2017-12-14 2022-01-19 富士電機株式会社 半導体装置
JP7124339B2 (ja) 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JP6958740B2 (ja) 2018-08-14 2021-11-02 富士電機株式会社 半導体装置および製造方法
CN109686787B (zh) * 2018-11-20 2020-12-29 电子科技大学 一种利用二极管钳位的具有载流子存储层的igbt器件
JP7346889B2 (ja) 2019-04-16 2023-09-20 富士電機株式会社 半導体装置
CN114144890B (zh) * 2020-02-12 2026-04-24 富士电机株式会社 半导体装置及其制造方法
JP7447995B2 (ja) * 2020-05-01 2024-03-12 富士電機株式会社 半導体装置
JP7384287B2 (ja) * 2020-06-09 2023-11-21 富士電機株式会社 半導体装置
JP7494745B2 (ja) * 2021-01-26 2024-06-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
US12080553B2 (en) 2021-05-13 2024-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
JP7848459B2 (ja) * 2021-10-15 2026-04-21 富士電機株式会社 解析方法、プログラムおよび半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2008192737A (ja) 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP5320679B2 (ja) 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP2010147381A (ja) * 2008-12-22 2010-07-01 Denso Corp 半導体装置の製造方法
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
CN102044543B (zh) * 2010-11-22 2013-04-24 株洲南车时代电气股份有限公司 一种单片集成igbt和frd的半导体器件
JP5937413B2 (ja) 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5811861B2 (ja) 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法
JP2013197122A (ja) 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
JP6078961B2 (ja) 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP2013201360A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体装置
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN107710409A (zh) 2018-02-16
US20180151557A1 (en) 2018-05-31
WO2017033636A1 (ja) 2017-03-02
US10256234B2 (en) 2019-04-09
CN107710409B (zh) 2021-04-20
JP2017041601A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6384425B2 (ja) 半導体装置
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
CN106133889B (zh) 半导体装置
JP5103830B2 (ja) 絶縁ゲート型半導体装置
TWI528552B (zh) 絕緣閘雙極電晶體元件及其製備方法
KR101256377B1 (ko) 전력용 반도체장치
CN109314143B (zh) 半导体装置
JP6641983B2 (ja) 半導体装置
US20180158915A1 (en) Semiconductor device
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
JP6763727B2 (ja) スイッチング装置とその製造方法
CN105830217A (zh) 半导体装置
JP2009076642A (ja) 半導体装置
TWI536559B (zh) 電荷庫igbt頂端結構及製備方法
CN105074931B (zh) 利用沟槽栅电极的绝缘栅双极性晶体管
CN105122458A (zh) 半导体装置及其制造方法
JP2020177973A (ja) 半導体装置
JP5920383B2 (ja) 半導体装置を製造する方法及び半導体装置
JP2020031155A (ja) 半導体装置
JP2017195224A (ja) スイッチング素子
CN111886680B (zh) 碳化硅半导体装置及其制造方法
CN104838503A (zh) 半导体装置
JP6869791B2 (ja) 半導体スイッチング素子及びその製造方法
JP5473398B2 (ja) 半導体装置およびその製造方法
JP6173987B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R151 Written notification of patent or utility model registration

Ref document number: 6384425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250