Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6433202B2 - Plasma processing apparatus and SOI wafer processing method using the apparatus - Google Patents
[go: Go Back, main page]

JP6433202B2 - Plasma processing apparatus and SOI wafer processing method using the apparatus - Google Patents

Plasma processing apparatus and SOI wafer processing method using the apparatus Download PDF

Info

Publication number
JP6433202B2
JP6433202B2 JP2014176601A JP2014176601A JP6433202B2 JP 6433202 B2 JP6433202 B2 JP 6433202B2 JP 2014176601 A JP2014176601 A JP 2014176601A JP 2014176601 A JP2014176601 A JP 2014176601A JP 6433202 B2 JP6433202 B2 JP 6433202B2
Authority
JP
Japan
Prior art keywords
electrode
plasma
state
unit
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014176601A
Other languages
Japanese (ja)
Other versions
JP2016051611A (en
Inventor
泰久 佐野
泰久 佐野
弘泰 武居
弘泰 武居
賢 栗生
賢 栗生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Osaka NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Priority to JP2014176601A priority Critical patent/JP6433202B2/en
Publication of JP2016051611A publication Critical patent/JP2016051611A/en
Application granted granted Critical
Publication of JP6433202B2 publication Critical patent/JP6433202B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、被処理物表面をプラズマによって処理するためのプラズマ処理装置に係わり、更に詳しくは空間的及び時間的にプラズマ分布を制御して被処理物表面に対する実効的プラズマ作用時間を局所的に制御可能なプラズマ処理装置に関するものである。   The present invention relates to a plasma processing apparatus for processing the surface of an object to be processed with plasma. More specifically, the plasma distribution is controlled spatially and temporally to effectively reduce the effective plasma action time on the surface of the object to be processed. The present invention relates to a controllable plasma processing apparatus.

半導体製造工程においては、一対の電極間に基板を載置し、電極間に反応ガスを供給した状態で高周波電力を印加することにより、電極間に供給された反応ガスをイオン種、ラジカル種等に分解してプラズマを発生させ、このプラズマを用いて、電極間に載置された基板に対して、エッチング、薄膜形成、表面改質等の表面処理を行う平行平板型のプラズマ処理装置が広く用いられている。しかし、これらの平行平板型のプラズマ処理装置には、大面積のウエハを一度に処理できるものの、プラズマの空間分布を制御する機能はなく、数値制御加工に適用できるものではない。   In a semiconductor manufacturing process, a substrate is placed between a pair of electrodes, and a high-frequency power is applied in a state where a reactive gas is supplied between the electrodes. There is a wide range of parallel plate type plasma processing equipment that generates plasma by decomposing the substrate and uses this plasma to perform surface treatments such as etching, thin film formation, and surface modification on the substrate placed between the electrodes. It is used. However, although these parallel plate type plasma processing apparatuses can process a large-area wafer at a time, they do not have a function of controlling the spatial distribution of plasma and cannot be applied to numerical control processing.

近年、低消費電力、高速動作が可能な半導体デバイス開発のため、Silicon-on-insulator (SOI)ウエハが用いられている。SOIウエハ表面のSi薄膜層の膜厚にバラつきがあると、素子のしきい値電圧のバラつきに影響を及ぼしてしまうため、ナノオーダーで膜厚の均一なSi薄膜層を作製することが求められている。特許文献1に示されたプラズマCVM(Chemical Vaporization Machining)を始め、Si薄膜層の膜厚均一化に有効な加工法が現在までにいくつか開発されてきたが、試料表面を走査させる手法を用いるため、近年のウエハ大面積化に伴い加工時間が非常に長くなってしまうといった問題があった。この問題を解決するためには、領域ごとに加工量を高精度に制御することができ、かつ大面積のウエハを短時間で処理できることが要求される。   In recent years, silicon-on-insulator (SOI) wafers have been used for developing semiconductor devices capable of low power consumption and high-speed operation. If the film thickness of the Si thin film layer on the surface of the SOI wafer varies, it will affect the variation of the threshold voltage of the element, and therefore it is required to produce a Si thin film layer with a uniform thickness on the nano order. ing. Several processing methods effective for uniformizing the thickness of the Si thin film layer have been developed, including the plasma CVM (Chemical Vaporization Machining) disclosed in Patent Document 1, but a method of scanning the sample surface is used. Therefore, there has been a problem that the processing time becomes very long with the recent increase in the wafer area. In order to solve this problem, it is required that the amount of processing can be controlled with high accuracy for each region and a large-area wafer can be processed in a short time.

そこで、本発明者は、特許文献2に記載されるように、平面又は平面に近い曲面からなる被処理物の表面に対して、複数の単位電極を密集させて構成した実質的に電極面が平面である集合型電極を所定のギャップを設けて配置し、該ギャップにプロセスガスを供給するとともに、前記集合型電極に高周波電源から高周波電圧を印加して前記ギャップでプラズマを発生させて被処理物表面を処理するにあたり、前記集合型電極として、高周波電源に接続する共通の導電性ベース板に、各単位電極を電気的に接続状態で且つ該導電性ベース板に対して直交方向に変位可能に設けるとともに、制御装置で駆動されたアクチュエータ(ソレノイド)によって各単位電極が個別に規準位置と後退位置とをとる構造を採用し、前記単位電極が規準位置をとるときその先端でプラズマが発生し、後退位置をとるときプラズマが消滅することにより、プラズマの面内分布を制御するプラズマ処理装置を提案した。ここで、前記ギャップに挿入した薄い板状の誘電体窓によって、被処理物側と前記集合型電極側を区画し、被処理物側には該被処理物の表面と誘電体窓の間にプロセスガス供給空間を形成している。   Therefore, as described in Patent Document 2, the present inventor has a substantially electrode surface constituted by a plurality of unit electrodes densely arranged on the surface of a workpiece to be processed which is a flat surface or a curved surface close to a flat surface. A planar collective electrode is arranged with a predetermined gap, a process gas is supplied to the gap, and a high frequency voltage is applied to the collective electrode from a high frequency power source to generate plasma in the gap to be processed. When processing the surface of the object, each unit electrode can be displaced in a direction orthogonal to the conductive base plate while being electrically connected to the common conductive base plate connected to the high-frequency power source as the collective electrode. And adopting a structure in which each unit electrode individually takes a reference position and a retracted position by an actuator (solenoid) driven by a control device, and the unit electrode takes a reference position. The tip plasma is generated in, by plasma is extinguished when taking retracted position, has proposed a plasma processing apparatus for controlling the in-plane distribution of the plasma time. Here, the workpiece side and the collective electrode side are partitioned by a thin plate-like dielectric window inserted into the gap, and the workpiece side has a surface between the surface of the workpiece and the dielectric window. A process gas supply space is formed.

特許文献2に記載されたプラズマ処理装置を用い、被処理物を酸素プラズマ中で処理して表面を所定深さに酸化させ、その酸化膜をフッ化水素酸で除去することにより加工する犠牲酸化法によって、SOIウエハ表面のSi薄膜層の膜厚均一化加工を行ったところ、膜厚のばらつきをP−V値4.5nmから1.1nmに改善することに成功したが、解決すべきいくつかの問題点を抱えていた。例えば、プラズマの制御にはソレノイドコイルを用いて電極を上下し、電界強度を弱めることにより制御を行っていたが、電極サイズが上部のアクチュエータなどのサイズに制限されてしまうため、加工分解能の向上に限界があること、機械的な摺動によって電極の動作に不安定性が生じること、電極上部のソレノイドコイル等の機構とプラズマ発生領域を遮蔽するため、誘電体板が必要となり、電極試料間距離が広がるため、酸化速度が低下することなどが挙げられる。   A sacrificial oxidation process using a plasma processing apparatus described in Patent Document 2 by processing an object to be processed in oxygen plasma to oxidize the surface to a predetermined depth and removing the oxide film with hydrofluoric acid. When the film thickness uniformity of the Si thin film layer on the surface of the SOI wafer was performed by the above method, the film thickness variation was successfully improved from a PV value of 4.5 nm to 1.1 nm. I had such problems. For example, plasma was controlled by moving the electrodes up and down using a solenoid coil and weakening the electric field strength, but the electrode size is limited to the size of the upper actuator, etc., so the processing resolution is improved In order to shield the mechanism of the electrode such as the solenoid coil and the plasma generation area, a dielectric plate is required, and the distance between the electrode samples is limited. As a result, the oxidation rate decreases.

一方、特許文献3には、下部電極上に被エッチング基板を載置し、上部電極に高周波電力を印加してエッチングするドライエッチング装置において、前記下部電極を複数ブロックに絶縁分割し、各ブロックにそれぞれインピーダンスを接続して接地し、該インピーダンスを個々に制御し、前記下部電極上に載置した被エッチング基板のエッチング速度を選択的に相違させるように構成したアノードカップル型のドライエッチング装置が記載されている。   On the other hand, in Patent Document 3, in a dry etching apparatus in which a substrate to be etched is placed on a lower electrode and high frequency power is applied to the upper electrode for etching, the lower electrode is insulated and divided into a plurality of blocks. An anode-coupled dry etching apparatus configured to connect each impedance and ground, individually control the impedance, and selectively vary the etching rate of a substrate to be etched placed on the lower electrode. Has been.

また、特許文献4には、平行状として対向配置された一対の平板電極と、これら平板電極のうちの一方側に接続される高周波電源とを具備してなる平行平板型ドライエッチング装置であって、高周波電源が接続される側の平板電極は、その平面方向に沿って分割され、かつ、相互間が電気的に絶縁された複数の電力印加部から構成され、表面には被エッチング基板を載置したものであり、これら電力印加部のそれぞれは高周波電源に対して各別に接続されたカソードカップル型の平行平板型ドライエッチング装置が開示されている。そして、電力印加部のそれぞれに対して印加される高周波電源からの高周波電力を調整することにより、各電力印加部における電力密度、すなわち、電力印加部のそれぞれ及びこれらと対向配置された平板電極(上部電極)との間におけるプラズマ密度を局部ごとに制御することできる。しかし、特許文献4の電極を小電極に分割するだけでは、各小電極の境界付近で高周波の重畳により過大あるいは過小な電界が生じ、均一なプラズマを生成させるには不充分である。そこで、特許文献5には、隣接する各小電極に印加する高周波電圧の位相のずれが120〜240度の範囲になるように調整する点が開示されている。   Patent Document 4 discloses a parallel plate type dry etching apparatus comprising a pair of flat plate electrodes arranged in parallel and facing each other, and a high frequency power source connected to one side of these flat plate electrodes. The flat plate electrode on the side to which the high-frequency power source is connected is composed of a plurality of power application sections that are divided along the plane direction and are electrically insulated from each other, and the substrate to be etched is mounted on the surface. There is disclosed a cathode-coupled parallel plate type dry etching apparatus in which each of these power application units is separately connected to a high-frequency power source. And by adjusting the high frequency power from the high frequency power supply applied to each of the power application units, the power density in each power application unit, that is, each of the power application units and the plate electrode ( The plasma density with the upper electrode) can be controlled locally. However, simply dividing the electrode of Patent Document 4 into small electrodes is not sufficient for generating uniform plasma by generating an excessive or small electric field due to the superposition of high frequency near the boundary of each small electrode. Therefore, Patent Document 5 discloses that adjustment is performed so that the phase shift of the high-frequency voltage applied to each adjacent small electrode is in the range of 120 to 240 degrees.

しかし、特許文献3に記載のドライエッチング装置は、不均一なエッチングを想定しているものの、絶縁分割するブロック数は10インチφの面積であれば数十ブロックに分割するのが限界であると記載され、プラズマの空間制御性に乏しく、精密な数値制御加工には適用できない。また、特許文献4,5に記載のドライエッチング装置は、いずれもプラズマの面内均一性を向上させるために電極を分割し、個々の電極へ印加する高周波電力を調整するというものである。また、特許文献3,4では、被処理物を分割電極の表面に配置しているので、分割電極によるプラズマの制御作用は被処理物を介することになり、空間分解能は低くなるという欠点を有している。その上、特許文献3〜5に記載された分割電極によるプラズマ制御技術は、局所的なプラズマの発生、消滅を制御するものではない。   However, although the dry etching apparatus described in Patent Document 3 assumes non-uniform etching, if the number of blocks for insulation division is 10 inches φ, the limit is to divide into several tens of blocks. It is described and has poor plasma spatial controllability and cannot be applied to precise numerical control processing. The dry etching apparatuses described in Patent Documents 4 and 5 both divide the electrodes in order to improve the in-plane uniformity of the plasma, and adjust the high-frequency power applied to each electrode. In Patent Documents 3 and 4, since the object to be processed is arranged on the surface of the divided electrode, the plasma control action by the divided electrode is via the object to be processed, and there is a disadvantage that the spatial resolution is lowered. doing. In addition, the plasma control technique using divided electrodes described in Patent Documents 3 to 5 does not control the generation and extinction of local plasma.

特許第2962583号公報Japanese Patent No. 2962583 特許第5013332号公報Japanese Patent No. 5013332 実開平4−30728号公報Japanese Utility Model Publication No. 4-30728 特開平7−169745号公報JP 7-169745 A 特開2002−313744号公報JP 2002-313744 A

そこで、本発明が前述の状況に鑑み、解決しようとするところは、プラズマ発生用電極として、被処理物面全体にプラズマを発生させることのできる大きさを有し、局所的にプラズマの発生、消滅を明確に制御でき、被処理物の表面に作用するプラズマの面内分布を任意に制御できる汎用的なプラズマ処理装置を提供する点にある。   Therefore, in view of the above situation, the present invention intends to solve the problem that the plasma generation electrode has a size capable of generating plasma over the entire surface of the object to be processed, and the generation of plasma locally. An object of the present invention is to provide a general-purpose plasma processing apparatus that can clearly control extinction and can arbitrarily control the in-plane distribution of plasma acting on the surface of the workpiece.

本発明は、前述の課題解決のために、接地した対向電極側に保持した平面又は平面に近い曲面からなる被処理物の表面に対して、複数の単位電極を密集させて構成した実質的に電極面が平面である集合型電極を所定のギャップを設けて配置し、該ギャップにプロセスガスを供給するとともに、前記集合型電極に高周波電源から高周波電圧を印加して前記ギャップでプラズマを発生させて被処理物表面を処理する平行平板型のプラズマ処理装置であって、前記集合型電極は各単位電極を電気絶縁状態で支持部材に固定したものであり、各単位電極にはそれぞれ独立して作動するスイッチング機構を介して前記高周波電源が接続されており、前記スイッチング機構は、ON状態で前記ギャップでの放電発生に必要なしきい値電圧以上のピーク値を有する高周波電圧を単位電極に印加してプラズマを発生させ、OFF状態で放電維持に必要なしきい値電圧以下のピーク値を有する高周波電圧を単位電極に印加してプラズマを消滅させる機能を備えるベく、一対のMOSFETのソース同士を接続して直列に配し、一方のMOSFETのドレインを前記高周波電源側に接続するとともに、他方のMOSFETのドレインを前記単位電極側に接続し、両MOSFETのゲートとソース間に外部制御信号によって両MOSFETのゲート電圧を同時に制御するスイッチング素子を接続し、該スイッチング素子によるゲート電圧が高い状態が前記ON状態に対応し、ゲート電圧がゼロ又は低い状態が前記OFF状態に対応するようにし、各単位電極で発生させるプラズマの発生時間を制御することを特徴とするプラズマ処理装置を構成した(請求項1)。 In order to solve the above-mentioned problem, the present invention is substantially constituted by a plurality of unit electrodes being densely arranged on the surface of an object to be processed which is a flat surface held on the grounded counter electrode side or a curved surface close to a flat surface. A collective electrode having a flat electrode surface is arranged with a predetermined gap, and a process gas is supplied to the gap, and a high frequency voltage is applied to the collective electrode from a high frequency power source to generate plasma in the gap. A parallel plate type plasma processing apparatus for processing the surface of a workpiece, wherein the collective electrode is formed by fixing each unit electrode to a support member in an electrically insulated state, and each unit electrode is independent of each other. The high-frequency power source is connected via an operating switching mechanism, and the switching mechanism has a peak value equal to or higher than a threshold voltage necessary for generating a discharge in the gap in the ON state. To by applying a high frequency voltage to the unit electrodes to generate plasma, and a by applying a high frequency voltage having a threshold voltage below the peak value required to discharge maintained in the OFF state to the unit electrode functions to extinguish the plasma vector The sources of a pair of MOSFETs are connected and arranged in series, the drain of one MOSFET is connected to the high frequency power supply side, the drain of the other MOSFET is connected to the unit electrode side, and the gates of both MOSFETs A switching element that simultaneously controls the gate voltage of both MOSFETs by an external control signal is connected between the sources, a state where the gate voltage by the switching element is high corresponds to the ON state, and a state where the gate voltage is zero or low is the OFF state so as to correspond to control the generation time of the plasma to be generated in each of the unit electrodes that the To constitute a plasma processing apparatus characterized (claim 1).

また、本発明は、前述の課題解決のために、接地した対向電極側に保持した平面又は平面に近い曲面からなる被処理物の表面に対して、複数の単位電極を密集させて構成した実質的に電極面が平面である集合型電極を所定のギャップを設けて配置し、該ギャップにプロセスガスを供給するとともに、前記集合型電極に高周波電源から高周波電圧を印加して前記ギャップでプラズマを発生させて被処理物表面を処理する平行平板型のプラズマ処理装置であって、前記集合型電極は各単位電極を電気絶縁状態で支持部材に固定したものであり、各単位電極にはそれぞれ独立して作動するスイッチング機構を介して前記高周波電源が接続されており、前記スイッチング機構は、ON状態で前記ギャップでの放電発生に必要なしきい値電圧以上のピーク値を有する高周波電圧を単位電極に印加してプラズマを発生させ、OFF状態で放電維持に必要なしきい値電圧以下のピーク値を有する高周波電圧を単位電極に印加してプラズマを消滅させる機能を備えるベく、複数対のMOSFETを直列に接続し、各対のMOSFETのソース同士を接続して直列に配するとともに、異なる対のMOSFETのドレイン同士を接続し、前記高周波電源側の対のMOSFETのドレインを前記高周波電源に接続するとともに、前記単位電極側の対のMOSFETのドレインを前記単位電極に接続し、各MOSFETのゲートとソース間に外部制御信号によって各MOSFETのゲート電圧を同時に制御するスイッチング素子を接続し、該スイッチング素子によるゲート電圧が高い状態が前記ON状態に対応し、ゲート電圧がゼロ又は低い状態が前記OFF状態に対応し、ゲート電圧がゼロ又は低い状態が前記OFF状態に対応するようにし、各単位電極で発生させるプラズマの発生時間を制御することを特徴とするプラズマ処理装置を構成した(請求項)。 Further, in order to solve the above-mentioned problem , the present invention has a substantial configuration in which a plurality of unit electrodes are densely arranged on the surface of an object to be processed which is a flat surface held on the grounded counter electrode side or a curved surface close to a flat surface. A collective electrode having a flat electrode surface is disposed with a predetermined gap, and a process gas is supplied to the gap, and a high-frequency voltage is applied to the collective electrode from a high-frequency power source to generate plasma in the gap. A parallel plate type plasma processing apparatus for generating and processing a surface of an object to be processed, wherein the collective electrode is formed by fixing each unit electrode to a support member in an electrically insulated state, and each unit electrode is independent of each other. The high-frequency power source is connected through a switching mechanism that operates in the ON state. A function is provided for generating a plasma by applying a high-frequency voltage having a value to a unit electrode, and extinguishing the plasma by applying a high-frequency voltage having a peak value equal to or lower than a threshold voltage necessary for maintaining a discharge in an OFF state to the unit electrode. In addition, a plurality of pairs of MOSFETs are connected in series, the sources of each pair of MOSFETs are connected and arranged in series, the drains of different pairs of MOSFETs are connected, and the high frequency power supply side pair of MOSFETs Switching for connecting the drain to the high-frequency power source and connecting the drain of the pair of MOSFETs on the unit electrode side to the unit electrode, and simultaneously controlling the gate voltage of each MOSFET by an external control signal between the gate and source of each MOSFET A state in which the elements are connected and the gate voltage by the switching element is high corresponds to the ON state. And, characterized in that corresponding to the state the gate voltage is zero or a low state OFF, the gate voltage as a zero or low state corresponding to the OFF state, to control the generation time of the plasma to be generated in each unit electrode to constitute a plasma processing apparatus according to (claim 2).

そして、前記スイッチング素子が前記外部制御信号によって駆動する機械式リレーであることも好ましい(請求項)。 Then, it is also preferable that the switching element is a mechanical relay driven by the external control signal (claim 3).

この場合、前記スイッチング機構は、前記機械式リレーの可動接点がb接点に接続している際にはMOSFETのゲートとソースが短絡し、可動接点がa接点に接続した際にはMOSFETのソース側にカソードを接続したダイオードを介してゲート電源からゲートに電圧を印加するものであることがより好ましい(請求項)。 In this case, the switching mechanism is configured such that when the movable contact of the mechanical relay is connected to the b contact, the gate and the source of the MOSFET are short-circuited, and when the movable contact is connected to the a contact, the source side of the MOSFET and more preferably used to apply a voltage to the gate from the gate power source through a diode connected to the cathode (the claim 4).

また、前記集合型電極の各単位電極は断面円形又は六角形の同一部材で、周囲部を除いて特定の単位電極の周りに6個の単位電極が等距離に位置した稠密配列であり、各単位電極が作る電極面の大きさを被処理物の処理対象表面よりも大きく設定してなることも好ましい(請求項)。 Further, each unit electrode of the collective electrode is the same member having a circular or hexagonal cross section, and is a dense array in which six unit electrodes are located at equal distances around a specific unit electrode excluding the peripheral part. It is also preferable that the size of the electrode surface formed by the unit electrode is set larger than the surface to be processed of the object to be processed (Claim 5 ).

そして、前記プロセスガスの圧力が、0.01〜1MPaである(請求項)。 And the pressure of the said process gas is 0.01-1 Mpa (Claim 6 ).

そして、本発明は、前記請求項1〜何れかに記載のプラズマ処理装置を用い、前記被処理物がSOIウエハであり、予めSOIウエハのSi層全面を計測して除去データを取得し、酸素ガスを不活性ガスで希釈したプロセスガスを用いて、前記除去データに基づいて各単位電極に高周波電圧を印加するスイッチング機構を制御して面内分布を有する酸素プラズマを発生させ、この酸素プラズマで生成した酸素ラジカルをSOIウエハのSi層の表面に作用させて除去部位を酸化させた後、プラズマ処理装置から取り出したSOIウエハをフッ化水素酸で処理して酸化膜を除去することを特徴とするSOIウエハの加工方法を提供するものである(請求項)。 And this invention uses the plasma processing apparatus in any one of the said Claims 1-6 , and the said to-be-processed object is a SOI wafer, measures the Si layer whole surface of a SOI wafer beforehand, acquires removal data, Using a process gas obtained by diluting oxygen gas with an inert gas, an oxygen plasma having an in-plane distribution is generated by controlling a switching mechanism that applies a high frequency voltage to each unit electrode based on the removal data. The oxygen radicals generated in step 1 are allowed to act on the surface of the Si layer of the SOI wafer to oxidize the removed portion, and then the SOI wafer taken out from the plasma processing apparatus is treated with hydrofluoric acid to remove the oxide film. An SOI wafer processing method is provided (claim 7 ).

以上にしてなる本発明のプラズマ処理装置は、本質的に局在化プラズマを発生させることができ、その局在化プラズマの発生場所を被処理物の面内において空間的に制御することができるので、被処理物表面の各部位に対するプラズマ処理時間を任意に制御することができるのである。プラズマ処理時間によって加工量が変化するプロセスに本発明を適用した場合には、被処理物全面の高能率一括形状創成加工が可能になる。そして、ON、OFF制御が難しい高周波電力のスイッチング機構を、一対のMOSFETを組み合わせた簡単なスイッチング回路で実現でき、スイッチング機構のON状態とOFF状態に応じて各単位電極毎にプラズマを発生、消滅するように高周波電圧を実質的に制御することができ、スイッチング回路が簡単になるので、単位電極の更なる高密度化も可能になる。更に、本発明は、数値制御加工を行うことが可能な装置でありながら、XYテーブル等の駆動機構を有する必要がなく、極めてシンプルな構造となる。結果的に装置容積が小さくなり、プロセスに用いる反応ガスの使用量も少なくて済み、低ランニングコストを実現できる。電極の機構、構造が単純になったので、多数の単位電極を集積することが可能になり、商業的に用いられるφ300mm以上の大面積ウエハを加工可能なプラウズマ処理装置を実現することが可能である。それにより、大面積における膜厚均一化加工法の確立が現実的なものとなった。   The plasma processing apparatus of the present invention configured as described above can essentially generate localized plasma, and the location of generation of the localized plasma can be spatially controlled within the surface of the workpiece. Therefore, it is possible to arbitrarily control the plasma processing time for each part on the surface of the workpiece. When the present invention is applied to a process in which the processing amount changes depending on the plasma processing time, high-efficiency batch shape creation processing of the entire surface of the workpiece can be performed. A high-frequency power switching mechanism that is difficult to control on and off can be realized with a simple switching circuit that combines a pair of MOSFETs. Plasma is generated and extinguished for each unit electrode according to the ON and OFF states of the switching mechanism. Thus, the high-frequency voltage can be substantially controlled and the switching circuit is simplified, so that the unit electrode can be further densified. Furthermore, the present invention is an apparatus capable of performing numerical control processing, but does not need to have a drive mechanism such as an XY table, and has a very simple structure. As a result, the volume of the apparatus is reduced, the amount of reaction gas used in the process can be reduced, and a low running cost can be realized. Since the electrode mechanism and structure have been simplified, it is possible to integrate a large number of unit electrodes, and it is possible to realize a plasma processing apparatus capable of processing a large-area wafer of φ300 mm or more, which is used commercially. is there. As a result, the establishment of a uniform film thickness processing method over a large area has become realistic.

本発明のプラズマ処理装置をSOIウエハの加工方法に適用した場合には、サブnm精度でSOIウエハのSi層の厚さばらつきを修正し、また平坦化することができ、Si層の厚さも100nm以下の任意の厚さに加工することができ、次世代の高性能な電子デバイスを作製することができるようになる。   When the plasma processing apparatus of the present invention is applied to an SOI wafer processing method, the thickness variation of the Si layer of the SOI wafer can be corrected and planarized with sub-nm accuracy, and the thickness of the Si layer is also 100 nm. It can be processed to the following arbitrary thickness, and a next-generation high-performance electronic device can be manufactured.

本発明のプラズマ処理装置の概念を示す簡略断面図である。It is a simplified sectional view showing the concept of the plasma processing apparatus of the present invention. 7つの単位電極の配列例を示し、(a)は単位電極の斜視図、(b)は単位電極の平面図である。The example of arrangement | sequence of seven unit electrodes is shown, (a) is a perspective view of a unit electrode, (b) is a top view of a unit electrode. スイッチング機構の回路図である。It is a circuit diagram of a switching mechanism. スイッチング機構における高周波電圧の変化を示し、(a)はON状態での入力電圧と出力電圧の関係のグラフ、(b)はOFF状態での入力電圧と出力電圧の関係のグラフである。The change of the high frequency voltage in a switching mechanism is shown, (a) is a graph of the relationship between the input voltage and output voltage in an ON state, (b) is a graph of the relationship between the input voltage and output voltage in an OFF state. 本発明のプラズマ処理装置と従来のプラズマ処理装置の処理能力の差を示した酸化時間と酸化膜厚の関係のグラフである。It is the graph of the relationship between the oxidation time and the oxide film thickness which showed the difference of the processing capability of the plasma processing apparatus of this invention, and the conventional plasma processing apparatus. 隣接する2つの単位電極を用い、プラズマ発生時間を制御してSi表面を酸化処理した場合の単位電極直下の酸化膜厚を示すグラフである。It is a graph which shows the oxide film thickness just under a unit electrode at the time of oxidizing the Si surface by controlling plasma generation time using two adjacent unit electrodes. 隣接する3つの単位電極を用い、プラズマ発生時間を制御してSi表面を酸化処理した場合の単位電極直下の酸化膜厚を示すグラフである。It is a graph which shows the oxide film thickness just under a unit electrode at the time of oxidizing the Si surface by controlling plasma generation time using three adjacent unit electrodes. 犠牲酸化法によるSOIウエハの数値制御加工の原理を示し、(a)は空間的に均一なプラズマを発生させた場合にSi層が均一な酸化膜厚で酸化される状態を示す断面図、(b)は空間的に制御されたプラズマを発生させた場合にSi層の凸部が選択的に深い酸化膜厚で酸化される状態を示す断面図、(c)は酸化皮膜をフッ化水素酸で処理して除去する様子を示す断面図、(d)はSi層の凸部が選択的に除去され平坦化された状態の断面図である。The principle of the numerical control processing of the SOI wafer by the sacrificial oxidation method is shown, and (a) is a cross-sectional view showing a state where the Si layer is oxidized with a uniform oxide film thickness when a spatially uniform plasma is generated. b) is a cross-sectional view showing a state in which the convex portion of the Si layer is selectively oxidized with a deep oxide film thickness when a spatially controlled plasma is generated, and FIG. Sectional drawing which shows a mode that it removes by processing by (d) is sectional drawing of the state in which the convex part of Si layer was selectively removed and planarized.

次に、添付図面に示した実施形態に基づき、本発明を更に詳細に説明する。図1及び図2は本発明のプラズマ処理装置の概念を示し、図3はスイッチング機構の回路図を示している。先ず、図1に基づいて本発明のプラズマ処理装置の概略を説明する。   Next, the present invention will be described in more detail based on the embodiments shown in the accompanying drawings. 1 and 2 show the concept of the plasma processing apparatus of the present invention, and FIG. 3 shows a circuit diagram of the switching mechanism. First, the outline of the plasma processing apparatus of the present invention will be described with reference to FIG.

本発明のプラズマ処理装置は、プラズマの制御機構をソレノイドコイルによる機械的な制御機構から電気的な制御機構に変更し、電極を固定、かつプラズマ制御機構を簡便化することで誘電体板を取り除き、プラズマ処理速度(酸化速度)の向上を図ったものである。一般的に、高周波電力のスイッチングは、回路素子に寄生容量が存在するため完全に遮断することは難しい。   In the plasma processing apparatus of the present invention, the plasma control mechanism is changed from a mechanical control mechanism using a solenoid coil to an electrical control mechanism, and the dielectric plate is removed by fixing the electrodes and simplifying the plasma control mechanism. The plasma processing speed (oxidation speed) is improved. In general, switching of high-frequency power is difficult to completely cut off because of parasitic capacitance in circuit elements.

本発明のプラズマ処理装置は、接地した対向電極1に対して所定の間隔を隔てて、複数の単位電極3,…を密集させて構成した実質的に電極面が平面である集合型電極2を配置して平行平板型の電極構造とし、前記対向電極1の面にウエハなどの平板状の被処理物4を保持する保持部5を設け、前記集合型電極2と被処理物4の間に設けたギャップ6にプロセスガスを供給し、高周波電源7から電力制御システム8を介してスイッチング機構9で高周波電力を制御して前記各単位電極3,…に高周波電圧を印加し、各単位電極3,…の電極面の近傍でプラズマを発生させる構造である。また、前記スイッチング機構9は、パーソナルコンピュータなどによる制御装置10からの外部制御信号によってON状態とOFF状態に制御する。本実施形態では、前記対向電極1を下部に前記集合型電極2を上部に配置し、平面又は平面に近い曲面からなる前記被処理物4は対向電極1の保持部5に載置したアノードカップル型の構造を有している。   The plasma processing apparatus of the present invention includes a collective electrode 2 having a substantially flat electrode surface, which is configured by closely concentrating a plurality of unit electrodes 3,. A parallel plate type electrode structure is provided, and a holding portion 5 for holding a plate-like workpiece 4 such as a wafer is provided on the surface of the counter electrode 1, and between the collective electrode 2 and the workpiece 4. A process gas is supplied to the gap 6 provided, and a high frequency power is controlled by a switching mechanism 9 from a high frequency power source 7 via a power control system 8 to apply a high frequency voltage to each of the unit electrodes 3. ,... Is generated in the vicinity of the electrode surface. The switching mechanism 9 controls the ON state and the OFF state by an external control signal from the control device 10 such as a personal computer. In the present embodiment, the counter electrode 1 is disposed at the bottom, the collective electrode 2 is disposed at the top, and the workpiece 4 having a flat surface or a curved surface close to a flat surface is placed on the holding portion 5 of the counter electrode 1. Has a mold structure.

更に詳しくは、前記対向電極1は、導電性材料で作成した円板状部材であり、上面の中央部に前記保持部5を前記被処理物4の板厚に相当する深さに凹設し、周囲に環状に絶縁性スペーサー11を気密状態で取付ける凹段部12を形成し、更に外周部から上面に至るガス供給路13とガス排出路14を適数設けている。ここで、前記被処理物4を前記対向電極1の保持部5に確実に保持するには適宜真空チャックなどの吸着手段を使うことが好ましい。また、絶縁性スペーサー11を透光性とし、プラズマ発光を側方から観察できるようにすることも好ましい。   More specifically, the counter electrode 1 is a disk-shaped member made of a conductive material, and the holding portion 5 is recessed at a depth corresponding to the plate thickness of the object 4 to be processed at the center of the upper surface. A concave step portion 12 is formed around the periphery to attach the insulating spacer 11 in an airtight state, and an appropriate number of gas supply passages 13 and gas discharge passages 14 extending from the outer peripheral portion to the upper surface are provided. Here, in order to reliably hold the object to be processed 4 on the holding portion 5 of the counter electrode 1, it is preferable to appropriately use a suction means such as a vacuum chuck. It is also preferable to make the insulating spacer 11 translucent so that plasma emission can be observed from the side.

前記集合型電極2は、絶縁体材料で作成した円板状の支持部材15に各単位電極3,…を電気絶縁状態で固定したものであり、前記絶縁性スペーサー11の上にOリング16を介して気密状態で連結する。前記単位電極3は、図1及び図2に示すように、先端の偏平六角形状の電極部17に棒状の導電部18を一体形成したものであり、前記導電部18を前記支持部材15に上下貫通させて形成した嵌合孔19に嵌挿して固定する。前記支持部材15に多数の単位電極3,…を最密集させて固定した状態で、各単位電極3の電極部17同士は所定の空隙を設けてあり、更に各単位電極3の電極部17により形成される電極面は実質的に平面である。図2には7つの単位電極3,…の配列を示している。そして、前記単位電極3の導電部18にはそれぞれ独立して作動するスイッチング機構9を介して前記高周波電源7が接続されている。ここで、前記単位電極3の電極部17の形状は六角形に限らず、円形、四角形、三角形などで構成することも可能であるが、六角形が最も好ましい。   The collective electrode 2 is obtained by fixing each unit electrode 3 in an electrically insulated state to a disk-shaped support member 15 made of an insulating material, and an O-ring 16 is provided on the insulating spacer 11. And are connected in an airtight state. As shown in FIGS. 1 and 2, the unit electrode 3 is formed by integrally forming a rod-shaped conductive portion 18 on a flat hexagonal electrode portion 17 at the tip, and the conductive portion 18 is vertically mounted on the support member 15. The fitting hole 19 formed by penetrating is fitted and fixed. In a state where a large number of unit electrodes 3 are fixed to the support member 15 in a close-packed manner, a predetermined gap is provided between the electrode portions 17 of each unit electrode 3, and further, the electrode portions 17 of each unit electrode 3 The formed electrode surface is substantially flat. FIG. 2 shows an arrangement of seven unit electrodes 3. The high-frequency power source 7 is connected to the conductive portion 18 of the unit electrode 3 via a switching mechanism 9 that operates independently. Here, the shape of the electrode portion 17 of the unit electrode 3 is not limited to a hexagon, but may be a circle, a rectangle, a triangle, or the like, but a hexagon is most preferable.

次に、図3に基づいて前記スイッチング機構9の回路を説明する。MOSFETはその構造から中にボディダイオードをもち、ドレインからソース方向へ流れる電流を制御することはできても、ソースからドレイン方向へ流れる電流は制御することは不可能である。そのため、1つのMOSFETでは、直流を制御することはできても高周波は制御することができない。そこで、MOSFETを図3のように2つ直列につなぐことで両方向の電流を制御することができ、完全ではないが単位電極3に伝わる高周波電力を制御することができる。   Next, the circuit of the switching mechanism 9 will be described with reference to FIG. The MOSFET has a body diode in its structure, and can control the current flowing from the drain to the source, but cannot control the current flowing from the source to the drain. For this reason, a single MOSFET can control direct current, but cannot control high frequency. Thus, by connecting two MOSFETs in series as shown in FIG. 3, the current in both directions can be controlled, and the high-frequency power transmitted to the unit electrode 3 can be controlled, though not completely.

前記スイッチング機構9は、一対のMOSFET20,21のソース同士を接続して直列に配し、一方のMOSFET20のドレインを前記高周波電源7側に接続するとともに、他方のMOSFET21のドレインを前記単位電極3側に接続し、両MOSFET20,21のゲートとソース間に制御装置10からの外部制御信号によって両MOSFET20,21のゲート電圧を同時に制御するスイッチング素子22を接続し、該スイッチング素子22によるゲート電圧が高い状態が前記ON状態に対応し、ゲート電圧がゼロ又は低い状態が前記OFF状態に対応するのである。本実施形態では、前記スイッチング素子22が前記外部制御信号によって駆動する機械式リレーである。この場合、前記スイッチング機構9は、前記リレー22の可動接点がb接点に接続している際にはMOSFET20,21のゲートとソースが短絡し、可動接点がa接点に接続した際にはMOSFET20,21のソース側にカソードを接続したダイオード23を介してゲート電源24からゲートに電圧を印加するものである。各MOSFETのソース側に挿入した前記ダイオード23は、高周波が隣の単位電極3へ伝わることを防ぐためである。前記スイッチング機構9は、以上の基本回路を前記単位電極3の個数だけ並列に設けたものである。   The switching mechanism 9 connects the sources of a pair of MOSFETs 20 and 21 in series, connects the drain of one MOSFET 20 to the high-frequency power source 7 side, and connects the drain of the other MOSFET 21 to the unit electrode 3 side. And a switching element 22 that simultaneously controls the gate voltages of both MOSFETs 20 and 21 by an external control signal from the control device 10 is connected between the gates and sources of both MOSFETs 20 and 21, and the gate voltage of the switching element 22 is high. The state corresponds to the ON state, and the state where the gate voltage is zero or low corresponds to the OFF state. In the present embodiment, the switching element 22 is a mechanical relay that is driven by the external control signal. In this case, the switching mechanism 9 is configured such that when the movable contact of the relay 22 is connected to the b contact, the gates and sources of the MOSFETs 20 and 21 are short-circuited, and when the movable contact is connected to the a contact, the MOSFET 20, A voltage is applied from the gate power supply 24 to the gate through a diode 23 having a cathode connected to the source side of 21. The diode 23 inserted on the source side of each MOSFET is to prevent high frequency from being transmitted to the adjacent unit electrode 3. The switching mechanism 9 is provided with the above basic circuit in parallel by the number of the unit electrodes 3.

前記スイッチング機構9による高周波電圧のスイッチング特性を図4に示す。測定には対辺間距離14mmの六角形形状となっている7つの単位電極3,…を持つ実験装置を用いた。高周波電源7の周波数は13.56MHz、プロセスガスはHe:O=99:1の混合ガ スを用いた。この装置の電極試料間ギャップ6は200μmとなっている。ON状態では、図4(a)に示すように、問題なく高周波がMOSFETを流れるため、前記スイッチング機構9の入力電圧波形と出力電圧波形は略同じになる。ところが、MOSFETは中に微小な寄生容量を持っているので、MOSFETのゲート電圧がゼロ又は低いOFF状態の時は電気的にはコンデンサとして働くため、多少の電力は伝わってしまう。OFF状態では、図4(b)に示すように、MOSFETを通して電力が伝わってしまっているため、電源側のピーク電圧に対して電極側のピーク電圧は約75%となっている。 The switching characteristics of the high frequency voltage by the switching mechanism 9 are shown in FIG. For the measurement, an experimental apparatus having seven unit electrodes 3,... Having a hexagonal shape with a distance between opposite sides of 14 mm was used. The frequency of the high frequency power source 7 was 13.56 MHz, and the process gas was a mixed gas of He: O 2 = 99: 1. The gap 6 between the electrode samples of this apparatus is 200 μm. In the ON state, as shown in FIG. 4A, since a high frequency flows through the MOSFET without any problem, the input voltage waveform and the output voltage waveform of the switching mechanism 9 are substantially the same. However, since the MOSFET has a very small parasitic capacitance, when the gate voltage of the MOSFET is zero or low, the MOSFET functions electrically as a capacitor, so that some power is transmitted. In the OFF state, as shown in FIG. 4B, since power is transmitted through the MOSFET, the peak voltage on the electrode side is about 75% with respect to the peak voltage on the power source side.

そこで、前記ギャップ6での放電発生に必要なしきい値電圧V以上のピーク値を有する高周波電圧Vinを前記スイッチング機構9に入力するとともに、OFF状態で放電維持に必要なしきい値電圧V以下のピーク値を有する高周波電圧Voutを出力し、単位電極3に印加するようにすれば、ON状態でプラズマを発生させ、OFF状態でプラズマを消滅若しくは発生させないようにすることが可能である。つまり、前記スイッチング機構9によって完全に高周波電力をON/OFFできなくても、OFF状態でプラズマが消滅するような電圧に減衰できれば、実質的にプラズマをON(発生)/OFF(消滅)制御できるのである。 Therefore, it inputs the high-frequency voltage V in having a threshold voltages V 1 or more peak values required for discharge generation in the gap 6 to the switching mechanism 9, the threshold voltage required for sustaining the OFF state V 2 If a high-frequency voltage Vout having the following peak value is output and applied to the unit electrode 3, it is possible to generate plasma in the ON state and not extinguish or generate plasma in the OFF state. . That is, even if the high-frequency power cannot be completely turned on / off by the switching mechanism 9, if the plasma can be attenuated to a voltage at which the plasma is extinguished in the OFF state, the plasma can be substantially on (generated) / off (erased). It is.

つまり、本発明のプラズマ処理装置は、接地した対向電極1側に保持した平面又は平面に近い曲面からなる被処理物4の表面に対して、複数の単位電極3,…を密集させて構成した実質的に電極面が平面である集合型電極2を所定のギャップ6を設けて配置し、該ギャップ6にプロセスガスを供給するとともに、前記集合型電極2に高周波電源7から高周波電圧を印加して前記ギャップ6でプラズマを発生させて被処理物4表面を処理する平行平板型のプラズマ処理装置であって、前記集合型電極2は各単位電極3を電気絶縁状態で支持部材15に固定したものであり、各単位電極3にはそれぞれ独立して作動するスイッチング機構9を介して前記高周波電源7が接続されており、前記スイッチング機構9は、ON状態で前記ギャップ6での放電発生に必要なしきい値電圧以上のピーク値を有する高周波電圧を単位電極3に印加してプラズマを発生させ、OFF状態で放電維持に必要なしきい値電圧以下のピーク値を有する高周波電圧を単位電極3に印加してプラズマを消滅させる機能を有し、各単位電極3で発生させるプラズマの発生時間を制御するものである。   That is, the plasma processing apparatus of the present invention is configured by densely uniting a plurality of unit electrodes 3 with respect to the surface of the workpiece 4 having a flat surface held on the grounded counter electrode 1 side or a curved surface close to the flat surface. A collective electrode 2 having a substantially flat electrode surface is disposed with a predetermined gap 6, a process gas is supplied to the gap 6, and a high frequency voltage is applied to the collective electrode 2 from a high frequency power source 7. A parallel plate type plasma processing apparatus for generating plasma in the gap 6 to process the surface of the workpiece 4, wherein the collective electrode 2 has each unit electrode 3 fixed to a support member 15 in an electrically insulated state. The high frequency power supply 7 is connected to each unit electrode 3 via a switching mechanism 9 that operates independently. The switching mechanism 9 is in the ON state in the gap 6. A high frequency voltage having a peak value equal to or higher than the threshold voltage necessary for generating electricity is applied to the unit electrode 3 to generate plasma, and a high frequency voltage having a peak value equal to or lower than the threshold voltage required for maintaining discharge in the OFF state It has a function of extinguishing plasma when applied to the electrode 3 and controls the generation time of plasma generated at each unit electrode 3.

ここで、前記集合型電極2の各単位電極3は断面円形又は六角形の同一部材で、周囲部を除いて特定の単位電極3の周りに6個の単位電極3,…が等距離に位置した稠密配列であり、各単位電極3が作る電極面の大きさを被処理物4の処理対象表面よりも大きく設定している。前記単位電極3の個数は、処理対象の前記被処理物4の面積と、要求される空間分解能に基づく最小プラズマ領域の面積によって決定される。   Here, each unit electrode 3 of the collective electrode 2 is the same member having a circular or hexagonal cross section, and the six unit electrodes 3,... The size of the electrode surface formed by each unit electrode 3 is set to be larger than the surface to be processed of the object 4 to be processed. The number of unit electrodes 3 is determined by the area of the workpiece 4 to be processed and the area of the minimum plasma region based on the required spatial resolution.

また、本発明では、前記プロセスガスの圧力は、大気圧近傍の0.01〜1MPaである。プロセスガスの圧力が大気圧近傍であると、プラズマ発生領域がより局在化するので、面内位置におけるプラズマの分布を制御し易くなるばかりでなく、高度な真空気密性は要求されないので装置設計も容易になる。また、前記ギャップ6には、プロセスガスをガス供給路13から供給し、ガス排出路14から排気して常に新しいプロセスガスがギャップ6に供給されている。尚、被処理物4の表面を酸化させる目的では、プロセスガスをギャップ空間内に充填してプラズマ処理を行うことも可能である。   In the present invention, the pressure of the process gas is 0.01 to 1 MPa in the vicinity of atmospheric pressure. If the pressure of the process gas is close to atmospheric pressure, the plasma generation region becomes more localized, which not only makes it easier to control the plasma distribution at the in-plane position, but also does not require a high degree of vacuum tightness. Will also be easier. In the gap 6, process gas is supplied from the gas supply path 13 and exhausted from the gas discharge path 14, so that new process gas is always supplied to the gap 6. For the purpose of oxidizing the surface of the workpiece 4, it is also possible to fill the gap space with the process gas and perform plasma treatment.

また、プラズマ処理装置の用途によっては大電力が必要な場合があり、MOSFETがOFF状態の時に出力電圧Voutがしきい値電圧V以下に抑えることができないことも考慮される。その際は、接続するMOSFETの個数を4個、6個と増やす。前述の通り、MOSFETはゲート電圧オフ時にはコンデンサとしての役割を果たすが、コンデンサは直列につないだとき全体の電気容量は低くなる。これを利用し、数多くのMOSFETを直列につなぐことで全体の電気容量を減らし、高周波を大きくカットすることができ大電力にも対応することができる。 Also, depending on the application of the plasma processing apparatus may have high power required, MOSFET output voltage V out when the OFF state is also contemplated that can not be suppressed to below the threshold voltage V 2. In that case, the number of MOSFETs to be connected is increased to four or six. As described above, the MOSFET plays a role as a capacitor when the gate voltage is turned off, but when the capacitor is connected in series, the overall electric capacity becomes low. By utilizing this, by connecting a number of MOSFETs in series, the overall electric capacity can be reduced, the high frequency can be greatly cut, and high power can be handled.

つまり、前記スイッチング機構9は、複数対のMOSFETを直列に接続し、各対のMOSFETのソース同士を接続して直列に配するとともに、異なる対のMOSFETのドレイン同士を接続し、前記高周波電源側の対のMOSFETのドレインを前記高周波電源7に接続するとともに、前記単位電極側の対のMOSFETのドレインを前記単位電極3に接続し、各MOSFETのゲートとソース間に外部制御信号によって各MOSFETのゲート電圧を同時に制御するスイッチング素子22を接続して構成することにより、大電力化に対応できる。この場合も、前記スイッチング素子22によるゲート電圧が高い状態が前記ON状態に対応し、ゲート電圧がゼロ又は低い状態が前記OFF状態に対応する。   That is, the switching mechanism 9 connects a plurality of pairs of MOSFETs in series, connects the sources of each pair of MOSFETs in series and connects the drains of different pairs of MOSFETs, and connects the high-frequency power supply side. The drains of the pair of MOSFETs are connected to the high-frequency power source 7, and the drains of the pair of MOSFETs on the unit electrode side are connected to the unit electrode 3. By connecting and configuring the switching element 22 that simultaneously controls the gate voltage, it is possible to cope with an increase in power. Also in this case, a state where the gate voltage by the switching element 22 is high corresponds to the ON state, and a state where the gate voltage is zero or low corresponds to the OFF state.

本発明のプラズマ処理装置を用いてSiウエハの犠牲酸化実験を行い、その性能を評価した。実験に用いたプラズマ処理装置は、7つの単位電極3を有するプロトタイプの装置である。集合型電極2と試料(Siウエハ)間のギャップ6は200μm、電源周波数は 13.56MHz、単位電極3の電極部17の底面は六角形であり、その対辺の距離は14mmとなっている。プロセスガスはHe:O=99:1の混合ガ スを用い、0.2slmの流量で加工中も流し続け、投入電力は110Wとした。各単位電極3の上部に接続したMOSFETを用いた前記スイッチング機構9のON/OFFを制御することで、各単位電極下でのプラズマの発生を制御した。 The sacrificial oxidation experiment of the Si wafer was performed using the plasma processing apparatus of the present invention, and its performance was evaluated. The plasma processing apparatus used for the experiment is a prototype apparatus having seven unit electrodes 3. The gap 6 between the collective electrode 2 and the sample (Si wafer) is 200 μm, the power supply frequency is 13.56 MHz, the bottom surface of the electrode portion 17 of the unit electrode 3 is hexagonal, and the distance between the opposite sides is 14 mm. The process gas used was a mixed gas of He: O 2 = 99: 1, and kept flowing at a flow rate of 0.2 slm during processing, and the input power was 110 W. By controlling ON / OFF of the switching mechanism 9 using a MOSFET connected to the upper part of each unit electrode 3, the generation of plasma under each unit electrode was controlled.

比較のためにソレノイドコイルによる単位電極を駆動する従来のプラズマ処理装置を用いた。従来のプラズマ処理装置の単位電極の駆動機構以外の電極形状、ギャップ、ガス、印加電力などは、前述の条件と一致させた。図5に酸化時間と酸化膜厚の関係を示す。この結果より、本発明のプラズマ処理装置の酸化速度が格段に向上したことが分かった。   For comparison, a conventional plasma processing apparatus that drives a unit electrode by a solenoid coil was used. The electrode shape, gap, gas, applied power, etc. other than the driving mechanism of the unit electrode of the conventional plasma processing apparatus were matched with the above-mentioned conditions. FIG. 5 shows the relationship between the oxidation time and the oxide film thickness. From this result, it was found that the oxidation rate of the plasma processing apparatus of the present invention was remarkably improved.

次に、隣接する2つの単位電極3,3を用いて、高周波電圧の印加時間を一方の単位電極は100秒間、もう一方の単位電極は600秒間に設定して酸化実験を行い、それぞれの領域の酸化膜厚を測定した。実際には前記2つの単位電極3,3近傍の単位電極も600秒間プラズマを発生させている。その結果を図6に示す。意図した酸化膜厚(点線)と実際に形成された酸化膜の膜厚の差は最大で0.4nmであり、非常に精度良く任意の膜厚の酸化膜を形成することができたといえる。   Next, using two adjacent unit electrodes 3 and 3, an oxidation experiment was performed by setting the application time of the high frequency voltage to 100 seconds for one unit electrode and 600 seconds for the other unit electrode. The oxide film thickness was measured. Actually, the unit electrodes near the two unit electrodes 3 and 3 also generate plasma for 600 seconds. The result is shown in FIG. The difference between the intended oxide film thickness (dotted line) and the actually formed oxide film is 0.4 nm at the maximum, and it can be said that an oxide film having an arbitrary film thickness can be formed with very high accuracy.

次に、直線上に並んで隣接する3つの単位電極3,…を用いて、高周波電圧の印加時間を順に、10秒間、60秒間、600秒間に設定して酸化実験を行い、それぞれの領域の酸化膜厚を測定した。投入電力はプラズマの発生面積の変化に伴い、電力制御システム8により82〜114Wの間で変化させた。その結果を図7に示す。このように、それぞれの単位電極において膜厚制御が可能であることが確認された。   Next, using three adjacent unit electrodes 3 arranged in a straight line, an oxidation experiment was performed by sequentially setting the application time of the high-frequency voltage to 10 seconds, 60 seconds, and 600 seconds. The oxide film thickness was measured. The input power was changed between 82 and 114 W by the power control system 8 with the change of the plasma generation area. The result is shown in FIG. Thus, it was confirmed that the film thickness can be controlled in each unit electrode.

(犠牲酸化法による数値制御加工の原理)
図8にSOIウエハの犠牲酸化法による数値制御加工の原理図を示している。図8(a)は、空間的に均一なプラズマを発生させた場合にSi層25が一様に酸化され、均一な厚さの酸化膜26が形成された状態を示す。図8(b)は、空間的に制御されたプラズマを発生させた場合にSi層25の凸部が選択的に深く酸化され、凸部の位置に酸化膜26の膜厚が厚く形成された状態を示す。図8(c)は、酸化膜26をフッ化水素酸で処理して除去する様子を示している。図8(d)は、Si層25の凸部が選択的に除去され平坦化された状態を示している。プラズマ処理に先立ち、SOIウエハの表面形状及びSi層25の厚さを精度良く測定する必要がある。その形状、膜厚測定結果に基づき、プラズマ処理によって局所的に形成すべき酸化膜の厚さデータを作成し、該データに基づいて前記制御装置10からスイッチング機構9へ制御信号を送るのである。
(Principle of numerical control processing by sacrificial oxidation method)
FIG. 8 shows a principle diagram of numerical control processing by a sacrificial oxidation method of an SOI wafer. FIG. 8A shows a state where the Si layer 25 is uniformly oxidized and an oxide film 26 having a uniform thickness is formed when a spatially uniform plasma is generated. FIG. 8B shows that when a spatially controlled plasma is generated, the convex portion of the Si layer 25 is selectively deeply oxidized, and the oxide film 26 is formed thick at the position of the convex portion. Indicates the state. FIG. 8C shows how the oxide film 26 is removed by treatment with hydrofluoric acid. FIG. 8D shows a state where the convex portions of the Si layer 25 are selectively removed and flattened. Prior to the plasma treatment, it is necessary to accurately measure the surface shape of the SOI wafer and the thickness of the Si layer 25. Based on the shape and film thickness measurement results, the thickness data of the oxide film to be locally formed by plasma processing is created, and a control signal is sent from the control device 10 to the switching mechanism 9 based on the data.

Siの表面に酸素ラジカルが到達すると、Si結晶の表面から徐々に酸素ラジカルと結合して酸化Siが生成し、時間の経過とともに内部まで酸素ラジカルが拡散して行き、酸化Si層が徐々に深くなる。Si表面が酸素プラズマに曝されている時間の経過とともに酸化膜の厚さは厚くなるので、酸素プラズマの発生時間を制御することにより、酸化膜の厚さを制御することができるのである。つまり、被処理物4と電極の一方を固定し、他方をXYテーブルに保持して走査するといったことをしなくても、個別に単位電極3に印加する高周波電力を制御して面内各部のプラズマ発生時間を制御することで、プラズマ発生時間制御による数値制御加工を実現することができる。尚、プラズマ処理効果の度合いをプラズマ発生時間で制御するので、各単位電極3で常に一定条件のプラズマを発生させる必要があるため、各単位電極3に発生させたプラズマに対する投入電力が等しくなるように、投入電力の制御が必要になる。この投入電力の制御は、電力制御システム8で行うのである。   When oxygen radicals reach the surface of Si, they are gradually combined with oxygen radicals from the surface of the Si crystal to form oxidized Si. The oxygen radicals diffuse into the interior over time, and the oxidized Si layer gradually deepens. Become. Since the thickness of the oxide film increases with the passage of time during which the Si surface is exposed to oxygen plasma, the thickness of the oxide film can be controlled by controlling the generation time of the oxygen plasma. That is, it is possible to control the high frequency power applied to the unit electrode 3 individually without fixing one of the workpiece 4 and the electrode and holding the other on the XY table for scanning. By controlling the plasma generation time, it is possible to realize numerical control processing by controlling the plasma generation time. Since the degree of the plasma treatment effect is controlled by the plasma generation time, it is necessary to always generate plasma under a certain condition at each unit electrode 3, so that the input power to the plasma generated at each unit electrode 3 becomes equal. In addition, it is necessary to control the input power. The input power is controlled by the power control system 8.

高性能半導体デバイス用基板として用いられているSOI(Silicon On Insulator)ウエハは、半導体素子の微細化に伴い、より薄くて均一な厚さのSi層が求められている。通常、SOIウエハは、単結晶Si表面を酸化させて酸化Si層を作っておいたウエハと、別の単結晶Siのウエハを重ね合わせて接合した状態で1000℃程度の熱処理で一体化した後、重ねたSiウエハを削って薄膜化する貼合わせ法によって製造されている。ここで、SOIウエハのSi層の厚さと平坦度及び表面粗さは直接電子デバイスの性能に影響を与えるため、高い精度で加工する必要がある。SOI−MOSFETのしきい値電圧には、Si層の膜厚が影響するため、Si層には±5%以下の膜厚均一性が要求され、2018年にはSi層膜厚は10nm以下、つまり膜厚均一性はP−V値で1.0nmを下回ると予想されているが既存の手法でこの均一性を高能率に実現するのは困難である。また、最近は、水素イオン注入剥離法で直接100nm程度のSi層を形成し、その後その表面を研磨して厚さを調整したSOIウエハも提供されている。しかし、何れの方法によっても、機械研磨法では研磨精度に限界があり、またその後に行うエッチングは等方的であるため空間制御性に乏しく、そのためSi層の厚さと平坦度及び表面粗さを、1nmを切る面内均一性で工業的に加工することはできなかった。   An SOI (Silicon On Insulator) wafer used as a substrate for a high-performance semiconductor device is required to have a thinner and uniform Si layer with the miniaturization of semiconductor elements. Usually, an SOI wafer is integrated by a heat treatment of about 1000 ° C. in a state where a wafer in which an oxidized Si layer is formed by oxidizing the surface of a single crystal Si and another single crystal Si wafer are overlapped and bonded. It is manufactured by a laminating method in which the stacked Si wafers are cut into thin films. Here, since the thickness, flatness, and surface roughness of the Si layer of the SOI wafer directly affect the performance of the electronic device, it is necessary to process with high accuracy. Since the film thickness of the Si layer affects the threshold voltage of the SOI-MOSFET, the film thickness uniformity of ± 5% or less is required for the Si layer. In 2018, the film thickness of the Si layer is 10 nm or less. That is, the film thickness uniformity is expected to be less than 1.0 nm in terms of PV value, but it is difficult to achieve this uniformity with high efficiency using existing methods. Recently, an SOI wafer is also provided in which a Si layer having a thickness of about 100 nm is directly formed by a hydrogen ion implantation delamination method, and then its surface is polished to adjust the thickness. However, in any method, the mechanical polishing method has a limit in polishing accuracy, and subsequent etching is isotropic, so that the space controllability is poor. Therefore, the thickness, flatness, and surface roughness of the Si layer are reduced. It could not be industrially processed with in-plane uniformity of less than 1 nm.

既に、本発明者は、OガスをHeガスで希釈した大気圧近傍のプロセスガスを用いて局所プラズマを発生させ、生成した酸素ラジカルでSOIウエハのSi層を所望厚さ分布で酸化した後、酸化部位をフッ化水素酸で溶解して除去することによりnm精度で加工することができる局所プラズマによる数値制御犠牲酸化法を提案している。これによって、Si層の厚さばらつきの修正を行うことで、極めて均一なSi層を有するSOIウエハを作製できることを実証している。本発明のプラズマ処理装置を用いて数値制御犠牲酸化法を実施することで、極めて高能率にSOIウエハのSi層の厚さ均一化が実現できると考えられる。 The inventor has already generated local plasma using a process gas near atmospheric pressure obtained by diluting O 2 gas with He gas, and after oxidizing the Si layer of the SOI wafer with a desired thickness distribution with the generated oxygen radicals. A numerically controlled sacrificial oxidation method using local plasma that can be processed with nanometer accuracy by dissolving and removing the oxidized portion with hydrofluoric acid has been proposed. This demonstrates that an SOI wafer having a very uniform Si layer can be produced by correcting the thickness variation of the Si layer. By performing the numerically controlled sacrificial oxidation method using the plasma processing apparatus of the present invention, it is considered that the thickness of the Si layer of the SOI wafer can be made uniform with extremely high efficiency.

この局所プラズマによる数値制御犠牲酸化法では、従来のプラズマエッチングのようにフッ素系ガスを使用しないので、環境負荷を低減でき、加工コストも低減できる。また、従来のプラズマエッチングでは、SiFなどの揮発性の反応生成物が発生するため、反応生成物によってプロセスガスが汚染されたり、加工装置が腐食されたりする可能性があった。そのため、プロセスガスからの反応生成物の分離除去を行う必要があり、加工プロセスが複雑化するおそれがあった。それに対して、局所プラズマによる数値制御犠牲酸化法では、フッ素系ガスを使わずに、酸素プラズマのみを用いた酸化反応であるので、加工プロセスの簡易化が可能となる。更に、最終的に酸化膜をフッ化水素酸などで除去する加工方法であるので、新しい加工面が露出ため、加工面の汚染を防ぐことができる。 In this numerically controlled sacrificial oxidation method using local plasma, since a fluorine-based gas is not used unlike conventional plasma etching, the environmental load can be reduced and the processing cost can also be reduced. Further, in the conventional plasma etching, since a volatile reaction product such as SiF 4 is generated, there is a possibility that the process gas is contaminated by the reaction product or the processing apparatus is corroded. For this reason, it is necessary to separate and remove the reaction product from the process gas, which may complicate the processing process. On the other hand, the numerically controlled sacrificial oxidation method using local plasma is an oxidation reaction using only oxygen plasma without using a fluorine-based gas, so that the processing process can be simplified. Furthermore, since the processing method finally removes the oxide film with hydrofluoric acid or the like, the new processing surface is exposed, so that contamination of the processing surface can be prevented.

1 対向電極
2 集合型電極
3 単位電極
4 被処理物
5 保持部
6 ギャップ
7 高周波電源
8 電力制御システム
9 スイッチング機構
10 制御装置
11 絶縁性スペーサー
12 凹段部
13 ガス供給路
14 ガス排出路
15 支持部材
16 Oリング
17 電極部
18 導電部
19 嵌合孔
20 MOSFET
21 MOSFET
22 スイッチング素子(リレー)
23 ダイオード
24 ゲート電源
25 Si層
26 酸化膜
放電発生のしきい値電圧
放電維持のしきい値電圧
in 高周波電圧(入力電圧)
out 高周波電圧(出力電圧)
DESCRIPTION OF SYMBOLS 1 Counter electrode 2 Collective electrode 3 Unit electrode 4 To-be-processed object 5 Holding | maintenance part 6 Gap 7 High frequency power supply 8 Power control system 9 Switching mechanism 10 Control apparatus 11 Insulating spacer 12 Recessed step part 13 Gas supply path 14 Gas discharge path 15 Support Member 16 O-ring 17 Electrode part 18 Conductive part 19 Fitting hole 20 MOSFET
21 MOSFET
22 Switching element (relay)
23 Diode 24 Gate power supply 25 Si layer 26 Oxide film V 1 Discharge threshold voltage V 2 Discharge sustain threshold voltage V in High frequency voltage (input voltage)
V out high frequency voltage (output voltage)

Claims (7)

接地した対向電極側に保持した平面又は平面に近い曲面からなる被処理物の表面に対して、複数の単位電極を密集させて構成した実質的に電極面が平面である集合型電極を所定のギャップを設けて配置し、該ギャップにプロセスガスを供給するとともに、前記集合型電極に高周波電源から高周波電圧を印加して前記ギャップでプラズマを発生させて被処理物表面を処理する平行平板型のプラズマ処理装置であって、前記集合型電極は各単位電極を電気絶縁状態で支持部材に固定したものであり、各単位電極にはそれぞれ独立して作動するスイッチング機構を介して前記高周波電源が接続されており、前記スイッチング機構は、ON状態で前記ギャップでの放電発生に必要なしきい値電圧以上のピーク値を有する高周波電圧を単位電極に印加してプラズマを発生させ、OFF状態で放電維持に必要なしきい値電圧以下のピーク値を有する高周波電圧を単位電極に印加してプラズマを消滅させる機能を備えるベく、一対のMOSFETのソース同士を接続して直列に配し、一方のMOSFETのドレインを前記高周波電源側に接続するとともに、他方のMOSFETのドレインを前記単位電極側に接続し、両MOSFETのゲートとソース間に外部制御信号によって両MOSFETのゲート電圧を同時に制御するスイッチング素子を接続し、該スイッチング素子によるゲート電圧が高い状態が前記ON状態に対応し、ゲート電圧がゼロ又は低い状態が前記OFF状態に対応するようにし、各単位電極で発生させるプラズマの発生時間を制御することを特徴とするプラズマ処理装置。 A collective electrode having a substantially flat electrode surface formed by concentrating a plurality of unit electrodes on a surface of an object to be processed, which is a flat surface held near the grounded counter electrode or a curved surface close to a flat surface, A parallel plate type in which a gap is provided, a process gas is supplied to the gap, and a high frequency voltage is applied to the collective electrode from a high frequency power source to generate plasma in the gap to process the surface of the workpiece. In the plasma processing apparatus, the collective electrode is configured such that each unit electrode is fixed to a support member in an electrically insulated state, and the high frequency power supply is connected to each unit electrode via a switching mechanism that operates independently. The switching mechanism applies a high-frequency voltage having a peak value equal to or higher than a threshold voltage necessary for generating a discharge in the gap to the unit electrode in the ON state. To generate a plasma, and connect vector comprising a by applying a high frequency voltage having a threshold voltage below the peak value required to discharge maintained in the OFF state to the unit electrode functions to extinguish the plasma, the sources of the pair of MOSFET The drains of one MOSFET are connected to the high-frequency power supply side, the drain of the other MOSFET is connected to the unit electrode side, and both MOSFETs are connected to each other by an external control signal between the gate and source of both MOSFETs. A switching element that simultaneously controls the gate voltage is connected, a state in which the gate voltage by the switching element is high corresponds to the ON state, and a state in which the gate voltage is zero or low corresponds to the OFF state. A plasma processing apparatus for controlling a generation time of plasma to be generated. 接地した対向電極側に保持した平面又は平面に近い曲面からなる被処理物の表面に対して、複数の単位電極を密集させて構成した実質的に電極面が平面である集合型電極を所定のギャップを設けて配置し、該ギャップにプロセスガスを供給するとともに、前記集合型電極に高周波電源から高周波電圧を印加して前記ギャップでプラズマを発生させて被処理物表面を処理する平行平板型のプラズマ処理装置であって、前記集合型電極は各単位電極を電気絶縁状態で支持部材に固定したものであり、各単位電極にはそれぞれ独立して作動するスイッチング機構を介して前記高周波電源が接続されており、前記スイッチング機構は、ON状態で前記ギャップでの放電発生に必要なしきい値電圧以上のピーク値を有する高周波電圧を単位電極に印加してプラズマを発生させ、OFF状態で放電維持に必要なしきい値電圧以下のピーク値を有する高周波電圧を単位電極に印加してプラズマを消滅させる機能を備えるベく、複数対のMOSFETを直列に接続し、各対のMOSFETのソース同士を接続して直列に配するとともに、異なる対のMOSFETのドレイン同士を接続し、前記高周波電源側の対のMOSFETのドレインを前記高周波電源に接続するとともに、前記単位電極側の対のMOSFETのドレインを前記単位電極に接続し、各MOSFETのゲートとソース間に外部制御信号によって各MOSFETのゲート電圧を同時に制御するスイッチング素子を接続し、該スイッチング素子によるゲート電圧が高い状態が前記ON状態に対応し、ゲート電圧がゼロ又は低い状態が前記OFF状態に対応するようにし、各単位電極で発生させるプラズマの発生時間を制御することを特徴とするプラズマ処理装置。 A collective electrode having a substantially flat electrode surface formed by concentrating a plurality of unit electrodes on a surface of an object to be processed, which is a flat surface held near the grounded counter electrode or a curved surface close to a flat surface, A parallel plate type in which a gap is provided, a process gas is supplied to the gap, and a high frequency voltage is applied to the collective electrode from a high frequency power source to generate plasma in the gap to process the surface of the workpiece. In the plasma processing apparatus, the collective electrode is configured such that each unit electrode is fixed to a support member in an electrically insulated state, and the high frequency power supply is connected to each unit electrode via a switching mechanism that operates independently. The switching mechanism applies a high-frequency voltage having a peak value equal to or higher than a threshold voltage necessary for generating a discharge in the gap to the unit electrode in the ON state. To generate a plasma, and connect vector comprising a by applying a high frequency voltage having a threshold voltage below the peak value required to discharge maintained in the OFF state to the unit electrode functions to extinguish the plasma, a plurality of pairs of MOSFET in series The sources of each pair of MOSFETs are connected and arranged in series, the drains of different pairs of MOSFETs are connected together, the drains of the pair of MOSFETs on the high frequency power supply side are connected to the high frequency power supply, and the unit The drain of the pair of MOSFETs on the electrode side is connected to the unit electrode, and a switching element that simultaneously controls the gate voltage of each MOSFET by an external control signal is connected between the gate and source of each MOSFET, and the gate voltage by the switching element is The high state corresponds to the ON state, and the gate voltage is zero or low. Plasma processing apparatus so as to correspond to the FF state, and controlling the time of occurrence of plasma generated in each of the unit electrodes. 前記スイッチング素子が前記外部制御信号によって駆動する機械式リレーである請求項1又は2記載のプラズマ処理装置。 The plasma processing apparatus of the mechanical claim 1 or 2, wherein a relay in which the switching element is driven by the external control signal. 前記スイッチング機構は、前記機械式リレーの可動接点がb接点に接続している際にはMOSFETのゲートとソースが短絡し、可動接点がa接点に接続した際にはMOSFETのソース側にカソードを接続したダイオードを介してゲート電源からゲートに電圧を印加するものである請求項記載のプラズマ処理装置。 The switching mechanism is configured such that when the movable contact of the mechanical relay is connected to the b contact, the gate and the source of the MOSFET are short-circuited, and when the movable contact is connected to the a contact, the cathode is connected to the source side of the MOSFET. 4. The plasma processing apparatus according to claim 3 , wherein a voltage is applied to the gate from a gate power supply via a connected diode. 前記集合型電極の各単位電極は断面円形又は六角形の同一部材で、周囲部を除いて特定の単位電極の周りに6個の単位電極が等距離に位置した稠密配列であり、各単位電極が作る電極面の大きさを被処理物の処理対象表面よりも大きく設定してなる請求項1〜何れか1項に記載のプラズマ処理装置。 Each unit electrode of the collective electrode is the same member having a circular or hexagonal cross section, and is a dense array in which six unit electrodes are located at equal distances around a specific unit electrode except for the peripheral part. The plasma processing apparatus according to any one of claims 1 to 4, wherein a size of an electrode surface formed by the substrate is set larger than a surface to be processed of a workpiece. 前記プロセスガスの圧力が、0.01〜1MPaである請求項1〜何れか1項に記載のプラズマ処理装置。 The pressure of the process gas, the plasma processing apparatus according to claim 1 to 5 any one is 0.01 to 1 MPa. 前記請求項1〜何れかに記載のプラズマ処理装置を用い、前記被処理物がSOIウエハであり、予めSOIウエハのSi層全面を計測して除去データを取得し、酸素ガスを不活性ガスで希釈したプロセスガスを用いて、前記除去データに基づいて各単位電極に高周波電圧を印加するスイッチング機構を制御して面内分布を有する酸素プラズマを発生させ、この酸素プラズマで生成した酸素ラジカルをSOIウエハのSi層の表面に作用させて除去部位を酸化させた後、プラズマ処理装置から取り出したSOIウエハをフッ化水素酸で処理して酸化膜を除去することを特徴とするSOIウエハの加工方法。 The plasma processing apparatus according to any one of claims 1 to 6 , wherein the object to be processed is an SOI wafer, the removal data is obtained by measuring the entire Si layer of the SOI wafer in advance, and oxygen gas is converted into an inert gas. Based on the removal data, a switching mechanism for applying a high frequency voltage to each unit electrode is controlled based on the removal data to generate an oxygen plasma having an in-plane distribution, and oxygen radicals generated by the oxygen plasma are generated. Processing of an SOI wafer characterized in that the removed portion is oxidized by acting on the surface of the Si layer of the SOI wafer, and then the SOI wafer taken out from the plasma processing apparatus is treated with hydrofluoric acid to remove the oxide film. Method.
JP2014176601A 2014-08-29 2014-08-29 Plasma processing apparatus and SOI wafer processing method using the apparatus Active JP6433202B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014176601A JP6433202B2 (en) 2014-08-29 2014-08-29 Plasma processing apparatus and SOI wafer processing method using the apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014176601A JP6433202B2 (en) 2014-08-29 2014-08-29 Plasma processing apparatus and SOI wafer processing method using the apparatus

Publications (2)

Publication Number Publication Date
JP2016051611A JP2016051611A (en) 2016-04-11
JP6433202B2 true JP6433202B2 (en) 2018-12-05

Family

ID=55658976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014176601A Active JP6433202B2 (en) 2014-08-29 2014-08-29 Plasma processing apparatus and SOI wafer processing method using the apparatus

Country Status (1)

Country Link
JP (1) JP6433202B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7221115B2 (en) * 2019-04-03 2023-02-13 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
KR102498302B1 (en) * 2020-11-11 2023-02-10 주식회사 다원시스 Atmosphere type plasma treatment apparatus and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3133174B2 (en) * 1992-10-09 2001-02-05 株式会社半導体エネルギー研究所 Plasma processing apparatus and plasma processing method
JPH07169745A (en) * 1993-12-16 1995-07-04 Sharp Corp Parallel plate type dry etching system
JP3071657B2 (en) * 1995-02-23 2000-07-31 三洋電機株式会社 Thin film forming apparatus and thin film forming method
JP2003059909A (en) * 2001-08-17 2003-02-28 Sekisui Chem Co Ltd Discharge plasma processing apparatus and processing method using the same
JP4332894B2 (en) * 2003-10-02 2009-09-16 セイコーエプソン株式会社 Surface treatment apparatus and surface treatment method
IES20050301A2 (en) * 2005-05-11 2006-11-15 Univ Dublin City Plasma source
JP5013332B2 (en) * 2007-08-10 2012-08-29 国立大学法人大阪大学 Plasma processing equipment
JP2011060737A (en) * 2009-09-14 2011-03-24 Tohoku Ricoh Co Ltd Reforming device, post-treatment apparatus, and picture forming apparatus
JP2013098177A (en) * 2011-10-31 2013-05-20 Semes Co Ltd Substrate processing device and impedance matching method

Also Published As

Publication number Publication date
JP2016051611A (en) 2016-04-11

Similar Documents

Publication Publication Date Title
JP5960384B2 (en) Electrostatic chuck substrate and electrostatic chuck
CN102683148B (en) Plasma processing apparatus
US9082720B2 (en) Semiconductor device manufacturing method
US11798788B2 (en) Hollow cathode, an apparatus including a hollow cathode for manufacturing a semiconductor device, and a method of manufacturing a semiconductor device using a hollow cathode
JP2007250967A (en) Plasma processing apparatus and method and focus ring
KR101898079B1 (en) Plasma processing apparatus
US9548214B2 (en) Plasma etching method of modulating high frequency bias power to processing target object
JP5602282B2 (en) Plasma processing apparatus and focus ring and focus ring component
CN102184830A (en) Plasma processing apparatus and plasma processing method
JP2014096500A (en) Plasma etching method and plasma etching device
JP6433202B2 (en) Plasma processing apparatus and SOI wafer processing method using the apparatus
JP5313375B2 (en) Plasma processing apparatus and focus ring and focus ring component
JP4146773B2 (en) Plasma processing method and apparatus
CN100424832C (en) Apparatus and method for plasma etching
JP5013332B2 (en) Plasma processing equipment
JPWO2013027584A1 (en) Vacuum processing apparatus and vacuum processing method
JP2004247443A (en) Processing method of semiconductor wafer
WO2020189004A1 (en) Substrate processing device substrate processing method, and semiconductor manufacturing method
JP2016195151A (en) Plasma processing apparatus and plasma processing method
JP6267989B2 (en) Plasma processing method and capacitively coupled plasma processing apparatus
KR101894598B1 (en) Plasma processing apparatus
JP2016195020A (en) Plasma processing apparatus and plasma processing method
KR101000089B1 (en) Plasma ion implanter
JP2004335637A (en) Etching method and etching apparatus
JP2004296953A (en) Dry etching apparatus and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181106

R150 Certificate of patent or registration of utility model

Ref document number: 6433202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250