Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6560117B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6560117B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6560117B2
JP6560117B2 JP2015253628A JP2015253628A JP6560117B2 JP 6560117 B2 JP6560117 B2 JP 6560117B2 JP 2015253628 A JP2015253628 A JP 2015253628A JP 2015253628 A JP2015253628 A JP 2015253628A JP 6560117 B2 JP6560117 B2 JP 6560117B2
Authority
JP
Japan
Prior art keywords
layer
type
film
region
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015253628A
Other languages
English (en)
Other versions
JP2017117996A (ja
Inventor
中山　達峰
達峰 中山
宮本　広信
広信 宮本
岡本　康宏
康宏 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015253628A priority Critical patent/JP6560117B2/ja
Priority to US15/363,386 priority patent/US10134908B2/en
Priority to CN201611153469.4A priority patent/CN106920833B/zh
Publication of JP2017117996A publication Critical patent/JP2017117996A/ja
Application granted granted Critical
Publication of JP6560117B2 publication Critical patent/JP6560117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/94—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Description

本発明は、半導体装置に関し、例えば、窒化物半導体を用いた半導体装置に好適に利用できるものである。
近年、シリコン（Ｓｉ）よりも大きなバンドギャップを有するＩＩＩ−Ｖ族の化合物、例えば、窒化ガリウム（ＧａＮ）を用いた半導体装置が注目されている。また、半導体素子は、ｐ型不純物領域やｎ型不純物領域を有する。例えば、ｎ型のＭＩＳＦＥＴは、チャネル領域となるｐ型不純物領域の両側に、ｎ型不純物領域よりなるソース、ドレイン領域を有する。ｎ型のＭＩＳＦＥＴは、このようなｎ型−ｐ型−ｎ型の不純物領域よりなる構成部（ｎｐｎ構成部）を有する。
このようなｎ型またはｐ型の不純物領域を形成する場合、Ｓｉ基板を用いる場合には、イオン注入法により容易に形成することができる。しかしながら、ＧａＮ基板やエピタキシャル成長させたＧａＮ層に、ｐ型の不純物領域をイオン注入法で形成することは困難である。
このため、例えば、特許文献１（特開２０１１−２１０７８０号公報）においては、有機金属化学気相成長法や分子線結晶成長法により成長させた、ｐ型不純物をドープしたｐ−ＧａＮ層に、Ｓｉイオンを注入し、ｎ+−ＧａＮ領域を形成することで、ｎｐｎ構成部を形成している。
特開２０１１−２１０７８０号公報
本発明者は、上記のような窒化物半導体を用いた半導体装置の研究開発に従事しており、その特性向上について、鋭意検討している。例えば、ＩＩＩ−Ｖ族の化合物の層、例えば、ＧａＮ層中にｎ型−ｐ型の不純物領域（ｎｐ構成部）を形成することは、シリコン基板を用いた場合のように容易ではない。前述の特許文献１に記載のような工程を用いることも可能であるが、形成された各領域の特性については、充分なものではない。このように、窒化物半導体を用いた半導体装置（特に、ｎｐ構成部）やその製造方法について更なる改善の余地があることが判明した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願において開示される一実施の形態に示される半導体装置は、基板上に形成され、ｎ型半導体領域とｐ型半導体領域とを有する窒化物半導体層、を有する半導体装置であって、窒化物半導体層は、ｐ型不純物とｎ型不純物とを有し、窒化物半導体層中の、ｐ型不純物の濃度は、ｎ型不純物の濃度より高い。
本願において開示される一実施の形態に示される半導体装置の製造方法は、（ａ）基板上に、ｐ型不純物とｎ型不純物とを有する窒化物半導体層を形成する工程、（ｂ）窒化物半導体層の第１領域に水素を導入する工程、を有し、（ｂ）工程により、第１領域がｎ型半導体領域となる。
本願において開示される以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。
本願において開示される以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。
実施の形態１の半導体装置の構成を示す断面図である。 コドープ層の構成およびコドープ層の形成工程を模式的に示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図３に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図４に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図５に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図６に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図７に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図８に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図９に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図１０に続く製造工程を示す断面図である。 実施の形態２の半導体装置の構成を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図であって、図１３に続く製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図であって、図１４に続く製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図であって、図１５に続く製造工程を示す断面図である。 実施の形態３の半導体装置の構成を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図であって、図１８に続く製造工程を示す断面図である。 実施の形態３の半導体装置の他の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図であって、図１９に続く製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図であって、図２１に続く製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図であって、図２２に続く製造工程を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。
また、断面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
［構造説明］
図１は、本実施の形態の半導体装置の構成を示す断面図である。図１等に示す本実施の形態の半導体装置（半導体素子）は、窒化物半導体を用いたＭＩＳ（Metal Insulator Semiconductor）型の電界効果トランジスタ（FET；Field Effect Transistor）である。
本実施の形態の半導体装置においては、基板Ｓ上に、核生成層ＮＵＣおよびバッファ層ＢＵが順に形成されている。
核生成層ＮＵＣは、窒化物半導体層からなる。バッファ層ＢＵは、窒化物半導体に対し深い準位を形成する不純物を添加した１層もしくは複数層の窒化物半導体層からなる。ここでは、複数層の窒化物半導体層からなる超格子構造体（超格子層ともいう）を用いている。
そして、バッファ層ＢＵ上には、コドープ層ＣＤが形成されている。コドープ層ＣＤは、窒化物半導体に対しｐ型となる不純物およびｎ型となる不純物を有する窒化物半導体層からなる。コドープ層ＣＤは、例えば、ｐ型不純物であるＭｇと、ｎ型不純物であるＳｉとを含有するＧａＮ層である。
そして、コドープ層ＣＤは、ｐ型半導体領域ＣＤｐと、ｎ型半導体領域ＣＤｎとを有する。このように、ｐ型半導体領域となるＣＤｐと、ｎ型半導体領域となるＣＤｎが、同一層内（同一面内）に形成されている（図２の下図参照）。ｐ型半導体領域となるのは、ホールがキャリアの主となる領域をいい、ｎ型半導体領域となるとは、電子がキャリアの主となる領域をいう。半導体領域の極性（ｐ型かｎ型か）は、例えば、ＳＣＭ（Scanning Capacitance Microscopy、走査型静電容量顕微鏡法）により、キャリア濃度（電子濃度、ホール濃度）は、例えば、ＳＭＭ（Scanning Microwave Microscope、走査型マイクロ波顕微鏡法）により測定することができる。
図２は、コドープ層の構成およびコドープ層の形成工程を模式的に示す断面図である。図２の上図に示すように、コドープ層ＣＤは、例えば、ｐ型不純物であるＭｇと、ｎ型不純物であるＳｉとを有する。例えば、ｐ型不純物であるＭｇと、ｎ型不純物であるＳｉとをドープしながら窒化物半導体層（例えば、ＧａＮ層）をエピタキシャル成長させることで、ｐ型不純物であるＭｇと、ｎ型不純物であるＳｉとを含有する窒化物半導体層（例えば、ＧａＮ層）を形成することができる。
ここで、コドープ層ＣＤは、ｎ型不純物であるＳｉよりｐ型不純物であるＭｇを多く含有している。別の言い方をすれば、コドープ層ＣＤ中のｐ型不純物（ここでは、Ｍｇ）の濃度は、ｎ型不純物（ここでは、Ｓｉ）の濃度より、高い。さらに、別の言い方をすれば、コドープ層ＣＤ中のｐ型不純物（ここでは、Ｍｇ）の含有量（添加量）は、ｎ型不純物（ここでは、Ｓｉ）の含有量より、多い（Ｍｇリッチ）。なお、不純物の濃度や含有量は、例えば、不純物元素の単位体積当たりの個数で表すことができる。
このため、コドープ層ＣＤ中のｎ型不純物（ここでは、Ｓｉ）に起因するキャリア（電子）は、ｐ型不純物（ここでは、Ｍｇ）に起因するキャリア（ホール）と相殺され、コドープ層ＣＤは、ｐ型半導体領域（ＣＤｐ）となる。
そして、図２の下図に示すように、このコドープ層ＣＤのうち、ｎ型半導体領域の形成領域（形成予定領域）に、水素（Ｈ）を導入することにより、Ｍｇを不活性化することができる。図２の下図中の破線で囲んだＭｇは、不活性化したＭｇを示す。Ｍｇを不活性化することにより、ｐ型不純物（ここでは、Ｍｇ）に起因するキャリア（ホール）濃度が低く、例えば、ゼロとなる。このため、水素（Ｈ）が導入された領域は、コドープ層ＣＤ中のｎ型不純物（ここでは、Ｓｉ）に起因するキャリア（電子）が支配的となり、ｎ型半導体領域ＣＤｎとなる。一方、水素（Ｈ）が導入されない領域は、ｐ型半導体領域ＣＤｐのままとなる。水素（Ｈ）の導入方法に制限はないが、後述するように、イオン注入法や固相拡散法を用いることができる。
このように、コドープ層ＣＤに水素（Ｈ）を導入することで、同一層内にｐ型半導体領域ＣＤｐとｎ型半導体領域ＣＤｎとを形成することができる。
ここで、コドープ層ＣＤの構成についてまとめておく。
水素（Ｈ）の導入前のコドープ層ＣＤは、ｐ型不純物（ここでは、Ｍｇ）とｎ型不純物（ここでは、Ｓｉ）とを有する。ｐ型不純物（ここでは、Ｍｇ）とｎ型不純物（ここでは、Ｓｉ）とは、コドープ層ＣＤ中にほぼ均一に含有されている。そして、コドープ層ＣＤ中の、ｐ型不純物（ここでは、Ｍｇ）の濃度は、ｎ型不純物（ここでは、Ｓｉ）の濃度より高い（大きい）。また、これらの不純物は、活性化されている。
コドープ層ＣＤ中のｐ型不純物（ここでは、Ｍｇ）やｎ型不純物（ここでは、Ｓｉ）の均一性およびその濃度は、水素（Ｈ）の導入後においても、変化しない。ｐ型不純物（ここでは、Ｍｇ）の活性化率が異なるにすぎない。
よって、ここでは、水素（Ｈ）の導入の前後に関わらず、ｐ型不純物（ここでは、Ｍｇ）およびｎ型不純物（ここでは、Ｓｉ）を含有しているコドープ層を“ＣＤ”として示す。このため、水素（Ｈ）の導入前のコドープ層ＣＤは、ｐ型不純物（ここでは、Ｍｇ）とｎ型不純物（ここでは、Ｓｉ）とを有する単層であり、水素（Ｈ）の導入後のコドープ層ＣＤは、ｐ型半導体領域ＣＤｐとｎ型半導体領域ＣＤｎとを有する層となる（図２参照）。
このように、水素（Ｈ）の導入後のコドープ層ＣＤは、ｐ型半導体領域ＣＤｐとｎ型半導体領域ＣＤｎとを有する。前述したように、半導体領域の極性（ｐ型かｎ型か）は、例えば、ＳＣＭにより判定することができる。また、コドープ層ＣＤは、電子濃度が高い領域と、ホール濃度が高い領域とを有する。電子濃度が高い領域が、ｎ型半導体領域ＣＤｎと対応し、ホール濃度が高い領域が、ｐ型半導体領域ＣＤｐと対応する。キャリア濃度（電子濃度、ホール濃度）は、例えば、ＳＭＭにより測定することができる。
また、水素（Ｈ）の導入後のコドープ層ＣＤは、水素（Ｈ）を含有する領域と、水素（Ｈ）を含有しない領域とを有する。別の言い方をすれば、コドープ層ＣＤは、水素（Ｈ）濃度の高い領域と、水素（Ｈ）濃度の低い領域とを有する。この水素（Ｈ）を含有する領域または水素（Ｈ）濃度の高い領域が、ｎ型半導体領域ＣＤｎと対応し、水素（Ｈ）を含有しない領域または水素（Ｈ）濃度の低い領域が、ｐ型半導体領域ＣＤｐと対応する。よって、ｎ型半導体領域ＣＤｎの水素濃度は、ｐ型半導体領域ＣＤｐの水素濃度より高い。また、別の言い方をすれば、ｎ型半導体領域ＣＤｎの活性化したｎ型不純物（ここでは、Ｓｉ）の濃度は、ｐ型半導体領域ＣＤｐの活性化したｐ型不純物（ここでは、Ｍｇ）の濃度より低い（小さい）。
また、水素（Ｈ）の導入後のコドープ層ＣＤは、不活性化された状態のｐ型不純物（ここでは、Ｍｇ）を含有する領域と、活性化された状態のｐ型不純物（ここでは、Ｍｇ）を含有する領域とを有する。この不活性化された状態のｐ型不純物（ここでは、Ｍｇ）を含有する領域が、ｎ型半導体領域ＣＤｎと対応し、活性化された状態のｐ型不純物（ここでは、Ｍｇ）を含有する領域が、ｐ型半導体領域ＣＤｐと対応する。なお、コドープ層ＣＤ中のｎ型不純物（ここでは、Ｓｉ）は、活性化された状態で、コドープ層ＣＤ中に、ほぼ均一に存在する。
そして、図１に示すように、本実施の形態のＭＩＳＦＥＴは、上記コドープ層ＣＤ上に、ゲート絶縁膜ＧＩを介して形成されたゲート電極ＧＥを有している。また、ゲート電極ＧＥの両側のコドープ層ＣＤの上方に形成されたソース電極ＳＥおよびドレイン電極ＤＥを有している。コドープ層ＣＤのうち、ｐ型半導体領域ＣＤｐが、チャネル領域となる。このｐ型半導体領域ＣＤｐの両側のｎ型半導体領域ＣＤｎ上にそれぞれ、ソース電極ＳＥおよびドレイン電極ＤＥが形成されている。なお、ここでは、ｎ型半導体領域ＣＤｎとソース電極ＳＥとの間には、接続抵抗の低減のため、コンタクト層（不純物層）ＣＬが形成されている。また、ｎ型半導体領域ＣＤｎとドレイン電極ＤＥとの間にも、接続抵抗の低減のため、コンタクト層ＣＬが形成されている。コンタクト層ＣＬは、例えば、高濃度に不純物を含有する窒化物半導体層よりなる。また、ゲート電極ＧＥは、層間絶縁膜ＩＬにより覆われている。この層間絶縁膜ＩＬ中のコンタクトホール中に、上記ソース電極ＳＥとドレイン電極ＤＥが形成されている。
次いで、図２を参照しながら、コドープ層ＣＤのうち、ｐ型半導体領域の形成領域に、水素（Ｈ）を導入する方法について説明する。水素（Ｈ）を導入する方法、即ち、一部の領域のみにおいて、Ｍｇを不活性化する方法については、例えば、以下の固相拡散法とイオン注入法とを例示することができる。
１）固相拡散法
例えば、ｎ型半導体領域ＣＤｎの形成領域上に、水素を含有する膜を形成する。次いで、熱処理を施すことにより、水素を含有する膜からコドープ層ＣＤに水素（Ｈ）を導入する。この水素（Ｈ）の導入により、活性化されていたｐ型不純物（ここでは、Ｍｇ）が不活性化し、ｎ型半導体領域ＣＤｎとなる。
２）イオン注入法
例えば、ｎ型半導体領域ＣＤｎの形成領域上に開口部を有するマスク膜を形成する。次いで、このマスク膜をマスクとして、コドープ層ＣＤに水素（Ｈ）をイオン注入（イオン打ち込み）し、熱処理を施すことにより、コドープ層ＣＤのｐ型不純物（ここでは、Ｍｇ）を不活性化する。これにより、水素（Ｈ）をイオン注入した領域が、ｎ型半導体領域ＣＤｎとなる。
なお、上記１）、２）の方法については、以下の製法説明の欄において具体的に説明する。
［製法説明］
次いで、図３〜図１１を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図３〜図１１は、本実施の形態の半導体装置の製造工程を示す断面図である。
図３に示すように、基板Ｓ上に、核生成層ＮＵＣおよびバッファ層ＢＵを順次形成する。基板Ｓとして、例えば、（１１１）面が露出しているシリコン（Ｓｉ）からなる半導体基板を用い、その上部に、核生成層ＮＵＣとして、例えば、窒化アルミニウム（ＡｌＮ）層を、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法などを用いて、２００ｎｍ程度の膜厚で、エピタキシャル成長させる。
なお、基板Ｓとしては、上記シリコンの他、ＳｉＣやサファイアなどからなる基板を用いてもよい。また、ＧａＮからなる基板を用いてもよく、この場合、核生成層ＮＵＣを省略してもよい。なお、通常、核生成層ＮＵＣおよびこの核生成層ＮＵＣ以降の窒化物半導体層（ＩＩＩ−Ｖ族の化合物半導体層）は、すべてＩＩＩ族元素面成長（即ち、本件の場合、ガリウム面成長あるいはアルミ面成長）で形成する。
次いで、核生成層ＮＵＣ上に、バッファ層ＢＵとして、窒化ガリウム（ＧａＮ）層と窒化アルミニウム（ＡｌＮ）層との積層膜（ＡｌＮ／ＧａＮ膜）を、繰り返し積層した超格子構造体を形成する。例えば、２０ｎｍ程度の膜厚の窒化ガリウム（ＧａＮ）層と、５ｎｍ程度の膜厚の窒化アルミニウム（ＡｌＮ）層とを、交互に有機金属気相成長法などを用いてエピタキシャル成長させる。例えば、上記積層膜を４０層形成する。この超格子構造体上に、バッファ層ＢＵの一部として、例えば、ＡｌＧａＮ層を、有機金属気相成長法などを用いてエピタキシャル成長させてもよい。ＡｌＧａＮ層の膜厚は、例えば、１μｍ程度である。なお、バッファ層ＢＵの膜構成や各膜の膜厚は適宜調整可能である。例えば、超格子構造体を含まない単層膜をバッファ層ＢＵとして用いてもよい。さらに、使用する基板Ｓの種類や、作成する素子の用途に応じて省略することも可能である。
バッファ層ＢＵの構成材料としては、ＧａＮ、ＡｌＮ、ＩｎＮおよびこれらの混晶を用いることができる。例えば、上記積層膜（ＡｌＮ／ＧａＮ膜）の他、ＡｌＧａＮ／ＧａＮ膜を繰り返し積層した超格子構造体や、これにＡｌＧａＮ層やＩｎＡｌＮ層などを組み合わせて、またはＡｌＧａＮ層やＩｎＡｌＮ層などを単層で用いることができる。また、バッファ層ＢＵの構成膜に適宜不純物を添加してもよい。不純物としてはたとえば、Ｆｅなどの遷移金属や、Ｃ、Ｍｇ、Ｂｅなどを用いることができる。
次いで、図４に示すように、バッファ層ＢＵ上に、コドープ層ＣＤを形成する。まず、ｐ型不純物およびｎ型不純物をドープ（導入）しながら、窒化物半導体層を形成する。例えば、ｐ型不純物（ここでは、Ｍｇ）およびｎ型不純物（ここでは、Ｓｉ）を含有するＧａＮ層を、例えば、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy、有機金属気相成長）法を用いて成長させる。例えば、キャリアガスと原料ガスを、装置内に導入しながら、層を成長させる。原料ガスには、窒化物半導体層（ここでは、ＧａＮ層）の構成元素を含むガスを用いる。例えば、ＧａＮ層の成膜の際には、Ｇａ、Ｎの原料ガスとして、トリメチルガリウム（ＴＭＧ）、アンモニアをそれぞれ用い、ｐ型不純物であるＭｇの原料ガスとして、ビス（シクロペンタジエニル）マグネシウム（（Ｃ5Ｈ5）2Ｍｇ）を用い、ｎ型不純物であるＳｉの原料ガスとして、シランを用いる。このように、エピタキシャル成長法によれば、原料ガスの流量を調整することで、ｐ型不純物やｎ型不純物のドープ量（導入量）を容易に、また、精度よく調整することができる。また、エピタキシャル成長法によれば、イオン注入法と比較し、原子の注入による格子欠陥が生じ難く、特性の良好な窒化物半導体層（ここでは、ＧａＮ層）を形成することができる。
例えば、Ｍｇの濃度（ドープ量）が、５×１０18ｃｍ-3、Ｓｉの濃度（ドープ量）が、２×１０17ｃｍ-3であるＧａＮ層を１００ｎｍ程度の膜厚で成長させる。もちろん、用途に応じて、ドープする不純物の種類や濃度、また、窒化物半導体の材料や厚さを適宜選択することができる。窒化物半導体の材料としては、ＧａＮの他、ＡｌＮ、ＩｎＮを用いることができる。また、これらの混晶を用いてもよい。また、ドープする不純物について、ｎ型不純物としては、例えば、Ｓｉの他、Ｏ、Ｓ、Ｓｅなど、ｐ型不純物としては、例えば、Ｍｇの他、Ｚｎ、Ｂｅ、Ｃなどを用いることができる。これらの中でも、ＳｉやＭｇを用いることが好ましい。
また、活性化後のｐ型不純物の濃度は、活性化後のｎ型不純物の濃度より高くする必要がある（活性化後のｎ型不純物の濃度＜活性化後のｐ型不純物の濃度）。ｐ型不純物（ここでは、Ｍｇ）と、ｎ型不純物（ここでは、Ｓｉ）の活性化率を考慮し、ｐ型不純物（ここでは、Ｍｇ）およびｐ型不純物（ここでは、Ｓｉ）のコドープ層ＣＤ中への導入量を調整することが好ましい。例えば、活性化率を考慮し、コドープ層ＣＤに導入されるｐ型不純物（ここでは、Ｍｇ）の濃度は、ｎ型不純物（ここでは、Ｓｉ）の濃度の、２倍以上、より好ましくは、５倍以上、さらに好ましくは１０倍以上とする。また、ｐ型不純物（ここでは、Ｍｇ）の濃度は、５×１０17ｃｍ-3〜２×１０19ｃｍ-3の範囲とすることが好ましい。また、ｎ型不純物（ここでは、Ｓｉ）の濃度は、５×１０16ｃｍ-3〜２×１０18ｃｍ-3の範囲とすることが好ましい。かかる範囲であれば、精度よく、コドープ層ＣＤ中に、ｐ型不純物（ここでは、Ｍｇ）とｎ型不純物（ここでは、Ｓｉ）とを導入しながら窒化物半導体層（例えば、ＧａＮ層）をエピタキシャル成長させることができる。
次いで、図５に示すように、コドープ層ＣＤ上に、コンタクト層ＣＬとして、例えば、ｎ型不純物を含有するＧａＮ層を、有機金属気相成長法などを用いてエピタキシャル成長させる。例えば、ｎ型不純物として、Ｓｉを用いる。例えば、Ｓｉをドープしながら窒化ガリウム層を５０ｎｍ程度堆積させる。もちろん、用途に応じて、ドープする不純物の種類や濃度、また、窒化物半導体の材料や厚さを適宜選択することができる。窒化物半導体の材料としては、ＧａＮの他、ＡｌＮ、ＩｎＮを用いることができる。また、これらの混晶を用いてもよい。例えば、ＩｎＧａＮ層、ＡｌＧａＮ層、ＩｎＡｌＮ層などを用いることができる。また、ドープする不純物について、ｎ型不純物としては、例えば、Ｓｉの他、Ｏ、Ｓ、Ｓｅなど、ｐ型不純物としては、例えば、Ｍｇの他、Ｚｎ、Ｂｅ、Ｃなどを用いることができる。
次いで、コドープ層ＣＤ中のｐ型不純物（ここでは、Ｍｇ）を活性化するための熱処理を施す。例えば、窒素雰囲気で、８００℃、３０分間の熱処理を行う。これにより、ｐ型不純物（ここでは、Ｍｇ）が活性化する。なお、ｎ型不純物（ここでは、Ｓｉ）は、活性化しやすく、熱処理をするまでもなく、活性化している。
次いで、図６に示すように、コドープ層ＣＤに水素（Ｈ）を導入するための膜を形成する。水素導入膜として、高濃度の水素を含有する絶縁膜ＩＬＨを形成する。例えば、高濃度の水素を含有する窒化シリコン膜をＰＥＣＶＤ（plasma-enhanced chemical vapor deposition）法などを用いて、１００ｎｍ程度の膜厚で形成する。なお、ここでは、絶縁膜として、窒化シリコン膜（ＳｉＮ膜）を用いたが、この他、ＳｉＯ2膜やＳｉＯＮ、ＳｉＯＣ、Ａｌ2Ｏ3、ＨｆＯ2、ＺｒＯ2などを用いることができる。さらに、有機絶縁膜などを用いてもよい。ＳｉＮ膜などの無機膜は、ＣＶＤ法などによる成膜時に、水素化合物ガスを原料ガスとして、また、水素をキャリアガスとして用いることで、膜中に水素が取り込まれる。また、有機絶縁膜としては、水素を組成として含む膜を用いることで、膜から水素を放出することができる。また、高濃度の水素を含有する絶縁膜ＩＬＨとしては、除去しやすい膜を用いることが好ましい。
次いで、高濃度の水素を含有する絶縁膜ＩＬＨ上にカバー絶縁膜ＩＬＣを形成する。例えば、酸化シリコン膜を常圧ＣＶＤ法などを用いて、２００ｎｍ程度の膜厚で形成する。ここでは、絶縁膜として、酸化シリコン膜（ＳｉＯ2膜）を用いたが、この他、ＳｉＮ膜やＳｉＯＮ、ＳｉＯＣ、Ａｌ2Ｏ3、ＨｆＯ2、ＺｒＯ2などを用いることができる。さらに、有機絶縁膜などを用いてもよい。カバー絶縁膜ＩＬＣとしては、水素（Ｈ）を透過し難い膜を用いることができる。このように、水素（Ｈ）を透過し難い膜をカバー絶縁膜ＩＬＣとして用いることで、高濃度の水素を含有する絶縁膜ＩＬＨの上面側からの水素（Ｈ）の放出量を低減することができ、下面側、即ち、コドープ層ＣＤに水素（Ｈ）を効率よく導入することができる。また、カバー絶縁膜ＩＬＣとしては、水素（Ｈ）を透過し難く、除去しやすい膜を用いることが好ましい。
次いで、図７に示すように、フォトリソグラフィおよびエッチング技術を用いて、高濃度の水素を含有する絶縁膜ＩＬＨおよびカバー絶縁膜ＩＬＣよりなる積層膜のうち、チャネル層となるｐ型半導体領域ＣＤｐの形成領域の積層膜を除去する。即ち、上記積層膜上にフォトレジスト膜（図示せず）を形成し、チャネル層となるｐ型半導体領域ＣＤｐの形成領域のフォトレジスト膜を除去する。次いで、このフォトレジスト膜をマスクとして、上記積層膜を除去する。例えば、ＣＦ4を主成分とするガスを用いたドライエッチングにより上記積層膜を除去する。この後、フォトレジスト膜を除去する。このように、所望の形状の膜をマスクとして、下層の膜をエッチングすることをパターニングという。
次いで、熱処理を施すことにより、高濃度の水素を含有する絶縁膜ＩＬＨからコンタクト層ＣＬを介してコドープ層ＣＤに水素（Ｈ）を導入する。例えば、６００℃、３０分間の熱処理を行う。これにより、絶縁膜ＩＬＨ中の水素（Ｈ）が、コンタクト層ＣＬを介してコドープ層ＣＤ中に拡散する。この水素（Ｈ）の導入により、活性化されていたｐ型不純物（ここでは、Ｍｇ）が不活性化する。なお、ｎ型不純物（ここでは、Ｓｉ）は、水素（Ｈ）により不活性化することはない。これにより、水素（Ｈ）が導入された領域は、Ｍｇが不活性化され、ｎ型半導体領域ＣＤｎとなる（図８、図２参照）。即ち、チャネル層となるｐ型半導体領域ＣＤｐと、その両側のｎ型半導体領域ＣＤｎとが、同一層内に形成されたｎｐｎ構成部を形成することができる。なお、コンタクト層（ｎ型ＧａＮ）ＣＬは、水素（Ｈ）を通過させる。このように、水素（Ｈ）は原子が小さく、層中を拡散することができる。例えば、窒化物半導体層（ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ）中を、拡散することができる。また、Ｈ含有量の少ないＳｉＮや、ＳｉＯＮ、ＳｉＯＣ、Ａｌ2Ｏ3、ＨｆＯ2、ＺｒＯ2などは、水素（Ｈ）の拡散を阻止することができる。
なお、コンタクト層（ｎ型ＧａＮ）ＣＬの形成前に、コドープ層ＣＤへの水素（Ｈ）導入工程を行ってもよい。但し、前述したように、窒化物半導体層は、すべてＩＩＩ族元素面成長（即ち、本件の場合、ガリウム面成長あるいはアルミ面成長）で形成されるため、連続成長が好ましい。このため、コンタクト層ＣＬの形成後に、コンタクト層ＣＬを介してコドープ層ＣＤに水素（Ｈ）を導入することが好ましい。
この後、上記積層膜（ＩＬＣ、ＩＬＨ）を除去する。例えば、ＨＦ水溶液を用いたウエットエッチングにより上記積層膜を除去する。
次いで、図９に示すように、フォトリソグラフィおよびエッチング技術を用いて、チャネル層となるｐ型半導体領域ＣＤｐ上のコンタクト層ＣＬを除去する。即ち、コンタクト層ＣＬの一部を除去することにより、開口部を形成する。例えば、ＢＣｌ3を主成分とするガスを用いたドライエッチングによりコンタクト層ＣＬの一部を除去する。なお、このエッチングの際、チャネル層となるｐ型半導体領域ＣＤｐと、ドレイン電極ＤＥ側のコンタクト層ＣＬとの距離が、チャネル層となるｐ型半導体領域ＣＤｐと、ソース電極ＳＥ側のコンタクト層ＣＬとの距離より大きくなるように、コンタクト層ＣＬ中に開口部を形成する。これにより、チャネル層（ゲート電極ＧＥ）とドレイン電極ＤＥとの距離を確保することができ、耐圧を向上させることができる。
次いで、図１０に示すように、チャネル層となるｐ型半導体領域ＣＤｐに、ゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成する。例えば、コンタクト層ＣＬの開口部内を含むコンタクト層ＣＬ上に、ゲート絶縁膜ＧＩとして、酸化アルミニウム膜（Ａｌ2Ｏ3膜）をＡＬＤ（Atomic Layer Deposition）法などを用いて５０ｎｍ程度の膜厚で堆積する。
このゲート絶縁膜ＧＩとしては、酸化アルミニウム膜の他、酸化シリコン膜や、酸化シリコン膜よりも誘電率の高い高誘電率膜を用いてもよい。高誘電率膜として、ＳｉＮ膜、ＳｉＯＮ膜（酸窒化シリコン膜）、ＺｒＯ2膜（酸化ジルコニウム膜）、ＨｆＯ2膜（酸化ハフニウム膜）、ハフニウムアルミネート膜、ＨｆＯＮ膜（ハフニウムオキシナイトライド膜）、ＨｆＳｉＯ膜（ハフニウムシリケート膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＡｌＯ膜のようなハフニウム系絶縁膜を用いてもよい。この際、バンドギャップが最表面の半導体層よりも大きく、かつ、電子親和力が最表面の半導体層よりも小さいものを選択する。さらに、ゲート絶縁膜ＧＩは、ゲート電極ＧＥに印加できる電圧や、閾値電圧に影響を及ぼすため、絶縁耐圧、誘電率、膜厚などを適宜考慮して設計することが必要である。
次いで、例えば、ゲート絶縁膜ＧＩ上に、導電性膜（ゲート電極ＧＥの構成材料）として、例えば、ＴｉＮ（窒化チタン）膜を、スパッタリング法などを用いて２００ｎｍ程度の膜厚で堆積する。ゲート電極ＧＥの構成材料や膜厚は適宜調整可能である。ゲート電極ＧＥとして、ＴｉＮの他、ＢまたはＰなどのドーパントを添加した多結晶シリコンを用いてもよい。また、Ｔｉ、Ａｌ、Ｎｉ、Ｐｔ、Ａｕ、およびこれらのＳｉ化合物や、Ｎ化合物を用いてもよい。また、これらの材料膜を積層した多層膜を用いてもよい。
次いで、フォトリソグラフィ技術を用いて、ゲート電極形成領域にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜をマスクとして、ＴｉＮ膜をエッチングすることによりゲート電極ＧＥを形成する。例えば、Ｃｌ2を主成分とするガスを用いたドライエッチングによりＴｉＮ膜をエッチングする。この後、フォトレジスト膜を除去する。次いで、他のフォトレジスト膜（図示せず）をマスクとして、ゲート電極（ＴｉＮ膜）ＧＥの下層の酸化アルミニウム膜をエッチングする。例えば、ＢＣｌ3を主成分とするガスを用いたドライエッチングにより酸化アルミニウム膜をエッチングする。なお、ゲート電極ＧＥとゲート絶縁膜ＧＩの加工を同じフォトレジスト膜を用いて同時に行ってもよい。
次いで、図１１に示すように、ゲート電極ＧＥおよびコンタクト層ＣＬ上に、層間絶縁膜ＩＬを形成する。例えば、層間絶縁膜ＩＬとして、酸化シリコン膜を常圧ＣＶＤ法などを用いて５００ｎｍ程度堆積する。層間絶縁膜ＩＬの構成材料や膜厚は適宜調整可能である。例えば、層間絶縁膜ＩＬとして、複数種の絶縁膜の積層膜を用いてもよい。層間絶縁膜ＩＬとしては、バンドギャップが最表面の半導体層よりも大きく、電子親和力が最表面の半導体層よりも小さい膜を用いることが好ましい。また、ゲート電極やソース電極やドレイン電極の材料などと反応性が低い膜を用いることが好ましい。層間絶縁膜ＩＬとしては、例えば、酸化シリコン膜の他、ＳｉＮ膜（窒化シリコン）、ＳｉＯＮ膜（酸窒化シリコン膜）、Ａｌ2Ｏ3膜、ＺｒＯ2膜（酸化ジルコニウム膜）、ＨｆＯ2膜（酸化ハフニウム膜）などを用いることができる。
次いで、フォトリソグラフィ技術およびエッチング技術を用いて、層間絶縁膜ＩＬ中に、コンタクトホールを形成する。例えば、層間絶縁膜ＩＬ上に、ソース電極接続領域およびドレイン電極接続領域にそれぞれ開口部を有するフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜をマスクとして、層間絶縁膜ＩＬをエッチングすることにより、コンタクトホールを形成する。例えば、ＳＦ6を主成分とするガスを用いたドライエッチングにより、層間絶縁膜ＩＬをエッチングする。
次いで、このコンタクトホール中に、ソース電極ＳＥおよびドレイン電極ＤＥを形成する（図１参照）。例えば、コンタクトホール内を含む層間絶縁膜ＩＬ上に導電性膜を形成する。例えば、導電性膜として、Ａｌ／Ｔｉ膜を形成する。例えば、コンタクトホール内を含む層間絶縁膜ＩＬ上に、Ｔｉ膜を、スパッタリング法などを用いて５０ｎｍ程度の膜厚で形成し、さらに、その上に、Ａｌ膜をスパッタリング法などを用いて１０００ｎｍ程度の膜厚で形成する。次いで、熱処理を施す。例えば、５００℃、３０分間の熱処理を行う。これにより、導電性膜（Ａｌ／Ｔｉ膜）とその下層の層との間のオーミックコンタクトを取ることができる。
次いで、ソース電極ＳＥ、ドレイン電極ＤＥの形成領域にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜（図示せず）をマスクとして、導電性膜（Ａｌ／Ｔｉ膜）をエッチングする。例えば、Ｃｌ2を主成分とするガスを用いたドライエッチングにより、導電性膜（Ａｌ／Ｔｉ膜）をエッチングする。
このソース電極ＳＥおよびドレイン電極ＤＥを構成する導電性膜の構成材料や膜厚は適宜調整可能である。このような導電性膜としては、窒化物半導体層とオーミック接触する材料を用いることが好ましい。特に、本実施の形態においては、ｎ型半導体領域ＣＤｎとソース電極ＳＥとの間と、ｎ型半導体領域ＣＤｎとドレイン電極ＤＥとの間とに、コンタクト層ＣＬを設けたので、大部分の導電体はオーミック接触することができる。よって、ソース電極ＳＥおよびドレイン電極ＤＥを構成する導電性膜として、幅広い材料から選択することができる。ソース電極ＳＥおよびドレイン電極ＤＥを構成する導電性膜としては、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｎｂ、Ｖおよびこれらの混合物（合金）や、Ｓｉ化合物、Ｎ化合物を用いてもよい。また、これらの材料膜を積層した多層膜を用いてもよい。
この後、ソース電極ＳＥ、ドレイン電極ＤＥ上を含む層間絶縁膜ＩＬ上に、絶縁膜を形成し、さらに、上層の配線を形成してもよい。また、最上層配線上には、絶縁膜よりなる保護膜を形成する。
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
このように、本実施の形態においては、ｐ型不純物およびｎ型不純物を含有する窒化物半導体層であるコドープ層ＣＤの一部の領域に、高濃度の水素を含有する絶縁膜ＩＬＨから水素を導入したので、当該領域のｐ型不純物を不活性化することができる。これにより、不活性化した領域は、ｎ型半導体領域ＣＤｎとなり、不活性化していない領域は、ｐ型半導体領域ＣＤｐのままとなる。このように、同一層内に、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを形成することができる。これらの領域中の不純物はエピタキシャル成長により結晶内の理想的な位置に配置され、また、イオン注入のような結晶が破壊されやすい方法で注入されたものではないため、良好な半導体特性を実現することができる。
例えば、以下に説明するように、イオン注入法や再成長法を用いることにより、同一層内に、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを形成することができる。これらの方法と比較した場合の本実施の形態のメリットについて説明する。
（１）イオン注入法を用いることにより、同一層内に、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを形成することができる。しかしながら、１）注入した原子が通過した部分において、イオン注入した層の結晶が壊れるため結晶性や、膜質が劣化する。この場合、１２００℃以上の高温の熱処理である程度回復はするが完全ではなく、結晶性や、膜質を維持しようとする場合、浅い位置にイオン注入せざるを得ず、所望の厚さのｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐとを形成することができない。また、２）イオン注入においては、注入量や注入エネルギーの制御が困難であり、現状では、例えば、比較的低濃度の半導体領域（例えば、１×１０18ｃｍ-3以下のｎ型の半導体領域、ｎ-領域）を形成することができない。また、３）イオン注入においては、必然的に注入された不純物が統計的な分布を持ってしまい、注入量が小さい領域では、高抵抗化するなど、半導体領域（ＣＤｎ、ＣＤｐ）の特性のばらつきが生じやすい。
これに対し、本実施の形態によれば、１）ｐ型不純物（ここでは、Ｍｇ）やｎ型不純物（ここでは、Ｓｉ）をイオン注入する必要はないため、これらの不純物のイオン注入によるダメージを回避することができる。また、エピタキシャル成長によれば、形成する層の膜厚の制御は容易であり、薄膜から厚膜まで特性の良好な膜を形成することができる。２）また、エピタキシャル成長によれば、原料ガスの流量により、ｐ型不純物（ここでは、Ｍｇ）やｎ型不純物（ここでは、Ｓｉ）の濃度を容易に調整することができる。また、ｐ型不純物（ここでは、Ｍｇ）やｎ型不純物（ここでは、Ｓｉ）の濃度差により、不純物濃度が決まるため、低濃度から高濃度の広い範囲において、不純物濃度の調整がし易い。特に、半導体素子の高耐圧化に欠かせない、低濃度の不純物領域を容易に形成することができる。また、３）エピタキシャル成長によれば、ｐ型不純物（ここでは、Ｍｇ）やｎ型不純物（ここでは、Ｓｉ）の濃度をほぼ均一に制御することができ、ｐ型不純物（ここでは、Ｍｇ）やｎ型不純物（ここでは、Ｓｉ）の分布ばらつきによる特性のばらつきを抑制することができる。なお、ｐ型不純物（ここでは、Ｍｇ）やｎ型不純物（ここでは、Ｓｉ）の濃度に勾配を持たせたい場合には、ｐ型不純物の原料ガスやｎ型不純物の原料ガスの流量を調整することで、容易に不純物の濃度勾配を持たせることができる。
（２）再成長法を用いることにより、同一層内に、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを形成することができる。例えば、ｎ型半導体領域ＣＤｎをエピタキシャル成長した後、ｐ型半導体領域ＣＤｐの形成領域のｎ型半導体領域ＣＤｎを除去し開口部を形成した後、開口部内に、ｐ型半導体領域ＣＤｐをエピタキシャル成長（再成長）させる。かかる方法によっても、同一層内に、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを形成することができる。しかしながら、再成長法によれば、再成長の起点となる界面において、結晶の不連続面が生じやすく、特性の良好な半導体装置を得ることができない。これに対し、本実施の形態によれば、積層された窒化物半導体層の連続成膜が可能であり、層の界面に不連続面が生じ難い、また、再成長工程を回避することができ、再成長工程に起因する不連続面ができない。
このように、本実施の形態においては、同一層内に、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを簡易な工程で、精度よく、形成することができる。また、形成された、ｎ型半導体領域ＣＤｎやｐ型半導体領域ＣＤｐの各領域の特性も良好なものとなる。
（応用例）
なお、上記製造工程においては、高濃度の水素を含有する膜からコドープ層ＣＤに水素（Ｈ）を拡散させる工程（いわゆる、固相拡散工程）を例に説明したが、イオン注入工程により、コドープ層ＣＤに水素（Ｈ）を導入してもよい。
この場合、高濃度の水素を含有する絶縁膜ＩＬＨおよびカバー絶縁膜ＩＬＣの積層膜の形成工程（図６、図７参照）に代えて、チャネル層となるｐ型半導体領域ＣＤｐの形成領域を覆い、ｎ型半導体領域ＣＤｎの形成領域に開口部を有するマスク膜（例えば、酸化シリコン膜）を形成し、このマスク膜をマスクとして、水素（Ｈ）をコドープ層ＣＤにイオン注入する。この後、熱処理を施し、水素（Ｈ）により、活性化されていたｐ型不純物（ここでは、Ｍｇ）を不活性化する。
ここで、水素原子（Ｈ）は、小さく軽いことから、低エネルギーでも深く注入することができる。また、水素原子（Ｈ）が、軽く、小さく、また、低エネルギーでのイオン注入が可能であることから、注入される層の結晶を壊さないで、イオン注入することが可能である。
このように、イオン注入法により、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを形成した場合においても、固相拡散法で形成した場合と同様の効果を奏する。
なお、本応用例においては、コドープ層に、イオン注入法により、水素（Ｈ）を直接導入したが、コドープ層より上層の膜に水素（Ｈ）をイオン注入し、この膜からコドープ層に水素（Ｈ）を熱拡散させてもよい。
（実施の形態２）
実施の形態１においては、ｎｐｎ構成部（ｎ型半導体領域ＣＤｎ−ｐ型半導体領域ＣＤｐ−ｎ型半導体領域ＣＤｎ）を有する横型のＭＩＳＦＥＴを例に説明したが、同一層内に形成された異なる導電型の接合部（ｐｎ接合部）の適用例は、上記横型のＭＩＳＦＥＴの限定されるものではない。同一層内にｐｎ接合部を有する半導体素子については種々のものがあるが、本実施の形態においては、縦型のＭＩＳＦＥＴへの適用例について説明する。
［構造説明］
図１２は、本実施の形態の半導体装置の構成を示す断面図である。図１２に示す本実施の形態の半導体装置（半導体素子）は、窒化物半導体を用いた縦型のＭＩＳＦＥＴである。
本実施の形態の半導体装置においては、基板Ｓ上に、第１ｎ-層ＮＬ１が形成されている。第１ｎ-層ＮＬ１は、窒化物半導体層からなる。
そして、第１ｎ-層ＮＬ１上には、コドープ層ＣＤが形成されている。コドープ層ＣＤは、窒化物半導体に対しｐ型となる不純物およびｎ型となる不純物を有する窒化物半導体層からなる。例えば、ｐ型不純物であるＭｇと、ｎ型不純物であるＳｉとを含有するＧａＮ層である。
そして、コドープ層ＣＤは、ｐ型半導体領域ＣＤｐと、ｎ型半導体領域ＣＤｎとを有する。具体的には、ゲート電極ＧＥの下方に位置するｎ型半導体領域ＣＤｎと、このｎ型半導体領域ＣＤｎの両側に位置するｐ型半導体領域ＣＤｐとを有する。このように、ｐ型半導体領域となるＣＤｐと、ｎ型半導体領域となるＣＤｎが、同一層内に形成されている（図２の下図参照）。ｐ型半導体領域となるのは、ホールがキャリアの主となる領域をいい、ｎ型半導体領域となるとは、電子がキャリアの主となる領域をいう。半導体領域の極性（ｐ型かｎ型か）は、例えばＳＣＭにより、キャリア濃度（電子濃度、ホール濃度）は、例えばＳＭＭにより測定することができる。
ここで、実施の形態１の場合と同様に、コドープ層ＣＤは、ｎ型不純物であるＳｉよりｐ型不純物であるＭｇを多く含有している。別の言い方をすれば、コドープ層ＣＤ中のｐ型不純物（ここでは、Ｍｇ）の濃度は、ｎ型不純物（ここでは、Ｓｉ）の濃度より、高い。このため、コドープ層ＣＤ中のｎ型不純物（ここでは、Ｓｉ）に起因するキャリア（電子）は、ｐ型不純物（ここでは、Ｍｇ）に起因するキャリア（ホール）と相殺され、コドープ層ＣＤは、ｐ型半導体領域となる。
そして、このコドープ層ＣＤのうち、ｎ型半導体領域の形成領域に、水素（Ｈ）を導入することにより、Ｍｇを不活性化することができる（図２参照）。Ｍｇを不活性化することにより、ｐ型不純物（ここでは、Ｍｇ）に起因するキャリア（ホール）濃度が低く、例えば、ゼロとなる。このため、水素（Ｈ）が導入された領域は、コドープ層ＣＤ中のｎ型不純物（ここでは、Ｓｉ）に起因するキャリア（電子）が支配的となり、ｎ型半導体領域ＣＤｎとなる。水素（Ｈ）の導入方法に制限はないが、実施の形態１で説明したように、イオン注入法や固相拡散法を用いることができる。
上記コドープ層ＣＤ上には、第２ｎ-層（キャリア走行層ともいう）ＮＬ２が形成されている。第２ｎ-層ＮＬ２は、窒化物半導体層からなる。この第２ｎ-層ＮＬ２上には、バリア層Ｌが形成されている。バリア層Ｌは、窒化物半導体層からなる。第２ｎ-層ＮＬ２とバリア層Ｌとの積層膜の両側には、後述する２つのソース電極ＳＥが形成されている。ソース電極ＳＥは、ｐ型半導体領域ＣＤｐと電気的に接続されている。
そして、バリア層Ｌ上には、ゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成されている。また、ゲート電極ＧＥの両側には、上記２つのソース電極ＳＥがそれぞれ形成されている。即ち、ソース電極ＳＥは、ｐ型半導体領域ＣＤｐ上に、第２ｎ-層ＮＬ２とバリア層Ｌとの積層膜の側壁に接するように形成されている。また、基板Ｓの裏面には、ドレイン電極ＤＥが形成されている。
図１２に示す、縦型のＭＩＳＦＥＴにおいては、ゲート電極ＧＥに電位が印加されると、ソース電極ＳＥからコドープ層ＣＤのｎ型半導体領域ＣＤｎを介してドレイン電極ＤＥへ電子が流れる。
このように、コドープ層ＣＤに水素（Ｈ）を導入することで、同一層内にｐ型半導体領域ＣＤｐとｎ型半導体領域ＣＤｎとを形成することができる。
［製法説明］
次いで、図１３〜図１６を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図１３〜図１６は、本実施の形態の半導体装置の製造工程を示す断面図である。
図１３に示すように、基板Ｓ上に、第１ｎ-層ＮＬ１、コドープ層ＣＤ、第２ｎ-層ＮＬ２およびバリア層Ｌを順次形成する。これらの層は、窒化物半導体層からなる。
基板Ｓとして、例えば、ｎ型不純物を含有するＧａＮからなる半導体基板（ｎ+ＧａＮ基板）を用い、その上部に、第１ｎ-層ＮＬ１として、例えば、ｎ型不純物を含有するＧａＮ層を、有機金属気相成長法などを用いてエピタキシャル成長させる。例えば、ｎ型不純物として、Ｓｉををドープしながら窒化ガリウム層を３μｍ程度堆積させる。堆積膜中のＳｉ濃度を、例えば、１×１０16（１Ｅ１６）ｃｍ-3程度とする。なお、通常、第１ｎ-層ＮＬ１およびこの第１ｎ-層ＮＬ１以降の窒化物半導体層（ＩＩＩ−Ｖ族の化合物半導体層）は、すべてＩＩＩ族元素面成長（即ち、本件の場合、ガリウム面成長あるいはアルミ面成長）で形成する。
次いで、第１ｎ-層ＮＬ１上に、コドープ層ＣＤを形成する。まず、ｐ型不純物およびｎ型不純物をドープ（導入）しながら、窒化物半導体層を形成する。例えば、ｐ型不純物（ここでは、Ｍｇ）およびｎ型不純物（ここでは、Ｓｉ）を含有するＧａＮ層を、例えば、ＭＯＶＰＥ法を用いて成長させる。例えば、キャリアガスと原料ガスを、装置内に導入しながら、層を成長させる。キャリアガスには、水素、または窒素、または水素と窒素の混合ガスを用いる。原料ガスには、実施の形態１の場合と同様に、窒化物半導体層（ここでは、ＧａＮ層）の構成元素を含むガスやｐ型不純物やｎ型不純物の構成元素を含むガスを用いる。
例えば、Ｍｇの濃度（ドープ量）が、１×１０18ｃｍ-3、Ｓｉの濃度（ドープ量）が、１×１０16ｃｍ-3であるＧａＮ層を５００ｎｍ程度の膜厚で成長させる。もちろん、用途に応じて、ドープする不純物の種類や濃度、また、窒化物半導体の材料や厚さを適宜選択することができる。窒化物半導体の材料としては、ＧａＮの他、ＡｌＮ、ＩｎＮを用いることができる。また、これらの混晶を用いてもよい。また、ドープする不純物について、ｎ型不純物としては、例えば、Ｓｉの他、Ｓ、Ｓｅなど、ｐ型不純物としては、例えば、Ｍｇの他、Ｂｅ、Ｃなどを用いることができる。これらの中でも、ＳｉやＭｇを用いることが好ましい。
また、活性化後のｐ型不純物の濃度は、活性化後のｎ型不純物の濃度より高くする必要がある（活性化後のｎ型不純物の濃度＜活性化後のｐ型不純物の濃度）。ｐ型不純物（ここでは、Ｍｇ）と、ｎ型不純物（ここでは、Ｓｉ）の活性化率を考慮し、ｐ型不純物（ここでは、Ｍｇ）およびｐ型不純物（ここでは、Ｓｉ）のコドープ層ＣＤ中への導入量を調整することが好ましい。
次いで、コドープ層ＣＤ上に、第２ｎ-層ＮＬ２として、例えばｎ型不純物を含有するＧａＮ層を、有機金属気相成長法などを用いてエピタキシャル成長させる。例えば、ｎ型不純物として、Ｓｉををドープしながら窒化ガリウム層を５０ｎｍ程度堆積させる。堆積膜中のＳｉ濃度を、例えば、１×１０16（１Ｅ１６）ｃｍ-3程度とする。
次いで、第２ｎ-層ＮＬ２上に、バリア層Ｌとして、例えば、ＡｌＧａＮ層を、有機金属気相成長法などを用いてエピタキシャル成長させる。例えば、Ａｌ組成比０．２のＡｌＧａＮ層を、膜厚２０ｎｍ程度堆積させる。
次いで、コドープ層ＣＤ中のｐ型不純物（ここでは、Ｍｇ）を活性化するための熱処理を施す。例えば、窒素雰囲気で、８００℃、３０分間の熱処理を行う。これにより、ｐ型不純物（ここでは、Ｍｇ）が活性化する。なお、ｎ型不純物（ここでは、Ｓｉ）は、活性化しやすく、熱処理をするまでもなく、活性化している。
次いで、ｎ型半導体領域ＣＤｎの形成領域上に、高濃度の水素を含有する絶縁膜ＩＬＨおよびカバー絶縁膜ＩＬＣの積層膜（図示せず、図７参照）を形成する。この積層膜は、実施の形態１と同様にして形成することができる。次いで、熱処理を施すことにより、コドープ層ＣＤに水素（Ｈ）を導入する。この水素（Ｈ）の導入により、活性化されていたｐ型不純物（ここでは、Ｍｇ）が不活性化し、ｎ型半導体領域ＣＤｎとなる（図１４）。なお、実施の形態１で説明したように、イオン注入法を用いて、コドープ層ＣＤに水素（Ｈ）を導入してもよい。
次いで、図１５に示すように、ｎ型半導体領域ＣＤｎの上方のバリア層Ｌ上に、ゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成する。ゲート絶縁膜ＧＩおよびゲート電極ＧＥは、例えば、実施の形態１の場合と同様にして形成することができる。次いで、第２ｎ-層ＮＬ２とバリア層Ｌとをパターニングする（図１６）。
次いで、ゲート電極ＧＥの両側に、２つのソース電極ＳＥを形成し、さらに、基板Ｓの裏面に、ドレイン電極ＤＥを形成する（図１２参照）。これらの電極は、導電性膜の成膜と、パターニングにより形成することができる。なお、ゲート電極ＧＥ上に層間絶縁膜を形成した後、ソース電極ＳＥを形成してもよい。
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
このように、本実施の形態においても、ｐ型不純物およびｎ型不純物を含有する窒化物半導体層であるコドープ層ＣＤの一部の領域に、高濃度の水素を含有する絶縁膜から水素を導入することにより、当該領域のｐ型不純物を不活性化することができる。これにより、不活性化した領域は、ｎ型半導体領域ＣＤｎとなり、不活性化していない領域は、ｐ型半導体領域ＣＤｐのままとなる。このように、同一層内に、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを形成することができる。これらの領域中の不純物はエピタキシャル成長により結晶内の理想的な位置に配置され、また、イオン注入のような結晶が破壊されやすい方法で注入されたものではないため、良好な半導体特性を実現することができる。また、実施の形態１で説明したように、イオン注入法や再成長法を用いて、同一層内に、ｎ型半導体領域ＣＤｎとｐ型半導体領域ＣＤｐを形成する方法と比較した場合、種々のメリットを奏する。
さらに、本実施の形態の半導体装置においては、第１ｎ-層ＮＬ１とコドープ層ＣＤにより、高耐圧化を図ることができる。例えば、膜厚３μｍの第１ｎ-層ＮＬ１と膜厚５００ｎｍのコドープ層ＣＤで、ＧａＮの耐圧の理論値３ＭＶ／ｃｍを考慮すると、９００Ｖ以上の耐圧を確保することができる。これにより、ソース電極ＳＥとゲート電極ＧＥ間の距離を小さくすることができ、半導体素子の小面積化を図ることができる。
（実施の形態３）
本実施の形態においては、同一層内に形成された異なる導電型の接合部（ｐｎ接合部）を、パワーＭＩＳＦＥＴのスーパージャンクション構造部へ適用した例について説明する。
［構造説明］
図１７は、本実施の形態の半導体装置の構成を示す断面図である。本実施の形態の半導体装置（半導体素子）は、スーパージャンクション構造を採用した、縦型のパワーＭＩＳＦＥＴである。
本実施の形態の半導体装置においては、基板Ｓ上に、ｎ-層ＮＬが形成されている。ｎ-層ＮＬは、窒化物半導体層からなる。
そして、ｎ-層ＮＬ上には、コドープ層ＣＤが形成されている。コドープ層ＣＤは、窒化物半導体に対しｐ型となる不純物およびｎ型となる不純物を有する窒化物半導体層からなる。例えば、ｐ型不純物であるＭｇと、ｎ型不純物であるＳｉとを含有するＧａＮ層である。このコドープ層ＣＤの膜厚は、例えば、５μｍ程度である。
そして、コドープ層ＣＤは、ｐ型半導体領域ＣＤｐと、ｎ型半導体領域ＣＤｎ１、ＣＤｎ２とを有する。具体的には、ゲート電極ＧＥの下方に位置するｎ型半導体領域ＣＤｎ１と、このｎ型半導体領域ＣＤｎ１の両側に位置するｐ型半導体領域ＣＤｐとを有する。また、ゲート電極ＧＥ間に位置するｎ型半導体領域ＣＤｎ２を有する。このように、ｐ型半導体領域となるＣＤｐと、ｎ型半導体領域となるＣＤｎ１、ＣＤｎ２が、同一層内に形成されている。ｐ型半導体領域となるとは、ホールがキャリアの主となる領域をいい、ｎ型半導体領域となるとは、電子がキャリアの主となる領域をいう。半導体領域の極性（ｐ型かｎ型か）は、例えばＳＣＭにより、キャリア濃度（電子濃度、ホール濃度）は、例えばＳＭＭにより測定することができる。
ここで、実施の形態１の場合と同様に、コドープ層ＣＤは、ｎ型不純物であるＳｉよりｐ型不純物であるＭｇを多く含有している。別の言い方をすれば、コドープ層ＣＤ中のｐ型不純物（ここでは、Ｍｇ）の濃度は、ｎ型不純物（ここでは、Ｓｉ）の濃度より、高い。このため、Ｈ導入前のコドープ層ＣＤ中のｎ型不純物（ここでは、Ｓｉ）に起因するキャリア（電子）は、ｐ型不純物（ここでは、Ｍｇ）に起因するキャリア（ホール）と相殺され、コドープ層ＣＤは、ｐ型半導体領域（ＣＤｐ）となる。
ここでは、コドープ層ＣＤは、複数のｐ型半導体領域（ｐ型カラム領域、ｐ型ピラーともいう）ＣＤｐと複数のｎ型半導体領域（ｎ型カラム領域、ｎ型ピラーともいう）ＣＤｎ１とを有する。ｐ型半導体領域ＣＤｐとｎ型半導体領域ＣＤｎ１とは交互に配置されている。このようなｐ型半導体領域ＣＤｐとｎ型半導体領域ＣＤｎとが周期的に配置された構造を、スーパージャンクション構造（ＳＪ構成部）と言う。かかる構造によれば、ｐ型半導体領域ＣＤｐとｎ型半導体領域ＣＤｎ１との境界領域、即ち、縦方向に延びるｐｎ接合から、横方向に空乏層が延びるため、耐圧を確保することができる。
パワーＭＩＳＦＥＴは、ｎ型半導体領域ＣＤｎ１上にゲート絶縁膜ＧＩを介して配置されたゲート電極ＧＥを有する。ゲート絶縁膜ＧＩとしては、例えば、酸化シリコン膜を用いることができる。また、ゲート電極ＧＥ間には、前述したように、ｎ型半導体領域ＣＤｎ２が形成されている。
ゲート電極ＧＥは、層間絶縁膜ＩＬで覆われている。また、ｎ型半導体領域ＣＤｎ２上には、ソース電極ＳＥが形成され、基板Ｓの裏面には、ドレイン電極ＤＥが形成されている。
このように、本実施の形態においても、コドープ層ＣＤに水素（Ｈ）を導入することで、同一層内にｐ型半導体領域ＣＤｐとｎ型半導体領域ＣＤｎ１、ＣＤｎ２とを形成することができる。
［製法説明］
次いで、図１８〜図２３を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図１８〜図２３は、本実施の形態の半導体装置の製造工程を示す断面図である。
図１８に示すように、基板Ｓ上に、ｎ-層ＮＬおよびコドープ層ＣＤを順次形成する。これらの層は、窒化物半導体層からなる。
基板Ｓとして、例えば、ｎ型不純物を含有するＧａＮからなる半導体基板（ｎ+ＧａＮ基板）を用い、その上部に、ｎ-層ＮＬとして、例えば、ｎ型不純物を含有するＧａＮ層を、有機金属気相成長法などを用いてエピタキシャル成長させる。例えば、ｎ型不純物として、Ｓｉをドープしながら窒化ガリウム層を堆積させる。なお、通常、ｎ-層ＮＬおよびこのｎ-層ＮＬ以降の窒化物半導体層（ＩＩＩ−Ｖ族の化合物半導体層）は、すべてＩＩＩ族元素面成長（即ち、本件の場合、ガリウム面成長あるいはアルミ面成長）で形成する。
次いで、ｎ-層ＮＬ上に、コドープ層ＣＤを形成する。まず、ｐ型不純物およびｎ型不純物をドープ（導入）しながら、窒化物半導体層を形成する。例えば、ｐ型不純物（ここでは、Ｍｇ）およびｎ型不純物（ここでは、Ｓｉ）を含有するＧａＮ層を、例えば、ＭＯＶＰＥ法を用いて成長させる。例えば、キャリアガスと原料ガスを、装置内に導入しながら、層を成長させる。原料ガスには、実施の形態１の場合と同様に、窒化物半導体層（ここでは、ＧａＮ層）の構成元素を含むガスやｐ型不純物やｎ型不純物の構成元素を含むガスを用いる。
例えば、Ｍｇの濃度（ドープ量）が、１×１０18ｃｍ-3、Ｓｉの濃度（ドープ量）が、１×１０16ｃｍ-3であるＧａＮ層を５μｍ程度の膜厚で成長させる。もちろん、用途に応じて、ドープする不純物の種類や濃度、また、窒化物半導体の材料や厚さを適宜選択することができる。窒化物半導体の材料としては、ＧａＮの他、ＡｌＮ、ＩｎＮを用いることができる。また、これらの混晶を用いてもよい。また、ドープする不純物について、ｎ型不純物としては、例えば、Ｓｉの他、Ｓ、Ｓｅなど、ｐ型不純物としては、例えば、Ｍｇの他、Ｂｅ、Ｃなどを用いることができる。これらの中でも、ＳｉやＭｇを用いることが好ましい。
また、活性化後のｐ型不純物の濃度は、活性化後のｎ型不純物の濃度より高くする必要がある（活性化後のｎ型不純物の濃度＜活性化後のｐ型不純物の濃度）。ｐ型不純物（ここでは、Ｍｇ）と、ｎ型不純物（ここでは、Ｓｉ）の活性化率を考慮し、ｐ型不純物（ここでは、Ｍｇ）およびｐ型不純物（ここでは、Ｓｉ）のコドープ層ＣＤ中への導入量を調整することが好ましい。
次いで、コドープ層ＣＤ中のｐ型不純物（ここでは、Ｍｇ）を活性化するための熱処理を施す。例えば、窒素雰囲気で、８００℃、３０分間の熱処理を行う。これにより、ｐ型不純物（ここでは、Ｍｇ）が活性化する。なお、ｎ型不純物（ここでは、Ｓｉ）は、活性化しやすく、熱処理をするまでもなく、活性化している。
次いで、ｎ型半導体領域ＣＤｎの形成領域上に、高濃度の水素を含有する絶縁膜およびカバー絶縁膜の積層膜（図示せず、図７参照）を形成する。この積層膜は、実施の形態１と同様にして形成することができる。次いで、熱処理を施すことにより、コドープ層ＣＤに水素（Ｈ）を導入する。この水素（Ｈ）の導入により、活性化されていたｐ型不純物（ここでは、Ｍｇ）が不活性化し、ｎ型半導体領域ＣＤｎ１となる（図１９）。なお、実施の形態１で説明したように、イオン注入法を用いて、コドープ層ＣＤに水素（Ｈ）を導入してもよい。
なお、コドープ層ＣＤの膜厚が大きい場合には、水素（Ｈ）の導入工程を複数回（例えば、２回）に分けてもよい。例えば、図２０に示すように、ＧａＮ層を２．５μｍ程度の膜厚で成長させ、高濃度の水素を含有する絶縁膜（図示せず）から水素（Ｈ）を導入し、さらに、ＧａＮ層（ＣＤ）を２．５μｍ程度の膜厚で成長させ、高濃度の水素を含有する絶縁膜（図示せず）から水素（Ｈ）を導入する（図１９参照）。
次いで、図２１に示すように、ｎ型半導体領域ＣＤｎ１上に、ゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成する。ゲート絶縁膜ＧＩおよびゲート電極ＧＥは、例えば、実施の形態１の場合と同様にして形成することができる。
次いで、図２２に示すように、ゲート電極ＧＥをマスクとして、水素（Ｈ）をゲート電極ＧＥ間にイオン注入する。この後、熱処理を施し、水素（Ｈ）により、活性化されていたｐ型不純物（ここでは、Ｍｇ）を不活性化し、ゲート電極ＧＥ間であって、ｐ型半導体領域ＣＤｐの上層部にｎ型半導体領域ＣＤｎ２を形成する。
次いで、図２３に示すように、ゲート電極ＧＥ上に層間絶縁膜ＩＬを形成し、次いで、ｎ型半導体領域ＣＤｎ２上の層間絶縁膜ＩＬを除去することにより、開口部を形成する。次いで、この開口部内を含む層間絶縁膜ＩＬ上に、導電性膜を堆積し、パターニングすることにより、ソース電極ＳＥを形成する。次いで、基板Ｓの裏面に、ドレイン電極ＤＥを形成する（図１７参照）。
以上の工程により、本実施の形態の半導体装置を形成することができる。なお、上記工程は、一例であり、上記工程以外の工程により、本実施の形態の半導体装置を製造してもよい。
このように、本実施の形態においても、ｐ型不純物およびｎ型不純物を含有する窒化物半導体層であるコドープ層ＣＤの一部の領域に、水素を導入することにより、当該領域のｐ型不純物を不活性化することができる。これにより、不活性化した領域は、ｎ型半導体領域ＣＤｎ１、ＣＤｎ２となり、不活性化していない領域は、ｐ型半導体領域ＣＤｐのままとなるため、同一層内に、ｎ型半導体領域ＣＤｎ１、ＣＤｎ２とｐ型半導体領域ＣＤｐを形成することができる。これらの領域中の不純物はエピタキシャル成長により結晶内の理想的な位置に配置され、また、イオン注入のような結晶が破壊されやすい方法で注入されたものではないため、良好な半導体特性を実現することができる。また、実施の形態１で説明したように、イオン注入法や再成長法を用いて、同一層内に、ｎ型半導体領域とｐ型半導体領域を形成する場合と比較し、種々のメリットを奏する。
なお、上記工程においては、ｎ型半導体領域ＣＤｎ１を固相拡散法で形成し、ｎ型半導体領域ＣＤｎ２をイオン注入法で形成したが、ｎ型半導体領域ＣＤｎ１をイオン注入法で形成し、ｎ型半導体領域ＣＤｎ２を固相拡散法で形成してもよい。また、ｎ型半導体領域ＣＤｎ１、ＣＤｎ２の双方を固相拡散法で形成してもよく、また、イオン注入法で形成してもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態１〜３においては、主にＭＩＳＦＥＴを例に説明したが、同一層内にｐｎ接合部を有する半導体素子には種々のものがある。例えば、このようなｐｎ接合部は、パワーエレクトロニクス用デバイスや高周波増幅デバイス、スイッチング電源やインバータなどの回路、パワーモジュール、高周波アンプ等の種々の半導体装置に適用可能である。
ＢＵ バッファ層
ＣＤ コドープ層
ＣＤｎ ｎ型半導体領域
ＣＤｎ１ ｎ型半導体領域
ＣＤｎ２ ｎ型半導体領域
ＣＤｐ ｐ型半導体領域
ＣＬ コンタクト層
ＤＥ ドレイン電極
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＩＬ 層間絶縁膜
ＩＬＣ カバー絶縁膜
ＩＬＨ 水素を含有する絶縁膜
Ｌ バリア層
ＮＬ ｎ-層
ＮＬ１ 第１ｎ-層
ＮＬ２ 第２ｎ-層
ＮＵＣ 核生成層
Ｓ 基板
ＳＥ ソース電極

Claims (5)

  1. （ａ）基板上に、ｐ型不純物とｎ型不純物とを有する窒化物半導体層を形成する工程、
    （ｂ）前記窒化物半導体層の第１領域に水素を導入する工程であって、熱処理を施すことにより、前記第１領域上に形成された水素を含有する膜から前記第１領域に水素を拡散させる工程、
    （ｃ）前記水素を含有する膜を除去する工程、
    を有し、
    前記（ｂ）工程により、前記第１領域がｎ型半導体領域となる、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記窒化物半導体層中の、前記ｐ型不純物の濃度は、前記ｎ型不純物の濃度より高い、半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記（ｂ）工程において、前記窒化物半導体層の第２領域には、前記水素は導入されず、前記第２領域はｐ型半導体領域である、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    （ｄ）前記窒化物半導体層上に、ゲート絶縁膜を介してゲート電極を形成する工程を有する、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記ｐ型不純物は、Ｍｇであり、前記ｎ型不純物は、Ｓｉである、半導体装置の製造方法。
JP2015253628A 2015-12-25 2015-12-25 半導体装置の製造方法 Active JP6560117B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015253628A JP6560117B2 (ja) 2015-12-25 2015-12-25 半導体装置の製造方法
US15/363,386 US10134908B2 (en) 2015-12-25 2016-11-29 Semiconductor device and manufacturing method thereof
CN201611153469.4A CN106920833B (zh) 2015-12-25 2016-12-14 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015253628A JP6560117B2 (ja) 2015-12-25 2015-12-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017117996A JP2017117996A (ja) 2017-06-29
JP6560117B2 true JP6560117B2 (ja) 2019-08-14

Family

ID=59087975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015253628A Active JP6560117B2 (ja) 2015-12-25 2015-12-25 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10134908B2 (ja)
JP (1) JP6560117B2 (ja)
CN (1) CN106920833B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644127B2 (en) * 2017-07-28 2020-05-05 Semiconductor Components Industries, Llc Process of forming an electronic device including a transistor structure
CN108796616B (zh) * 2018-05-04 2021-03-16 中国电子科技集团公司第五十五研究所 一种提高碳化硅外延片片内p型掺杂浓度均匀性的方法
CN109599431A (zh) * 2018-10-16 2019-04-09 浙江大学 一种用于iii-v族氮化物功率器件有源区与终端结构的制作方法
JP7204570B2 (ja) * 2019-04-15 2023-01-16 株式会社東芝 半導体装置及びその製造方法
CN212062440U (zh) * 2020-06-24 2020-12-01 广东致能科技有限公司 一种常关型器件
WO2022260478A1 (ko) * 2021-06-11 2022-12-15 주성엔지니어링(주) 전력 반도체 소자의 제조방법
JP7572309B2 (ja) * 2021-06-17 2024-10-23 株式会社デンソー 窒化物半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040857A (ja) * 1998-07-23 2000-02-08 Ricoh Co Ltd 半導体レーザ素子
US20050194584A1 (en) * 2003-11-12 2005-09-08 Slater David B.Jr. LED fabrication via ion implant isolation
JP5183857B2 (ja) * 2004-03-29 2013-04-17 古河電気工業株式会社 電界効果トランジスタおよび製造方法
JP2007035905A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 窒化物半導体素子
GB2432455A (en) * 2005-11-17 2007-05-23 Sharp Kk Growth of a semiconductor layer structure
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP5271022B2 (ja) * 2008-10-01 2013-08-21 株式会社豊田中央研究所 半導体装置
JP2011210780A (ja) 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2015050390A (ja) * 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN106920833A (zh) 2017-07-04
JP2017117996A (ja) 2017-06-29
CN106920833B (zh) 2022-01-07
US20170186880A1 (en) 2017-06-29
US10134908B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
JP6560117B2 (ja) 半導体装置の製造方法
CN104009074B (zh) 高电子迁移率晶体管及其制造方法
US9184258B2 (en) GaN based semiconductor device and method of manufacturing the same
US9660063B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming the same
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
US20110233689A1 (en) Semiconductor device, process for producing semiconductor device, semiconductor substrate, and process for producing semiconductor substrate
WO2009110207A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
CN103579328A (zh) 高电子迁移率晶体管及其制造方法
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
CN104638010B (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
US9570403B2 (en) Secure chip with physically unclonable function
JP2010225979A (ja) ＧａＮ系電界効果トランジスタ
JP2008227073A (ja) 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法
TW201822305A (zh) 半導體元件、半導體基底及其形成方法
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法
JP2010232503A (ja) 半導体装置および半導体装置の製造方法
US10991820B2 (en) Manufacturing method for forming insulating structure of high electron mobility transistor
CN103620750A (zh) 半导体装置和其生产方法
JP2009076673A (ja) Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
JP2007103728A (ja) 炭化珪素半導体装置
JP2016157801A (ja) 半導体装置およびその製造方法
JP2008205199A (ja) ＧａＮ系半導体素子の製造方法
CN115606006B (zh) 半导体结构及其制作方法
KR101427279B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
JP2007103727A (ja) 炭化珪素半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190718

R150 Certificate of patent or registration of utility model

Ref document number: 6560117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150