JP7005376B2 - 素子基板、記録ヘッド、及び記録装置 - Google Patents

Description

本発明は素子基板、記録ヘッド、及び記録装置に関し、特に、例えば、複数の記録素子を備えた素子基板を複数組み込んだ記録ヘッドをインクジェット方式に従って記録を行うために適用した記録装置に関する。

インクジェット記録ヘッドはインク液滴を吐出する吐出口に連通する部位に電気熱変換素子（ヒータ）を設け、そのヒータに電流を供給し発熱させインクの膜沸騰によりインク液滴を記録媒体に吐出して記録を行うサーマル駆動方式が知られている。そして、複数のヒータを実装した素子基板には記録装置から所望の信号を伝送し、対応する駆動回路を動作させることでヒータに電流を供給する構成となっている。

さて、近年になり、商業用途・産業用途に記録幅に渡って素子基板を複数配置した構成のフルライン記録ヘッドが普及してきた。フルライン記録ヘッドを用いると、記録媒体だけを搬送すれば良いので、高速な記録が可能となる。特許文献１は、隣接する素子基板間のつなぎ部で吐出口列方向に対して垂直に素子基板をオフセットして配置する構成を開示している。また、素子基板内で吐出口列が垂直にオフセットすることで素子基板を一直線に配列可能とした構成もある。

また、フルライン記録ヘッドでなくても、一回の走査記録による記録長を長くするために２つ以上の素子基板を隣接して配置した構成の記録ヘッドを用いた記録装置も提案されている。この場合、その記録ヘッドをキャリッジに搭載して往復走査しながら記録を行う場合でも、記録ヘッドの記録幅が長いので、記録完了までのキャリッジ走査回数を少なくすることができる。

特開２０１０－０１２７９５号公報

さて、素子基板の製造コストを低減するために、素子基板サイズを低減することが求められている。特に、上述したような複数の素子基板を一列につないで配置する構成においては、下記の理由からも素子基板サイズを低減することが求められている。

図１２は平行四辺形の形状の２つの素子基板を隣接して配置して構成した記録ヘッドの構成を示す図である。図１２（ａ）において、下方向をｘ方向プラス側とし、上方向をｘ方向マイナス側とする。また、右方向をｙ方向プラス側とし、左方向をｙ方向マイナス側とする。そして、記録媒体はｘ方向マイナス側からプラス側へと搬送されるものとする。

素子基板１００内には複数のヒータ１０１からなるヒータ列が複数（ここでは５列）、互いに平行に配置されている。また、各ヒータ列の端部にはダミーヒータ２０１が配置される。従って、各ヒータ列の端部のヒータ１０１ａは隣接する素子基板のヒータ列の端部のヒータ１０１ｂとつなぎ部を形成する。

図１２（ｂ）は図１２（ａ）の右側の素子基板のつなぎ部の詳細なレイアウト構成を示している。図１２（ｂ）に示すように、ｙ方向には各ヒータ１０１に対応するＭＯＳトランジスタ１０３と選択回路１０４がヒータ１０１と同じピッチで配置されている。供給口１０５はそれぞれ対応するヒータ１０１にインクを供給し、対応する吐出口（不図示）からインクを吐出する。ヒータ列の端部にはヒータ１０１と同じ形状で記録には寄与しないダミーヒータ２０１がｙ方向に同じピッチで配置されている。ダミーヒータ２０１のｘ方向プラス側（ヒータ列の端部）にはヒータ列内の回路動作を制御する回路３０２が配置されている。

しかしながら上記従来例では以下のような課題がある。

素子基板１００のつなぎ部はｘ方向に対して角度を持った形状をしているため、ヒータ列の端部に配置される回路３０２が大きい場合、素子基板外形への律則となり素子基板サイズが大きくなり、隣接する素子基板間のつなぎ部の距離も大きくなる。つなぎ部の距離が大きいと、つなぎ部の記録媒体の搬送方向の上流側の吐出口と下流側の吐出口とで記録媒体の搬送によって生じる気流の強さに差が生じ、インクの着弾位置にズレが発生し記録品位が低下してしまう。

従って、記録速度の高速化のために記録媒体の搬送速度を高速にすると、この差が顕著になるため、素子基板間で形成されるつなぎ部のヒータは極力近接させることが要求される。

本発明は、素子基板サイズを低減することを目的とする。また、素子基板を複数、一列に並べて配置する場合にも、高品位な記録を行うことが可能な素子基板、記録ヘッド、及び記録装置を提供することを目的とする。

上記目的を達成するために本発明の素子基板は次のような構成からなる。

即ち、多層構造の素子基板であって、複数の記録素子が配列されて形成され、記録に寄与しないダミーの素子を含む素子列と、前記素子列を形成する前記複数の記録素子の駆動に関わる第１の回路と、を有し、前記ダミーの素子と前記第１の回路とは、前記素子基板を平面視した際に少なくとも一部が互いに重複する位置に設けられることを特徴とする。

なお、この素子基板は、多層構造の素子基板であって、
複数の記録素子が配列されて形成され、記録に寄与しないダミーの素子を含む素子列と、
前記複数の記録素子および前記ダミーの素子をそれぞれを駆動する複数の回路と、を有し、
前記複数の回路のうち、前記ダミーの素子を駆動する回路の面積は、前記記録素子を駆動する回路の面積より小さいことを特徴としても良い。

また本発明を別の側面から見れば、上記構成の素子基板を複数、前記素子列の方向に一列に並べて配置し、記録素子を駆動することによりインクを吐出する記録ヘッドを備える。

さらに本発明を別の側面から見れば、上記構成の記録ヘッドを用いて、インクを記録媒体に吐出して画像を記録する記録装置を備える。

従って本発明によれば、素子基板のサイズを低減することができる。また、複数の素子基板を一列に並べて配置して記録ヘッドを構成しても、隣接する素子基板の間でつなぎ部を形成する各素子基板の端部にある記録素子の距離を近づけることができるという効果がある。これにより、その記録ヘッドにより記録される画像の画質を向上させることが可能になる。

本発明の代表的な実施例であるフルライン記録ヘッドを備えた記録装置の構造を説明するための斜視透視図である。 図１に示した記録装置の制御構成を示すブロック図である。 ヒータとその駆動回路の構成を示す図である。 実施例１に従う素子基板のレイアウト構成を示す図である。 実施例１の変形例１に従う素子基板のレイアウト構成を示す図である。 実施例１の変形例２に従う素子基板のレイアウト構成を示す図である。 その他の形状をした素子基板の例を示す図である。 実施例２に従う素子基板のレイアウト構成を示す図である。 実施例２の変形例１に従う素子基板のレイアウト構成を示す図である。 実施例２の変形例２に従う素子基板のレイアウト構成を示す図である。 実施例の記録ヘッドにおける素子基板の配置例を示す図である。 従来例に係る記録ヘッドの比較例を示す図である。

以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「ノズル（「記録素子」という場合もある）」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。

さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。

＜フルライン記録ヘッドを搭載した記録装置（図１）＞
図１はフルラインのインクジェット記録ヘッド（以下、記録ヘッド）１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙと常に安定したインク吐出を保証するための回復系ユニットを備えた記録装置１の構造を説明するための斜視透視図である。

記録装置１において、記録用紙１５は、フィーダユニット１７から、これら記録ヘッドによる印刷位置に供給され、記録装置の筐体１８に具備された搬送ユニット１６によって搬送される。

記録用紙１５への画像の印刷は、記録用紙１５を搬送しながら、記録用紙１５の基準位置がブラック（Ｋ）インクを吐出する記録ヘッド１１Ｋの下に到達したときに、記録ヘッド１１Ｋからブラックインクを吐出する。同様に、シアン（Ｃ）インクを吐出する記録ヘッド１１Ｃ、マゼンタ（Ｍ）インクを吐出する記録ヘッド１１Ｍ、イエロ（Ｙ）インクを吐出する記録ヘッド１１Ｙの順に、各基準位置に記録用紙１５が到達すると各色のインクを吐出してカラー画像が形成される。こうして画像が印刷された記録用紙１５はスタッカトレイ２０に排出されて堆積される。

記録装置１は、更に搬送ユニット１６、記録ヘッド１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙにインクを供給するための各インク毎に交換可能なインクカートリッジ（不図示）を有している。またさらに、記録ヘッド１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙへのインク供給や回復動作のためのポンプユニット（不図示）、記録装置１全体を制御する制御基板（不図示）等を有している。またフロントドア１９は、インクカートリッジの交換用の開閉扉である。

この実施例の記録ヘッド１１は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、電気熱変換素子（ヒータ）を備えている。この電気熱変換素子は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換素子にパルス電圧を印加することによって対応する吐出口からインクを吐出する。なお、記録装置は、上述した記録媒体の幅に相当する記録幅をもつフルライン記録ヘッドを用いた記録装置に限定するものではない。例えば、記録媒体の搬送方向に吐出口を配列した記録ヘッドをキャリッジに搭載に、そのキャリッジを往復走査しながらインクを記録媒体に吐出して記録を行ういわゆるシリアルタイプの記録装置にも適用できる。

＜制御構成の説明（図２）＞
次に、図１を用いて説明した記録装置の記録制御を実行するための制御構成について説明する。

図２は記録装置の制御回路の構成を示すブロック図である。図２において、１７００は記録データを入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は記録データや記録ヘッドに供給される記録信号等のデータを保存しておくＤＲＡＭである。１７０４は記録ヘッドに対する記録信号の供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＤＲＡＭ１７０３間のデータ転送制御も行う。コントローラ６００は、ＭＰＵ１７０１、ＲＯＭ１７０２、ＤＲＡＭ１７０３、ゲートアレイ１７０４を備えている。１７１０は記録ヘッド１１（１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙ）を搬送するためのキャリッジモータ、１７０９は記録紙搬送のための搬送モータである。１７０５は記録ヘッドを駆動するヘッドドライバ、１７０６、１７０７はそれぞれ搬送モータ１７０９、キャリッジモータ１７１０を駆動するためのモータドライバである。

上記制御構成の動作を説明すると、インタフェース１７００に記録データが入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録データが記録用の記録信号に変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。また、記録ヘッドで得られた転送エラー（後述）の情報はヘッドドライバ１７０５を介してＭＰＵ１７０１にフィードバックされ、記録制御に反映される。

図３は記録素子を構成するヒータとその駆動回路の回路構成を示す図である。

図３に示すように、ヒータ１０１には配線１０２を介してヒータ１０１の駆動をスイッチングするＭＯＳトランジスタ１０３が接続されている。ＭＯＳトランジスタ１０３には選択回路１０４が接続され、選択回路１０４から選択信号が出力されてＭＯＳトランジスタ１０３のＯＮ／ＯＦＦが制御される。これにより、所望のヒータ１０１に電流が流れ、そのエネルギーによってインクが記録媒体へと吐出される。選択回路１０４は選択信号を出力するための回路（例えば、シフトレジスタ、ラッチ回路）や信号を転送する配線、電力を供給するための配線等を含む。また、ＭＯＳトランジスタ１０３に入力する電圧を変換する電圧変換回路を含んでも良い。これらＭＯＳトランジスタ及び選択回路を合わせて駆動回路と呼ぶ。

記録ヘッド１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙそれぞれには、図３に示すような構成を単位としたヒータとその駆動回路が複数、実装された素子基板が含まれている。そして、その素子基板を複数、一列に並べて配置して記録幅を長くし、その記録幅が記録媒体の幅に相当するフルライン記録ヘッドを構成している。

図１１は本発明の代表的な実施例の記録ヘッドの構成の一例を示す図である。この実施形態のフルライン記録ヘッドは、平行四辺形形状の複数の素子基板１００をヒータ列の方向に一直線に配置した構成を採用している。

記録ヘッド１０には記録装置１からコネクタ３５に信号が伝送及び電力が供給されヘッド配線３４を介して素子基板１００のパッド３３に接続される。ここでは、４つの素子基板１００を備えた記録ヘッド１０を例に挙げて説明する。素子基板１００にはヒータ１０１が複数列（ここでは、４列）に渡って配列されている。この素子基板１００は、素子基板１００の外形を構成する辺のうちの、隣接する素子基板１００の側に位置する辺は、ヒータ列の方向に交差する方向に延びている。図１１において、下方向をｘ方向プラス側とし、上方向をｘ方向マイナス側とする。また、右方向をｙ方向プラス側とし、左方向をｙ方向マイナス側とする。そして、記録媒体は、ｘ方向プラス側からｘ方向マイナス側に搬送されるものとする。

図１１に示した構成は複数の素子基板を千鳥状に配列した構成よりも隣接する素子基板１００のつなぎ部のヒータ間の距離を近くすることができる。さらに、図１１の構成では、素子基板を一直線に配置することでｘ方向のサイズを小さくできるので、記録ヘッド全体を小型化することができる。また、図１１の構成では、記録ヘッド１０に対して記録媒体の搬送が斜めになった場合も隣接する素子基板１００間でつなぎ部におけるヒータ間の距離が近くなるのでインクの着弾位置ズレを小さくすることができる。

以上のように素子基板のつなぎ部を角度のついた形状にして直線的に配置することで、千鳥状に素子基板を配列する場合と比べて隣接する素子基板のつなぎ部のヒータの距離を近づけることができる。

次に、上記構成の記録装置に搭載する記録ヘッドに実装される素子基板に関しいくつかの実施例を説明する。

図４は実施例１に従う素子基板のレイアウト構成を示す図である。なお、図４において、既に図３、図１２で説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。

図４（ａ）に示すように、ヒータ列（記録素子列）の端部にはヒータ１０１と同じ形状で記録には寄与しないダミーヒータ２０１がｙ方向に同じピッチで配置されており、ダミーヒータ２０１は駆動回路には接続されておらず、回路としての機能は持たない。半導体製造工程を用いて素子基板を形成する時の密度分布からその端部のヒータ形状にばらつきが生じることを防止するため、ダミーヒータを配置し形状ばらつきを低減する。

ヒータに対応して設けられるノズルについても、その形状安定性向上のためにダミーヒータ上に配置しても良い。ダミーヒータ２０１には供給口１０５とＭＯＳトランジスタ１０３は配置不要なので、ダミーヒータ２０１の直下にはｘ方向プラス側から転送されるクロック信号ＣＬＫとデータ信号ＤＡＴＡのタイミングを調整するタイミング調整回路３０１が配置されている。なお、ここで、ダミーヒータ２０１の直下とは、素子基板１００を平面視した際に、ダミーヒータ２０１とタイミング調整回路３０１との少なくとも一部が互いに重複する位置に設けられていることを意味する。なお、素子基板の面積を小さくするためには、図４（ａ）に示すように、素子基板を平面視した際にタイミング調整回路３０１の領域内にダミーヒータ２０１が配置されることが好ましい。

タイミング調整回路３０１で位相を調整されたクロック信号ＣＬＫとデータ信号ＤＡＴＡはｘ方向マイナス側へと出力され、隣接するヒータ列のタイミング調整回路へと送信される。そのクロック信号ＣＬＫとデータ信号ＤＡＴＡは選択回路１０４へも入力される。選択回路１０４はデータ信号ＤＡＴＡを転送するシフトレジスタ回路とラッチ回路から構成され、それぞれ対応するヒータのＭＯＳトランジスタへと駆動データを送信する。素子基板１００のパッドから入力されたクロック信号ＣＬＫ及びデータ信号ＤＡＴＡは素子基板１００の内部で処理され、各ヒータ列に転送される。しかしながら、その転送距離が長いとクロック信号ＣＬＫとデータ信号ＤＡＴＡの位相に差が生じてしまうため、この実施例では途中にタイミング調整回路３０１を配置する。

タイミング調整回路３０１でクロック信号ＣＬＫとデータ信号ＤＡＴＡのタイミングを調整し、調整後のクロック信号ＣＬＫとデータ信号ＤＡＴＡを各ヒータ列の選択回路１０４へと転送するため、タイミング調整回路３０１は各ヒータ列の端部に配置する。この実施例では、特に、タイミング調整回路３０１をダミーヒータ直下に配置することで、対応するヒータ列に転送するクロック信号ＣＬＫとデータ信号ＤＡＴＡのタイミング調整を列の端部で行なう。また、各ヒータ列の端部のダミーヒータの直下にタイミング調整回路３０１を配置し、各タイミング調整回路３０１を素子基板１００の端部に配置したデータ信号線とクロック信号線とで接続している。これらのタイミング調整回路３０１はこれらの信号線を介して不図示の制御回路に接続されている。

なお、ダミーヒータ２０１の直下に配置する回路としては、タイミング調整回路３０１に限定されず、デコーダなどを配置しても良い。

ダミーヒータ２０１の直下に配置する回路の他の例としてデコーダを設ける構成について説明する。選択回路１０４のシフトレジスタ回路及びラッチ回路をヒータ毎に配置すると回路面積が大きくなってしまうため、ヒータ列の複数のヒータを時分割駆動毎のグループに分ける構成が採用される。このような構成の場合、グループ毎の駆動データと時分割駆動毎の駆動データの論理積（ＡＮＤ）を取ることで所望のヒータを選択する。この場合、時分割駆動のためのデータ信号ＤＡＴＡはデコーダにより展開され、選択されたグループのヒータのみを選択するデータ信号ＤＡＴＡが送信される。このデコータはシフトレジスタ回路の最初または最終段に配置されるので、ヒータ列の端部に配置する。

このように、ヒータ１列分の動作をまとめて処理する回路はそのヒータ列の端部に配置する必要があるため、この回路をヒータ列の端部に配置されたダミーヒータの直下に配置することで配置面積の削減を図ることができる。なお、この回路は、ヒータ１列に含まれるすべてのヒータの動作を処理するものでなくてもよく、ヒータ１列に含まれる複数のヒータの動作を処理するための回路であればよい。

以上のことから分かるように、素子基板１００は多層構造となっている。ここでは、２層の配線層とその上にヒータを配置する層を設けた構成で説明する。

図４（ｂ）はヒータ１０１のｘ方向の断面を示す図である。

図４（ｂ）に示すように、素子基板１００はベース１０９の上に絶縁層１０８を設け、さらに、その上に２つの配線層１０６、１０７を設け、さらにその上にヒータ１０１を配置する多層構造となっている。

そして、ヒータ１０１のｘ方向マイナス側はビア１１０ａを介して配線層１０７を経て駆動電源に接続され、ｘ方向プラス側はビア１１０ｂ、配線層１０７、ビア１１０ｃを介して配線１０２を経てＭＯＳトランジスタ１０３へと接続される。ヒータ１０１の直下には配線層１０６と配線層１０７とそれを繋ぐビア１１０ｄを配置し、駆動時の熱の放熱性を向上させている。ヒータ１０１の直下に配置された放熱用の配線層１０６や配線層１０７は比較的大きな表面積を有しており、ヒータ１０１とは接続されていない。

図４（ｃ）にダミーヒータ２０１のｘ方向の断面を示す図である。ダミーヒータ２０１は駆動に用いられないため、その直下に放熱用の配線層とビアを配置する必要はなく、任意の回路と配線を配置することができる。

図４（ｃ）に示されるダミーヒータの直下には、絶縁層１０８の上にＭＯＳトランジスタを形成し、配線層１０６と配線層１０７を使用してタイミング調整回路３０１を配置している。

このような素子基板の構造により、ダミーヒータ２０１を配置しても、その直下に回路を配置することで素子基板１００の外形に実装回路が干渉することなく、素子基板サイズを低減することができる。また、ヒータ列の端部の記録に寄与するヒータ１０１を素子基板１００の外周に近づけることができるため、隣接する素子基板とのつなぎ距離を小さくすることができる。これにより記録時に記録媒体の搬送によって生じる気流によるインク液滴の着弾位置ズレ量を低減するとともに、ヒータ列に対して記録媒体が斜めに搬送された場合にも着弾位置ズレを抑えることができる。

＜変形例１＞
図５は実施例１の変形例１に従う素子基板のレイアウト構成を示す図である。

図５と図４とを比較すると分かるように、この例ではヒータ１０１の直下にＭＯＳトランジスタ１０３を配置する。図４の構成と同様にダミーヒータ２０１直下にはＭＯＳトランジスタを配置する必要はないため、タイミング調整回路３０１を配置することで、素子基板サイズを低減することができる。

＜変形例２＞
図６は実施例１の変形例２に従う素子基板のレイアウト構成を示す図である。

図６と図４とを比較すると分かるように、この例ではヒータ１０１のｘ方向の両側にヒータ１０１を挟んで２つ供給口１０５を配置する。配線１０２はｘ方向のプラス側の供給口１０５を迂回してヒータ１０１とＭＯＳトランジスタ１０３を接続する。タイミング調整回路の回路規模が大きい場合、図６に示すように素子基板の外形の辺とヒータ列方向に対する角度（傾き）に合わせて、タイミング調整回路３０１は、その形状をその辺に沿った部分を階段状にする。これにより、図４～図５に示した構成と同じように素子基板のサイズを低減することができる。なお、インクを流すための２つの開口のうちの一方の開口を供給口１０５とし、他方の開口をインクを回収する回収口としてもよい。即ち、供給口から供給されたインクが、ヒータ１０１が配置された圧力室を通って回収口から回収されるようにし、インクを循環させる構成としてもよい。

ここで、素子基板の形状の他の例について説明する。

図４に示した素子基板は、図１２に示したような平行四辺形の形状を想定しているが、素子基板の形状は、台形や矩形でも良い。

図７はその他の形状をした素子基板の例を示す図である。

図７（ａ）は素子基板の形状が台形であり、ｙ方向にその素子基板をｘ方向の向きを反転しながら配置し、つなぎ部を形成する例である。なお、ｘ方向とｙ方向とは互いに直交する。ヒータ列の端部の構成は図４～図６と同じであり、同様の効果を得ることができる。

図７（ｂ）は素子基板の形状が矩形であり、複数のヒータ１０１から形成されるヒータ列は素子基板１００の長辺（ｙ方向）に対し斜めに配置されている。そのヒータ列をｙ方向に対し斜めに配置し角度をつけた分、ヒータ１０１のピッチを高密度化できる。

図７（ｃ）は素子基板１００の端部のレイアウト構成を拡大した図である。図７（ｂ）に示すように、素子基板１００の短辺はｘ方向と平行であり、ヒータ列及び回路は斜めに配置される。この場合も素子基板の端部のダミーヒータ２０１の下層に回路を配置することで、図４と同じ効果を得ることができる。

以上のように、素子基板の形状とヒータ列の方向は種々組み合わせて構成することが可能である。

従って以上説明した実施例に従えば、ヒータ列の端部にあるダミーヒータ直下にタイミング調整回路などのロジック回路を配置することで、素子基板サイズを低減することができる。また、隣接する素子基板とのつなぎ部の距離を小さくでき、記録動作時の記録媒体の搬送によって生じる気流によるインクの着弾位置ズレ量を低減するとともに、ヒータ列に対して記録媒体が斜めに搬送された場合にも着弾位置ズレを抑えることができる。これにより高品位な画像記録が達成できる。

なお、以上説明した実施例ではダミーヒータを各ヒータ例の端部に１つ設ける例について説明したが、本発明はこれによって限定されるものではなく、複数のダミーヒータを配置しても良い。

また、ダミーヒータ直下に設ける回路はタイミング調整回路やデコータのみである必要はない。例えば、ヒータ列の各ヒータに対応して温度情報などを検出する検知素子を設け、この検知素子を配列した検知素子列をヒータ列ごとに設ける構成がある。この検知素子の検知結果に基づいて吐出不良の吐出口を特定し、画像補完やヘッドの回復作業に反映させることができる。従って、検知素子はヒータの駆動の制御に間接的に関わる回路である。ダミーヒータ直下に設ける回路は、この検知素子の回路で使用する基準電圧源・基準電流源などでも良い。即ち、ダミーヒータ直下に設ける回路は、ヒータ列のヒータの駆動に直接関わる回路に限定されず、ヒータ列のヒータの駆動の制御に関わる回路であればよい。また、必ずしも全てのヒータ列で同じ回路が配置されている必要はなく、異なる回路を配置しても良い。

さらに、各ヒータ列の両端部にダミーヒータを配置し、両端のダミーヒータのそれぞれの直下にヒータ列内に含まれる複数のヒータを駆動するための回路を配置してもよい。その際、それぞれの端部のダミーヒータの直下に機能の異なる回路を配置してもよい。例えば、ヒータ列の一方の端部のダミーヒータの直下にタイミング調整回路を配置し、他方の端部のダミーヒータの直下にデコーダを配置してもよい。このように両端に異なる回路を配置することで、それぞれの回路に要する面積を確保でき、素子基板サイズをより低減することができる。

なお、各ヒータ列の全てにタイミング調整回路を設けなくても処理可能である場合もある。このような場合は、一部のヒータ列に含まれるダミーヒータの直下にタイミング調整回路を配置し、残りのヒータ列に含まれるダミーヒータの直下にはタイミング調整回路を配置しなくてもよい。

また、ダミーヒータをヒータ列の端部に配置する構成について説明したが、ダミーヒータの位置はヒータ列の端部に限定されず、ヒータ列の途中にダミーヒータが配置されていてもよい。このような構成であっても、ダミーヒータの直下にヒータ列に含まれる複数の記録素子を駆動するための回路を配置することで、素子基板の面積を小さくすることができる。

図８は実施例２に従う素子基板のレイアウト構成を示す図である。なお、図８において、既に図３、図４、図１２で説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。

この実施例では、ダミーヒータ２０１を予備吐出に使用するため、ヒータ１０１と同様に対応する供給口２０５、ＭＯＳトランジスタ２０３、選択回路２０４を備える。ダミーヒータ２０１とＭＯＳトランジスタ２０３は配線２０２で接続される。選択回路２０４でダミーヒータ選択信号が送信されることによりＭＯＳトランジスタ２０３のＯＮ／ＯＦＦが制御される。これによりダミーヒータ２０１に電流が流れ、そのエネルギーによってインクが吐出される。

ダミーヒータ２０１は記録媒体への記録には使用しないため、ヒータ１０１と比較して吐出特性を厳密に制御する必要はない。そのため、ダミーヒータ２０１に対応するＭＯＳトランジスタ２０３はヒータ１０１に対応するＭＯＳトランジスタ１０３よりも駆動能力を低くすることができる。即ち、ＭＯＳトランジスタ２０３のゲート幅を短くすることでｘ方向マイナス側に回路サイズを削減することができる。その削減に対応して選択回路２０４の位置もｘ方向マイナス側にシフトすることができる。選択回路２０４に用いるクロック信号ＣＬＫとデータ信号ＤＡＴＡは、図８（ａ）に示すように選択回路１０４から送信する。

以上の構成により、ダミーヒータ２０１に対応するＭＯＳトランジスタ２０３を縮小することにより素子基板サイズを低減することが可能となる。また、ヒータ列の端部の記録に寄与するヒータ１０１を素子基板１００の外周に近づけることができるため、隣接する素子基板とのつなぎ部の距離を小さくすることができる。これにより、記録動作時の記録媒体の搬送によって生じる気流によるインクの着弾位置ズレ量が低減されるとともに、ヒータ列に対して記録媒体が斜めに搬送された場合にも着弾位置ズレを抑えることができる。

また、図８（ｂ）に示すように、ＭＯＳトランジスタ２０３のゲート本数を減らすことでＭＯＳトランジスタのゲート長を減らし、ｙ方向に縮小することも可能である。選択回路２０４はＭＯＳトランジスタ２０３とともに縮小するか、図８（ｂ）に示したように素子基板の外形角度に合わせて階段形状にすることで素子基板のサイズへの影響をなくすことができる。

さらに、図８（ｃ）に示すように、ヒータの中心からヒータ列方向に伸ばした線２１０と素子基板の外形の辺２１１との交点の鋭角側の角度θ（素子基板角度）によって、ｙ方向に縮小するか、ｘ方向に縮小するかの効果に差異が出る。

まず、ｘ方向に長さａ縮小した場合、ＭＯＳトランジスタ２０３ａの回路形状はｙ方向に対して傾斜した外形の辺２１１からその回路端までの距離はｂだけ長くなる。これに対して、ｙ方向に長さａ縮小した場合、ＭＯＳトランジスタ２０３ｂの回路形状はｙ方向に対して傾斜した外形の辺２１１からその回路端までの距離はｃだけ長くなる。図８（ｃ）から明らかなように、ｂ＝ｓｉｎθ／ａ、ｃ＝ｃｏｓθ／ａとなる。

従って、素子基板角度θが４５度より大きい場合（θ≧４５）はｘ方向に縮小した方がｙ方向の縮小よりも素子基板サイズを縮小できるためサイズ削減効果が大きい。一方、素子基板角度が４５度より小さい場合（θ＜４５）は、ｙ方向に縮小した方がｘ方向の縮小するよりも素子基板サイズを縮小できるためサイズ削減効果が大きい。

＜変形例１＞
図９は実施例２の変形例１に従う素子基板のレイアウト構成を示す図である。

図９と図８とを比較すると分かるように、この例ではヒータ１０１の直下にＭＯＳトランジスタ２０３を配置する。図９に示すように、ダミーヒータ２０１に対応するＭＯＳトランジスタ２０３をダミーヒータ２０１直下に配置し、かつ、ＭＯＳトランジスタ２０３をｘ方向マイナス側に回路サイズを縮小する。これにより、図８と同様のサイズ削減効果を得る。

＜変形例２＞
図１０は実施例２の変形例２に従う素子基板のレイアウト構成を示す図である。

図１０と図８とを比較すると分かるように、この例ではヒータのｘ方向両側に供給口１０５を配置する。これと同様に、この例ではダミーヒータ２０１のｘ方向両側にも供給口２０５をそれぞれ配置する。図１０に示すように、図８の例と同様にダミーヒータ２０１に対応するＭＯＳトランジスタ２０３をｘ方向マイナス側に回路サイズを縮小することで素子基板サイズを低減することができる。

従って以上説明した実施例に従えば、ダミーヒータに対応するＭＯＳトランジスタをｘ方向若しくはｙ方向に縮小することで、素子基板サイズを低減することができる。また、隣接する素子基板とのつなぎ部の距離を小さくでき、記録動作時の記録媒体の搬送により生じる気流によるインクの着弾位置ズレ量が低減されるとともに、ヒータ列に対して記録媒体が斜めに搬送された場合にも着弾位置ズレを抑えることができる。これにより実施例１と同様に高品位な画像記録を達成できる。

１０、１１Ｋ、１１Ｃ、１１Ｍ、１１Ｙ 記録ヘッド、１００ 素子基板、
１０１ ヒータ、１０２ 配線、１０３ ＭＯＳトランジスタ、１０４ 選択回路、
１０５ 供給口、２０１ ダミーヒータ、２０２ 配線、
２０３ ＭＯＳトランジスタ、２０４ 選択回路、２０５ 供給口、
３０１ タイミング調整回路

Claims (25)

1. 多層構造の素子基板であって、
   複数の記録素子が配列されて形成され、記録に寄与しないダミーの素子を含む素子列と、
   前記素子列を形成する前記複数の記録素子の駆動に関わる第１の回路と、を有し、
   前記ダミーの素子と前記第１の回路とは、前記素子基板を平面視した際に少なくとも一部が互いに重複する位置に設けられることを特徴とする素子基板。
2. 前記ダミーの素子は前記素子列の端部に配置されることを特徴とする請求項１に記載の素子基板。
3. 前記複数の記録素子それぞれを駆動する複数の第２の回路をさらに有し、
   前記第１の回路は前記複数の第２の回路に前記記録素子を駆動するために用いられデータ信号とクロック信号を供給することを特徴とする請求項１又は２に記載の素子基板。
4. 前記複数の第２の回路それぞれは、ＭＯＳトランジスタと前記ＭＯＳトランジスタを選択する選択回路とを含むことを特徴とする請求項３に記載の素子基板。
5. 前記ＭＯＳトランジスタと前記記録素子とは、前記素子基板を平面視した際に少なくとも一部が互いに重複する位置に設けられることを特徴とする請求項４に記載の素子基板。
6. 前記複数の記録素子に対応してインクを流すための複数の第１の開口と、
   前記複数の記録素子それぞれと前記ＭＯＳトランジスタとを接続する配線とをさらに有することを特徴とする請求項４又は５に記載の素子基板。
7. 前記配線は、前記複数の記録素子とは異なる層に設けられることを特徴とする請求項６に記載の素子基板。
8. 前記複数の第１の開口とは前記複数の記録素子を挟み、前記ＭＯＳトランジスタと前記複数の記録素子との間に設けられ、前記複数の記録素子に対応してインクを流すための複数の第２の開口をさらに有し、
   前記配線は、前記複数の第２の開口それぞれを迂回して配置されることを特徴とする請求項６に記載の素子基板。
9. 前記第１の回路は、前記選択回路に対して前記データ信号と前記クロック信号を転送するためのタイミングを調整する回路であることを特徴とする請求項４乃至８のいずれか１項に記載の素子基板。
10. 前記第１の回路は、前記複数の記録素子を駆動するためのデータ信号を展開するデコーダであることを特徴とする請求項１又は２に記載の素子基板。
11. 前記素子列は前記素子列における両端部にそれぞれ前記ダミーの素子を含み、
    一方の端部の前記ダミーの素子と重複する前記第１の回路と、他方の端部の前記ダミーの素子と重複する前記第１の回路とは、機能が異なることを特徴とする請求項１乃至１０のいずれか１項に記載の素子基板。
12. 前記素子基板を平面視した際に前記素子列の方向と交差する方向に延びる前記素子基板の外形を構成する辺を備えることを特徴とする請求項１乃至１１のいずれか１項に記載の素子基板。
13. 前記第１の回路は、前記辺に沿った部分が階段状の形状をしていることを特徴とする請求項１２に記載の素子基板。
14. 多層構造の素子基板であって、
    複数の記録素子が配列されて形成され、記録に寄与しないダミーの素子を含む素子列と、
    前記複数の記録素子および前記ダミーの素子をそれぞれを駆動する複数の回路と、を有し、
    前記複数の回路のうち、前記ダミーの素子を駆動する回路の面積は、前記記録素子を駆動する回路の面積より小さいことを特徴とする素子基板。
15. 前記ダミーの素子を駆動する回路の面積は、前記素子列の方向と該方向とは直交する方向のうちのいずれかの方向のサイズを縮小することにより、前記記録素子を駆動する回路の面積より小さくすることを特徴とする請求項１４に記載の素子基板。
16. 前記複数の回路それぞれは、ＭＯＳトランジスタと前記ＭＯＳトランジスタを選択する選択回路とを含むことを特徴とする請求項１４又は１５に記載の素子基板。
17. 前記複数の記録素子と前記複数の記録素子それぞれを駆動する前記ＭＯＳトランジスタとは、前記素子基板を平面視した際に少なくとも一部が互いに重複する位置に設けられ、
    前記ダミーの素子と前記ダミーの素子を駆動する前記ＭＯＳトランジスタとは、前記素子基板を平面視した際に少なくとも一部が互いに重複する位置に設けられることを特徴とする請求項１６に記載の素子基板。
18. 前記ＭＯＳトランジスタと、前記複数の記録素子又は前記ダミーの素子との間に設けられ、前記複数の記録素子又は前記ダミーの素子に対応してインクを流すための複数の開口と、
    前記複数の記録素子および前記ダミーの素子それぞれと前記ＭＯＳトランジスタとを接続する配線とをさらに有し、
    前記配線は、前記複数の開口それぞれを迂回して配置されることを特徴とする請求項１６又は１７に記載の素子基板。
19. 前記ダミーの素子は前記素子列の端部に配置されることを特徴とする請求項１４乃至１８のいずれか１項に記載の素子基板。
20. 前記素子基板を平面視した際に前記素子列の方向と交差する方向に延びる前記素子基板の外形を構成する辺を備えることを特徴とする請求項１４乃至１９のいずれか１項に記載の素子基板。
21. 前記素子基板の外形は、平行四辺形、台形、矩形のうちのいずれかの形状をしていることを特徴とする請求項１乃至２０のいずれか１項に記載の素子基板。
22. 互いの列に沿って設けられた複数の前記素子列と、
    複数の前記素子列に対応する複数の前記第１の回路と、
    複数の前記第１の回路を接続する配線と、を有することを特徴とする請求項１乃至１３のいずれか１項に記載の素子基板。
23. 請求項１乃至２２のいずれか１項に記載の素子基板を複数、前記素子列の方向に一列に並べて配置し、前記記録素子を駆動することによりインクを吐出する記録ヘッド。
24. 前記記録ヘッドは記録媒体の幅に相当する記録幅をもつフルライン記録ヘッドであることを特徴とする請求項２３に記載の記録ヘッド。
25. 請求項２３又は２４に記載の記録ヘッドを用いて、インクを記録媒体に吐出して画像を記録する記録装置。

Images