Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7065617B2 - 支持体付基板及びその製造方法 - Google Patents
[go: Go Back, main page]

JP7065617B2 - 支持体付基板及びその製造方法 - Google Patents

支持体付基板及びその製造方法 Download PDF

Info

Publication number
JP7065617B2
JP7065617B2 JP2018003323A JP2018003323A JP7065617B2 JP 7065617 B2 JP7065617 B2 JP 7065617B2 JP 2018003323 A JP2018003323 A JP 2018003323A JP 2018003323 A JP2018003323 A JP 2018003323A JP 7065617 B2 JP7065617 B2 JP 7065617B2
Authority
JP
Japan
Prior art keywords
support
substrate
hole
protrusion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018003323A
Other languages
English (en)
Other versions
JP2019125615A (ja
Inventor
哲一郎 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018003323A priority Critical patent/JP7065617B2/ja
Priority to US16/216,152 priority patent/US10586758B2/en
Priority to KR1020180164696A priority patent/KR102505525B1/ko
Publication of JP2019125615A publication Critical patent/JP2019125615A/ja
Application granted granted Critical
Publication of JP7065617B2 publication Critical patent/JP7065617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/458—Materials of insulating layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W78/00—Detachable holders for supporting packaged chips in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、支持体付基板及びその製造方法に関する。
半導体チップが搭載されて半導体パッケージの一部となる半導体チップ搭載用の基板が知られている。半導体パッケージの低背化の要求にともない、適用される基板も総厚の薄型化が求められている。
例えば、コアレスの基板は、コアがないため薄型化に適しているが、薄型化に伴って基板のハンドリングが困難となり、半導体チップの実装等を含む半導体パッケージの組み立て工程に支障をきたすようになる。
そこで、ハンドリングを改善するために、金属板等の支持体上に絶縁層や配線層を順次積層して形成した支持体付基板が提案されている。この支持体付基板は、支持体の存在による強度の向上により、半導体チップの実装等を容易に行うことができる。半導体チップの実装等が終了後、半導体チップを樹脂で封止し、その後支持体は剥離される。
特開２０１０－５０３５１号公報 特開２００７－１６５５１３号公報
しかしながら、上記の支持体付基板は、裏面全面が支持体で覆われているため、裏面に形成された外部接続用のパッドが外部に露出していない。そのため、上記の支持体付基板では、Ｏｐｅｎ／Ｓｈｏｒｔテスト等のパッドにプローブを当てて実施する電気試験ができないという問題点があった。
本発明は、上記の点に鑑みてなされたものであり、裏面に形成されたパッドを介しての電気試験を可能とする支持体付基板を提供することを目的とする。
本支持体付基板は、配線領域と、前記配線領域の外周側に設けられた外周領域と、を備え、前記外周領域に複数の支持体接合部が設けられた基板と、前記配線領域を露出するように前記外周領域と対向配置される外枠部を備え、前記外枠部に複数の突起部が設けられた金属製の支持体と、を有し、前記外枠部及び前記突起部を厚さ方向に貫通する貫通孔が設けられ、前記支持体接合部と前記突起部とが互いに接合されていることを要件とする。
開示の技術によれば、裏面に形成されたパッドを介しての電気試験を可能とする支持体付基板を提供できる。
第１の実施の形態に係る支持体付基板を例示する図（その１）である。 第１の実施の形態に係る支持体付基板を例示する図（その２）である。 第１の実施の形態に係る支持体付基板を構成する基板を例示する平面図である。 第１の実施の形態に係る支持体付基板の製造工程を例示する図である。 第１の実施の形態に係る支持体付基板を用いた半導体パッケージの製造工程を例示する図（その１）である。 第１の実施の形態に係る支持体付基板を用いた半導体パッケージの製造工程を例示する図（その２）である。 第１の実施の形態の変形例１に係る支持体付基板を例示する図である。 第１の実施の形態の変形例１に係る支持体付基板を用いた半導体パッケージの製造工程を例示する図（その１）である。 第１の実施の形態の変形例１に係る支持体付基板を用いた半導体パッケージの製造工程を例示する図（その２）である。 第１の実施の形態の変形例２に係る支持体付基板を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［支持体付基板の構造］
図１は、第１の実施の形態に係る支持体付基板を例示する図（その１）であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ－Ａ線に沿う断面図である。又、図２は、第１の実施の形態に係る支持体付基板を例示する図（その２）であり、図２（ａ）は図１（ａ）のＢ－Ｂ線に沿う断面図、図２（ｂ）は図２（ａ）の外周領域Ｄ４近傍の部分拡大断面図、図２（ｃ）は図２（ｂ）から支持体３０のみを抜き出して図示したものである。図３は、第１の実施の形態に係る支持体付基板を構成する基板を例示する平面図である。
図１～図３を参照するに、支持体付基板１は、基板１０と、支持体３０とを有している。支持体３０は、基板１０と略同一サイズであり、基板１０上に接合されている。基板１０と支持体３０は、一例として、平面視して矩形状（長方形状）である。
（基板１０）
基板１０において、個片化されて配線基板となる複数の領域Ｃ（本実施の形態の例では２０個）が縦横に配列された第１配線領域Ｄ１と、個片化されて配線基板となる複数の領域Ｃ（本実施の形態の例では２０個）が縦横に配列された第２配線領域Ｄ２とが、分離領域Ｄ３を介して並置されている。第１配線領域Ｄ１、第２配線領域Ｄ２、及び分離領域Ｄ３の外周側には、額縁状の外周領域Ｄ４が設けられている。
言い換えれば、額縁状の外周領域Ｄ４と、外周領域Ｄ４に囲まれた部分を複数の領域に分離する分離領域Ｄ３とで２つに区画された領域が、第１配線領域Ｄ１及び第２配線領域Ｄ２である。分離領域Ｄ３は、例えば、外周領域Ｄ４に囲まれた部分を略２等分するように外周領域Ｄ４の長辺側の対向部分同士を橋渡しするように形成することができる。
なお、基板１０は、半導体チップを搭載可能な半導体チップ搭載用の基板である。そのため、基板１０に半導体チップが搭載され、はんだボールの搭載や樹脂封止等の工程を経た後に、複数の領域Ｃが個片化される。
基板１０は、配線層１１と、絶縁層１２と、配線層１３と、ソルダーレジスト層１４と、金属層１５及び１６と、絶縁層２２と、配線層２３と、ソルダーレジスト層２４と、金属層２５及び２６とを有している。
なお、本実施の形態では、便宜上、支持体付基板１を構成する基板１０のソルダーレジスト層１４側を上側又は一方の側、ソルダーレジスト層２４側を下側又は他方の側とする。又、各部位のソルダーレジスト層１４側の面を一方の面又は上面、ソルダーレジスト層２４側の面を他方の面又は下面とする。但し、支持体付基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１２の一方の面の法線方向から視ることを指し、平面形状とは対象物を絶縁層１２の一方の面の法線方向から視た形状を指すものとする。
基板１０において、配線層１１は、絶縁層１２の下面に形成されている。配線層１１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１１の厚さは、例えば、２～１０μｍ程度とすることができる。
絶縁層１２は、配線層１１の上面を被覆している。絶縁層１２の材料としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を主成分とする熱硬化性の絶縁樹脂を用いることができる。絶縁層１２として用いる熱硬化性の絶縁樹脂は、非感光性絶縁樹脂であってもよいし、感光性絶縁樹脂であってもよい。又、絶縁層１２は、ガラス繊維やアラミド繊維等の織布や不織布からなる補強部材を有しても構わない。又、絶縁層１２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層１２の厚さは、例えば１０～３０μｍ程度とすることができる。
配線層１３は、絶縁層１２の上面側に形成されており、配線層１１と電気的に接続されている。配線層１３は、絶縁層１２を貫通し配線層１１の上面を露出するビアホール１２ｘ内に充填されたビア配線１３ａ、及び絶縁層１２の上面に形成された配線パターン１３ｂを含んで構成されている。配線層１３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１３を構成する配線パターン１３ｂの厚さは、例えば、２～１０μｍ程度とすることができる。
ビアホール１２ｘは、例えば、配線層１３側に開口されている開口部の径が配線層１１の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１２ｘの配線層１３側の開口部の径は、例えば２００μｍ程度とすることができる。
ソルダーレジスト層１４は、絶縁層１２の上面に、配線層１３を被覆するように形成されている絶縁層である。ソルダーレジスト層１４の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂を用いることができる。ソルダーレジスト層１４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
ソルダーレジスト層１４は、開口部１４ｘを有し、開口部１４ｘ内には配線層１３の一部が露出している。開口部１４ｘ内に露出する配線層１３は、例えば、はんだボール等の外部接続端子が接続されるパッドとして機能する。ソルダーレジスト層１４の厚さは、例えば、１０～２０μｍ程度とすることができる。開口部１４ｘの平面形状は、例えば、直径が３００μｍ程度の円形とすることができる。
開口部１４ｘ内に露出する配線層１３の上面には、金属層１５及び１６が順次積層されている。金属層１５及び１６は、はんだボール等の外部接続端子との接続信頼性を向上するための表面処理層であり、必要に応じて設けることができる。金属層１５としては、例えば、ニッケル（Ｎｉ）等を用いることができる。金属層１５の厚さは、例えば、０．２～１μｍ程度とすることができる。金属層１６としては、例えば、金（Ａｕ）等を用いることができる。金属層１６の厚さは、例えば、０．０１～０．０５μｍ程度とすることができる。金属層１５と金属層１６との間に、パラジウム（Ｐｄ）等の他の金属層を更に積層しても構わない。
絶縁層２２は、絶縁層１２の下面に、配線層１１の下面及び側面を被覆するように形成されている。絶縁層２２の材料や厚さは、例えば、絶縁層１２と同様とすることができる。絶縁層２２は、ガラス繊維やアラミド繊維等の織布や不織布からなる補強部材を有しても構わない。又、絶縁層２２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２３は、絶縁層２２の下面側に形成されており、配線層１１と電気的に接続されている。配線層２３は、絶縁層２２を貫通し配線層１１の下面を露出するビアホール２２ｘ内に充填されたビア配線２３ａ、及び絶縁層２２の下面に形成された配線パターン２３ｂを含んで構成されている。配線層２３の材料や配線層２３を構成する配線パターン２３ｂの厚さは、例えば、配線層１３と同様とすることができる。
ビアホール２２ｘは、例えば、配線層２３側に開口されている開口部の径が配線層１１の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部とすることができる。ビアホール２２ｘの配線層２３側の開口部の径は、例えば２００μｍ程度とすることができる。
ソルダーレジスト層２４は、絶縁層２２の下面に、配線層２３を被覆するように形成されている絶縁層である。ソルダーレジスト層２４の材料や厚さは、例えば、ソルダーレジスト層１４と同様とすることができる。ソルダーレジスト層２４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
ソルダーレジスト層２４は、開口部２４ｘを有し、開口部２４ｘ内には配線層２３の一部が露出している。開口部２４ｘ内に露出する配線層２３は、例えば、半導体チップと接続されるパッドとして機能する。開口部２４ｘの平面形状は、例えば、直径が３００μｍ程度の円形とすることができる。
開口部２４ｘ内に露出する配線層２３の下面には、金属層２５及び２６が順次積層されている。金属層２５及び２６は、半導体チップと接続するためのボンディングワイヤ等との接続信頼性を向上するための表面処理層であり、必要に応じて設けることができる。金属層２５及び２６の材料や厚さは、例えば、金属層１５及び１６と同様とすることができる。金属層２５と金属層２６との間に、パラジウム（Ｐｄ）等の他の金属層を更に積層しても構わない。
基板１０の分離領域Ｄ３と外周領域Ｄ４には、複数の支持体接合部Ｅ１が離散的に設けられている。支持体接合部Ｅ１は、支持体３０と接合される部分である。支持体接合部Ｅ１の個数及び支持体接合部Ｅ１を設ける位置は、基板１０と支持体３０との間に要求される接合強度等を考慮し、適宜決定することができる。
支持体接合部Ｅ１は、基板１０を構成する絶縁層１２及び２２並びにソルダーレジスト層１４及び２４内に設けられ導体部であり、基板１０の第１配線領域Ｄ１及び第２配線領域Ｄ２と同一の配線層構造とされている。より詳しくは、支持体接合部Ｅ１は、金属層２６、金属層２５、配線パターン２３ｂ、ビア配線２３ａ、配線層１１、ビア配線１３ａ、配線パターン１３ｂ、金属層１５、及び金属層１６の各々の平面形状が略円形に形成され、これらが略同心的に積層された柱状の構造を有する導体部である。なお、支持体接合部Ｅ１の配線層１３及び２３は、個片化されて配線基板となる領域Ｃの配線層１３及び２３と電気的に分離している。
支持体接合部Ｅ１の柱状の構造は、絶縁層１２に形成されたビア配線１３ａと、絶縁層２２に形成されたビア配線２３ａとを含んでいる。そして、ビア配線１３ａとビア配線２３ａとは、配線層１１を介して対向配置された所謂スタックビア構造とされており、導体部の柱状の構造の一部をなしている。
支持体接合部Ｅ１は、複数の絶縁層（絶縁層１２及び２２、並びにソルダーレジスト層１４及び２４）にまたがって形成されており、金属層１６の上面がソルダーレジスト層１４の開口部１４ｘ内に露出する露出部となり支持体３０と接合される。
なお、支持体接合部Ｅ１には金属層２５及び２６は設けられていない。基板１０では、配線層１３及び２３を形成後、配線層１３及び２３上に開口部１４ｘ及び２４ｘを有するソルダーレジスト層１４及び２４を形成する。この際、支持体接合部Ｅ１の配線層２３は、ソルダーレジスト層２４で被覆される（ソルダーレジスト層２４から露出させる必要がないため開口部２４ｘが形成されない）。その後、ソルダーレジスト層１４及び２４の開口部１４ｘ及び２４ｘから露出する配線層１３及び２３に、めっきにより金属層１５、１６、２５及び２６を形成する。よって、開口部２４ｘが形成されていない支持体接合部Ｅ１の配線層２３上には金属層２５及び２６は設けられない。
基板１０は、半導体チップを搭載可能な半導体チップ搭載用の基板である。基板１０の総厚（ソルダーレジスト層２４の下面からソルダーレジスト層１４の上面までの厚さ）は５０～１００μｍ程度であり、十分な強度を備えていない。そのため、基板１０単独では半導体チップの実装やはんだボールの搭載等の半導体パッケージの製造工程におけるハンドリングが困難である。そこで、強度を向上するために、基板１０には以下に説明する支持体３０が接合されている。
（支持体３０）
支持体３０は、基板１０の外周領域Ｄ４と対向配置される外枠部３１と、基板１０の分離領域Ｄ３と対向配置される架橋部３２とを備えている。架橋部３２は、例えば、外枠部３１に囲まれた空間を略２等分するように外枠部３１の長辺側の対向部分同士を橋渡しするように形成することができる。基板１０の第１配線領域Ｄ１及び第２配線領域Ｄ２は、支持体３０の外枠部３１及び架橋部３２から露出している。支持体３０は金属製であり、外枠部３１と架橋部３２とは、例えば、銅（Ｃｕ）等の金属材料により一体に形成されている。
支持体３０において、外枠部３１の基板１０の外周領域Ｄ４と対向する側、及び架橋部３２の基板１０の分離領域Ｄ３と対向する側には、複数の突起部３３が設けられている。突起部３３は、例えば、先端側（基板１０側）に行くに従って縮幅する形状とすることができる。突起部３３の先端側の平面形状は例えば円形であり、この場合直径φ１は例えば２５０μｍ程度とすることができる。外枠部３１と架橋部３２の厚さ（突起部３３が形成されていない部分の支持体３０の厚さ）Ｔ１は、例えば、１３０μｍ程度とすることができる。突起部３３の厚さＴ２（突起量）は、例えば、７０μｍ程度とすることができる。
支持体３０において、外枠部３１及び突起部３３を厚さ方向に貫通する貫通孔３５が設けられている。同様に、架橋部３２及び突起部３３を厚さ方向に貫通する貫通孔３５が設けられている。貫通孔３５は、分割ライン（領域Ｃを示す破線）の延長線上から外れた位置に設けることが好ましい。このような配置とすることで、領域Ｃを個片化する際に、ブレードと支持体３０との接触を抑えることができる。
貫通孔３５は、例えば、外枠部３１又は架橋部３２の外側に開口し突起部３３側に向かって開口の大きさが小さくなる第１の孔３５ｘと、突起部３３の先端側に開口し第１の孔３５ｘ側に向かって開口の大きさが小さくなる第２の孔３５ｙとが連通して形成されている。貫通孔３５の内壁の厚さ方向の中央よりも支持体接合部Ｅ１側に、貫通孔３５内で最も開口の小さい最小開口部３５ｚが形成されている。最小開口部３５ｚは、第１の孔３５ｘと第２の孔３５ｙとが連通する部分であり、かつ、貫通孔３５内において最も中央側に張り出している部分である。
第１の孔３５ｘの最大開口部の平面形状は例えば円形であり、この場合、直径φ２は例えば２００μｍ程度とすることができる。第２の孔３５ｙの最大開口部の平面形状は例えば円形であり、この場合、直径φ３は例えば１５０μｍ程度とすることができる。最小開口部３５ｚの平面形状は例えば円形であり、この場合、直径φ４は例えば１００μｍ程度とすることができる。
突起部３３は、基板１０の外周領域Ｄ４及び分離領域Ｄ３に設けられた各支持体接合部Ｅ１と対応する位置に設けられている。そして、外周領域Ｄ４に設けられた支持体接合部Ｅ１と外枠部３１に設けられた突起部３３とが互いに接合され、分離領域Ｄ３に設けられた支持体接合部Ｅ１と、架橋部３２に設けられた突起部３３とが互いに接合されている。具体的には、ソルダーレジスト層１４の開口部１４ｘ内に露出する支持体接合部Ｅ１の金属層１６の上面と、突起部３３の先端側とが接し、支持体接合部Ｅ１と突起部３３とが互いに接合されている。
なお、支持体３０は突起部３３の先端側のみで基板１０と接合されており、基板１０の外周領域Ｄ４と支持体３０の外枠部３１の下面（突起部３３が形成されていない領域）との間には隙間が形成されている。同様に、基板１０の分離領域Ｄ３と支持体３０の架橋部３２の下面（突起部３３が形成されていない領域）との間には隙間が形成されている。
支持体接合部Ｅ１と突起部３３とは、例えば、溶接により接合することができる。この場合、支持体接合部Ｅ１と突起部３３の少なくとも一部が一体化して溶接部Ｆが形成される。溶接により接合する場合には、支持体接合部Ｅ１の主要部と支持体３０とを銅や銅合金等の同一材料で形成することが好ましい。
例えば、支持体接合部Ｅ１の配線層１１、１３、及び２３を銅又は銅合金から形成し、支持体３０も銅又は銅合金により形成する。この場合、支持体接合部Ｅ１の配線層１３と支持体３０の突起部３３との間に、他の材料からなる金属層１５及び１６が介在しても、支持体接合部Ｅ１と支持体３０の突起部３３とのレーザ溶接が可能である。
レーザ溶接では、例えば、突起部３３の最小開口部３５ｚを含む貫通孔３５の内壁側、金属層１５及び１６の中心側、配線パターン１３ｂ及びビア配線１３ａの中心側が溶融して一体化し、溶接部Ｆを形成する。但し、溶接部Ｆが形成される範囲は、レーザを照射する位置やレーザの照射パワー等により異なるものであり、図２（ｂ）に示す溶接部Ｆは一例である。
［支持体付基板の製造方法］
次に、第１の実施の形態に係る支持体付基板の製造方法について説明する。図４は、第１の実施の形態に係る支持体付基板の製造工程を例示する図であり、図２（ａ）に対応する断面を示している。
まず、図４（ａ）に示す工程では、支持体３０を作製するための金属板３００（例えば、銅板）を準備する。金属板３００の厚さは、例えば、２００μｍ程度とすることができる。次に、金属板３００の上面の全面に感光性のドライフィルムレジスト等を形成し、露光及び現像し、開口部３５０ｘを備えたレジスト層３５０を形成する。同様に、金属板３００の下面の全面に感光性のドライフィルムレジスト等を形成し、露光及び現像し、開口部３６０ｘを備えたレジスト層３６０を形成する。
次に、図４（ｂ）に示す工程では、レジスト層３５０及び３６０をエッチングマスクとし、金属板３００を両面側からハーフエッチングする。そして、ハーフエッチング後に、レジスト層３５０及び３６０を除去する。これにより、図１に示す平面形状の外枠部３１及び架橋部３２を備え、外枠部３１の下面及び架橋部３２の下面に図２に示す断面形状の突起部３３（貫通孔３５も含む）が設けられた金属製の支持体３０が作製される。金属板３００が銅板である場合には、例えば、塩化第二銅水溶液を用いてハーフエッチングすることができる。
なお、平面視において開口部３５０ｘと開口部３６０ｘとが重複する領域では、金属板３００が両面側からハーフエッチングされて貫通する。特に、貫通孔３５形成部において、開口部３５０ｘの開口径を開口部３６０ｘの開口径よりも大きくすることで、第１の孔３５ｘと第２の孔３５ｙとが連通する部分である最小開口部３５ｚの位置を貫通孔３５の内壁の厚さ方向の中央よりも下側にすることができる。
次に、図４（ｃ）に示す工程では、図１～図３に示した基板１０を準備する。基板１０は、例えば、周知のビルドアップ工法等により形成することができる。そして、基板１０に支持体３０を接合する。ここでは、基板１０に支持体３０を溶接により接合する例を示す。
具体的には、基板１０の各支持体接合部Ｅ１の露出部である金属層１６に支持体３０の各突起部３３の先端側が接するように、基板１０上に支持体３０を配置する。そして、第１の孔３５ｘ側から貫通孔３５内にレーザ光Ｌを照射する。但し、レーザ光Ｌの一部が貫通孔３５外に照射されてもよい。ここで用いるレーザは、支持体接合部Ｅ１及び突起部３３を構成する材料に対して十分吸収される波長を照射可能なレーザを選択することができる。支持体接合部Ｅ１及び突起部３３を構成する材料が銅又は銅合金であれば、例えば、グリーンレーザを用いることができる。
ここで、最小開口部３５ｚは貫通孔３５内において最も中央側に張り出しているため、貫通孔３５内に照射されたレーザ光Ｌは、最小開口部３５ｚの近傍に照射されると共に貫通孔３５を通り抜けて金属層１６に照射される。そして、レーザ光Ｌが最小開口部３５ｚの近傍に照射されることで最小開口部３５ｚの近傍に生じた熱は、支持体接合部Ｅ１の最小開口部３５ｚの近傍と平面視で重複する領域に伝達される。又、レーザ光Ｌが金属層１６に照射されることで金属層１６に生じた熱は、金属層１６の周囲に伝達される。これにより、熱が伝達された部分が溶融して相互に接合され、溶接部Ｆ（図２（ｂ）参照）が形成される。この際、支持体接合部Ｅ１は柱状の構造を有しており十分に厚いため、レーザ光Ｌの照射によりダメージを受けるおそれがない。以上の工程により、支持体付基板１が完成する。
引き続き、支持体付基板１に半導体チップを実装して半導体パッケージを製造する工程について説明する。図５及び図６は、第１の実施の形態に係る支持体付基板を用いた半導体パッケージの製造工程を例示する図であり、図２（ａ）に対応する断面を示している。
まず、図５（ａ）に示す工程では、支持体付基板１を図４（ｃ）に対して上下反転させ、平板部４１０と突起部４２０とを備えたヒータプレート４００上に配置する。この際、支持体３０が平板部４１０の上面と接し、ソルダーレジスト層１４が突起部４２０の上面と接した状態で、支持体付基板１がヒータプレート４００上に保持される。次に、支持体付基板１の各々の領域Ｃに半導体チップ１１０を実装する。具体的には、例えば、各々の領域Ｃのソルダーレジスト層２４上に、ダイアタッチフィルム等（図示せず）を介して、半導体チップ１１０をフェイスアップ状態で固着する。そして、例えば、半導体チップ１１０の電極（図示せず）と、ソルダーレジスト層２４の開口部２４ｘ内に露出する金属層２６とを、ヒータプレート４００で加熱しながら、銅線や金線等の金属線１２０をワイヤボンディングして電気的に接続する。なお、支持体付基板１上に半導体チップ１１０をフリップチップ実装してもよい。
次に、図５（ｂ）に示す工程では、半導体チップ１１０が実装された支持体付基板１をヒータプレート４００から取り外して上下反転させ、樹脂封止用の金型にセットする。具体的には、半導体チップ１１０が実装された支持体付基板１を、枠部５１０とキャビティ部５２０とを備えた下型５００と、平板部６１０と突起部６２０とを備えた上型６００とで挟持する。この際、支持体接合部Ｅ１のソルダーレジスト層２４が枠部５１０の上面と接し、支持体３０が平板部６１０の下面と接し、第１配線領域Ｄ１及び第２配線領域Ｄ２のソルダーレジスト層１４が突起部６２０の下面と接した状態で、支持体付基板１が下型５００及び上型６００との間に保持される。そして、キャビティ部５２０内に樹脂を注入して硬化させ、半導体チップ１１０及び金属線１２０を被覆する封止樹脂１３０を形成する。
次に、図６（ａ）に示す工程では、封止樹脂１３０が形成された支持体付基板１を下型５００及び上型６００から取り外し、ソルダーレジスト層１４の開口部１４ｘ内に露出する金属層１６上に、はんだボール１４０を形成する。はんだボール１４０は、例えば、開口部１４ｘ内に露出する金属層１６上に表面処理剤としてのフラックスを塗布した後、はんだボールを搭載し、２４０℃～２６０℃程度の温度でリフローし、その後、表面を洗浄してフラックスを除去することにより形成できる。
次に、図６（ｂ）に示す工程では、スライサー等を用いて、各々の領域Ｃを個片化する。これにより、複数の半導体パッケージ１００が完成する。同時に、基板１０の外周領域Ｄ４及び分離領域Ｄ３は、支持体３０と共に半導体パッケージ１００と分離される。なお、半導体パッケージ１００は、封止樹脂１３０により十分な強度を得ているため、支持体３０が設けられていなくとも、その後のハンドリングに問題は生じない。
このように、支持体付基板１では、基板１０と略同一サイズの金属製の支持体３０が基板１０上に接合されているため、半導体パッケージの製造工程におけるハンドリングを向上することができる。
又、基板１０の第１配線領域Ｄ１及び第２配線領域Ｄ２は、支持体３０から露出しているため、支持体が設けられていない従来の基板と同一のプロセスフローを採用することができる。すなわち、基板１０の第１配線領域Ｄ１及び第２配線領域Ｄ２の表裏面に形成されたパッドにプローブを当てて電気試験を行うことや、第１配線領域Ｄ１及び第２配線領域Ｄ２の表裏面の外観の品質確認が可能となる。そのため、支持体付基板１単体状態での良品不良品の判定が可能となり、良品のみを半導体パッケージの製造工程に投入できるため、半導体パッケージの歩留まりを向上できる。
又、支持体３０の基板１０への接合は、支持体３０の突起部３３を基板１０の支持体接合部Ｅ１に接合することで行うが、支持体接合部Ｅ１の突起部３３と接合される露出部（金属層１６の上面）はソルダーレジスト層１４の表面から一段下がった凹部である。そのため、突起部３３を凹部内の金属層１６の上面へ容易に位置決めすることができる。
又、支持体３０の突起部３３の部分には貫通孔３５が設けられており、貫通孔３５内には貫通孔３５内において最も中央側に張り出した最小開口部３５ｚが設けられている。そのため、支持体３０を基板１０にレーザ溶接で接合する場合、貫通孔３５内に照射されたレーザ光Ｌは、最小開口部３５ｚの近傍に照射されると共に貫通孔３５を通り抜けて金属層１６に照射される。そのため、小さな照射パワーで支持体３０を基板１０に接合することができる。これにより、基板１０の熱ダメージを抑制することが可能となる。
又、最小開口部３５ｚの位置を貫通孔３５の内壁の厚さ方向の中央よりも下側にすることで、支持体３０と基板１０の溶融する部分同士が近づくため、より小さな照射パワーで支持体３０を基板１０に接合することができる。これにより、基板１０の熱ダメージを更に抑制することが可能となる。
又、支持体３０に突起部３３を設けたことにより、基板１０の外周領域Ｄ４と支持体３０の外枠部３１の下面との間、基板１０の分離領域Ｄ３と支持体３０の架橋部３２の下面との間には隙間が形成されている。そのため、個片化の際に支持体３０と反対側から切断することにより、切断に用いるブレードの歯が支持体３０と接触にしないようにすることが可能となり、ブレードの寿命を縮めることを回避できる。
なお、基板１０の第１配線領域Ｄ１及び第２配線領域Ｄ２において、領域Ｃの個数を２０個としたのは一例であり、第１配線領域Ｄ１及び第２配線領域Ｄ２における領域Ｃの個数は任意に決定することができる。又、分離領域Ｄ３を設けずに、外周領域Ｄ４のみで１つの配線領域を区画してもよい。或いは、複数の分離領域Ｄ３を設け、複数の分離領域Ｄ３と外周領域Ｄ４とで複数の配線領域を区画してもよい。或いは、十字状等の分離領域Ｄ３を設け、十字状等の分離領域Ｄ３と外周領域Ｄ４とで複数の配線領域を区画してもよい。支持体３０の形状は、基板１０の分離領域Ｄ３及び外周領域Ｄ４の形状に合わせて決定され、何れの場合も配線領域を露出する形状とされる。
〈第１の実施の形態の変形例１〉
第１の実施の形態では基板のはんだボール搭載側に支持体３０を設ける例を示したが、第１の実施の形態の変形例１では、基板の半導体チップ搭載側に支持体３０を設ける例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図７は、第１の実施の形態の変形例１に係る支持体付基板を例示する図であり、図７（ａ）は図２（ａ）に対応する断面図、図７（ｂ）は図７（ａ）の外周領域Ｄ４近傍の部分拡大断面図である。
図７を参照するに、支持体付基板１Ａは、支持体接合部Ｅ１を有する基板１０が支持体接合部Ｅ２を有する基板１０Ａに置換された点が、支持体付基板１（図２等参照）と相違する。基板１０Ａでは、支持体接合部Ｅ２を構成する金属層１６がソルダーレジスト層１４に被覆され、支持体接合部Ｅ２を構成する金属層２６の下面がソルダーレジスト層２４の開口部２４ｘ内に露出している。なお、第１の実施の形態と同様の理由により、支持体接合部Ｅ２には金属層１５及び１６は設けられていない。
支持体付基板１Ａでは、基板１０Ａのソルダーレジスト層２４側に支持体３０を接合している。具体的には、支持体付基板１Ａでは、ソルダーレジスト層２４の開口部２４ｘ内に露出する支持体接合部Ｅ２の金属層２６の下面と、突起部３３の先端側とが接し、支持体接合部Ｅ２と突起部３３とが互いに接合されている。支持体接合部Ｅ２と突起部３３とは、例えば、溶接により接合することができる。
支持体付基板１Ａは、第１の実施の形態の図４に示す工程と同様にして作製することができる。但し、基板１０Ａの各支持体接合部Ｅ２の露出部である金属層２６に、支持体３０の各突起部３３の先端側を接合する。
引き続き、支持体付基板１Ａに半導体チップを実装して半導体パッケージを製造する工程について説明する。図８及び図９は、第１の実施の形態の変形例１に係る支持体付基板を用いた半導体パッケージの製造工程を例示する図であり、図７（ａ）に対応する断面を示している。
まず、図８（ａ）に示す工程では、支持体付基板１Ａを図７（ａ）に対して上下反転させ、平板状のヒータプレート７００上に配置する。この際、ソルダーレジスト層１４がヒータプレート７００の上面と接した状態で、支持体付基板１Ａがヒータプレート７００上に保持される。次に、第１の実施の形態の図５（ａ）に示す工程と同様にして、支持体付基板１Ａの各々の領域Ｃに半導体チップ１１０を実装する。
次に、図８（ｂ）に示す工程では、半導体チップ１１０が実装された支持体付基板１Ａをヒータプレート７００から取り外して上下反転させ、樹脂封止用の金型にセットする。具体的には、半導体チップ１１０が実装された支持体付基板１Ａを、平板部８１０と平板部８１０から突起する枠部８２０とを備えた下型８００と、平板状の上型９００とで挟持する。この際、支持体３０が平板部８１０の上面と接し、支持体接合部Ｅ２のソルダーレジスト層２４が枠部８２０の上面と接し、上型９００の下面がソルダーレジスト層１４と接した状態で、支持体付基板１Ａが下型８００及び上型９００との間に保持される。そして、枠部８２０で囲まれた領域に樹脂を注入して硬化させ、半導体チップ１１０及び金属線１２０を被覆する封止樹脂１３０を形成する。
次に、図９（ａ）に示す工程では、封止樹脂１３０が形成された支持体付基板１Ａを下型８００及び上型９００から取り外し、第１の実施の形態の図６（ａ）に示す工程と同様にして、ソルダーレジスト層１４の開口部１４ｘ内に露出する金属層１６上に、はんだボール１４０を形成する。
次に、図９（ｂ）に示す工程では、スライサー等を用いて、各々の領域Ｃを個片化する。これにより、複数の半導体パッケージ１００が完成する。同時に、基板１０Ａの外周領域Ｄ４及び分離領域Ｄ３は、支持体３０と共に半導体パッケージ１００と分離される。なお、半導体パッケージ１００は、封止樹脂１３０により十分な強度を得ているため、支持体３０が設けられていなくとも、その後のハンドリングに問題は生じない。
このように、基板１０Ａの半導体チップ搭載側に支持体３０を設けた場合も、第１の実施の形態と同様の効果を奏する。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、支持体接合部の層構造が第１の実施の形態とは異なる例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１０は、第１の実施の形態の変形例２に係る支持体付基板を例示する図であり、図１０（ａ）は図２（ａ）に対応する断面図、図１０（ｂ）は図１０（ａ）の外周領域Ｄ４近傍の部分拡大断面図である。
図１０を参照するに、支持体付基板１Ｂは、支持体接合部Ｅ１を有する基板１０が支持体接合部Ｅ３を有する基板１０Ｂに置換された点が、支持体付基板１（図２等参照）と相違する。基板１０Ｂの支持体接合部Ｅ３は、支持体接合部Ｅ１と異なり金属層１５、１６、２５、及び２６を有していなく、ソルダーレジスト層１４の開口部１４ｘ内に配線層１３の上面が露出している。
支持体付基板１Ｂでは、基板１０Ｂのソルダーレジスト層１４の開口部１４ｘ内に露出する配線層１３に支持体３０を接合している。具体的には、支持体付基板１Ｂでは、ソルダーレジスト層１４の開口部１４ｘ内に露出する支持体接合部Ｅ３の配線層１３の上面と、突起部３３の先端側とが接し、支持体接合部Ｅ３と突起部３３とが互いに接合されている。支持体接合部Ｅ３と突起部３３とは、例えば、溶接により接合することができる。
基板１０Ｂを作製するには、第１配線領域Ｄ１及び第２配線領域Ｄ２にめっき法等により金属層１５、１６、２５、及び２６を形成する工程で、支持体接合部Ｅ３の配線層１３の上面及び配線層２３の下面をマスクしておけばよい。
配線層１３及び突起部３３を銅又は銅合金で形成した場合、配線層１３と突起部３３との間に異種金属からなる金属層１５及び１６が存在せずに、同種の金属からなる配線層１３と突起部３３とが直接接する。そのため、配線層１３と突起部３３とを溶接により接合する場合、第１の実施の形態や変形例１に比べて、より小さな照射パワーで支持体３０を基板１０Ｂに接合することができる、これにより、基板１０Ｂの熱ダメージを更に抑制することが可能となる。
なお、要求仕様によっては、第１配線領域Ｄ１及び第２配線領域Ｄ２並びに支持体接合部Ｅ３の全てに、金属層１５、１６、２５、及び２６を形成しなくても良い。
又、第１の実施の形態の変形例１においても、支持体接合部Ｅ３を採用することが可能であり、その場合も上記と同様の効果を奏する。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、第１の実施の形態並びに変形例１及び２では、基板と支持体とを溶接により接合する例を示した。しかし、これには限定されず、基板と支持体とを溶接以外の方法により接合してもよい。基板と支持体とは、例えば、はんだや接着剤を用いて接合することができる。この場合、支持体の突起部に形成された貫通孔内にペースト状のはんだや接着剤を流し込んで硬化させてもよい。
１、１Ａ、１Ｂ 支持体付基板
１０、１０Ａ、１０Ｂ 基板
１１、１３、２３ 配線層
１２、２２ 絶縁層
１２ｘ、２２ｘ ビアホール
１３ａ、２３ａ ビア配線
１３ｂ、２３ｂ 配線パターン
１４、２４ ソルダーレジスト層
１４ｘ、２４ｘ 開口部
１５、１６、２５、２６ 金属層
３０ 支持体
３１ 外枠部
３２ 架橋部
３３ 突起部
３５ 貫通孔
３５ｘ 第１の孔
３５ｙ 第２の孔
３５ｚ 最小開口部
１１０ 半導体チップ
１２０ 金属線
１３０ 封止樹脂
１４０ はんだボール
Ｃ 領域
Ｄ１ 第１配線領域
Ｄ２ 第２配線領域
Ｄ３ 分離領域
Ｄ４ 外周領域
Ｅ１、Ｅ２、Ｅ３ 支持体接合部
Ｆ 溶接部

Claims (10)

  1. 配線領域と、前記配線領域の外周側に設けられた外周領域と、を備え、前記外周領域に複数の支持体接合部が設けられた基板と、
    前記配線領域を露出するように前記外周領域と対向配置される外枠部を備え、前記外枠部に複数の突起部が設けられた金属製の支持体と、を有し、
    前記外枠部及び前記突起部を厚さ方向に貫通する貫通孔が設けられ、
    前記支持体接合部と前記突起部とが互いに接合されている支持体付基板。
  2. 各々の前記支持体接合部は、前記基板を構成する絶縁層内に設けられて前記絶縁層から部分的に露出する露出部を備えた導体部であり、
    前記露出部と前記突起部の先端側とが接し、前記導体部と前記突起部とが互いに接合されている請求項１に記載の支持体付基板。
  3. 前記基板は、積層された複数の絶縁層を備え、
    前記導体部は、複数の前記絶縁層にまたがる柱状の構造を有している請求項２に記載の支持体付基板。
  4. 前記柱状の構造は、異なる絶縁層に形成された複数のビア配線を含む請求項３に記載の支持体付基板。
  5. 前記導体部と前記突起部の少なくとも一部が一体化して溶接部を形成している請求項２乃至４の何れか一項に記載の支持体付基板。
  6. 前記貫通孔の内壁の前記厚さ方向の中央よりも前記支持体接合部側に、前記貫通孔内で最も開口の小さい最小開口部が形成されている請求項１乃至５の何れか一項に記載の支持体付基板。
  7. 前記貫通孔は、前記外枠部の外側に開口し前記突起部側に向かって開口の大きさが小さくなる第１の孔と、前記突起部の先端側に開口し前記第１の孔側に向かって開口の大きさが小さくなる第２の孔とが連通して形成され、
    前記第１の孔と前記第２の孔とが連通する部分が前記最小開口部となる請求項６に記載の支持体付基板。
  8. 前記基板は、前記外周領域に囲まれた部分を複数の領域に分離する分離領域と、前記外周領域と前記分離領域により区画された複数の前記配線領域と、を備え、前記外周領域及び前記分離領域に前記支持体接合部が設けられ、
    前記支持体は、前記外枠部と一体に形成され、前記分離領域と対向配置される架橋部を備え、前記外枠部の前記外周領域と対向する側及び前記架橋部の前記分離領域と対向する側に前記突起部が設けられ、
    前記外周領域に設けられた前記支持体接合部と、前記外枠部に設けられた前記突起部とが互いに接合され、
    前記分離領域に設けられた前記支持体接合部と、前記架橋部に設けられた前記突起部とが互いに接合されている請求項１乃至７の何れか一項に記載の支持体付基板。
  9. 配線領域と、前記配線領域の外周側に設けられた外周領域と、を備え、前記外周領域に複数の支持体接合部が設けられた基板を準備する工程と、
    金属板を両面側からハーフエッチングして、前記配線領域を露出するように前記外周領域と対向配置される外枠部を備え、前記外枠部に複数の突起部が設けられた金属製の支持体を作製する工程と、
    前記支持体接合部と前記突起部とを互いに接合する工程と、を有する支持体付基板の製造方法。
  10. 各々の前記支持体接合部は導体部であり、
    前記ハーフエッチングにより、前記外枠部の外側に開口し前記突起部側に向かって開口の大きさが小さくなる第１の孔と、前記突起部の先端側に開口し前記第１の孔側に向かって開口の大きさが小さくなる第２の孔とが連通して前記外枠部及び前記突起部を厚さ方向に貫通する貫通孔が形成され、前記第１の孔と前記第２の孔とが連通する部分が前記貫通孔内で最も開口の小さい最小開口部となり、
    前記接合する工程では、前記貫通孔内にレーザ光を照射し、前記導体部と前記突起部の少なくとも一部を溶融させて一体化し溶接部を形成する請求項９に記載の支持体付基板の製造方法。
JP2018003323A 2018-01-12 2018-01-12 支持体付基板及びその製造方法 Active JP7065617B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018003323A JP7065617B2 (ja) 2018-01-12 2018-01-12 支持体付基板及びその製造方法
US16/216,152 US10586758B2 (en) 2018-01-12 2018-12-11 Substrate-with-support
KR1020180164696A KR102505525B1 (ko) 2018-01-12 2018-12-19 지지체 부착 기판 및 지지체 부착 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018003323A JP7065617B2 (ja) 2018-01-12 2018-01-12 支持体付基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019125615A JP2019125615A (ja) 2019-07-25
JP7065617B2 true JP7065617B2 (ja) 2022-05-12

Family

ID=67214226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018003323A Active JP7065617B2 (ja) 2018-01-12 2018-01-12 支持体付基板及びその製造方法

Country Status (3)

Country Link
US (1) US10586758B2 (ja)
JP (1) JP7065617B2 (ja)
KR (1) KR102505525B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230025295A1 (en) * 2021-07-21 2023-01-26 Samsung Electronics Co., Ltd. Wiring substrate, method of fabricating the same, and method of fabricating semiconductor package including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002307117A (ja) 2001-04-09 2002-10-22 Nippon Steel Corp 金属製軽量パネルおよびその製造方法
JP2005167242A (ja) 2003-12-01 2005-06-23 Advanced Semiconductor Engineering Inc ゆがみ防止パッケージおよびその製造方法
JP2007287991A (ja) 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2016115929A (ja) 2014-12-16 2016-06-23 インテル・コーポレーション マイクロ電子パッケージ用ピクチャフレームスティフナ
JP2017069504A (ja) 2015-10-02 2017-04-06 イビデン株式会社 回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19618099A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Leiterverbundsystem und Verfahren zur Herstellung elektrisch leitender Verbindungen zwischen zwei oder mehr Leiterstrukturen
CN100490140C (zh) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
US7635613B2 (en) * 2005-06-27 2009-12-22 Texas Instruments Incorporated Semiconductor device having firmly secured heat spreader
JP2007165513A (ja) 2005-12-13 2007-06-28 Shinko Electric Ind Co Ltd 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法
KR20090056077A (ko) * 2007-11-29 2009-06-03 엘지전자 주식회사 인쇄회로기판과 그 제조방법 및 인쇄회로기판 제조용 패널
JP4460013B2 (ja) 2008-08-22 2010-05-12 新光電気工業株式会社 配線基板の製造方法
KR101169686B1 (ko) * 2008-11-07 2012-08-06 에스케이하이닉스 주식회사 반도체 패키지용 기판 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002307117A (ja) 2001-04-09 2002-10-22 Nippon Steel Corp 金属製軽量パネルおよびその製造方法
JP2005167242A (ja) 2003-12-01 2005-06-23 Advanced Semiconductor Engineering Inc ゆがみ防止パッケージおよびその製造方法
JP2007287991A (ja) 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2016115929A (ja) 2014-12-16 2016-06-23 インテル・コーポレーション マイクロ電子パッケージ用ピクチャフレームスティフナ
JP2017069504A (ja) 2015-10-02 2017-04-06 イビデン株式会社 回路基板

Also Published As

Publication number Publication date
US20190221505A1 (en) 2019-07-18
JP2019125615A (ja) 2019-07-25
US10586758B2 (en) 2020-03-10
KR102505525B1 (ko) 2023-03-03
KR20190086358A (ko) 2019-07-22

Similar Documents

Publication Publication Date Title
JP5421863B2 (ja) 半導体パッケージの製造方法
JP2577766B2 (ja) 半導体デバイスの実装方法およびその実装化装置
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
JP2004319848A (ja) 半導体装置およびその製造方法
JP2001339011A (ja) 半導体装置およびその製造方法
JPH10256307A (ja) 半導体素子付き配線基板、配線基板及びその製造方法
JP2008159956A (ja) 電子部品内蔵基板
JP2001024085A (ja) 半導体装置
JP7065617B2 (ja) 支持体付基板及びその製造方法
JP4718809B2 (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2018101685A (ja) 半導体装置及びその製造方法
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
JP2004047537A (ja) 半導体装置及びその製造方法
CN112992843B (zh) 薄膜覆晶封装结构和其制作方法
JP4840769B2 (ja) 半導体パッケージの製造方法
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法
JP2009123757A (ja) 配線基板およびその製造方法
TWI384606B (zh) 嵌埋半導體元件之封裝結構及其製法
JP2005158999A (ja) 半導体装置
JP7841286B2 (ja) 電子部品内蔵基板及びその製造方法
JP4265478B2 (ja) 半導体装置及びその製造方法
JP2004221525A (ja) Ｉｃパッケージ及びその製造方法
JP4619104B2 (ja) 半導体装置
KR100325459B1 (ko) 칩사이즈패키지제조방법
JP2023183319A (ja) 積層基板及び積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220426

R150 Certificate of patent or registration of utility model

Ref document number: 7065617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150