Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7203515B2 - 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長 - Google Patents
[go: Go Back, main page]

JP7203515B2 - 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長 - Google Patents

連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長 Download PDF

Info

Publication number
JP7203515B2
JP7203515B2 JP2018105767A JP2018105767A JP7203515B2 JP 7203515 B2 JP7203515 B2 JP 7203515B2 JP 2018105767 A JP2018105767 A JP 2018105767A JP 2018105767 A JP2018105767 A JP 2018105767A JP 7203515 B2 JP7203515 B2 JP 7203515B2
Authority
JP
Japan
Prior art keywords
film
silicon
plasma
feature
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018105767A
Other languages
English (en)
Other versions
JP2019024080A (ja
Inventor
ルイ チェン，
アブヒジット バス マリック，
プラミット マンナ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019024080A publication Critical patent/JP2019024080A/ja
Priority to JP2022209739A priority Critical patent/JP7499834B2/ja
Application granted granted Critical
Publication of JP7203515B2 publication Critical patent/JP7203515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6687—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/089—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

本開示は概して、間隙充填のための方法に関する。特に、本開示は、連続した堆積－エッチング－処理方法を使用して間隙を充填する方法に関する。
間隙充填方法は、半導体製造の非常に重要な段階である。間隙充填方法は、高アスペクト比の間隙（又は特徴）を絶縁材料又は導電材料で充填するために使用される。例えば、シャロートレンチアイソレーション、金属間誘電体層、保護層、ダミーゲート等が含まれる。装置の幾何学的形状が縮小し（例えば、＜２０ｎｍの臨界寸法）、熱収支が減少すると、高アスペクト比の空間のボイドフリー充填（例えばＡＲ＞１０：１）は、従来の堆積プロセスの制限のために次第に困難になる。
大部分の堆積方法は、構造の底部領域よりも上部領域に多くの材料を堆積させる。このプロセスはしばしばキノコ形状の膜プロファイルを形成する。その結果、高アスペクト比の構造の上部は、構造の下部に早期に残る継ぎ目／ボイドをピンチオフすることがある。この問題は、小さな特徴でより一般的である。
間隙充填のための一つの手法は、高密度プラズマ化学蒸着（ＨＤＰ ＣＶＤ）である。ＨＤＰ ＣＶＤは、高アスペクト比の間隙充填に使用される指向性（ボトムアップ）ＣＶＤ法である。該方法は、高アスペクト比構造の底部で、側壁よりも多くの材料を堆積させる。荷電した誘電体前駆体種を下方に向かって、間隙の底部に向けることによって、これは達成される。堆積プロセスの指向性アスペクトは、ボトムフィルを跳ね飛ばす高い運動量を帯びた種を生成する。スパッタリングされた材料は、側壁上に再堆積する傾向がある。オーバーハング形成による制限は、充填される間隙の幅が減少し、アスペクト比が増加するにつれてますます厳しくなる。
高ＡＲの特徴を間隙充填する別の手法は、流動性ＣＶＤ法の使用による。流動性ＣＶＤ法は、通常、複雑な堆積－硬化－処理プロセスを要する。したがって、高アスペクト比の構造に膜を堆積させることができる間隙充填の必要性が当該技術分野において存在する。
本開示の一又は複数の実施形態は、複数の特徴が形成される基板表面を有する基板を提供することを含む、処理方法を対象とする。各特徴は、基板表面からある距離だけ延び、底部及び少なくとも一の側壁を有する。第１の膜は、基板表面に近い特徴の底部及び特徴の側壁に生じるように、少なくとも一の特徴に堆積する。第１の膜は、特徴の側壁からエッチングされる。特徴の底部の第１の膜は処理されて、特徴に第２の膜を形成する。
本開示の追加の実施形態は、間隙充填方法を対象とする。基板内に形成される複数の特徴を有する基板表面を有する基板が提供される。各特徴は、基板表面からの距離を延ばし、底部及び少なくとも一の側壁を有する。ケイ素を含む第１の膜は、基板表面に近い特徴の底部及び特徴の側壁に生じるように、少なくとも一の特徴に堆積する。第１の膜は、特徴の側壁からエッチングされる。特徴の底部の第１の膜は処理されて、特徴に第２の膜を形成する。第２の膜は、酸化ケイ素、窒化ケイ素又はオキシ窒化ケイ素のうちの一又は複数を含む。
本開示のさらなる実施形態は、複数の特徴が形成される基板表面を有する基板を提供することを含む、間隙充填方法を対象とする。各特徴は、基板表面からある距離だけ延び、底部及び少なくとも一の側壁を有する。基板はケイ素前駆体及び反応物に曝露されて、ケイ素を含む第１の膜を、基板表面に近い特徴の底部及び特徴の側壁に生じるように、少なくとも一の特徴に堆積させる。ケイ素前駆体は、シラン、ジシラン、トリシラン、テトラシラン、高次シラン又はジクロロシランのうちの一又は複数を含む。反応物は、水素又は窒素のうちの一又は複数を含むプラズマを含む。第１の膜は、約１Åから約５０Åの範囲の深さに形成される。基板はＨ２、Ｈｃｌ又はＣｌ２のうちの一又は複数を含むプラズマを含むエッチャントに曝露されて、特徴の側壁から第１の膜をエッチングする。特徴の底部の第１の膜は処理されて、特徴に酸化ケイ素、窒化ケイ素又はオキシ窒化ケイ素のうちの一又は複数を含む第２の膜を形成する。膜の処理は、基板をＡｒ、Ｈｅ、Ｈ２、Ｏ２、Ｎ２Ｏ、Ｏ３、Ｈ２Ｏ、ＮＨ３又はＮ２のうちの一又は複数を含むプラズマに曝露することを含む。堆積、エッチング及び処理プロセスは、特徴を充填するために繰り返される。
本発明の上述の特徴を詳しく理解しうるように、上記で簡単に要約されている本発明のより詳細な説明が、実施形態を参照することによって得られ、一部の実施形態は付随する図面に示されている。しかし、本発明は他の等しく有効な実施形態も許容し得るように、添付の図面は、本発明の典型的な実施形態のみを示しており、したがって、本発明の範囲を限定すると見なされるべきではないことに、留意されたい。
本開示の一又は複数の実施形態によるプロセスフローを説明する。 図１のプロセスフロー中の基板の略図を説明する。 図１のプロセスフロー中の基板の略図を説明する。
本発明の幾つかの代表的な実施形態を記述する前に、本発明は、以下の記述において明らかにされる構成又はプロセスステップの細部に限定されない、ということが理解されるべきである。本発明は、他の実施形態が可能であり、様々な方法で実施又は実行することができる。
本書において「基板（ｓｕｂｓｔｒａｔｅ）」とは、製造プロセスにおいて表面上に膜処理が実施される、任意の基板、又は基板上に形成された任意の材料面を表す。例えば、処理が実施され得る基板表面には、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、シリコン・オン・インシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電材料などの任意の他の材料が含まれる。基板は半導体ウエハを含むが、それに限定されるわけではない。基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、ｅ－ビーム硬化且つ／又はベークするために基板を前処理プロセスに曝してもよい。基板自体の表面上に直接膜処理を行うことに加えて、本発明では、開示されている膜処理ステップのうちの任意のものが、より詳細に後述するように、基板上に形成された下部層に実施されることもある。「基板面（ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ）」という語は、文脈によって示されるように、かかる下部層を含むことを意図している。ゆえに、例えば、膜／層又は部分的な膜／層が基板面上に堆積された場合、新しく堆積された膜／層の露出面が基板面となる。
本開示の実施形態は、有利には、膜（例えばケイ素）を堆積させて、高アスペクト比の特徴を満たす方法を提供する。いくつかの実施形態は、有利には、クラスタツール環境で実施されうる環状堆積－エッチング－処理プロセスを含む方法を提供する。いくつかの実施形態は、有利には、プラズマ化学気相堆積（ＰＥＣＶＤ）法を使用して、酸化ケイ素（ＳｉＯ）、窒化ケイ素（ＳｉＮ）及び／又はオキシ窒化ケイ素（ＳｉＯＮ）間隙充填膜を堆積させる。当業者は、酸化ケイ素の式ＳｉＯは特定の化学量論的量のケイ素及び酸素原子を意味しないことを認識するであろう。むしろ、ＳｉＯ、ＳｉＮ、ＳｉＯＮ及びその他の化学式は、単に対象の膜中に見られる要素の識別情報を示す。要素の特定の組成は様々でありうる。
図１は、膜を堆積させるための方法１００の広範図を説明する。図２Ａから２Ｅは、膜堆積のための基板の概略図を使用して図１のプロセスを説明する。
ステージ１１０では、基板１０は処理のために提供される。この点について使用される場合、「提供される」という用語は、基板１０が一又は複数の膜を基板１０上に堆積させる位置又は環境に配置されることを意味する。基板１０は、その中に形成された複数の特徴１４を有する基板表面１２を有する。各特徴１４は、基板表面１２から距離Ｄだけ延びている。各特徴は、底部１６及び少なくとも１つの側壁１８とを有する。特徴が円筒形状を有する場合、１つの側壁１８が存在するが、図２Ａに示されるような断面で見て、２つの側壁を有するように見える。側壁１８の数は、本開示の範囲を限定するものではなく、任意の数の側壁を有する任意の形状の特徴が使用されうる。
特徴１４が表面１２から延びる距離Ｄは、任意の適切な距離でありうる。特徴１４の幅に対する距離Ｄの比はアスペクト比と称される。一部の実施形態では、特徴１４は、約１０：１、１５：１、２０：１、２５：１、３０：１、３５：１、４０：１、４５：１又は５０：１以上の高アスペクト比を有する。一部の実施形態では、特徴は、約９：１、８：１、７：１、６：１、５：１、４：１、３：１又は２：１の低アスペクト比を有する。
一部の実施形態の基板１０は、Ｖ－ＮＡＮＤ装置の一部である。説明される特徴１４は、底部１６及び側壁１８が同じ材料で作られるように、単一材料の凹部として示されている。いくつかの実施形態では、特徴は、第１の材料が凹部形状を形成するための第２の材料よりも短いように、異なる材料の層を交互にすることによって形成される。このタイプのシステムでは、特徴の底部は第１の材料によって形成され、特徴の側壁はより高い第２の材料によって形成される。例えば、酸化ケイ素と窒化ケイ素の膜の交互層でできているＶ－ＮＡＮＤ構造が含まれる。言い換えると、いくつかの実施形態では、特徴は、２つの離間した層（例えば、酸化物層）の間に形成され、特徴の底部は、離間した層とは異なる材料である。
いくつかの実施形態では、バリア層（非表示）が表面上に形成される。バリア層は、窒化チタンに限定されるが、これを含む任意の適切な材料でありうる。バリア層の厚さは、任意の適切な厚さでありうる。ある実施形態では、バリア層の厚さは、約１０Åから約５０Åの範囲であるか、又は約２０Åから約４５Åの範囲であるか、又は約３０Åから約４０Åの範囲である。
間隙充填法１００は、堆積プロセス１２０に移行して、特徴１４の充填を開始する。図２Ｂを参照して、第１の膜２０は、基板表面１２に近い底部１６及び側壁１８に生じるように、少なくとも一の特徴１４に堆積する。このように使用される場合、「基板表面の近く」という用語は、第１の膜２０が、特徴１４の基板表面１２上及び側壁１８の上部に生じうることを意味する。特徴の側壁１８上に第１の膜２０が生じる深さは、任意の適切な深さであることができ、プロセス条件及び膜組成に伴って変化してもよい。一般的には、第１の膜２０は、図２Ｂで説明されるように基板表面１２に隣接する特徴の頂部近くでキノコ形状を形成する。
第１の膜２０は任意の適切な材料でありうる。ある実施形態では、第１の膜２０はケイ素を含む。ある実施形態では、第１の膜２０は本質的にケイ素からなる。このように使用される場合、「本質的にケイ素からなる」という用語は、膜組成が、原子ベースで、約９５％、９８％又は９９％以上のケイ素であることを意味する。
いくつかの実施形態では、第１の膜２０を基板１０上に堆積させることは、基板１０をケイ素前駆体又は反応物に曝露させることを含む。いくつかの実施形態では、ケイ素前駆体は、式を有する少なくとも一の種を含む。いくつかの実施形態では、ケイ素前駆体は、シラン、ジシラン、トリシラン、テトラシラン、高次シラン又はジクロロシランのうちの一又は複数を含む。高次シランは、ｎが５以上である経験式ＳｉｎＨ２ｎ＋２を有するシラン化合物として規定される。一部の実施形態では、ケイ素前駆体は、実質的にＳｉＨ４からなる。一部の実施形態では、ケイ素前駆体は、実質的にＳｉ２Ｈ６からなる。一部の実施形態では、ケイ素前駆体は、実質的にジクロロシラン、ＳｉＨ２Ｃｌ２からなる。このように使用される場合、「本質的にケイ素からなる」という用語は、ケイ素前駆体が、モルベースで、約９５％、９８％又は９９％以上の記載された種であることを意味する。
いくつかの実施形態では、ケイ素前駆体は、ハロゲン原子がＦ、Ｃｌ、Ｂｒ及びＩのうちの一又は複数を含むハロゲン化ケイ素を含む。いくつかの実施形態では、ハロゲン化ケイ素は、実質的にフッ素原子を含まない。このように使用される場合、「実質的にフッ素原子を含まない」という用語は、ハロゲン種の組成が、原子ベースで、約９５％、９８％又は９９％以下のフッ素であることを意味する。ケイ素前駆体は、不活性、希釈又はキャリアガスと共に流すことができる。いくつかの実施形態では、ケイ素前駆体は、アルゴン又はヘリウムのうちの一又は複数と共に流される。
いくつかの実施形態では、反応物は、Ａｒ、Ｈｅ、Ｈ２又はＮ２のうちの一又は複数を含む。反応物及びケイ素前駆体は、化学気相堆積（ＣＶＤ）法において、処理チャンバ中に共に流されうる。いくつかの実施形態では、反応物及びケイ素前駆体は、原子層堆積（ＡＬＤ）法において、ガス相中で混合することなく、基板表面に連続して曝露される。
いくつかの実施形態では、堆積反応物は、プラズマＣＶＤ法でケイ素前駆体と同時に、又はプラズマＡＬＤ法でケイ素前駆体と連続して基板に曝露される堆積プラズマを含む。
一部の実施形態では、堆積プラズマは、Ａｒ、Ｈｅ、Ｈ２又はＮ２のうちの一又は複数を含む。一部の実施形態では、堆積プラズマは、本質的にＡｒからなる。一部の実施形態では、堆積プラズマは、本質的にＨｅからなる。一部の実施形態では、堆積プラズマは、本質的にＨ２からなる。一部の実施形態では、堆積プラズマは、本質的にＮ２からなる。このように使用される場合、「本質的に～からなる」という用語は、堆積プラズマが、原子ベースで、約９５％、９８％又は９９％以上の記載された種であることを意味する。
堆積プラズマは、導電結合されたプラズマ（ＣＣＰ）若しくは誘導結合されたプラズマ（ＩＣＰ）でありうるか、又は直流プラズマ若しくは遠隔プラズマでありうる。いくつかの実施形態では、堆積プラズマは約０Ｗから約２０００Ｗの範囲の出力を有する。いくつかの実施形態では、最小プラズマ電力は、０Ｗ超、１０Ｗ、５０Ｗ又は１００Ｗである。
堆積１２０中の温度は、例えば、使用されている前駆体及び／又は堆積プラズマに応じて、任意の適切な温度でありうる。いくつかの実施形態では、堆積温度は、約１００℃から５００℃の範囲、又は約１５０℃から約４５０℃の範囲、又は約２００℃から約４００℃の範囲である。
堆積１２０中の処理チャンバ圧力は、約１００ｍＴｏｒｒから３００Ｔｏｒｒの範囲、又は約２００ｍＴｏｒｒから約２５０Ｔｏｒｒの範囲、又は約５００ｍＴｏｒｒから約２００Ｔｏｒｒの範囲、又は約１Ｔｏｒｒから約１５０Ｔｏｒｒの範囲でありうる。
堆積した膜は、エッチングプロセス１３０への移行前、任意の適切な厚さでありうる。いくつかの実施形態では、堆積した第１の膜２０の厚さは、約０．１Åから約１００Åの範囲、又は約１Åから約５０Åの範囲である。いくつかの実施形態では、堆積した第１の膜２０の厚さは、処理プロセスへの移行前、約５Å、１０Å、１５Å、２０Å又は２５Å以上である。いくつかの実施形態では、堆積した第１の膜２０の厚さは、処理プロセスへの移行前、約１００Å、９０Å、８０Å、７０Å、６０Å又は５０Å以下である。
堆積１２０後、第１の膜２０はエッチングプロセス１３０に供される。図２Ｃを参照すると、第１の膜２０は、特徴１４の側壁１８からエッチングされる。第１の膜２０は特徴１４の底部１６に残る。特徴１４の底部１６に残る第１の膜２０は、例えば、エッチングプロセス条件及び第１の膜２０の組成に基づいて変化しうる。いくつかの実施形態において、約１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％又は９０％以上の堆積した第１の膜２０は、エッチングプロセス１３０後に残る。
一部の実施態様では、第１の膜を側壁からエッチングすることは、基板をＨ２、ＨＣｌ又はＣｌ２のうちの一又は複数に曝露させることを含む。一部の実施形態では、第１の膜２０はエッチングされて、実質的に全ての第１の膜２０が側壁から除去され、少なくともケイ素膜のいくらかが特徴の底部に残る。このように使用される場合、「実質的に全ての」という用語は、約９５％、９８％又は９９％の基板表面１２に堆積した第１の膜が除去されることを意味する。
一部の実施形態では、第１の膜２０は熱エッチングプロセスでエッチングされる。一部の実施形態では、熱エッチングプロセスは、Ｈ２を含むエッチャントを用いて実施される。一部の実施形態では、不活性ガスは、熱エッチングプロセス中にエッチャントと共に流される。
一部の実施形態では、第１の膜２０はプラズマエッチングプロセスでエッチングされる。プラズマエッチングプロセスに用いられるプラズマは、エッチングプラズマと称される。一部の実施形態では、エッチングプラズマは、Ｈ２、ＨＣｌ、Ｃｌ２又はＮＦ３のうちの一又は複数を含む。一部の実施形態では、エッチングプラズマは、本質的にＨ２からなる。一部の実施形態では、エッチングプラズマは、本質的にＨＣｌからなる。一部の実施形態では、エッチングプラズマは、本質的にＣｌ２からなる。一部の実施形態では、エッチングプラズマは、本質的にＮＦ３からなる。このように使用される場合、「本質的に～からなる」という用語は、エッチングプラズマが、原子ベースで、約９５％、９８％又は９９％以上の記載された種であることを意味する。一部の実施形態では、不活性ガスは、プラズマエッチングプロセス中にエッチングプラズマと共に流される。
エッチングプラズマは、導電結合されたプラズマ（ＣＣＰ）若しくは誘導結合されたプラズマ（ＩＣＰ）でありうるか、又は直流プラズマ若しくは遠隔プラズマでありうる。いくつかの実施形態では、プラズマは約０から約２０００Ｗの範囲の出力を有する。いくつかの実施形態では、最小プラズマ電力は、０Ｗ超、１０Ｗ、５０Ｗ又は１００Ｗである。
エッチングプロセス１３０中の温度は、例えば、使用されているエッチングプロセス、エッチャント及び／又はエッチングプラズマに応じて、任意の適切な温度でありうる。いくつかの実施態様では、エッチング温度は、約１００℃から５００℃の範囲、又は約１５０℃から約４５０℃の範囲、又は約２００℃から約４００℃の範囲である。
エッチングプロセス１３０中の処理チャンバ圧力は、約１００ｍＴｏｒｒから３００Ｔｏｒｒの範囲、又は約２００ｍＴｏｒｒから約２５０Ｔｏｒｒの範囲、又は約５００ｍＴｏｒｒから約２００Ｔｏｒｒの範囲、又は約１Ｔｏｒｒから約１５０Ｔｏｒｒの範囲でありうる。
エッチングプロセス１３０後、第１の膜２０は処理プロセス１４０に供される。第１の膜２０を処理することは、特徴１４に第２の膜３０を形成することを含む。いくつかの実施形態では、第２の膜３０は、第１の膜２０の酸化物、窒化物、ホウ化物、炭化物又はそれらの組合せである。例えば、いくつかの実施形態では、第１の膜２０は、ケイ素を含むか又は本質的にケイ素からなり、第２の膜は、酸化ケイ素、窒化ケイ素又はオキシ窒化ケイ素のうちの一又は複数を含む。ある実施形態では、第２の膜は本質的に窒化ケイ素からなる。ある実施形態では、第２の膜３０は本質的に酸化ケイ素からなる。ある実施形態では、第２の膜３０は本質的にオキシ窒化ケイ素からなる。ある実施形態では、第２の膜３０は、本質的に、ホウ素、炭素、酸素又は窒素原子のうちの一又は複数を有するケイ素からなる。このように使用される場合「本質的に～からなる」という用語は、第２の膜の組成が、原子ベースで、膜の総組成の約９５％、９８％又は９９％以上の記載された要素の合計を有することを意味する。
いくつかの実施形態では、第１の膜２０を処理することは、第１の膜２０をＡｒ、Ｈｅ、Ｈ２、Ｏ２、Ｎ２Ｏ、Ｏ３又はＨ２Ｏの一又は複数に曝露させて、酸化ケイ素を含む第２の膜３０を形成することを含む。いくつかの実施形態では、第１の膜２０を処理することは、第１の膜２０をＡｒ、Ｈｅ、Ｈ２、ＮＨ３、Ｎ２の一又は複数に曝露させて、窒化ケイ素を含む第２の膜を形成することを含む。Ｈ２Ｏ２、ヒドラジン、ヒドラジン誘導体及びそれらの組み合わせを含むが、これらに限定されない他の酸化剤及び窒化剤を使用することもできる。
いくつかの実施形態では、第１の膜２０を処理することは、第１の膜２０を、Ａｒ、Ｈｅ、Ｈ２、Ｏ２、Ｎ２Ｏ、Ｏ３、Ｈ２Ｏ、ＮＨ３、Ｎ２、Ｈ２Ｏ２、ヒドラジン、又はヒドラジン誘導体の一又は複数を含むプラズマに曝露させることを含む。いくつかの実施形態では、処理プラズマは堆積プラズマと同一である。いくつかの実施形態では、処理プラズマは堆積プラズマとは異なる。
処理プラズマは、導電結合されたプラズマ（ＣＣＰ）若しくは誘導結合されたプラズマ（ＩＣＰ）でありうるか、又は直流プラズマ若しくは遠隔プラズマでありうる。いくつかの実施形態では、プラズマは約０から約２０００Ｗの範囲の出力を有する。いくつかの実施形態では、最小プラズマ電力は、０Ｗ超、１０Ｗ、５０Ｗ又は１００Ｗである。
処理プロセス１４０中の温度は、例えば、使用されている処理プラズマに応じて、任意の適切な温度でありうる。いくつかの実施態様では、処理温度は、約１００℃から５００℃の範囲、又は約１５０℃から約４５０℃の範囲、又は約２００℃から約４００℃の範囲である。
処理プロセス１４０中の処理チャンバ圧力は、約１００ｍＴｏｒｒから３００Ｔｏｒｒの範囲、又は約２００ｍＴｏｒｒから約２５０Ｔｏｒｒの範囲、又は約５００ｍＴｏｒｒから約２００Ｔｏｒｒの範囲、又は約１Ｔｏｒｒから約１５０Ｔｏｒｒの範囲でありうる。
処理プロセス１４０後、方法１００は決定点１５０に達する。間隙が所定の厚さの第２の膜３０で充填されている場合、基板は、任意選択的に、１６０で後処理を継続する。第２の膜３０が所定の厚さに達していない又は特徴１４を充填していない場合、該方法は少なくとも一の堆積１２０、エッチングプロセス１３０及び処理プロセス１４０の追加サイクルのために、堆積１２０に戻る。図２Ｅは、堆積－エッチング－処理プロセスを通じた多数のサイクル後に第２の膜３０が充填された特徴を説明する。
いくつかの実施形態は、任意選択的な後処理１６０プロセスを含む。後処理１６０は、堆積した膜又は基板を修正し、膜又は基板のいくつかのパラメータを改善するために使用されうる。いくつかの実施形態では、後処理１６０は、膜のアニーリングを含む。いくつかの実施形態では、後処理１６０は、堆積１２０、エッチングプロセス１３０又は処理プロセス１４０に使用されるものと同じ処理チャンバにおけるインシトゥアニーリングによって実施されうる。適切なアニーリングプロセスは、急速加熱処理（ＲＴＰ）又は高速熱アニール（ＲＴＡ）、スパイクアニール、又はＵＶ硬化、又はｅビーム硬化及び／又はレーザーアニールを含むが、これらに限定されない。アニーリング温度は約５００℃から９００℃の範囲でありうる。アニール中の環境の組成は、Ｈ２、Ａｒ、Ｈｅ、Ｎ２、ＮＨ３、ＳｉＨ４等のうちの一又は複数を含みうる。アニール中の圧力は、約１００ｍＴｏｒｒから約１ａｔｍの範囲でありうる。
本開示によって記載される方法中の任意の点で、基板は加熱又は冷却されうる。そのような加熱又は冷却は、限定されないが、基板支持体の温度を変化させること、及び、基板表面へ加熱された又は冷却されたガスを流すことを含む、任意の適当な手段により、達成することができる。幾つかの実施形態において、基板支持体は、伝導で基板温度を変化させるように制御することができるヒータ／クーラを含む。一つ又は複数の実施形態において、用いられているガス（反応性ガス又は不活性ガスのいずれか）が、基板温度を局所的に変化させるために、加熱又は冷却される。幾つかの実施形態において、基板温度を対流で変化させるために、ヒータ／クーラが、チャンバ内部に基板表面に隣接して置かれる。
基板はまた、処理の間、静止又は回転させることができる。回転する基板は、連続的又は非連続に段階的に、回転しうる。例えば、基板は、処理全体を通じて回転しうるか、或いは、種々の反応性ガス、パージガス、反応物又はプラズマへの曝露と曝露の間に、少しずつ回転しうる。処理中に基板を（連続的若しくは段階的に）回転させることは、例えばガス流形状の局所的可変性の影響を最小化することによって、より均一な堆積、処理又はエッチングの生成に役立ちうる。
この明細書全体を通じての、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「ある種の実施形態（ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、「一又は複数の実施形態（ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は、「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。ゆえに、この明細書全体の様々な箇所での「一又は複数の実施形態で」、「ある種の実施形態で」、「一実施形態で」、又は「実施形態において」などの文言の表出は、必ずしも、本発明の同一の実施形態に言及するものではない。さらに、特定の特徴、構造、材料、又は特性は、１つ又は複数の実施形態で任意の適切な様態で組み合わせることができる。
本明細書に記載の発明は具体的な実施形態を参照して説明されているが、これらの実施形態は本発明の原理及び用途の単なる例示であることを理解されたい。本発明の趣旨及び範囲から逸脱することなく、本発明の方法及び装置に対して、様々な修正及び変形を行い得ることが当業者には明らかであろう。ゆえに、本発明は、付随する特許請求の範囲及びその均等物の範囲に含まれる改変例及び変形例を含むことが意図されている。

Claims (15)

  1. 基板内に形成される複数の特徴を有する基板表面を有する基板を提供することであって、各特徴が、前記基板表面からある距離だけ延び、底部及び少なくとも一の側壁を有する、基板を提供すること；
    第１の膜が前記特徴の前記底部及び前記特徴の前記側壁の上部のみに生じるように、前記第１の膜を少なくとも一の前記特徴に堆積させること；
    前記第１の膜を前記特徴の前記側壁からエッチングすること；及び
    前記特徴の前記底部の前記第１の膜を処理して、前記特徴に第２の膜を形成すること
    を含む方法。
  2. 前記第１の膜がケイ素を含む、請求項１に記載の方法。
  3. 前記第２の膜が酸化ケイ素、窒化ケイ素又はオキシ窒化ケイ素のうちの一又は複数を含む、請求項２に記載の方法。
  4. 前記第１の膜を堆積させることが、前記基板表面をケイ素前駆体及び反応物に曝露させることを含む、請求項３に記載の方法。
  5. 前記ケイ素前駆体が、シラン、ジシラン、トリシラン、テトラシラン、高次シラン又はジクロロシランのうちの一又は複数を含む、請求項４に記載の方法。
  6. 前記反応物が水素又は窒素のうちの一又は複数を含む、請求項５に記載の方法。
  7. 前記反応物がプラズマを含む、請求項６に記載の方法。
  8. 前記第１の膜を前記側壁からエッチングすることが、前記基板をＨ２、ＨＣｌ又はＣｌ２のうちの一又は複数に曝露させることを含む、請求項３に記載の方法。
  9. 前記第１の膜をエッチングすることがプラズマを含む、請求項８に記載の方法。
  10. 前記第１の膜を処理することが、前記第１の膜をＯ ２、Ｎ２Ｏ、Ｏ３又はＨ２Ｏのうちの一又は複数に曝露させて、酸化ケイ素を含む第２の膜を形成することを含む、請求項３に記載の方法。
  11. 前記第１の膜を処理することが、前記第１の膜をプラズマに曝露させることを含む、請求項１０に記載の方法。
  12. 前記第１の膜を処理することが、前記第１の膜をＮＨ３ 又はＮ２のうちの一又は複数に曝露させて、窒化ケイ素を含む第２の膜を形成することを含む、請求項３に記載の方法。
  13. 堆積、エッチング及び処理中のプロセス温度が、約１００℃から約５００℃の範囲である、請求項１に記載の方法。
  14. 前記堆積、エッチング及び処理を繰り返して、前記第２の膜で前記特徴を充填することをさらに含む、請求項１に記載の方法。
  15. 前記第１の膜が、エッチング前に、約０．０１ｎｍから約１０ｎｍの範囲の厚さで堆積される、請求項１に記載の方法。
JP2018105767A 2017-06-06 2018-06-01 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長 Active JP7203515B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022209739A JP7499834B2 (ja) 2017-06-06 2022-12-27 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762516069P 2017-06-06 2017-06-06
US62/516,069 2017-06-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022209739A Division JP7499834B2 (ja) 2017-06-06 2022-12-27 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長

Publications (2)

Publication Number Publication Date
JP2019024080A JP2019024080A (ja) 2019-02-14
JP7203515B2 true JP7203515B2 (ja) 2023-01-13

Family

ID=64460594

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018105767A Active JP7203515B2 (ja) 2017-06-06 2018-06-01 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
JP2022209739A Active JP7499834B2 (ja) 2017-06-06 2022-12-27 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022209739A Active JP7499834B2 (ja) 2017-06-06 2022-12-27 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長

Country Status (5)

Country Link
US (2) US10626495B2 (ja)
JP (2) JP7203515B2 (ja)
KR (2) KR102618370B1 (ja)
CN (2) CN109003880B (ja)
TW (2) TWI854314B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170218517A1 (en) * 2016-02-01 2017-08-03 Tokyo Electron Limited Method of forming nitride film
JP6548586B2 (ja) 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法
JP6584347B2 (ja) * 2016-03-02 2019-10-02 東京エレクトロン株式会社 成膜方法
JP6733516B2 (ja) 2016-11-21 2020-08-05 東京エレクトロン株式会社 半導体装置の製造方法
KR20250117737A (ko) * 2017-08-14 2025-08-05 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
US20220037144A1 (en) * 2018-09-24 2022-02-03 Versum Materials Us, Llc Methods for making silicon and nitrogen containing films
TWI894152B (zh) * 2019-07-02 2025-08-21 美商應用材料股份有限公司 形成積體電路結構的方法、整合系統與電腦可讀媒介
TWI834919B (zh) * 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11996292B2 (en) * 2019-10-25 2024-05-28 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
CN114868234A (zh) * 2019-10-29 2022-08-05 朗姆研究公司 实现无缝高质量填隙的方法
US11501968B2 (en) * 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
TWI766438B (zh) * 2020-04-28 2022-06-01 台灣積體電路製造股份有限公司 半導體元件的製造方法
US11955370B2 (en) 2020-04-28 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11615966B2 (en) * 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments
US11699571B2 (en) 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US12142459B2 (en) 2020-09-08 2024-11-12 Applied Materials, Inc. Single chamber flowable film formation and treatments
US11887811B2 (en) 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
KR20220102569A (ko) * 2021-01-13 2022-07-20 에이에스엠 아이피 홀딩 비.브이. 갭 충진 유체를 증착하기 위한 방법 그리고 이와 관련된 시스템 및 장치
US20220238331A1 (en) * 2021-01-25 2022-07-28 Applied Materials, Inc. Gapfill process using pulsed high-frequency radio-frequency (hfrf) plasma
JP7605565B2 (ja) 2021-01-26 2024-12-24 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
KR102881982B1 (ko) 2021-06-02 2025-11-05 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11862458B2 (en) 2021-09-08 2024-01-02 Applied Materials, Inc. Directional selective deposition
US11978625B2 (en) * 2021-10-18 2024-05-07 Applied Materials, Inc. Methods of forming metal nitride films
CN116072528A (zh) * 2021-11-03 2023-05-05 联芯集成电路制造(厦门)有限公司 半导体结构的制造方法
US20230307506A1 (en) * 2022-03-22 2023-09-28 Applied Materials, Inc. Low temperature n-type contact epi formation
KR20250042780A (ko) * 2022-07-22 2025-03-27 어플라이드 머티어리얼스, 인코포레이티드 실리콘 기재의 유전체 필름을 퇴적하는 방법
US20240167148A1 (en) * 2022-11-18 2024-05-23 Applied Materials, Inc. Methods of removing metal oxide using cleaning plasma
TW202429539A (zh) 2023-01-13 2024-07-16 美商應用材料股份有限公司 用於邏輯元件之低電阻率間隙填充
JP2024140782A (ja) 2023-03-28 2024-10-10 セイコーエプソン株式会社 設定装置、設定方法および設定プログラム
WO2025174554A1 (en) * 2024-02-16 2025-08-21 Applied Materials, Inc. Methods for depositing silicon oxide
US20250329529A1 (en) * 2024-04-23 2025-10-23 Applied Materials, Inc. Volumetric expansion deposition of silicon based dielectric film
US20260068563A1 (en) * 2024-09-02 2026-03-05 Applied Materials, Inc. Plasma assisted deposition and etching methods, and related processing chambers, systems, and apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547224A (ja) 2005-06-24 2008-12-25 アプライド マテリアルズ インコーポレイテッド 堆積・エッチングシーケンスを用いたギャップ充填
JP5599350B2 (ja) 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2015179729A (ja) 2014-03-19 2015-10-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
JP2017011136A (ja) 2015-06-23 2017-01-12 東京エレクトロン株式会社 シリコン含有膜の成膜方法及び成膜装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714520A (en) * 1985-07-25 1987-12-22 Advanced Micro Devices, Inc. Method for filling a trench in an integrated circuit structure without producing voids
KR0157875B1 (ko) * 1994-11-03 1999-02-01 문정환 반도체 장치의 제조방법
JPH11219950A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 半導体集積回路の製造方法並びにその製造装置
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
US6265297B1 (en) * 1999-09-01 2001-07-24 Micron Technology, Inc. Ammonia passivation of metal gate electrodes to inhibit oxidation of metal
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US6777274B2 (en) * 2000-01-25 2004-08-17 Samsung Electronics Co., Ltd. Low temperature polycrystalline silicon type thin film transistor and a method of the thin film transistor fabrication
US6706634B1 (en) * 2000-09-19 2004-03-16 Infineon Technologies Ag Control of separation between transfer gate and storage node in vertical DRAM
US6518166B1 (en) * 2001-04-23 2003-02-11 Taiwan Semiconductor Manufacturing Company Liquid phase deposition of a silicon oxide layer for use as a liner on the surface of a dual damascene opening in a low dielectric constant layer
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
US6908862B2 (en) * 2002-05-03 2005-06-21 Applied Materials, Inc. HDP-CVD dep/etch/dep process for improved deposition into high aspect ratio features
US6802944B2 (en) * 2002-10-23 2004-10-12 Applied Materials, Inc. High density plasma CVD process for gapfill into high aspect ratio features
JP2005011872A (ja) * 2003-06-17 2005-01-13 Sony Corp 半導体装置の製造方法
US7078312B1 (en) * 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
JP4534041B2 (ja) * 2005-08-02 2010-09-01 株式会社デンソー 半導体装置の製造方法
US8304322B2 (en) * 2006-04-18 2012-11-06 Micron Technology, Inc. Methods of filling isolation trenches for semiconductor devices and resulting structures
US7498273B2 (en) * 2006-05-30 2009-03-03 Applied Materials, Inc. Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
CN101414551B (zh) * 2007-09-07 2011-09-14 应用材料股份有限公司 高密度等离子体工艺中蚀刻速率偏移的减小
US7910491B2 (en) * 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
US7829456B2 (en) * 2008-10-23 2010-11-09 Applied Materials, Inc. Method to modulate coverage of barrier and seed layer using titanium nitride
US8552525B2 (en) * 2011-07-01 2013-10-08 Micron Technology, Inc. Semiconductor structures and devices and methods of forming the same
US9472392B2 (en) * 2015-01-30 2016-10-18 Applied Materials, Inc. Step coverage dielectric
US9595466B2 (en) * 2015-03-20 2017-03-14 Applied Materials, Inc. Methods for etching via atomic layer deposition (ALD) cycles
US9852923B2 (en) 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning
US9502238B2 (en) * 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
KR102377376B1 (ko) * 2015-06-26 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 실리콘 산화물 막들의 선택적 증착
US9847245B1 (en) * 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
TWI733850B (zh) 2016-07-27 2021-07-21 美商應用材料股份有限公司 使用沉積/蝕刻技術之無接縫溝道填充
US20180047567A1 (en) * 2016-08-09 2018-02-15 Samsung Electronics Co., Ltd. Method of fabricating thin film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547224A (ja) 2005-06-24 2008-12-25 アプライド マテリアルズ インコーポレイテッド 堆積・エッチングシーケンスを用いたギャップ充填
JP5599350B2 (ja) 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2015179729A (ja) 2014-03-19 2015-10-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
JP2017011136A (ja) 2015-06-23 2017-01-12 東京エレクトロン株式会社 シリコン含有膜の成膜方法及び成膜装置

Also Published As

Publication number Publication date
JP7499834B2 (ja) 2024-06-14
JP2019024080A (ja) 2019-02-14
KR20180133338A (ko) 2018-12-14
US11236418B2 (en) 2022-02-01
TW201908507A (zh) 2019-03-01
US20180350668A1 (en) 2018-12-06
US10626495B2 (en) 2020-04-21
KR102722942B1 (ko) 2024-10-28
KR102618370B1 (ko) 2023-12-26
KR20240000433A (ko) 2024-01-02
CN117038433A (zh) 2023-11-10
CN109003880A (zh) 2018-12-14
TWI780160B (zh) 2022-10-11
US20200248303A1 (en) 2020-08-06
JP2023052113A (ja) 2023-04-11
TWI854314B (zh) 2024-09-01
TW202305161A (zh) 2023-02-01
CN109003880B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
JP7499834B2 (ja) 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
CN110476239B (zh) 使用反应性退火的间隙填充
JP7213827B2 (ja) 高アスペクト比構造における間隙充填方法
JP7118511B2 (ja) シリコン間隙充填のための二段階プロセス
US20180033689A1 (en) Seamless Trench Fill Using Deposition/Etch Techniques
WO2016178845A1 (en) Methods for selective deposition of metal silicides via atomic layer deposition (ald) cycles
TWI880060B (zh) 間隙填充的方法
TWI859250B (zh) 可流動pecvd的低沉積速率
US20250230541A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
JP2025011042A (ja) パルス高周波無線周波数（ｈｆｒｆ）プラズマを使用した間隙充填プロセス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221227

R150 Certificate of patent or registration of utility model

Ref document number: 7203515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150