Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4534041B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP4534041B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4534041B2
JP4534041B2 JP2005224629A JP2005224629A JP4534041B2 JP 4534041 B2 JP4534041 B2 JP 4534041B2 JP 2005224629 A JP2005224629 A JP 2005224629A JP 2005224629 A JP2005224629 A JP 2005224629A JP 4534041 B2 JP4534041 B2 JP 4534041B2
Authority
JP
Japan
Prior art keywords
trench
semiconductor device
manufacturing
sih
plasma cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005224629A
Other languages
English (en)
Other versions
JP2007042819A (ja
Inventor
巧 柴田
庄一 山内
仁 山口
勝 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Denso Corp
Tokai National Higher Education and Research System NUC
Original Assignee
Nagoya University NUC
Denso Corp
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Denso Corp, Tokai National Higher Education and Research System NUC filed Critical Nagoya University NUC
Priority to JP2005224629A priority Critical patent/JP4534041B2/ja
Priority to US11/496,708 priority patent/US7517771B2/en
Publication of JP2007042819A publication Critical patent/JP2007042819A/ja
Application granted granted Critical
Publication of JP4534041B2 publication Critical patent/JP4534041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H10P14/432—Chemical deposition, e.g. chemical vapour deposition [CVD] using selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes

Description

本発明は、シリコン（Ｓｉ）からなる半導体基板にトレンチを形成した後、当該トレンチを埋め込んで製造する半導体装置の製造方法に関する。
シリコン（Ｓｉ）からなる半導体基板にトレンチを形成した後、当該トレンチを埋め込んで製造する半導体装置として、ＰＮコラム層を有する半導体装置が、例えば、特開平９−２６６３１１号公報（特許文献１）に開示されている。
図７は、特許文献１と同様のＰＮコラム層を有する半導体装置の代表例を示す図で、半導体装置１００の模式的な断面図である。
図７に示す半導体装置１００は、Ｎチャネルの縦型ＭＯＳトランジスタで、半導体基板１の断面中間部に形成され、基板断面において短冊状となり、基板面内においてＰ導電型領域１ｐとＮ導電型領域１ｎがストライプ状の繰り返しパターンとなっているＰＮコラム層１ａを有している。ＰＮコラム層１ａは、縦型ＭＯＳトランジスタのドリフト層として機能し、スーパージャンクション（ＳＪ）構造部を構成している。
半導体装置１００に形成されている縦型ＭＯＳトランジスタのオン状態では、ソース領域１ｓから流れ出た電子が、トレンチゲートＧの周囲のＰ導電型層１ｃに形成されるチャネルを通って、ＰＮコラム層１ａのＮ導電型領域１ｎに流れ込み、ドレイン領域１ｄに到達する。従って、ドリフト領域であるＰＮコラム層１ａのＮ導電型領域１ｎにおける不純物濃度を高くすることで、半導体装置１００に形成されている縦型ＭＯＳトランジスタのオン抵抗を低減することができる。一方、オフ状態では、ＳＪ構造部として機能するＰＮコラム層１ａを完全に空乏化して、高耐圧にすることができる。同様にして、図７に示すＮチャネル縦型ＭＯＳトランジスタの各構成要素の導電型を全て逆転することにより、ＳＪ構造部を持つＰチャネルの縦型ＭＯＳトランジスタが得られる。この低オン抵抗で高耐圧の半導体装置１００は、Ｐ導電型領域１ｐとＮ導電型領域１ｎが繰り返しパターンとなった、ＰＮコラム層１ａを有する点に構造上の特徴がある。
半導体装置１００の特徴であるＰＮコラム層１ａの形成方法は、例えば、特開２００４-２７３７４２号公報（特許文献２）に開示されている。
特許文献２に開示された方法によれば、第１導電型の半導体基板の表層部にトレンチを形成した後、減圧ＣＶＤ（ＬＰ−ＣＶＤ）により、トレンチ内に第２導電型の半導体をエピタキシャル成長させてトレンチを埋め込み、ＰＮコラム層１ａを形成する。このトレンチ形成とその後の埋め込みによるＰＮコラム層形成方法では、不純物拡散を用いたＰＮコラム層形成方法と異なり、トレンチ内での深さ方向（従ってＰＮコラム層１ａの厚さ方向）の不純物濃度分布を均一にすることができる。
特開平９−２６６３１１号公報 特開２００４-２７３７４２号公報
図７に示す半導体装置１００に形成された縦型ＭＯＳトランジスタを高耐圧化するためには、ドリフト層であるＰＮコラム層１ａを、厚く形成する必要がある。例えば６００Ｖの耐圧を得るためには、ＰＮコラム層１ａの厚さが３０μｍ程度必要である。さらに、オン抵抗を低減するために高濃度で形成したＰＮコラム層１ａを完全空乏化させるためには、ＰＮコラム層１ａの幅を１μｍ程度に狭くする必要がある。従って、特許文献２に開示された方法によってＰＮコラム層１ａを形成する場合には、低オン抵抗で高耐圧の半導体装置１００とするために、大きなアスペクト比（深さ３０μｍ／幅１μｍ＝３０）のトレンチと、当該トレンチへの埋め込みが必要である。
一方、ＬＰ−ＣＶＤにより、エピタキシャル成長させてアスペクト比の大きなトレンチを埋め込む場合には、以下に示す問題がある。
図８（ａ），（ｂ）は、半導体基板１に形成したトレンチ１ｔの拡大断面図で、ＬＰ−ＣＶＤを用いたエピタキシャル成長によるトレンチ埋め込み途中の様子を示す図である。
図８（ａ）に示すように、アスペクト比（深さｄ／幅ｗ）の大きなトレンチ１ｔにおいては、ＬＰ−ＣＶＤ時に、シリコン（Ｓｉ）源ガスがトレンチ１ｔの底部まで到達し難い。このため、図中の矢印の大きさで示したように、トレンチ１ｔの上部でエピタキシャル層１ｅの成長速度が速くなる。この結果、図８（ｂ）に示すように、トレンチ１ｔの開口部が早く塞がって、トレンチ１ｔ内に埋込不良であるボイド１ｖが発生し易い。また、トレンチ１ｔの側面からのエピタキシャル層１ｅが成長するため、成長の合わせ面１ｐが形成され、合わせ面１ｐの周囲でエピタキシャル層１ｅの結晶性が劣化する恐れがある。特に、トレンチ１ｔのアスペクト比が３０以上になると、ボイド１ｖや合わせ面１ｐでの結晶不良が発生し易い。このようなトレンチ埋め込みによって形成される図７のＰＮコラム層１ａに、図８（ｂ）に示すボイド１ｖや合わせ面１ｐ周りの結晶不良が存在すると、これらが半導体装置１００の耐圧低下や接合リーク不良の要因となる。
従って、前述したように、低オン抵抗で高耐圧の半導体装置１００とするためアスペクト比の大きなトレンチにするほど、トレンチの埋め込みが困難となり、ボイド１ｖや合わせ面１ｅでの結晶不良で、半導体装置１００の耐圧低下や接合リーク不良を引き起こす。
そこで本発明は、半導体基板にトレンチを形成した後、当該トレンチを埋め込んで製造する半導体装置の製造方法であって、大きなアスペクト比のトレンチであってもボイドや合わせ面が発生しないトレンチの埋め込みが可能で、特にＰＮコラム層を有する半導体装置の製造に好適な製造方法を提供することを目的としている。
請求項１に記載の発明は、シリコン（Ｓｉ）からなる半導体基板にトレンチを形成した後、当該トレンチを埋め込んで製造する半導体装置の製造方法であって、前記トレンチ表面をフッ酸（ＨＦ）処理した後、シラン（ＳｉＨ ４ ）からなるシリコン（Ｓｉ）源ガスを用いたプラズマＣＶＤにより、プラズマにより励起されるＳｉＨ ３ ，ＳｉＨ ２ ，ＳｉＨ もしくはＳｉの各ラジカルのうち、ＳｉＨ ３ のラジカル量を最大化させると共に、プラズマにより前記Ｓｉ源ガスから形成される各イオンのうち、ＳｉＨ ３ ＋ のイオン量を最大化させるようにして、トレンチ内にシリコン（Ｓｉ）からなるエピタキシャル層を成長させて、トレンチを埋め込むことを特徴としている。
プラズマは、従来、シリコン基板の異方性エッチングや、低温でカバレッジがよいアモルファス膜の成膜に利用されてきた。本発明では、プラズマＣＶＤを用いて、トレンチを埋め込むためにエピタキシャル層を成長させる。従来の減圧ＣＶＤを用いたトレンチ埋め込みと異なり、プラズマＣＶＤを用いたトレンチ埋め込みは、以下に示すように種々の成膜制御が可能であり、プラズマの異方性を利用して、エピタキシャル層をトレンチ底面から選択成長させることができる。従って、ボイドや合わせ面が発生しないトレンチの埋め込みが可能となる。
上記した半導体装置の製造方法においては、プラズマＣＶＤの実施前に、トレンチ表面をフッ酸（ＨＦ）処理する。これによって、トレンチ表面のＳｉを予めＨで終端させておくことができる。これによって、プラズマＣＶＤにおいて、後述する各イオンによるＨの離脱効果を安定的に発揮させることができ、エピタキシャル層をトレンチ底部から安定的に成長させることができる。
プラズマＣＶＤのＳｉ源ガスには、安価なシラン（ＳｉＨ ４ ）を用いる。また、プラズマＣＶＤにおいては、プラズマにより励起されるＳｉＨ ３ ，ＳｉＨ ２ ，ＳｉＨ もしくはＳｉの各ラジカルのうち、ＳｉＨ ３ のラジカル量を最大化させると共に、プラズマにより前記Ｓｉ源ガスから形成される各イオンのうち、ＳｉＨ ３ ＋ のイオン量を最大化させるようにする。
発明者らの予備的な試験によれば、プラズマＣＶＤにおいて、プラズマにより励起されるＳｉＨ ３ ，ＳｉＨ ２ ，ＳｉＨ もしくはＳｉの各ラジカルのうち、Ｓｉからなるエピタキシャル層の成長に最も寄与するのは、ＳｉＨ ３ のラジカルである。従って、ＳｉＨ ３ のラジカル量を最大化させることで、成長レートが高く、膜質に優れたエピタキシャル層の成長が可能となる。
また、発明者らの予備的な試験によれば、プラズマＣＶＤにおいて、トレンチ表面を終端している水素（Ｈ）を離脱したサイトにＳｉＨ ３ ラジカルが到達することによって、膜質の優れたエピタキシャル層が得られる。トレンチ表面を終端している水素（Ｈ）の離脱に最も寄与するのが、プラズマによりＳｉ源ガスから形成される各イオンのうち、ＳｉＨ ３ ＋ のイオンである。このため、ＳｉＨ ３ ＋ のイオン量を最大化させることで、トレンチ表面を終端しているＨを効率的に離脱させることができる。従って、上記ＳｉＨ ３ ＋ イオンによるＨの離脱と、離脱したサイトへの前述したＳｉＨ ３ ラジカルによるＳｉ供給を好適に組み合わせることで、成長レートが高く、膜質に優れたエピタキシャル層の成長が可能となる。
請求項２に記載の発明は、前記プラズマＣＶＤにおけるプラズマ形成に、高周波パルスを用い、前記高周波パルスのデューティー比により、ＳｉＨ ３ のラジカル量およびＳｉＨ ３ ＋ のイオン量を最大化させることを特徴としている。
これによって、連続的な高周波でプラズマを形成する場合には不可能な、以下の制御が可能となる。第１に、高周波パルスのオン状態とオフ状態の違いを利用して、上記したラジカルとイオンをトレンチ内に交互に供給することができる。第２に、プラズマにより励起されるＳｉＨ ３ ，ＳｉＨ ２ ，ＳｉＨ もしくはＳｉの各ラジカルの寿命が異なることから、高周波パルスのオンとオフのデューティー比（オン時間/周期時間）を適宜設定することにより、上記したＳｉＨ ３ のラジカル量を最大化させることができる。また、この時、ＳｉＨ ３ ＋ のイオン量も、同時に最大化させることができる。
請求項３に記載のように、前記プラズマＣＶＤにおいて、前記Ｓｉ源ガスは、前記半導体基板の上方から供給することが好ましい。
これによれば、Ｓｉ源ガスをウエハ面内に均一に供給できるため、横方向から供給する場合に較べて、成長膜厚（成長レート）や不純物濃度の面内均一性を向上することができる。
請求項４に記載のように、前記プラズマＣＶＤにおいては、プラズマにより励起されるＳｉＨ３，ＳｉＨ２，ＳｉＨ もしくはＳｉの各ラジカルのラジカル量、またはプラズマにより前記Ｓｉ源ガスから形成される各イオンのイオン量をモニタリングすることが好ましい。
これによれば、成膜途中に上記各ラジカルのラジカル量や各イオンのイオン量が変化しても、これをモニタして、最適な成膜条件にフィードバック制御することができる。
請求項５に記載のように、前記プラズマＣＶＤにおいては、前記半導体基板にバイアス電圧を印加することが好ましい。
これにより、プラズマによりＳｉ源ガスから形成される各イオンを加速して、これらイオンをトレンチの底部に優先的に到達させることができる。トレンチ底部に到達したイオンは上記したように表面を終端しているＨ等を離脱させるため、これによって、トレンチ底部からのエピタキシャル層の成長を促進させることができる。
請求項６に記載のように、前記プラズマＣＶＤにおいて、ハロゲン化物ガスを、前記Ｓｉ源ガスと同時に供給してもよい。
これによれば、ハロゲン化物ガス、特にＣｌ原子でトレンチの開口部の周りを覆うことができる。これによって、トレンチの開口部周りにおけるエピタキシャル層の成長を、抑制することができる。
また、請求項７に記載のように、前記プラズマＣＶＤにおいては、ハロゲン化物ガスを、前記Ｓｉ源ガスと交互に供給してもよい。
これによって、シリコン源による成膜プロセスと、ハロゲン化物によるトレンチの開口部周りのエッチングを、交互に行うことができる。このように、トレンチ開口部周りのエッチングプロセスを導入することで、トレンチ開口部周りに成長するエピタキシャル層を適宜除去し、トレンチの埋込性を向上させることができる。
請求項８に記載のように、前記ハロゲン化物ガスとしては、例えば、安価な塩化水素（ＨＣｌ）ガスもしくは塩素（Ｃｌ２）ガスのいずれかを用いることができる。
請求項９に記載のように、前記プラズマＣＶＤにおいては、前記半導体基板の基板温度を、従来の減圧ＣＶＤより低温である、室温以上、９００℃以下とすることができる。但し、エピタキシャル層の結晶性をよくするためには、基板温度は高いほうが好ましい。
また、請求項１０に記載のように、前記プラズマＣＶＤによるトレンチ埋め込み後の半導体基板を、熱処理してもよい。これによっても、トレンチ内に成長させたエピタキシャル層の結晶性を改善することができる。なお、請求項１１に記載のように、前記熱処理は、水素雰囲気あるいは窒素雰囲気で行うことが好ましい。
請求項１２に記載のように、上記プラズマＣＶＤを用いた製造方法は、前記トレンチのアスペクト比（深さ／幅）が、３０以上である場合に好適である。
従来の減圧ＣＶＤを用いたトレンチの埋め込みでは、トレンチのアスペクト比が３０以上になると、ボイドや合わせ面での結晶不良が発生し易い。これに対して、上記製造方法は、アスペクト比が３０以上のトレンチであってもトレンチ底部からのエピタキシャル層の成長が可能であり、ボイドや合わせ面の発生を防止することができる。
また、請求項１３に記載のように、前記プラズマＣＶＤによるエピタキシャル層で前記トレンチを途中まで埋め込んだ後、シリコン（Ｓｉ）源ガスを用いた減圧ＣＶＤにより、前記トレンチ内にシリコン（Ｓｉ）からなる第２のエピタキシャル層を成長させて、前記トレンチを埋め込むようにしてもよい。
最初のプラズマＣＶＤで、トレンチ底部にエピタキシャル層を形成し、減圧ＣＶＤを用いてもボイドや合わせ面が発生しないレベルまでトレンチを埋め込んで、トレンチのアスペクト比を小さくする。続いて、上記のように成膜レートの大きな減圧ＣＶＤを用いてトレンチを完全に埋め込む。これによって、低温成長が可能であるが成長速度が遅いプラズマＣＶＤによるエピタキシャル成長を補って、全体としてトレンチ埋め込みのスループットを向上することができる。
上記プラズマＣＶＤを用いたエピタキシャル層の成長によるトレンチの埋め込みは、半導体基板の面方位やトレンチの側面の面方位に対する依存性が小さい。
このため、例えば請求項１４に記載のように、前記半導体基板を、デバイス形成時に最も優れた特性が得られる（１００）面方位の半導体基板とすることができる。
この（１００）面方位の半導体基板に対して、例えば請求項１５に記載のように、前記トレンチの側面を、（１００）面方位で構成することができる。また、請求項１６に記載のように、前記トレンチの側面を、（１１０）面方位で構成することもできる。
また、請求項１７に記載のように、前記半導体基板を、（１１０）面方位の半導体基板とすることができる。この（１１０）面方位の半導体基板に対して、例えば請求項１８に記載のように、前記トレンチの側面を、（１１１）面方位で構成することができる。この面方位の構成は、従来の減圧ＣＶＤを用いた埋め込みにおいて最も埋込性に優れた面方位であり、上記したプラズマＣＶＤと減圧ＣＶＤを組み合わせて用いる場合に好適である。また、この面方位構成では、トレンチの形成にウエットエッチング加工を用いることができる。
以上のようにして、上記した半導体装置の製造方法は、半導体基板にトレンチを形成した後、当該トレンチを埋め込んで製造する半導体装置の製造方法であって、大きなアスペクト比のトレンチであってもボイドや合わせ面が発生しないトレンチの埋め込みが可能である。
従って、請求項１９に記載のように、前記半導体装置がＰＮコラム層を有する半導体装置であって、前記ＰＮコラム層が、Ｎ導電型またはＰ導電型の前記半導体基板と、前記トレンチ内に埋め込まれた前記半導体基板と異なる導電型の前記エピタキシャル層からなり、前記プラズマＣＶＤにおいて、前記半導体基板と異なる導電型の不純物ガスを導入して、前記エピタキシャル層を形成する場合に好適に用いることができる。
これによって、上記ＰＮコラム層をＳＪ構造部として利用し、当該半導体装置を、低オン抵抗で高耐圧の半導体装置とすることができる。
本発明は、シリコン（Ｓｉ）からなる半導体基板にトレンチを形成した後、トレンチをエピタキシャル層で埋め込んで製造する、半導体装置の製造方法である。例えば、Ｎ導電型またはＰ導電型の半導体基板にトレンチを形成した後、トレンチを半導体基板と異なる導電型のエピタキシャル層で埋め込んで、図７に示すＰＮコラム層１ａとし、ＰＮコラム層１ａを有する半導体装置１００を製造する。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１（ａ）〜（ｃ）は、半導体基板１に形成されたトレンチ１ｔの断面図で、図８（ｂ）で説明したボイド１ｖや合わせ面１ｐでの結晶不良の問題を避けるために、本発明のめざすトレンチ１ｔの埋め込み過程を模式的に示した図である。
図８（ｂ）のボイド１ｖや合わせ面１ｐでの結晶不良の問題を避けるために、図１（ａ）に示すように、トレンチ１ｔの底部にシリコン（Ｓｉ）源２ｓを優先的に到達させる。これによって、図１（ｂ）に示したように、エピタキシャル層１ｅの成長レートをトレンチ１ｔの側面に較べてトレンチ１ｔの底部で大きくし、白抜き矢印で示したように、シリコン（Ｓｉ）からなるエピタキシャル層１ｅをトレンチ１ｔの底面から優先的に成長させる。この場合には、エピタキシャル層１ｅの成長面がトレンチ１ｔの底面から開口部に向かって順次上昇するため、図１（ｃ）に示すように、トレンチ１ｔを埋め込むエピタキシャル層１ｅにはボイドや合わせ面が形成されない。
図１（ａ）〜（ｃ）に示した、トレンチ１ｔの底面からのエピタキシャル層１ｅの成長を実現するため、本発明は、シリコン（Ｓｉ）源ガスを用いたプラズマＣＶＤにより、エピタキシャル層１ｅを成長させて、トレンチ１ｔを埋め込む。
プラズマは、従来、シリコン基板の異方性エッチングや、低温でカバレッジがよいアモルファス膜の成膜に利用されてきた。本発明では、プラズマＣＶＤを用いて、図１（ａ）〜（ｃ）のように、トレンチ１ｔを埋め込むためにエピタキシャル層１ｅを成長させる。従来の図８（ａ），（ｂ）の減圧ＣＶＤ（ＬＰ−ＣＶＤ）を用いたトレンチ埋め込みと異なり、プラズマＣＶＤを用いたトレンチ埋め込みは、以下に示すように種々の成膜制御が可能であり、プラズマの異方性を利用して、エピタキシャル層１ｅをトレンチ底面から選択成長させることができる。従って、ボイドや合わせ面が発生しないトレンチの埋め込みが可能となる。
図２は、上記したトレンチ底面からのエピタキシャル層の成長に用いるプラズマＣＶＤを説明する図で、図２（ａ）はプラズマＣＶＤの主な構成要素を示した図であり、図２（ｂ）はプラズマ形成に用いる高周波電圧波形を示した図である。
図２（ａ）に示すように、プラズマＣＶＤは、シリコン（Ｓｉ）からなる半導体基板（ウエハ）１をチャンバ内にセットして、ガス供給ポートからシリコン（Ｓｉ）源ガス３をチャンバ内に供給し、図２（ｂ）に示す周波数５００ＭＨｚ程度の高周波電圧を印加してプラズマ２を形成する。Ｓｉ源ガス３には、例えば、安価なシラン（ＳｉＨ４）を用いることができる。尚、図７のＰＮコラム層１ａを形成するために、トレンチ１ｔをエピタキシャル層１ｅで埋め込む場合には、Ｓｉ基板１と異なる導電型の不純物ガス（Ｐ導電型：Ｂ２Ｈ６等，Ｎ導電型：ＰＨ３，ＡｓＨ３等）を、Ｓｉ源ガス３と同時にチャンバ内に供給する。
図２（ａ）に示すように、Ｓｉ源ガス３は、ウエハ１の上方から供給することが好ましい。これによって、Ｓｉ源ガス３をウエハ１の面内に均一に供給できるため、成長膜厚（成長レート）や不純物濃度の面内均一性を向上することができる。一方、図２（ａ）において点線で示したように、横方向からＳｉ源ガス３を供給すると、成長膜厚等に面内分布が生じ易い。
ガス供給ポートからチャンバ内に供給されたＳｉ源ガス３は、プラズマ２により励起されて、エピタキシャル成長のシリコン（Ｓｉ）源２ｓである、ＳｉＨ３，ＳｉＨ２，ＳｉＨ もしくはＳｉの各ラジカルやＳｉＨ３ ＋等の各イオンが形成される。
予備的な試験によれば、Ｓｉ源ガス３からプラズマ２により励起されるＳｉＨ３，ＳｉＨ２，ＳｉＨ もしくはＳｉの各ラジカルのうち、Ｓｉからなるエピタキシャル層の成長に最も寄与するのは、ＳｉＨ３のラジカルである。そこで、ＳｉＨ３，ＳｉＨ２，ＳｉＨ もしくはＳｉの各ラジカルのうち、ＳｉＨ３のラジカル量を最大化させることで、成長レートが高く、膜質に優れたエピタキシャル層の成長が可能となる。
また、予備的な試験によれば、Ｓｉ源ガス３からプラズマ２により形成される各イオンのうち、ＳｉＨ３ ＋のイオンは、トレンチ表面を終端している水素（Ｈ）の離脱に最も寄与する。そこで、プラズマ２により形成される各イオンのうち、ＳｉＨ３ ＋のイオン量を最大化させることで、トレンチ表面を終端しているＨを効率的に離脱させることができる。
後述するように、上記ＳｉＨ３ ＋イオンによるＨの離脱と、離脱したサイトへの前述したＳｉＨ３ラジカルによるＳｉ供給を好適に組み合わせることで、成長レートが高く、膜質に優れたエピタキシャル層の成長が可能となる。
尚、プラズマ２は電荷を持っていることから、ウエハ１を接地した状態、あるいはバイアス電圧Ｖｂを印加した状態で成膜すると、プラズマ２やプラズマ２により形成される各イオンはウエハ１側に引き寄せられ、異方性をもったエピタキシャル成長が可能となる。
図２（ｂ）に示すプラズマ形成電圧は、高周波パルスである。これによって、連続的な高周波でプラズマ２を形成する場合には不可能な、以下の制御が可能となる。第１に、高周波パルスのオン状態とオフ状態の違いを利用して、上記したイオンとラジカルをトレンチ内に交互に供給することができる。第２に、プラズマ２により励起されるＳｉＨ３，ＳｉＨ２，ＳｉＨ もしくはＳｉの各ラジカルの寿命が異なることを利用して、図２（ｂ）に示す高周波パルスのオンとオフのデューティー比（オン時間Ｔｄ/周期時間Ｔｃ）を必要とするラジカルの寿命に合わせて適宜設定する。これにより、上記したＳｉＨ３のラジカル量を最大化させることができる。この時、ＳｉＨ３ ＋のイオン量も、同時に最大化する。
ＳｉＨ３のラジカル量とＳｉＨ３ ＋のイオン量を最大化させる条件は、予め調べておき、プラズマＣＶＤよる成膜中は、得られた一定の条件で成膜すればよい。しかしながら、プラズマＣＶＤよる成膜中は、プラズマ２により励起されるＳｉＨ３，ＳｉＨ２，ＳｉＨ もしくはＳｉの各ラジカルのラジカル量、またはプラズマ２によりＳｉ源ガス３から形成される各イオンのイオン量をモニタリングすることが好ましい。これにより、成膜途中に上記各ラジカルのラジカル量や各イオンのイオン量が変化しても、これをモニタして、最適な成膜条件にフィードバック制御することができる。
図３（ａ）〜（ｃ）は、プラズマＣＶＤよる最も好ましいトレンチ１ｔの埋め込み過程を模式的に示した図である。
最初に、図３（ａ）に示すように、プラズマＣＶＤの実施前にＳｉ基板（ウエハ）１のトレンチ１ｔ表面をフッ酸（ＨＦ）処理して、トレンチ１ｔ表面のＳｉを、予め水素（Ｈ）１ｈで終端させておく。これによって、トレンチ１ｔ表面は均一で安定した表面状態となり、次に示すＳｉＨ３ ＋イオンによるＨの離脱効果を安定的に発揮させることができる。
次に、ＨＦ処理後のＳｉウエハ１を、図２（ａ）に示すようにプラズマＣＶＤのチャンバ内にセットして、図２（ｂ）に示す高周波パルスのデューティー比を適宜設定し、ＳｉＨ３のラジカル量とＳｉＨ３ ＋のイオン量を最大化する条件で成膜する。図２（ｂ）に示す高周波パルスを用いたプラズマ形成によって、高周波パルスのオン状態とオフ状態の間に、ＳｉＨ３ ＋イオンとＳｉＨ３ラジカルが、交互にＳｉウエハ１に到達する。
図３（ｂ）に示すように、高周波パルスがオン状態でＳｉＨ３ ＋イオンの優勢時には、Ｓｉ基板１に対して垂直方向から飛来したＳｉＨ３ ＋イオン２ｓｉがトレンチ１ｔの底部に到達し、トレンチ１ｔの底部表面を終端している水素（Ｈ）を離脱させる。これによって、トレンチ１ｔの底部表面に、吸着サイト１ｑが形成される。
尚、図２（ａ）に示すように、プラズマＣＶＤ中は、Ｓｉウエハ１にバイアス電圧Ｖｂを印加することが好ましい。これにより、ＳｉＨ３ ＋イオン２ｓｉを加速して直進性を増し、トレンチ１ｔの底部に優先的に到達させることができる。トレンチ１ｔ底部に到達したＳｉＨ３ ＋イオン２ｓｉは上記したように表面を終端しているＨ等を離脱させ、吸着サイト１ｑがトレンチ１ｔの底部表面に優先的に形成される。
次に、図３（ｃ）に示すように、高周波パルスがオフ状態でＳｉＨ３ラジカルの優勢時には、トレンチ１ｔ内に入り込んだＳｉＨ３ラジカル２ｓｒが、トレンチ１ｔの底部に優先的に形成されている吸着サイト１ｑに吸着される。これによって、トレンチ１ｔの底部から、エピタキシャル層１ｅが選択的に成長する。尚、トレンチ１ｔの上部表面におけるＳｉはＨで終端しているため、トレンチ１ｔの上部ではエピタキシャル層１ｅの成長が抑制される。
図２（ｂ）に示す高周波パルスのオン・オフ周期にあわせて、図３（ｂ）と図３（ｃ）に示す過程を交互に繰り返すことで、エピタキシャル層１ｅをトレンチ１ｔ底部から安定的かつ連続的に成長させ、トレンチ１ｔを埋め込むことができる。これによって、図１（ｃ）に示す、ボイドや合わせ面が発生しない、エピタキシャル層１ｅによるトレンチ１ｔの埋め込みが可能となる。
従来のＬＰ−ＣＶＤでエピタキシャル層１ｅを成長させるためには、９００〜１２００℃の基板温度が必要である。一方、プラズマＣＶＤによれば、低温（例えば、室温〜３００℃）でのエピタキシャル成長が可能である。但し、プラズマＣＶＤにおいても、エピタキシャル層１ｅの結晶性をよくするには、基板温度は高いほうが好ましい。また、プラズマＣＶＤによるトレンチ埋め込み後のＳｉ基板（ウエハ）１を、水素雰囲気あるいは窒素雰囲気等で熱処理してもよい。これによっても、トレンチ１ｔ内に成長させたエピタキシャル層１ｅの結晶性を改善することができる。
図２（ａ）に示すプラズマＣＶＤにおいて、Ｓｉ源ガス３だけでなく、ハロゲン化物ガスをチャンバ内に供給するようにしてもよい。
図４は、ハロゲン化物ガス４の供給効果を説明する図で、図４（ａ）はハロゲン化物ガス４を供給しない場合、図４（ｂ）はハロゲン化物ガス４をＳｉ源ガス３と同時に供給する場合、図４（ｃ）はハロゲン化物ガス４をＳｉ源ガス３と交互に供給する場合である。尚、ハロゲン化物ガス４としては、例えば図中に示したように、安価な塩化水素（ＨＣｌ）ガスもしくは塩素（Ｃｌ２）ガスのいずれかを用いることができる。
図４（ａ）に示すように、ハロゲン化物ガス４を供給しない場合には、プラズマ２によって形成されたＳｉ源２ｓにより、エピタキシャル層１ｅが、トレンチ１ｔの内部だけでなく、Ｓｉ基板１に表面にも形成される。このため、図４（ａ）の、ハロゲン化物ガス４を供給しない場合には、トレンチ１ｔの埋め込み後に、Ｓｉ基板１の表面研磨が必要である。
図４（ｂ）に示すように、ハロゲン化物ガス４をＳｉ源ガス３と同時に供給する場合には、ハロゲン化物ガス、特にＣｌ原子がトレンチ１ｔの開口部の周りに付着して、開口部の周りを覆う。このようにして、ハロゲン化物ガス４をＳｉ源ガス３と同時に供給することで、トレンチ１ｔの開口部周りにおけるエピタキシャル層１ｅの成長を抑制することができる。
また、図４（ｃ）に示すように、ハロゲン化物ガス４をＳｉ源ガス３と交互に供給する場合には、Ｓｉ源２ｓによる成膜プロセスと、ハロゲン化物ガス２ｈによるトレンチ１ｔの開口部周りのエッチングを、交互行うことができる。このように、トレンチ１ｔの開口部周りのエッチングプロセスを導入することで、トレンチ１ｔの開口部周りに成長するエピタキシャル層１ｅを適宜除去し、トレンチ１ｔの埋込性を向上させることができる。
図８（ａ），（ｂ）に示したように、従来のＬＰ−ＣＶＤを用いたトレンチ１ｔの埋め込みでは、トレンチ１ｔのアスペクト比（深さｄ／幅ｗ）が３０以上になると、ボイド１ｖや合わせ面１ｐでの結晶不良が発生し易い。これに対して、上記プラズマＣＶＤを用いた製造方法は、アスペクト比が大きなトレンチ１ｔであっても、トレン１ｔの底部からのエピタキシャル層の成長が可能であり、ボイドや合わせ面の発生を防止することができる。従って、上記プラズマＣＶＤを用いた製造方法は、従来のＬＰ−ＣＶＤでは良好なエピタキシャル層１ｅの成長が困難である、アスペクト比が３０以上のトレンチ１ｔの埋め込みに好適である。
一方、図５（ａ），（ｂ）に示すように、プラズマＣＶＤとＬＰ−ＣＶＤを組み合わせて用いることも可能である。図５（ａ）は、最初に行うプラズマＣＶＤを用いたトレンチ１ｔの埋め込みであり、図５（ｂ）は、次に行うＬＰ−ＣＶＤを用いたトレンチ１ｔの埋め込みである。
最初に、図５（ａ）に示すように、プラズマＣＶＤを用いて、前述したプラズマ２により形成されるＳｉＨ３ラジカル等のＳｉ源２ｓをトレンチ１ｔに供給し、エピタキシャル層１ｅ（Ｐ）を成長させて、トレンチ１ｔを途中まで埋め込む。次に、図５（ｂ）に示すように、ＬＰ−ＣＶＤを用いて、Ｓｉ源ガスによるＳｉ源３ｓを９００℃以上の高温に加熱されたＳｉ基板１上で分解する。これによって、トレンチ１ｔ内にシリコン（Ｓｉ）からなる第２のエピタキシャル層１ｅ（Ｌ）を成長させて、トレンチ１ｔを完全に埋め込む。
図５（ａ），（ｂ）に示すプラズマＣＶＤとＬＰ−ＣＶＤを組み合わせた方法では、図５（ａ）の最初のプラズマＣＶＤで、トレンチ１ｔ底部にエピタキシャル層１ｅ（Ｐ）を成長させ、ＬＰ−ＣＶＤを用いてもボイドや合わせ面が発生しないレベルまでトレンチ１ｔを埋め込んで、トレンチ１ｔのアスペクト比を小さくする。続いて、図５（ｂ）に示す成膜レートの大きなＬＰ−ＣＶＤを用いて、エピタキシャル層１ｅ（Ｌ）を成長させ、トレンチ１ｔを完全に埋め込む。これによって、低温成長が可能であるが成長速度が遅いプラズマＣＶＤによるエピタキシャル成長を補って、全体としてトレンチ埋め込みのスループットを向上することができる。なお、ＬＰ−ＣＶＤとプラズマＣＶＤは別チャンバあるいは同一チャンバで処理してもよい。
上記プラズマＣＶＤを用いたエピタキシャル層１ｅの成長によるトレンチ１ｔの埋め込みは、半導体基板１の面方位やトレンチ１ｔの側面の面方位に対する依存性が小さい。このため、図６（ａ）〜（ｃ）に示す種々の面方位にある半導体基板とトレンチを採用することができる。
図６（ａ），（ｂ）は、半導体基板１を、デバイス形成時に最も優れた特性が得られる（１００）面方位のＳｉ基板とする場合である。例えば、Ｓｉ基板１の表層部にＭＯＳトランジスタを形成する場合、（１００）面方位のＳｉ基板１を用いて（１００）面にＭＯＳトランジスタのチャネルを形成すると、移動度と界面準位の特性が、他の面方位のＳｉ基板を用いる場合に較べて優れる。この（１００）面方位のＳｉ基板１に対して、図６（ａ）では、トレンチ１ｔの側面を（１１０）面方位で構成している。図６（ｂ）では、トレンチ１ｔの側面を（１００）面方位で構成している。この場合には、トレンチ１ｔの側面と底面のすべてが、（１００）面となる。尚、図６（ａ），（ｂ）のトレンチ１ｔは、いずれもドライエッチング加工を用いて形成する。
図６（ａ），（ｂ）のいずれのＳｉ基板１とトレンチ１ｔに対しても、プラズマＣＶＤを用いたエピタキシャル層１ｅの成長によるトレンチ１ｔの埋め込みが可能である。
図６（ｃ）は、半導体基板１を（１１０）面方位のＳｉ基板とし、トレンチ１ｔの側面を（１１１）面方位で構成している。この面方位の構成は、従来のＬＰ−ＣＶＤを用いた埋め込みにおいて最も埋込性に優れた面方位であり、図５（ａ），（ｂ）に示したプラズマＣＶＤとＬＰ−ＣＶＤを組み合わせて用いる場合に好適である。また、この面方位構成では、トレンチ１ｔの形成にＴＭＡＨやＫＯＨ等を用いたウエットエッチング加工を利用することができる。
以上に示したように、上記した半導体装置の製造方法は、半導体基板１にトレンチ１ｔを形成した後、当該トレンチ１ｔを埋め込んで製造する半導体装置の製造方法であって、大きなアスペクト比のトレンチ１ｔであってもボイドや合わせ面が発生しないトレンチの埋め込みが可能である。従って、低オン抵抗で高耐圧の図７に示すＰＮコラム層１ａを有する半導体装置１００の製造にも好適である。
（ａ）〜（ｃ）は、本発明のめざすトレンチの埋め込み過程を模式的に示した図である。 図１のトレンチ底面からのエピタキシャル層の成長に用いるプラズマＣＶＤを説明する図で、（ａ）はプラズマＣＶＤの主な構成要素を示した図であり、（ｂ）はプラズマ形成に用いる高周波電圧波形を示した図である。 （ａ）〜（ｃ）は、プラズマＣＶＤよる最も好ましいトレンチの埋め込み過程を模式的に示した図である。 ハロゲン化物ガスの供給効果を説明する図で、（ａ）はハロゲン化物ガスを供給しない場合、（ｂ）はハロゲン化物ガスをＳｉ源ガスと同時に供給する場合、（ｃ）はハロゲン化物ガスをＳｉ源ガスと交互に供給する場合である。 プラズマＣＶＤとＬＰ−ＣＶＤを組み合わせて用いる場合で、（ａ）は最初に行うプラズマＣＶＤを用いたトレンチの埋め込みであり、（ｂ）は、次に行うＬＰ−ＣＶＤを用いたトレンチの埋め込みである。 （ａ）〜（ｃ）は、プラズマＣＶＤによるトレンチ埋め込みに用いることができる、種々の面方位にある半導体基板とトレンチである。 ＰＮコラム層を有する半導体装置の代表例を示す図で、半導体装置１００の模式的な断面図である。 （ａ），（ｂ）は、従来のＬＰ−ＣＶＤを用いたエピタキシャル成長によるトレンチ埋め込み途中の様子を示す図である。
符号の説明
１ シリコン（Ｓｉ）半導体基板（ウエハ）
１ｔ トレンチ
１ｅ，１ｅ（Ｐ），１ｅ（Ｌ） エピタキシャル層
１ｈ 水素（Ｈ）
１ｑ 吸着サイト
２ プラズマ
２ｓ シリコン（Ｓｉ）源
２ｓｉ ＳｉＨ３ ＋イオン
２ｓｒ ＳｉＨ３ラジカル
２ｈ ハロゲン化物
３ シリコン（Ｓｉ）源ガス
３ｓ Ｓｉ源
４ ハロゲン化物ガス
１００ 半導体装置
１ａ ＰＮコラム層

Claims (19)

  1. シリコン（Ｓｉ）からなる半導体基板にトレンチを形成した後、当該トレンチを埋め込んで製造する半導体装置の製造方法であって、
    前記トレンチ表面をフッ酸（ＨＦ）処理した後、
    シラン（ＳｉＨ ４ ）からなるシリコン（Ｓｉ）源ガスを用いたプラズマＣＶＤにより、プラズマにより励起されるＳｉＨ ３ ，ＳｉＨ ２ ，ＳｉＨ もしくはＳｉの各ラジカルのうち、ＳｉＨ ３ のラジカル量を最大化させると共に、プラズマにより前記Ｓｉ源ガスから形成される各イオンのうち、ＳｉＨ ３ ＋ のイオン量を最大化させるようにして、トレンチ内にシリコン（Ｓｉ）からなるエピタキシャル層を成長させて、トレンチを埋め込むことを特徴とする半導体装置の製造方法。
  2. 前記プラズマＣＶＤにおけるプラズマ形成に、高周波パルスを用い、
    前記高周波パルスのデューティー比により、ＳｉＨ ３ のラジカル量およびＳｉＨ ３ ＋ のイオン量を最大化させることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記プラズマＣＶＤにおいて、前記Ｓｉ源ガスを、前記半導体基板の上方から供給することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記プラズマＣＶＤにおいて、プラズマにより励起されるＳｉＨ ３ ，ＳｉＨ ２ ，ＳｉＨ もしくはＳｉの各ラジカルのラジカル量、またはプラズマにより前記Ｓｉ源ガスから形成される各イオンのイオン量をモニタリングすることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記プラズマＣＶＤにおいて、前記半導体基板にバイアス電圧を印加することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記プラズマＣＶＤにおいて、ハロゲン化物ガスを、前記Ｓｉ源ガスと同時に供給することを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記プラズマＣＶＤにおいて、ハロゲン化物ガスを、前記Ｓｉ源ガスと交互に供給することを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
  8. 前記ハロゲン化物ガスが、塩化水素（ＨＣｌ）ガスもしくは塩素（Ｃｌ ２ ）ガスのいずれかであることを特徴とする請求項６または７に記載の半導体装置の製造方法。
  9. 前記プラズマＣＶＤにおいて、前記半導体基板の基板温度を、室温以上、９００℃以下とすることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記プラズマＣＶＤによるトレンチ埋め込み後の半導体基板を、熱処理することを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記熱処理を、水素雰囲気あるいは窒素雰囲気で行うことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記トレンチのアスペクト比（深さ／幅）が、３０以上であることを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置の製造方法。
  13. 前記プラズマＣＶＤによるエピタキシャル層で前記トレンチを途中まで埋め込んだ後、
    シリコン（Ｓｉ）源ガスを用いた減圧ＣＶＤにより、前記トレンチ内にシリコン（Ｓｉ）からなる第２のエピタキシャル層を成長させて、前記トレンチを埋め込むことを特徴とする請求項１乃至１２のいずれか一項に記載の半導体装置の製造方法。
  14. 前記半導体基板が、（１００）面方位の半導体基板であることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置の製造方法。
  15. 前記トレンチの側面が、（１００）面方位であることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記トレンチの側面が、（１１０）面方位であることを特徴とする請求項１４に記載の半導体装置の製造方法。
  17. 前記半導体基板が、（１１０）面方位の半導体基板であることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置の製造方法。
  18. 前記トレンチの側面が、（１１１）面方位であることを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記半導体装置がＰＮコラム層を有する半導体装置であって、
    前記ＰＮコラム層が、Ｎ導電型またはＰ導電型の前記半導体基板と、前記トレンチ内に埋め込まれた前記半導体基板と異なる導電型の前記エピタキシャル層からなり、
    前記プラズマＣＶＤにおいて、前記半導体基板と異なる導電型の不純物ガスを前記Ｓｉ源ガスと同時に供給して、前記エピタキシャル層を形成することを特徴とする請求項１乃至１８のいずれか一項に記載の半導体装置の製造方法。
JP2005224629A 2005-08-02 2005-08-02 半導体装置の製造方法 Expired - Fee Related JP4534041B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005224629A JP4534041B2 (ja) 2005-08-02 2005-08-02 半導体装置の製造方法
US11/496,708 US7517771B2 (en) 2005-08-02 2006-08-01 Method for manufacturing semiconductor device having trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005224629A JP4534041B2 (ja) 2005-08-02 2005-08-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007042819A JP2007042819A (ja) 2007-02-15
JP4534041B2 true JP4534041B2 (ja) 2010-09-01

Family

ID=37718181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005224629A Expired - Fee Related JP4534041B2 (ja) 2005-08-02 2005-08-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7517771B2 (ja)
JP (1) JP4534041B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
DE102006045912B4 (de) * 2005-09-29 2011-07-21 Sumco Corp. Verfahren zur Fertigung einer Halbleitervorrichtung und Epitaxialwachstumseinrichtung
JP5015440B2 (ja) * 2005-09-29 2012-08-29 株式会社デンソー 半導体基板の製造方法
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
JP4450245B2 (ja) 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
US8133794B2 (en) * 2007-12-11 2012-03-13 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
JP2011146429A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp パワー系半導体装置
JP5397253B2 (ja) * 2010-02-11 2014-01-22 株式会社デンソー 半導体基板の製造方法
CN102254796B (zh) * 2010-05-20 2014-05-21 上海华虹宏力半导体制造有限公司 形成交替排列的p型和n型半导体薄层的方法
WO2012020290A2 (en) * 2010-07-26 2012-02-16 Stmicroelectronics S.R.L. Process for filling deep trenches in a semiconductor material body, and semiconductor device resulting from the same process
KR102070097B1 (ko) 2013-08-13 2020-01-29 삼성전자주식회사 다중 플러그를 갖는 반도체 소자 형성 방법 및 관련된 장치
JP6428489B2 (ja) * 2014-09-16 2018-11-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2016042738A1 (ja) * 2014-09-16 2016-03-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9852902B2 (en) * 2014-10-03 2017-12-26 Applied Materials, Inc. Material deposition for high aspect ratio structures
US9896326B2 (en) 2014-12-22 2018-02-20 Applied Materials, Inc. FCVD line bending resolution by deposition modulation
KR20170129515A (ko) * 2016-05-17 2017-11-27 삼성전자주식회사 반도체 장치의 제조 방법
US10763106B2 (en) 2016-06-20 2020-09-01 Tokyo Electron Limited Method for processing workpiece
JP6745166B2 (ja) * 2016-08-12 2020-08-26 株式会社アルバック 成膜方法
WO2018110150A1 (ja) * 2016-12-14 2018-06-21 株式会社アルバック 成膜装置及び成膜方法
JP7101191B2 (ja) * 2017-04-07 2022-07-14 アプライド マテリアルズ インコーポレイテッド アモルファスシリコン間隙充填を改善するための表面改質
JP7203515B2 (ja) 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6270579A (ja) * 1985-09-24 1987-04-01 Nec Corp 薄膜堆積方法
US4883686A (en) * 1988-05-26 1989-11-28 Energy Conversion Devices, Inc. Method for the high rate plasma deposition of high quality material
JPH0714783A (ja) * 1993-06-25 1995-01-17 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ装置
JPH0878403A (ja) * 1994-09-01 1996-03-22 Toyota Motor Corp 半導体装置及び半導体装置における素子分離領域の形成方法
JPH09190979A (ja) * 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
GB2309336B (en) * 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
US6700157B2 (en) * 1996-01-22 2004-03-02 Fuji Electric Co., Ltd. Semiconductor device
GB9704411D0 (en) * 1997-03-04 1997-04-23 Magna Interior Sys Ltd Inflatable seals
US6428713B1 (en) * 1999-10-01 2002-08-06 Delphi Technologies, Inc. MEMS sensor structure and microfabrication process therefor
JP2001127289A (ja) * 1999-10-28 2001-05-11 Denso Corp 半導体装置および半導体装置の製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6893907B2 (en) * 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
JP4029559B2 (ja) * 2000-11-06 2008-01-09 株式会社デンソー 半導体装置の製造方法
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
JP3961247B2 (ja) * 2001-08-17 2007-08-22 株式会社東芝 プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
JP2003086517A (ja) * 2001-09-10 2003-03-20 Japan Radio Co Ltd プラズマｃｖｄ膜の形成方法及びプラズマｃｖｄ装置
JP3546200B2 (ja) * 2002-01-10 2004-07-21 三菱重工業株式会社 プラズマｃｖｄ装置及びプラズマｃｖｄ方法
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
US7067387B2 (en) * 2003-08-28 2006-06-27 Taiwan Semiconductor Manufacturing Company Method of manufacturing dielectric isolated silicon structure
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply

Also Published As

Publication number Publication date
JP2007042819A (ja) 2007-02-15
US20070032092A1 (en) 2007-02-08
US7517771B2 (en) 2009-04-14

Similar Documents

Publication Publication Date Title
JP4534041B2 (ja) 半導体装置の製造方法
JP4695824B2 (ja) 半導体ウエハの製造方法
JP5393772B2 (ja) 炭化珪素半導体装置の製造方法
KR101155097B1 (ko) 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
US7709403B2 (en) Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
US20070015333A1 (en) Method for manufacturing silicon carbide semiconductor devices
JP4190906B2 (ja) シリコン半導体基板及びその製造方法
JP5015440B2 (ja) 半導体基板の製造方法
US20140084299A1 (en) Vertical microelectronic component and corresponding production method
TWI819802B (zh) 底部隔離之形成
TWI726004B (zh) 鑽石電子元件
JPWO2008126541A1 (ja) 半導体装置およびその製造方法
WO2021230076A1 (ja) ＳｉＣ積層体およびその製造方法ならびに半導体装置
US8283733B2 (en) Semiconductor devices with gate electrodes and with monocrystalline silicon regions that contain atoms of nitrogen and one or more of chlorine, bromine, sulfur, fluorine, or phosphorus
CN108231886B (zh) 制造半导体器件的方法以及半导体器件
US20070202669A1 (en) Epitaxial growth method and semiconductor device fabrication method
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
TWI260699B (en) Apparatus for plasma chemical vapor deposition and method for fabricating semiconductor device by using the same
CN118380457A (zh) 二极管、内置二极管的场效应晶体管及二极管的制造方法
CN105336623B (zh) 晶体管的形成方法
TWI808715B (zh) 電晶體的製作方法
JP2013105770A (ja) 半導体装置の製造方法
KR100843231B1 (ko) 플라즈마 도핑방법
KR100612942B1 (ko) 반도체 소자 제조 방법
US20040209446A1 (en) Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140625

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees