JP7247447B2 - CIRCUIT DESIGN DEVICE, CIRCUIT DESIGN METHOD AND PROGRAM - Google Patents
CIRCUIT DESIGN DEVICE, CIRCUIT DESIGN METHOD AND PROGRAM Download PDFInfo
- Publication number
- JP7247447B2 JP7247447B2 JP2019086858A JP2019086858A JP7247447B2 JP 7247447 B2 JP7247447 B2 JP 7247447B2 JP 2019086858 A JP2019086858 A JP 2019086858A JP 2019086858 A JP2019086858 A JP 2019086858A JP 7247447 B2 JP7247447 B2 JP 7247447B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- characteristic
- values
- design
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title claims description 147
- 238000000034 method Methods 0.000 title claims description 18
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 title 1
- 238000012545 processing Methods 0.000 claims description 64
- 238000004088 simulation Methods 0.000 claims description 38
- 238000013135 deep learning Methods 0.000 claims description 22
- 238000000611 regression analysis Methods 0.000 claims description 10
- 230000006870 function Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000009826 distribution Methods 0.000 description 4
- 238000012938 design process Methods 0.000 description 3
- 238000010606 normalization Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Description
本発明は、半導体集積回路の回路設計を行う回路設計装置、回路設計方法及びコンピュータに実行させることによって前記回路設計装置を構築するための回路設計用プログラムに関する。 The present invention relates to a circuit design apparatus and circuit design method for designing a circuit of a semiconductor integrated circuit, and a circuit design program for constructing the circuit design apparatus by being executed by a computer.
従来からLSI(Large Scale Integration)等の集積回路の設計手法が開発されている。
例えば従来の設計手法として、回路の特性方程式を定義し、回路に関する豊富な知識を有する設計者が設計方針を組み立てて所望特性の集積回路を設計する方法が開発されている。この方法では、設計により得られる回路の品質が設計者の知識や経験に依存するため、知識や経験の浅い設計者には高品質な回路設計が困難という問題がある。
Design techniques for integrated circuits such as LSI (Large Scale Integration) have been developed.
For example, as a conventional design method, a method has been developed in which a circuit characteristic equation is defined, and a designer with extensive knowledge of circuits formulates a design policy to design an integrated circuit with desired characteristics. In this method, the quality of the circuit obtained by designing depends on the knowledge and experience of the designer, so that it is difficult for a designer with little knowledge and experience to design a high-quality circuit.
一方、目標とする回路(目標回路)の構成を想定し、前記回路を構成するトランジスタ毎にSPICE(スパイス)等のシミュレーションを行って最適化することにより、所望の特性を有するトランジスタ、ひいては前記トランジスタが構成する所望特性の目標回路を得るようにした設計手法が開発されている(例えば特許文献1参照)。 On the other hand, assuming the configuration of a target circuit (target circuit), simulations such as SPICE are performed for each transistor that constitutes the circuit, and optimization is performed to obtain a transistor having desired characteristics, and thus the transistor. A design method has been developed for obtaining a target circuit having desired characteristics, which is composed of (see, for example, Patent Document 1).
しかしながら、遺伝的アルゴリズム等を用いたシミュレーションではランダム性が高く探索の無駄が多いため、回路を構成する回路素子の数が多くなるとシミュレーションに時間がかかり、設計作業に長期間要するという問題がある。また、設計に学習機能が無いため再現性がないという問題がある。 However, simulation using a genetic algorithm or the like is highly random and results in a lot of wasteful searching. Therefore, if the number of circuit elements constituting a circuit increases, the simulation takes time and design work takes a long time. In addition, there is a problem that the design does not have a learning function, so there is no reproducibility.
本発明は、前記問題点に鑑み成されたもので、設計者の知識や主観に依存することなく、回路設計を短時間で容易に行うことができるようにすることを課題としている。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to facilitate circuit design in a short time without depending on the knowledge and subjectivity of the designer.
本発明の第1の視点によれば、
設計対象回路の回路構成と前記設計対象回路の回路特性項目名及び前記設計対象回路を構成する回路素子の素子名とを入力する入力部と、
前記回路素子の素子値を変えながら前記設計対象回路のシミュレーションを行うことにより前記回路素子の素子値とそれに対応する前記回路特性項目の特性値を生成するシミュレーション部と、
学習モードにおいて前記回路素子の素子値及び対応する前記回路特性項目の特性値を用いてディープラーニングを行うと共に、設計モードにおいて、前記回路特性項目の特性値に対応する前記回路素子の素子値と、前記回路素子の素子値に対応する前記回路特性項目の特性値の少なくとも一方を回帰分析により生成する設計処理部とを備えて成ることを特徴とする回路設計装置が提供される。
According to the first aspect of the present invention,
an input unit for inputting a circuit configuration of a circuit under design, a circuit characteristic item name of the circuit under design, and an element name of a circuit element constituting the circuit under design;
a simulation unit that generates the element values of the circuit elements and the corresponding characteristic values of the circuit characteristic items by simulating the circuit under design while changing the element values of the circuit elements;
In a learning mode, deep learning is performed using the element values of the circuit elements and the corresponding characteristic values of the circuit characteristic items, and in the design mode, the element values of the circuit elements corresponding to the characteristic values of the circuit characteristic items, A circuit designing device is provided, comprising a design processing unit that generates at least one of the characteristic values of the circuit characteristic items corresponding to the element values of the circuit elements by regression analysis.
また、本発明の第2の視点によれば、
入力部と、シミュレーション部と、設計処理部とを備える回路設計装置が実行する回路設計方法であって、
前記入力部が、設計対象回路の回路構成と前記設計対象回路の回路特性項目名及び前記設計対象回路を構成する回路素子の素子名とを入力し、
前記シミュレーション部が、前記回路素子の素子値を変えながら前記設計対象回路のシミュレーションを行うことにより前記回路素子の素子値とそれに対応する前記回路特性項目の特性値を生成し、
前記設計処理部が、学習モードにおいて前記回路素子の素子値及び対応する前記回路特性項目の特性値を用いてディープラーニングを行うと共に、設計モードにおいて、前記回路特性項目の特性値に対応する前記回路素子の素子値と、前記回路素子の素子値に対応する前記回路特性項目の特性値の少なくとも一方を回帰分析により生成することを特徴とする回路設計方法が提供される。
Moreover, according to the second aspect of the present invention,
A circuit design method executed by a circuit design device comprising an input unit, a simulation unit, and a design processing unit,
the input unit inputs a circuit configuration of the circuit under design, a circuit characteristic item name of the circuit under design, and an element name of a circuit element constituting the circuit under design;
The simulation unit generates the element values of the circuit elements and the characteristic values of the circuit characteristic items corresponding to the element values of the circuit elements by simulating the circuit under design while changing the element values of the circuit elements;
The design processing unit performs deep learning using the element values of the circuit elements and the corresponding characteristic values of the circuit characteristic items in the learning mode, and the circuit corresponding to the characteristic values of the circuit characteristic items in the design mode. A circuit design method is provided, wherein at least one of an element value of an element and a characteristic value of the circuit characteristic item corresponding to the element value of the circuit element is generated by regression analysis.
また、本発明の第3の視点によれば、コンピュータに前記回路設計装置を構築させるための回路設計用プログラムが提供される。 Further, according to a third aspect of the present invention, there is provided a circuit design program for causing a computer to construct the circuit design apparatus.
本発明の回路設計装置や回路設計方法によれば、設計者の知識や主観に依存することなく、回路設計を短時間で容易に行うことが可能になる。 According to the circuit design apparatus and circuit design method of the present invention, it is possible to easily design a circuit in a short time without depending on the knowledge and subjectivity of the designer.
また、コンピュータが本発明の回路設計用プログラムを実行することにより、設計者の知識や主観に依存することなく、回路設計を短時間で容易に行うことが可能な回路設計装置を構築することができる。 Further, by executing the circuit design program of the present invention on a computer, it is possible to construct a circuit design apparatus capable of easily designing a circuit in a short time without depending on the knowledge and subjectivity of the designer. can.
以下、本発明の実施の形態に係る回路設計装置、回路設計方法、コンピュータに実行させて前記回路設計装置を構築するための回路設計用プログラムについて、図面を用いて説明する。
尚、以下述べる実施の形態ではアナログ回路の例について説明するがデジタル回路にも適用可能である。また、各図において同一機能の部分には同一符号を付している。
Hereinafter, a circuit designing apparatus, a circuit designing method, and a circuit designing program for constructing the circuit designing apparatus by being executed by a computer according to embodiments of the present invention will be described with reference to the drawings.
In the embodiments described below, examples of analog circuits will be described, but the present invention can also be applied to digital circuits. Also, in each figure, the same reference numerals are assigned to portions having the same function.
図1は、本発明の実施の形態に係る回路設計装置100のブロック図である。
図1において、回路設計装置100は、データ処理部101、操作部102、表示部103、記憶部104を備えている。
回路設計装置100は、キーボードやマウスなどの操作部、表示部、中央処理装置(CPU)、記憶部、USBポート等の入出力部を備えたコンピュータによって構成することができる。前記コンピュータに、記憶部104のプログラム記憶領域116に記憶された回路設計用プログラムを実行させることにより、コンピュータを回路設計装置100として機能させることができる。
FIG. 1 is a block diagram of a
In FIG. 1 , the
The
操作部102は、使用者が操作してデータや命令を入力するためのもので、マウスやキーボード等によって構成されている。操作部102は、設計の対象となる回路(設計対象回路)の回路構成、前記設計対象回路の回路特性項目名、前記設計対象回路を構成する回路素子の素子名等のデータを入力や、設計処理等の実行の指示等に使用する。
データ処理部101は、シミュレーション部105及び設計処理部106を備えている。シミュレーション部105は、設計対象回路を構成する回路素子の素子値を変えながら前記設計対象回路のシミュレーションを行うことにより、前記回路素子の素子値とそれに対応する回路特性項目の特性値を生成する機能を有している。
An
The data processing unit 101 has a
設計処理部106は、学習モードにおいて回路素子の素子値及び対応する回路特性項目の特性値を用いてディープラーニングを行うと共に、設計モードにおいて、前記回路特性項目の特性値に対応する前記回路素子の素子値と、前記回路素子の素子値に対応する前記回路特性項目の特性値の少なくとも一方を回帰分析により生成する機能を有している。
また、設計処理部106は、シミュレーション部105によって生成した回路特性項目の特性値を及び回路素子の素子値を無次元化する無次元化部107を備えている。
The
The
また、設計処理部106は、無次元化された特性値及びこれに対応する無次元化された素子値を用いて、学習モードにおいてディープラーニングを行うと共に、設計モードにおいて、回路特性項目の特性値に対応する素子値と、回路素子の素子値に対応する回路特性項目の特性値との少なくとも一方を回帰分析により無次元化した値で生成する生成処理部108を備えている。
In addition, the
また、設計処理部106は、生成処理部108からの無次元化された回路特性項目の特性値に対応する素子値と、回路素子の素子値に対応する回路特性項目の特性値を元の次元に復元して出力する復元化部109を備えている。
本実施の形態では、無次元化部107は、シミュレーション部105によって生成した回路特性項目の特性値を正規化すると共に回路素子の素子値を標準化することにより、回路特性項目の特性値及び回路素子の素子値を無次元化する機能を有している。
Further, the
In the present embodiment, the
回路特性項目の特性値の正規化は、[Yi=(Xi-Xmin)/(Xmax-Xmin)]なる関係式によって行う。ここで、Xiは当該回路特性項目の当該特性値、Xminは当該回路特性項目の特性値の最小値、Xmaxは当該回路特性項目の特性値の最大値、Yiは当該回路特性項目の当該特性値が正規化された値である。 The characteristic values of the circuit characteristic items are normalized by the relational expression [Yi=(Xi-Xmin)/(Xmax-Xmin)]. Here, Xi is the characteristic value of the circuit characteristic item, Xmin is the minimum characteristic value of the circuit characteristic item, Xmax is the maximum characteristic value of the circuit characteristic item, and Yi is the characteristic value of the circuit characteristic item. is the normalized value.
また、回路素子の素子値の標準化は、[標準化された素子値=(当該回路素子の当該素子値)/(当該回路素子の素子値の初期値)]なる関係式によって行う。
このように、特性値については正規化、素子値については標準化することによって無次元化を行っており、後述するように、これによって精度が向上している。
The element values of circuit elements are standardized according to the relational expression [standardized element value=(element value of relevant circuit element)/(initial value of element value of relevant circuit element)].
In this way, the characteristic values are normalized and the element values are standardized to make them dimensionless. As will be described later, this improves the accuracy.
尚、復元化部109によって元の次元に復元された特性値や素子値は表示部103によって表示され又、記憶装置104に記憶される。
記憶部104は、各種データを記憶するデータ記憶領域110、本実施の形態に係る回路設計用プログラム等の各種プログラムを記憶するプログラム記憶領域116を有している。
The characteristic values and element values restored to their original dimensions by the
The
データ記憶領域110には、設計対象回路の回路トポロジーのデータである回路構成データ111、設計対象回路に関する項目のデータである回路項目データ112、生成処理部108が学習するためのデータである学習用データ115が随時又は予め記憶される。
回路項目データ112には、設計対象回路の各回路特性の名称である回路特性項目名データ113、設計対象回路を構成するMOSトランジスタや抵抗等の回路素子の名称である回路素子名データ114が含まれている。
The
The circuit item data 112 includes circuit characteristic item name data 113, which is the name of each circuit characteristic of the circuit to be designed, and circuit element name data 114, which is the names of circuit elements such as MOS transistors and resistors forming the circuit to be designed. is
図2は、本発明の実施の形態に係る回路設計装置100の処理を表すフローチャートで、主としてデータ処理部101の処理を示している。
図3は、本発明の実施の形態において設計を行う対象である設計対象回路301の回路構成図であり、差動入力部がPMOSトランジスタによって構成された演算増幅器の例を示している。
FIG. 2 is a flow chart showing processing of the
FIG. 3 is a circuit configuration diagram of a
図3において、トランジスタM1、M2は同一特性のPMOSトランジスタである。また、トランジスタM3、M4は同一特性のNMOSトランジスタである。実質的に6種類の特性の異なるMOSトランジスタM1~M8と1個の抵抗Rによって構成されており、回路素子の素子値の数が実質的に7個の回路である。 In FIG. 3, transistors M1 and M2 are PMOS transistors having the same characteristics. Also, the transistors M3 and M4 are NMOS transistors having the same characteristics. The circuit is composed of substantially six MOS transistors M1 to M8 with different characteristics and one resistor R, and the number of element values of the circuit elements is substantially seven.
本実施の形態では、図3の設計対象回路301の回路特性項目として13項目ある。回路特性項目名は、消費電流(Idis)、消費電力(Pdis)、直流利得(DCgain)、位相余裕(PM)、利得帯域幅積(GBP)、スルーレート(SR)、全高調波歪(THD)、同相除去比(CMRR)、電源電圧変動除去比(PSRR)、出力電圧範囲(OVR)、同相入力範囲(CMIR)、出力抵抗(OR)、入力換算雑音(IRN)である。
In this embodiment, there are 13 items as circuit characteristic items of the circuit under
図4は、シミュレーション部105が設計対象回路301のシミュレーションを行う際、トランジスタM1~M8の特性を変化させるために使用する確率分布を示す図である。
横軸は変数Mの変化率、縦軸は変数Mが発生した個数である。ここで、変数Mはトランジスタのゲート幅Wの所定整数倍の値である。変数Mが1のときを中心として2山になるような特性である。
FIG. 4 is a diagram showing probability distributions used for changing the characteristics of the transistors M1 to M8 when the
The horizontal axis is the change rate of the variable M, and the vertical axis is the number of occurrences of the variable M. Here, the variable M is a predetermined integral multiple of the gate width W of the transistor. The characteristic is such that there are two peaks centered when the variable M is 1.
各トランジスタM1~M8のゲート幅Wとゲート長Lは固定しておき、変数Mの値を変えることによって実質的にゲート幅Wを変化させる。これによって各トランジスタM1~M8の素子値を図4に示す確率分布で変化させ、これによってシミュレーション条件を変えるようにしている。トランジスタM1とM2は同じ値に変化させ又、トランジスタM3とM4は同じ値に変化させる。尚、抵抗Rの抵抗値は所定の複数種類の値に変化させてシミュレーションを行うようにしている。 By fixing the gate width W and the gate length L of each of the transistors M1 to M8 and changing the value of the variable M, the gate width W is substantially changed. As a result, the element values of the transistors M1 to M8 are changed according to the probability distribution shown in FIG. 4, thereby changing the simulation conditions. Transistors M1 and M2 are changed to the same value, and transistors M3 and M4 are changed to the same value. The simulation is performed by changing the resistance value of the resistor R to a plurality of predetermined values.
図5は、生成処理部108の構成を示す図である。生成処理部108はフィードフォワードニューラルネットワークの回帰分析モデル(regression analysis model)を用いて構成している。
中間層(interlayer)の各ユニットでは、活性化関数ZはReLU(Rectified Linear Unit)(ランプ)関数を用いている。出力層(output layer)の活性化関数Zは恒等関数を用いて回帰分析を行っている。
レイヤ間の関係や出力は次式(1)のように表される。ただし、xは入力、Wは重み、bはバイアス、uは各ユニットへの総入力である。
u=Wx+b , Z=f(u) ・・・(1)
FIG. 5 is a diagram showing the configuration of the
In each unit of the interlayer, the activation function Z uses a ReLU (Rectified Linear Unit) (ramp) function. The activation function Z of the output layer is subjected to regression analysis using the identity function.
Relations and outputs between layers are represented by the following equation (1). where x is the input, W is the weight, b is the bias, and u is the total input to each unit.
u=Wx+b, Z=f(u) (1)
生成処理部108の動作モードとして、ディープラーニングによって学習する学習モードと、回路設計処理を行う設計モードがある。学習モードと設計モードでは、図5に示した生成処理部108の構成自体は変わらないが、学習モードと設計モードの切り替えを行って、学習、設計を行う。
As operation modes of the
特性値に基づいて素子値を設計するように機能する場合、学習モードではシミュレーションで得られた特性値(本実施の形態では13種の特性項目の特性値)が入力に、対応する素子値(本実施の形態では実質的に7個の素子値)が出力になるように重みw、バイアスbを更新する。学習後の設計モードにおいて、特性値を入力すると、これに対応する各回路素子の素子値を生成して出力するように機能する。 When functioning to design element values based on characteristic values, in the learning mode, the characteristic values obtained in the simulation (the characteristic values of 13 types of characteristic items in this embodiment) are input, and the corresponding element values ( In this embodiment, the weight w and the bias b are updated so that the values of substantially seven elements are output. In the design mode after learning, when a characteristic value is input, it functions to generate and output the element value of each circuit element corresponding thereto.
素子値に基づいて特性値を設計するように機能する場合、学習モードではシミュレーションで得られた素子値が入力に、対応する特性値が出力になるように重みw、バイアスbを更新する。学習後の設計モードにおいて、各回路素子の素子値を入力すると、これに対応する特性値を生成して出力するように機能する。 When functioning to design the characteristic values based on the element values, in the learning mode, the weight w and the bias b are updated so that the element values obtained by the simulation become the input and the corresponding characteristic values become the output. In the design mode after learning, when the element value of each circuit element is input, it functions to generate and output the corresponding characteristic value.
尚、図5の例は、特性値に基づいて素子値を設計するように機能する場合の例であり、学習モードではシミュレーションで得られた特性値が入力、対応する素子値が出力となるようにして学習するよう機能する。学習後の設計モードにおいて、新たな特性値を入力すると、これに対応する各回路素子の素子値を生成して出力するように機能する。 The example in FIG. 5 is an example in which the element value is designed based on the characteristic value. In the learning mode, the characteristic value obtained by the simulation is input, and the corresponding element value is output. It works like learning by doing. In the design mode after learning, when a new characteristic value is input, it functions to generate and output the element value of each circuit element corresponding thereto.
図6は本発明の実施の形態に係る回路設計装置100の説明図で、特性値に基づいて素子値を設計した場合の結果を示す図表である。
以下、図1~図6を参照して本発明の実施の形態の動作を詳細に説明する。
FIG. 6 is an explanatory diagram of the
The operation of the embodiment of the present invention will be described in detail below with reference to FIGS. 1 to 6. FIG.
先ず使用者は、操作部102を操作し、処理対象として、設計対象回路の回路構成、前記設計対象回路の回路特性項目名及び前記設計対象回路を構成する回路素子名を入力する(図2の処理ステップS201)。このとき、操作部102は、記憶部104の回路構成データ111に含まれている複数の回路構成から設計対象回路の回路構成を選択して入力し、回路特性項目名データ113に含まれている複数の回路特性項目名から前記設計対象回路の回路特性項目名を選択して入力し、又、回路素子名データ114に含まれている複数の回路素子名から前記設計対象回路の回路素子名を選択して入力する。
First, the user operates the
ここで、操作部102と記憶部104は入力部を構成している。前記入力部には、USB(Universal Serial Bus)ポート等の入力インターフェースを含めるように構成することができ、これを利用して各種データを入力するように構成することができる。
尚、設計対象回路の回路構成は、ネットリストや制約データ等の回路構成を作成するに必要なデータを予め記憶部104に記憶しておき、これらを用いて生成するように構成してもよい。
Here, the
Note that the circuit configuration of the circuit to be designed may be generated using data necessary for creating the circuit configuration, such as a netlist and constraint data, stored in the
処理ステップS201の処理対象入力ステップでは、図3の演算増幅器が設計対象回路301として入力される。また、設計対象回路301の回路特性項目名として前述した13項目の回路特性項目名が入力され、MOSトランジスタM1~M8と1個の抵抗Rの素子名(9個の素子の名称)が入力される。 In the processing target input step of processing step S201, the operational amplifier in FIG. The 13 circuit characteristic item names described above are input as the circuit characteristic item names of the circuit to be designed 301, and the element names of the MOS transistors M1 to M8 and one resistor R (names of nine elements) are input. be.
シミュレーション部105は、設計対象回路301について、設計対象回路301を構成する回路素子(MOSトランジスタM1~M8と抵抗R)の素子値を変えながらシミュレーションを行うことにより、各素子値とこれに対応する各回路特性項目の特性値から成る学習用データを生成する(ステップS202)。
The
シミュレーション部105は、図4の確率分布を用いて、変数Mを変化させることによってトランジスタM1~M8の特性を変化させながらシミュレーションを行うことになる。このとき、トランジスタM1とM2は同じ値に変化させ又、トランジスタM3とM4も同じ値に変化させる。また、抵抗Rの抵抗値は所定の複数種類の値に変化させてシミュレーションする。
The
(1)シミュレーション部105は、シミュレーションを行う場合、所定の初期値に対して変数Mの変化率をかけて各トランジスタM1~M8の新たな素子値を生成し、又、抵抗値Rも所定の初期値から所定量変化させて新たな抵抗素子値を生成し、設計対象回路301のシミュレーション用の回路構成を生成する。各回路素子の素子値を変化させながら前記処理を行うことにより、設計対象回路301のシミュレーション用の回路構成を所定個数作成する。
(1) When performing a simulation, the
(2)シミュレーション部105は、作成した前記所定個数の回路構成について各々シミュレーションを実行し、所定の評価式に基づいて前記各回路構成を評価し、所定基準を満たす回路構成の素子値及びこれに対応する特性値を学習用データとして保存する。
(3)シミュレーション部105は、前記生成した回路構成の中の最高評価の素子値を新たな初期値として更新する。
(2) The
(3) The
シミュレーション部105は、前記(1)~(3)のシミュレーション処理を繰り返し実行して、学習用データを生成する。
以上のようにして生成した学習用データは記憶部104の学習用データ115として保存される。これにより、各回路素子の素子値とこれに対応する各回路特性項目の特性値から成る学習用データ115が収集される。
The
The learning data generated as described above is stored as learning
このように、各トランジスタM1~M8のゲート幅Wとゲート長Lは固定しておき、変数Mの値を変えることによってトランジスタM1~M8の素子値を変化させ、これによりシミュレーション条件を変えるようにしているため、効率良く学習用データを収集することができる。また、変数Mを2山特性の確率分布を用いて変化せることによってトランジスタM1~M8の特性を変化させることによって、効率良く学習用データを収集することができる。 Thus, the gate width W and the gate length L of each of the transistors M1 to M8 are fixed, and by changing the value of the variable M, the element values of the transistors M1 to M8 are changed, thereby changing the simulation conditions. Therefore, learning data can be efficiently collected. Further, learning data can be efficiently collected by changing the characteristics of the transistors M1 to M8 by changing the variable M using the probability distribution of the double peak characteristics.
次に、操作部102の操作によって設計処理部106を学習モードにすると、設計処理部106は収集された学習用データ115をディープラーニングによって学習する(ステップS203)。
このとき、後の設計モードにおいて回路特性項目の特性値に対応する回路素子の素子値を生成する場合には、学習モードにおいて回路特性項目の特性値を入力とすると共に前記回路特性項目の特性値に対応する回路素子の素子値を出力とするようにしてディープラーニングを行うように操作部102から指示を入力する。
Next, when the
At this time, when element values of circuit elements corresponding to the characteristic values of the circuit characteristic item are generated in the later design mode, the characteristic values of the circuit characteristic item are input in the learning mode, and the characteristic values of the circuit characteristic item are input in the learning mode. An instruction is input from the
また、設計モードにおいて回路素子の素子値に対応する回路特性項目の特性値を生成する場合には、学習モードにおいて回路素子の素子値を入力とすると共に前記回路素子の素子値に対応する回路特性項目の特性値を出力とするようにしてディープラーニングを行うように操作部102から指示を入力する。
When generating characteristic values of circuit characteristic items corresponding to the element values of the circuit elements in the design mode, the element values of the circuit elements are input in the learning mode, and the circuit characteristics corresponding to the element values of the circuit elements are generated in the learning mode. An instruction is input from the
無次元化部107は、素子値及び対応する特性値から成る学習用データ115を用いて、素子値と対応する特性値を無次元化して生成処理部108に入力する。無次元化部107は前述したように、特性値については正規化、素子値については標準化することによって無次元化を行う。
The
生成処理部108は、無次元化部107からの無次元化された素子値及び対応する特性値を用いてディープラーニングを行う。
このとき、生成処理部108は、設計モードにおいて特性値に対応する素子値を生成する場合には、学習モードにおいて特性値を入力とすると共に特性値に対応する素子値を出力とするようにしてディープラーニングを行う。また、生成処理部108は、設計モードにおいて素子値に対応する特性値を生成する場合には、学習モードにおいて素子値を入力とすると共に素子値に対応する特性値を出力とするようにしてディープラーニングを行う。
The
At this time, when the element value corresponding to the characteristic value is generated in the design mode, the
次に、設計対象回路301の設計を行う場合、操作部102によって設計処理部106を設計モードに設定し、記憶部104に記憶されている設計対象回路301の新たな回路特性項目の特性値、又は、新たな回路素子の素子値を設計処理部106に入力し、次のようにして回路設計処理を行う(ステップS204)。
Next, when designing the circuit under
ここで、回路特性項目の特性値に対応する回路素子の素子値を生成する場合には回路特性項目の新たな特性値を設計処理部106入力部に入力し、回路素子の素子値に対応する回路特性の特性値を生成する場合には回路素子の新たな素子値を入力する。
無次元化部107は、入力された特性値又は素子値を無次元化して生成処理部108に入力する。
Here, when generating element values of circuit elements corresponding to the characteristic values of the circuit characteristic items, new characteristic values of the circuit characteristic items are input to the input unit of the
The
生成処理部108は、設計モードにおいて特性値に対応する素子値を生成する場合、無次元化部107から入力された特性値に対応する素子値を生成し、復元化部109に入力する。復元化部109は、生成処理部108からの無次元化された素子値を元の単位の値に復元して表示部103に出力する。
表示部103には、前記設計対象回路の各回路特性項目の特性値に対応する各回路素子の素子値が表示される。また、前記設計対象回路の各回路特性項目の特性値に対応する各回路素子の素子値は記憶部104のデータ領域110に記憶される。
When generating element values corresponding to characteristic values in the design mode, the
The display unit 103 displays the element value of each circuit element corresponding to the characteristic value of each circuit characteristic item of the circuit to be designed. Further, the element value of each circuit element corresponding to the characteristic value of each circuit characteristic item of the circuit to be designed is stored in the
生成処理部108は、設計モードにおいて素子値に対応する特性値を生成する場合には、無次元化部107から入力された素子値に対応する特性値を生成し、復元化部109に入力する。復元化部109は、生成処理部108からの無次元化された特性値を元の単位の値に復元して表示部103に出力する。
表示部103には、前記設計対象回路の各回路素子の素子値に対応する各回路特性項目の特性値が表示される。また、前記設計対象回路の各回路素子の素子値に対応する各回路特性項目の特性値は記憶部104のデータ領域110に記憶される。
When generating characteristic values corresponding to element values in the design mode, the
The display unit 103 displays the characteristic values of each circuit characteristic item corresponding to the element value of each circuit element of the circuit to be designed. Further, the characteristic value of each circuit characteristic item corresponding to the element value of each circuit element of the circuit to be designed is stored in the
本実施の形態では、シミュレーション、学習モードや設計モードの指示、データの入力等を操作部102の指示によって行うようにしたが、シミュレーションから設計モードの終了までの一連の処理を自動で行うようにする等の変更が可能である。いずれの場合も設計処理部106は、学習モードにおいて前記回路素子の素子値及び対応する前記回路特性項目の特性値を用いてディープラーニングを行うと共に、設計モードにおいて、前記回路特性項目の特性値に対応する前記回路素子の素子値と、前記回路素子の素子値に対応する前記回路特性項目の特性値の少なくとも一方を回帰分析により自動的に生成する処理を行うことになる。
In the present embodiment, instructions for simulation, learning mode and design mode, data input, etc. are performed by instructions from the
ところで、本発明の実施の形態では、生成処理部108は、無次元化部107によって特性値を正規化すると共に素子値を標準化することによって無次元化した値を用いて、素子値や特性値の生成処理を行うように構成している。
図6は、本実施の形態のように特性値を正規化すると共に素子値を標準化して設計処理したときに得られた素子値の誤差率(右列)と、特性値と素子値の両方を前述した式によって正規化して設計処理したときに得られた素子値の誤差率(中央列)を比較した図表である。図6から明らかなように、本発明の実施の形態における無次元化処理によって精度が向上していることがわかる。
By the way, in the embodiment of the present invention, the
FIG. 6 shows the error rate of the element value (right column) obtained when the characteristic value is normalized and the element value is standardized and the design process is performed as in this embodiment, and both the characteristic value and the element value is a chart comparing the error rates (middle column) of the element values obtained when design processing is performed by normalizing by the above formula. As is clear from FIG. 6, it can be seen that the precision is improved by the dimensionless processing in the embodiment of the present invention.
これは以下の理由によるものと推測される。
即ち、正規化は単位の異なる(大きさの範囲が異なる)データ群を同じスケールで良し悪しを判断するためにする計算である。回路特性を正規化する場合は、
(1)値の大きいデータが性能の良いことを示す場合は、最も大きい値のデータが1、最も小さい値のデータが0になるように、
(2)値の小さいデータが性能が良いことを示す場合は、最も小さい値のデータが1、最も大きい値のデータが0になるように、
各々正規化する。これにより、回路特性を評価できる。
It is presumed that this is due to the following reasons.
That is, normalization is a calculation for judging whether data groups with different units (with different size ranges) are good or bad on the same scale. To normalize the circuit characteristics,
(1) If data with a large value indicates good performance, set the data with the largest value to 1 and the data with the smallest value to 0.
(2) If data with a small value indicates good performance, set the data with the smallest value to 1 and the data with the largest value to 0.
Normalize each. This makes it possible to evaluate circuit characteristics.
一方、素子値の場合、前記同様に(1)のように定義して素子値を正規化すると、値が大きい場合に性能が良いと判断してしまうことになる。しかしながら、素子値の場合には値が大きいことが良いとは限らない。そのため、正規化によって無次元化すると、良し悪しを判断できない。 On the other hand, in the case of element values, if the element values are normalized by defining them as in (1) as described above, it will be judged that the performance is good when the values are large. However, in the case of element values, larger values are not necessarily better. Therefore, it is not possible to judge whether it is good or bad if it is made dimensionless by normalization.
また、標準化は基準値からの違いを用いて無次元化し、良し悪しを判断しないので、素子値の無次元化に適している。そのため本発明の実施の形態では、素子値は標準化を用いて無次元化している。
また、ニューラルネットワークで用いる標準化は、入力データの平均を0に分散を1にするように処理し、データを概ね-1~1の範囲に限定するのが一般的であるが、今回は(学習データの当該値)/(学習データの初期値)とすることで良い結果が得られたのでこれを用いている。
In addition, standardization is suitable for dimensionless element values because it uses the difference from the reference value to make dimensionless and does not judge whether it is good or bad. Therefore, in the embodiment of the present invention, element values are made dimensionless using normalization.
In addition, the standardization used in neural networks is generally processed so that the input data has an average of 0 and a variance of 1, and the data is generally limited to a range of -1 to 1, but this time (learning The value of the data)/(initial value of the learning data) yielded good results, so this is used.
図7は、図5に対応する生成処理部108の構成を示す図であり、素子値に基づいて特性値を設計するように機能する場合の例である。
生成処理部108は、学習モードではシミュレーションで得られた素子値が入力、対応する特性値が出力となるように重みw、バイアスbを更新する。学習後の設計モードにおいて、各回路素子の素子値を入力すると、これに対応する特性値を生成して出力するように機能する。尚、無次元化処理や復元化処理等の他の処理は前述した処理と同じである。
FIG. 7 is a diagram showing the configuration of the
In the learning mode, the
図8は、生成処理部108を図7に示すように機能させて、素子値に基づいて生成した特性値の平均一致率を示す図表である。
平均一致率を算出する場合、(1)学習に使用していないテストデータの特性値Aを設計処理部106に入力することによって対応する素子値を生成し、(2)前記素子値を設計処理部106に入力して対応する特性値Bを生成し、(3)特性値Aに対する特性値Bの一致率を算出する。
FIG. 8 is a chart showing the average matching rate of characteristic values generated based on the element values by causing the
When calculating the average matching rate, (1) the characteristic value A of the test data not used for learning is input to the
前記(1)~(3)を所定個数のテストデータについて行い、得られた一致率の平均値を平均一致率としている。平均で90パーセント以上の精度を実現しており良好な結果が得られている。
尚、学習を終えたモデルを使用することで次回の設計処理では学習時間が不要になるため、求める特性値や素子値の生成処理に必要な時間のみで設計処理が可能になる。
The above (1) to (3) are performed for a predetermined number of test data, and the average value of the obtained match rates is taken as the average match rate. Good results have been achieved with an average accuracy of 90% or more.
By using the learned model, the next design process does not require the learning time, so the design process can be performed in only the time required to generate the desired characteristic values and element values.
図9は、他の設計対象回路901の例を示す回路構成図で、入力部がNMOSトランジスタによって構成された演算増幅器の例を示している。図9において、トランジスタM1、M2は同一特性のNMOSトランジスタであり又、トランジスタM3、M4は同一特性のPMOSトランジスタである。実質的に6種類の特性の異なるMOSトランジスタM1~M8と1個の抵抗Rによって構成されている。
FIG. 9 is a circuit configuration diagram showing an example of another
図10は、生成処理部108を図7に示すように機能させて、前記同様にして得た特性値の平均一致率を示す図表である。本例においても平均で90パーセント以上の精度を実現しており良好な結果が得られている。
FIG. 10 is a chart showing the average matching rate of the characteristic values obtained in the same manner as described above by causing the
以上述べたように本発明の実施の形態は、設計対象回路の回路構成と前記設計対象回路の回路特性項目名及び前記設計対象回路を構成する回路素子の素子名とを入力する入力部(操作部102、記憶部104)と、
前記回路素子の素子値を変えながら前記設計対象回路のシミュレーションを行うことにより前記回路素子の素子値とそれに対応する前記回路特性項目の特性値を生成するシミュレーション部105と、
学習モードにおいて前記回路素子の素子値及び対応する前記回路特性項目の特性値を用いてディープラーニングを行うと共に、設計モードにおいて、前記回路特性項目の特性値に対応する前記回路素子の素子値と、前記回路素子の素子値に対応する前記回路特性項目の特性値の少なくとも一方を回帰分析により生成する設計処理部106とを備えて成ることを特徴としている。
As described above, according to the embodiment of the present invention, the input unit (
a
In a learning mode, deep learning is performed using the element values of the circuit elements and the corresponding characteristic values of the circuit characteristic items, and in the design mode, the element values of the circuit elements corresponding to the characteristic values of the circuit characteristic items, and a
ここで、設計処理部106は、前記設計モードにおいて前記回路特性項目の特性値に対応する前記回路素子の素子値を生成する場合、前記学習モードにおいて前記回路特性項目の特性値を入力とすると共に前記回路特性項目の特性値に対応する前記回路素子の素子値を出力とするようにしてディープラーニングを行い、前記設計モードにおいて前記回路特性項目の特性値を入力として前記回路特性項目の特性値に対応する前記回路素子の素子値を生成するように構成することができる。
Here, when generating the element values of the circuit elements corresponding to the characteristic values of the circuit characteristic item in the design mode, the
また、設計処理部106は、前記設計モードにおいて前記回路素子の素子値に対応する前記回路特性項目の特性値を生成する場合、前記学習モードにおいて前記回路素子の素子値を入力とすると共に前記回路素子の素子値に対応する前記回路特性項目の特性値を出力とするようにしてディープラーニングを行い、前記設計モードにおいて前記回路素子の素子値を入力として前記回路素子の素子値に対応する前記回路特性項目の特性値を生成するように構成することができる。
Further, when generating the characteristic values of the circuit characteristic items corresponding to the element values of the circuit elements in the design mode, the
したがって、設計者の知識や主観に依存することなく、回路設計を短時間で容易に行うことが可能になる。
また、コンピュータが本発明の実施の形態に係る回路設計用プログラムを実行することにより、設計者の知識や主観に依存することなく、回路設計を短時間で容易に行うことが可能な回路設計装置を構築することが可能になる。
Therefore, it is possible to easily design a circuit in a short time without depending on the designer's knowledge and subjectivity.
In addition, a circuit design apparatus capable of easily designing a circuit in a short time without depending on the knowledge and subjectivity of the designer by having the computer execute the circuit design program according to the embodiment of the present invention. becomes possible to build.
アナログ集積回路やデジタル集積回路の回路設計に係る発明に利用することが可能である。 It can be used for inventions related to circuit design of analog integrated circuits and digital integrated circuits.
100・・・回路設計装置
101・・・データ処理部
102・・・操作部
103・・・表示部
104・・・記憶部
105・・・シミュレーション部
106・・・設計処理部
107・・・無次元化部
108・・・生成処理部
109・・・復元化部
110・・・データ領域
111・・・回路構成データ
112・・・回路項目データ
113・・・回路特性項目名データ
114・・・回路素子名データ
115・・・学習用データ
116・・・プログラム
301、901・・・設計対象回路
M1~M8・・・MOSトランジスタ
R・・・抵抗
DESCRIPTION OF
Claims (5)
前記回路素子の素子値を変えながら前記設計対象回路のシミュレーションを行うことにより前記回路素子の素子値とそれに対応する前記回路特性項目の特性値を生成するシミュレーション部と、
学習モードにおいて前記回路素子の素子値及び対応する前記回路特性項目の特性値を用いてディープラーニングを行うと共に、設計モードにおいて、前記回路特性項目の特性値に対応する前記回路素子の素子値と、前記回路素子の素子値に対応する前記回路特性項目の特性値の少なくとも一方を回帰分析により生成する設計処理部とを備えて成ることを特徴とする回路設計装置。 an input unit for inputting a circuit configuration of a circuit under design, a circuit characteristic item name of the circuit under design, and an element name of a circuit element constituting the circuit under design;
a simulation unit that generates the element values of the circuit elements and the corresponding characteristic values of the circuit characteristic items by simulating the circuit under design while changing the element values of the circuit elements;
In a learning mode, deep learning is performed using the element values of the circuit elements and the corresponding characteristic values of the circuit characteristic items, and in the design mode, the element values of the circuit elements corresponding to the characteristic values of the circuit characteristic items, and a design processing unit that generates at least one of the characteristic values of the circuit characteristic items corresponding to the element values of the circuit elements by regression analysis.
前記設計モードにおいて前記回路特性項目の特性値に対応する前記回路素子の素子値を生成する場合、前記学習モードにおいて前記回路特性項目の特性値を入力とすると共に前記回路特性項目の特性値に対応する前記回路素子の素子値を出力とするようにしてディープラーニングを行い、前記設計モードにおいて前記回路特性項目の特性値を入力として前記回路特性項目の特性値に対応する前記回路素子の素子値を生成し、
前記設計モードにおいて前記回路素子の素子値に対応する前記回路特性項目の特性値を生成する場合、前記学習モードにおいて前記回路素子の素子値を入力とすると共に前記回路素子の素子値に対応する前記回路特性項目の特性値を出力とするようにしてディープラーニングを行い、前記設計モードにおいて前記回路素子の素子値を入力として前記回路素子の素子値に対応する前記回路特性項目の特性値を生成することを特徴とする請求項1記載の回路設計装置。 The design processing unit
When generating the element values of the circuit elements corresponding to the characteristic values of the circuit characteristic item in the design mode, in the learning mode, the characteristic values of the circuit characteristic item are input and correspond to the characteristic values of the circuit characteristic item. Deep learning is performed so that the element value of the circuit element to be output is the element value of the circuit element, and in the design mode, the element value of the circuit element corresponding to the characteristic value of the circuit characteristic item is input with the characteristic value of the circuit characteristic item. generate and
When the characteristic values of the circuit characteristic items corresponding to the element values of the circuit elements are generated in the design mode, the element values of the circuit elements are input in the learning mode, and the element values of the circuit elements are generated in the learning mode. Deep learning is performed with the characteristic value of the circuit characteristic item as an output, and in the design mode, the element value of the circuit element is used as an input to generate the characteristic value of the circuit characteristic item corresponding to the element value of the circuit element. 2. The circuit design apparatus according to claim 1, wherein:
前記入力部が、設計対象回路の回路構成と前記設計対象回路の回路特性項目名及び前記設計対象回路を構成する回路素子の素子名とを入力し、
前記シミュレーション部が、前記回路素子の素子値を変えながら前記設計対象回路のシミュレーションを行うことにより前記回路素子の素子値とそれに対応する前記回路特性項目の特性値を生成し、
前記設計処理部が、学習モードにおいて前記回路素子の素子値及び対応する前記回路特性項目の特性値を用いてディープラーニングを行うと共に、設計モードにおいて、前記回路特性項目の特性値に対応する前記回路素子の素子値と、前記回路素子の素子値に対応する前記回路特性項目の特性値の少なくとも一方を回帰分析により生成することを特徴とする回路設計方法。 A circuit design method executed by a circuit design device comprising an input unit, a simulation unit, and a design processing unit,
the input unit inputs a circuit configuration of the circuit under design, a circuit characteristic item name of the circuit under design, and an element name of a circuit element constituting the circuit under design;
The simulation unit generates the element values of the circuit elements and the characteristic values of the circuit characteristic items corresponding to the element values of the circuit elements by simulating the circuit under design while changing the element values of the circuit elements;
The design processing unit performs deep learning using the element values of the circuit elements and the corresponding characteristic values of the circuit characteristic items in the learning mode, and the circuit corresponding to the characteristic values of the circuit characteristic items in the design mode. A circuit design method, wherein at least one of an element value of an element and a characteristic value of the circuit characteristic item corresponding to the element value of the circuit element is generated by regression analysis.
前記設計モードにおいて前記回路特性項目の特性値に対応する前記回路素子の素子値を生成する場合、前記学習モードにおいて前記回路特性項目の特性値を入力とすると共に前記回路特性項目の特性値に対応する前記回路素子の素子値を出力とするようにしてディープラーニングを行い、前記設計モードにおいて前記回路特性項目の特性値を入力として前記回路特性項目の特性値に対応する前記回路素子の素子値を生成し、
前記設計モードにおいて前記回路素子の素子値に対応する前記回路特性項目の特性値を生成する場合、前記学習モードにおいて前記回路素子の素子値を入力とすると共に前記回路素子の素子値に対応する前記回路特性項目の特性値を出力とするようにしてディープラーニングを行い、前記設計モードにおいて前記回路素子の素子値を入力として前記回路素子の素子値に対応する前記回路特性項目の特性値を生成することを特徴とする請求項3記載の回路設計方法。 The design processing unit
When generating the element values of the circuit elements corresponding to the characteristic values of the circuit characteristic item in the design mode, in the learning mode, the characteristic values of the circuit characteristic item are input and correspond to the characteristic values of the circuit characteristic item. Deep learning is performed so that the element value of the circuit element to be output is the element value of the circuit element, and in the design mode, the element value of the circuit element corresponding to the characteristic value of the circuit characteristic item is input with the characteristic value of the circuit characteristic item. generate and
When the characteristic values of the circuit characteristic items corresponding to the element values of the circuit elements are generated in the design mode, the element values of the circuit elements are input in the learning mode, and the element values of the circuit elements are generated in the learning mode. Deep learning is performed with the characteristic value of the circuit characteristic item as an output, and in the design mode, the element value of the circuit element is used as an input to generate the characteristic value of the circuit characteristic item corresponding to the element value of the circuit element. 4. The circuit design method according to claim 3, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019086858A JP7247447B2 (en) | 2019-04-26 | 2019-04-26 | CIRCUIT DESIGN DEVICE, CIRCUIT DESIGN METHOD AND PROGRAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019086858A JP7247447B2 (en) | 2019-04-26 | 2019-04-26 | CIRCUIT DESIGN DEVICE, CIRCUIT DESIGN METHOD AND PROGRAM |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020184123A JP2020184123A (en) | 2020-11-12 |
| JP7247447B2 true JP7247447B2 (en) | 2023-03-29 |
Family
ID=73044527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019086858A Active JP7247447B2 (en) | 2019-04-26 | 2019-04-26 | CIRCUIT DESIGN DEVICE, CIRCUIT DESIGN METHOD AND PROGRAM |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7247447B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7443224B2 (en) * | 2020-12-04 | 2024-03-05 | 株式会社東芝 | Design support method, design support system, program, and storage medium |
| JP7353699B2 (en) * | 2021-07-12 | 2023-10-02 | ▲蘇▼州▲貝▼克▲微▼▲電▼子股▲ふん▼有限公司 | Circuit design method and implementation system based on artificial intelligence |
| EP4371026A1 (en) * | 2021-08-17 | 2024-05-22 | Siemens Industry Software Inc. | Metadata prediction for product design |
| KR20230027585A (en) | 2021-08-19 | 2023-02-28 | 삼성전자주식회사 | Method of predicting characteristic of semiconductor device and computing device performing the same |
| KR102917872B1 (en) | 2021-10-06 | 2026-01-28 | 삼성전자주식회사 | Computing device for predicting electrical test, electrical test prediction apparatus having the same, and operating method thereof |
| KR20230052450A (en) | 2021-10-13 | 2023-04-20 | 삼성전자주식회사 | Method of predicting characteristic of semiconductor device and computing device performing the same |
| JP7742763B2 (en) | 2021-12-02 | 2025-09-22 | 株式会社日立製作所 | Design condition calculation system and semiconductor device manufacturing method |
| JP7529289B2 (en) * | 2022-02-08 | 2024-08-06 | 国立大学法人群馬大学 | Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program |
| JP7529293B2 (en) * | 2022-04-11 | 2024-08-06 | 国立大学法人群馬大学 | Learning device, circuit design support device, learning method, circuit design support method, learning program, and circuit design support program |
| JP2024014561A (en) * | 2022-07-22 | 2024-02-01 | 東芝デジタルソリューションズ株式会社 | Biomarker estimation device and biomarker estimation method |
| KR102906538B1 (en) * | 2022-12-28 | 2025-12-31 | 서울과학기술대학교 산학협력단 | Integrated circuit design system |
| CN119670646A (en) * | 2025-02-20 | 2025-03-21 | 中科芯磁科技(珠海)有限责任公司 | A neural network training method and system for automatic circuit generation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000293566A (en) | 1999-04-09 | 2000-10-20 | Nec Ic Microcomput Syst Ltd | Method for extracting model parameter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04330772A (en) * | 1991-04-02 | 1992-11-18 | Sharp Corp | Model parameter optimization system for circuit simulation |
| JP2800696B2 (en) * | 1994-09-21 | 1998-09-21 | 日本電気株式会社 | High frequency circuit adjustment method |
-
2019
- 2019-04-26 JP JP2019086858A patent/JP7247447B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000293566A (en) | 1999-04-09 | 2000-10-20 | Nec Ic Microcomput Syst Ltd | Method for extracting model parameter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020184123A (en) | 2020-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7247447B2 (en) | CIRCUIT DESIGN DEVICE, CIRCUIT DESIGN METHOD AND PROGRAM | |
| Alpaydin et al. | An evolutionary approach to automatic synthesis of high-performance analog integrated circuits | |
| Yuan et al. | Robust mediation analysis based on median regression. | |
| Miche et al. | OP-ELM: optimally pruned extreme learning machine | |
| US12505268B2 (en) | Automated geometry optimization for analog, mixed-signal circuit design | |
| Cao et al. | Rose-opt: Robust and efficient analog circuit parameter optimization with knowledge-infused reinforcement learning | |
| US20240020445A1 (en) | Automated artificial intelligence based circuit and circuit board design | |
| KR20140024252A (en) | Method and system for identifying rare-event failure rates | |
| US11416664B2 (en) | AI-driven self adapting microelectronic circuits | |
| CN113283924B (en) | Demand forecasting method and demand forecasting device | |
| CN114021515B (en) | Front-end process migration optimization method and system for digital integrated circuit | |
| Maricau et al. | Efficient variability-aware NBTI and hot carrier circuit reliability analysis | |
| Mallick et al. | CMOS analogue amplifier circuits optimisation using hybrid backtracking search algorithm with differential evolution | |
| Zhang et al. | Analogxpert: Automating analog topology synthesis by incorporating circuit design expertise into large language models | |
| US11423191B2 (en) | Automated generation and evaluation of architectural designs | |
| Rocha et al. | Electronic design automation of analog ICs combining gradient models with multi-objective evolutionary algorithms | |
| Liu et al. | Eesizer: Llm-based ai agent for sizing of analog and mixed signal circuit | |
| Rocha et al. | A new metaheuristc combining gradient models with NSGA-II to enhance analog IC synthesis | |
| JP2004145410A (en) | Circuit design method and circuit design support system | |
| Behrouzi et al. | Dynamic chain graph models for ordinal time series data | |
| WO2022232680A1 (en) | Process aware compact representation of integrated circuits | |
| Coşkun et al. | Equivalence Checking of System-Level and SPICE-Level Models of Static Nonlinear Circuits | |
| Singha et al. | The parametric yield enhancement of integrated circuits | |
| Pandit et al. | Systematic methodology for high-level performance modeling of analog systems | |
| Bhat et al. | Extrinsic analog synthesis using piecewise linear current-mode circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191031 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20220117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7247447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |