JP7324637B2

JP7324637B2 - コンピュータ装置及び再起動方法

Info

Publication number: JP7324637B2
Application number: JP2019135516A
Authority: JP
Inventors: 祐介岸
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 2019-07-23
Filing date: 2019-07-23
Publication date: 2023-08-10
Anticipated expiration: 2039-07-23
Also published as: JP2021018731A

Description

本開示は、コンピュータ装置及び再起動方法に関する。

パーソナルコンピュータやサーバ等のコンピュータ装置の機能を拡張するために、Peripheral Component Interconnect Express（以下では「ＰＣＩｅ」と呼ぶことがある）デバイスがコンピュータ装置に接続されることがある。

特開２０１３－１１７９３０号公報

ＰＣＩｅデバイスには様々なものが存在するため、様々なＰＣＩｅデバイスの中には、ＰＣＩｅデバイスが接続されたコンピュータ装置との相性が悪いものも存在する。コンピュータ装置との相性が悪いＰＣＩｅデバイスがコンピュータ装置に接続されると、コンピュータ装置とＰＣＩｅデバイスとの間の通信状態が期待通りにならないことがある。

このように、コンピュータ装置とＰＣＩｅデバイスとの間の通信状態が期待通りにならなかった際に期待通りの通信状態を獲得するためには、従来は、ＰＣＩｅデバイスを一旦リセットするために、ＰＣＩｅデバイスが接続されたコンピュータ装置自体の再起動を試みていた。

開示の技術は、コンピュータ装置自体の再起動が必要となる事態の発生率を減少させることを目的とする。

開示の態様では、外部機器を接続可能なコンピュータ装置は、チップセットと、ＣＰＵとを有する。前記チップセットは、前記外部機器と通信可能であって、前記コンピュータ装置と前記外部機器との通信状態を示す値を実測して前記通信状態の実測値を取得する。前記ＣＰＵは、前記チップセットの通信能力を示す第一能力値、及び、前記外部機器の通信能力を示す第二能力値のうち小さい方の値を前記通信状態の期待値に設定し、前記実測値と前記期待値とを比較し、前記実測値が前記期待値と異なるときに前記外部機器を再起動させる。

開示の態様によれば、コンピュータ装置自体の再起動が必要となる事態の発生率を減少させることができる。

図１は、本開示の実施例１のコンピュータ装置の構成例を示す図である。図２は、本開示の実施例１のコンピュータ装置の処理手順の一例を示すフローチャートである。図３は、本開示の実施例１のコンピュータ装置の動作例を示す図である。図４は、本開示の実施例２のコンピュータ装置の構成例を示す図である。図５は、本開示の実施例２のコンピュータ装置の処理手順の一例を示すフローチャートである。図６は、本開示の実施例２のコンピュータ装置の動作例を示す図である。

以下、本開示の実施例を図面に基づいて説明する。なお、以下の実施例により本開示のコンピュータ装置及び再起動方法が限定されるものではない。また、以下の実施例において同一の機能を有する構成には同一の符号を付す。また、以下では、コンピュータ装置の機能を拡張するために、コンピュータ装置の外部からコンピュータ装置に接続可能なデバイスを「外部機器」と総称することがある。

［実施例１］
＜コンピュータ装置の構成＞
図１は、本開示の実施例１のコンピュータ装置の構成例を示す図である。図１において、コンピュータ装置２Ａは、ＣＰＵ（Central Processing Unit）２１と、メモリ２２と、チップセット２３と、デバイス検出回路２４と、ＰＣＩｅポート２５とを有する。チップセット２３は、ケイパビリティレジスタ２３１と、リンクステータスレジスタ２３２とを有する。

ＰＣＩｅポート２５にＰＣＩｅデバイス３が装着されることにより、ＣＰＵ２１、チップセット２３及びデバイス検出回路２４の各々と、ＰＣＩｅデバイス３とが接続される。ＣＰＵ２１及びチップセット２３の各々とＰＣＩｅデバイス３とが接続されることにより、ＣＰＵ２１及びチップセット２３の各々と、ＰＣＩｅデバイス３とが、相互に通信可能となる。ＰＣＩｅデバイス３は、レジスタ３１を有する。ＰＣＩｅデバイス３は外部機器の一例である。

＜コンピュータ装置における処理手順＞
図２は、本開示の実施例１のコンピュータ装置の処理手順の一例を示すフローチャートである。図２に示すフローチャートは、コンピュータ装置２Ａの電源投入時（つまり、コンピュータ装置２Ａの起動時）に開始される。

ステップＳ１０１では、ＣＰＵ２１は、ＰＣＩｅデバイス３がコンピュータ装置２Ａに接続されているか否かを判定する。デバイス検出回路２４は、ＰＣＩｅデバイス３がコンピュータ装置２Ａに接続されたときに、ＰＣＩｅデバイス３がコンピュータ装置２Ａに接続されたことを検出し、ＰＣＩｅデバイス３がコンピュータ装置２Ａに接続されたことを検出したことを示す通知（以下では「ＰＣＩｅデバイス検出通知」と呼ぶことがある）をＣＰＵ２１へ送信する。コンピュータ装置２Ａの電源投入後にＣＰＵ２１がＰＣＩｅデバイス検出通知を受信していないときは、ＣＰＵ２１は、ＰＣＩｅデバイス３がコンピュータ装置２Ａに接続されていないと判定するため（ステップＳ１０１：Ｎｏ）、処理はステップＳ１３９へ進む。一方で、コンピュータ装置２Ａの電源投入後にＣＰＵ２１がＰＣＩｅデバイス検出通知を受信しているときは、ＣＰＵ２１は、ＰＣＩｅデバイス３がコンピュータ装置２Ａに接続されていると判定するため（ステップＳ１０１：Ｙｅｓ）、処理はステップＳ１０３へ進む。

ステップＳ１０３では、ＣＰＵ２１は、第一リトライカウンタｎ及び第二リトライカウンタｍを「０」にリセットする。第一リトライカウンタｎ及び第二リトライカウンタｍは、メモリ２２に記憶されている。

次いで、ステップＳ１０５では、ＣＰＵ２１は、ＰＣＩｅポート２５を有効にする。

次いで、ステップＳ１０７では、ＣＰＵ２１は、トレーニングシーケンスの実行指示（以下では「ＴＳ実行指示」と呼ぶことがある）をチップセット２３へ送信することにより、チップセット２３にトレーニングシーケンスを実行させる。チップセット２３は、ＣＰＵ２１から送信されたＴＳ実行指示に従ってＰＣＩｅデバイス３との間でトレーニングシーケンスを実行する。チップセット２３は、トレーニングシーケンスの実行中において、ＰＣＩｅデバイス３との間で所定の信号を送受信することにより、コンピュータ装置２ＡとＰＣＩｅデバイス３との通信状態を示す値を実測する。例えば、チップセット２３は、コンピュータ装置２ＡとＰＣＩｅデバイス３との通信状態を示す値として、チップセット２３とＰＣＩｅデバイス３との間のリンクスピード及びリンク幅を実測し、リンクスピード実測値及びリンク幅実測値を通信状態の実測値（以下では「通信状態実測値」と呼ぶことがある）として取得する。チップセット２３は、取得したリンクスピード実測値及びリンク幅実測値をリンクステータスレジスタ２３２に格納する。また、チップセット２３は、トレーニングシーケンスを実行した結果、ＰＣＩｅデバイス３がリンクアップした場合は、リンクステータスレジスタ２３２に記憶されているリンクアップ状態フラグを「０」（リンクダウン）から「１」（リンクアップ）に更新する。

次いで、ステップＳ１０９では、ＣＰＵ２１は、リンクステータスレジスタ２３２に記憶されているリンクアップ状態フラグを確認し、ＰＣＩｅデバイス３がリンクアップしているか否かを判定する。リンクアップ状態フラグが「０」のときは、ＣＰＵ２１は、ＰＣＩｅデバイス３がリンクアップしていないと判定するため（ステップＳ１０９：Ｎｏ）、処理はステップＳ１１１へ進む。一方で、リンクアップ状態フラグが「１」のときは、ＣＰＵ２１は、ＰＣＩｅデバイス３がリンクアップしていると判定するため（ステップＳ１０９：Ｙｅｓ）、処理はステップＳ１２１へ進む。

ステップＳ１１１では、ＣＰＵ２１は、第一リトライカウンタｎが所定回数Ｎ未満（但し、Ｎは２以上の整数）であるか否かを判定する。所定回数Ｎはメモリ２２に予め記憶されており、例えば「４」にセットされている。第一リトライカウンタｎが所定回数Ｎ未満である場合は（ステップＳ１１１：Ｙｅｓ）、処理はステップＳ１１３へ進み、第一リトライカウンタｎが所定回数Ｎ以上である場合は（ステップＳ１１１：Ｎｏ）、処理はステップＳ１３９へ進む。

ステップＳ１１３では、ＣＰＵ２１は、ＰＣＩｅデバイス３をリセットしてＰＣＩｅデバイス３を再起動させる。

次いで、ステップＳ１１５では、ＣＰＵ２１は、ＰＣＩｅポート２５をリセットする。

次いで、ステップＳ１１７では、ＣＰＵ２１は、ＴＳ実行指示をチップセット２３へ送信することにより、チップセット２３にトレーニングシーケンスを実行させる。チップセット２３は、ＣＰＵ２１から送信されたＴＳ実行指示に従ってＰＣＩｅデバイス３との間でトレーニングシーケンスを実行する。チップセット２３は、トレーニングシーケンスの実行中において、チップセット２３とＰＣＩｅデバイス３との間のリンクスピード及びリンク幅（つまり、コンピュータ装置２ＡとＰＣＩｅデバイス３との間のリンクスピード及びリンク幅）を実測し、リンクスピード実測値及びリンク幅実測値を取得する。そして、チップセット２３は、取得したリンクスピード実測値及びリンク幅実測値によって、リンクステータスレジスタ２３２に格納されているリンクスピード実測値及びリンク幅実測値を更新する。また、チップセット２３は、トレーニングシーケンスを実行した結果、ＰＣＩｅデバイス３がリンクアップした場合は、リンクステータスレジスタ２３２に記憶されているリンクアップ状態フラグを「０」（リンクダウン）から「１」（リンクアップ）に更新する。

次いで、ステップＳ１１９では、ＣＰＵ２１は、第一リトライカウンタｎをインクリメントする。ステップＳ１１９の処理後、処理はステップＳ１０９に戻る。

一方で、ステップＳ１２１では、ＣＰＵ２１は、チップセット２３の通信能力を示す値（以下では「チップセット能力値」と呼ぶことがある）をケイパビリティレジスタ２３１から取得する。チップセット能力値は予めケイパビリティレジスタ２３１に記憶されている。例えば、ケイパビリティレジスタ２３１には、チップセット能力値として、チップセット２３がＰＣＩｅデバイス３と通信可能な最大リンクスピード及び最大リンク幅（つまり、コンピュータ装置２ＡがＰＣＩｅデバイス３と通信可能な最大リンクスピード及び最大リンク幅）が記憶されており、ＣＰＵ２１は、ケイパビリティレジスタ２３１に記憶されている最大リンクスピード及び最大リンク幅をケイパビリティレジスタ２３１から取得する。

次いで、ステップＳ１２３では、ＣＰＵ２１は、ＰＣＩｅデバイス３の通信能力を示す値（以下では「ＰＣＩｅデバイス能力値」と呼ぶことがある）をＰＣＩｅデバイス３のレジスタ３１から取得する。ＰＣＩｅデバイス能力値は予めレジスタ３１に記憶されている。例えば、レジスタ３１には、ＰＣＩｅデバイス能力値として、ＰＣＩｅデバイス３がチップセット２３と通信可能な最大リンクスピード及び最大リンク幅（つまり、ＰＣＩｅデバイス３がコンピュータ装置２Ａと通信可能な最大リンクスピード及び最大リンク幅）が記憶されており、ＣＰＵ２１は、レジスタ３１に記憶されている最大リンクスピード及び最大リンク幅をレジスタ３１から取得する。

次いで、ステップＳ１２５では、ＣＰＵ２１は、ステップＳ１２１で取得したチップセット能力値と、ステップＳ１２３で取得したＰＣＩｅデバイス能力値とを比較し、チップセット能力値及びＰＣＩｅデバイス能力値のうち小さい方の値を通信状態の期待値（以下では「通信状態期待値」と呼ぶことがある）に設定する。例えば、ＣＰＵ２１は、チップセット２３が通信可能な最大リンクスピード（以下では「チップセットリンクスピード」と呼ぶことがある）とＰＣＩｅデバイス３が通信可能な最大リンクスピード（以下では「ＰＣＩｅリンクスピード」と呼ぶことがある）とを比較し、チップセットリンクスピード及びＰＣＩｅリンクスピードのうち小さい方のリンクスピードをリンクスピードの期待値（以下では「リンクスピード期待値」と呼ぶことがある）に設定する。また例えば、ＣＰＵ２１は、チップセット２３が通信可能な最大リンク幅（以下では「チップセットリンク幅」と呼ぶことがある）とＰＣＩｅデバイス３が通信可能な最大リンク幅（以下では「ＰＣＩｅリンク幅」と呼ぶことがある）とを比較し、チップセットリンク幅及びＰＣＩｅリンク幅のうち小さい方のリンク幅をリンク幅の期待値（以下では「リンク幅期待値」と呼ぶことがある）に設定する。そして、ＣＰＵ２１は、設定したリンクスピード期待値及びリンク幅期待値をメモリ２２に格納する。

次いで、ステップＳ１２７では、ＣＰＵ２１は、通信状態実測値と通信状態期待値とを比較し、通信状態実測値が通信状態期待値に等しいか否かを判定する。例えば、ＣＰＵ２１は、リンクステータスレジスタ２３２に格納されているリンクスピード実測値とメモリ２２に格納されているリンクスピード期待値とを比較するとともに、リンクステータスレジスタ２３２に格納されているリンク幅実測値とメモリ２２に格納されているリンク幅期待値とを比較する。そして、ＣＰＵ２１は、リンクスピード実測値がリンクスピード期待値に等しく、かつ、リンク幅実測値がリンク幅期待値に等しい場合に、通信状態実測値が通信状態期待値に等しいと判定する。一方で、ＣＰＵ２１は、リンクスピード実測値がリンクスピード期待値と異なるか、または、リンク幅実測値がリンク幅期待値と異なる場合に、通信状態実測値が通信状態期待値と異なると判定する。通信状態実測値が通信状態期待値に等しい場合は（ステップＳ１２７：Ｙｅｓ）、処理はステップＳ１３９へ進み、通信状態実測値が通信状態期待値と異なる場合は（ステップＳ１２７：Ｎｏ）、処理はステップＳ１２９へ進む。

ステップＳ１２９では、ＣＰＵ２１は、第二リトライカウンタｍが所定回数Ｍ未満（但し、Ｍは２以上の整数）であるか否かを判定する。所定回数Ｍはメモリ２２に予め記憶されており、例えば「４」にセットされている。第二リトライカウンタｍが所定回数Ｍ未満である場合は（ステップＳ１２９：Ｙｅｓ）、処理はステップＳ１３１へ進み、第二リトライカウンタｍが所定回数Ｍ以上である場合は（ステップＳ１２９：Ｎｏ）、処理はステップＳ１３９へ進む。

ステップＳ１３１では、ＣＰＵ２１は、ＰＣＩｅデバイス３をリセットしてＰＣＩｅデバイス３を再起動させる。

次いで、ステップＳ１３３では、ＣＰＵ２１は、ＰＣＩｅポート２５をリセットする。

次いで、ステップＳ１３５では、ＣＰＵ２１は、ＴＳ実行指示をチップセット２３へ送信することにより、チップセット２３にトレーニングシーケンスを実行させる。チップセット２３は、ＣＰＵ２１から送信されたＴＳ実行指示に従ってＰＣＩｅデバイス３との間でトレーニングシーケンスを実行する。チップセット２３は、トレーニングシーケンスの実行中において、チップセット２３とＰＣＩｅデバイス３との間のリンクスピード及びリンク幅を実測し、リンクスピード実測値及びリンク幅実測値を取得する。チップセット２３は、取得したリンクスピード実測値及びリンク幅実測値によって、リンクステータスレジスタ２３２に格納されているリンクスピード実測値及びリンク幅実測値を更新する。

次いで、ステップＳ１３７では、ＣＰＵ２１は、第二リトライカウンタｍをインクリメントする。ステップＳ１３７の処理後、処理はステップＳ１２７に戻る。

そして、ステップＳ１３９では、ＣＰＵ２１は、ＯＳ（Operating System）を起動させる。ＯＳは、コンピュータ装置２Ａが有するディスクドライブ（図示せず）に予め記憶されている。

＜コンピュータ装置の動作＞
図３は、本開示の実施例１のコンピュータ装置の動作例を示す図である。ここでは、一例として、リンクスピードとして２.５Gbps，５Gbps，８Gbpsの何れかを採用することが可能であり、リンク幅としてｘ１，ｘ２，ｘ４，ｘ８，ｘ１６の何れかを採用することが可能である場合について説明する。

図３に示すように、ＣＰＵ２１は、チップセットリンクスピード＝５Gbps、かつ、チップセットリンク幅＝ｘ８であるチップセット能力値と、ＰＣＩｅリンクスピード＝８Gbps、かつ、ＰＣＩｅリンク幅＝ｘ４であるＰＣＩｅデバイス能力値とを比較する。図３では、チップセットリンクスピード（５Gbps）がＰＣＩｅリンクスピード（８Gbps）より小さく、ＰＣＩｅリンク幅（ｘ４）がチップセットリンク幅（ｘ８）より小さいため、ＣＰＵ２１は、通信状態期待値として、チップセットリンクスピード（５Gbps）をリンクスピード期待値に設定し、ＰＣＩｅリンク幅（ｘ４）をリンク幅期待値に設定する。

よって、図３に示すように、ＣＰＵ２１は、リンクスピード実測値＝５Gbps、かつ、リンク幅実測値＝ｘ４である場合は、通信状態実測値が通信状態期待値に等しいと判定する。また、ＣＰＵ２１は、リンクスピード実測値＝２.５Gbps、かつ、リンク幅実測値＝ｘ４である場合は、通信状態実測値が通信状態期待値と異なると判定する。また、ＣＰＵ２１は、リンクスピード実測値＝５Gbps、かつ、リンク幅実測値＝ｘ１である場合は、通信状態実測値が通信状態期待値と異なると判定する。

以上、実施例１について説明した。

［実施例２］
＜コンピュータ装置の構成＞
図４は、本開示の実施例２のコンピュータ装置の構成例を示す図である。図４において、コンピュータ装置２Ｂは、ＣＰＵ２１と、メモリ２２と、チップセット２３と、デバイス検出回路２４と、ＵＳＢ（Universal Serial Bus）ポート２６とを有する。

ＵＳＢポート２６にＵＳＢデバイス４が装着されることにより、ＣＰＵ２１、チップセット２３及びデバイス検出回路２４の各々と、ＵＳＢデバイス４とが接続される。ＣＰＵ２１及びチップセット２３の各々とＵＳＢデバイス４とが接続されることにより、ＣＰＵ２１及びチップセット２３の各々と、ＵＳＢデバイス４とが、相互に通信可能となる。ＵＳＢデバイス４は、メモリ４１を有する。ＵＳＢデバイス４は外部機器の一例である。

＜コンピュータ装置における処理手順＞
図５は、本開示の実施例２のコンピュータ装置の処理手順の一例を示すフローチャートである。図５に示すフローチャートは、コンピュータ装置２Ｂの電源投入時（つまり、コンピュータ装置２Ｂの起動時）に開始される。

ステップＳ３０１では、ＣＰＵ２１は、ＵＳＢデバイス４がコンピュータ装置２Ｂに接続されているか否かを判定する。デバイス検出回路２４は、ＵＳＢデバイス４がコンピュータ装置２Ｂに接続されたときに、ＵＳＢデバイス４がコンピュータ装置２Ｂに接続されたことを検出し、ＵＳＢデバイス４がコンピュータ装置２Ｂに接続されたことを検出したことを示す通知（以下では「ＵＳＢデバイス検出通知」と呼ぶことがある）をＣＰＵ２１へ送信する。コンピュータ装置２Ｂの電源投入後にＣＰＵ２１がＵＳＢデバイス検出通知を受信していないときは、ＣＰＵ２１は、ＵＳＢデバイス４がコンピュータ装置２Ｂに接続されていないと判定するため（ステップＳ３０１：Ｎｏ）、処理はステップＳ３３７へ進む。一方で、コンピュータ装置２Ｂの電源投入後にＣＰＵ２１がＵＳＢデバイス検出通知を受信しているときは、ＣＰＵ２１は、ＵＳＢデバイス４がコンピュータ装置２Ｂに接続されていると判定するため（ステップＳ３０１：Ｙｅｓ）、処理はステップＳ３０３へ進む。

ステップＳ３０３では、ＣＰＵ２１は、第一リトライカウンタｎ及び第二リトライカウンタｍを「０」にリセットする。第一リトライカウンタｎ及び第二リトライカウンタｍは、メモリ２２に記憶されている。

次いで、ステップＳ３０５では、ＣＰＵ２１は、ＴＳ実行指示をチップセット２３へ送信することにより、チップセット２３にトレーニングシーケンスを実行させる。チップセット２３は、ＣＰＵ２１から送信されたＴＳ実行指示に従ってＵＳＢデバイス４との間でトレーニングシーケンスを実行する。チップセット２３は、トレーニングシーケンスの実行中において、ＵＳＢデバイス４との間で所定の信号を送受信することにより、コンピュータ装置２ＢとＵＳＢデバイス４との通信状態を示す値を実測する。例えば、チップセット２３は、コンピュータ装置２ＢとＵＳＢデバイス４との通信状態を示す値として、チップセット２３とＵＳＢデバイス４との間のリンクスピードを実測し、リンクスピード実測値を通信状態実測値として取得する。チップセット２３は、取得したリンクスピード実測値をリンクステータスレジスタ２３２に格納する。また、チップセット２３は、トレーニングシーケンスを実行した結果、ＵＳＢデバイス４がリンクアップした場合は、リンクステータスレジスタ２３２に記憶されているリンクアップ状態フラグを「０」（リンクダウン）から「１」（リンクアップ）に更新する。

次いで、ステップＳ３０７では、ＣＰＵ２１は、リンクステータスレジスタ２３２に記憶されているリンクアップ状態フラグを確認し、ＵＳＢデバイス４がリンクアップしているか否かを判定する。リンクアップ状態フラグが「０」のときは、ＣＰＵ２１は、ＵＳＢデバイス４がリンクアップしていないと判定するため（ステップＳ３０７：Ｎｏ）、処理はステップＳ３０９へ進む。一方で、リンクアップ状態フラグが「１」のときは、ＣＰＵ２１は、ＵＳＢデバイス４がリンクアップしていると判定するため（ステップＳ３０７：Ｙｅｓ）、処理はステップＳ３１９へ進む。

ステップＳ３０９では、ＣＰＵ２１は、第一リトライカウンタｎが所定回数Ｎ未満（但し、Ｎは２以上の整数）であるか否かを判定する。所定回数Ｎはメモリ２２に予め記憶されており、例えば「４」にセットされている。第一リトライカウンタｎが所定回数Ｎ未満である場合は（ステップＳ３０９：Ｙｅｓ）、処理はステップＳ３１１へ進み、第一リトライカウンタｎが所定回数Ｎ以上である場合は（ステップＳ３０９：Ｎｏ）、処理はステップＳ３３７へ進む。

ステップＳ３１１では、ＣＰＵ２１は、ＵＳＢデバイス４の電源をオフにした後、再びオンにしてＵＳＢデバイス４を再起動させる。

次いで、ステップＳ３１３では、ＣＰＵ２１は、ＵＳＢポート２６をリセットする。

次いで、ステップＳ３１５では、ＣＰＵ２１は、ＴＳ実行指示をチップセット２３へ送信することにより、チップセット２３にトレーニングシーケンスを実行させる。チップセット２３は、ＣＰＵ２１から送信されたＴＳ実行指示に従ってＵＳＢデバイス４との間でトレーニングシーケンスを実行する。チップセット２３は、トレーニングシーケンスの実行中において、チップセット２３とＵＳＢデバイス４との間のリンクスピード（つまり、コンピュータ装置２ＢとＵＳＢデバイス４との間のリンクスピード）を実測し、リンクスピード実測値を取得する。そして、チップセット２３は、取得したリンクスピード実測値によって、リンクステータスレジスタ２３２に格納されているリンクスピード実測値を更新する。また、チップセット２３は、トレーニングシーケンスを実行した結果、ＵＳＢデバイス４がリンクアップした場合は、リンクステータスレジスタ２３２に記憶されているリンクアップ状態フラグを「０」（リンクダウン）から「１」（リンクアップ）に更新する。

次いで、ステップＳ３１７では、ＣＰＵ２１は、第一リトライカウンタｎをインクリメントする。ステップＳ３１７の処理後、処理はステップＳ３０７に戻る。

一方で、ステップＳ３１９では、ＣＰＵ２１は、チップセット能力値をケイパビリティレジスタ２３１から取得する。チップセット能力値は予めケイパビリティレジスタ２３１に記憶されている。例えば、ケイパビリティレジスタ２３１には、チップセット能力値として、チップセット２３がＵＳＢデバイス４と通信可能な最大リンクスピード（つまり、コンピュータ装置２ＢがＵＳＢデバイス４と通信可能な最大リンクスピード）が記憶されており、ＣＰＵ２１は、ケイパビリティレジスタ２３１に記憶されている最大リンクスピードをケイパビリティレジスタ２３１から取得する。

次いで、ステップＳ３２１では、ＣＰＵ２１は、ＵＳＢデバイス４の通信能力を示す値（以下では「ＵＳＢデバイス能力値」と呼ぶことがある）をＵＳＢデバイス４のメモリ４１から取得する。ＵＳＢデバイス能力値は予めメモリ４１に記憶されている。例えば、メモリ４１には、ＵＳＢデバイス能力値として、ＵＳＢデバイス４がチップセット２３と通信可能な最大リンクスピード（つまり、ＵＳＢデバイス４がコンピュータ装置２Ｂと通信可能な最大リンクスピード）が記憶されており、ＣＰＵ２１は、メモリ４１に記憶されている最大リンクスピードをメモリ４１から取得する。

次いで、ステップＳ３２３では、ＣＰＵ２１は、ステップＳ３１９で取得したチップセット能力値と、ステップＳ３２１で取得したＵＳＢデバイス能力値とを比較し、チップセット能力値及びＵＳＢデバイス能力値のうち小さい方の値を通信状態期待値に設定する。例えば、ＣＰＵ２１は、チップセットリンクスピードとＵＳＢデバイス４が通信可能な最大リンクスピード（以下では「ＵＳＢリンクスピード」と呼ぶことがある）とを比較し、チップセットリンクスピード及びＵＳＢリンクスピードのうち小さい方のリンクスピードをリンクスピード期待値に設定する。そして、ＣＰＵ２１は、設定したリンクスピード期待値をメモリ２２に格納する。

次いで、ステップＳ３２５では、ＣＰＵ２１は、通信状態実測値と通信状態期待値とを比較し、通信状態実測値が通信状態期待値に等しいか否かを判定する。例えば、ＣＰＵ２１は、リンクステータスレジスタ２３２に格納されているリンクスピード実測値とメモリ２２に格納されているリンクスピード期待値とを比較する。そして、ＣＰＵ２１は、リンクスピード実測値がリンクスピード期待値に等しい場合に、通信状態実測値が通信状態期待値に等しいと判定する。一方で、ＣＰＵ２１は、リンクスピード実測値がリンクスピード期待値と異なる場合に、通信状態実測値が通信状態期待値と異なると判定する。通信状態実測値が通信状態期待値に等しい場合は（ステップＳ３２５：Ｙｅｓ）、処理はステップＳ３３７へ進み、通信状態実測値が通信状態期待値と異なる場合は（ステップＳ３２５：Ｎｏ）、処理はステップＳ３２７へ進む。

ステップＳ３２７では、ＣＰＵ２１は、第二リトライカウンタｍが所定回数Ｍ未満（但し、Ｍは２以上の整数）であるか否かを判定する。所定回数Ｍはメモリ２２に予め記憶されており、例えば「４」にセットされている。第二リトライカウンタｍが所定回数Ｍ未満である場合は（ステップＳ３２７：Ｙｅｓ）、処理はステップＳ３２９へ進み、第二リトライカウンタｍが所定回数Ｍ以上である場合は（ステップＳ３２７：Ｎｏ）、処理はステップＳ３３７へ進む。

ステップＳ３２９では、ＣＰＵ２１は、ＵＳＢデバイス４の電源をオフにした後、再びオンにしてＵＳＢデバイス４を再起動させる。

次いで、ステップＳ３３１では、ＣＰＵ２１は、ＵＳＢポート２６をリセットする。

次いで、ステップＳ３３３では、ＣＰＵ２１は、ＴＳ実行指示をチップセット２３へ送信することにより、チップセット２３にトレーニングシーケンスを実行させる。チップセット２３は、ＣＰＵ２１から送信されたＴＳ実行指示に従ってＵＳＢデバイス４との間でトレーニングシーケンスを実行する。チップセット２３は、トレーニングシーケンスの実行中において、チップセット２３とＵＳＢデバイス４との間のリンクスピードを実測し、リンクスピード実測値を取得する。チップセット２３は、取得したリンクスピード実測値によって、リンクステータスレジスタ２３２に格納されているリンクスピード実測値を更新する。

次いで、ステップＳ３３５では、ＣＰＵ２１は、第二リトライカウンタｍをインクリメントする。ステップＳ３３５の処理後、処理はステップＳ３２５に戻る。

そして、ステップＳ３３７では、ＣＰＵ２１は、ＯＳを起動させる。ＯＳは、コンピュータ装置２Ｂが有するディスクドライブ（図示せず）に予め記憶されている。

＜コンピュータ装置の動作＞
図６は、本開示の実施例２のコンピュータ装置の動作例を示す図である。ここでは、一例として、リンクスピードとして４８０Mbps，５Gbps，１０Gbpsの何れかを採用することが可能である場合について説明する。

図６に示すように、ＣＰＵ２１は、チップセットリンクスピード＝５Gbpsであるチップセット能力値と、ＵＳＢリンクスピード＝１０GbpsであるＵＳＢデバイス能力値とを比較する。図６では、チップセットリンクスピード（５Gbps）がＵＳＢリンクスピード（１０Gbps）より小さいため、ＣＰＵ２１は、通信状態期待値として、チップセットリンクスピード（５Gbps）をリンクスピード期待値に設定する。

よって、図６に示すように、ＣＰＵ２１は、リンクスピード実測値＝５Gbpsである場合は、通信状態実測値が通信状態期待値に等しいと判定する。また、ＣＰＵ２１は、リンクスピード実測値＝４８０Mbpsである場合は、通信状態実測値が通信状態期待値と異なると判定する。

以上、実施例２について説明した。

［実施例３］
コンピュータ装置２Ａ，２Ｂでの上記説明における各処理の全部または一部は、各処理に対応するプログラムをＣＰＵ２１に実行させることによって実現しても良い。例えば、上記説明における各処理に対応するプログラムがメモリ２２に記憶され、プログラムがＣＰＵ２１によってメモリ２２から読み出されて実行されても良い。また、プログラムは、任意のネットワークを介してコンピュータ装置２Ａ，２Ｂに接続されたプログラムサーバに記憶され、そのプログラムサーバからコンピュータ装置２Ａ，２Ｂにダウンロードされて実行されたり、コンピュータ装置２Ａ，２Ｂが読み取り可能な記録媒体に記憶され、その記録媒体から読み出されて実行されても良い。コンピュータ装置２Ａ，２Ｂが読み取り可能な記録媒体には、例えば、メモリカード、ＵＳＢメモリ、ＳＤカード、フレキシブルディスク、光磁気ディスク、ＣＤ－ＲＯＭ、ＤＶＤ、及び、Ｂｌｕ－ｒａｙ（登録商標）ディスク等の可搬の記憶媒体が含まれる。また、プログラムは、任意の言語や任意の記述方法にて記述されたデータ処理方法であり、ソースコードやバイナリコード等の形式を問わない。また、プログラムは必ずしも単一的に構成されるものに限られず、複数のモジュールや複数のライブラリとして分散構成されるものや、ＯＳに代表される別個のプログラムと協働してその機能を達成するものも含む。

以上、実施例３について説明した。

以上のように、本開示のコンピュータ装置（実施例１，２のコンピュータ装置２Ａ，２Ｂ）は、外部機器（実施例１のＰＣＩｅデバイス３、実施例２のＵＳＢデバイス４）を接続可能であり、チップセット（実施例１，２のチップセット２３）と、ＣＰＵ（実施例１，２のＣＰＵ２１）とを有する。チップセットは、外部機器と通信可能であり、コンピュータ装置と外部機器との通信状態を示す値を実測して通信状態の実測値（実施例１，２の通信状態実測値）を取得する。ＣＰＵは、チップセットの通信能力を示す第一能力値（実施例１，２のチップセット能力値）、及び、外部機器の通信能力を示す第二能力値（実施例１のＰＣＩｅデバイス能力値、実施例２のＵＳＢデバイス能力値）のうち小さい方の値を通信状態の期待値（実施例１，２の通信状態期待値）に設定し、実測値と期待値とを比較し、実測値が期待値と異なるときに外部機器を再起動させる。

例えば、実施例１のように、実測値、第一能力値、第二能力値、及び、期待値は、コンピュータ装置と外部機器との間のリンクスピード及びリンク幅であり、ＣＰＵは、実測値のリンクスピードまたはリンク幅が期待値のリンクスピードまたはリンク幅と異なるときに外部機器を再起動させる。

また例えば、実施例２のように、実測値、第一能力値、第二能力値、及び、期待値は、コンピュータ装置と外部機器との間のリンクスピードであり、ＣＰＵは、実測値のリンクスピードが期待値のリンクスピードと異なるときに外部機器を再起動させる。

こうすることで、外部機器が接続されたコンピュータ装置において、外部装置との通信状態が期待値とならないときにＯＳの起動前に外部機器を再起動させることができるため、コンピュータ装置自体の再起動が必要となる事態の発生率を減少させることができる。

２Ａ，２Ｂコンピュータ装置
３ＰＣＩｅデバイス
４ＵＳＢデバイス
２１ＣＰＵ
２３チップセット

Claims

外部機器を接続可能なコンピュータ装置であって、
前記外部機器と通信可能なチップセットであって、前記コンピュータ装置と前記外部機器との通信状態を示す値を実測して前記通信状態の実測値を取得する前記チップセットと、
前記チップセットの通信能力を示す第一能力値、及び、前記外部機器の通信能力を示す第二能力値のうち小さい方の値を前記通信状態の期待値に設定し、前記実測値と前記期待値とを比較し、前記実測値が前記期待値と異なるときに前記外部機器を再起動させ、前記外部機器を再起動させた後に前記実測値が前記期待値と一致するか否かの判定を行う処理を複数回実行し、複数回実行する前記処理の最中に前記実測値が前記期待値と一致したとき、または、前記実測値が前記期待値と一致することなく前記処理の回数が所定回数に達したときにＯＳを起動させるＣＰＵと、
を具備するコンピュータ装置。
前記実測値、前記第一能力値、前記第二能力値、及び、前記期待値は、前記コンピュータ装置と前記外部機器との間のリンクスピードであり、
前記ＣＰＵは、前記実測値の前記リンクスピードが前記期待値の前記リンクスピードと異なるときに前記外部機器を再起動させる、
請求項１に記載のコンピュータ装置。
前記実測値、前記第一能力値、前記第二能力値、及び、前記期待値は、前記コンピュータ装置と前記外部機器との間のリンクスピード及びリンク幅であり、
前記ＣＰＵは、前記実測値の前記リンクスピードまたは前記リンク幅が前記期待値の前記リンクスピードまたは前記リンク幅と異なるときに前記外部機器を再起動させる、
請求項１に記載のコンピュータ装置。
外部機器を接続可能なコンピュータ装置が、
前記コンピュータ装置と前記外部機器との通信状態を示す値を実測して前記通信状態の実測値を取得し、
前記コンピュータ装置の通信能力を示す第一能力値、及び、前記外部機器の通信能力を示す第二能力値のうち小さい方の値を前記通信状態の期待値に設定し、
前記実測値と前記期待値とを比較し、
前記実測値が前記期待値と異なるときに前記外部機器を再起動させ、
前記外部機器を再起動させた後に前記実測値が前記期待値と一致するか否かの判定を行う処理を複数回実行し、複数回実行する前記処理の最中に前記実測値が前記期待値と一致したとき、または、前記実測値が前記期待値と一致することなく前記処理の回数が所定回数に達したときにＯＳを起動させる、
再起動方法。