Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7466701B2 - 表示装置および表示装置の製造方法 - Google Patents
[go: Go Back, main page]

JP7466701B2 - 表示装置および表示装置の製造方法 - Google Patents

表示装置および表示装置の製造方法 Download PDF

Info

Publication number
JP7466701B2
JP7466701B2 JP2022572049A JP2022572049A JP7466701B2 JP 7466701 B2 JP7466701 B2 JP 7466701B2 JP 2022572049 A JP2022572049 A JP 2022572049A JP 2022572049 A JP2022572049 A JP 2022572049A JP 7466701 B2 JP7466701 B2 JP 7466701B2
Authority
JP
Japan
Prior art keywords
connection pad
display device
edge
connection
side wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022572049A
Other languages
English (en)
Other versions
JPWO2022138051A1 (ja
Inventor
弘晃 伊藤
暢之 長谷川
文彰 原口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2022138051A1 publication Critical patent/JPWO2022138051A1/ja
Application granted granted Critical
Publication of JP7466701B2 publication Critical patent/JP7466701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/06Electrode terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示は、発光ダイオード(Light Emitting Diode:LED)素子等の発光素子を備えた自発光型の表示装置等の表示装置、および表示装置の製造方法に関する。
従来、例えば特許文献1,2に記載された表示装置が知られている。
特開2017-009725号公報 特開2015-194993号公報
本開示の表示装置は、第1面と側面と前記第1面とは反対側の第2面を有する基板と、
前記第1面上に位置し、発光素子を含む画素部と、
前記第1面上の端縁に近接して位置し、前記画素部に電気的に接続される第1接続パッドと、
前記第2面上の前記端縁に近接して位置する第2接続パッドと、
前記第1面上から前記側面を介して前記第2面上にかけて位置し、前記第1接続パッドと前記第2接続パッドを接続する側面配線と、を備え、
前記第2接続パッドの大きさが前記第1接続パッドの大きさよりも大きく、前記第2接続パッドは、前記端縁に沿った方向に延出する延出部を有する構成である。
本開示の表示装置の製造方法は、第1面および前記第1面とは反対側の第2面を有するとともに前記第1面上に複数の表示装置領域を含む母基板を準備する準備工程と、
前記表示装置領域に画素領域を複数形成する画素領域形成工程と、
前記表示装置領域の端縁に近接する部位に第1接続パッドを形成する第1接続パッド形成工程と、
前記第2面上の前記端縁に近接する部位に、大きさが前記第1接続パッドの大きさよりも大きい第2接続パッドであって、前記端縁に沿った方向に延出する延出部を有する第2接続パッドを形成する第2接続パッド形成工程と、
前記母基板を前記端縁に沿って切断することによって表示装置基板を作製する切断工程と、
前記表示装置基板における前記第1面上から側面としての切断面を介して前記第2面上にかけて、前記第1接続パッドと前記第2接続パッドを接続する側面配線を形成する側面配線形成工程と、を備える構成である。
本開示の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本開示の一実施形態に係る表示装置について、基板の第1面側の概略的な回路図である。 本開示の一実施形態に係る表示装置について、基板の第2面側の概略的な回路図である。 本開示の一実施形態に係る表示装置の要部を拡大して示す部分平面図である。 本開示の一実施形態に係る表示装置の変形例の要部を拡大して示す部分平面図である。 本開示の一実施形態に係る表示装置の変形例の要部を拡大して示す部分平面図である。 図3Aの切断面線A1-A2で切断した断面図である。 図3Aの切断面線A3-A4で切断した断面図である。 図3Aの切断面線A5-A6で切断した断面図である。 本開示の他の実施形態に係る表示装置であり、図3Aの切断面線A5-A6で切断した断面図に相当する図である。 本開示の一実施形態に係る表示装置の変形例の要部を拡大して示す部分平面図である。 本開示の一実施形態に係る表示装置における側面配線を示す展開図である。 本開示の他の実施形態に係る表示装置における側面配線を示す展開図である。 本開示の他の実施形態に係る表示装置における側面配線を示す断面図である。 本開示の他の実施形態に係る表示装置における側面配線を示す展開図である。 本開示の他の実施形態に係る表示装置における側面配線示す展開図である。 本開示の他の実施形態に係る表示装置における側面配線を示す展開図である。 本開示の他の実施形態に係る表示装置における側面配線を示す展開図である。 本開示の他の実施形態に係る表示装置における側面配線を示す展開図である。 本開示の実施形態に係る表示装置の製造方法を説明するフローチャートである。
本開示の実施形態に係る表示装置が基礎とする構成について説明する。特許文献1は、発光ダイオード素子、有機エレクトロルミネッセンス素子等の自発光型の発光素子を含む画素部を備えた表示装置を記載している。特許文献2は、複数の表示装置をタイリングしてなる複合型かつ大型の表示装置(以下、マルチディスプレイともいう)を記載している。
従来の表示装置は、例えば、表示部を駆動するための配線として、表示部が位置する基板の表面に配設された表面側の配線と、駆動部等が位置する基板の裏面に配置された裏面側の配線とを有しており、基板の表面側から裏面側にかけて配置された貫通導体および側面配線等の接続導体を用いて、表面側の配線に接続された表面側の接続パッドと裏面側の配線に接続された裏面側の接続パッドとを接続した構成である。このような表示装置では、表面側の接続パッドと裏面側の接続パッドをフォトリソグラフィ法等によって形成するときに、露光用のマスクの位置合わせ誤差、露光用の光源の波長による解像度の限界等に起因して、表面側の接続パッドと裏面側の接続パッドの位置が所望の位置から数μm~数10μm程度ずれる場合があった。同様の理由により、側面配線等の接続導体の位置ずれも発生する場合があった。これらの場合、接続導体を用いて表面側の接続パッドと裏面側の接続パッドを接続することが難しくなることがあった。また、表面側の接続パッドと裏面側の接続パッドとの接続性が劣化し、結果的に接続導体が高抵抗化することがあった。その結果、表示装置の製造の歩留りが低下したり、表示画像に輝度むら、色むら等が発生し、表示装置の表示品位が低下することがあった。
以下、図面を用いて本開示の実施形態に係る表示装置について説明する。なお、以下で参照する各図は、本開示の実施形態に係る表示装置の主要な構成部材等を示している。従って、本開示の実施形態に係る表示装置は、図示されていない回路基板、配線導体、制御IC,LSI等の周知の構成を備えていてもよい。また、以下で参照する各図は、模式的なものであり、表示装置の構成部材の位置、寸法比率等は、必ずしも正確に図示されたものではない。
図1は、本開示の一実施形態に係る表示装置の第1面側に配置された回路配線等の概略的な回路図であり、図2は、本開示の一実施形態に係る表示装置の第2面側に配置された回路配線等の概略的な回路図であり、図3Aは、本開示の一実施形態に係る表示装置の要部を拡大して示す部分平面図である。図4は、図3Aの切断面線A1-A2で切断した断面図であり、図5は、図3Aの切断面線A3-A4で切断した断面図であり、図6Aは、図3Aの切断面線A5-A6で切断した断面図であり、図6Bは、他の実施形態に係る表示装置であり、図3Aの切断面線A5-A6で切断した断面図に相当する図である。図7は、本開示の一実施形態に係る表示装置の変形例の要部を拡大して示す部分平面図であり、図8A,Bは、本開示の2つの実施形態に係る表示装置における側面配線を示す展開図であり、図9は、本開示の一実施形態に係る表示装置における側面配線を示す断面図である。図3Aでは、図解を容易にするために、画素部について、電極パッドおよび発光素子以外の要素を省略して図示している。また、図3A~3C,7では側面配線を省略して図示し、図6A,Bでは側面配線の一部(基板2の側面2c上の部位)を省略して図示している。図8A,B及び図10~14では、第1面上から第3面(側面)上を介して第2面上にかけて配置された側面配線の構成を明示するために、第1面乃至第3面を同一平面上に示している。
表示装置1は、基板2、画素部3、第1接続パッド5、第2接続パッド6および側面配線7を備える。
表示装置1は、第1面2aと側面2cと第1面2aとは反対側の第2面2bを有する基板2と、第1面2a上に位置し、発光素子32を含む画素部3と、第1面2a上の端縁2dに近接して位置し、画素部3に電気的に接続される第1接続パッド5と、第2面2b上の端縁2dに近接して位置する第2接続パッド6と、第1面2a上から側面2cを介して第2面2b上にかけて位置し、第1接続パッド5と第2接続パッド6を接続する側面配線7と、を備え、第1接続パッド5の大きさと第2接続パッド6の大きさとが異なっている構成である。なお、第1接続パッド5の大きさは、第1接続パッド5の寸法、面積ということもできる。第2接続パッド6の大きさについても同様である。
第1接続パッド5は画素部3に電気的に接続されるが、例えば、第1接続パッド5は画素部3に薄膜トランジスタ(Thin Film Transistor:TFT)等を介して接続される場合がある。すなわち、第1接続パッド5は画素部3にTFT、電極、配線等の電気的な介在部を介して接続されていてもよい。
表示装置1は、上記の構成により以下の効果を奏する。第1接続パッド5と第2接続パッド6の位置が、印刷精度等に起因して所望の位置からずれたとしても、第1接続パッド5の大きさと第2接続パッド6の大きさとが異なっていることから、大きさが大きい方が位置ずれを補償(カバー)することができる。その結果、第1接続パッド5と第2接続パッド6を、側面配線7を介して良好に接続できる。従って、表示装置1の製造の歩留りを向上させることができるとともに、表示品位を改善することができる。また、側面配線7の位置が、印刷精度等に起因して所望の位置からずれたとしても、上記の効果によって、第1接続パッド5と第2接続パッド6を、側面配線7を介して良好に接続できる。
第1接続パッド5の大きさと第2接続パッド6の大きさの比は、面積で比較した場合、面積が大きい方が面積が小さい方の1倍を超え5倍程度以下であってもよいが、これらの値に限らない。ただし、5倍を超えると、基板2が大型化する傾向がある。
基板2は、例えば、透明または不透明なガラス基板、プラスチック基板、セラミック基板等である。基板2は、第1面2a、第1面2aとは反対側の第2面2b、および第1面2aと第2面2bとをつなぐ第3面2cを有している。第1面2aは、表示面とも称され、第2面2bは、反表示面とも称される。第3面2cは、側面または一側面とも称される。基板2は、その形状が、三角形板状、矩形板状、六角形板状、台形板状、円形板状、楕円形板状等であってもよく、その他の形状であってもよい。基板2の形状が、正三角形板状、矩形板状、正六角形板状等の形状である場合、複数の表示装置1をタイリングして、マルチディスプレイを構成することが容易になる。本実施形態では、基板2の形状は、例えば図1に示すように、矩形板状とされている。
複数の画素部3は、第1面2a上に位置し、表示装置1における表示領域を構成している。複数の画素部3は、例えば図1に示すように、所定の画素ピッチPでマトリクス状に配列されている。画素ピッチPは、例えば、40μm~400μm程度であってもよく、40μm~120μm程度であってもよく、60μm~100μm程度であってもよく、80μm程度であってもよい。なお、「~」は「乃至」を意味し、以下同様である。
各画素部3は、電極パッド31(図3A,4に示す)、および電極パッド31に電気的に接続される発光素子32を有している。
発光素子32は、例えば、発光ダイオード(Light Emitting Diode;LED)素子、有機エレクトロルミネッセンス素子、半導体レーザ素子等の自発光型の素子である。本実施形態では、発光素子32として、LED素子を用いる。発光素子32は、マイクロ発光ダイオード素子であってもよい。この場合、発光素子32は、電極パッド31に接続された状態で、一辺の長さが1μm程度以上100μm程度以下あるいは3μm程度以上10μm程度以下である矩形状の平面視形状を有していてもよい。
発光素子32は、例えば、導電性接着剤、はんだ、異方性導電膜(Anisotropic Conductive Film:ACF)等の導電性接合材を介して電極パッド31に電気的に接続されている。本実施形態では、電極パッド31は、アノードパッド31aとカソードパッド31bとを有し、アノードパッド31aには発光素子32のアノード端子32aが電気的に接続され、カソードパッド31bには発光素子32のカソード端子32bが電気的に接続されている。
各画素部3は、複数のアノードパッド31aと、単体または複数のカソードパッド31bと、複数の発光素子32とを有していてもよい。複数のアノードパッド31aには複数の発光素子32の複数のアノード端子32aがそれぞれ電気的に接続され、単体または複数のカソードパッド31bには複数の発光素子32の複数のカソード端子32bが電気的に接続される。画素部3が単体のカソードパッド31bを有する場合、カソードパッド31bは共通のカソードパッド31bとすることができる。複数の発光素子32は、赤色光を発光する発光素子32R、緑色光を発光する発光素子32Gおよび青色光を発光する発光素子32Bであってもよい。この場合、各画素部3は、カラーの階調表示が可能になる。なお、各画素部3は、赤色光を発光する発光素子32Rの代わりに、橙色光、赤橙色光、赤紫色光、または紫色光を発光する発光素子を有していてもよい。また、各画素部3は、緑色光を発光する発光素子32Gの代わりに、黄緑色光を発光する発光素子を有していてもよい。
図2に示すように、電源供給回路4等の駆動部が第2面2b上に位置している構成であってもよい。電源供給回路4は、複数の画素部3に供給される電源電圧を生成する。電源電圧は、第1電源電圧VDDおよび第2電源電圧VSSを含む。電源供給回路4は、第1電源電圧VDDを出力するVDD端子41、および第2電源電圧VSSを出力するVSS端子42を有している。第1電源電圧VDDは、例えば3V~15V程度または10V~15V程度のアノード電圧である。第2電源電圧VSSは、第1電源電圧VDDよりも低電圧であり、例えば-3V~3V程度または0V~3V程度のカソード電圧である。
電源供給回路4は、発光素子32の発光、非発光、発光強度等を制御するための制御回路、IC等の制御素子を含んでいてもよい。電源供給回路4は、例えば、第2面2b上に形成された薄膜回路であってもよい。この場合、薄膜回路を構成する半導体層は、例えば、化学的気相成長法(Chemical Vapor Deposition:CVD法)等の薄膜形成法によって第2面2bに直接的に形成されたLTPS(Low Temperature Poly Silicon)から成る半導体層であってもよい。
第1接続パッド5は複数あってもよく、その場合、複数の第1接続パッド5は第1面2a上における基板2の端縁2dに近接して位置している。複数の第1接続パッド5は、基板2の第1面2a上における端縁2dから第1面2aの中央側に向かって10μm~500μm程度の幅を有する部位に位置していてもよい。また、複数の第1接続パッド5のそれぞれと基板2の端縁2dとの間の距離は、画素ピッチPの1/2程度に設定されていてもよい。この場合、複数の表示装置1を結合してマルチディスプレイを構成したときに、表示装置1間の境界部における画素ピッチを表示装置1の表示部における画素ピッチと同じにすることができる。その結果、マルチディスプレイの全体の画素ピッチを均一にできるため、マルチディスプレイの表示品位を向上させることができる。なお、マルチディスプレイを構成するにあたって、隣接する表示装置1間に光吸収体等を挿入する場合には、複数の第1接続パッド5のそれぞれと基板2の端縁2dとの間の距離は、画素ピッチPの1/2未満に設定されてもよい。
本実施形態では、複数の第1接続パッド5は、図1に示すように、複数の第1電源接続パッド51と複数の第2電源接続パッド52とを含む構成であってもよい。第1電源接続パッド51は、複数の画素部3に第1電源電圧VDDを印加するための電源接続パッドであり、第2電源接続パッド52は、複数の画素部3に第2電源電圧VSSを印加するための電源接続パッドである。
表示装置1は、第1配線パターン8および第2配線パターン9を有している。第1配線パターン8および第2配線パターン9は、第1面2a上に位置している。第1配線パターン8および第2配線パターン9は、例えば、Mo/Al/Mo、MoNd/AlNd/MoNd等から成る。ここで、「Mo/Al/Mo」は、Mo層上にAl層が積層され、Al層上にMo層が積層された積層構造を示す。その他についても同様である。また、「MoNd」はMoとNdの合金であることを示す。例えば図1に示すように、第1配線パターン8は、複数の画素部3と複数の第1電源接続パッド51とを電気的に接続し、第2配線パターン9は、複数の画素部3と複数の第2電源接続パッド52とを電気的に接続している。第1配線パターン8および第2配線パターン9は、面状の配線パターンであってもよく、この場合、第1配線パターン8および第2配線パターン9は、それらの間に配置された絶縁層(後述する絶縁層34,35)によって電気的に互いに絶縁される。電極パッド31のカソードパッド31bは、第2配線パターン9の一部として形成されていてもよい。
第2接続パッド6は複数あってもよく、その場合、複数の第2接続パッド6は第2面2b上の端縁2dに近接して、平面視で第1接続パッド5にほぼ対応する位置に配置されている。複数の第2接続パッド6は、図2に示すように、複数の第3電源接続パッド61と複数の第4電源接続パッド62とを含む構成であってもよい。第3電源接続パッド61は、複数の画素部3に第1電源電圧VDDを印加するための電源接続パッドであり、第4電源接続パッド62は、複数の画素部3に第2電源電圧VSSを印加するための電源接続パッドである。
表示装置1は、複数の第1電源接続パッド51の個数と複数の第3電源接続パッド61の個数とが等しく、複数の第2電源接続パッド52の個数と複数の第4電源接続パッド62の個数とが等しい構成であってもよい。複数の第1電源接続パッド51は、平面視において、複数の第3電源接続パッド61にそれぞれ少なくとも一部が重なっていてもよい。また、複数の第2電源接続パッド52は、平面視において、複数の第4電源接続パッド62にそれぞれ少なくとも一部が重なっていてもよい。
第1接続パッド5は、走査信号線(ゲート信号線)、画像信号線(ソース信号線)または発光制御信号線等に接続される接続パッドを含んでいてもよい。第2接続パッド6についても同様である。
表示装置1は、図2に示すように、第3配線パターン10を有している構成であってもよい。第3配線パターン10は、第2面2b上に位置している。第3配線パターン10は、例えば、Mo/Al/Mo、MoNd/AlNd/MoNd等から成る。また第3配線パターン10は、銀粒子等の導電性粒子を含む導電性ペーストを、印刷法等によって塗布し焼成することによって形成される、厚膜配線であってもよい。例えば第3配線パターン10は、電源供給回路4のVDD端子41と複数の第3電源接続パッド61とを接続するとともに、電源供給回路4のVSS端子42と複数の第4電源接続パッド62とを接続している。
表示装置1は、第1面2a上から、第1面2aと第2面2bとをつなぐ側面2c上を介して、第2面2b上にかけて配置される側面配線7を備えている。側面配線7は複数あってもよい。複数の側面配線7は、複数の第1接続パッド5と複数の第2接続パッド6とをそれぞれ接続している。本実施形態では、複数の側面配線7は、複数の第1電源接続パッド51と複数の第3電源接続パッド61とをそれぞれ電気的に接続し、複数の第2電源接続パッド52と複数の第4電源接続パッド62とをそれぞれ電気的に接続している。なお、複数の第1接続パッド5の一部と複数の第2接続パッド6の一部は、基板2の周縁部に配置され、基板2を第1面2aから第2面2bにかけて貫通する複数の貫通導体を用いてそれぞれ接続することもできる。複数の第1接続パッド5と複数の第2接続パッド6とを複数の側面配線7によって接続することで、表示装置1における表示領域の外側部分(所謂、額縁領域)の面積を削減することが容易になる。
次に、図3A~6を参照して、画素部3、第1接続パッド5、第2接続パッド6および側面配線7の詳細な構成について説明する。なお、図3A,5,6では、複数の第1接続パッド5、複数の第2接続パッド6および複数の側面配線7のうち、表示装置1の一実施形態に係る第1接続パッド5a、第2接続パッド6a、および側面配線7aのみを示している。
本実施形態では、例えば図3Aに示すように、各画素部3の電極パッド31は、3つのアノードパッド31aと、1つの共通のカソードパッド31bとを有している。各画素部3は、赤色光を発光する発光素子32R、緑色光を発光する発光素子32Gおよび青色光を発光する発光素子32Bを有している。発光素子32R,32G,32Bは、例えば図3Aに示すように、平面視において、列状に配列されている。発光素子32R,32G,32Bは、平面視において、L字状に配列されていてもよい。この場合、画素部3の平面視における面積が小さくなるとともに、画素部3の平面視における形状をコンパクトな正方形状等とすることができる。ひいては、表示装置1の画素密度を向上させることができ、高画質な画像表示が可能となる。
各画素部3は、例えば図4に示すように、基板2の第1面2a上に位置する絶縁層33~36を有している。絶縁層33~36は、例えばSiO2、Si34等の無機絶縁層、またはアクリル樹脂、ポリカーボネート等から成る有機絶縁層から成る。また、図示しないが、絶縁層33~36のうち最も基板2寄りに位置する絶縁層33の内部または基板2と絶縁層33との間には、発光素子32の発光を制御するためのTFT等を備えた画素回路が配置されている。絶縁層34,35は、第1配線パターン8と第2配線パターン9との間に配置されており、第1配線パターン8および第2配線パターン9は、絶縁層34,35によって、電気的に互いに絶縁されている。
発光素子32は、アノード端子32aが、アノードパッド31aに電気的に接続され、カソード端子32bが、第2配線パターン9に接続されるカソードパッド31bに電気的に接続されている。アノードパッド31aとカソードパッド31bとは、アノードパッド31aの周囲に形成された第2配線パターン9の開口部(切り欠き)によって、互いに電気的に絶縁されている。カソードパッド31bは、絶縁層35の表面および絶縁層36に形成された開口部の内壁面を引き回された配線によって、第2配線パターン9に電気的に接続されている。アノードパッド31aの表面およびカソードパッド31bの表面は、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)等から成る透明導電層37によってそれぞれ被覆されていてもよい。
第1接続パッド5aおよび第2接続パッド6aは、導電性材料から成る。第1接続パッド5aおよび第2接続パッド6aは、単一の金属層であってもよく、複数の金属層が積層されていてもよい。第1接続パッド5aおよび第2接続パッド6aは、例えば、Al、Al/Ti、Ti/Al/Ti、Mo、Mo/Al/Mo、MoNd/AlNd/MoNd、Cu、Cr、Ni、Ag等から成る。図5,6では、第1接続パッド5aが、互いに積層された2層の金属層53,54から成り、基板2の第1面2a上に形成された絶縁層55上に配置されている例を示している。また、図5,6では、第2接続パッド6aが、単一の金属層63から成り、基板2の第2面2b上に配置されている例を示している。なお、図5において、符号の64は保護絶縁層(オーバーコート)を示す。
第1接続パッド5aが複数の金属層53,54を積層して成る場合、例えば図5,6に示すように、金属層53,54の縁部の層間に絶縁層56が配置されていてもよい。また、第1接続パッド5aにおける第1面2aの内方側(図5における右側)の端部に絶縁層57が配置されていてもよい。これにより、第1接続パッド5aが第1面2aの内方側に配置された配線導体等と短絡することを抑制できる。絶縁層55,56,57は、例えばSiO2、Si34、アクリル樹脂等のポリマー材料等から成る。第1接続パッド5aの表面は、ITO、IZO等から成る透明導電層58によって被覆されていてもよい。第2接続パッド6aの表面は、ITO、IZO等から成る透明導電層65によって被覆されていてもよい。なお、第1接続パッド5a以外の第1接続パッド5の構成、および、第2接続パッド6a以外の第2接続パッド6の構成は、第1接続パッド5aの構成および第2接続パッド6aの構成とそれぞれ同様であってもよい。
側面配線7aは、例えば図5,6に示すように、側面2cから第1面2aおよび第2面2bにかけて位置し、第1接続パッド5aと第2接続パッド6aとを接続している。側面配線7aは、Ag、Cu、Al、ステンレススチール等の導電性粒子、未硬化の樹脂成分、アルコール溶媒および水等を含む導電性ペーストを、側面2cから第1面2aおよび第2面2bにかけての所望の部位に塗布した後、加熱法、紫外線等の光照射によって硬化させる光硬化法、光硬化加熱法等の方法によって形成することができる。側面配線7aは、メッキ、蒸着、CVD等の薄膜形成方法によっても形成することができる。また、側面2cにおける側面配線7aを形成する部位に、溝を予め形成しておいてもよい。これにより、側面配線7aと成る導電性ペーストが、側面における所望の部位に配置されやすくなる。なお、側面配線7a以外の側面配線7も、側面配線7aと同様に形成することができる。
図示しないが、表示装置1は、第1面2a上に、複数本のゲート信号線と、複数本のゲート信号線と交差する複数本のソース信号線と、が配置される。また、各画素部3には、複数本のゲート信号線にそれぞれ接続される複数の第1電極パッドと、複数本のソース信号線にそれぞれ接続される複数の第2電極パッドと、第1電極パッドおよび第2電極パッドに接続された、発光素子駆動用の薄膜トランジスタ(Thin Film Transistor:TFT)と、が備わっている。また、図示しないが、表示装置1は、第2面2b上に、複数の第1電極パッドにそれぞれ電気的に接続される複数の第3電極パッド、および複数の第2電極パッドにそれぞれ電気的に接続される複数の第4電極パッドを有している。複数の第1電極パッドと複数の第3電極パッドとは、例えば、側面配線7,7aと同様の構成の側面配線によってそれぞれ接続されていてもよい。複数の第2電極パッドと複数の第4電極パッドとは、例えば、側面配線7,7aと同様の構成の側面配線によってそれぞれ接続されていてもよい。第3電極パッドは、第2面2b上に配置されたゲート信号線駆動回路(ゲートドライバ)に裏面配線等を介して接続され、第4電極パッドは、第2面2b上に配置されたソース信号線駆動回路(ソースドライバ)に裏面配線等を介して接続されていてもよい。ゲート信号線駆動回路およびソース信号線駆動回路は、電源供給回路に備わっていてもよい。
表示装置1では、例えば図3Aに示すように、平面視において、第1接続パッド5aの大きさと第2接続パッド6aの大きさとが異なっている。これにより、第1接続パッド5aと第2接続パッド6aの位置が所望の位置からずれたとしても、第1接続パッド5aと第2接続パッド6aとのうち大きさが大きい方が位置ずれを補償することができる。即ち、平面視において、第1接続パッド5aと第2接続パッド6aのうち大きい方が小さい方の大部分と重なる位置関係、または大きい方が小さい方を内包する位置関係とすることができる。その結果、第1接続パッド5aと第2接続パッド6aとを、側面配線7aによって良好な接続性をもって接続することができる。また、側面配線7aの位置が、印刷精度等に起因して所望の位置からずれたとしても、上記の効果によって、第1接続パッド5aと第2接続パッド6aを、側面配線7aを介して良好に接続できる。
また、第1接続パッド5aと第2接続パッド6aとを接続する側面配線7aを形成する際に、例えば、第1接続パッド5aおよび第2接続パッド6aのうちの平面視における面積が小さい方の位置に基づいて、側面配線7aと成る導電性ペーストの塗布パターンを設定する。そして、該塗布パターンに従って側面配線7aを形成することによって、第1接続パッド5aと第2接続パッド6aとを良好に接続することが可能になる。換言すると、表示装置1によれば、第1接続パッド5aと第2接続パッド6aとが平面視で同一形状(すなわち、同一面積)である場合と比較して、第1接続パッド5aと第2接続パッド6aとの比較的大きい位置ずれが許容される。また、側面配線7aの位置ずれも許容され得る。このため、表示装置1によれば、製造の歩留りを改善できる。また、表示装置1によれば、複数の第1接続パッド5と複数の第2接続パッド6とを良好に接続することが可能となるため、複数の画素部3に供給される電源電圧を均一化および安定化させることができる。即ち、複数の画素部3に同じ電圧レベルの電源電圧を入力したときに、画素部3間で電源電圧の電圧レベルが異なるという不具合が発生することを抑えることができる。その結果、表示装置1における輝度むら、色むら等の発生を抑制し、表示装置1の表示品位を向上させることができる。
第2接続パッド6aの大きさは、図3Aに示すように、平面視において、第2接続パッド6aに接続された第1接続パッド5aの大きさよりも大きくてもよい。例えば、第2接続パッド6aの面積が第1接続パッド5aの面積よりも大きくてもよい。この場合、平面視における第1接続パッド5aの面積を小さく維持することができるため、表示装置1における額縁部の面積を削減し、表示装置1を狭額縁または額縁レスの表示装置とすることができる。また、高精細な画像表示を行う表示装置1における小さい画素ピッチに対応して、複数の第1接続パッド5aを配置することが容易になる。このような構成とすることによって、第1接続パッド5aと第2接続パッド6aとの位置ずれを許容しつつ、表示装置1を狭額縁化または額縁レス化することができ、また小さな画素ピッチに対応することができる。その結果、表示装置1の製造の歩留りを改善できるとともに、表示装置1の表示品位を向上させることができる。また、複数の表示装置1から構成されるマルチディスプレイの画素ピッチを均一化し、マルチディスプレイの表示品位を向上させることが可能になる。
第2接続パッド6aの端縁2dに沿った方向の長さが、第1接続パッド5aの端縁2dに沿った方向の長さよりも長い構成であってもよい。この場合、第1接続パッド5aと第2接続パッド6aの位置ずれが端縁2dに沿った方向において許容される。即ち、位置ずれが生じたとしても、端縁2dに沿った方向において、第2接続パッド6aが第1接続パッド5aを内包する位置関係または第1接続パッド5aと第2接続パッド6aが大部分重なる位置関係を維持することができる。これにより、第1接続パッド5aと第2接続パッド6aを接続する側面配線7aの接続性が劣化することを抑えることができる。第2接続パッド6aの端縁2dに沿った方向の長さが、第1接続パッド5aの端縁2dに沿った方向の長さの1倍を超え2倍程度以下であってもよいが、これらの値に限らない。
第2接続パッド6aは、端縁2d側の部位の端縁2dに沿った方向の幅(例えば、幅w1とする)が、端縁2d側の部位と反対側の部位の端縁2dに沿った方向の幅(例えば、幅w2とする)よりも大きい構成であってもよい。例えば、第2接続パッド6aは、図3Bに示すように、端縁2d側の部位に、端縁2dに沿った方向に延出する延出部6aeを有していてもよい。この場合、第1接続パッド5aと第2接続パッド6aの位置ずれが端縁2dに沿った方向においてより許容される。また、第1接続パッド5aと第2接続パッド6aを接続する側面配線7aの接続性が劣化することをより抑えることができる。また、導電性ペーストを塗布して側面配線7aを形成するときに、延出部6aeが導電性ペーストを奥行方向(端縁2dと反対方向)に呼び込む導入部として機能する。その結果、側面配線7aの第2接続パッド6aに対する接続性がより良好になる。延出部6aeは、第2接続パッド6aの端縁2d側の部位に、端縁2dに沿った方向において両端部にあってもよい。この場合、上記の各種効果がより向上する。同じ目的のために、第2接続パッド6aは、端縁2d側の辺が下底であり、端縁2d側の辺と反対側の辺が上底である、台形状であってもよい。上記の幅w1は上記の幅w2の1倍を超え1.5倍以下程度であってもよいが、この範囲に限らない。また、第1接続パッド5aも、端縁2d側の部位の端縁2dに沿った方向の幅が、端縁2d側の部位と反対側の部位の端縁2dに沿った方向の幅よりも大きい構成であってもよい。
第2接続パッド6aは、図3Cに示すように、端縁2d側の部位に、端縁2dに沿った方向に延出する延出部6aeを有しており、延出部6aeは、端縁2d側の端から奥行方向に向かうに伴って、漸次幅が小さくなる構成であってもよい。この場合、延出部6aeが導電性ペーストを奥行方向に呼び込む導入部として、より効果的に機能する。また、第1接続パッド5aも同様の構成であってもよい。
第1接続パッド5aは、例えば図3Aに示すように、平面視において、端縁2dに沿う方向における第2接続パッド6aの両端の間に位置していてもよい。即ち、端縁2dに沿った方向において、第2接続パッド6aが第1接続パッド5aを内包する位置関係であってもよい。この場合、第1接続パッド5aの位置に基づいて、側面配線7aと成る導電性ペーストの塗布パターンを設定し、該塗布パターンに従って側面配線7aを形成することによって、第1接続パッド5aと第2接続パッド6aとを良好に接続することができる。その結果、表示装置1の製造の歩留りを改善し、表示装置1の表示品位を向上させることができるとともに、マルチディスプレイの表示品位を向上させることが可能になる。
第2接続パッド6aは、図3Aに示すように、第2接続パッド6aの端縁2dに沿った方向と交差する方向の長さが、第1接続パッド5aの端縁2dに沿った方向と交差する方向の長さよりも長い構成であってもよい。例えば、平面視において、第2接続パッド6aの端縁2dに直交する方向の長さが、第1接続パッド5aの端縁2dに直交する方向の長さよりも長くてもよい。この場合、第2接続パッド6aと側面配線7aとの接触面積を増大させることができるため、第2接続パッド6aと側面配線7aとの間の接触抵抗を低減できる。その結果、複数の画素部3に供給される電源電圧を安定化させることができるため、表示装置1の表示品位を一層向上させることができる。上記の交差する方向は、端縁2dに直交する方向でなくてもよく、端縁2dに沿った方向と角度をなして傾いた方向であってもよい。その角度は30°~80°程度であってもよく、60°~80°程度であってもよい。
第2接続パッド6aは、平面視において、第1接続パッド5aを内包している構成であってもよい。即ち、第2接続パッド6aが、平面視において、第1接続パッド5aの全体を含む構成であってもよい。この場合、第1接続パッド5aと第2接続パッド6aの位置ずれがあらゆる方向において許容される。即ち、位置ずれが生じたとしても、あらゆる方向において、第2接続パッド6aが第1接続パッド5aを内包する位置関係または第1接続パッド5aと第2接続パッド6aが大部分重なる位置関係を維持することができる。また、側面配線7aの位置が、印刷精度等に起因して所望の位置からずれたとしても、上記の効果によって、第1接続パッド5aと第2接続パッド6aを、側面配線7aを介して良好に接続できる。
第1接続パッド5aと第2接続パッド6aの大きい方の形状が、円形または楕円形である構成であってもよい。この構成の場合、第1接続パッド5aと第2接続パッド6aの位置ずれがあらゆる方向において許容され易くなる。この構成において、第2接続パッド6aは、平面視において、第1接続パッド5aを内包している構成であってもよい。この構成の場合、第1接続パッド5aと第2接続パッド6aの位置ずれがあらゆる方向においてより許容され易くなる。
第2接続パッド6aは、第1接続パッド5aと相似状の形状である構成であってもよい。この構成の場合、第1接続パッド5aと第2接続パッド6aの位置ずれがあらゆる方向において許容され易くなる。この構成において、第2接続パッド6aは、平面視において、第1接続パッド5aを内包している構成であってもよい。この構成の場合、第1接続パッド5aと第2接続パッド6aの位置ずれがあらゆる方向においてより許容され易くなる。
第2接続パッド6aの中心と第1接続パッド5aの中心が一致している構成であってもよい。この構成の場合、第1接続パッド5aと第2接続パッド6aの位置ずれがあらゆる方向において許容され易くなる。第2接続パッド6aの中心と第1接続パッド5aの中心が完全に一致していなくてもよい。第1接続パッド5aと第2接続パッド6aの大きい方の中心を含む5%~30%程度の面積割合の領域内に、第1接続パッド5aと第2接続パッド6aの小さい方の中心が、位置していてもよい。面積割合の数値は5%~30%程度に限らない。
第1接続パッド5aは、その厚みが第2接続パッド6aの厚みよりも厚い構成であってもよい。この構成により、第1接続パッド5aの大きさが第2接続パッド6aの大きさよりも小さい場合に、第1接続パッド5aの抵抗が第2接続パッド6aの抵抗よりも高くなることを抑えることができる。また、第1接続パッド5aの抵抗と第2接続パッド6aの抵抗とを同程度にすることができる。第1接続パッド5aの厚みと第2接続パッド6aの厚みとの比は、第1接続パッド5aの面積と第2接続パッド6aの面積との比の逆数であってもよい。
第1接続パッド5aは、その導電率が第2接続パッド6aの導電率よりも高い構成であってもよい。この構成により、第1接続パッド5aの大きさが第2接続パッド6aの大きさよりも小さい場合に、第1接続パッド5aの抵抗が第2接続パッド6aの抵抗よりも高くなることを抑えることができる。また、第1接続パッド5aの抵抗と第2接続パッド6aの抵抗とを同程度にすることができる。第1接続パッド5aの導電率と第2接続パッド6aの導電率との比は、第1接続パッド5aの厚さと第2接続パッド6aの厚さが同じであれば、第1接続パッド5aの面積と第2接続パッド6aの面積との比の逆数であってもよい。
第1接続パッド5aの導電率と第2接続パッド6aの導電率の調整は、それらの材料を異ならせることによって実施してもよい。軟銅の導電率を100とした場合の導電率(International Annealed Copper Standard:IACS%)で表すと、例えば、銀が105.7、軟銅が100、アルミニウムが59.5、モリブデンが31.4、ニッケルが24.2、インジウムが20.0、錫が14.6、クロムが13.4、ニオブが11.0、チタンが4.0である。これらの金属の群から、第1接続パッド5aの導電率が第2接続パッド6aの導電率よりも高くなる組合せとなるように、それらの材料を選択してもよい。また、第1接続パッド5aおよび第2接続パッド6aを、導電性ペーストを用いて形成する場合、第1接続パッド5aを形成する導電性ペーストに含まれる導電性粒子(例えば、銀粒子)の含有量が、第2接続パッド6aを形成する導電性ペーストに含まれる導電性粒子の含有量よりも多くなるようにしてもよい。
例えば図7に示すように、平面視において、第2接続パッド6aと端縁2dとの距離L6が、第1接続パッド5aと端縁2dとの距離L5よりも大きくてもよい。表示装置1の製造工程は、複数の第1接続パッド5、複数の第2接続パッド6等が形成された母基板を、レーザ加工によって切断する工程を含むことがある。距離L6が距離L5よりも大きい場合、第2面2b側からレーザ光を照射して母基板を切断することによって、第1接続パッド5a、第2接続パッド6a等の熱的な損傷を抑制しつつ、母基板を切断することができる。これにより、第1接続パッド5aおよび第2接続パッド6aと側面配線7aとの接続を良好なものとし、第1接続パッド5aおよび第2接続パッド6aと側面配線7aとの間の接触抵抗を低減することができる。その結果、複数の画素部3に供給される電源電圧を安定化させることができるため、表示装置1の表示品位を一層向上させることができる。
第1接続パッド5aと第2接続パッド6aとを接続する側面配線7aは、図6A及び図8Aに示すように、全体として同じ幅であってもよく、また図6B及び図8Bに示すように、側面配線7aは、第2接続パッド6aに接続される部位の幅が第1接続パッド5aに接続される部位の幅よりも大きい構成であってもよい。即ち、平面視において、側面配線7aの第2接続パッド6a上に位置する部位の幅が、第1面2a上に位置する部位の幅よりも大きくてもよい。この場合、位置ずれが生じて、第2接続パッド6aの第1接続パッド5aに対する相対的な位置が第2接続パッド6a1のようにずれたとしても、第2接続パッド6a1と側面配線7aの良好な接続性を確保することができる。また、第2接続パッド6a1と側面配線7aとの間の接触抵抗を低減することができる。また、側面配線7aの全体の抵抗を小さくすることもできる。その結果、複数の画素部3に供給される電源電圧を安定化させることができるため、表示装置1の表示品位を一層向上させることができる。また、側面配線7aと成る導電性ペーストの塗布パターンに位置ずれが生じた場合であっても、第2接続パッド6aと側面配線7aとを接続することができるため、製造の歩留りの低下を効果的に抑制することができる。
側面配線7aは、例えば図9に示すように、基板2の側面2cに対応する部位に、残部よりも厚みが厚い増厚部を有している構成であってもよい。すなわち、側面配線7aは、第1接続パッド5a上に位置する部位および第2接続パッド6a上に位置する部位よりも厚さが厚い部位(増厚部)を側面2c上に有していてもよい。この場合、側面配線7aの電気抵抗を低減することができるため、複数の画素部3に供給される電源電圧を安定化させることができる。その結果、表示装置1の表示品位を一層向上させることができる。側面配線7aの厚さが厚い部位は、側面2cに下地金属層をメッキ法等によって形成しそれを覆うように導電性ペーストを塗布する方法などによって形成してもよい。増厚部の厚みは、その残部の1倍を超え5倍程度以下であってもよく、増厚部の長さは側面2cの長さ(基板2の厚みに相当する)の10%~100%程度であってもよいが、これらの範囲に限らない。
次に、本開示の他の実施形態に係る表示装置について説明する。図10~14は、本開示の他の実施形態に係る表示装置における側面配線を示す展開図である。図10~14に示す展開図は、図8A,8Bに示す展開図に対応する。
側面配線7aは、例えば図10~14に示すように、第1接続パッド5aに接続される部位から第2接続パッド6aに接続される部位に向かうに伴って、幅が広くなっている構成であってもよい。逆に、側面配線7aは、第2接続パッド6aに接続される部位から第1接続パッド5aに接続される部位に向かうに伴って、幅が広くなっている構成であってもよい。即ち、側面配線7aは、正面視において(すなわち、側面2cに直交する方向から視たときに)、第1面2a寄りの部位の幅と第2面2b寄りの部位の幅とが異なっていてもよい。
第2接続パッド6aの平面視における面積が第1接続パッド5aの平面視における面積よりも大きい構成であってもよい。裏面配線である第3配線パターン10が印刷法によって形成される場合、印刷精度に起因して第3配線パターン10の位置ずれが発生したとしても、第2接続パッド6aと第3配線パターン10の接続性が劣化すること、即ち接続抵抗が大きくなることを抑えることができる。またこの場合、側面配線7aは、例えば図10~14に示すように、第2面2b寄りの部位の幅が第1面2a寄りの部位の幅よりも大きくてもよい。この場合、側面配線7aの電気抵抗を低減することができるため、複数の画素部3に供給される電源電圧を安定化させることができ、その結果、表示装置1の表示品位を一層向上させることができる。また、第1接続パッド5aと第2接続パッド6aとの位置ずれ、あるいは、側面配線7aと成る導電性ペーストの塗布パターンに位置ずれが生じた場合であっても、第1接続パッド5aおよび第2接続パッド6aと側面配線7aとを、接続性を劣化させることなく接続することができるため、製造の歩留りの低下を効果的に抑制することができる。
側面配線7a、例えば図10,11に示すように、側面2c上に位置する複数の略矩形状の部位7aa,7abを有していてもよい。即ち、側面配線7aは階段状(ステップ状)に幅が広くなっていてもよい。複数の略矩形状の部位7aa,7abは、例えば図10に示すように、側面2cを正面から見た正面視において、部位7aaの中心と部位7abの中心とを結ぶ仮想線の方向が、側面配線7aが延びる方向(図10における上下方向)と略平行となるように配置されていてもよい。部位7aaの中心は対角線の交点であってよく、部位7abについても同様である。複数の略矩形状の部位7aa,7abは、例えば図11に示すように、側面視において、部位7aaの一辺と部位7abの一辺とが一直線となるように配置されていてもよい。図10,11では、側面配線7aが2つの略矩形状の部位を有する例を示したが、側面配線7aは3つ以上の略矩形状の部位を有していてもよい。
側面配線7aは、例えば図12に示すように、正面視において、上底が第1面2a側に位置し、下底が第2面2b側に位置する台形状の形状を有していてもよい。即ち、側面配線7aは漸次幅が広くなっていてもよい。図12では、正面視における側面配線7aの形状が等脚台形である例を示したが、正面視における側面配線7aの形状は、不等脚台形状であってもよい。
側面配線7aは、例えば図13,14に示すように、側面2c上に位置する、略台形状の部位7acおよび略矩形状の部位7adを有していてもよい。即ち、側面配線7aは途中まで漸次幅が広くなっていており、途中から一定の幅の幅広部を有する形状であってもよい。略台形状の部位7acおよび略矩形状の部位7adは、例えば図13に示すように、正面視において、略矩形状の部位7acの中心と略矩形状の部位7adの中心とを結ぶ仮想線の方向が、側面配線7aが延びる方向(図13における上下方向)と略平行となるように配置されていてもよい。略台形状の部位7acおよび略矩形状の部位7adは、例えば図14に示すように、正面視において、略台形状の部位7acの一方の脚が、側面配線7aが延びる方向と略平行であるとともに、略矩形状の部位7adの一辺と一直線となるように配置されていてもよい。図13,14では、略台形状の部位7acが第1面2a側に位置し、略矩形状の部位7adが第2面2b側に位置する例を示したが、側面配線7aは、略矩形状の部位7adが第1面2a側に位置し、略台形状の部位7acが第2面2b側に位置していてもよい。
側面配線7aは、第1面2aと第3面2cとの間の角部(第1角部とする)における幅がその前後の幅よりも広い幅広部(第1幅広部とする)を有していてもよい。この場合、側面配線7aが第1角部で途切れることを抑えて、導通性が劣化することを抑えることができる。第1幅広部の幅は、その前後の幅の1倍を超え2倍程度以下であってもよいが、この範囲に限らない。また、側面配線7aは、第2面2bと第3面2cとの間の角部(第2角部とする)における幅がその前後の幅よりも広い幅広部(第2幅広部とする)を有していてもよい。この場合、側面配線7aが第2角部で途切れることを抑えて、導通性が劣化することを抑えることができる。第2幅広部の幅は、その前後の幅の1倍を超え2倍程度以下であってもよいが、この範囲に限らない。
第2接続パッド6aの大きさが第1接続パッド5aの大きさよりも大きい構成であって、側面配線7aは、第1接続パッド5aに接続される部位の厚みが第2接続パッド6aに接続される部位の厚みよりも厚い構成であってもよい。この場合、側面配線7aは、第2接続パッド6aに接続される部位(接続部位p2とする)の幅が第1接続パッド5aに接続される部位(接続部位p1とする)の幅よりも大きくなる。そうすると、側面配線7aの接続部位p2の抵抗は小さくなるが、接続部位p1の抵抗は接続部位p2の抵抗よりも大きくなる。そこで、接続部位p1の厚みを接続部位p2の厚みよりも厚くすることによって、接続部位p1の抵抗を小さくして接続部位p2の抵抗に近づけるか、同程度にすることができる。その結果、側面配線7aの全体の抵抗がより小さくなる。接続部位p1の厚みは接続部位p2の厚み(1μm~20μm程度)の1倍を超え3倍程度以下であってもよいが、これらの値に限らない。
第1接続パッド5aの大きさが第2接続パッド6aの大きさよりも大きい構成であってもよい。例えば、第1接続パッド5aの幅と第2接続パッド6aの幅がほぼ同じであって、第1接続パッド5aの長さが第2接続パッド6aの長さよりも長い構成であってもよい。この構成の場合、第1接続パッド5aと、それに最も近い発光素子32との間の接続距離が短くなる。その結果、第1接続パッド5aとそれに接続される発光素子32との間の接続抵抗が小さくなり、発光素子32の輝度等の発光特性を制御することが容易になる。第1接続パッド5aの長さは、第2接続パッド6aの長さの1倍を超え5倍程度以下であってもよいが、この範囲に限らない。
次に、表示装置の製造方法について説明する。図15は、本開示の一実施形態に係る表示装置の製造方法を説明するフローチャートである。
本実施形態に係る表示装置の製造方法は、準備工程S1と、画素領域形成工程S2と、第1接続パッド形成工程S3と、第2接続パッド形成工程S4と、切断工程S5と、側面配線形成工程S6と、を含む。
表示装置の製造方法は、第1面(基板2の第1面2aに相当する)および第1面とは反対側の第2面(基板2の第2面2bに相当する)を有するとともに第1面上に複数の表示装置領域を含む母基板を準備する準備工程S1と、表示装置領域に画素領域を複数形成する画素領域形成工程S2と、表示装置領域の端縁(基板2の端縁2dに相当する)に近接する部位に第1接続パッド5を形成する第1接続パッド形成工程S3と、第2面上の端縁に近接する部位に、第1接続パッド5と異なる大きさの第2接続パッド6を形成する第2接続パッド形成工程S4と、母基板を端縁に沿って切断することによって表示装置基板を作製する切断工程S5と、表示装置基板における第1面上から側面(基板2の側面2cに相当する)としての切断面を介して第2面上にかけて、第1接続パッド5と第2接続パッド6を接続する側面配線7を形成する側面配線形成工程S6と、を備える構成である。
準備工程S1は、表示装置1を製造するための母基板を準備する工程である。母基板は、第1面および第1面とは反対側の第2面を有している。母基板は、表示装置1と成る表示装置領域を少なくとも1つ有している。
画素領域形成工程S2は、第1面の表示装置領域内に、所定のピッチでマトリクス状に配列された複数の画素領域を形成する工程である。ここで、画素領域とは、例えば、図4に示した画素部3から発光素子32を除いたものを指す。画素領域は、例えば、メッキ、蒸着、CVD等の薄膜形成法、フォトリソグラフィ法、エッチング法等の公知の手法を用いて形成することができる。
第1接続パッド形成工程S3は、第1面の表示装置領域内における表示装置領域の端縁に近接する部位に、複数の第1接続パッド5を形成し、複数の電極パッド31と複数の第1接続パッド5とを接続する工程である。複数の第1接続パッド5は、例えば、メッキ、蒸着、CVD等の薄膜形成法、フォトリソグラフィ法、エッチング法等の公知の手法を用いて形成することができる。
第2接続パッド形成工程S4は、第2面の表示装置領域内における表示装置領域の端縁に近接する部位に、複数の第1接続パッド5にそれぞれ接続される複数の第2接続パッド6を形成する工程である。第2接続パッド形成工程S4では、複数の第2接続パッド6を、平面視において、複数の第2接続パッド6のうちの少なくとも1つの第2接続パッド6aが、該少なくとも1つの第2接続パッド6aに接続される第1接続パッド5aと面積が異なるように形成する。複数の第2接続パッド6は、例えば、メッキ、蒸着、CVD等の薄膜形成法、印刷法、フォトリソグラフィ法、エッチング法等の公知の手法を用いて形成することができる。
第2接続パッド形成工程S4では、複数の第2接続パッド6を、平面視において、表示装置領域の端縁と複数の電極パッド31との距離の最小値、および表示装置領域の端縁と複数の第1接続パッド5との距離の最小値が、表示装置領域の端縁と複数の第2接続パッド6との距離の最小値未満となるように形成してもよい。この場合、複数の表示装置1を互いに結合してマルチディスプレイを構成する場合に、第1の表示装置1と第2の表示装置1とを跨ぐ画素ピッチを、表示装置1の画素ピッチPに略一致させることが可能になる。ひいては、マルチディスプレイの表示品位を向上させることが可能になる。
なお、画素領域形成工程S2、第1接続パッド形成工程S3および第2接続パッド形成工程S4は、いかなる順序で行ってもよい。また、画素領域形成工程S2および第1接続パッド形成工程S3は、同時に行ってもよい。
切断工程S5は、母基板を表示装置領域の端縁に沿って切断し、表示装置領域を有する子基板(表示装置基板)を作製する工程である。切断工程S5では、メカニカルスクライブ加工法、レーザスクライブ加工法等の切断法を用いることができる。
切断工程S5では、母基板から表示装置領域を切り離すために、母基板の第2面側から表示装置領域の端縁に沿って、COレーザ、YAGレーザ等から発振されるレーザ光を照射するレーザスクライブ加工法を用いてもよい。この場合、メカニカルスクライブ加工法を用いる切断と比較して、母基板を高精度に切断することができる。また、第2接続パッド6が表示装置領域の端縁から比較的に大きく離隔した部位に配置されていることから、レーザ光の照射による第2接続パッド6の損傷を抑制できる。ひいては、表示品位に優れた表示装置1を製造することができる。
本実施形態の表示装置の製造方法は、切断工程S5の後に、側面配線形成工程S6と、電源供給回路の配置及び接続工程S7と、発光素子実装工程S8とを行う。
側面配線形成工程S6は、切断工程S5によって得られた表示装置基板の、第1面2aと第2面2bとを接続する側面2cから、第1面2aおよび第2面2bに延び、複数の第1接続パッド5と複数の第2接続パッド6とをそれぞれ接続する複数の側面配線7を形成する工程である。
側面配線7は、Ag、Cu、Al、ステンレススチール等の導電性粒子、未硬化の樹脂成分、アルコール溶媒および水等を含む導電性ペーストを、表示装置基板の側面2c、第1面2aおよび第2面2bにおける所望の部位に塗布した後、加熱法、紫外線等の光照射によって硬化させる光硬化法、光硬化加熱法等の方法によって形成することができる。側面配線7は、メッキ、蒸着、CVD等の薄膜形成法によっても形成することができる。表示装置基板の側面2cにおける側面配線7を形成する部位に、溝を予め設けておいてもよい。これにより、側面配線7と成る導電性ペーストが、表示装置基板の側面2cにおける所望の部位に配置されやすくなる。
側面配線形成工程S6は、複数層積層構造の側面配線7を形成する構成であってもよい。この構成により、側面配線7の厚みを増大させてその抵抗を小さくすることができる。また、側面配線7の抵抗が所望の値となるように調整することが容易になる。導電性ペーストを塗布し焼成して側面配線7を形成する場合、導電性ペーストを塗布し焼成する工程を複数回実施してもよい。側面配線7を薄膜形成法によっても形成する場合も、同様に形成工程を複数回実施してもよい。この構成の場合、複数層積層構造の側面配線7における上層側の厚みが下層側の厚みよりも薄くなるようにしてもよい。これにより、側面配線7の抵抗が所望の値となるように調整することがより容易になる。例えば、2層構成の側面配線7であれば、第2層(上層)の厚みが第1層(下層)の厚みよりも薄くなるようにしてもよい。
電源供給回路4の配置及び接続工程S7は、第2面2b上に電源供給回路4を配置し、複数の第2接続パッド6と電源供給回路4とを接続する工程である。なお、電源供給回路4の配置及び接続工程S7では、予め作製された電源供給回路4を表示装置基板の第2面2bに実装してもよく、表示装置基板の第2面2bに、メッキ、蒸着、CVD等の薄膜形成法、フォトリソグラフィ法、エッチング法等の公知の手法を用いて、直接的に形成してもよい。
発光素子実装工程S8は、複数の画素領域の各々に発光素子32を実装する工程である。発光素子32としては、例えば、LED素子を用いることができる。発光素子32は、マイクロ発光ダイオード素子であってもよい。発光素子実装工程S8では、複数の画素領域の各々に3つの発光素子32R,32G,32Bを実装してもよい。
なお、側面配線形成工程S6、電源供給回路の配置及び接続工程S7および発光素子実装工程S8は、いかなる順序で行ってもよい。
上記の製造方法によって、マルチディスプレイを構成した場合に、マルチディスプレイとしての表示品位を向上させることが可能な表示装置1を製造することができる。
本開示の表示装置によれば、第1接続パッドと第2接続パッドの位置が、印刷精度等に起因して所望の位置からずれたとしても、第1接続パッドの大きさと第2接続パッドの大きさとが異なっていることから、大きさが大きい方が位置ずれを補償(カバー)することができる。その結果、第1接続パッドと第2接続パッドを、側面配線を介して良好に接続できる。また、側面配線の位置が、印刷精度等に起因して所望の位置からずれたとしても、上記の効果によって、第1接続パッドと第2接続パッドを、側面配線を介して良好に接続できる。従って、表示装置の製造の歩留りを向上させることができるとともに、表示品位を改善することができる。また、本開示の表示装置の製造方法によれば、製造の歩留りを向上させることができるとともに、表示品位が改善した表示装置を製造することが可能になる。
以上、本開示の表示装置および表示装置の製造方法の各実施形態について詳細に説明したが、また、本開示の表示装置および表示装置の製造方法は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。上記各実施形態をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。
以上、本開示の表示装置の実施形態について詳細に説明したが、本開示の表示装置は上述の実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。上記各実施形態をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせることが可能である。また、本開示の表示装置は、各種の電子機器に適用できる。その電子機器としては、例えば、自動車経路誘導システム(カーナビゲーションシステム)、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント(PDA)、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、商業用のプリグラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機(ATM)、自動販売機、デジタル表示式腕時計、スマートウォッチ、駅および空港等に設置される案内表示装置等がある。
1 表示装置
2 基板
2a 第1面
2b 第2面
2c 第3面(側面)
2d 端縁
3 画素部
31 電極パッド
31a アノードパッド
31b カソードパッド
32,32R,32G,32B 発光素子
32a アノード端子
32b カソード端子
33,34,35,36 絶縁層
37 透明導電層
4 電源供給回路
41 VDD端子
42 VSS端子
5,5a 第1接続パッド
51 第1電源接続パッド
52 第2電源接続パッド
53,54 金属層
55,56,57 絶縁層
58 透明導電層
6,6a,6a1 第2接続パッド
6ae 延出部
7,7a 側面配線
7aa,7ab,7ac,7ad 部位
8 第1配線パターン
9 第2配線パターン
10 第3配線パターン
61 第3電源接続パッド
62 第4電源接続パッド
63 金属層
64 保護絶縁層
65 透明導電層

Claims (15)

  1. 第1面と側面と前記第1面とは反対側の第2面を有する基板と、
    前記第1面上に位置し、発光素子を含む画素部と、
    前記第1面上の端縁に近接して位置し、前記画素部に電気的に接続される第1接続パッドと、
    前記第2面上の前記端縁に近接して位置する第2接続パッドと、
    前記第1面上から前記側面を介して前記第2面上にかけて位置し、前記第1接続パッドと前記第2接続パッドを接続する側面配線と、を備え、
    前記第2接続パッドの大きさが前記第1接続パッドの大きさよりも大きく、前記第2接続パッドは、前記端縁に沿った方向に延出する延出部を有する、表示装置。
  2. 前記第2接続パッドの前記端縁に沿った方向の長さが、前記第1接続パッドの前記端縁に沿った方向の長さよりも長い、請求項に記載の表示装置。
  3. 前記第1接続パッドは、平面視において、前記端縁に沿った方向における前記第2接続パッドの両端の間に位置している、請求項に記載の表示装置。
  4. 前記第2接続パッドの前記端縁に沿った方向と交差する方向の長さが、前記第1接続パッドの前記端縁に沿った方向と交差する方向の長さよりも長い、請求項のいずれか1項に記載の表示装置。
  5. 前記第2接続パッドは、平面視において、前記第1接続パッドを内包している、請求項のいずれか1項に記載の表示装置。
  6. 前記第1接続パッドは、厚みが前記第2接続パッドの厚みよりも厚い、請求項のいずれか1項に記載の表示装置。
  7. 前記第1接続パッドは、導電率が前記第2接続パッドの導電率よりも高い、請求項のいずれか1項に記載の表示装置。
  8. 前記側面配線は、前記第2接続パッドに接続される部位の幅が前記第1接続パッドに接続される部位の幅よりも大きい、請求項のいずれか1項に記載の表示装置。
  9. 前記側面配線は、前記第1接続パッドに接続される部位から前記第2接続パッドに接続される部位に向かうに伴って、幅が広くなっている、請求項に記載の表示装置。
  10. 前記側面配線は、前記第1接続パッドに接続される部位の厚みが前記第2接続パッドに接続される部位の厚みよりも厚い、請求項のいずれか1項に記載の表示装置。
  11. 前記側面配線は、前記基板の前記側面に対応する部位に、残部よりも厚みが厚い増厚部を有している請求項1に記載の表示装置。
  12. 前記発光素子はマイクロ発光ダイオード素子である、請求項11のいずれか1項に記載の表示装置。
  13. 第1面および前記第1面とは反対側の第2面を有するとともに前記第1面上に複数の表示装置領域を含む母基板を準備する準備工程と、
    前記表示装置領域に画素領域を複数形成する画素領域形成工程と、
    前記表示装置領域の端縁に近接する部位に第1接続パッドを形成する第1接続パッド形成工程と、
    前記第2面上の前記端縁に近接する部位に、大きさが前記第1接続パッドの大きさよりも大きい第2接続パッドであって、前記端縁に沿った方向に延出する延出部を有する第2接続パッドを形成する第2接続パッド形成工程と、
    前記母基板を前記端縁に沿って切断することによって表示装置基板を作製する切断工程と、
    前記表示装置基板における前記第1面上から側面としての切断面を介して前記第2面上にかけて、前記第1接続パッドと前記第2接続パッドを接続する側面配線を形成する側面配線形成工程と、を備える表示装置の製造方法。
  14. 前記切断工程は、前記第2面側から前記端縁に沿ってレーザ光を照射するレーザ加工によって前記母基板を切断する、請求項13に記載の表示装置の製造方法。
  15. 前記側面配線形成工程は、複数層積層構造の側面配線を形成する、請求項13または14に記載の表示装置の製造方法。
JP2022572049A 2020-12-21 2021-12-02 表示装置および表示装置の製造方法 Active JP7466701B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020211743 2020-12-21
JP2020211743 2020-12-21
PCT/JP2021/044311 WO2022138051A1 (ja) 2020-12-21 2021-12-02 表示装置および表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2022138051A1 JPWO2022138051A1 (ja) 2022-06-30
JP7466701B2 true JP7466701B2 (ja) 2024-04-12

Family

ID=82159482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022572049A Active JP7466701B2 (ja) 2020-12-21 2021-12-02 表示装置および表示装置の製造方法

Country Status (4)

Country Link
US (1) US12598808B2 (ja)
JP (1) JP7466701B2 (ja)
CN (1) CN116636022A (ja)
WO (1) WO2022138051A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7618830B2 (ja) * 2021-09-09 2025-01-21 京セラ株式会社 表示装置およびマルチディスプレイ
US20230317648A1 (en) * 2022-03-04 2023-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices and Methods of Manufacture
KR20240068852A (ko) * 2022-11-09 2024-05-20 삼성디스플레이 주식회사 표시 장치
CN118055664A (zh) * 2022-11-10 2024-05-17 联华电子股份有限公司 微型显示器及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038940A1 (ja) 2014-09-08 2016-03-17 富士フイルム株式会社 タッチパネル用導電フィルムおよびタッチパネル
US20160363800A1 (en) 2015-06-09 2016-12-15 Samsung Display Co., Ltd. Display device
JP2017003702A (ja) 2015-06-08 2017-01-05 日本放送協会 両面配線基板、ディスプレイ及び表示装置
US20180190631A1 (en) 2016-12-30 2018-07-05 Lg Display Co., Ltd. Display device and multi-screen display device using the same
US20200013803A1 (en) 2018-07-04 2020-01-09 Samsung Electronics Co.,Ltd. Display panel and large format display apparatus using the same
US20200142540A1 (en) 2018-11-01 2020-05-07 Apple Inc. Trace transfer techniques for touch sensor panels with flex circuits
US20200161405A1 (en) 2018-11-16 2020-05-21 Samsung Electronics Co., Ltd. Display module and large format display apparatus using the same
CN111627343A (zh) 2019-02-27 2020-09-04 株式会社辉元 具有双面电极的透明发光二极管显示器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340058A (ja) 1995-06-09 1996-12-24 Sharp Corp 硬質配線基板とフレキシブル配線基板との接続構造および接続方法
JPH1091086A (ja) * 1996-09-11 1998-04-10 Toshiba Corp 表示装置用アレイ基板及びその製造方法及び液晶表示装置
KR100448480B1 (ko) * 2002-01-15 2004-09-13 엘지전자 주식회사 전계 방출 소자 및 그의 제조방법
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2010231931A (ja) * 2009-03-26 2010-10-14 Casio Computer Co Ltd 発光装置及びその製造方法
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6038482B2 (ja) * 2012-04-27 2016-12-07 日本特殊陶業株式会社 発光素子搭載用配線基板
JP2015194993A (ja) 2014-03-26 2015-11-05 パナソニックIpマネジメント株式会社 入力装置および表示装置
JP2017009725A (ja) 2015-06-19 2017-01-12 ソニー株式会社 表示装置
KR102515562B1 (ko) * 2016-01-08 2023-03-29 삼성디스플레이 주식회사 표시판 및 표시판의 제조 방법
KR102605973B1 (ko) * 2016-02-26 2023-11-27 엘지이노텍 주식회사 픽셀 모듈 및 이를 구비한 표시 장치
CN209545545U (zh) * 2019-01-21 2019-10-25 武汉衍熙微器件有限公司 一种薄膜体声波滤波器
WO2021149565A1 (ja) * 2020-01-24 2021-07-29 京セラ株式会社 表示装置および表示装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038940A1 (ja) 2014-09-08 2016-03-17 富士フイルム株式会社 タッチパネル用導電フィルムおよびタッチパネル
JP2017003702A (ja) 2015-06-08 2017-01-05 日本放送協会 両面配線基板、ディスプレイ及び表示装置
US20160363800A1 (en) 2015-06-09 2016-12-15 Samsung Display Co., Ltd. Display device
US20180190631A1 (en) 2016-12-30 2018-07-05 Lg Display Co., Ltd. Display device and multi-screen display device using the same
US20200013803A1 (en) 2018-07-04 2020-01-09 Samsung Electronics Co.,Ltd. Display panel and large format display apparatus using the same
US20200142540A1 (en) 2018-11-01 2020-05-07 Apple Inc. Trace transfer techniques for touch sensor panels with flex circuits
US20200161405A1 (en) 2018-11-16 2020-05-21 Samsung Electronics Co., Ltd. Display module and large format display apparatus using the same
CN111627343A (zh) 2019-02-27 2020-09-04 株式会社辉元 具有双面电极的透明发光二极管显示器

Also Published As

Publication number Publication date
JPWO2022138051A1 (ja) 2022-06-30
CN116636022A (zh) 2023-08-22
US12598808B2 (en) 2026-04-07
US20240055442A1 (en) 2024-02-15
WO2022138051A1 (ja) 2022-06-30

Similar Documents

Publication Publication Date Title
JP7466701B2 (ja) 表示装置および表示装置の製造方法
KR100742633B1 (ko) 전기 광학 장치 및 그 제조 방법, 및 전자 기기
CN113661580B (zh) 微型led元件基板以及显示装置
US11737338B2 (en) Display panel, method for manufacturing the same and display device
JP7418568B2 (ja) 表示装置および複合型表示装置
CN105244365B (zh) 显示装置、制造方法及显示设备
JP7289744B2 (ja) 表示装置、及びその製造方法
WO2017169563A1 (ja) 表示装置及び電子機器
US11133488B2 (en) Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area
JP2011090925A (ja) 電気光学装置の製造方法
US20250338747A1 (en) Electroluminescence display
JP2009193797A (ja) 表示装置およびその製造方法
US20240389229A1 (en) Electronic device
JP6798952B2 (ja) 半導体装置、発光装置および半導体装置の製造方法
KR102674786B1 (ko) 멀티스크린 표시장치 및 이의 제조방법
CN113130603B (zh) 显示装置
CN115004389B (zh) 显示装置以及显示装置的制造方法
WO2021107145A1 (ja) 表示装置
JP2025011209A (ja) 表示装置
TW200906209A (en) System for displaying image and fabrication method thereof
JP2009237248A (ja) 表示装置
KR20170050731A (ko) 플렉서블 표시장치와 그의 제조 방법
WO2023008243A1 (ja) 画素構造体および表示装置
CN121419442A (zh) 显示装置和显示面板组件
CN117016052A (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240402

R150 Certificate of patent or registration of utility model

Ref document number: 7466701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150