JP7570558B2 - Voltage detection device for power converter - Google Patents
Voltage detection device for power converter Download PDFInfo
- Publication number
- JP7570558B2 JP7570558B2 JP2024509543A JP2024509543A JP7570558B2 JP 7570558 B2 JP7570558 B2 JP 7570558B2 JP 2024509543 A JP2024509543 A JP 2024509543A JP 2024509543 A JP2024509543 A JP 2024509543A JP 7570558 B2 JP7570558 B2 JP 7570558B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power converter
- detection device
- voltage detection
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
本開示は、電力変換器の出力電圧を検出する電圧検出装置に関する。 The present disclosure relates to a voltage detection device that detects the output voltage of a power converter.
特許文献1は、電力変換器の出力電圧を検出する方法として、PWM(Pulse Width Modulation)制御によって出力されるパルス状の電圧を積分し、積分値を基準電圧で積分して放電する時間を測定する方法を開示している。この方法によれば、半導体スイッチング素子の小さいオン電圧や、高速な過渡応答期間の微小な電圧を正確に検出することができる。
PWM制御を行う場合のパルス状の出力電圧を積分した値を基準電圧で積分して放電する時間を測定する方法では、出力電圧が大きくパルス幅がPWM周期に近くなる場合、放電する時間が次のPWM周期に入り込むため、連続して電圧を検出することができない。When performing PWM control, in the method of measuring the discharge time by integrating the integrated value of the pulsed output voltage with a reference voltage, if the output voltage is large and the pulse width is close to the PWM period, the discharge time falls into the next PWM period, making it impossible to detect the voltage continuously.
本開示は、上記に鑑みてなされたものであって、微小な電圧を正確に且つ連続して検出することができる電力変換器の電圧検出装置を得ることを目的とする。The present disclosure has been made in consideration of the above, and aims to obtain a voltage detection device for a power converter that can accurately and continuously detect minute voltages.
上述した課題を解決し、目的を達成するために、本開示に係る電力変換器の電圧検出装置は、少なくとも一つの相の負荷へ電圧を出力する電力変換器の出力電圧を検出する電力変換器の電圧検出装置であって、出力電圧を分圧して分圧後電圧を出力する分圧器と、分圧器が出力した分圧後電圧を積分して電圧積分値を出力する積分器と、積分器が出力した電圧積分値を充放電指令のオン及びオフに基づいて変化させる充放電器と、積分器が出力した電圧積分値と基準電圧とを比較して比較結果を示す判定信号を出力する比較器と、比較器が出力した判定信号に基づいて充放電指令をオンにする検出制御器とを有する。In order to solve the above-mentioned problems and achieve the objective, the voltage detection device for a power converter disclosed herein is a voltage detection device for a power converter that detects the output voltage of a power converter that outputs a voltage to a load of at least one phase, and includes a voltage divider that divides the output voltage and outputs a divided voltage, an integrator that integrates the divided voltage output by the voltage divider and outputs a voltage integral value, a charger/discharger that changes the voltage integral value output by the integrator based on whether a charge/discharge command is on or off, a comparator that compares the voltage integral value output by the integrator with a reference voltage and outputs a determination signal indicative of the comparison result, and a detection controller that turns on the charge/discharge command based on the determination signal output by the comparator.
本開示に係る電力変換器の電圧検出装置は、微小な電圧を正確に且つ連続して検出することができるという効果を奏する。The voltage detection device for a power converter according to the present disclosure has the effect of being able to accurately and continuously detect minute voltages.
以下に、実施の形態に係る電力変換器の電圧検出装置を図面に基づいて詳細に説明する。 Below, the voltage detection device for a power converter according to an embodiment is described in detail with reference to the drawings.
実施の形態1.
図1は、実施の形態1に係る電力変換器の電圧検出装置3を含むシステムの構成を示す図である。図1では、電力変換器の電圧検出装置3は、「電圧検出装置3」と記載されている。以下では、電力変換器の電圧検出装置3は、「電圧検出装置3」と記載される場合がある。当該システムは、電力変換器1と、モータ2と、電圧検出装置3と、モータ制御器4とを有する。電圧検出装置3は、少なくとも一つの相の負荷へ電圧を出力する電力変換器1の出力電圧を検出する装置である。電圧検出装置3は、電力変換器1の出力端子u,v,wと直流側の負端子Nとに接続されている。電力変換器1は、負荷であるモータ2へ電力を供給する装置である。
FIG. 1 is a diagram showing a configuration of a system including a
電圧検出装置3は、負端子Nを基準としたu相,v相,w相の電圧の電圧積分値vuNi,vvNi,vwNiをモータ制御器4に出力する。モータ制御器4は、電圧積分値vuNi,vvNi,vwNiをもとに、モータ2を所望のトルク及び速度で動作させるための電圧指令を演算し、演算によって得られた電圧指令に対応する電圧を発生させるためのゲート信号gup,gun,gvp,gvn,gwp,gwnを発生して電力変換器1を動作させる。
The
電力変換器1は、逆導通機能を持つ半導体スイッチング素子が二つ直列に接続されたレグ21を三相分有する。各レグ21の両端は直流電源22とコンデンサ23とに接続されており、各レグ21の中間端子は負荷であるモータ2のいずれかの相に接続されている。例えば、逆導通機能を持つ半導体スイッチング素子は、IGBT(Insulated Gate Bipolar Transistor)と逆並列ダイオードとで構成される。逆導通機能を持つ半導体スイッチング素子は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)又はRC(Reverse-Conducting)-IGBTなどが利用された素子であってもよく、その場合、逆並列ダイオードは省略されてもよい。なお、電力変換器1は、逆導通機能を持つ二つ以上の半導体スイッチング素子を含むレグを少なくとも一相分有していればよい。その場合、レグの両端は直流電源22の正負の端子に接続されていて、レグの中間端子は負荷に接続されており、電力変換器1は二つ以上の半導体スイッチング素子をオンオフさせて負荷へ矩形状の電圧を供給する。電力変換器1は、2レベルかつ3相の電力変換器であるが、電力変換器1は、3レベル以上のマルチレベル変換器であってもよい。電力変換器1及びマルチレベル変換器は、1相、2相、及び4相以上の負荷に対しても問題なく適用される。負荷は、モータ2に限定されない。負荷は、誘導性負荷又はダイオード整流回路などであってもよい。The
図2は、実施の形態1に係る電力変換器の電圧検出装置3の構成を示す図である。電圧検出装置3は、u相電圧検出部30Aと、v相電圧検出部30Bと、w相電圧検出部30Cとを有する。u相電圧検出部30Aは、電力変換器1の出力電圧を分圧して分圧後電圧vainを出力する分圧器31と、分圧器31が出力した分圧後電圧vainを積分して電圧積分値vaintを出力する積分器32と、積分器32が出力した電圧積分値vaintと基準電圧vabとを比較して比較結果を示す判定信号scompを出力する比較器33とを有する。u相電圧検出部30Aは、比較器33が出力した判定信号scompに基づいて充放電指令sresetをオンにする検出制御器34と、積分器32が出力した電圧積分値vaintを充放電指令sresetのオン及びオフに基づいて変化させる充放電器35とを更に有する。検出制御器34は、電圧積分値vuNiをモータ制御器4に出力する。充放電器35は、あらかじめ決められた変化率で電圧積分値vaintを変化させる。検出制御器34は、充放電指令sresetをあらかじめ決められた時間だけオンにする。
2 is a diagram showing a configuration of the
v相電圧検出部30B及びw相電圧検出部30Cの各々の構成は、u相電圧検出部30Aの構成と同じである。そのため、図2では、v相電圧検出部30B及びw相電圧検出部30Cの各々の内部の構成は省略されている。なお、三相のうち二相の電圧を検出して、残りの一相の電圧を三相の電圧の和がゼロであることを利用して計算する方法が用いられてもよい。The configuration of each of the v-phase
電圧検出装置3の動作について説明する。ただし、積分器32が出力する電圧積分値vaintは、充放電器35によって規定値まで戻されていることを想定する。まず、分圧器31は、電力変換器1の出力電圧であるu相の電圧を、電子回路で扱うことができるレベルのアナログ入力電圧vainに変換する。アナログ入力電圧vainは、分圧後電圧vainである。積分器32は、アナログ入力電圧vainを積分して電圧積分値vaintを得る。積分は、入力電圧を反転した方向、つまり負の方向に動作する。
The operation of the
比較器33は、電圧積分値vaintが基準電圧vabを下回った場合、判定信号scompを真にする。検出制御器34は、判定信号scompが真になると、充放電指令sresetを一定期間だけオンにする。検出制御器34は、充放電指令sresetをもとにする充放電による電圧積分値vaintの電圧変化量を積算して検出電圧積算値を出力する。更に言うと、検出制御器34は、充放電指令sresetのオンに伴う電圧積分値vaintの電圧変化量を積算して検出電圧積算値を出力する。
The
充放電器35は、充放電指令sresetがオンである間、積分器32から出力された電圧積分値vaintをもとに一定電流で、ここでは充電を行う。電圧積分値vaintは一定電流つまり一定の電圧変化率で一定期間だけ充電されるので、充放電指令sresetがオンになる度に一定の電圧変化量だけ充電が行われて電圧積分値vaintは規定値まで戻る。つまり、相電圧が積分されて積分によって得られる電圧積分値vaintが基準電圧vabを下回ると、一定の電圧変化量だけ検出電圧積算値へ積算されて電圧が検出される。同時に、電圧積分値vaintは充放電器35によって電圧変化量だけ元に戻される。なお、電圧変化量の大きさは、規定値から基準電圧vabまでの変化量と等しい。
While the charge/discharge command s reset is on, the charger/
図3は、実施の形態1に係る電力変換器の電圧検出装置3が有する分圧器31の構成を示す図である。分圧器31は、電力変換器1の出力電圧を抵抗で分圧し、アナログ入力電圧vainを出力する。分圧比は、電力変換器1の直流電圧に依存する出力電圧と負荷の電圧とが電子回路で扱うことができるレベルの電圧、ここでは±5Vの範囲内の電圧に変換されるように選択される。なお、アナログの電子回路の動作電圧は±15Vなどに設計されてもよい。分圧器31は、抵抗で分圧を行う回路でなく、絶縁型の電圧変換器が利用された構成要素であってもよい。
3 is a diagram showing the configuration of a voltage divider 31 included in the
図4は、実施の形態1に係る電力変換器の電圧検出装置3が有する積分器32及び充放電器35の構成を示す図である。積分器32は、オペアンプを利用した積分回路によって、アナログ入力電圧vainを積分して、電圧積分値vaintを出力する。充放電器35は、充放電指令sresetがオンである期間に、スイッチをオンにして積分器32のコンデンサを一定の電流で充電する。この充電中も、積分器32はアナログ入力電圧vainの積分を続けることができる。
4 is a diagram showing the configuration of the
図5は、実施の形態1に係る電力変換器の電圧検出装置3が有する比較器33の構成を示す図である。電圧積分値vaintが基準電圧vabを下回った場合、判定信号scompは真になる。
5 is a diagram showing the configuration of the
モータ制御器4は、電圧積分値vaintから鎖交磁束を演算する。鎖交磁束の演算式は、下記の式(1)である。
The
Ψphは鎖交磁束であり、vphは相電圧値であり、Rsは巻線抵抗値であり、iphは相電流値である。式(1)において、中高回転速度の時は、第2項は第1項と比べて小さいので無視されてもよい。式(1)において、第1項の積分値に電圧積分値vaintを用いることによって、鎖交磁束を演算することができる。モータ制御器4は、モータ2を所望のトルク及び速度で動作させるような鎖交磁束を発生させることを実現するための電圧指令を演算し、ゲート信号gup,gun,gvp,gvn,gwp,gwnを発生する。
Ψ ph is the flux linkage, v ph is the phase voltage value, R s is the winding resistance value, and i ph is the phase current value. In equation (1), at medium to high rotation speeds, the second term is small compared to the first term and may be ignored. In equation (1), the flux linkage can be calculated by using the voltage integral value v aint as the integral value of the first term. The
図6は、電力変換器1の出力電圧が中程度である場合のu相分についての実施の形態1に係る電力変換器の電圧検出装置3の動作波形を示す図である。電力変換器1はPWM周期1msでPWM制御を行って矩形波状の電圧を出力する。u相の電圧を分圧することによって得られた分圧後電圧がvainである。分圧後電圧vainは、アナログ入力電圧vainである。
6 is a diagram showing the operation waveforms of the
初期時刻0msにおいて、電圧積分値vaintは規定値の4×10-5Vである。u相の電圧が出力されると、アナログ入力電圧vainが積分され、電圧積分値vaintは低下していく。電圧積分値vaintが基準電圧vabの1×10-5Vを下回ると、電圧検出装置3は判定信号scompを真にする。判定信号scompが真になると、充放電指令sresetが一定期間だけ、ここでは1μsの間だけオンになる。電圧検出装置3は、充放電による電圧積分値vaintの電圧変化量の3×10-5Vを積算して検出電圧積算値vuNiを出力する。充放電については、一定の電流でごく短い時間、ここでは1μsの間だけ充電が行われる。充電による電圧変化量は3×10-5Vに設計されており、充電後に電圧積分値vaintは規定値の4×10-5Vに戻る。充電中も、積分器32は検出すべきu相の電圧の積分を続けることができるので、電圧検出装置3は連続して電圧を検出することができる。
At the
このように、u相の電圧を反転方向に積分して、電圧積分値が基準電圧を下回ると、電圧積分値は充電され、充放電による電圧変化量分が検出電圧積算値に積算されてu相の電圧の積算値が検出される。実施の形態1に係る電圧検出装置3は、一つ又は複数のPWM周期毎に電圧を積分した後に積分値をあらかじめ決められた電圧を基準にして時間に換算する処理と、あらかじめ決められた電圧で逆向きに積分する時間を計測する処理とを行う必要が無いので、途切れることなく連続して電圧を検出することができる。In this way, the u-phase voltage is integrated in the reverse direction, and when the voltage integral falls below the reference voltage, the voltage integral is charged, and the amount of voltage change due to charging and discharging is integrated into the detected voltage integral to detect the integrated value of the u-phase voltage. The
図7は、電力変換器1の出力電圧が小さい場合のu相分についての実施の形態1に係る電力変換器の電圧検出装置3の動作波形を示す図である。電力変換器1は、PWM周期1msでPWM変調を行って矩形波状の電圧を出力する。出力電圧が小さいことから矩形波状の電圧のアナログ入力電圧vainの幅が小さいため、PWM1周期では検出電圧積算値vuNiには一回も電圧変化量は積算されない。
7 is a diagram showing the operation waveforms of the
しかし、積分器32によって微小な出力電圧が電圧積分値vaintとして積分され続けるため、次の周期内のt=1.5msのタイミングには電圧変化量が積算されて、出力電圧として検出されている。同様に3周期目にも、つまりt=2msから3msまでの期間にも、電圧変化量は積算されないが、微小な出力電圧は積分され続け、次の4周期目には、つまりt=3msから4msまでの期間には、電圧変化量が積算されて出力電圧として検出されている。ここでは、出力電圧が小さい場合の説明として細い矩形波状の電圧を用いた説明が行われたが、電圧検出装置3は、半導体スイッチング素子の小さいオン電圧、及び高速で時間が短い過渡応答期間の微小な電圧も同様に検出することができる。
However, since the
このように、PWM1周期間のみでは感知することができない微小な電圧も、出力電圧を積分し続けることによって検出することができる。微小な電圧は、AD(Analog Digital)変換を利用して検出する場合も電圧が分解能以下となるときは検知することができない。実施の形態1に係る電圧検出装置3は、積分器32を有するので微小な出力電圧を検出することができる。In this way, even minute voltages that cannot be sensed in only one PWM cycle can be detected by continuing to integrate the output voltage. Even when detecting minute voltages using AD (Analog-to-Digital) conversion, they cannot be detected if the voltage is below the resolution. The
上述の動作の説明では、アナログ入力電圧をもとに検出電圧積算値を検出することが説明されたが、検出値については、電力変換器1の出力電圧からアナログ入力電圧への分圧比分を補正する必要がある。ここではアナログ入力電圧から検出電圧積算値までの電圧比は1対1であるとして説明されたが、アナログ入力電圧から積分器32まで、又は積分器32から検出制御器34までの回路で電圧を変換して動作させる場合、電圧変換比で検出値を補正すればよいことは言うまでもない。In the above operation explanation, it was explained that the detected voltage integrated value is detected based on the analog input voltage, but the detected value needs to be corrected by the voltage division ratio from the output voltage of the
以上より、実施の形態1に係る電力変換器の電圧検出装置3を用いれば、半導体スイッチング素子の小さいオン電圧、及び高速な過渡応答期間の微小な電圧を正確に検出することができるほか、途切れることなく連続して電圧を検出することができるといった従来にない顕著な効果が得られる。すなわち、電圧検出装置3は、微小な電圧を正確に且つ連続して検出することができる。更に言うと、充放電器35はあらかじめ決められた変化率で電圧積分値vaintを変化させ、検出制御器34は充放電指令sresetをあらかじめ決められた時間だけオンにする。そのため、電圧検出装置3は、電圧積分値を変化させている間も出力電圧の積分動作を継続することができるので、正確に電圧を検出することができる。
As described above, by using the
実施の形態2.
図8は、実施の形態2に係る電力変換器の電圧検出装置5を含むシステムの構成を示す図である。図8では、電力変換器の電圧検出装置5は、「電圧検出装置5」と記載されている。以下では、電力変換器の電圧検出装置5は、「電圧検出装置5」と記載される場合がある。実施の形態2が実施の形態1と異なる点は、電圧検出装置3が電圧検出装置5に置き換えられた点と、モータ制御器4がモータ制御器6に置き換えられた点とである。
Fig. 8 is a diagram showing the configuration of a system including a
図9は、実施の形態2に係る電力変換器の電圧検出装置5の構成を示す図である。電圧検出装置5は、u相電圧検出部30Dと、v相電圧検出部30Eと、w相電圧検出部30Fとを有する。v相電圧検出部30E及びw相電圧検出部30Fの各々の構成は、u相電圧検出部30Dの構成と同じである。そのため、図9では、v相電圧検出部30E及びw相電圧検出部30Fの各々の内部の構成は省略されている。電圧検出装置5が実施の形態1に係る電圧検出装置3と異なる点は、検出制御器34が検出制御器51に置き換えられた点である。実施の形態1の検出制御器34は、検出電圧積算値を起動時から継続して積算するが、検出制御器51はある時点から当該時点の検出周期一周期前の時点までの検出電圧積算値vuNiT,vvNiT,vwNiTを出力する。検出周期は、PWM周期と等しい。つまり、検出制御器51は、あらかじめ決められた期間の検出電圧積算値を出力する。
FIG. 9 is a diagram showing the configuration of the
モータ制御器6は、電圧積分値vaintから鎖交磁束を演算する。式(1)の演算式を離散化すると、下記の式(2)が得られる。 The motor controller 6 calculates the flux linkage from the voltage integral value v aint . When the calculation formula (1) is discretized, the following formula (2) is obtained.
式(2)において、上付き文字の-1は制御演算一周期前の値を表し、Tsmpは制御の演算周期であってPWM周期と同じである。式(2)において、高回転速度時は、第2項は第1項と比べて小さいので無視されてもよい。式(2)において、第1項の積分値に電圧検出装置5によって得られた制御演算周期一周期分、ここではPWM一周期分の検出電圧積算値を用いることによって、鎖交磁束を演算することができる。
In equation (2), the superscript -1 indicates the value of one control calculation cycle before, and Tsmp is the control calculation cycle, which is the same as the PWM cycle. In equation (2), at high rotation speeds, the second term is smaller than the first term and may be ignored. In equation (2), the flux linkage can be calculated by using the integrated value of the detected voltage for one control calculation cycle, obtained by the
図10は、電力変換器1の出力電圧が中程度である場合のu相分についての実施の形態2に係る電力変換器の電圧検出装置5の動作波形を示す図である。電力変換器1はPWM周期1msでPWM変調を行って矩形波状の電圧を出力する。実施の形態1と同様に検出電圧積算値が積算されていくが、実施の形態2では、検出周期一周期前、ここではPWM一周期前までの積算電圧vuNiTが演算される。t=1msのタイミングにおいて、直前のPWM一周期での平均のアナログ入力電圧vainは0.6Vである。検出電圧積算値は6×10-4V=0.6V×1msとなっており、PWM一周期分の検出電圧積算値が検出されている。同様にt=2msのタイミングにおいて、直前のPWM一周期での平均のアナログ入力電圧vainは0.4Vである。検出電圧積算値は、4×10-4V=0.4V×1msとなっており、PWM一周期分の検出電圧積算値が検出されている。なお、説明を分かりやすくするためPWM周期の整数倍の時点での説明が行われたが、電圧検出装置5は、どの時点においても過去の検出周期一周期前の時点までの電圧積算値を検出することができる。
FIG. 10 is a diagram showing the operation waveforms of the
以上より、実施の形態2に係る電力変換器の電圧検出装置5を用いれば、実施の形態1で得られる効果に加えて、電力変換器1を用いた負荷の制御で過去の制御演算周期の電圧積算値が必要な場合も、当該電圧積算値を検出して利用することで負荷を高精度に制御することができるといった従来にない顕著な効果が得られる。
As described above, by using the
実施の形態3.
図11は、実施の形態3に係る電力変換器の電圧検出装置7を含むシステムの構成を示す図である。図11では、電力変換器の電圧検出装置7は、「電圧検出装置7」と記載されている。以下では、電力変換器の電圧検出装置7は、「電圧検出装置7」と記載される場合がある。実施の形態3が実施の形態1と異なる点は、電圧検出装置3が電圧検出装置7に置き換えられた点と、モータ制御器4がモータ制御器8に置き換えられた点とである。
Fig. 11 is a diagram showing the configuration of a system including a
図12は、実施の形態3に係る電力変換器の電圧検出装置7の構成を示す図である。電圧検出装置7は、u相電圧検出部30Gと、v相電圧検出部30Hと、w相電圧検出部30Jとを有する。v相電圧検出部30H及びw相電圧検出部30Jの各々の構成は、u相電圧検出部30Gの構成と同じである。そのため、図12では、v相電圧検出部30H及びw相電圧検出部30Jの各々の内部の構成は省略されている。電圧検出装置7が実施の形態1に係る電圧検出装置3と異なる点は、検出制御器34が検出制御器71に置き換えられた点である。実施の形態1の検出制御器34は検出電圧積算値を起動時から継続して積算するが、検出制御器71はある時点から当該時点の検出周期一周期前の時点までの平均の検出電圧値vuNT,vvNT,vwNTを出力する。つまり、検出制御器71は、あらかじめ決められた期間の検出電圧積算値を当該期間で除した検出電圧値を出力する。上記の検出周期は、PWM周期と等しい。
FIG. 12 is a diagram showing the configuration of a
モータ制御器8は、式(2)に基づいて検出電圧値から鎖交磁束を演算する。式(2)において、高回転速度時は、第2項は第1項と比べて小さいので無視されてもよい。式(2)において、第1項の相電圧vph
-1に電圧検出装置7によって得られた制御演算周期一周期での、ここではPWM一周期での平均の検出電圧値を用いることによって、鎖交磁束を演算することができる。
The
図13は、電力変換器1の出力電圧が中程度である場合のu相分についての実施の形態3に係る電力変換器の電圧検出装置7の動作波形を示す図である。電力変換器1はPWM周期1msでPWM変調を行って矩形波状の電圧を出力する。実施の形態1と同様に検出電圧積算値が積算されていくが、実施の形態3では過去の検出周期一周期、ここでは過去のPWM一周期での平均の検出電圧値vuNTが演算される。t=1msのタイミングにおいて、直前のPWM一周期での平均のアナログ入力電圧vainは0.6Vである。検出電圧値は0.6Vとなっており、PWM一周期での平均の検出電圧値が検出されている。同様にt=2msのタイミングにおいて、直前のPWM一周期での平均のアナログ入力電圧vainは0.4Vである。検出電圧積算値は0.4Vとなっており、PWM一周期での平均の検出電圧値が検出されている。なお、説明を分かりやすくするためにPWM周期の整数倍の時点での説明が行われたが、電圧検出装置7は、どの時点においても過去の検出周期一周期前の時点まで平均の検出電圧値を検出することができる。
FIG. 13 is a diagram showing the operation waveforms of the
以上より、実施の形態3に係る電力変換器の電圧検出装置7を用いれば、実施の形態1で得られる効果に加えて、電力変換器1を用いた負荷の制御で過去の制御演算周期の検出電圧値が必要な場合も、当該検出電圧値を観測して利用することで負荷を高精度に制御することができるといった従来にない顕著な効果が得られる。
From the above, by using the
実施の形態4.
図14は、実施の形態4に係る電力変換器の電圧検出装置9を含むシステムの構成を示す図である。図14では、電力変換器の電圧検出装置9は、「電圧検出装置9」と記載されている。以下では、電力変換器の電圧検出装置9は、「電圧検出装置9」と記載される場合がある。実施の形態4が実施の形態1と異なる点は、電圧検出装置3が電圧検出装置9に置き換えられた点と、モータ制御器4がモータ制御器10に置き換えられた点とである。電圧検出装置9は、電力変換器1の出力側の線間電圧の電圧積分値vuvi,vvwi,vwuiを出力する。
Fig. 14 is a diagram showing the configuration of a system including a
図15は、実施の形態4に係る電力変換器の電圧検出装置9の構成を示す図である。電圧検出装置9は、u相電圧検出部30Kと、v相電圧検出部30Lと、w相電圧検出部30Mとを有する。v相電圧検出部30L及びw相電圧検出部30Mの各々の構成は、u相電圧検出部30Kの構成と同じである。そのため、図15では、v相電圧検出部30L及びw相電圧検出部30Mの各々の内部の構成は省略されている。電圧検出装置9が実施の形態1に係る電圧検出装置3と異なる点は、電圧検出装置9が線間電圧を検出することである。線間電圧を検出する場合、アナログ入力電圧vainが正側と負側とに変化するため、線間電圧を検出する構成要素に続くアナログ回路の設計が複雑になる。そこで、電圧変換器91が追加されている。
FIG. 15 is a diagram showing the configuration of a
図16は、実施の形態4に係る電力変換器の電圧検出装置9が有する電圧変換器91の構成を示す図である。電圧変換器91は、反転増幅回路92と、差動増幅回路93とを有する。アナログ入力電圧vainは、正側と負側とに変化する電圧である。電圧変換器91の前段の反転増幅回路92はアナログ入力電圧vainの符号を判定し、電圧変換器91の後段の反転型の差動増幅回路93はアナログ入力電圧vainをオフセットvanを中心とした信号に変換する。ここでは、電子回路が±5Vで設計されていることが想定され、オフセットvanは2.5Vに設定されている。反転型の差動増幅回路93を用いることによりアナログ入力電圧vainの変化方向が反転するため、前段の反転増幅回路92によって変化方向が元に戻る。電圧変換器91によって、正側と負側とに変化するアナログ入力電圧vainは、オフセットvan=2.5Vを中心とした正側のみで変化する信号となる。
FIG. 16 is a diagram showing the configuration of a
モータ制御器10は、式(1)に基づいて、電圧積分値vaintから鎖交磁束を演算する。ただし、モータ制御器10は、線間電圧の電圧積分値vaintを相電圧の電圧積分値へ換算し、変換後の電圧積分値を式(1)へ代入して鎖交磁束を計算する。線間電圧から相電圧への換算は、下記の式(3)、式(4)及び式(5)を用いることにより行うことができる。
The
以上より、実施の形態4に係る電圧検出装置9を用いれば、電力変換器1の出力電圧又は負荷の線間電圧を検出したい場合でも、実施の形態1と同様に、半導体スイッチング素子の小さいオン電圧、及び高速な過渡応答期間の微小な電圧を正確に検出することができるのに加えて、途切れることなく連続して電圧を検出することができるといった従来にない顕著な効果が得られる。
From the above, when using the
実施の形態5.
図17は、実施の形態5に係る電力変換器の電圧検出装置11を含むシステムの構成を示す図である。図17では、電力変換器の電圧検出装置11は、「電圧検出装置11」と記載されている。以下では、電力変換器の電圧検出装置11は、「電圧検出装置11」と記載される場合がある。実施の形態5が実施の形態1と異なる点は、電圧検出装置3が電圧検出装置11に置き換えられた点と、モータ制御器4がモータ制御器12に置き換えられた点とである。
Fig. 17 is a diagram showing the configuration of a system including a
図18は、実施の形態5に係る電力変換器の電圧検出装置11の構成を示す図である。電圧検出装置11が実施の形態1に係る電圧検出装置3と異なる点は、電圧検出装置11が電流検出器1101を有する点である。電流検出器1101は、電力変換器1から負荷へ流れる電流を検出する。更に言うと、電流検出器1101は、三相の各々の相電流iu,iv,iwを検出する。電流検出器1101は、三相の電流を検出するのでなく、三相のうち二相の電流を検出して、残りの一相の電流を三相の電流の和がゼロであることを利用して計算してもよい。電流検出器1101は、u相の電力変換器1の側の端部u1、v相の電力変換器1の側の端部v1、w相の電力変換器1の側の端部w1、u相の負荷の側の端部u2、v相の負荷の側の端部v2及びw相の負荷の側の端部w2に接続されている。
FIG. 18 is a diagram showing the configuration of a
電圧検出装置11は、電流検出器1101を有するので、実施の形態1に係る電圧検出装置3のように微小な電圧を連続して検出することができることに加えて、電流に依存した電圧、つまり電圧と電流との関係を測定することができる。例えば、電力変換器1の半導体スイッチング素子のオン電圧は電流に依存して変化するので、電圧検出装置11は電流に依存した電圧を測定することができる。The
半導体スイッチング素子のオン及びオフの過渡応答時の電圧が相電流に依存して変化することを説明する。まず、上側の半導体スイッチング素子と下側の半導体スイッチング素子との間で転流が行われる場合、両方の半導体スイッチング素子が同時にオンして短絡することを防ぐために、両方の半導体スイッチング素子をオフにするデッドタイムが挿入される。図19は、u相の下側の半導体スイッチング素子がオンした状態から上側の半導体スイッチング素子がオンする場合の動作波形を示す第1図である。図20は、u相の下側の半導体スイッチング素子がオンした状態から上側の半導体スイッチング素子がオンする場合の動作波形を示す第2図である。図19は相電流iuが小さい場合の動作波形を示しており、図20は相電流iuが大きい場合の動作波形を示している。両方の半導体スイッチング素子にオフ信号が送られている期間tdがデッドタイムである。 It will be explained that the voltage during the on and off transient response of the semiconductor switching element changes depending on the phase current. First, when commutation is performed between the upper semiconductor switching element and the lower semiconductor switching element, a dead time is inserted to turn off both semiconductor switching elements in order to prevent both semiconductor switching elements from being simultaneously turned on and short-circuited. FIG. 19 is a first diagram showing the operation waveforms when the upper semiconductor switching element of the u phase is turned on from the state in which the lower semiconductor switching element of the u phase is turned on. FIG. 20 is a second diagram showing the operation waveforms when the upper semiconductor switching element of the u phase is turned on from the state in which the lower semiconductor switching element of the u phase is turned on. FIG. 19 shows the operation waveforms when the phase current i u is small, and FIG. 20 shows the operation waveforms when the phase current i u is large. The period td during which an off signal is sent to both semiconductor switching elements is the dead time.
デッドタイム期間tdでは、電流の向きによって相電圧の極性が変わる。図19及び図20において、相電流iuが負荷から電力変換器の向きへ流れる場合、両方の半導体スイッチング素子がオフしている間は正側の逆並列ダイオードに電流が流れ、相電圧vuNは正となる。この期間の相電圧vuNの大きさは、電流の大きさによって変化する。図19の動作波形は、相電流iuが小さい場合、半導体スイッチング素子の寄生容量を充放電するのに時間がかかるため、相電圧vuNの立上りが緩やかであることを示している。図20の動作波形は、相電流iuが大きい場合、充放電が速く相電圧vuNの立上りが急峻になることを示している。図20の方が図19より相電圧vuNは大きい。実施の形態5に係る電圧検出装置11は、このような、半導体スイッチング素子のオン及びオフの過渡応答期間における電流に依存した相電圧vuNを測定することができる。
In the dead time period td, the polarity of the phase voltage changes depending on the direction of the current. In Figs. 19 and 20, when the phase current iu flows from the load to the power converter, the current flows through the positive anti-parallel diode while both semiconductor switching elements are off, and the phase voltage vuN becomes positive. The magnitude of the phase voltage vuN during this period changes depending on the magnitude of the current. The operation waveform in Fig. 19 shows that when the phase current iu is small, it takes time to charge and discharge the parasitic capacitance of the semiconductor switching element, so the rise of the phase voltage vuN is gradual. The operation waveform in Fig. 20 shows that when the phase current iu is large, charging and discharging are fast and the rise of the phase voltage vuN becomes steep. The phase voltage vuN in Fig. 20 is larger than that in Fig. 19. The
モータ制御器12は、実施の形態1と同様にして、電圧積分値vaintから鎖交磁束を演算する。ただし、モータ制御器12は、式(1)の第2項の巻線抵抗と相電流との積の項も無視せずに、検出した相電流を利用して演算する。そして、モータ制御器12は、モータ2を所望のトルク及び速度で動作させるような鎖交磁束が生じるように電圧指令を演算し、ゲート信号gup,gun,gvp,gvn,gwp,gwnを発生する。
The
モータ制御器12は、半導体スイッチング素子のオン電圧、並びに半導体スイッチング素子のオン及びオフの過渡応答時の電圧など、電流に依存する電圧を正確に測定して利用することができる。したがって、モータ制御器12は、これらの電圧を正確に補償して、負荷を高精度に制御することができる。また、モータ制御器12は、正確な測定電圧と電流とを利用して、例えば巻線抵抗値Rsを正確に演算することができる。したがって、モータ制御器12は、例えば式(1)において、正確な巻線抵抗値Rsを用いて鎖交磁束を演算することができる。The
巻線抵抗値Rsは、温度Tに依存して変化し、下記の式(6)で表される。The winding resistance value Rs changes depending on the temperature T and is expressed by the following equation (6).
式(6)において、Rbaseは基準温度での巻線の抵抗値であり、αは温度係数であり、Tbaseは基準温度である。巻線抵抗値Rsの変化から負荷であるモータ2の温度を推定することで、モータ2の温度を適切に保ったり、温度に依存するパラメータを補正したりして、負荷を高機能かつ高精度に制御することができる。
In equation (6), R is the resistance of the winding at the reference temperature, α is the temperature coefficient, and T is the reference temperature. By estimating the temperature of the
以上より、実施の形態5に係る電圧検出装置11を用いれば、実施の形態1で得られる効果に加えて、電流に依存して変化する半導体スイッチング素子のオン電圧を正確に補償することができる。また、負荷であるモータ2の巻線抵抗値を演算したり、半導体スイッチング素子を動作させるときに必要なデッドタイムによって発生する電圧誤差を正確に補償したりして、負荷を高精度に制御することができる。さらには、巻線抵抗値の変化から温度を推定して負荷を高機能に制御することができるといった従来にない顕著な効果が得られる。
As described above, by using the
実施の形態6.
図21は、実施の形態6に係る電力変換器の電圧検出装置13を含むシステムの構成を示す図である。図21では、電力変換器の電圧検出装置13は、「電圧検出装置13」と記載されている。以下では、電力変換器の電圧検出装置13は、「電圧検出装置13」と記載される場合がある。実施の形態6が実施の形態1と異なる点は、電圧検出装置3が電圧検出装置13に置き換えられた点である。
Embodiment 6.
Fig. 21 is a diagram showing the configuration of a system including a
図22は、実施の形態6に係る電力変換器の電圧検出装置13の構成を示す図である。電圧検出装置13は、u相電圧検出部30Pと、v相電圧検出部30Qと、w相電圧検出部30Rとを有する。v相電圧検出部30Q及びw相電圧検出部30Rの各々の構成は、u相電圧検出部30Pの構成と同じである。そのため、図22では、v相電圧検出部30Q及びw相電圧検出部30Rの各々の内部の構成は省略されている。電圧検出装置13が実施の形態1に係る電圧検出装置3と異なる点は、検出制御器34が検出制御器131に置き換えられた点と、充放電器35が充放電器132に置き換えられた点とである。
Figure 22 is a diagram showing the configuration of the
電圧検出装置13の動作について説明する。ただし、積分器32が出力する電圧積分値vaintは、充放電器132によって規定値まで戻されていることを想定する。分圧器31は、電力変換器1の出力電圧であるu相の電圧を電子回路で扱うことができるレベルのアナログ入力電圧vainに変換する。積分器32は、アナログ入力電圧vainを積分して電圧積分値vaintを得る。積分は、入力電圧を反転した方向、つまり負の方向に動作する。比較器33は、電圧積分値vaintが基準電圧vabを下回った場合、判定信号scompを真にする。
The operation of the
検出制御器131は、判定信号scompが真になると、充放電指令sresetをオンにする。検出制御器131は、充放電指令sresetをもとにする充放電による電圧積分値vaintの電圧変化量を積算して検出電圧積算値を出力する。充放電器132は、充放電指令sresetがオンになると、積分器32が出力する電圧積分値vaintを規定値まで、ここでは充電する。充電が完了すると判定信号scompは偽になり、充放電指令sresetはオフとなり、積分器32はアナログ入力電圧vainの積分を再開する。
When the determination signal s_comp becomes true, the
電圧積分値vaintは基準電圧から規定値まで充電されるので、電圧積分値vaintは充放電指令sresetがオンになる度に一定の電圧変化量だけ充電されて規定値まで戻る。つまり、相電圧が積分されて電圧積分値vaintが基準電圧を下回ると、一定の電圧変化量だけ検出電圧積算値へ積算されて電圧が検出される。同時に、電圧積分値vaintは充放電器132によって電圧変化量だけ元に戻される。なお、電圧変化量の大きさは、規定値から基準電圧までの変化量と等しい。
Since the voltage integral value v aint is charged from the reference voltage to the specified value, the voltage integral value v aint is charged by a certain voltage change amount and returns to the specified value every time the charge/discharge command s reset is turned on. In other words, when the phase voltage is integrated and the voltage integral value v aint falls below the reference voltage, the voltage is detected by integrating the certain voltage change amount into the detected voltage integrated value. At the same time, the voltage integral value v aint is returned to the original value by the voltage change amount by the charge/
図23は、実施の形態6に係る電力変換器の電圧検出装置13が有する積分器32及び充放電器132の構成を示す図である。充放電器132は、充放電指令sresetがオンになると、スイッチをオンにして積分器32のコンデンサを規定値のvsdまで充電する。規定値は、実施の形態1の規定値と同じ4×10-5Vである。実施の形態6では、実施の形態1の充放電器35が行うように一定電流で充電する必要が無いので、より簡単な構成の回路で充放電器132を実現することができる。ただし、実施の形態1と異なり、充電期間中において積分器32はアナログ入力電圧を積分して電圧積分値を変化させることはできない。しかし、充放電の期間は一瞬であるので、電圧の検出への影響はほとんどない。
FIG. 23 is a diagram showing the configuration of the
以上より、実施の形態6に係る電力変換器の電圧検出装置13を用いれば、実施の形態1で得られる効果をより簡易な構成の回路で実現することができるといった従来にない顕著な効果が得られる。
From the above, by using the
図24は、実施の形態1に係る電力変換器の電圧検出装置3が有する検出制御器34の機能が専用処理回路141によって実現される場合の電圧検出装置3の構成を示す図である。つまり、検出制御器34の機能は、専用処理回路141によって実現されてもよい。24 is a diagram showing the configuration of the
専用処理回路141は、専用のハードウェアである。専用処理回路141は、例えば、単一回路、複合回路、プログラム化されたプロセッサ、並列プログラム化されたプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field-Programmable Gate Array)、又はこれらを組み合わせたものである。なお、検出制御器34が有する複数の機能の各々は、他の機能を実現する専用処理回路と別の専用処理回路によって実現されてもよい。The
図25は、実施の形態1に係る電力変換器の電圧検出装置3が有する検出制御器34の機能がプロセッサ142と記憶装置143とによって実現される場合の電圧検出装置3の構成を示す図である。つまり、検出制御器34の機能は、プロセッサ142と記憶装置143とによって実現されてもよい。25 is a diagram showing a configuration of the
検出制御器34の機能がプロセッサ142と記憶装置143とによって実現される場合、当該機能は、プロセッサ142と、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせとによって実現される。ソフトウェア又はファームウェアは、プログラムとして記述され、記憶装置143に格納される。プロセッサ142は、記憶装置143に記憶されたプログラムを読み出して実行することにより、検出制御器34の機能を実現する。記憶装置143に格納されるプログラムは、検出制御器34が実行する手順又は方法をコンピュータに実行させるものであるともいえる。When the function of the detection controller 34 is realized by the
プロセッサ142は、CPU(Central Processing Unit)、処理システム、演算システム、マイクロプロセッサ、又はDSP(Digital Signal Processor)である。
The
記憶装置143は、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)、EEPROM(登録商標)(Electrically Erasable Programmable Read-Only Memory)等の不揮発性若しくは揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク又はDVD(Digital Versatile Disk)等である。 The storage device 143 may be, for example, a non-volatile or volatile semiconductor memory such as a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Programmable Read Only Memory), an EEPROM (registered trademark) (Electrically Erasable Programmable Read-Only Memory), a magnetic disk, a flexible disk, an optical disk, a compact disk, a mini disk, or a DVD (Digital Versatile Disk).
検出制御器34の複数の機能について、当該複数の機能の一部がソフトウェア又はファームウェアで実現され、当該複数の機能の残部が専用のハードウェアで実現されてもよい。このように、検出制御器34の複数の機能は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって実現することができる。Some of the functions of the detection controller 34 may be implemented in software or firmware, and the remaining functions may be implemented in dedicated hardware. In this manner, the functions of the detection controller 34 may be implemented in hardware, software, firmware, or a combination thereof.
実施の形態2に係る電圧検出装置5が有する検出制御器51、実施の形態3に係る電圧検出装置7が有する検出制御器71、及び実施の形態6に係る電圧検出装置13が有する検出制御器131の各々の機能は、専用処理回路によって実現されてもよい。当該専用処理回路は、専用処理回路141と同等の専用処理回路である。実施の形態2に係る電圧検出装置5が有する検出制御器51、実施の形態3に係る電圧検出装置7が有する検出制御器71、及び実施の形態6に係る電圧検出装置13が有する検出制御器131の各々の機能は、プロセッサと記憶装置とによって実現されてもよい。当該プロセッサはプロセッサ142と同等のプロセッサであり、当該記憶装置は記憶装置143と同等の記憶装置である。The functions of the
以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略又は変更することも可能である。 The configurations shown in the above embodiments are merely examples, and may be combined with other known technologies, or the embodiments may be combined with each other, or parts of the configurations may be omitted or modified without departing from the spirit of the invention.
1 電力変換器、2 モータ、3,5,7,9,11、13 電力変換器の電圧検出装置、4,6,8,10,12 モータ制御器、21 レグ、22 直流電源、23 コンデンサ、30A,30D,30G,30K,30P u相電圧検出部、30B,30E,30H,30L,30Q v相電圧検出部、30C,30F,30J,30M,30R w相電圧検出部、31 分圧器、32 積分器、33 比較器、34,51,71 検出制御器、35 充放電器、91 電圧変換器、92 反転増幅回路、93 差動増幅回路、131 検出制御器、132 充放電器、141 専用処理回路、142 プロセッサ、143 記憶装置、1101 電流検出器。1 Power converter, 2 Motor, 3, 5, 7, 9, 11, 13 Power converter voltage detection device, 4, 6, 8, 10, 12 Motor controller, 21 Leg, 22 DC power supply, 23 Capacitor, 30A, 30D, 30G, 30K, 30P u-phase voltage detection unit, 30B, 30E, 30H, 30L, 30Q v-phase voltage detection unit, 30C, 30F, 30J, 30M, 30R w-phase voltage detection unit, 31 Voltage divider, 32 Integrator, 33 Comparator, 34, 51, 71 Detection controller, 35 Charger/discharger, 91 Voltage converter, 92 Inverting amplifier circuit, 93 Differential amplifier circuit, 131 Detection controller, 132 Charger/discharger, 141 Dedicated processing circuit, 142 Processor, 143 Storage device, 1101 Current detector.
Claims (7)
前記出力電圧を分圧して分圧後電圧を出力する分圧器と、
前記分圧器が出力した前記分圧後電圧を積分して電圧積分値を出力する積分器と、
前記積分器が出力した前記電圧積分値を充放電指令のオン及びオフに基づいて変化させる充放電器と、
前記積分器が出力した前記電圧積分値と基準電圧とを比較して比較結果を示す判定信号を出力する比較器と、
前記比較器が出力した前記判定信号に基づいて前記充放電指令をオンにする検出制御器と
を備えることを特徴とする電力変換器の電圧検出装置。 A voltage detection device for a power converter that detects an output voltage of a power converter that outputs a voltage to a load of at least one phase, comprising:
a voltage divider that divides the output voltage and outputs a divided voltage;
an integrator that integrates the divided voltage output by the voltage divider to output a voltage integral value;
a charger/discharger that changes the voltage integral value output by the integrator based on whether a charge/discharge command is on or off;
a comparator that compares the voltage integral value output by the integrator with a reference voltage and outputs a determination signal indicative of a comparison result;
a detection controller that turns on the charge/discharge command based on the determination signal output by the comparator.
前記検出制御器は、前記充放電指令をあらかじめ決められた時間だけオンにする
ことを特徴とする請求項1に記載の電力変換器の電圧検出装置。 The charger/discharger changes the voltage integral value at a predetermined rate of change,
2. The voltage detection device for a power converter according to claim 1, wherein the detection controller turns on the charge/discharge command for a predetermined period of time.
ことを特徴とする請求項1又は2に記載の電力変換器の電圧検出装置。 3. The voltage detection device for a power converter according to claim 1, wherein the detection controller integrates a voltage change amount of the voltage integral value associated with turning on of the charge/discharge command, and outputs an integrated detected voltage value.
ことを特徴とする請求項3に記載の電力変換器の電圧検出装置。 4. The voltage detection device for a power converter according to claim 3, wherein the detection controller outputs the integrated value of the detected voltage for a predetermined period.
ことを特徴とする請求項3又は4に記載の電力変換器の電圧検出装置。 5. The voltage detection device for a power converter according to claim 3, wherein the detection controller outputs a detected voltage value obtained by dividing the detected voltage integrated value for a predetermined period by the period.
を更に備えることを特徴とする請求項1から5のいずれか1項に記載の電力変換器の電圧検出装置。 6. The voltage detection device for a power converter according to claim 1, further comprising: a current detector for detecting a current flowing from the power converter to the load.
前記レグの両端は、直流電源の正負の端子に接続されており、
前記レグの中間端子は、前記負荷に接続されており、
前記電力変換器は、前記二つ以上の半導体スイッチング素子をオンオフさせて前記負荷へ矩形状の電圧を供給する
ことを特徴とする請求項1から6のいずれか1項に記載の電力変換器の電圧検出装置。 the power converter has at least one phase of legs each including two or more semiconductor switching elements each having a reverse conduction function;
Both ends of the leg are connected to positive and negative terminals of a DC power supply,
The intermediate terminal of the leg is connected to the load;
7. The voltage detection device for a power converter according to claim 1, wherein the power converter supplies a rectangular voltage to the load by turning on and off the two or more semiconductor switching elements.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/013712 WO2023181214A1 (en) | 2022-03-23 | 2022-03-23 | Voltage detection device for power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2023181214A1 JPWO2023181214A1 (en) | 2023-09-28 |
| JP7570558B2 true JP7570558B2 (en) | 2024-10-21 |
Family
ID=88100572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024509543A Active JP7570558B2 (en) | 2022-03-23 | 2022-03-23 | Voltage detection device for power converter |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7570558B2 (en) |
| WO (1) | WO2023181214A1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006317425A (en) | 2005-04-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | AC voltage detection method for power conversion circuit |
| JP2008252858A (en) | 2007-03-07 | 2008-10-16 | Fuji Electric Fa Components & Systems Co Ltd | Output voltage detection circuit for power converter |
| JP2010259187A (en) | 2009-04-23 | 2010-11-11 | Fuji Electric Systems Co Ltd | Voltage detection method and voltage detection apparatus for power conversion system |
| US20130049841A1 (en) | 2011-08-29 | 2013-02-28 | Scintera Networks, Inc. | True rms power measurement |
| CN112462257A (en) | 2020-11-06 | 2021-03-09 | 珠海格力电器股份有限公司 | Motor terminal voltage detection method, device and circuit and air conditioning system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52154677A (en) * | 1976-06-18 | 1977-12-22 | Shibasoku Co Ltd | Aac voltage conversion circuit |
| JPS62222175A (en) * | 1985-12-05 | 1987-09-30 | Canon Inc | Apparatus for discriminating micro signal |
| US5554952A (en) * | 1994-02-15 | 1996-09-10 | Sundstrand Corporation | Fast responding method and apparatus for three phase A/C voltage sensing |
| JP4264782B2 (en) * | 1999-09-22 | 2009-05-20 | 株式会社安川電機 | Voltage detector |
-
2022
- 2022-03-23 JP JP2024509543A patent/JP7570558B2/en active Active
- 2022-03-23 WO PCT/JP2022/013712 patent/WO2023181214A1/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006317425A (en) | 2005-04-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | AC voltage detection method for power conversion circuit |
| JP2008252858A (en) | 2007-03-07 | 2008-10-16 | Fuji Electric Fa Components & Systems Co Ltd | Output voltage detection circuit for power converter |
| JP2010259187A (en) | 2009-04-23 | 2010-11-11 | Fuji Electric Systems Co Ltd | Voltage detection method and voltage detection apparatus for power conversion system |
| US20130049841A1 (en) | 2011-08-29 | 2013-02-28 | Scintera Networks, Inc. | True rms power measurement |
| CN112462257A (en) | 2020-11-06 | 2021-03-09 | 珠海格力电器股份有限公司 | Motor terminal voltage detection method, device and circuit and air conditioning system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2023181214A1 (en) | 2023-09-28 |
| WO2023181214A1 (en) | 2023-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880828B2 (en) | Inverter device | |
| CN1473391B (en) | Phase current detection method and phase current detection device | |
| US7483279B2 (en) | Apparatus and method for detecting phase currents of inverter | |
| JP5902762B2 (en) | Voltage command correction device for detecting output current in inverter | |
| US7977898B2 (en) | Current sensing for a multi-phase DC/DC boost converter | |
| EP2058938B1 (en) | Controller of multi-phase electric motor | |
| TWI382650B (en) | Apparatus and method for detecting rotor position of pmsm | |
| JP6221930B2 (en) | Switching element drive circuit | |
| US7365506B2 (en) | Motor driving device, motor driving method, and motor apparatus | |
| CN101151793A (en) | Current Controller and Its Current Offset Correction Method | |
| WO2007102601A1 (en) | Power conversion device and method, and triangular wave generation circuit | |
| CN106487265A (en) | Power-converting device, phase current detector and phase current detection method | |
| US10425017B2 (en) | Method and apparatus for reducing current sensor power loss | |
| JP6124723B2 (en) | Current detector for three-phase inverter | |
| JP2008245450A (en) | Power converter | |
| JP7570558B2 (en) | Voltage detection device for power converter | |
| CN103490680B (en) | Drive system and drive method of DC brushless motor without Hall element | |
| CN109525161B (en) | Integrated circuit for motor control | |
| JP2017093073A (en) | Power converter | |
| JP2004208395A (en) | Current detector of inverter | |
| JP2018133853A (en) | Current detection method for inverter, current detection device for inverter, and active filter | |
| KR101202949B1 (en) | Apparatus for detecting leg shunt current | |
| JP2008199814A (en) | Power factor corrected direct-current power supply | |
| US12424948B2 (en) | Device and method of controlling the same | |
| JP7595166B2 (en) | POWER CONVERSION APPARATUS AND METHOD FOR CONTROLLING POWER CONVERSION APPARATUS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241008 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7570558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |