JP7687438B2

JP7687438B2 - チップ型電子部品

Info

Publication number: JP7687438B2
Application number: JP2023564802A
Authority: JP
Inventors: 真聖長友; 佳祐磯貝; 慶伸崎
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2021-12-03
Filing date: 2022-10-25
Publication date: 2025-06-03
Anticipated expiration: 2042-10-25
Also published as: US20240282489A1; CN118318279A; WO2023100538A1; JPWO2023100538A1; DE112022004727T5

Description

本発明は、チップ型電子部品に関し、特に半導体セラミックスを含むチップ型電子部品に関する。

セラミックスには、応力を作用させることで抵抗値が変化する圧抵抗現象を示すものが知られている。例えば、Ｌａ_１－ＸＳｒ_ＸＭｎＯ_３、ＢａＴｉＯ_３などのセラミックスは、歪みの大きさおよび応力の大きさに応じて抵抗が変化する性質（ピエゾ抵抗効果）を有する（例えば特許文献１）。ペロブスカイト型マンガン酸化物Ｌａ_１－ＸＳｒ_ＸＭｎＯ_３は、Ｘ＝０．２５において室温で比較的高いピエゾ抵抗効果を示し、１５０ＭＰａで歪みを与えた場合には抵抗率が７％変化する。また、半導体ＢａＴｉＯ_３のようなセラミックスにおいては、巨大ピエゾ抵抗効果が発現する。

特許第４６１１１２７号公報

近年、セラミック素体を含むチップ型電子部品の小型化が進行している。しかしながら、チップ型電子部品が小型化することにより、チップ型電子部品の電気的特性がリフロー実装前後で変化することがあった。特に、半導体セラミックスを用いたチップ型電子部品、例えば半導体ＢａＴｉＯ_３セラミックスを利用した正温度特性（ＰＴＣ）サーミスタの場合、リフロー実装前後でチップ型電子部品の抵抗が大きく変化することがあった。

そこで、本発明は、リフロー実装前のチップ型電子部品を対象とするものであって、チップ型電子部品をリフロー実装した後に電気的特性が大きく変化することを抑制できるように構成されたものを提供することを目的とする。

本発明の１つの要旨によれば、
ＴｉとＢａとを含む酸化物からなる半導体セラミックスを含むセラミック素体と、
前記セラミック素体の端部に形成されて、該セラミック素体とオーミック接触している固体金属電極と、を含むチップ型電子部品であって、
前記チップ型電子部品は、以下の式（１）を満たし、
前記固体金属電極の膜応力が１４０ＭＰａ以上である、チップ型電子部品が提供される。

Ａ／Ｖ≧３.３（ｍｍ^２／ｍｍ^３）・・・（１）

ここで、Ａ（ｍｍ^２）は、前記固体金属電極の表面積、Ｖ（ｍｍ^３）は、前記セラミック素体の体積である。

本発明のチップ型電子部品によれば、リフロー実装前後の電気的特性の変化を抑制することができる。

図１は、実施形態１に係るチップ型電子部品の概略断面図である。図２は、実施形態１に係るチップ型電子部品の１つの形態を示す概略部分拡大断面図である。図３は、実施形態１に係るチップ型電子部品の別の形態を示す概略部分拡大断面図である。

正温度特性（ＰＴＣ）サーミスタなどの、半導体セラミックスを用いたチップ型電子部品では、小型化に伴って、リフロー実装前後のチップ型電子部品の電気的特性（例えば抵抗）が大きく変化することがあった。
本発明者らは、このような抵抗の変化が生じる原因を鋭意研究した結果、チップ型電子部品のセラミック素体の表面に形成した固体金属電極の膜応力がリフロー実装の前後で変化し、この膜応力の変化によって、チップ型電子部品の抵抗変化を引き起こしていることを初めて見出した。本発明者らは、さらに研究を行うことにより、リフロー実装前の電子部品１０において、固体金属電極の膜応力をある程度高くすることにより、リフロー実装前後の電子部品１０の抵抗変化率を低く抑えることができる、という驚くべき知見を得て、本発明を完成するに至った。

［実施形態１］
図１は、本発明の実施形態１に係るチップ型電子部品１０（以下、単に「電子部品１０」と称することがある）の概略断面図である。
電子部品１０は、セラミック素体２０と、セラミック素体２０の端部に形成された固体金属電極３１、４１を備えている。

セラミック素体２０は、ＴｉとＢａとを含む酸化物からなる半導体セラミックスを含んでいる。半導体セラミックスの組成は、主成分としてＢａ、Ｃａ、ＳｒおよびＴｉを含むペロブスカイト型化合物を含み、更に、Ｒ（ＲはＹ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれる少なくとも１種）、ＭｎおよびＳｉを含むことが好ましい。

固体金属電極３１、４１は、セラミック素体２０とオーミック接触している。つまり、固体金属電極３１、４１は、セラミック素体２０とオーミック性が得られる固体金属材料から形成され、かつセラミック素体２０の表面と直接接触している。セラミック素体２０とオーミック性が得られる固体金属材料としては、例えば、Ｃｒ、ＮｉＣｒ合金、Ａｌ、Ｚｎ－Ａｇ（オーミックＡｇ）が好適である。

電子部品１０は、さらに、固体金属電極３１、４１を覆う保護層を含んでいてもよい。図１に示す例では、保護層は、導電性固体金属層３２、４２と、導電性樹脂層３３、４３と、第１めっき層３４、４４と、第２めっき層３５、４５の４層から構成されている。導電性固体金属層３２、４２は、固体金属電極３１、４１と導電性樹脂層３３、４３との間に配置されている。導電性樹脂層３３、４３は、導電性固体金属層３２、４２とめっき層（第１めっき層３４、４４と、第２めっき層３５、４５）との間に配置されている。

なお、固体金属電極３１、導電性固体金属層３２、導電性樹脂層３３、第１めっき層３４、および第２めっき層３５は、電子部品１０の第１外部電極３０を構成していると見なすことができる。同様に、固体金属電極４１、導電性固体金属層４２、導電性樹脂層４３、第１めっき層４４、および第２めっき層４５は、電子部品１０の第２外部電極４０を構成していると見なすことができる。

本発明の電子部品１０は、以下の式（１）を満たしている。

Ａ／Ｖ≧３.３（ｍｍ^２／ｍｍ^３）・・・（１）

ここで、Ａ（ｍｍ^２）は、固体金属電極３１、４１の表面積、Ｖ（ｍｍ^３）は、セラミック素体２０の体積である。

式（１）は、セラミック素体２０の体積Ｖ（ｍｍ^３）に対する、固体金属電極３１、４１の表面積Ａ（ｍｍ^２）の比率を示す。電子部品１０が小型であるほど、Ａ／Ｖの値が大きくなる。固体金属電極３１、４１の形成範囲によっても異なるが、例えばミリメートルでチップサイズ０６０３の場合であって、セラミック素体２０の両側の端面２１、２２にのみ固体金属電極３１、４１を形成すると、Ａ／Ｖをおおよそ３．３ｍｍ^２／ｍｍ^３とすることができる。
セラミック素体２０の体積Ｖ（ｍｍ^３）および固体金属電極３１、４１の表面積Ａ（ｍｍ^２）の詳細については後述する。

本発明の電子部品１０は、リフロー実装前の状態において、固体金属電極３１、４１の膜応力が１４０ＭＰａ以上にされている。これにより、リフロー実装前後における電子部品１０の抵抗変化率を低く（例えば１０％未満）抑制することができる。
固体金属電極３１、４１の膜応力を高めに制御することによって抵抗変化率を抑制できるメカニズムについて、以下に説明する。

セラミック素体２０とオーミック接触する固体金属電極３１、４１は、セラミック素体２０の表面と直接接触している。固体金属電極３１、４１の内部に残留応力（膜応力）があると、セラミック素体２０の表層部分は、その膜応力の大きさに比例した応力を受ける。

電子部品１０をリフロー実装すると、固体金属電極３１、４１は、リフロー実装時の熱の影響を受けて、膜応力が変化する。この膜応力の変化によって、セラミック素体２０の表層部分が受ける応力が変化し、圧抵抗効果によりセラミック素体２０の抵抗が変化する。セラミック素体２０の表層部分が受ける応力の変化は微小であるが、電子部品１０の小型化によってこの応力変化が顕在化し、セラミック素体２０の抵抗変化が顕著になった。

本発明者らの研究により、一般的なリフロー温度（１３０℃～３００℃）であると、固体金属電極３１、４１の膜応力は、５００ＭＰａ程度になることが明らかになった。また、リフロー実装前の固体金属電極３１、４１の膜応力が５００ＭＰａに近いと、リフロー実装前後の抵抗変化率が小さくなることが分かった。このことから、発明者らは、リフロー実装前の電子部品１０において、固体金属電極３１、４１の膜応力を高く（より詳細には、リフロー実装後の固体金属電極３１、４１の膜応力に近くする）ことにより、リフロー実装前後の抵抗変化率を極めて小さくできることを発見した。

しかしながら、固体金属電極３１、４１の膜応力は、固体金属電極３１、４１の成膜条件（例えばスパッタ形成の場合は、スパッタ温度、スパッタ時間など）、様々な加工処理（例えば、バレル研磨など）、および予備的な熱処理によっても変化する。そこで発明者らは、電子部品１０に許容できる抵抗変化率と、リフロー実装前の固体金属電極３１、４１の膜応力との関係を詳しく検討した結果、リフロー実装前における固体金属電極３１、４１の膜応力を１４０ＭＰａ以上に制御すれば、リフロー実装前後の抵抗変化率を、一般的な用途での使用において許容できる範囲（およそ１０％未満）に抑制できることを見出した。

リフロー実装前の電子部品１０における固体金属電極３１、４１の膜応力は、固体金属電極３１、４１の成膜条件（例えば、スパッタ形成の場合は、スパッタ温度、スパッタ時間など）、電子部品１０の加工処理（例えば、バレル研磨など）、および予備的な熱処理の条件を調整すること等によって制御することができる。

固体金属電極３１、４１の膜応力は、３００ＭＰａ以上であることが好ましく、リフロー実装前後の抵抗変化率をさらに低くすることができる。
固体金属電極３１、４１の膜応力は４９０ＭＰａ以下であることが好ましく、膜応力によって固体金属電極３１、４１にクラックや剥がれが発生することを抑制できる。
なお、固体金属電極３１、４１の膜応力を高くするためには、様々な製造条件の制御が必要になり、固体金属電極３１、４１の製造コストが高くなり得、その結果、電子部品１０の製造コストが増加し得る。そこで、膜応力は４００ＭＰａ以下であることがより好ましく、電子部品１０の製造コストの増加を抑制し得る。

固体金属電極３１、４１の膜応力は、実施例に説明する方法によって測定することができる。
なお、固体金属電極３１、４１を覆う保護層が存在する場合は、膜応力の測定前に、保護層を除去して、固体金属電極３１、４１を露出させる。保護層（導電性固体金属層３２、４２と、導電性樹脂層３３、４３と、第１めっき層３４、４４と、第２めっき層３５、４５）を除去する方法は特に限定されないが、例えば以下に示すような物理的除去および化学的除去がある。物理的除去の方法としては、物理エッチング、バレルなどがある。化学的除去の方法としては、各層を選択的に溶解する溶媒で溶解除去する方法がある。金属材料からなる層（第１めっき層３４、４４と、第２めっき層３５、４５）であれば、例えば、塩酸、硝酸、塩化第二鉄、硫酸アンモニウム、過酸化水素、硫酸、ホウ酸、シアン、フッ化水素酸、リン酸などの各種酸で溶解することができる。樹脂材料を含む層（導電性樹脂層３２、４２）であれば、例えば、芳香族系、ケトン、エーテルなど各種有機溶剤で溶解除去することができる。

次に、セラミック素体２０の体積Ｖ（ｍｍ^３）および固体金属電極３１、４１の表面積Ａ（ｍｍ^２）について詳述する。

セラミック素体２０の寸法について、Ｗ方向の寸法を「幅２０Ｗ」（ｍｍ）、Ｌ方向の寸法を「長さ２０Ｌ」（ｍｍ）、Ｔ方向の寸法を「厚み２０Ｔ」（ｍｍ）（図示せず）とする。セラミック素体２０の各寸法を用いて、セラミック素体２０の体積Ｖは、以下のように求めることができる。

セラミック素体２０の体積Ｖ（ｍｍ^３）：２０Ｗ×２０Ｔ×２０Ｌ

セラミック素体２０の体積Ｖは０．００１ｍｍ^３以上０．１２ｍｍ^３以下であることが好ましい。このような小寸法のセラミック素体２０では、固体金属電極３１、４１の膜応力を制御することによる抵抗変化率の抑制の効果が顕著である。

また、セラミック素体２０の各寸法（幅２０Ｗ、長さ２０Ｌおよび厚み２０Ｔ）を用いて、セラミック素体２０の端面２１、２２の各々の面積は以下のように求めることができる。

第１端面２１の面積（ｍｍ^２）：２０Ｗ×２０Ｔ
第２端面２２の面積（ｍｍ^２）：２０Ｗ×２０Ｔ

固体金属電極３１、４１の表面積Ａは、固体金属電極３１、４１の全表面の総和を意味する。図２および図３に、異なる形状の固体金属電極３１、４１を示し、それぞれの固体金属電極３１、４１における表面積Ａについて説明する。

図２は、図１に示す電子部品１０について、セラミック素体２０の一方の端部（第１端面２１側）を拡大した概略部分拡大断面図である。図２では、固体金属電極３１は、セラミック素体２０の第１端面２１を覆っているが、セラミック素体２０の側面２３は覆っていない。この場合、固体金属電極３１の表面積Ａ２１は、第１端面２１の面積と実質的に等しい。
第１端面２１の面積は２０Ｗ×２０Ｔであるので、固体金属電極３１の表面積Ａ２１は２０Ｗ×２０Ｔである。

セラミック素体２０の他方の端部（図１に示す第２端面２２側）に形成された固体金属電極４１が、図２に示す固体金属電極３１と同様である場合（すなわち、セラミック素体２０の第２端面２２を覆っているが、セラミック素体２０の側面２３は覆っていない場合）、固体金属電極４１の表面積は、第２端面２２の面積と実質的に等しい。
第２端面２２の面積は２０Ｗ×２０Ｔであるので、固体金属電極４１の表面積は２０Ｗ×２０Ｔである。

そして、固体金属電極３１、４１の表面積Ａは、固体金属電極３１、４１の全表面の総和であるので、表面積Ａは、（２０Ｗ×２０Ｔ）＋（２０Ｗ×２０Ｔ）＝（２０Ｗ×２０Ｔ）×２として求めることができる。

図３は、別の形態の電子部品１０におけるセラミック素体２０の一方の端部（端面２１側）を拡大した概略部分拡大断面図である。図３では、固体金属電極３１は、セラミック素体２０の第１端面２１だけでなく、その第１端面２１に隣接するセラミック素体２０の側面２３の一部まで連続して覆っている点で、図２に示す固体金属電極３１とは異なっている。なお、図３では、導電性固体金属層３２は図示されていないが、固体金属電極３１の端面（セラミック素体２０の第１端面２１と略平行な面）のみを覆うように、または端面および側面（セラミック素体２０の側面２３と略平行な面）を覆うように、導電性固体金属層３２を形成してもよい。

図３では、固体金属電極３１の表面積について、セラミック素体２０の第１端面２１と略平行な面の表面積をＡ３１、セラミック素体２０の側面２３と略平行な面の表面積をＡ３２としている。固体金属電極３１の表面積は、表面積Ａ３１、Ａ３２の総和である。なお、図３には、セラミック素体２０の４つある側面２３のうちの２面（ＬＴ面）に形成された固体金属電極３１は図示されているが、残りの２面（ＬＷ面）にも固体金属電極３１が形成され得る。その場合には、固体金属電極３１の表面積を求める際は、ＬＷ面に形成された固体金属電極３１の表面積も加算する必要がある。

セラミック素体２０の他方の端部（図１に示す第２端面２２側）に形成された固体金属電極４１が、図３に示す固体金属電極３１と同様である場合（すなわち、セラミック素体２０の第２端面２２だけでなく、その第２端面２２に隣接するセラミック素体２０の側面２３の一部まで連続して覆っている場合）、固体金属電極４１の表面積は、第１端面２１側の固体金属電極３１の表面積と同様に、第２端面２２と略平行な面の表面積、セラミック素体２０の側面２３と略平行な面の表面積の総和である。

そして、固体金属電極３１、４１の表面積Ａは、第１端面２１側の固体金属電極３１の表面積と、第２端面２２の固体金属電極４１の表面積との和として求めることができる。

図３のような形状の固体金属電極３１、４１では、マイクロスコープ等によって各側面における固体金属電極３１、４１の寸法を測定して、表面積を算出する。

［チップ型電子部品１０の製造方法］
実施形態１に係る電子部品１０の製造方法について、図１に示す構造を有するＰＴＣサーミスタを例として説明する。

（セラミック素体２０の作製）
セラミック素体２０は、例えば、ＢａＴｉＯ_３（チタン酸バリウム）に所定の添加物が加えられたセラミック材料からなる。添加物としては、例えば希土類が挙げられる。添加する希土類は、典型的にはＳｍ、ＥｒおよびＹから選択され、その他にもＮｄおよびＬａ等から選択されてもよい。

セラミック素体２０の作製では、まず、セラミック素体の原料として、ＢａＣＯ_３、ＴｉＯ_２、ＰｂＯ、ＳｒＣＯ_３、ＣａＣＯ_３等のセラミック原料と希土類添加物（半導体化剤）とを所定量秤量する。希土類添加物として、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれる少なくとも１種の希土類元素の酸化物などを用いてもよい。また、セラミック素体の原料として、上述のセラミック原料および希土類添加物に加えて、Ｍｎ_２Ｏ_３等の特性改善剤や、ＳｉＯ_２等の焼結助剤を用いてもよい。秤量した各原料を、部分安定化ジルコニア（ＰａｒｔｉａｌｌｙＳｔａｂｉｌｉｚｅｄＺｉｒｃｏｎｉａ：ＰＳＺ）等の粉砕媒体（以下、ＰＳＺボールともよぶ）および純水と共にボールミルに投入し、湿式混合粉砕する。得られた混合物を、所定温度（例えば、１０００～１２００℃）で仮焼成して、仮焼粉末を得る。

得られた仮焼粉末に、有機バインダ、分散材および純水を加えて混合後、乾燥することで造粒する。得られた造粒物を成形することにより成形体を得る。成形体に脱脂処理および脱バインダ処理を行い、所定の温度（１２００～１４００℃）および所定の雰囲気で焼成し、セラミック素体２０Ａを得る。

（固体金属電極３１、４１の形成）
図１～図３に示すように、セラミック素体２０の端部（図１および図２に示すように端面２１、２２のみ、または図３に示すように、端面２１、２２と側面２３の一部）を覆うように、固体金属電極３１、４１を形成する。

固体金属電極３１、４１は、例えばＺｎ、Ｎｉ、Ａｌ、Ｃｒ、Ｖ、Ｗなどの金属材料、これらの金属とＡｇとの合金、およびＮｉＣｒなどの合金材料など、セラミック素体２０とオーミック接触できる金属材料から形成する。特に、Ｃｒ、ＮｉＣｒ合金、Ａｌ、Ｚｎ－Ａｇ（オーミックＡｇ）などの固体金属材料が好適である。

固体金属電極３１、４１は、公知の成膜方法により形成できる。例えば、スパッタリング法、蒸着法、塗布法（導電ペーストを所定位置に塗布後に焼き付ける）、ディップ法などを用いることができる。
例えば、Ｃｒ膜、ＮｉＣｒ合金膜およびＡｌ膜は、スパッタ法が好適であり、Ｚｎ－Ａｇ膜（オーミックＡｇ膜）は、塗布後焼き付ける方法が好適である。

（保護層の形成）
固体金属電極３１、４１を覆うように、保護層を形成してもよい。
実施形態１では、保護層は、導電性固体金属層３２、４２と、導電性樹脂層３３、４３と、第１めっき層３４、４４と、第２めっき層３５、４５の４層から構成されている。各層の形成方法を説明する。

（導電性固体金属層３２、４２）
導電性固体金属層３２、４２は、固体金属電極３１、４１と密着性が高く、耐候性が高い固体金属材料から形成することが好ましい。固体金属材料としては、例えば、Ｎｉ、Ｃｒ、Ａｕ、Ａｇ、Ｗなどの金属材料またはＮｉＣｒ、ＮｉＣｕ、ＮｉＶなどの合金材料が挙げられる。導電性固体金属層３２、４２としては、ＮｉＣｕ合金膜、ＮｉＶ合金膜、およびＡｇ膜などの固体金属材料膜が特に好ましい。

導電性固体金属層３２、４２は、固体金属電極３１、４１と同じ材料から形成されてもよい。例えば、セラミック素体２０とオーミック性が得られる固体金属材料が、保護層（導電性固体金属層３２、４２）を形成する固体金属材料に求められる特性を備えている場合は、導電性固体金属層３２、４２と固体金属電極３１、４１とを同一材料から形成してもよい。それらを同一材料から形成した場合は、固体金属電極３１、４１と導電性固体金属層３２、４２とが一体となって１つの層として提供され得る。

導電性固体金属層３２、４２は、単層膜または多層膜から構成され、公知の成膜方法により形成できる。例えば、スパッタリング法、蒸着法、塗布法（導電ペーストを所定位置に塗布後に焼き付ける）、ディップ法などを用いることができる。例えば、ＮｉＣｕ合金膜、ＮｉＶ合金膜、およびＡｇ膜は、スパッタ法が好適である。

（導電性樹脂層３３、４３の形成）
導電性樹脂層３３、４３は、流動性がある樹脂電極用ペーストを硬化することで設けられる。樹脂電極用ペーストは、導電性粉末と樹脂原料とを含む。セラミック素体２０の端部に、固体金属電極３１、４１を覆うように樹脂電極用ペーストを塗布した後、樹脂電極用ペースト中の樹脂原料を硬化する。
樹脂電極用ペーストに含まれる導電性粉末としては、Ａｇ、Ａｕ、Ｎｉ、Ｃｕ、Ｐｔ、ＰｄおよびＡｌなどの金属粉末を用いることができる。
樹脂電極用ペーストに含まれる樹脂原料としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂等の樹脂原料を用いることができる。

（第１めっき層３４、４４および第２めっき層３５、４５の形成）
導電性樹脂層３３、４３の表面を覆うように、めっき層（第１めっき層３４および第２めっき層３５）を形成する。めっき層は、導電性樹脂層３３、４３と接触している第１めっき層３４、４４と、第１めっき層３４、４４を覆う第２めっき層３５、４５とを含む多層構造とすることが好ましい。この場合、導電性樹脂層３３、４３の表面を覆うように第１めっき層３４、４４を形成した後、第１めっき層３４、４４を覆うように第２めっき層３５、４５を形成する。

第１めっき層３４、４４は、例えば、ＮｉおよびＣｕの少なくとも１つを電解めっきすることにより形成することができる。第２めっき層３５、４５は、例えばＳｎを電解めっきすることにより形成することができる。第１めっき層３４、４４および第２めっき層３５、４５は、公知のめっき方法で形成することができ、例えば、ボールを用いたバレルめっきを用いることができる。

以上、本発明の実施形態１に係るチップ型電子部品１０の製造方法について、ＰＴＣサーミスタを例として説明したが、他のチップ型電子部品についても、本明細書の記載に基づいて適宜製造することができる。

以下、実施例により本発明を詳細に説明するが、本発明は、かかる実施例に限定されない。

以下の手順によって、測定用試料を作製した。なお、１回の作製で、約５０００個の測定用試料を形成可能である。
各測定用試料における固体金属電極の膜応力は、固体金属電極の成膜条件、バレル研磨の条件、予備的な熱処理条件を調整すること等によって、表１に示す膜応力となるように調整した。

（実施例１～５、比較例２、３）
セラミック素体２０は、セラミック素体２０の原料の粉砕混合、仮焼、成型、焼成、および切断によって調整した。原料の粉砕混合は、主成分としてＢａＣＯ_３、ＣａＣＯ_３、ＳｒＣＯ_３、ＰｂＯ、ＴｉＯ_２、希土類元素としてＳｍ_２Ｏ_３、特性調整材としてＭｎＯ_２、焼結助剤としてＳｉＯ_２を所定量混合、粉砕、乾燥した。得られた乾燥粉を、空気雰囲気で最高温度１２００℃仮焼成した。得られた仮焼粉に、有機バインダ、分散材、純水を加え、混合後、乾燥することで造粒した。得られた造粒物を圧縮成型した。成形体に脱脂処理および脱バインド処理を行い、最高温度１３８０℃で焼成した。焼成体を所定寸法に切断し、セラミック素体２０を得た。

セラミック素体２０の両端面２１、２２のみを覆うように、固体金属電極３１、４１（Ｃｒ膜）、および導電性固体金属層３２、４２（ＮｉＣｕ合金膜とＡｇ膜の多層膜）を、この順に成膜した。各膜は、スパッタ法により形成した。スパッタ装置として、アルバック製ＣＳ－Ｓを使用し、アルゴンガス流通下、絶対圧力１Ｐａ未満、スパッタ出力２００Ｗ、膜種に応じてスパッタ時間を調整することで膜厚を調整した。
実施例、比較例の各々で使用した固体金属電極３１、４１の材料の種類、固体金属電極３１、４１の膜厚を表１に示す。

（実施例６、比較例１）
実施例１と同様に作成したセラミック素体２０の両端面２１、２２のみを覆うように、固体金属電極３１、４１をディップ法により形成した。セラミック素体２０の端面２１をＡｇ－Ｚｎを含有するペーストに浸漬することで塗布して１８０℃で乾燥し、端面２２も同様に浸漬、塗布、及び乾燥することで、両端面にＡｇ－Ｚｎ膜（オーミックＡｇ膜）が形成された乾燥体を得た。この乾燥体を、最高温度６００℃のベルト炉に通すことで、固体金属電極３１、４１をセラミック素体２０に焼き付けした。実施例６および比較例１の各々で使用した固体金属電極３１、４１の膜厚を表１に示す。

実施例１～６および比較例１～３で用いたセラミック基体２０は四角柱形状であり、以下の寸法であった（０６０３チップ相当）。

・長さ２０Ｌ：０．６０ｍｍ
・幅２０Ｗ：０．２８ｍｍ
・厚み２０Ｔ：０．２８ｍｍ

固体金属電極３１、４１はセラミック素体２０の両端面２１、２２（ＷＴ面に相当）にのみ形成したため、固体金属電極３１、４１の表面積Ａ（ｍｍ^２）は、（２０Ｗ×２０Ｔ）×２＝（０．２８ｍｍ×０．２８ｍｍ）×２＝０．１５６８ｍｍ^２であった。
セラミック素体２０の体積Ｖ（ｍｍ^３）は、２０Ｗ×２０Ｔ×２０Ｌ＝０．２８ｍｍ×０．２８ｍｍ×０．６０ｍｍ＝０．０４７０４ｍｍ^３であった。
これらの値から、Ａ／Ｖを求めて、表１に記載した。

（膜応力の測定）
固体金属電極の膜応力は、Ｘ線回折法によるｓｉｎ^２ψ―２θ法を用いて測定した。この測定方法は、再現性が高い点で優れている。
ＸＲＤ回折装置としては、微小部Ｘ線回折装置を用いることができる。実施例では、ＢＲＵＫＥＲａｘｓ製Ｄ８ＤＩＳＣＯＶＥＲを用いた。Ｘ線源にはＣｕＫα線を用いた。
実施例、比較例の各々で、作製した約５０００個の測定用試料から、ランダムに３個選定し、測定に供した。

微小部Ｘ線回折装置によるｓｉｎ^２ψ法は、特定の回折ピークを測定して膜応力を決定する方法である。特定の回折ピークの選定方法は以下のように行う。
「ある結晶相」の「いずれかの結晶面」の回折ピーク１本を選定する。測定試料を傾斜させながらひずみ量を確認するため、結晶相のひずみに敏感な高角側の回折ピークが望ましく、他の結晶面の回折ピークと重ならず、面間隔の指標となるピークトップが明瞭な（つまり、強度の強い）回折ピークを選定する。

実施例および比較例では、Ｃｒ膜はＣｒ（２２０）、ＮｉＣｒ合金膜はＮｉＣｒ（２２２）、オーミックＡｇ電極はＡｇ（２２２）の回折線を測定した。

固体金属電極の膜応力は、以下の式（２）から求める。

σ＝Ｋ・∂（２θ）／∂（ｓｉｎ^２ψ）・・・（２）

ここでＫは応力定数であり、以下の式（３）で求める。

Ｋ＝Ｅ／ν・・・（３）

ここでＥは固体金属電極を構成する材料のヤング率、νは固体金属電極を構成する材料のポアソン比である。

実施例、比較例の膜応力を求める際には、ヤング率Ｅとポアソン比νは、以下の値を用いた。これらの値は、理科年表、各種文献等に記載の公知の値である。
ＮｉＣｒ合金：Ｅ／ν＝２９４００ＭＰａ／０．２１
Ｃｒ：Ｅ／ν＝８２７００ＭＰa／０．３６７
オーミックＡｇ：Ｅ／ν＝２１４０００ＭＰa／０．３１
微小部Ｘ線回折の結果から、測定用試料の固体金属電極の膜応力を計算した。３個の測定用試料から求めた膜応力の値の平均値を計算して、表１の「固体金属電極の膜応力」に示す。

（抵抗変化率の評価）
リフロー実装を疑似的に再現するために、測定用試料を２３０℃の恒温槽に３０分間投入した。疑似実装前（熱処理前）の測定用試料と、疑似実装後（熱処理後）の測定用試料の抵抗を測定して、加熱前の抵抗値に対する加熱後の抵抗値の変化率（抵抗変化率）を測定した。まず、試料の疑似実装前（熱処理前）の室温抵抗値を測定する。次いで、その試料を、ソルダーペーストを用いて実装基板に実装して、疑似実装（熱処理）を行った。疑似実装後（熱処理後）の試料について、室温抵抗値を測定した。

実装基板としてガラスエポキシ樹脂製基板（ＦＲ－４）を用い、ソルダーペーストとして千住金属工業株式会社製Ｓｎ－３．０Ａｇ－０．５ＣｕＭ７０５－ＧＲＮ３６０－Ｋ２ＫＪ－Ｖを使用した。抵抗測定機として、市販されているデジタルマルチメータを使用した。実施例では、ＡＤＶＡＮＴＥＳＴ製Ｒ６４５１Ａデジタルマルチメータを使用したが、他のデジタルマルチメータでも同様の測定結果が得られる。抵抗測定では、疑似実装前の試料では、試料の両電極（正極、負極）にデジタルマルチメータを接触させて測定し、疑似実装後の試料では、基板配線にデジタルマルチメータを接触させて測定した。

作製した約５０００個の測定用試料から、ランダムに１０個選定し、測定に供した。個々の試料で、実装前抵抗値Ｒｉと実装後抵抗値Ｒｆとを測定し、以下の式（４）で抵抗変化率を求めた。

抵抗変化率（％）＝（Ｒｆ／Ｒｉ－１）×１００・・・（４）

１０個の測定用試料の各々について抵抗変化率を求め、それらの平均値を計算して表１の「抵抗変化率」に示す。

熱処理前の固体金属電極の膜応力が１４０ＭＰａ以上の実施例１～６は、熱処理後の抵抗変化率が１０％未満になった。一方、熱処理前の固体金属電極の膜応力が１４０ＭＰａ未満の比較例１～３は、熱処理後の抵抗変化率が１０％以上であった。

本願は、２０２１年１２月３日付けで日本国にて出願された特願２０２１-１９７１８４に基づく優先権を主張し、その記載内容の全てが、参照することにより本明細書に援用される。

１０チップ型電子部品
２０セラミック素体
２１、２２セラミック素体の端面
２３セラミック素体の側面
３０、４０外部電極
３１、４１固体金属電極
３２、３３導電性固体金属層
３３、４３導電性樹脂層
３４、４４第１めっき層
３５、４５第２めっき層

Claims

ＴｉとＢａとを含む酸化物からなる半導体セラミックスを含むセラミック素体と、
前記セラミック素体の端部に形成されて、該セラミック素体とオーミック接触している固体金属電極と、を含むチップ型電子部品であって、
前記チップ型電子部品は、以下の式（１）を満たし、
前記固体金属電極の膜応力が１４０ＭＰａ以上である、チップ型電子部品。

Ａ／Ｖ≧３.３（ｍｍ^２／ｍｍ^３）・・・（１）

ここで、Ａ（ｍｍ^２）は、前記固体金属電極の表面積、Ｖ（ｍｍ^３）は、前記セラミック素体の体積である。
前記固体金属電極の膜応力は４９０ＭＰａ以下である、請求項１に記載のチップ型電子部品。
前記セラミック素体の体積Ｖは０．００１ｍｍ^３以上０．１２ｍｍ^３以下である、請求項１または２に記載のチップ型電子部品。
前記固体金属電極は、前記セラミック素体の端面を覆う、請求項１または２に記載のチップ型電子部品。
前記固体金属電極は、前記セラミック素体の端面から、該端面に隣接する前記セラミック素体の側面の一部まで連続して覆う、請求項４に記載のチップ型電子部品。
前記半導体セラミックスの組成が、主成分としてＢａ、Ｃａ、ＳｒおよびＴｉを含むペロブスカイト型化合物を含み、更に、Ｒ（ＲはＹ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれる少なくとも１種）、ＭｎおよびＳｉを含む、請求項１または２に記載のチップ型電子部品。