JP7806852B2

JP7806852B2 - Multilayer ceramic capacitors

Info

Publication number: JP7806852B2
Application number: JP2024137787A
Authority: JP
Inventors: 大樹福永; 秀明田中; 晃司森山
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2014-05-21
Filing date: 2024-08-19
Publication date: 2026-01-27
Anticipated expiration: 2035-04-01
Also published as: JP6627916B2; JP6977755B2; JP2024149822A; JP2026042994A; JP2021184498A; JP2018174336A; JP7338665B2; JP2023156502A; JP2020025146A; JP7544218B2

Description

この発明は、積層セラミックコンデンサに関する。 This invention relates to a multilayer ceramic capacitor.

近年、大容量で、かつ小型の積層セラミックコンデンサが求められている。このような積層セラミックコンデンサは、たとえば、内層用セラミック層（誘電体セラミック層）と内部電極とが交互に積み重ねられ、その上面と下面とに外層用セラミック層が配設されて、直方体状に形成されたセラミック素体を有し、そのセラミック素体の両端面に外部電極が形成されている。このセラミック素体の両側面には、外部電極との接続を防止するために、サイドマージン部が形成されている。 In recent years, there has been a demand for small, high-capacity multilayer ceramic capacitors. Such multilayer ceramic capacitors have a rectangular parallelepiped ceramic body, in which inner ceramic layers (dielectric ceramic layers) and internal electrodes are alternately stacked, with outer ceramic layers disposed on the top and bottom surfaces of the body. External electrodes are formed on both end surfaces of the ceramic body. Side margins are formed on both side surfaces of the ceramic body to prevent connection with the external electrodes.

上述したような積層セラミックコンデンサの製造方法として、特許文献１に記載の製造方法が開示されている。すなわち、この積層セラミックコンデンサの製造方法は、内部電極となる導電膜が表面に形成された複数のセラミックグリーンシートが積層され、マザー積層体が形成され、そのマザー積層体を切断するにあたり、外部電極が形成されない側面において導電膜が露出するように切断される。そして、その両側面に対して、サイドマージン部となるセラミックスラリーが塗布されることよって、ばらつきの少ない均一なサイドマージン部を形成するとしている。 Patent Document 1 discloses a method for manufacturing the above-mentioned multilayer ceramic capacitor. Specifically, this method involves stacking multiple ceramic green sheets, each with a conductive film formed on its surface to form the internal electrodes, to form a mother laminate. The mother laminate is then cut so that the conductive film is exposed on the sides where no external electrodes are formed. Then, ceramic slurry that will form the side margins is applied to both sides, forming uniform side margins with little variation.

特開昭６１－２４８４１３号公報Japanese Unexamined Patent Publication No. 61-248413

しかしながら、特許文献１に記載される積層セラミックコンデンサの製造方法では、サイドマージン部の形成に用いられるセラミックスラリーは、内層用セラミック層を形成するために用いられるセラミックスラリーと同じ誘電体セラミック材料により構成されている。この積層セラミックコンデンサの製造方法の焼成工程において、内層用セラミック層を形成する条件で焼成すると、サイドマージン部の内部において空隙部が増加するため、この空隙部を介してサイドマージン部からの水分の浸入を防ぐことができず、積層セラミックコンデンサの信頼性が低下するといった問題があった。 However, in the manufacturing method of multilayer ceramic capacitors described in Patent Document 1, the ceramic slurry used to form the side margins is composed of the same dielectric ceramic material as the ceramic slurry used to form the inner ceramic layers. In the firing step of this manufacturing method of multilayer ceramic capacitors, firing under conditions that form the inner ceramic layers increases voids within the side margins. This makes it impossible to prevent moisture from penetrating from the side margins through these voids, resulting in a problem of reduced reliability of the multilayer ceramic capacitor.

それ故に、この発明の主たる目的は、セラミック素体の内側に向かう水分の浸入を抑制することで、信頼性を向上させた積層セラミックコンデンサを提供することである。 Therefore, the primary object of this invention is to provide a multilayer ceramic capacitor with improved reliability by suppressing the infiltration of moisture into the ceramic body.

この発明にかかる積層セラミックコンデンサは、直方体状のセラミック素体と、セラミック素体上に配置された外部電極とを備えた積層セラミックコンデンサであって、セラミック素体は、内部電極を含む内層部と、内層部を積層方向に挟みこむように配置された外層部と、内層部および外層部を幅方向に挟みこむように配置されたサイドマージン部とを有し、サイドマージン部において、セラミック素体の側面側における空隙部が内部電極側における空隙部よりも少なくなっている、積層セラミックコンデンサである。
The multilayer ceramic capacitor of the present invention is a multilayer ceramic capacitor comprising a rectangular parallelepiped ceramic body and external electrodes arranged on the ceramic body, wherein the ceramic body has an inner layer portion including an internal electrode, an outer layer portion arranged to sandwich the inner layer portion in the stacking direction, and a side margin portion arranged to sandwich the inner layer portion and the outer layer portion in the width direction, and in the side margin portion, the voids on the side surface side of the ceramic body are smaller than the voids on the internal electrode side .

この発明にかかる積層セラミックコンデンサによれば、内部電極が存在しない領域であるサイドマージン部を有し、サイドマージン部において、前記セラミック素体の側面側における空隙部が内部電極側における空隙部よりも少なくなっているので、サイドマージン部からセラミック素体の内側に向う水分の浸入を抑制することができ、信頼性を向上させた積層セラミックコンデンサを提供することができる。
The multilayer ceramic capacitor according to the present invention has a side margin portion, which is an area where no internal electrodes are present, and in the side margin portion, the voids on the side surface of the ceramic body are smaller than the voids on the internal electrode side . This makes it possible to suppress the penetration of moisture from the side margin portion toward the inside of the ceramic body, thereby providing a multilayer ceramic capacitor with improved reliability.

この発明によれば、セラミック素体の内側に向かう水分の浸入を抑制することで、信頼性を向上させた積層セラミックコンデンサを提供することができる。 This invention makes it possible to provide a multilayer ceramic capacitor with improved reliability by suppressing the infiltration of moisture into the ceramic body.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。 The above and other objects, features, and advantages of the present invention will become more apparent from the following detailed description of the invention, which proceeds with reference to the drawings.

この発明にかかる積層セラミックコンデンサの外観の一例を示す概略斜視図である。1 is a schematic perspective view showing an example of the appearance of a multilayer ceramic capacitor according to the present invention. 図１のＡ－Ａ線における断面を示す断面図解図である。FIG. 2 is a cross-sectional diagram showing a cross section taken along line AA in FIG. 1; 図１のＢ－Ｂ線における断面を示す断面図解図である。FIG. 2 is a cross-sectional diagram showing a cross section taken along line BB in FIG. 1; 積層セラミックコンデンサの製造方法を説明するための説明図であって、（ａ）は、セラミックグリーンシートに導電膜を形成した状態を模式的に示した斜視図であり、（ｂ）は、導電膜が形成されたセラミックグリーンシートを積み重ねる状態を模式的に示した斜視図である。1A is a perspective view illustrating a state in which a conductive film is formed on a ceramic green sheet, and FIG. 1B is a perspective view illustrating a state in which the ceramic green sheets on which the conductive film is formed are stacked. 図４に示した積層セラミックコンデンサの製造方法において製造される積層体チップの外観の一例を示す概略斜視図である。5 is a schematic perspective view showing an example of the appearance of a laminate chip manufactured by the method for manufacturing the multilayer ceramic capacitor shown in FIG. 4.

本発明にかかる積層セラミックコンデンサの一例について説明する。図１は、セラミック素体と外部電極とにより構成された積層セラミックコンデンサの外観の一例である積層セラミックコンデンサの概略斜視図を示し、図２は、図１のＡ－Ａ線における断面を示す断面図解図を示す。また、図３は、図１のＢ－Ｂ線における断面を示す断面図解図を示す。 An example of a multilayer ceramic capacitor according to the present invention will be described. Figure 1 shows a schematic perspective view of an example of the appearance of a multilayer ceramic capacitor composed of a ceramic body and external electrodes. Figure 2 shows a cross-sectional view taken along line A-A in Figure 1. Figure 3 shows a cross-sectional view taken along line B-B in Figure 1.

この実施の形態にかかる積層セラミックコンデンサ１０は、概略、セラミック素体１２と、セラミック素体１２の両端面にそれぞれ形成された外部電極４０，４２とから構成される。 The multilayer ceramic capacitor 10 according to this embodiment generally comprises a ceramic body 12 and external electrodes 40, 42 formed on both end surfaces of the ceramic body 12.

本発明にかかる積層セラミックコンデンサ１０の大きさは、長さ（Ｌ）方向の寸法、幅（Ｗ）方向の寸法、積層（Ｔ）方向の寸法が、たとえば、１．６ｍｍ×０．８ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ×０．５ｍｍ、０．６ｍｍ×０．３ｍｍ×０．３ｍｍ、０．４ｍｍ×０．２ｍｍ×０．２ｍｍの組み合わせがある。 The size of the multilayer ceramic capacitor 10 according to the present invention can be selected from the following combinations of dimensions in the length (L), width (W), and stacking (T) directions: 1.6 mm x 0.8 mm x 0.8 mm, 1.0 mm x 0.5 mm x 0.5 mm, 0.6 mm x 0.3 mm x 0.3 mm, and 0.4 mm x 0.2 mm x 0.2 mm.

セラミック素体１２は、直方体状に形成され、幅（Ｗ）方向および積層（Ｔ）方向に沿って延びる第１の端面１３および第２の端面１４と、長さ（Ｌ）方向および積層（Ｔ）方向に沿って延びる第１の側面１５および第２の側面１６と、長さ（Ｌ）方向および幅（Ｗ）方向に沿って延びる第１の主面１７および第２の主面１８とを有する。また、セラミック素体１２において、第１の端面１３および第２の端面１４は、互いに対向し、第１の側面１５および第２の側面１６は互いに対向し、第１の主面１７および第２の主面１８は互いに対向する。また、第１の側面１５および第２の側面１６は、第１の端面１３および第２の端面１４に直交し、第１の主面１７および第２の主面１８は、第１の端面１３および第１の側面１６に直交する。さらに、セラミック素体１２のコーナー部および稜部は、丸みが形成されていることが好ましい。 The ceramic body 12 is formed in a rectangular parallelepiped shape and has a first end face 13 and a second end face 14 extending along the width (W) direction and the stacking (T) direction, a first side face 15 and a second side face 16 extending along the length (L) direction and the stacking (T) direction, and a first main face 17 and a second main face 18 extending along the length (L) direction and the width (W) direction. Furthermore, in the ceramic body 12, the first end face 13 and the second end face 14 face each other, the first side face 15 and the second side face 16 face each other, and the first main face 17 and the second main face 18 face each other. Furthermore, the first side face 15 and the second side face 16 are perpendicular to the first end face 13 and the second end face 14, and the first main face 17 and the second main face 18 are perpendicular to the first end face 13 and the first side face 16. Furthermore, it is preferable that the corners and edges of the ceramic body 12 are rounded.

セラミック素体１２は、複数の内層用セラミック層（誘電体セラミック層）２０および複数の内層用セラミック層２０同士の界面に配設された複数の第１の内部電極２２および第２の内部電極２４により構成される内層部２６と、内層部２６を積層（Ｔ）方向に挟むように外層用セラミック層が配設された外層部２８，３０と、内層部２６および外層部２８，３０を幅（Ｗ）方向に挟むようにサイドマージン用のセラミック層が配設されたサイドマージン部３２，３４とで構成されている。換言すると、内層部２６は、最も第１の主面１７側あるいは第２の主面１８側に配置された第１および第２の内部電極２２，２４に挟まれた領域である。また、サイドマージン部３２，３４は、セラミック素体１２を積層（Ｔ）方向からみて、第１の内部電極２２および第２の内部電極２４が存在しない領域である。 The ceramic body 12 is composed of an inner layer portion 26, which is composed of multiple inner layer ceramic layers (dielectric ceramic layers) 20 and multiple first internal electrodes 22 and second internal electrodes 24 disposed at the interfaces between the multiple inner layer ceramic layers 20; outer layer portions 28, 30, in which outer layer ceramic layers are disposed on either side of the inner layer portion 26 in the stacking (T) direction; and side margin portions 32, 34, in which side margin ceramic layers are disposed on either side of the inner layer portion 26 and the outer layer portions 28, 30 in the width (W) direction. In other words, the inner layer portion 26 is the region sandwiched between the first and second internal electrodes 22, 24 disposed closest to the first main surface 17 or the second main surface 18. The side margin portions 32, 34 are regions in which the first internal electrodes 22 and second internal electrodes 24 are not present when the ceramic body 12 is viewed from the stacking (T) direction.

内層用セラミック層２０は、たとえば、Ｂａ，Ｔｉを含有するペロブスカイト型化合物を主成分とし、ペロブスカイト構造を備える誘電体セラミック粒子からなる。また、これらの主成分に添加剤として、Ｓｉ、Ｍｇ、Ｂａのうちの少なくとも１種が加えられており、セラミック粒子間にそれらの添加剤が存在している。焼成後の内層用セラミック層２０の厚みは、０．３μｍ以上１０μｍ以下であることが好ましい。 The inner ceramic layer 20 is composed of dielectric ceramic particles with a perovskite structure, primarily composed of a perovskite-type compound containing, for example, Ba and Ti. Furthermore, at least one of Si, Mg, and Ba is added to these primary components as an additive, and these additives are present between the ceramic particles. The thickness of the inner ceramic layer 20 after firing is preferably 0.3 μm or more and 10 μm or less.

上下に配設された外層部２８，３０は、それぞれ、内層用セラミック層２０と同じ誘電体セラミック材料が用いられている。なお、外層部２８，３０は、内層用セラミック層２０と異なる誘電体セラミック材料で構成されていてもよい。焼成後の外層部２８，３０の厚みは、１５μｍ以上４０μｍ以下であることが好ましい。 The upper and lower outer layers 28, 30 are each made of the same dielectric ceramic material as the inner ceramic layer 20. However, the outer layers 28, 30 may be made of a different dielectric ceramic material than the inner ceramic layer 20. The thickness of the outer layers 28, 30 after firing is preferably 15 μm or more and 40 μm or less.

第１の内部電極２２と第２の内部電極２４とは、厚み方向において、内層用セラミック層２０を介して対向している。この第１の内部電極２２と第２の内部電極２４とが、内層用セラミック層２０を介して対向している部分に静電容量が形成されている。 The first internal electrode 22 and the second internal electrode 24 face each other in the thickness direction, with the inner ceramic layer 20 interposed between them. Electrostatic capacitance is formed where the first internal electrode 22 and the second internal electrode 24 face each other with the inner ceramic layer 20 interposed between them.

第１の内部電極２２の左側端部は、セラミック素体１２の第１の端面１３に引き出されて外部電極４０に電気的に接続されている。第２の内部電極２４の右側端部は、セラミック素体１２の第２の端面１４に引き出されて外部電極４２に電気的に接続されている。 The left end of the first internal electrode 22 is extended to the first end surface 13 of the ceramic body 12 and electrically connected to the external electrode 40. The right end of the second internal electrode 24 is extended to the second end surface 14 of the ceramic body 12 and electrically connected to the external electrode 42.

第１および第２の内部電極２２，２４は、たとえば、Ｎｉ、Ｃｕなどからなる。第１および第２の内部電極２２，２４の厚みは０．３μｍ以上２．０μｍ以下であることが好ましい。 The first and second internal electrodes 22, 24 are made of, for example, Ni, Cu, etc. The thickness of the first and second internal electrodes 22, 24 is preferably 0.3 μm or more and 2.0 μm or less.

サイドマージン部３２，３４は、セラミック素体１２の側面側に位置するアウター部３２ａ，３４ａおよび第１および第２の内部電極２２，２４側に位置するインナー部３２ｂ，３４ｂを含む２層構造である。また、サイドマージン部３２，３４は、たとえば、ＢａＴｉＯ₃などの主成分からなるペロブスカイト構造を備える誘電体セラミック材料からなる。また、これらの主成分に添加剤として、Ｓｉ、Ｍｇ、Ｂａのうちの少なくとも１種が加えられており、セラミック粒子間にそれらの添加剤が存在している。焼成後のサイドマージン部３２，３４の厚みは、５μｍ以上４０μｍ以下であることが好ましい。特に、２０μｍ以下で、本発明が有効に働く。また、好ましくは、インナー部３２ｂ，３４ｂはアウター部３２ａ，３４ａより厚みが薄く、具体的には、アウター部３２ａ，３４ａの厚みは、５μｍ以上２０μｍ以下が好ましく、インナー部３２ｂ，３４ｂの厚みは、０．１μｍ以上２０μｍ以下が好ましい。なお、アウター部３２ａ，３４ａとインナー部３２ｂ，３４ｂにおける焼結性の違いにより、光学顕微鏡を用いることで、サイドマージン部３２，３４が２層構造であることは容易に把握できる。また、サイドマージン部３２，３４は、アウター部３２ａ，３４ａ、インナー部３２ｂ，３４ｂの２層だけでなく、複数層であってもよい。 The side margins 32, 34 have a two-layer structure including an outer portion 32a, 34a located on the side of the ceramic body 12 and an inner portion 32b, 34b located on the first and second internal electrodes 22, 24 side. The side margins 32, 34 are made of a dielectric ceramic material with a perovskite structure, primarily composed of _BaTiO3 , for example. At least one of Si, Mg, and Ba is added as an additive to the primary component, and the additive exists between the ceramic particles. The thickness of the side margins 32, 34 after firing is preferably 5 μm or more and 40 μm or less. The present invention is particularly effective when the thickness is 20 μm or less. Preferably, the inner portions 32b, 34b are thinner than the outer portions 32a, 34a. Specifically, the thickness of the outer portions 32a, 34a is preferably 5 μm or more and 20 μm or less, and the thickness of the inner portions 32b, 34b is preferably 0.1 μm or more and 20 μm or less. Due to the difference in sinterability between the outer portions 32a, 34a and the inner portions 32b, 34b, it is easy to determine using an optical microscope that the side margin portions 32, 34 have a two-layer structure. The side margin portions 32, 34 may have multiple layers, not just two layers: the outer portions 32a, 34a and the inner portions 32b, 34b.

なお、外層部２８，３０の厚さ、あるいはサイドマージン部３２，３４の厚さは、セラミック素体１２を積層（Ｔ）方向および幅（Ｗ）方向からなる面に対して垂直になる方向へ長さが約１／２になるように研磨し、内部電極端部（セラミック誘電体が拡散している端部も含む）から外側に向かう長さを１０層おきに測定し、その平均値から求められる。 The thickness of the outer layers 28, 30 or the thickness of the side margins 32, 34 is determined by polishing the ceramic body 12 so that its length is reduced to approximately half in a direction perpendicular to the plane consisting of the stacking (T) direction and width (W) direction, and then measuring the length from the end of the internal electrode (including the end where the ceramic dielectric is diffused) outward every 10 layers, and averaging the measurements.

また、サイドマージン部３２，３４において、インナー部３２ｂからアウター部３２ａおよびインナー部３４ｂからアウター部３４ａに向かって、空隙部が減少している。 In addition, in the side margins 32, 34, the gap decreases from the inner portion 32b to the outer portion 32a and from the inner portion 34b to the outer portion 34a.

このように、サイドマージン部３２，３４が形成された積層体チップを焼結させるときに、セラミック素体１２における内部電極が備えられる内層部を焼結させるための条件であっても、このサイドマージン部３２，３４の内側から外側に向かって、空隙部を少なくすることができるため、サイドマージン部３２，３４からセラミック素体１２の内側に向かって、水分の浸入が抑制されることから、積層セラミックコンデンサの耐湿性を向上させることができる。したがって、信頼性を向上させた積層セラミックコンデンサを提供することができる。 In this way, when sintering a laminated chip with side margins 32, 34, even under conditions for sintering the inner layer portion of the ceramic body 12 where the internal electrodes are provided, the voids can be reduced from the inside to the outside of the side margins 32, 34. This prevents moisture from penetrating from the side margins 32, 34 toward the inside of the ceramic body 12, thereby improving the moisture resistance of the laminated ceramic capacitor. This makes it possible to provide a laminated ceramic capacitor with improved reliability.

ここで、空隙部とは、空間もしくはガラスが埋まっている箇所と混在している状況である。空隙部の数は、３０μｍ×３０μｍの範囲を倍率５０００でＳＥＭにより撮像し、カウントすることで確認できる。 Here, voids refer to spaces or areas that are mixed with filled glass. The number of voids can be confirmed by counting an image of a 30 μm x 30 μm area taken with an SEM at a magnification of 5000.

また、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂにおけるセラミック粒子の粒径であるグレインサイズは、アウター部３２ａ，３４ａにおけるグレインサイズに比べて小さくなっており、緻密性が増している。特に、サイドマージン部３２，３４近傍の第１および第２の内部電極２２，２４の端部において、グレインサイズがアウター部３２ａ，３４ａにおけるグレインサイズより小さくなっている。 In addition, the grain size, or particle size of the ceramic particles, in the inner portions 32b, 34b of the side margin portions 32, 34 is smaller than the grain size in the outer portions 32a, 34a, resulting in increased density. In particular, the grain size at the ends of the first and second internal electrodes 22, 24 near the side margin portions 32, 34 is smaller than the grain size in the outer portions 32a, 34a.

この空隙部は、サイドマージン部３２，３４の厚さの測定時と同様にセラミック素体１２を研磨し、積層セラミックコンデンサ１０の外形寸法が、たとえば、０．６ｍｍ×０．３ｍｍ×０．３ｍｍの場合、倍率５０００倍でＳＥＭ撮影し、空隙部と見られる点を数えることで観測することができる。 These voids can be observed by polishing the ceramic body 12 in the same way as when measuring the thickness of the side margins 32, 34, and then taking SEM images at a magnification of 5000x if the external dimensions of the multilayer ceramic capacitor 10 are, for example, 0.6 mm x 0.3 mm x 0.3 mm, and counting the points that appear to be voids.

また、倍率２００００～５００００倍でＳＥＭ撮影し、撮像範囲のグレインを選択しその大きさの平均（たとえば、５０個）を算出することで、アウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂにおけるグレインサイズの大きさの違いを把握することができる。 Furthermore, by taking SEM images at a magnification of 20,000 to 50,000 times, selecting grains within the image capture range, and calculating the average size (for example, 50 grains), it is possible to ascertain the difference in grain size between the outer portions 32a, 34a and the inner portions 32b, 34b.

また、内層部２６の内層用セラミック層２０と、サイドマージン部３２，３４のアウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂのセラミック粒子間における添加材であるＢａの量は、
内層部２０の内層用セラミック層２０＜アウター部３２ａ，３４ａ＜インナー部３２ｂ，３４ｂ、
である。 The amount of Ba, which is an additive between the ceramic particles of the inner ceramic layer 20 of the inner layer portion 26 and the outer portions 32 a, 34 a and the inner portions 32 b, 34 b of the side margin portions 32, 34, is
The inner layer ceramic layer 20 of the inner layer portion 20<the outer portions 32a, 34a<the inner portions 32b, 34b,
is.

このように、このサイドマージン部が内部電極側のインナー部と側面側のアウター部との２層に形成され、インナー部のＢａ含有量がアウター部のＢａの含有量より多いことが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。 In this way, it is preferable that this side margin portion be formed in two layers, an inner portion on the internal electrode side and an outer portion on the side surface, and that the Ba content of the inner portion be higher than the Ba content of the outer portion. This can improve the reliability of multilayer ceramic capacitors with side margin portions.

すなわち、セラミック素体１２のサイドマージン部の内側から外側に向かって、セラミック誘電体からなるセラミック粒子間のＢａの含有量が減少している。そのため、サイドマージン部３２，３４が形成された積層体チップを焼結させるときに、セラミック素体１２における内部電極が備えられる内層部を焼結させるための条件であっても、サイドマージン部３２，３４の外側の領域における誘電体セラミック粒子の粒成長を促進させることで、より緻密に焼結することができるため、サイドマージン部の外側を構成する誘電体セラミック層における空隙部を少なくすることができることから、サイドマージン部３２，３４からセラミック素体１２の内側に向かって水分の侵入を防ぐことができる。 In other words, the Ba content between ceramic particles comprising the ceramic dielectric decreases from the inside to the outside of the side margins of the ceramic body 12. Therefore, when sintering a laminated chip with side margins 32, 34 formed, even under conditions for sintering the inner layer portion of the ceramic body 12 where the internal electrodes are provided, promoting grain growth of the dielectric ceramic particles in the region outside the side margins 32, 34 allows for denser sintering. This reduces voids in the dielectric ceramic layer that constitutes the outside of the side margins, thereby preventing moisture from penetrating from the side margins 32, 34 toward the inside of the ceramic body 12.

なお、このようなサイドマージン部３２，３４のセラミック粒子間における添加剤であるＢａの含有量が異なる。なお、Ｂａの含有量の違いは、ＴＥＭ分析により見出すことができる。 The content of Ba, an additive, between the ceramic particles in these side margins 32, 34 differs. The difference in Ba content can be detected by TEM analysis.

サイドマージン部３２，３４のアウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂにおけるＢａの含有量は、Ｔｉ：１ｍｏｌに対するモル比が、センター値で、
アウター部３２ａ，３４ａは、Ｂａ：１．０００より大きく１．０２０未満、
インナー部３２ｂ，３４ｂは、Ｂａ：１．０２０より大きく１．０４０未満、
となるように調合していることが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。 The molar ratio of Ba to Ti: 1 mol is, at the center,
The outer portions 32a and 34a have a Ba of greater than 1.000 and less than 1.020.
The inner portions 32b and 34b have a Ba of greater than 1.020 and less than 1.040.
By doing so, the reliability of the multilayer ceramic capacitor having the side margin portion can be improved.

また、サイドマージン部３２，３４側からセラミック素体１２を研磨し、アウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂの部分を研磨したそれぞれの粉を酸により溶解し、ＩＣＰ発光分光分析を行うことで、アウター部３２ａ，３４ａおよびインナー部３２ｂ，３４ｂにおいて、上記のモル比となっていることを確認することができる。 Furthermore, by polishing the ceramic body 12 from the side margin portions 32, 34, and then dissolving the resulting powders from the polished outer portions 32a, 34a and inner portions 32b, 34b in acid and performing ICP emission spectroscopy, it is possible to confirm that the above molar ratios are achieved in the outer portions 32a, 34a and inner portions 32b, 34b.

さらに、これらの範囲において、アウター部３２ａ，３４ａに対して、インナー部３２ｂ，３４ｂのセラミック粒子間のＢａの含有量が１００％を超えて１４０％未満多く添加されることが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。 Furthermore, within these ranges, it is preferable that the Ba content between the ceramic particles in the inner portions 32b, 34b be more than 100% but less than 140% greater than that in the outer portions 32a, 34a. This improves the reliability of multilayer ceramic capacitors with side margins.

外部電極４０，４２は、焼付けにより形成されるＣｕを含む電極層４０ａ，４２ａと、その電極層４０ａ，４２ａの表面に形成されるはんだ食われを防止するためにＮｉを含む第１のめっき層４０ｂ，４２ｂと、第１のめっき層４０ｂ，４２ｂの表面に形成されるＳｎを含む第２のめっき層４０ｃ，４２ｃと、により構成された３重構造である。 The external electrodes 40, 42 have a triple-layer structure consisting of an electrode layer 40a, 42a containing Cu formed by baking, a first plating layer 40b, 42b containing Ni formed on the surface of the electrode layer 40a, 42a to prevent solder leaching, and a second plating layer 40c, 42c containing Sn formed on the surface of the first plating layer 40b, 42b.

図１に示す積層セラミックコンデンサ１０では、サイドマージン部３２，３４の内側から外側に向かって空隙部が減少している。すなわち、図１に示す積層セラミックコンデンサでは、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂに比べてアウター部３２ａ，３４ａにおける空隙部が少なくなっていることから、空隙部を介してサイドマージン部３２，３４からセラミック素体１２の内側に向かう水分の侵入が抑制され、積層セラミックコンデンサ１０の耐湿性を向上させることができる。 In the multilayer ceramic capacitor 10 shown in FIG. 1, the voids decrease from the inside to the outside of the side margins 32, 34. In other words, in the multilayer ceramic capacitor shown in FIG. 1, there are fewer voids in the outer portions 32a, 34a than in the inner portions 32b, 34b of the side margins 32, 34. This prevents moisture from penetrating from the side margins 32, 34 toward the inside of the ceramic body 12 via the voids, thereby improving the moisture resistance of the multilayer ceramic capacitor 10.

また、図１に示す積層セラミックコンデンサ１０では、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂからアウター部３２ａ，３４ａ（すなわち、サイドマージン部３２，３４の内側から外側）に向かってセラミック粒子間のＢａが減少している。また、インナー部３２ｂ，３４ｂから、インナー部３２ｂ，３４ｂと第１および第２の内部電極２２，２４の端部との間における内層用セラミック層２０にＢａが拡散することで、第１および第２の内部電極２２，２４のサイドマージン部３２，３４の近傍において、Ｂａの量が多くなっている。したがって、第１および第２の内部電極２２，２４の端部におけるセラミック粒子の粒成長を抑制することができ、内部電極間の信頼性を向上させることができる。 In addition, in the multilayer ceramic capacitor 10 shown in FIG. 1, the amount of Ba between the ceramic particles decreases from the inner portions 32b, 34b of the side margin portions 32, 34 toward the outer portions 32a, 34a (i.e., from the inside to the outside of the side margin portions 32, 34). Furthermore, Ba diffuses from the inner portions 32b, 34b into the inner ceramic layer 20 between the inner portions 32b, 34b and the ends of the first and second internal electrodes 22, 24, resulting in a higher amount of Ba near the side margin portions 32, 34 of the first and second internal electrodes 22, 24. Therefore, grain growth of the ceramic particles at the ends of the first and second internal electrodes 22, 24 can be suppressed, improving reliability between the internal electrodes.

一方、図１に示す積層セラミックコンデンサ１０では、サイドマージン部３２，３４のアウター部３２ａ，３４ａにおいてＢａが少ないため、セラミック粒子の粒成長が促進され、より緻密に焼結させることができる。したがって、外部からの水分の侵入に対して強くなる。 On the other hand, in the multilayer ceramic capacitor 10 shown in Figure 1, the outer portions 32a, 34a of the side margin portions 32, 34 contain less Ba, which promotes grain growth of the ceramic particles and allows for more dense sintering. This makes it more resistant to the penetration of moisture from the outside.

次に、積層セラミックコンデンサの製造方法について説明する。図４は、積層セラミックコンデンサの製造方法を説明するための説明図であって、（ａ）は、セラミックグリーンシートに導電膜を形成した状態を模式的に示した斜視図であり、（ｂ）は、導電膜が形成されたセラミックグリーンシートを積み重ねる状態を模式的に示した斜視図である。図５は、図４に示した積層セラミックコンデンサの製造方法において製造される積層体チップの概観の一例を示す概略斜視図である。以下、詳細に説明する。 Next, we will explain the method for manufacturing a multilayer ceramic capacitor. Figure 4 is an explanatory diagram for explaining the method for manufacturing a multilayer ceramic capacitor, where (a) is a perspective view showing a state in which a conductive film has been formed on a ceramic green sheet, and (b) is a perspective view showing a state in which ceramic green sheets with a conductive film formed thereon are stacked. Figure 5 is a schematic perspective view showing an example of the appearance of a laminate chip manufactured using the method for manufacturing a multilayer ceramic capacitor shown in Figure 4. This will be explained in detail below.

（１）セラミック素体の形成
まず、誘電体セラミック材料として、ＢａおよびＴｉを含むペロブスカイト型化合物が準備される。この誘電体セラミック材料から得られた誘電体粉末に、添加剤として、Ｓｉ、Ｍｇ、Ｂａのうちの少なくとも１種、有機バインダ、有機溶剤、可塑剤および分散剤を所定の割合で混合し、セラミックスラリーが作製される。このセラミックスラリーは、樹脂フィルム（図示せず）上にセラミックグリーンシート５０ａ（５０ｂ）として複数枚、成形される。セラミックグリーンシート５０ａ（５０ｂ）の成形は、たとえば、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて行われる。 (1) Formation of Ceramic Body First, a perovskite compound containing Ba and Ti is prepared as a dielectric ceramic material. A dielectric powder obtained from this dielectric ceramic material is mixed with additives, such as at least one of Si, Mg, and Ba, an organic binder, an organic solvent, a plasticizer, and a dispersant, in predetermined proportions to produce a ceramic slurry. This ceramic slurry is then molded into multiple ceramic green sheets 50a (50b) on a resin film (not shown). The ceramic green sheets 50a (50b) are molded using, for example, a die coater, a gravure coater, or a microgravure coater.

次に、図４（ａ）に示すように、セラミックグリーンシート５０ａ（５０ｂ）の表面に、内部電極用導電性ペーストをＸ方向にストライプ形状に印刷し、乾燥することにより、内部電極２２（２４）となる導電膜５２ａ（５２ｂ）が形成される。印刷方法は、スクリーン印刷、インクジェット印刷、グラビア印刷など各種の方法が用いられる。導電膜５２ａ（５２ｂ）の厚みは、１．５μｍ以下が好ましい。 Next, as shown in Figure 4(a), the conductive paste for the internal electrodes is printed in stripes in the X direction on the surface of the ceramic green sheet 50a (50b) and dried to form the conductive film 52a (52b) that will become the internal electrode 22 (24). Various printing methods can be used, including screen printing, inkjet printing, and gravure printing. The thickness of the conductive film 52a (52b) is preferably 1.5 μm or less.

続いて、図４（ｂ）に示すように、導電膜５２ａ，５２ｂが印刷された複数枚のセラミックグリーンシート５０ａ，５０ｂが、導電膜５２ａ，５２ｂの印刷する方向（Ｘ方向）とは垂直な方向（導電膜５２ａ，５２ｂの幅方向：Ｙ方向）にずらされ、積み重ねられる。さらに、このように積層された内層部２６となるセラミックグリーンシート５０ａ，５０ｂの上面および下面に、必要に応じて、外層部２８，３０となる導電膜が形成されていないセラミックグリーンシートが所定枚数積み重ねられ、マザー積層体が得られる。 Next, as shown in Figure 4(b), multiple ceramic green sheets 50a, 50b with printed conductive films 52a, 52b are stacked, shifted in a direction (the width direction of the conductive films 52a, 52b: the Y direction) perpendicular to the printing direction (the X direction) of the conductive films 52a, 52b. Furthermore, if necessary, a predetermined number of ceramic green sheets without conductive films that will become the outer layers 28, 30 are stacked on the top and bottom surfaces of the ceramic green sheets 50a, 50b that will become the inner layer 26, thereby obtaining a mother laminate.

次に、得られたマザー積層体はプレスされる。マザー積層体をプレスする方法は、剛体プレス、静水圧プレスなどの方法が用いられる。 The resulting mother laminate is then pressed. Methods for pressing the mother laminate include rigid pressing and isostatic pressing.

続いて、プレスされたマザー積層体がチップ形状にカットされ、図５に示されるような積層体チップ６０が得られる。マザー積層体をカットする方法は、押切り、ダイシング、レーザなどの各種方法が用いられる。 The pressed mother laminate is then cut into chip shapes to obtain laminate chips 60 as shown in Figure 5. Various methods can be used to cut the mother laminate, including press cutting, dicing, and laser cutting.

以上の工程を経ることで、積層体チップ６０の両端面である一方端面は、セラミックグリーンシート５０ａの導電膜５２ａのみが露出しており、他方端面は、セラミックグリーンシート５０ｂの導電膜５２ｂのみが露出されている面となる。 Through the above process, one end face of the laminate chip 60 has only the conductive film 52a of the ceramic green sheet 50a exposed, and the other end face has only the conductive film 52b of the ceramic green sheet 50b exposed.

また、積層体チップ６０の両側面には、セラミックグリーンシート５０ａの導電膜５２ａおよびセラミックグリーンシート５０ｂの導電膜５２ｂのそれぞれが露出している面となる。 In addition, both sides of the laminate chip 60 have exposed conductive film 52a of ceramic green sheet 50a and conductive film 52b of ceramic green sheet 50b.

（２）サイドマージン部の形成
次に、サイドマージン部３２，３４となるサイドマージン用セラミックグリーンシートが準備される。以下、より詳細に説明する。 (2) Formation of Side Margins Next, ceramic green sheets for the side margins 32 and 34 are prepared. This will be explained in more detail below.

まず、誘電体セラミック材料として、ＢａおよびＴｉを含むペロブスカイト型化合物が準備される。この誘電体セラミック材料から得られた誘電体粉末に、添加剤として、Ｓｉ、Ｍｇ、Ｂａのうちの少なくとも１種、バインダ樹脂、有機溶剤、可塑剤および分散剤を所定の割合で混合し、セラミックスラリーが作製される。 First, a perovskite-type compound containing Ba and Ti is prepared as the dielectric ceramic material. Dielectric powder obtained from this dielectric ceramic material is mixed with additives, such as at least one of Si, Mg, and Ba, a binder resin, an organic solvent, a plasticizer, and a dispersant, in predetermined proportions to create a ceramic slurry.

ここで、サイドマージン部３２，３４のアウター部３２ａ，３４ａとなるセラミックスラリーは、Ｂａのモル比がＴｉ：１ｍｏｌに対してＢａ：１．０００より大きく１．０２０未満に調整される。また、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂとなるセラミックスラリーは、Ｂａのモル比がＴｉ：１ｍｏｌに対してＢａ：１．０２０より大きく１．０４０未満に調整される。 The ceramic slurry that forms the outer portions 32a, 34a of the side margin portions 32, 34 has a Ba molar ratio adjusted to greater than 1.000 and less than 1.020 per 1 mol of Ti. The ceramic slurry that forms the inner portions 32b, 34b of the side margin portions 32, 34 has a Ba molar ratio adjusted to greater than 1.020 and less than 1.040 per 1 mol of Ti.

また、サイドマージン部３２，３４のアウター部３２ａ，３４ａとなるセラミックスラリーに含まれるポリ塩化ビニル（ＰＶＣ）の量は、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂとなるセラミックスラリーに含まれるポリ塩化ビニル（ＰＶＣ）の量よりも多く含まれる。 In addition, the amount of polyvinyl chloride (PVC) contained in the ceramic slurry that forms the outer portions 32a, 34a of the side margin portions 32, 34 is greater than the amount of polyvinyl chloride (PVC) contained in the ceramic slurry that forms the inner portions 32b, 34b of the side margin portions 32, 34.

さらに、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂとなるセラミックスラリーに含まれる溶剤は、アウター部用セラミックグリーンシートに対するシートアタックを防止するため、適宜最適な溶剤が選択される。また、このインナー部用セラミックグリーンシートは、積層体チップ６０と接着するための役割を有している。 Furthermore, the solvent contained in the ceramic slurry that forms the inner portions 32b and 34b of the side margin portions 32 and 34 is appropriately selected to prevent sheet attack on the ceramic green sheets for the outer portion. These ceramic green sheets for the inner portion also serve to adhere to the laminate chip 60.

そして、樹脂フィルム上に、サイドマージン部３２，３４のアウター部３２ａ，３４ａとなる作製されたセラミックスラリーを塗布し、乾燥して、アウター部用セラミックグリーンシートが作製される。 Then, the ceramic slurry that will form the outer portions 32a and 34a of the side margin portions 32 and 34 is applied to the resin film and dried to produce ceramic green sheets for the outer portions.

次に、アウター部用セラミックグリーンシートの表面に、サイドマージン部３２，３４のインナー部３２ｂ，３４ｂとなる作製されたセラミックスラリーを塗布し、乾燥して、インナー部用セラミックグリーンシートが形成され、その結果、２層構造のサイドマージン用セラミックグリーンシートが作製される。 Next, the ceramic slurry that will form the inner portions 32b and 34b of the side margin portions 32 and 34 is applied to the surface of the outer portion ceramic green sheet and dried to form the inner portion ceramic green sheet, resulting in the production of a two-layer side margin ceramic green sheet.

ここで、インナー部用セラミックグリーンシートの厚みは、アウター部用セラミックグリーンシートの厚みよりも薄くして形成される。たとえば、アウター部用セラミックグリーンシートの厚みは、焼成後の厚みが５μｍ以上２０μｍ以下となるように形成され、インナー部用セラミックグリーンシートの厚みは、焼成後の厚みが０．１μｍ以上２０μｍ以下となるように形成される。アウター部用セラミックグリーンシートの方がインナー部用セラミックグリーンシートより厚い方が好ましい。また、アウター部３２ａ，３４ａとインナー部３２ｂ，３４ｂとの間には界面が存在し、この界面により積層セラミックコンデンサ１０にかかる応力を緩和することができる。 Here, the thickness of the ceramic green sheets for the inner portion is formed to be thinner than the thickness of the ceramic green sheets for the outer portion. For example, the thickness of the ceramic green sheets for the outer portion is formed to be 5 μm or more and 20 μm or less after firing, and the thickness of the ceramic green sheets for the inner portion is formed to be 0.1 μm or more and 20 μm or less after firing. It is preferable that the ceramic green sheets for the outer portion are thicker than the ceramic green sheets for the inner portion. In addition, an interface exists between the outer portions 32a, 34a and the inner portions 32b, 34b, and this interface can relieve stress applied to the multilayer ceramic capacitor 10.

なお、上述の２層構造のサイドマージン用セラミックグリーンシートは、アウター部用セラミックグリーンシートの表面にインナー部用セラミックグリーンシートを印刷することで作製されたが、アウター部用セラミックグリーンシートとインナー部用セラミックグリーンシートをそれぞれ予め形成しておき、その後、それぞれを貼り合せることで２層構造としたサイドマージン用セラミックグリーンシートを作製してもよい。 The two-layer side margin ceramic green sheet described above was produced by printing the inner ceramic green sheet on the surface of the outer ceramic green sheet. However, the outer ceramic green sheet and the inner ceramic green sheet may be formed separately in advance, and then bonded together to produce a two-layer side margin ceramic green sheet.

次に、樹脂フィルムから、サイドマージン用セラミックグリーンシートが剥離される。 Next, the side margin ceramic green sheets are peeled off from the resin film.

続いて、剥離されたサイドマージン用セラミックグリーンシートにおけるインナー部用セラミックグリーンシートに向かって、積層体チップ６０の導電膜５２ａ，５２ｂが露出している一方側面あるいは他方側面をそれぞれ押し付けて打ち抜くことで、サイドマージン部３２，３４となる層が形成される。このとき、積層体チップ６０の側面には、予め、接着剤となる有機溶剤を塗布しておくことが好ましい。 Next, one side or the other side of the laminate chip 60 where the conductive films 52a, 52b are exposed is pressed against the inner portion ceramic green sheet of the peeled side margin ceramic green sheet and punched out, forming layers that will become the side margin portions 32, 34. At this time, it is preferable to apply an organic solvent to the side of the laminate chip 60 in advance as an adhesive.

次に、そして、サイドマージン部３２，３４となる層が形成された積層体チップ６０は、窒素雰囲気中、所定の条件で脱脂処理された後、窒素－水素－水蒸気混合雰囲気中、所定の温度で焼成され、焼結したセラミック素体１２とされる。 Next, the laminated chip 60, on which the layers that will become the side margins 32, 34 are formed, is degreased under specified conditions in a nitrogen atmosphere, and then fired at a specified temperature in a nitrogen-hydrogen-water vapor mixed atmosphere to form a sintered ceramic body 12.

次に、焼結したセラミック素体１２の両端部に、それぞれ、Ｃｕを主成分とする外部電極ペーストが塗布されて焼き付けられ、第１および第２の内部電極２２，２４に電気的に接続された電極層４０ａ，４２ａが形成される。さらに、電極層４０ａ，４２ａの表面に、Ｎｉめっきによる第１のめっき層４０ｂ，４２ｂが形成され、第１のめっき層４０ｂ，４２ｂの表面にＳｎめっきによる第２のめっき層４０ｃ，４２ｃが形成され、外部電極４０，４２が形成される。 Next, an external electrode paste primarily composed of Cu is applied to both ends of the sintered ceramic body 12 and baked to form electrode layers 40a, 42a electrically connected to the first and second internal electrodes 22, 24. Furthermore, first plating layers 40b, 42b are formed by Ni plating on the surfaces of the electrode layers 40a, 42a, and second plating layers 40c, 42c are formed by Sn plating on the surfaces of the first plating layers 40b, 42b, thereby forming the external electrodes 40, 42.

上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。 In this manner, the multilayer ceramic capacitor 10 shown in Figure 1 is manufactured.

なお、サイドマージン部３２，３４の形成は、積層体チップ６０の導電膜５２ａ，５２ｂが露出している両側面に、サイドマージン用のセラミックスラリーの塗布によっても形成することができる。 The side margins 32, 34 can also be formed by applying a ceramic slurry for the side margins to both sides of the laminated chip 60 where the conductive films 52a, 52b are exposed.

すなわち、積層体チップ６０の導電膜５２ａ，５２ｂが露出している両側面に、インナー部３２ｂ，３４ｂとなるセラミックスラリーが塗布され、乾燥させ、さらに、アウター部３２ａ，３４ａとなるセラミックスラリーが塗布される。 That is, ceramic slurry that will become the inner portions 32b and 34b is applied to both sides of the laminate chip 60 where the conductive films 52a and 52b are exposed, and then dried. Then, ceramic slurry that will become the outer portions 32a and 34a is applied.

この場合、インナー部３２ｂ，３４ｂとなるセラミックスラリーの厚み、あるいはアウター部３２ａ，３４ａとなるセラミックスラリーの厚みの調整は、それぞれのセラミックスラリーに含まれる樹脂の量を調整することで行うことができる。 In this case, the thickness of the ceramic slurry that will form the inner portions 32b and 34b, or the thickness of the ceramic slurry that will form the outer portions 32a and 34a, can be adjusted by adjusting the amount of resin contained in each ceramic slurry.

また、サイドマージン部３２，３４の形成は、積層体チップ６０の両端面を樹脂などでマスクした上で、この積層体チップ６０を丸ごとインナー部３２ｂ，３４ｂとなるセラミックスラリー内にディッピングし、乾燥させ、さらに、アウター部３２ａ，３４ａとなるセラミックスラリー内にディッピングすることで形成してもよい。この場合、外層部２８，３０も覆うように、サイドマージン部３２，３４として２層構造に形成される。 The side margins 32, 34 may also be formed by masking both end surfaces of the laminated chip 60 with resin or the like, dipping the entire laminated chip 60 into a ceramic slurry that will form the inner portions 32b, 34b, drying it, and then dipping it again into a ceramic slurry that will form the outer portions 32a, 34a. In this case, the side margins 32, 34 are formed into a two-layer structure so as to also cover the outer layer portions 28, 30.

（実験例）
１．実施例および比較例
実験例では、以下に示す実施例および比較例の積層セラミックコンデンサの各試料が製造され、積層セラミックコンデンサの耐湿負荷試験による評価が行われた。 (Experimental Example)
1. Examples and Comparative Examples In the experimental examples, samples of multilayer ceramic capacitors of the following examples and comparative examples were manufactured and evaluated by a humidity load test of the multilayer ceramic capacitors.

（実施例）
実施例では、上述の方法で図１に示す積層セラミックコンデンサ１０を製造した。この場合、積層セラミックコンデンサ１０の外形寸法を長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍとした。実施例では、サイドマージン部３２，３４における添加剤であるＢａについて、Ｔｉ：１ｍｏｌに対するＢａのモル比は、アウター部３２ａ，３４ａが１．０２０とし、インナー部３２ｂ，３４ｂが１．０２８とした。また、サイドマージン部３２，３４の厚みは２０μｍとし、アウター部３２ａ，３４ａの厚みを１６μｍとし、インナー部３２ｂ，３４ｂの厚みを４μｍとした。また、内層用セラミック層２０の厚みは、１層あたり０．８３μｍとし、第１および第２の内部電極２２，２４の１層あたりの厚みは、０．４０μｍとし、外層部２８および外層部３０の厚みは、それぞれ２５μｍとした。なお、厚みの数値は、全て焼成後の数値である。また、内層用セラミック層２０の積層枚数は、２８０層とした。 (Example)
In the example, the multilayer ceramic capacitor 10 shown in FIG. 1 was manufactured using the above-described method. The outer dimensions of the multilayer ceramic capacitor 10 were 0.6 mm in length, 0.3 mm in width, and 0.3 mm in height. In the example, the molar ratio of Ba to Ti:1 mol in the side margin portions 32, 34 was 1.020 for the outer portions 32a, 34a and 1.028 for the inner portions 32b, 34b. The thicknesses of the side margin portions 32, 34 were 20 μm, the outer portions 32a, 34a were 16 μm, and the inner portions 32b, 34b were 4 μm. The thickness of each of the inner ceramic layers 20 was 0.83 μm, the thickness of each of the first and second internal electrodes 22, 24 was 0.40 μm, and the thicknesses of the outer layer portions 28 and 30 were each 25 μm. The thickness values are all values after firing. The number of laminated inner ceramic layers 20 was 280.

（比較例）
比較例では、サイドマージン部の添加材であるＢａについて、Ｔｉ：１ｍｏｌに対するＢａのモル比を一様に１．０２０とした以外は、実施例と同じ条件で積層セラミックコンデンサを製造した。 (Comparative Example)
In the comparative example, a multilayer ceramic capacitor was manufactured under the same conditions as in the example, except that the molar ratio of Ba to Ti:1 mol was uniformly set to 1.020 for the Ba additive in the side margin portion.

（耐湿負荷試験）
実施例および比較例の各試料に対して、耐湿負荷試験を行った。耐湿負荷試験の条件は、相対湿度９５％、温度４０度とし、定格電圧６．３Ｖを印加して行った。そして、各試料の絶縁抵抗値を測定し、１．０×１０⁶［Ω］以内の絶縁抵抗の劣化が起きた場合を不良と判定した。この耐湿負荷試験には、実施例および比較例の試料それぞれ３６個ずつ準備した。 (Moisture resistance load test)
A humidity load test was conducted on each sample of the example and comparative example. The humidity load test was conducted under conditions of a relative humidity of 95%, a temperature of 40°C, and a rated voltage of 6.3 V. The insulation resistance value of each sample was measured, and a sample was judged to be defective if its insulation resistance deteriorated by 1.0 x 10 ⁶ Ω or less. For this humidity load test, 36 samples of each example and comparative example were prepared.

耐湿負荷試験の結果、比較例の積層セラミックコンデンサでは、不良と判定された試料数は、３６個中３６個であった。 As a result of the humidity load test, 36 out of 36 samples of the comparative example multilayer ceramic capacitor were judged to be defective.

一方、実施例の積層セラミックコンデンサでは、不良と判定された試料数は、３６個中０個であった。 On the other hand, for the multilayer ceramic capacitor of the example, 0 out of 36 samples were judged to be defective.

したがって、実施例ではすべての試料で、信頼性の高い積層セラミックコンデンサを得ることができた。 Therefore, highly reliable multilayer ceramic capacitors were obtained for all samples in the examples.

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。また、セラミック電子部品のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。 This invention is not limited to the above-described embodiment, and various modifications may be made within the scope of its gist. Furthermore, the thickness of the ceramic layers, the number of layers, the opposing electrode area, and the external dimensions of the ceramic electronic component are not limited to these.

１０積層セラミックコンデンサ
１２セラミック素体
１３第１の端面
１４第２の端面
１５第１の側面
１６第２の側面
１７第１の主面
１８第２の主面
２０内層用セラミック層
２２第１の内部電極
２４第２の内部電極
２６内層部
２８、３０外層部
３２、３４サイドマージン部
３２ａ、３４ａアウター部
３２ｂ、３４ｂインナー部
４０、４２外部電極
４０ａ、４２ａ電極層
４０ｂ、４２ｂ第１のめっき層
４０ｃ、４２ｃ第２のめっき層
５０ａ、５０ｂセラミックグリーンシート
５２ａ、５２ｂ導電膜
６０積層体チップ REFERENCE SIGNS LIST 10 Multilayer ceramic capacitor 12 Ceramic element body 13 First end face 14 Second end face 15 First side face 16 Second side face 17 First main face 18 Second main face 20 Inner layer ceramic layer 22 First internal electrode 24 Second internal electrode 26 Inner layer portion 28, 30 Outer layer portion 32, 34 Side margin portion 32a, 34a Outer portion 32b, 34b Inner portion 40, 42 External electrode 40a, 42a Electrode layer 40b, 42b First plating layer 40c, 42c Second plating layer 50a, 50b Ceramic green sheet 52a, 52b Conductive film 60 Multilayer chip

Claims

a rectangular parallelepiped ceramic element;
and external electrodes disposed on the ceramic body,
The ceramic body is
an inner layer portion including an internal electrode;
outer layer portions arranged to sandwich the inner layer portion in the stacking direction;
and side margin portions arranged to sandwich the inner layer portion and the outer layer portion in the width direction,
In the side margin portion, the voids on the side surface of the ceramic body are smaller than the voids on the internal electrode side .

a rectangular parallelepiped ceramic element;
and external electrodes disposed on the ceramic body,
The ceramic body is
a first internal electrode and a second internal electrode;
a side margin portion which is a region where the first internal electrode and the second internal electrode are not present when viewed from the stacking direction ;
an outer layer portion disposed so as to be sandwiched between the side margin portions in the width direction;
and
In the side margin portion, the voids on the side surface of the ceramic body are smaller than the voids on the internal electrode side .

a rectangular parallelepiped ceramic element;
and external electrodes disposed on the ceramic body,
The ceramic body is
an inner layer portion including an internal electrode;
outer layer portions arranged to sandwich the inner layer portion in the stacking direction;
and side margin portions arranged to sandwich the inner layer portion and the outer layer portion in the width direction,
the internal electrodes include a first internal electrode and a second internal electrode;
a grain size of ceramic grains included in the inner-layer ceramic layers between the vicinity of the internal electrode side of the side margin portion and ends of the first internal electrode and the second internal electrode is smaller than a grain size of ceramic grains on a surface side of the ceramic body ,
The amount of Ba between ceramic particles contained in the inner ceramic layer of the inner layer portion is less than the amount of Ba between ceramic particles contained in the side margin portion .

a rectangular parallelepiped ceramic element;
and external electrodes disposed on the ceramic body,
The ceramic body is
a first internal electrode and a second internal electrode;
an inner ceramic layer disposed between the first internal electrode and the second internal electrode;
a side margin portion which is a region where the first internal electrode and the second internal electrode are not present when viewed from the stacking direction,
a grain size of ceramic grains included in the inner-layer ceramic layers between the vicinity of the internal electrode side of the side margin portion and ends of the first internal electrode and the second internal electrode is smaller than a grain size of ceramic grains on a surface side of the ceramic body ,
The amount of Ba between the ceramic particles contained in the inner ceramic layers is less than the amount of Ba between the ceramic particles contained in the side margin portions .

a rectangular parallelepiped ceramic element;
and external electrodes disposed on the ceramic body,
The ceramic body is
an inner layer portion including an internal electrode;
outer layer portions arranged to sandwich the inner layer portion in the stacking direction;
and side margin portions arranged to sandwich the inner layer portion and the outer layer portion in the width direction,
the side margin portion includes an outer portion located on a side surface of the ceramic body and an inner portion located on the internal electrode side,
In the side margin portion, the Ba content between ceramic particles made of the ceramic dielectric on the side surface side of the ceramic body is smaller than the Ba content between ceramic particles made of the ceramic dielectric on the internal electrode side .

a rectangular parallelepiped ceramic element;
and external electrodes disposed on the ceramic body,
The ceramic body is
a first internal electrode and a second internal electrode;
a side margin portion which is a region where the first internal electrode and the second internal electrode are not present when viewed from the stacking direction ;
an outer layer portion disposed so as to be sandwiched between the side margin portions in the width direction;
Equipped with
the side margin portion includes an outer portion located on a side surface of the ceramic body, and an inner portion located on the first internal electrode and the second internal electrode side,
In the side margin portion, the Ba content between ceramic particles made of the ceramic dielectric on the side surface side of the ceramic body is smaller than the Ba content between ceramic particles made of the ceramic dielectric on the internal electrode side .