JP7809274B2 - 半導体積層体の製造方法及び半導体積層体 - Google Patents

Description

本発明は、半導体積層体の製造方法及び半導体積層体に関する。

中赤外領域（例えば、波長３μｍから５μｍ）の波長域を有する受発光素子は、センサやガス分析などの用途で、幅広く用いられている。

このような受発光素子の活性層には、Ｉｎ、Ａｓ及びＳｂを含むＩｎＧａＡｓＳｂ系ＩＩＩ－Ｖ族半導体が用いられる。また、従来は、ＩｎＡｓＳｂ層などのＩｎＧａＡｓＳｂ系ＩＩＩ－Ｖ族半導体層をエピタキシャル成長させる場合、格子整合させるために、ＩｎＡｓ基板やＧａＳｂ基板が成長用基板として用いられていたが、近年は、ＩｎＡｓＳｂ層などと格子整合しない安価なＧａＡｓ基板の使用も検討されている。

特許文献１には、化合物半導体装置が記載されている。この化合物半導体装置は、ＧａＡｓ基板の上に格子定数が整合しないｉ－ＩｎＧａＡｓ層、ｎ－ＩｎＧａＰ層等を成長し、その上に膜厚が目的とする膜厚より薄い第１のｎ－ＧａＡｓ層を成長し、成長を中断して砒素雰囲気中でアニールした後、第２のｎ－ＧａＡｓ層を目的とする膜厚まで成長させる。この化合物半導体装置では、最上層の第２のｎ－ＧａＡｓ層に穴が生じることを抑制できることが記載されている。

特許文献２には、ＩＩＩ－Ｖ化合物半導体光装置を作製する方法が記載されている。このＩＩＩ－Ｖ化合物半導体光装置を作製する方法は、ＩＩＩ－Ｖ化合物半導体光装置を作製する方法であって、Ｖ族として窒素及びヒ素を含む第１のＩＩＩ－Ｖ化合物半導体からなる量子井戸構造のための井戸層をＩＩＩ－Ｖ化合物半導体領域上に分子線エピタキシ法で形成する工程と、井戸層を形成した後、ヒ素を含む第２のＩＩＩ－Ｖ化合物半導体からなる半導体層を分子線エピタキシ法で形成する工程と、半導体層を成長させた後、有機金属気相成長炉を用いることにより、ＡｓＨ_３雰囲気下で、成膜することなく摂氏６５０度以上の熱処理温度で量子井戸構造に熱処理を施す工程と、量子井戸構造に熱処理を施した後、有機金属気相成長炉の温度を、Ｈ２雰囲気下で第２導電型ＩＩＩ－Ｖ化合物半導体領域を成長させる成長温度まで降温させる工程と、降温の後、有機金属気相成長炉を用いることにより、成長温度で第２導電型ＩＩＩ－Ｖ化合物半導体領域を成長させる工程と、を備えている。このＩＩＩ－Ｖ化合物半導体光装置における量子井戸構造は、ＧａＩｎＮＡｓ、ＧａＮＡｓ、ＧａＩｎＮＡｓＳｂ、ＧａＡｓ又はＧａＮＡｓを含みうる。

特許文献３には、赤外線発光素子が記載されている。この赤外線発光素子は、ＧａＡｓ基板、Ｓｉ基板などの単結晶基板の一方の面に形成されたｎ型コンタクト層と、ｎ型コンタクト層の基板とは反対側の面（ｎ型コンタクト層上）に形成されたｎ型バリア層と、ｎ型バリア層のｎ型コンタクト層とは反対側の面（ｎ型バリア層上）に形成されたＩｎＡｓＳｂからなる活性層と、活性層のｎ型バリア層とは反対側の面（活性層上）に形成されたｐ型バリア層と、ＧａＳｂまたはＧａＩｎＳｂを主成分とする化合物半導体層からなりｐ型バリア層上に形成されたｐ型コンタクト層と、を備えている。ｐ型コンタクト層は、電極とのコンタクト層として機能する層であり、その材料として、ＩｎＳｂ、ＩｎＡｓ、ＩｎＡｓＳｂ、ＡｌＩｎＳｂ、ＧａＩｎＳｂ、ＡｌＧａＩｎＳｂ、ＡｌＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂ、ＡｌＧａＩｎＡｓＳｂ、ＡｌＳｂ、ＧａＳｂ、ＡｌＧａＳｂ、ＡｌＡｓＳｂ、ＧａＡｓＳｂ、ＡｌＧａＡｓＳｂなどが挙げられている。

ＩｎＧａＡｓＳｂ層やＩｎＡｓＳｂ層は、その成長温度（例えば５００℃以下）よりも高い温度で保持されると、Ｓｂが蒸発してしまうことが一般に知られていた。

特開平７－１３５３０４号公報 特開２００８－２８３０７８号公報 特開２０１８－６７６３２号公報

上記のような従来技術にあっては、ＧａＡｓ基板上にＩｎＧａＡｓＳｂ層を形成した半導体積層体を含む発光素子の発光出力が十分得られない場合があった。

本発明は、かかる実状に鑑みて為されたものであって、その目的は、発光出力が高い半導体積層体の製造方法及び当該製造方法により製造された半導体積層体を提供することにある。

上記目的を達成するために、本発明者が鋭意研究した結果、ＩｎＧａＡｓＳｂ層の結晶性の向上のためにＩｎＧａＡｓＳｂ層をその成長温度よりも高い温度でアニール（熱処理）したり、ＩｎＧａＡｓＳｂ層を形成してから更に他の層をＩｎＧａＡｓＳｂ層の成長温度よりも高い温度で形成したりする場合、ＩｎＧａＡｓＳｂ層がその成長温度よりも高い温度で加熱されることにより、ＩｎＧａＡｓＳｂ層の組成や結晶性を適切に制御できない場合があり、このことが発光ダイオードの発光出力低下につながるとの知見を得た。また、ＩｎＧａＡｓＳｂ層からのＳｂの蒸発を抑制するためにＳｂを含まないキャップ層を形成したとしても、キャップ層からのＡｓの蒸発により、ＩｎＧａＡｓＳｂ層の形成後に形成されたＳｂを含まずＡｓを含有する他の層（ＩｎＡｓ層やＧａＡｓ層など）の表面のモフォロジ、例えば平滑性が低下する場合があることが分かった。そして、このようなＩｎＧａＡｓＳｂ層からのＳｂ並びにキャップ層からのＡｓの蒸発を抑制しながらアニールする必要があることを鑑みて、以下の発明を完成させた。

すなわち、上記目的を達成するための本発明に係る半導体積層体の製造方法は、
ＧａＡｓ基板上にＩｎ、Ｓｂ及びＡｓを少なくとも含むＩｎＧａＡｓＳｂ層を形成する活性層形成工程と、
前記ＩｎＧａＡｓＳｂ層上に厚さ１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓ層を形成するキャップ層形成工程と、
前記キャップ層形成工程後に行われ、５２０℃以上８００℃以下の温度下、且つ、砒素雰囲気中で加熱する加熱工程と、を含む。

上記目的を達成するための本発明に係る半導体積層体は、
ＧａＡｓ基板と、
Ｉｎ、Ｓｂ及びＡｓを少なくとも含むＩｎＧａＡｓＳｂ層と、
厚さ１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓ層と、
ＧａＡｓ層と、を備え、
前記ＧａＡｓ基板上に、前記ＩｎＧａＡｓＳｂ層、前記ＩｎＧａＡｓ層及び前記ＧａＡｓ層がこの順に積層されている。

発光出力が高い半導体積層体の製造方法及び当該製造方法により製造された半導体積層体を提供することができる。

本実施形態の半導体積層体の構成を示す図である。 ＩｎＧａＡｓＳｂ層を形成する活性層形成工程の説明図である。 ＩｎＧａＡｓ層を形成するキャップ層形成工程の説明図である。 ＧａＡｓ層を形成するＧａＡｓ層形成工程の説明図である。 他の実施形態に係る半導体積層体の構成を示す図である。 実施例１から４における、ステージの温度変化の相違を示すグラフである。 実施例及び比較例に係る半導体積層体から放射された光のスペクトルである。 実施例２に係る半導体積層体のＧａＡｓ層の表面のＡＦＭ像である。 実施例３に係る半導体積層体のＧａＡｓ層の表面のＡＦＭ像である。 実施例４に係る半導体積層体のＧａＡｓ層の表面のＡＦＭ像である。

本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。

本実施形態におけるＩｎ、Ｓｂ及びＡｓを少なくとも含むＩｎＧａＡｓＳｂ層とは、Ｉｎ_ｘＧａ_１－ｘＡｓ_１－ｙＳｂ_ｙ層（０＜ｘ≦１、０＜ｙ＜１）とも表記される化合物を意味するものとする。少なくとも含む元素を規定せず単にＩｎＧａＡｓ層と表記する場合はＩｎ_ｚＧａ_１－ｚＡｓ（０≦ｚ≦１）からなる層を意味する。ＩｎＧａＡｓ層と表記する場合はＳｂは組成比に含まないことを意味するが、成長時においてＳｂ原料ガスを使用していなければよく、チャンバ―内のＳｂの残存や隣接するＳｂを含む層からの拡散により不純物元素としてＳｂが含まれることは許容される。

本実施形態におけるＧａＡｓとは、ＩＩＩ族としてＧａ、Ｖ族としてＡｓからなるＩＩＩ－Ｖ族化合物である。ＧａＡｓは、本発明の効果を奏する範囲で不純物元素を含むことは許容される。

例えばＺｎ等の不純物濃度の値は、ＳＩＭＳ分析（二次イオン質量分析法、Secondary Ion Mass Spectrometry）によるものとする。

エピタキシャル成長により形成される各層は、ＳＥＭ（電子顕微鏡）により各層の厚さを測定して良い。隣接する各層の組成が十分異なる場合にはＳＥＭまたはＴＥＭ（透過型電子顕微鏡）による成長層の断面観察から算出できる。層厚が１０ｎｍ以上の場合にはＳＥＭを使用し、層厚が１０ｎｍ未満の場合にはＴＥＭを使用することが好ましい。更に、各層の厚みのそれぞれは、上記のＳＥＭ（またはＴＥＭ）による厚さ測定結果を基にして、成長装置に付属させた光干渉式膜厚測定器や、ＸＲＤを用いた成長レートの計算結果からも求めることができる。

二乗平均平方根粗さ（ＲＭＳ）の値は、原子間力顕微鏡（ＡＦＭ）によって計測した値を用いることができる。本実施形態では、原子間力顕微鏡（株式会社日立ハイテク製ＡＦＭ５２００Ｓ）を用い、一辺の長さが１０μｍである正方形領域（１０ｎｍ×１０ｎｍ角の範囲）の表面の凹凸を測定して求めた二乗平均平方根粗さをＲＭＳ値として用いる。ＲＭＳ値の算出は、上記ＡＦＭ５２００Ｓに付属の解析ソフト（ＳＰＩＷｉｎ）で行う。

以下、図面を参照して本発明の実施形態について説明する。また、各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。

（概要の説明）
図１には、本実施形態に係る半導体積層体１００を示している。半導体積層体１００は、中赤外領域（例えば、波長３μｍから５μｍ）の波長域を有する受発光素子（いわゆる、ＬＥＤ）の構成要素となり得る半導体の積層体である。

半導体積層体１００は、ＧａＡｓ基板１と、Ｉｎ、Ｓｂ及びＡｓを少なくとも含むＩｎＧａＡｓＳｂ層２と、厚さ１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓ層３と、ＧａＡｓ層４と、を備えている。半導体積層体１００では、ＧａＡｓ基板１上に、ＩｎＧａＡｓＳｂ層２、ＩｎＧａＡｓ層３及びＧａＡｓ層４が、この順に積層されている。

半導体積層体１００の製造方法は、ＧａＡｓ基板１上にＩｎ、Ｓｂ及びＡｓを少なくとも含むＩｎＧａＡｓＳｂ層２を形成する活性層形成工程と、ＩｎＧａＡｓＳｂ層２上に厚さ１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓ層３を形成するキャップ層形成工程と、キャップ層形成工程後に行われ、５００℃以上８００℃以下の温度下、且つ、砒素雰囲気中で加熱する加熱工程と、を含んでいる。

なお、本実施形態における半導体積層体１００の製造方法は、更に、キャップ層形成工程後に行われ、ＩｎＧａＡｓ層３上に、ＩｎＧａＡｓ層３の形成時を超える温度でＧａＡｓ層４を形成するＧａＡｓ層形成工程を含んでいる。

ＧａＡｓ基板１、ＩｎＧａＡｓＳｂ層２、ＩｎＧａＡｓ層３及びＧａＡｓ層４は、たとえばＭＯＣＶＤ装置などを使用してエピタキシャル成長により形成してよい。

本実施形態における半導体積層体１００の製造方法によれば、半導体積層体１００の発光出力を高めることができる。

（各部の説明）
半導体積層体１００の各部について以下説明する。

図１に示すように、ＧａＡｓ基板１は、ＧａＡｓ単結晶からなる基板や、表面に板状に形成されたＧａＡｓからなる層を含むテンプレート基板であってよい。ＧａＡｓ基板１の上には、後述するように、ＩｎＧａＡｓＳｂ層２、ＩｎＧａＡｓ層３及びＧａＡｓ層４がこの順に積層される。以下の説明では、ＧａＡｓ基板１上に、ＩｎＧａＡｓＳｂ層２などの他の層が積層されたものを総称して、単に積層体、と称する場合がある。

ＧａＡｓ基板１は、導電型をｎ型としたものを用いることができる。ＧａＡｓ基板１における、ＩｎＧａＡｓＳｂ層２の結晶成長（エピタキシャル成長）を行う表面の面方位は（１００）面であるものを用いることができ、オフ角度をつけることもできる。

ＩｎＧａＡｓＳｂ層２は、Ｉｎ、Ｓｂ及びＡｓを少なくとも含む半導体積層体１００の活性層である。ＩｎＧａＡｓＳｂ層２は、Ｉｎ_ｘＧａ_１－ｘＡｓ_１－ｙＳｂ_ｙ層（０＜ｘ≦１、０＜ｙ＜１）とも表記される。ＩｎＧａＡｓＳｂ層２の一例は、ＩｎＡｓＳｂ（ＩｎＡｓ_１－ｙＳｂ_ｙ、０＜ｙ＜１）からなるＩｎＡｓＳｂ層である。

ＩｎＧａＡｓＳｂ層２は、ＧａＡｓ基板１における、一方の面の側に形成される。すなわち、ＩｎＧａＡｓＳｂ層２を形成する活性層形成工程では、ＩｎＧａＡｓＳｂ層２を、ＧａＡｓ基板１における、一方の面の側に形成する（図２参照）。ＩｎＧａＡｓＳｂ層２は、例えば、２００ｎｍ以上７００ｎｍ以下に形成される。ＩｎＧａＡｓＳｂ層２は、５２０℃未満の温度で形成されることが好ましく、例えば５００℃で形成される。

ＩｎＧａＡｓ層３は、Ｉｎ_ｚＧａ_１－ｚＡｓ（０≦ｚ≦１）からなる層であり、ＩｎＧａＡｓ層３を挟む層の間の格子定数差の低減にはＩｎを含むことが好ましく、ＩｎＡｓとすることが最も好ましい。ＩｎＧａＡｓ層３は、ＩｎＧａＡｓＳｂ層２における、ＧａＡｓ基板１に対向する側の面とは反対側の面上に形成される。すなわち、ＩｎＧａＡｓ層３を形成するキャップ層形成工程では、ＩｎＧａＡｓ層３を、ＩｎＧａＡｓＳｂ層２における、ＧａＡｓ基板１に対向する側の面とは反対側の面上に形成する（図３参照）。ＩｎＧａＡｓ層３は、ＩｎＧａＡｓＳｂ層２からのＳｂの蒸発を抑制するキャップ層である。ＩｎＧａＡｓ層３は、厚さ１０ｎｍ以上４０ｎｍ以下に形成されるとよい。ＩｎＧａＡｓ層３の形成時の成長温度は、Ｓｂが蒸発しないように５５０℃未満が好ましく、５２０℃未満がより好ましく、後述するＧａＡｓ層４の成長温度よりも低いことが好ましい。ＩｎＧａＡｓＳｂ層２の成長温度と同じ温度（例えば５００℃）とすることが最も好ましい。すなわち、ＩｎＧａＡｓ層３を形成するキャップ層形成工程は、５５０℃未満でＩｎＧａＡｓ層３を成長させ、ＩｎＧａＡｓ層３を、厚さ１０ｎｍ以上４０ｎｍ以下に形成する。

ＧａＡｓ層４は、ＧａＡｓからなる層である。ＧａＡｓ層４は、ＩｎＧａＡｓ層３における、ＧａＡｓ基板１に対向する側の面とは反対側の面上に形成される。すなわち、ＧａＡｓ層４を形成するＧａＡｓ層形成工程は、キャップ層形成工程後に行われ、ＧａＡｓ層４を、ＩｎＧａＡｓ層３における、ＧａＡｓ基板１に対向する側の面とは反対側の面上に形成する（図１、図４参照）。本実施形態において、ＧａＡｓ層形成工程は、砒素雰囲気中で行われることが好ましい（図４参照）。

ＧａＡｓ層４は、半導体積層体１００を用いて受発光素子を形成する場合において、半導体積層体１００におけるＧａＡｓ層４面上に、更に別の層（例えば、電極との接触抵抗を低減するためのコンタクト層）を形成するための土台となる表面を形成する層である。ＧａＡｓ層４は、例えば、受発光素子における、クラッド層の一部ともなり得る。ＧａＡｓ層４とＩｎＧａＡｓＳｂ層２との格子定数差は大きいが、ＩｎＧａＡｓＳｂ層２をＧａＡｓ基板１とＧａＡｓ層４とで挟み込む構造とすることで、ＩｎＧａＡｓＳｂ層２におけるクラックの発生を抑制できる場合もある。ＧａＡｓ層４の厚みは、１５０ｎｍ以上１０００ｎｍ以下とされることが好ましい。ＧａＡｓ層４の厚みは、更に好ましくは、３００ｎｍ以上８００ｎｍ以下である。

後述する加熱工程をＧａＡｓ層形成工程中に行う場合は、ＧａＡｓ層４の厚みを３００ｎｍ以上とするとよい。これにより、ＧａＡｓ層４のクラックを防止できる場合がある。また、ＧａＡｓ層４の表面（ＧａＡｓ層４における、ＧａＡｓ基板１に対向する側の面とは反対側の表面）の平坦性を向上させることができる場合がある。

ＧａＡｓ層形成工程は、ＩｎＧａＡｓ層３の形成時の成長温度を超える成長温度でＧａＡｓ層４を成長させる工程である。

ＧａＡｓ層形成工程は、ＩｎＧａＡｓ層３の形成時の成長温度を超える成長温度、且つ、５５０℃未満の成長温度でＧａＡｓ層４を成長させる第一成膜工程と、５５０℃以上の成長温度でＧａＡｓ層４を成長させる第二成膜工程と、を含み得る。第一成膜工程により、ＧａＡｓ層形成工程における、ＩｎＧａＡｓ層３からのＡｓの蒸発を抑制することができる。これにより、ＩｎＧａＡｓ層３からの発光出力が向上する。第二成膜工程により、ＧａＡｓ層４の表面（ＧａＡｓ層４における、ＧａＡｓ基板１に対向する側の面とは反対側の表面）の平坦性を向上させることができる。ＧａＡｓ層４の表面の平坦性が高くなる場合には、各層間の界面の急峻性や各層の結晶性が良好となり、半導体積層体１００の発光出力が向上する。

第一成膜工程では、好ましくは５２０℃以上５５０℃未満の温度でＧａＡｓ層４の成膜を開始してよい。第一成膜工程は、一分以上行われることが好ましい。高温としたときにＩｎＡｓよりもＡｓが抜けにくいＧａＡｓ層が、ＩｎＡｓ層上に第二成膜工程よりも低温で形成されることにより、その後の第二成膜工程におけるＩｎＧａＡｓ層３からのＡｓの蒸発をより良く抑制することができる。

第二成膜工程におけるＧａＡｓ層４の成長温度は、好ましくは５５０℃以上８００℃以下である。５５０℃以上とすることで、ＩｎＧａＡｓＳｂ層２に対する熱処理による結晶性改善効果を得ると共に、第二成膜工程におけるＧａＡｓ層４の成長温度を８００℃以下とすることで、第二成膜工程中におけるＩｎＧａＡｓ層３やＧａＡｓ層４からのＡｓの蒸発を抑制することができる。

第二成膜工程では、ＧａＡｓ層４の成長温度が６００℃以上の温度とされる期間があることが好ましく、その期間が８分以上であることが更に好ましい。これにより、ＧａＡｓ層４の表面（ＧａＡｓ層４における、ＧａＡｓ基板１に対向する側の面とは反対側の表面）の平坦性を更に向上させることができる場合がある。

第二成膜工程では、ＧａＡｓ層４の成長温度が一定とされる期間が存在してもよいし、連続的又は段階的（例えば、階段状）に成長温度を上昇させる期間が存在してもよい。例えば、第一成膜工程に引き続いてＧａＡｓ層４の成長温度を５５０℃以上８００℃以下の所定の温度に昇温した後、当該所定の温度を第二成膜工程の最後まで維持してもよいし、ＧａＡｓ層４の成長温度を５５０℃から８００℃までの範囲で、連続的又は段階的に上昇させてもよい。

第一成膜工程と第二成膜工程とは連続的に行われてもよい。例えば、ＩｎＧａＡｓ層３の形成時の成長温度以上の成長温度、且つ、５５０℃未満の成長温度（一例として、５２０℃）でＧａＡｓ層４の成膜を開始し、その後、８００℃以下の所定の温度（例えば、６５０℃）まで、連続的に昇温させてもよい。

キャップ層形成工程後には、積層体を、５２０℃以上８００℃以下の温度下、且つ、砒素雰囲気中で加熱する加熱工程が行われる。加熱工程は、ＧａＡｓ層形成工程とは別に行われてもよいし、ＧａＡｓ層形成工程と同時に行われてもよい。加熱工程では、積層体が５５０℃以上の温度とされる期間があることが好ましく、積層体が６００℃以上の温度とされる期間が８分以上であることがより好ましい。これにより、ＩｎＧａＡｓ層３からの発光出力がより良く向上する場合がある。

加熱工程をＧａＡｓ層形成工程とは別に行う場合は、加熱工程をＧａＡｓ層形成工程の前に行うことができる。加熱工程をＧａＡｓ層形成工程と同時に行う場合は、加熱工程をＧａＡｓ層形成工程における第一成膜工程および第二成膜工程と同時に行うことができる。例えば、ＧａＡｓ層形成工程を行う場合は、ＧａＡｓ層の原料として砒素含有ガスを使用しているため砒素分圧が高い状態となっており、砒素雰囲気中で加熱を行っていることと同じになる。そのため、第一成膜工程および第二成膜工程は、加熱工程を内包し得る。なお、ＩｎＧａＡｓ層３の形成終了から加熱工程の温度（第一成膜工程の温度）までの昇温時間内においても、ＩｎＧａＡｓ層３のＡｓが抜けないように砒素雰囲気中で加熱する必要がある。

上述のごとく、加熱工程は、積層体を、砒素雰囲気中で加熱する。砒素雰囲気の一例は、ＡｓＨ_３（アルシン）雰囲気である。加熱工程は例えば、積層体を収容した空間（例えば、ＭＯＣＶＤ装置内）に、ＡｓＨ_３ガスを通流させながら、積層体を載置した台座（例えば、ＭＯＣＶＤ装置内のステージ）を５２０℃以上８００℃以下の温度にして行う。第二成膜工程として加熱工程を行う場合は、積層体を収容した空間を更に、ガリウム雰囲気とすることができる。例えば、積層体を収容した空間に、ＡｓＨ_３ガスと共にＧａ（ＣＨ_３）_３（トリエチルガリウム、ＴＥＧ）ガスを通流させることができる。加熱工程は、更に、砒素－アンチモン雰囲気（例えば、ＡｓＨ_３ガスとＳｂ（Ｃ_２Ｈ_５）_３（トリエチルアンチモン、ＴＥＳｂ））との混合雰囲気下）で行ってもよい。

第二成膜工程終了後のＧａＡｓ層４の表面（ＧａＡｓ層４における、ＧａＡｓ基板１に対向する側の面とは反対側の表面）の平坦性は、例えば、一辺の長さが１０μｍである正方形領域をＡＦＭにより分析した二乗平均平方根粗さの値（いわゆる、ＲＭＳ）で評価した場合、５．０ｎｍ以下の平坦な面となり得る。

上記で説明した半導体積層体１００は、ＩｎＧａＡｓＳｂ層２でのＳｂおよびＩｎＧａＡｓ層３でのＡｓの蒸発が抑制されており、ＩｎＧａＡｓＳｂ層２が所望の組成、結晶状態を維持しているため発光出力が高くなる。また、ＧａＡｓ基板１とは反対側の表面の平坦性が向上しており、半導体積層体１００における、各層間の界面の急峻性や各層の結晶性が良好となり半導体積層体１００の発光出力が高くなる。

〔他の実施形態〕
上記実施形態では、半導体積層体１００において、ＧａＡｓ基板１、ＩｎＧａＡｓＳｂ層２、ＩｎＧａＡｓ層３及びＧａＡｓ層４は、この順に積層されている場合を説明し、更に、ＩｎＧａＡｓＳｂ層２は、ＧａＡｓ基板１の表面上に直接形成されてよいことを説明した。しかしながら、半導体積層体１００では、図５に示すように、ＧａＡｓ基板１とＩｎＧａＡｓＳｂ層２との間にバッファ層５を形成するような変形が可能である。この場合、ＩｎＧａＡｓＳｂ層２をバッファ層５の面上に形成してもよい。

バッファ層５は、ＧａＡｓ基板１とＩｎＧａＡｓＳｂ層２との間の格子定数差を低減することができる化合物半導体層を含み得る。ＧａＡｓ基板１とＩｎＧａＡｓＳｂ層２との間の格子定数差を低減することができる化合物半導体層としては、例えばＩｎＡｓやＧａＳｂ、ＩｎＰおよびそれらの３元系化合物や４元系化合物が挙げられる。バッファ層５は、ＧａＡｓ基板１とＩｎＧａＡｓＳｂ層２との間の格子定数差を低減することができる化合物半導体層に代えて、又は、ＧａＡｓ基板１とＩｎＧａＡｓＳｂ層２との間の格子定数差を低減することができる化合物半導体層と共に、薄いＧａＡｓ層を含んでもよい。ＧａＡｓ基板１とＩｎＧａＡｓＳｂ層２との間の格子定数差を低減することができる化合物半導体層と共に薄いＧａＡｓ層を形成する場合、薄いＧａＡｓ層は、ＧａＡｓ基板１上に最初に形成されてよい。薄いＧａＡｓ層により、ＧａＡｓ基板１の表面を清浄化することができる。

バッファ層５は、例えば特願２０２１－０２４６４１に記載のように、Ｚｎの濃度が１×１０１７ａｔｏｍｓ／ｃｍ^３以上となるようにＺｎをドープされており、ＩＩＩ族として主にＩｎ、Ｖ族として主にＡｓからなるＩＩＩ－Ｖ族化合物で形成されたＩｎＡｓの層とすることもできる。バッファ層５は、例えば、１００ｎｍ以上６００ｎｍ以下としてよい。バッファ層５は、ＩｎＡｓの層のエピタキシャル成長の成長条件が異なる第１バッファ層と第２バッファ層とを含んでもよい。半導体積層体１００がこのようなバッファ層５を有することにより、本発明の発光出力と表面平坦化をさらに向上させることができる場合がある。

なお、本明細書において開示された実施形態は例示であって、本発明の実施形態はこれに限定されず、本発明の目的を逸脱しない範囲内で適宜改変することが可能である。例えば、上記の他の実施形態のようにＧａＡｓ基板１とＩｎＧａＡｓＳｂ層２の間のバッファ層５があって良いだけでなく、ＧａＡｓ基板１上の各層の間に図示しない他の層が挿入されていて良いし、ＧａＡｓ層４上にさらなる層が形成されても良い。また、ＧａＡｓ層形成工程だけでなく、キャップ層形成工程において成長温度を徐々に上げていくようにしても良い。

以下では、本実施形態に係る半導体積層体及び半導体積層体の製造方法の実施例を説明する。

（実施例1）
半導体積層体を製造するテンプレート基板として、ＧａＡｓ基板を準備し、このＧａＡｓ基板に、ＩｎＡｓＳｂ層を形成した。

まず、ＭＯＣＶＤ装置内のチャンバ内のステージ上にＧａＡｓ基板を配置した。次に、ステージの温度を５００℃に設定し、チャンバ内のリアクタの圧力を７６Ｔｏｒｒとした。

（活性層形成工程）
そして、チャンバ内に、ＴＭＩ（トリメチルインジウム）ガス、ＡｓＨ_３（アルシン）ガス、ＴＥＳｂガス（トリエチルアンチモン）及びキャリアガスとしての水素を同時に通流させながら、活性層としてのＩｎＡｓＳｂ層をＧａＡｓ基板上に、厚さが３００ｎｍとなるまで成長させた。ＩｎＡｓＳｂ層の組成は、ＩｎＡｓ_０．９Ｓｂ_０．１である。これらガスを通流させる時間、すなわち、成長時間は６９２．３秒である。なお、ＴＭＩガス、ＡｓＨ_３ガス、ＴＥＳｂガス及び水素の流量は、それぞれ、１００ｓｃｃｍ、１４ｓｃｃｍ、１７５ｓｃｃｍ及び３０００ＳＬＭとした。ただし、単位「ｓｃｃｍ」は、１気圧、０℃での値に換算した場合のガス流量（ｃｍ^３／ｍｉｎ）である。また、単位「ＳＬＭ」は１気圧、０℃での値に換算した場合のガス流量（Ｌ／ｍｉｎ）である。

（キャップ層形成工程）
引き続いて、チャンバ内に、ＴＭＩガス、ＡｓＨ_３ガス及びキャリアガスとしての水素を同時に通流させながら、キャップ層としてのＩｎＡｓ層をＩｎＡｓＳｂ層上に、厚さが３０ｎｍとなるまで成長させた。ＴＭＩガス、ＡｓＨ_３ガス及び水素の流量は、それぞれ、１００ｓｃｃｍ、１００ｓｃｃｍ及び３０００ＳＬＭとした。成長時間は１１２秒である。ステージの温度は５００℃である。

（加熱工程）
その後、チャンバ内に、ＡｓＨ_３ガスとキャリアガスとしての水素とを同時に通流させながら、ステージ温度をキャップ層としてのＩｎＡｓ層の形成時の成長温度を超える６００℃に変更し、チャンバ内に、ＡｓＨ_３ガスとキャリアガスとしての水素とを同時に通流させながら、６００℃で積層体をアニール（加熱処理）した。ＡｓＨ_３ガスと水素の流量は、それぞれ、１００ｓｃｃｍ及び３０００ＳＬＭとした。アニール時間（加熱時間）は、ステージ温度を６００℃に到達した時点から１８００秒である。アニール後の積層体を、実施例１に係る半導体積層体とした。

（実施例２）
実施例２は、実施例１におけるキャップ層形成工程より後（加熱工程以降）の工程が異なり、キャップ層形成工程以前の工程は同じである。以下では、キャップ層形成工程後の工程について説明する。

（ＧａＡｓ層形成工程）
キャップ層形成工程の後、ＡｓＨ_３ガス及びキャリアガスとしての水素を同時に通流させながら、まず、ステージ温度を、キャップ層としてのＩｎＡｓ層の形成時の成長温度を超える５２０℃とした。その後、５２０℃から６５０℃まで１９０４秒かけて直線状に昇温するように設定し、この５２０℃からのステージ温度の昇温開始と同時に、チャンバ内に、ＴＥＧ（トリエチルガリウム）ガス、ＡｓＨ_３ガス及びキャリアガスとしての水素とを同時に通流させながら、ＧａＡｓ層をキャップ層としてのＩｎＡｓ層上に成長させた。ＧａＡｓ層の厚さは５６０ｎｍとした。ＴＥＧガス、ＡｓＨ_３ガス及び水素の流量は、それぞれ、７５ｓｃｃｍ、１００ｓｃｃｍ及び３０００ＳＬＭとした。成長時間は１９０４秒である。ＧａＡｓ層形成工程における、ステージ温度が６００℃未満の期間は、第一成膜工程に該当し、ステージ温度が６００℃に到達した時以降の期間は、第二成膜工程に該当する。ＧａＡｓ層形成後の積層体を、実施例２に係る半導体積層体とした。

（実施例３）
実施例３は、実施例２におけるＧａＡｓ層形成工程における温度条件が異なり、その他は同じである。以下では、ＧａＡｓ層形成工程について説明する。

（ＧａＡｓ層形成工程）
キャップ層形成工程後にＡｓＨ_３ガス及びキャリアガスとしての水素を同時に通流させながらステージ温度を５２０℃とした後、５２０℃から６００℃まで１９０４秒かけて直線状に昇温するように設定し、ステージ温度の昇温開始と同時に、チャンバ内に、ＴＥＧガス、ＡｓＨ_３ガス及びキャリアガスとしての水素とを同時に通流させてＧａＡｓ層を形成し、得られた積層体を実施例３に係る半導体積層体とした。

（実施例４）
実施例４は、実施例２におけるキャップ層形成工程後やＧａＡｓ層形成工程における温度条件が異なり、その他は同じである。以下では、キャップ層形成工程後の工程について説明する。

（ＧａＡｓ層形成工程）
キャップ層形成工程後、ＡｓＨ_３ガス及びキャリアガスとしての水素を同時に通流させながら、ステージ温度を、キャップ層形成工程直後の５００℃から５２０℃に設定し、ステージ温度が５２０℃に到達した時点で、チャンバ内に、ＴＥＧガス、ＡｓＨ_３ガス及びキャリアガスとしての水素とを同時に通流させて、ステージ温度を５２０℃に維持しながらＧａＡｓ層を形成し、得られた積層体を実施例４に係る半導体積層体とした。

（比較例１）
比較例１は、実施例１における加熱工程を実施せず、キャップ層形成工程を終了した時点の積層体を比較例１に係る半導体積層体とした。

実施例１から４における、ステージの温度変化の相違を示すグラフを、図６に示す。図６中、横軸は工程時間、縦軸はステージの温度である。グラフ中、区間Ａは、活性層形成工程及びキャップ層形成工程を実施している区間である。区間Ｂは、加熱工程（実施例１）又はＧａＡｓ層形成工程(実施例２－４)を実施している区間である。なお、比較例１のグラフは図６に示していないが、比較例のステージの温度変化は、実施例１における、区間Ａの範囲の温度変化と同じである。

実施例１から４及び比較例１に係る半導体積層体に関し、それぞれの比較のため、フォトルミネッセンス（ＰＬ）に関する評価と、表面の平坦性に関する評価を行った。フォトルミネッセンス（ＰＬ）に関する評価は、発光出力に関連する評価項目であり、値が大きいほど、ＬＥＤとして用いた場合に発光出力が高い。表面の平坦性は、平坦であるほど、エピタキシャル成長時における各層間の界面の急峻性や各層の結晶性に優れ（すなわち、エピタキシャル成長の品質が良く）、ＬＥＤとして用いた場合に発光出力が高い。これら結果を、下記表１に示す。表１中、「加熱工程の有無及びその温度（℃）」の項目は、加熱工程のみ行った場合と、ＧａＡｓ層形成工程において加熱工程が行われた場合とについて、「有り」とし、それ以外を「無し」としている。また、「二段階の成膜」の項目は、ＧａＡｓ層形成工程において、５５０℃以下の温度でＧａＡｓ層の成膜が開始され（第一成膜工程）、且つ、その後、５５０℃を超え８００℃以下の温度でＧａＡｓ層が成長された場合（第二成膜工程）に「該当」とし、それ以外を「非該当」としている。

フォトルミネッセンス（ＰＬ）に関する評価は、赤外線光源として中心波長が１０６４ｎｍの光源を用い、当該光源から波長１０６４ｎｍの光を各実施例等に係る半導体積層体に照射して半導体積層体（の活性層）の励起によって放射された光の強度を測定することにより行った。表１では、各実施例等の半導体積層体から放射された光のうち、波長が４８００ｎｍ及び４９００ｎｍの赤外光の強度を示している。図７には、実施例及び比較例の半導体積層体から放射された光のスペクトルを示している。図７において、横軸は波長（ｎｍ）、縦軸は強度（Ｖ）である。なお、分光は、格子間隔８μｍで格子数１５０本の回折格子とスリット幅３．０ｍｍのスリットを用いて行い、強度の計測は、ＩｎＳｂ光検出器で行った。

表面の平坦性は、各実施例等に係る半導体積層体におけるＧａＡｓ基板とは反対側の表面の、一辺の長さが１０μｍである正方形領域（１０ｎｍ×１０ｎｍ角の範囲）の凹凸を測定して求めた二乗平均平方根粗さ（ＲＭＳ値）で評価した。正方形領域の凹凸の測定は、原子間力顕微鏡（ＡＦＭ、株式会社日立ハイテク製ＡＦＭ５２００Ｓ）によって行い、ＲＭＳ値の算出は、上記ＡＦＭ５２００Ｓに付属の解析ソフト（ＳＰＩＷｉｎ）で行った。なお、実施例１及び比較例１に係る半導体積層体は、キャップ層としてのＩｎＡｓ層の表面を評価した。実施例２－４に係る半導体積層体は、ＧａＡｓ層の表面を評価した。実施例２－４に係る半導体積層体のＧａＡｓ層の表面のＡＦＭ像を図８から図１０に示す。

図６から図１０に示す結果、すなわち、表１に示す結果より、実施例に係る半導体積層体はいずれも、比較例１に係る半導体積層体との比較で、ＰＬ強度が高く良好である。

特に実施例１と比較例１との比較では、加熱工程を実施することで、ＰＬ強度の向上が著しいことがわかる。

各実施例同士の比較では、ＧａＡｓ層が形成されない場合（実施例１）よりもＧａＡｓ層が形成される場合（実施例２－４）の方が、ＲＭＳが５ｎｍ以下であり、平坦性が良好である。また、ＧａＡｓ層が形成される場合（実施例２－４）では、第一成膜工程と第二成膜工程とが実施される場合（実施例２，４）が、第一成膜工程と第二成膜工程とが実施されない場合（実施例４）よりもＰＬ強度や平坦性が良好である。第一成膜工程と第二成膜工程とが実施される場合（実施例２，４）では、第二成膜工程の温度が６００℃を超えて高めとなる場合（実施例２）のほうが、第二成膜工程の温度が高め相対的に低い場合（実施例３）よりもＲＭＳが２ｎｍ以下で平坦性が良好であり、ＰＬ強度も高いことがわかる。

以上の結果より、キャップ層としてのＩｎＡｓ層を形成した後に砒素雰囲気中で加熱する加熱工程はＰＬ強度を向上させる効果を有することがわかる。また、キャップ層形成後のＧａＡｓ層の形成は、平坦性の向上に有益である場合があることがわかる。ＧａＡｓ層形成工程の後半は、温度をやや高めとすることが、ＰＬ強度の向上と平坦性の向上とに効果的である場合があることがわかる。

以上のようにして、発光出力が高い半導体積層体の製造方法及び当該製造方法により製造された半導体積層体を提供することができる。

本発明は、半導体積層体の製造方法及び半導体積層体に適用できる。

１ ：ＧａＡｓ基板
１００ ：半導体積層体
２ ：ＩｎＧａＡｓＳｂ層
３ ：ＩｎＧａＡｓ層
４ ：ＧａＡｓ層
５ ：バッファ層
Ａ ：区間
Ｂ ：区間

Claims (6)

1. ＧａＡｓ基板上にＩｎ、Ｓｂ及びＡｓを少なくとも含むＩｎＧａＡｓＳｂ層（ただし、量子ドットを除く。）を形成する活性層形成工程と、
   前記ＩｎＧａＡｓＳｂ層の直上に厚さ１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓ層を形成するキャップ層形成工程と、
   前記キャップ層形成工程後に行われ、５２０℃以上８００℃以下の温度下、且つ、砒素雰囲気中で加熱する加熱工程と、を含む半導体積層体の製造方法。
2. 前記キャップ層形成工程後に行われ、前記ＩｎＧａＡｓ層の直上に、当該ＩｎＧａＡｓ層の形成時を超える温度でＧａＡｓ層を形成するＧａＡｓ層形成工程を更に含む請求項１に記載の半導体積層体の製造方法。
3. 前記ＧａＡｓ層形成工程は、
   ５５０℃未満の温度で前記ＧａＡｓ層の成膜を開始する第一成膜工程と、
   前記第一成膜工程後に行われ、５５０℃以上８００℃以下の温度で前記ＧａＡｓ層を成長させる第二成膜工程と、を含む請求項２に記載の半導体積層体の製造方法。
4. 前記第二成膜工程は、６００℃以上８００℃以下の温度で前記ＧａＡｓ層を成長させる請求項３に記載の半導体積層体の製造方法。
5. ＧａＡｓ基板と、
   Ｉｎ、Ｓｂ及びＡｓを少なくとも含むＩｎＧａＡｓＳｂ層（ただし、量子ドットを除く。）と、
   厚さ１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓ層と、
   ＧａＡｓ層と、を備え、
   前記ＧａＡｓ基板上に、前記ＩｎＧａＡｓＳｂ層、前記ＩｎＧａＡｓ層及び前記ＧａＡｓ層がこの順に積層され、
   前記ＩｎＧａＡｓ層は、前記ＩｎＧａＡｓＳｂ層の直上に積層され、
   前記ＧａＡｓ層は、前記ＩｎＧａＡｓ層の直上に積層された、半導体積層体。
6. 前記ＩｎＧａＡｓ層に対向する側とは反対側の前記ＧａＡｓ層の表面における、一辺の長さが１０μｍである正方形領域をＡＦＭにより分析した二乗平均平方根粗さの値が５．０ｎｍ以下である請求項５に記載の半導体積層体。