JP7814581B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP7814581B2 JP7814581B2 JP2025034287A JP2025034287A JP7814581B2 JP 7814581 B2 JP7814581 B2 JP 7814581B2 JP 2025034287 A JP2025034287 A JP 2025034287A JP 2025034287 A JP2025034287 A JP 2025034287A JP 7814581 B2 JP7814581 B2 JP 7814581B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- transistor
- film
- conductive layer
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
しては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、
入力装置(例えば、タッチセンサなど)、入出力装置(例えば、タッチパネルなど)、そ
れらの駆動方法、またはそれらの製造方法を一例として挙げることができる。
技術が注目されている。例えば、特許文献1および特許文献2には、金属酸化物として、
酸化亜鉛、またはIn-Ga-Zn系酸化物を用いたトランジスタを作製し、該トランジ
スタを表示装置の画素のスイッチング素子などに用いる技術が開示されている。
て高精細な画像を表示することができる。アクティブ型表示素子の場合、画素には表示素
子の他、トランジスタ、容量素子および配線などを設ける必要がある。
面積が相対的に大きくなる。すなわち、開口率が低下する。したがって、透過型の液晶素
子などでは、鮮明な画像表示を行うためにバックライト光の強度を高めなければならず、
消費電力が増加してしまう。
液晶素子は設計が困難となり、製造歩留りも高めにくい。
とする。または、消費電力の低い液晶表示装置を提供することを目的の一つとする。また
は、高精細な液晶表示装置を提供することを目的の一つとする。または、信頼性の高い液
晶表示装置を提供することを目的の一つとする。
、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求
項の記載から、これら以外の課題を抽出することが可能である。
関する。
あって、第1の導電層は、トランジスタのソース電極またはドレイン電極が延在した領域
であり、液晶素子は、第3の導電層、液晶層および第4の導電層を有し、液晶層は、第3
の導電層と第4の導電層との間に設けられ、第1乃至第4の導電層は、可視光に対して透
光性を有し、第1乃至第4の導電層は、それぞれ互いに重なる領域を有し、第2の導電層
は、第1の導電層と第3の導電層との間に設けられ、第1の導電層と第2の導電層との間
には、第1の絶縁層が設けられ、第2の導電層と第3の導電層との間には、第2の絶縁層
が設けられ、第2の導電層は第1の開口部を有し、第1の絶縁層および第2の絶縁層は第
2の開口部を有し、第2の開口部は第1の開口部の内側に設けられ、第3の導電層は第2
の開口部を通じて第1の導電層と電気的に接続される表示装置である。
表示装置であって、第1の導電層は、トランジスタの半導体層が延在した領域であり、液
晶素子は、第3の導電層、液晶層および第4の導電層を有し、液晶層は、第3の導電層と
第4の導電層との間に設けられ、第1乃至第4の導電層は、可視光に対して透光性を有し
、第1乃至第4の導電層は、それぞれ互いに重なる領域を有し、第2の導電層は、第1の
導電層と第3の導電層との間に設けられ、第1の導電層と第2の導電層との間には、第1
の絶縁層が設けられ、第2の導電層と第3の導電層との間には、第2の絶縁層が設けられ
、第2の導電層は第1の開口部を有し、第1の絶縁層および第2の絶縁層は第2の開口部
を有し、第2の開口部は第1の開口部の内側に設けられ、第3の導電層は第2の開口部を
通じて第1の導電層と電気的に接続される表示装置である。
1の容量素子として作用させることができる。また、第2の導電層、第3の導電層および
第2の絶縁層は、第2の容量素子として作用させることができる。
には、可視光に対して透光性を有する金属酸化物を用いてもよい。
しい。
rinted circuit)もしくはTCP(Tape Carrier Pack
age)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュ
ール、または表示素子が形成された基板にCOG(Chip On Glass)方式に
よりIC(集積回路)が直接実装されたモジュールも表示装置に含む場合がある。
費電力の低い液晶表示装置を提供することができる。または、高精細な液晶表示装置を提
供することができる。または、信頼性の高い液晶表示装置を提供することができる。
、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から
、これら以外の効果を抽出することが可能である。
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ず
しも、図面に開示された位置、大きさ、範囲などに限定されない。
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、
「絶縁層」という用語に変更することが可能である。
酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)
、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)な
どに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属
酸化物を酸化物半導体と呼称する場合がある。つまり、OSトランジスタと記載する場合
においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができ
る。
de)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(met
al oxynitride)と呼称してもよい。
本実施の形態では、本発明の一態様の表示装置について説明する。
た、液晶素子は、第3の導電層と第4の導電層との間に液晶層が設けられた構成を有する
。
る。また、第2の導電層は、第1の導電層と第3の導電層との間に設けられる。
れぞれ絶縁層が設けられる。したがって、第2の導電層を電極とする二つの容量素子が積
層された構成となる。
くすることができ、表示装置の消費電力を低減させることができる。また、表示装置の高
精細化を実現できる。
ある。また、図2は、当該斜視図を上下方向に展開した図である。なお、図1および図2
では、明瞭化のため絶縁層などを省き、簡略化している。
3と、を有する。
有する。配線31および配線32は信号の遅延を防止するため、抵抗の低い金属層を含ん
で形成することが好ましい。
ての機能を有する。トランジスタ21のチャネル領域に用いる材料によっては、光が照射
されることでトランジスタ21の特性が変動することがある。遮光性の高い金属層を配線
31に用いることで、外光またはバックライトの光などが、チャネル領域に照射されるこ
とを抑制できる。これにより、トランジスタ21の信頼性を高めることができる。
と、導電層41bと、を有する。
配線32と電気的に接続される。
bは、容量素子の一方または他方の電極としての機能を有する。
2は共通電極であり、容量線としての機能も有する。
子の一方または他方の電極としての機能を有する。
層43は電気的に接続される。
れる。したがって、導電層41bおよび導電層42を電極とし、第1の絶縁層を誘電体と
する容量素子26を形成することができる。
けられる。したがって、導電層42および導電層43を電極とし、第2の絶縁層を誘電体
とする容量素子27を形成することができる。
線32を除く領域において、導電層41b、導電層42および導電層43を互いに重なる
領域を有するように配置する。
よび第2の絶縁層を可視光に対して透光性を有する材料で形成する。そのため、液晶素子
の画素電極としても機能する導電層43と、容量素子26と、容量素子27とが重なる領
域は透光性を有することになる。したがって、画素10aの開口率を高めることができる
。
(C)は、図3(A)に示す線分A3-A4の切断面に相当する断面図である。なお、図
3(B)、(C)では、図2において図示していない、基板71、基板72、液晶素子7
5、着色層65、遮光層66等の断面も合わせて図示している。
、配向膜61と、液晶層63と、配向膜62と、導電層64を有する構成とすることがで
きる。
設けられる絶縁層51は、トランジスタ21のゲート絶縁膜として機能する。導電層41
b上に設けられる絶縁層52および絶縁層53は、それぞれ保護膜、平坦化膜として機能
する。また、着色層65および遮光層66と共通電極との間に設けられる絶縁層55は、
保護膜および平坦化膜として機能する。なお、上述した絶縁層は一例であり、その他の絶
縁層が設けられていてもよい。または、上述した絶縁層の一部が省かれた構成であっても
よい。
素子26として機能する。また、導電層42、絶縁層54および導電層43が重なる領域
は、容量素子27として機能する。すなわち、本発明の一態様の液晶表示装置は、一方の
電極を共通とした積層型の容量素子を有する。
成される容量素子の容量値は小さくなる。そのため、画像信号を保持する機能が低下して
しまう。本発明の一態様では、容量素子26と容量素子27とが重なる領域を有する積層
型であるが、一方の電極が共通であるため、容量素子26と容量素子27は並列接続であ
る。したがって、いずれか一方の容量素子を設ける構成よりも容量値を大きくすることが
でき、画像信号の保持する機能の低下を抑制することができる。
43を有する容量素子27は、可視光に対して透光性を有する。
に射出される。また、バックライトの光は、開口部42bも透過する。
出してもよい。着色層65を介して取り出すことで、当該光を所望の色に着色することが
できる。着色層65の色としては、赤(R)、緑(G)、青(B)、シアン(C)、マゼ
ンタ(M)、黄色(Y)等から選択することができる。なお、バックライトの光は、基板
72側から照射してもよい。
形成することができる。したがって、バックライト光の強度を強めることなく鮮明な画像
を表示することができ、液晶表示装置の消費電力を低減させることができる。
あってもよい。
素10bは、トランジスタ21のゲートとして機能する導電層の構成が画素10aと異な
る。
では、可視光に対して透光性を有する導電層33をゲートとして用いる。したがって、遮
光性のある配線31の面積を削減することができる。
B2の切断面に相当する断面図である。図5(C)は、図5(A)に示す線分B3-B4
の切断面に相当する断面図である。
素が重なる領域も透光性を有する。例えば、トランジスタ21の半導体層25と導電層4
1bとのコンタクト部やトランジスタ21のチャネル部に光を透過させることができる。
したがって、画素10aよりも開口率を向上させることができる。なお、トランジスタ2
1の半導体層25は、画素の構成を問わず、可視光に対して透光性を有する材料で形成す
ることができる。
して電気的な接続を得る構成を示しているが、配線31上に導電層33を形成してもよい
。
する構成であってもよい。画素10cはトランジスタの構造を除き、画素10a、10b
と同様の構成を有する。
。トランジスタ22は、半導体層25と、導電層41aと、導電層41bと、導電層34
を有する。
ソースまたはドレインの他方としての機能を有する。また、導電層41bは、容量素子の
一方または他方の電極としての機能を有する。導電層34は、ゲートとしての機能を有す
る。
C2の切断面に相当する断面図である。図8(C)は、図8(A)に示す線分C3-C4
の切断面に相当する断面図である。
5とその他の要素が重なる領域も透光性を有する。したがって、開口率を向上させること
ができる。なお、導電層34は金属などの低抵抗材料で形成することができるが、図12
(A)に示すように、導電層34を可視光に対して透光性を有する導電層34bに置き換
えてもよい。当該構成とすることで、さらに開口率を向上させることができる。
半導体層25との間に絶縁層56を設けることが好ましい。絶縁層56の遮蔽効果により
基板71から半導体層25に不純物が拡散することを防ぐことができる。また、半導体層
25に酸化物半導体を用いる場合は、絶縁層56および保護膜57中の過剰酸素により半
導体層25中の酸素欠損を補填することができ、トランジスタの信頼性を高めることがで
きる。
成であってもよい。画素10dは半導体層25の形状が異なる点、導電層41aおよび導
電層41bを有さない点を除き、画素10cと同様の構成を有する。
る領域25b、およびソースまたはドレインの他方として機能する領域25cを有する。
能する導電層41aを接続した構成であるが、画素10dのトランジスタ22では領域2
5bと配線32が直接接続される。
て機能する導電層41bを接続した構成であり、導電層41bを容量素子26の電極とし
て用いている。一方で、画素10dのトランジスタ22では、領域25cを延在させて容
量素子26の電極として用いる。
製造コストを低減することができる。
D1-D2の切断面に相当する断面図である。図11(C)は、図11(A)に示す線分
D3-D4の切断面に相当する断面図である。
において、半導体層25とその他の要素が重なる領域も透光性を有する。したがって、開
口率を向上させることができる。なお、図12(B)に示すように、導電層34を可視光
に対して透光性を有する導電層34bに置き換えてもよい。当該構成とすることで、さら
に開口率を向上させることができる。
りも高くなる。
a、ソースまたはドレインの一方として機能する領域25b、およびソースまたはドレイ
ンの他方として機能する領域25cを有する。領域25bおよび領域25cは低抵抗領域
であり、導電層34をマスクとしてプラズマ処理やドーピング処理などを行うことにより
不純物を半導体層25に導入し、酸素欠損を発生させることにより形成することができる
。
れらの材料は、本実施の形態で示すその他の構成例における可視光を透過する半導体層お
よび導電層にも適用することができる。
きる。透光性を有する半導体材料としては、金属酸化物、または酸化物半導体(Oxid
e Semiconductor)等が挙げられる。酸化物半導体は、少なくともインジ
ウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、そ
れらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、
ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、
ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシ
ウムなどから選ばれた一種、または複数種が含まれていてもよい。
る。透光性を有する導電性材料は、インジウム、亜鉛、錫の中から選ばれた一種、または
複数種を含むことが好ましい。透光性を有する導電性材料の具体例には、In酸化物、I
n-Sn酸化物(ITO:Indium Tin Oxideともいう)、In-Zn酸
化物、In-W酸化物、In-W-Zn酸化物、In-Ti酸化物、In-Sn-Ti酸
化物、In-Sn-Si酸化物、Zn酸化物、Ga-Zn酸化物などが挙げられる。
化物半導体を用いてもよい。当該低抵抗化させた酸化物半導体は、酸化物導電体(OC:
Oxide Conductor)ということができる。
することで、伝導帯近傍にドナー準位が形成される。酸化物半導体にドナー準位が形成さ
れることで、酸化物半導体は、導電性が高くなり導電体化する。
.5eV以上である)ため、可視光に対して透光性を有する。また、上述したように酸化
物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物
導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度
の透光性を有する。
有することが好ましい。同一の金属元素を有する酸化物半導体を、トランジスタを構成す
る層のうち2層以上に用いることで、製造装置(例えば、成膜装置、加工装置等)を2以
上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。
トから射出される光を効率よく使用することができる。したがって、消費電力が抑制され
た、優れた液晶表示装置を提供することができる。
装置100Aの斜視図であり、一部を拡大して図示している。なお、図13では、明瞭化
のため、基板72を破線で示し、偏光板67などの構成要素を省略して図示している。
には、FPC172およびIC173が実装されている。
の副画素を有する。なお、図13では副画素として画素10aを例示しているが、画素1
0b、画素10cまたは画素10dであってもよい。
1つの画素が構成されることで、表示部162ではフルカラーの表示を行うことができる
。なお、副画素が呈する色は、赤(R)、緑(G)、および青(B)に限られない。画素
には、例えば、白(W)、黄(Y)、マゼンタ(M)、またはシアン(C)等の色を呈す
る副画素を用いてもよい。なお、本明細書等において、副画素を単に画素と記す場合があ
る。
していてもよい。または、走査線駆動回路および信号線駆動回路の双方を有していなくて
もよい。表示装置100Aが、タッチセンサ等のセンサを有する場合、表示装置100A
は、センサ駆動回路を有していてもよい。本実施の形態では、駆動回路部164として、
走査線駆動回路を有する例を示す。走査線駆動回路は、表示部162が有する走査線に走
査信号を出力する機能を有する。
装されている。IC173は、例えば、信号線駆動回路、走査線駆動回路、およびセンサ
駆動回路のうち、一つまたは複数を有する。
、IC173および駆動回路部164には外部から信号および電力が供給される。また、
FPC172を介して、IC173から外部に信号を出力することができる。
動回路、走査線駆動回路、およびセンサ駆動回路のうち、一つまたは複数を有するICが
実装されていてもよい。
される。当該信号および電力は、IC173から、またはFPC172を介して外部から
、配線165に入力される。
置167を設けた構成はタッチパネルとして機能させることができる。
指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを
、検知素子として適用することができる。
式、光学方式、感圧方式など様々な方式を用いることができる。
。
型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いる
と、同時多点検知が可能となるため好ましい。
る構成、表示素子を支持する基板および対向基板の一方または双方に検知素子を構成する
電極等を設ける構成等、様々な構成を適用することができる。
50Aの斜視図である。図14(B)は、入力装置167の斜視概略図である。なお、明
瞭化のため、代表的な構成要素のみを示している。
ある。
て設けられている。
線138および複数の配線139を有する。例えば、電極127は配線137または配線
139と電気的に接続することができる。また、電極128は配線139と電気的に接続
することができる。FPC172bは、複数の配線137および複数の配線138の各々
と電気的に接続する。FPC172bにはIC173bを設けることができる。
基板71と基板72との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサ
のほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
る。なお、図15(A)は、図1乃至図3に示した画素10aの構成を適用した例である
が、図4および図5に示す画素10bを適用した場合も同様の構成となる。
ジスタ22、液晶素子75、配向膜61、配向膜62、接続部68、接着層73、着色層
65、遮光層66、絶縁層55、基板72、および偏光板130等を有する。
晶素子75は、画素電極として機能する導電層43、共通電極として作用する導電層64
、および液晶層63を有する。導電層43と導電層64との間に生じる電界により、液晶
層63の配向を制御することができる。液晶層63は、配向膜61と配向膜62の間に位
置する。
の液晶材料がある。本発明の一態様では、どちらの材料を用いることもでき、適用するモ
ードおよび設計に応じて最適な液晶材料を用いることができる。
A(Vertical Alignment)モード、TN(Twisted Nema
tic)モード、IPS(In-Plane-Switching)モード、ASM(A
xially Symmetric aligned Micro-cell)モード、
OCB(Optically Compensated Birefringence)
モード、FLC(Ferroelectric Liquid Crystal)モード
、AFLC(AntiFerroelectric Liquid Crystal)モ
ード、ECB(Electrically Controlled Birefring
ence)モード、VA-IPSモード、ゲストホストモード等が適用された液晶素子を
用いることができる。
た透過型の液晶素子を適用してもよい。VAモードとしては、MVA(Multi-Do
main Vertical Alignment)モード、PVA(Patterne
d Vertical Alignment)モード、ASV(Advanced Su
per View)モードなどを用いることができる。
ある。液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または
斜め方向の電界を含む)によって制御される。液晶素子に用いる液晶としては、サーモト
ロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer
Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液
晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメ
クチック相、キュービック相、カイラルネマチック相、等方相等を示す。
双方に、可視光を透過する導電性材料を用いる。また、トランジスタ21が有する導電層
の一つまたは複数に、可視光を透過する導電性材料を用いることができる。これにより、
トランジスタ21が設けられている領域の少なくとも一部も表示に有効な領域として用い
ることができる。
(Sn)の中から選ばれた一種以上を含む材料を用いるとよい。具体的には、酸化インジ
ウム、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム
錫酸化物(ITSO)、酸化亜鉛、ガリウムを含む酸化亜鉛などが挙げられる。なお、グ
ラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば酸化グラフェン
を含む膜を還元して形成することができる。
42、導電層43および導電層64のうち、一つまたは複数に金属酸化物の一態様である
酸化物導電層を用いることが好ましい。酸化物導電層は、トランジスタ21の半導体層2
5に含まれる金属元素を一種類以上有することが好ましい。例えば、当該酸化物導電層は
、インジウムを含むことが好ましく、In-M-Zn酸化物(MはAl、Ti、Ga、Y
、Zr、La、Ce、Nd、SnまたはHf)膜であることがさらに好ましい。
および導電層64のうち、一つまたは複数を、金属酸化物の一態様である酸化物半導体を
用いて形成してもよい。同一の金属元素を有する酸化物半導体を、表示装置を構成する層
のうち2層以上に用いることで、製造装置(例えば、成膜装置、加工装置等)を2以上の
工程で共通で用いることが可能となるため、製造コストを抑制することができる。
一方によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体
層へ酸素欠損および不純物濃度の少なくとも一方が増加する処理、または酸素欠損および
不純物濃度の少なくとも一方が低減する処理を選択することによって、酸化物導電層の有
する抵抗率を制御することができる。
高く低抵抗な酸化物半導体層、導電性を有する酸化物半導体層、または導電性の高い酸化
物半導体層ということもできる。
を低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いるこ
とで製造コストを低減させることができる。また、酸化物半導体層および酸化物導電層を
加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし
、酸化物半導体層と、酸化物導電層は、同一の金属元素を有していても、組成が異なる場
合がある。例えば、表示装置の作製工程中に、膜中の金属元素が脱離し、異なる金属組成
となる場合がある。
いる。着色層65および遮光層66と、液晶層63と、の間には、絶縁層55を設けるこ
とが好ましい。絶縁層55は、着色層65および遮光層66等に含まれる不純物が液晶層
63に拡散することを抑制できるほか、平坦化膜としての機能を有する。
2、および接着層73に囲まれた領域に、液晶層63が封止されている。
2を挟むように2つ配置する。図15では、基板72側の偏光板67を図示している。基
板71側に設けられた偏光板よりも外側に配置されたバックライトからの光は偏光板を介
して入射する。このとき、導電層43と導電層64の間に与える電圧によって液晶層63
の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板67を介して
射出される光の強度を制御することができる。また、入射光は着色層65によって特定の
波長領域以外の光が吸収されるため、射出される光は例えば赤色(R)、青色(B)、ま
たは緑色(G)を呈する光となる。
ば直線偏光板と1/4波長位相差板を積層したものを用いることができる。円偏光板によ
り、表示装置の表示の視野角依存を低減することができる。
スト液晶モードを用いる場合、両方または一方の偏光板を必ずしも用いなくてよい。偏光
板による光の吸収を低減できるため、光取り出し効率を高め、表示装置の表示を明るくす
ることができる。
能する導電層37、ゲート絶縁膜、半導体層、導電層35および導電層36を有する。導
電層35および導電層36の一方はソースとして機能し、他方はドレインとして機能する
。
いなくてよい。そのため、導電層36および導電層37には、低抵抗の金属層などを用い
ることができる。
いる。つまり、接続部68では、配線165が、導電層44と接続体45を介して、FP
C172と電気的に接続している。このような構成とすることで、FPC172から、配
線165に、信号および電力を供給することができる。
もよい。つまり、駆動回路部164が有するトランジスタと、表示部162が有するトラ
ンジスタが、同じ構造であっても、異なる構造であってもよい。また、駆動回路部164
が、複数の構造のトランジスタを有していてもよいし、表示部162が、複数の構造のト
ランジスタを有していてもよい。
れる構成を図示しているが、図15(B)に示すトランジスタ23のように、チャネル形
成領域を挟むように導電層35と導電層38の二つのゲートを設けた構成としてもよい。
きる。または、両者を電気的に接続してもよい。前者の場合は、トランジスタのしきい値
電圧の制御に有効である。
と比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができ
る。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面
積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示
装置を大型化、または高精細化して配線数が増大したとしても、各配線における信号遅延
を低減することが可能であり、表示ムラを抑制することが可能である。また、このような
構成を適用することで、信頼性の高いトランジスタを実現することができる。
も可視光に対して透光性を有する材料で形成することが好ましい。
Aの断面図である。また、図17(A)は、図9乃至図11に示す画素10dの構成を適
用した場合の表示装置100Aの断面図である。駆動回路部164にはトランジスタ24
が設けられる。
いなくてよい。そのため、導電層36および導電層37には、低抵抗の金属層などを用い
ることができる。
ゲート電極を設けた構成を適用した場合の断面図である。
層38を設ける場合は、導電層38も可視光に対して透光性を有する材料で形成すること
が好ましい。
たR、G、Bは、当該副画素上に設けられる着色層65の色の一例を示している。画素配
列は、視野角依存性を減らすために行毎に画素レイアウトを反転して配置とすることが好
ましい。なお、画素10b、画素10cおよび画素10dの配列も同様とすることができ
る。
、説明を行う。なお、既に説明した構成要素については説明を省略する場合がある。また
、以降に示す表示装置およびタッチパネル、並びにそれらの構成要素にも、以下の材料を
適宜用いることができる。
本発明の一態様の表示装置が有する基板の材質などに大きな制限はなく、様々な基板を用
いることができる。例えば、ガラス基板、石英基板、サファイア基板、半導体基板、セラ
ミック基板、金属基板、またはプラスチック基板等を用いることができる。
らに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現
できる。
にトランジスタ等を転置することで、作製される。作製基板を用いることにより、特性の
よいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい表示装置の
製造、表示装置への耐熱性の付与、表示装置の軽量化、または表示装置の薄型化を図るこ
とができる。トランジスタが転置される基板には、トランジスタを形成することが可能な
基板に限られず、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹
、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)もしくは再生繊維(ア
セテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、またはゴ
ム基板などを用いることができる。
本発明の一態様の表示装置が有する各トランジスタは、トップゲート型またはボトムゲー
ト型のいずれの構造としてもよい。または、チャネルの上下にゲート電極が設けられてい
てもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、
シリコン、ゲルマニウム等が挙げられる。
晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領
域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トラン
ジスタ特性の劣化を抑制できるため好ましい。
きる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウム
を含む酸化物半導体などを半導体層に適用できる。
。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると
、トランジスタのオフ状態における電流を低減できるため好ましい。
実現できる。
って保持することが可能である。このようなトランジスタを画素に適用することで、表示
した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて
消費電力の低減された表示装置を実現できる。
半導体層を有することが好ましい。これにより、トランジスタのオフ電流を低くすること
ができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状
態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくするこ
とができるため、消費電力を抑制する効果を奏する。
め、高速駆動が可能である。このような高速駆動が可能なトランジスタを表示装置に用い
ることで、表示部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成する
ことができる。すなわち、駆動回路として、別途、シリコンウェハ等により形成された半
導体装置を用いる必要がないため、表示装置の部品点数を削減することができる。また、
表示部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供
することができる。
表示装置が有する各絶縁層、スペーサ等に用いることのできる絶縁材料としては、有機絶
縁材料または無機絶縁材料を用いることができる。有機絶縁材料としては、例えば、アク
リル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シ
ロキサン樹脂、ベンゾシクロブテン系樹脂、およびフェノール樹脂等が挙げられる。無機
絶縁層としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリ
コン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウ
ム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セ
リウム膜、および酸化ネオジム膜等が挙げられる。
トランジスタのゲート、ソース、ドレインのほか、表示装置が有する各種配線および電極
等の導電層には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコ
ニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成
分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウ
ム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造
、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上
に銅膜を積層した二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する
二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねて
アルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成
する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モ
リブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜
または窒化モリブデン膜を形成する三層構造等がある。例えば、導電層を三層構造とする
場合、一層目および三層目には、チタン、窒化チタン、モリブデン、タングステン、モリ
ブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、または窒化モ
リブデンでなる膜を形成し、二層目には、銅、アルミニウム、金または銀、或いは銅とマ
ンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、ITO、酸化タ
ングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸
化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜
鉛酸化物、ITSO等の透光性を有する導電性材料を用いてもよい。
接着層73としては、熱硬化樹脂、光硬化樹脂、または2液混合型の硬化性樹脂などの硬
化性樹脂を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、
またはシロキサン樹脂などを用いることができる。
接続体45としては、例えば、異方性導電フィルム(ACF:Anisotropic
Conductive Film)、または異方性導電ペースト(ACP:Anisot
ropic Conductive Paste)などを用いることができる。
着色層65は特定の波長帯域の光を透過する有色層である。着色層65に用いることので
きる材料としては、金属材料、樹脂材料、および顔料または染料が含まれた樹脂材料など
が挙げられる。
遮光層66は、例えば、隣接する異なる色の着色層65の間に設けられる。例えば、金属
材料、または、顔料もしくは染料を含む樹脂材料を用いて形成されたブラックマトリクス
を遮光層66として用いることができる。なお、遮光層66は、駆動回路部164など、
表示部162以外の領域にも設けると、導波光などによる光漏れを抑制できるため好まし
い。
法、化学気相堆積(CVD:Chemical Vapor Deposition)法
、真空蒸着法、パルスレーザー堆積(PLD:Pulsed Laser Deposi
tion)法、原子層成膜(ALD:Atomic Layer Deposition
)法等を用いて形成することができる。CVD法の例として、プラズマ化学気相堆積(P
ECVD)法および熱CVD法等が挙げられる。熱CVD法の例として、有機金属化学気
相堆積(MOCVD:Metal Organic CVD)法が挙げられる。
ディップ、スプレー塗布、インクジェット印刷、ディスペンス、スクリーン印刷、オフセ
ット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコ
ート等の方法により形成することができる。
たは、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノ
インプリント法、サンドブラスト法、もしくはリフトオフ法などにより薄膜を加工しても
よい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、
エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有す
る薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、
がある。
)、g線(波長436nm)、h線(波長405nm)、および、これらを混合させた光
が挙げられる。そのほか、紫外線、KrFレーザ光、またはArFレーザ光等を用いるこ
ともできる。また、液浸露光技術により露光を行ってもよい。露光に用いる光としては、
極端紫外光(EUV:Extreme Ultra-violet)およびX線等が挙げ
られる。また、露光に用いる光に換えて、電子ビームを用いることもできる。EUV、X
線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電
子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要で
ある。
などを用いることができる。
本実施の形態では、本発明の一態様の表示装置で行うことができる動作モードについて図
19を用いて説明する。
作する通常駆動モードと、低速のフレーム周波数で動作するアイドリング・ストップ(I
DS)駆動モードと、を例示して説明する。
き換えを停止する駆動方法のことをいう。一旦画像データの書き込みをして、その後、次
の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要
する分の消費電力を削減することができる。IDS駆動モードは、例えば、通常駆動モー
ドの1/100乃至1/10程度のフレーム周波数とすることができる。静止画は、連続
するフレーム間でビデオ信号が同じである。よって、IDS駆動モードは、静止画を表示
する場合に特に有効である。IDS駆動を用いて画像を表示させることで、消費電力が低
減されるとともに、画面のちらつき(フリッカー)が抑制され、眼精疲労も低減できる。
動モードを説明するタイミングチャートである。なお、図19(A)では、液晶素子50
1と、液晶素子501に電気的に接続される画素回路506と、を示している。また、図
19(A)に示す画素回路506では、信号線SLと、ゲート線GLと、信号線SLおよ
びゲート線GLに接続されたトランジスタM1と、トランジスタM1に接続される容量素
子CsLCとを示している。
オフ電流は小さいほど好ましい。トランジスタM1としては、チャネルが形成される半導
体層に金属酸化物を有するトランジスタを用いることが好ましい。金属酸化物が増幅作用
、整流作用、およびスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を
、金属酸化物半導体(metal oxide semiconductor)または酸
化物半導体(oxide semiconductor)、略してOSと呼ぶことができ
る。以下、トランジスタの代表例として、チャネルが形成される半導体層に酸化物半導体
を用いたトランジスタ(「OSトランジスタ」ともいう)を用いて説明する。OSトラン
ジスタは、多結晶シリコンなどを用いたトランジスタよりも非導通状態時のリーク電流(
オフ電流)が極めて低い特徴を有する。なお、液晶素子501の画素電極、トランジスタ
M1のソースまたはドレインの一方、および容量素子CsLCが接続されたノードをノー
ドND1とする。トランジスタM1にOSトランジスタを用いることでノードND1に供
給された電荷を長期間保持することができる。
なる。したがって、適切にIDS駆動を行うには、液晶素子501の抵抗率を1.0×1
014Ω・cm以上とすることが好ましい。
n-Zn酸化物などを好適に用いることができる。また、上記In-Ga-Zn酸化物と
しては、代表的には、In:Ga:Zn=4:2:4.1[原子数比]近傍の組成を用い
ることができる。
号の波形を示すタイミングチャートである。通常駆動モードでは通常のフレーム周波数(
例えば60Hz)で動作する。図19(B)に期間T1からT3までを表す。各フレーム
期間でゲート線GLに走査信号を与え、信号線SLからデータD1を液晶素子501およ
び容量素子CsLCに書き込む動作を行う。この動作は、期間T1からT3までで同じデ
ータD1を書き込む場合、または異なるデータを書き込む場合でも同じである。
れ与える信号の波形を示すタイミングチャートである。IDS駆動では低速のフレーム周
波数(例えば1Hz)で動作する。1フレーム期間を期間T1で表し、その中でデータの
書き込み期間を期間TW、データの保持期間を期間TRETで表す。IDS駆動モードは
、期間TWでゲート線GLに走査信号を与え、信号線SLのデータD1を書き込み、期間
TRETでゲート線GLをローレベルの電圧に固定し、トランジスタM1を非導通状態と
して一旦書き込んだデータD1を保持させる動作を行う。なお、低速のフレーム周波数と
しては、例えば、0.1Hz以上60Hz未満とすればよい。
本実施の形態では、本発明の一態様で開示されるトランジスタの半導体層に用いることが
できる金属酸化物について説明する。なお、トランジスタの半導体層に金属酸化物を用い
る場合、当該金属酸化物を酸化物半導体と読み替えてもよい。
結晶酸化物半導体としては、CAAC-OS(c-axis-aligned crys
talline oxide semiconductor)、多結晶酸化物半導体、n
c-OS(nanocrystalline oxide semiconductor
)、擬似非晶質酸化物半導体(a-like OS:amorphous-like o
xide semiconductor)、および非晶質酸化物半導体などがある。
ud-Aligned Composite oxide semiconductor
)を用いてもよい。
半導体またはCAC-OSを好適に用いることができる。また、非単結晶酸化物半導体と
しては、nc-OSまたはCAAC-OSを好適に用いることができる。
ましい。CAC-OSを用いることで、トランジスタに高い電気特性または高い信頼性を
付与することができる。
、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。
なお、CAC-OSまたはCAC-metal oxideを、トランジスタのチャネル
形成領域に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機
能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と
、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(O
n/Offさせる機能)をCAC-OSまたはCAC-metal oxideに付与す
ることができる。CAC-OSまたはCAC-metal oxideにおいて、それぞ
れの機能を分離させることで、双方の機能を最大限に高めることができる。
性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁
性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レ
ベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中
に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察さ
れる場合がある。
縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm
以下のサイズで材料中に分散している場合がある。
有する成分により構成される。例えば、CAC-OSまたはCAC-metal oxi
deは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記C
AC-OSまたはCAC-metal oxideをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
および高い電界効果移動度を得ることができる。
(matrix composite)または金属マトリックス複合材(metal m
atrix composite)と呼称することもできる。
好ましくは、1nm以上2nm以下またはその近傍のサイズで偏在した材料の一構成であ
る。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、
該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2n
m以下またはその近傍のサイズで混合した状態をモザイク状またはパッチ状ともいう。
び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イット
リウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲル
マニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タ
ンタル、タングステン、またはマグネシウムなどから選ばれた一種または複数種が含まれ
ていてもよい。
a-Zn酸化物を、特にCAC-IGZOと呼称してもよい)とは、インジウム酸化物(
以下、InOX1(X1は0よりも大きい実数)とする)、またはインジウム亜鉛酸化物
(以下、InX2ZnY2OZ2(X2、Y2、およびZ2は0よりも大きい実数)とす
る)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする)、ま
たはガリウム亜鉛酸化物(以下、GaX4ZnY4OZ4(X4、Y4、およびZ4は0
よりも大きい実数)とする)などと、に材料が分離することでモザイク状となり、モザイ
ク状のInOX1、またはInX2ZnY2OZ2が、膜中に均一に分布した構成(以下
、クラウド状ともいう)である。
またはInOX1が主成分である領域とが、混合している構成を有する複合金属酸化物で
ある。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が
、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2
の領域と比較して、Inの濃度が高いとする。
合がある。代表例として、InGaO3(ZnO)m1(m1は自然数)、またはIn(
1+x0)Ga(1-x0)O3(ZnO)m0(-1≦x0≦1、m0は任意数)で表
される結晶性の化合物が挙げられる。
CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa-b面において
は配向せずに連結した結晶構造である。
、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察
される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモ
ザイク状にランダムに分散している構成をいう。したがって、CAC-OSにおいて、結
晶構造は副次的な要素である。
例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含ま
ない。
主成分である領域とは、明確な境界が観察できない場合がある。
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種の金属元素が含まれている場合、CAC-O
Sは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主
成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散して
いる構成をいう。
することができる。また、CAC-OSをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス(代表的にはアルゴン)、酸素ガス、および窒素ガスの中から選ばれた
いずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素
ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ま
しくは0%以上10%以下とすることが好ましい。
とつであるOut-of-plane法によるθ/2θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、X線回折から、測定領域
のa-b面方向、およびc軸方向の配向は見られないことが分かる。
することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リン
グ領域に複数の輝点が観測される。したがって、電子線回折パターンから、CAC-OS
の結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nano-
crystal)構造を有することがわかる。
分光法(EDX:Energy Dispersive X-ray spectros
copy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と
、InX2ZnY2OZ2、またはInOX1が主成分である領域とが、偏在し、混合し
ている構造を有することが確認できる。
ZO化合物と異なる性質を有する。つまり、CAC-OSは、GaOX3などが主成分で
ある領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY
2OZ2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。したがって、InX2ZnY2OZ2、またはIn
OX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界
効果移動度(μ)が実現できる。
1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
と、InX2ZnY2OZ2、またはInOX1に起因する導電性とが、相補的に作用す
ることにより、高いオン電流、および高い電界効果移動度(μ)を実現することができる
。
、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソ
ナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯
型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメ
ラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーショ
ンシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写
機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自
動販売機などが挙げられる。これら電子機器の具体例を図20に示す。
63、スピーカ967、表示部965、操作キー966、ズームレバー968、レンズ9
69等を有する。表示部965には、本発明の一態様の表示装置を用いることができる。
33、操作用のボタン935、竜頭936、カメラ939等を有する。表示部932はタ
ッチパネルとなっていてもよい。表示部932には、本発明の一態様の表示装置を用いる
ことができる。
、外部接続ポート954、スピーカ955、マイク956、カメラ957等を有する。当
該携帯電話機は、表示部952にタッチセンサを備える。電話を掛ける、或いは文字を入
力するなどのあらゆる操作は、指やスタイラスなどで表示部952に触れることで行うこ
とができる。表示部952には、本発明の一態様の表示装置を用いることができる。
する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。
表示部912は、本発明の一態様の表示装置を用いることができる。
75、通信用接続端子976、光センサ977等を有する。表示部973にはタッチセン
サが設けられ、入力操作を行うこともできる。表示部973には、本発明の一態様の表示
装置を用いることができる。
904等を有する。表示部902および表示部903は一つの表示パネルから成り、可撓
性を有する。また、筐体901も可撓性を有し、図示するように折り曲げて使用すること
ができるほか、タブレット端末のように平板状にして使用することもできる。センサ90
4は筐体901の形状を感知することができ、例えば、筐体901が曲げられたときに表
示部902および表示部903の表示を切り替えることができる。表示部902および表
示部903には、本発明の一態様の表示装置を用いることができる。
10b 画素
10c 画素
10d 画素
21 トランジスタ
22 トランジスタ
23 トランジスタ
24 トランジスタ
25 半導体層
25a 領域
25b 領域
25c 領域
26 容量素子
27 容量素子
31 配線
32 配線
33 導電層
34 導電層
34b 導電層
35 導電層
36 導電層
37 導電層
38 導電層
41a 導電層
41b 導電層
42 導電層
42b 開口部
43 導電層
44 導電層
45 接続体
51 絶縁層
52 絶縁層
53 絶縁層
54 絶縁層
55 絶縁層
56 絶縁層
57 保護膜
61 配向膜
62 配向膜
63 液晶層
64 導電層
65 着色層
66 遮光層
67 偏光板
68 接続部
71 基板
72 基板
73 接着層
75 液晶素子
100A 表示装置
127 電極
128 電極
130 偏光板
137 配線
138 配線
139 配線
162 表示部
163 基板
164 駆動回路部
165 配線
167 入力装置
172 FPC
172b FPC
173 IC
173b IC
350A タッチパネル
506 画素回路
901 筐体
902 表示部
903 表示部
904 センサ
911 筐体
912 表示部
919 カメラ
931 筐体
932 表示部
933 リストバンド
935 ボタン
936 竜頭
939 カメラ
951 筐体
952 表示部
953 操作ボタン
954 外部接続ポート
955 スピーカ
956 マイク
957 カメラ
961 筐体
962 シャッターボタン
963 マイク
965 表示部
966 操作キー
967 スピーカ
968 ズームレバー
969 レンズ
971 筐体
973 表示部
974 操作キー
975 スピーカ
976 通信用接続端子
977 光センサ
Claims (5)
- トップゲート構造を有する第1のトランジスタと、前記第1のトランジスタのソース又はドレインの一方に画素電極が電気的に接続される表示素子と、容量素子と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜と重なる領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第1の導電膜と、
前記第1の導電膜と電気的に接続され、かつ、第1の配線としての機能を有する第2の導電膜と、
前記酸化物半導体膜の上方に配置された領域を有する第1の絶縁膜と、
前記第1の絶縁膜が有する第1の開口部を介して前記酸化物半導体膜と電気的に接続され、かつ、前記第1のトランジスタのソース又はドレインの一方としての機能を有する第3の導電膜と、
前記第1の絶縁膜が有する第2の開口部を介して前記酸化物半導体膜と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方としての機能を有し、かつ、前記容量素子の一方の電極としての機能を有する第4の導電膜と、
前記第3の導電膜と電気的に接続され、かつ、第2の配線としての機能を有する第5の導電膜と、
前記第4の導電膜と電気的に接続され、前記第4の導電膜の上方に配置された領域を有し、かつ、前記画素電極としての機能を有する第6の導電膜と、
前記第6の導電膜の下方に配置された領域を有し、前記容量素子の他方の電極としての機能を有する第7の導電膜と、
前記第6の導電膜の上方に配置された領域を有し、かつ、前記表示素子の共通電極としての機能を有する第8の導電膜と、を有し、
前記第3の導電膜及び前記第4の導電膜のそれぞれは、可視光を透過する導電材料を含み、
前記第2の導電膜及び前記第5の導電膜のそれぞれは、遮光性を有し、
前記第1の導電膜は、第1の方向に延伸した形状を有し、
前記第2の導電膜は、前記第1の方向と交差する第2の方向に延伸した形状を有し、
前記第5の導電膜は、前記第1の方向に延伸した形状を有し、かつ、前記第2の導電膜と交差している、
表示装置。 - トップゲート構造を有する第1のトランジスタと、前記第1のトランジスタのソース又はドレインの一方に画素電極が電気的に接続される表示素子と、容量素子と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜と重なる領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第1の導電膜と、
前記第1の導電膜と電気的に接続され、かつ、第1の配線としての機能を有する第2の導電膜と、
前記酸化物半導体膜の上方に配置された領域を有する第1の絶縁膜と、
前記第1の絶縁膜が有する第1の開口部を介して前記酸化物半導体膜と電気的に接続され、かつ、前記第1のトランジスタのソース又はドレインの一方としての機能を有する第3の導電膜と、
前記第1の絶縁膜が有する第2の開口部を介して前記酸化物半導体膜と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方としての機能を有し、かつ、前記容量素子の一方の電極としての機能を有する第4の導電膜と、
前記第3の導電膜と電気的に接続され、かつ、第2の配線としての機能を有する第5の導電膜と、
前記第4の導電膜と電気的に接続され、前記第4の導電膜の上方に配置された領域を有し、かつ、前記画素電極としての機能を有する第6の導電膜と、
前記第6の導電膜の下方に配置された領域を有し、前記容量素子の他方の電極としての機能を有する第7の導電膜と、
前記第6の導電膜の上方に配置された領域を有し、かつ、前記表示素子の共通電極としての機能を有する第8の導電膜と、を有し、
前記第3の導電膜及び前記第4の導電膜のそれぞれは、可視光を透過する導電材料を含み、
前記第2の導電膜及び前記第5の導電膜のそれぞれは、遮光性を有し、
前記第1の導電膜は、第1の方向に延伸した形状を有し、
前記第2の導電膜は、前記第1の方向と交差する第2の方向に延伸した形状を有し、
前記第5の導電膜は、前記第1の方向に延伸した形状を有し、かつ、前記第2の導電膜と交差しており、
前記第5の導電膜は、前記第3の導電膜と重ならない領域を有する、
表示装置。 - トップゲート構造を有する第1のトランジスタと、前記第1のトランジスタのソース又はドレインの一方に画素電極が電気的に接続される表示素子と、容量素子と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜と重なる領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第1の導電膜と、
前記第1の導電膜と電気的に接続され、かつ、第1の配線としての機能を有する第2の導電膜と、
前記酸化物半導体膜の上方に配置された領域を有する第1の絶縁膜と、
前記第1の絶縁膜が有する第1の開口部を介して前記酸化物半導体膜と電気的に接続され、かつ、前記第1のトランジスタのソース又はドレインの一方としての機能を有する第3の導電膜と、
前記第1の絶縁膜が有する第2の開口部を介して前記酸化物半導体膜と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方としての機能を有し、かつ、前記容量素子の一方の電極としての機能を有する第4の導電膜と、
前記第3の導電膜と電気的に接続され、かつ、第2の配線としての機能を有する第5の導電膜と、
前記第4の導電膜と電気的に接続され、前記第4の導電膜の上方に配置された領域を有し、かつ、前記画素電極としての機能を有する第6の導電膜と、
前記第6の導電膜の下方に配置された領域を有し、前記容量素子の他方の電極としての機能を有する第7の導電膜と、
前記第6の導電膜の上方に配置された領域を有し、かつ、前記表示素子の共通電極としての機能を有する第8の導電膜と、を有し、
前記第3の導電膜及び前記第4の導電膜のそれぞれは、可視光を透過する導電材料を含み、
前記第2の導電膜及び前記第5の導電膜のそれぞれは、遮光性を有し、
前記第1の導電膜は、第1の方向に延伸した形状を有し、
前記第2の導電膜は、前記第1の方向と交差する第2の方向に延伸した形状を有し、
前記第5の導電膜は、前記第1の方向に延伸した形状を有し、かつ、前記第2の導電膜と交差しており、
前記第7の導電膜は、前記第4の導電膜と重なる領域に第3の開口部を有し、
前記第3の開口部は、前記第1のトランジスタのチャネル形成領域との重なりを有さない、
表示装置。 - トップゲート構造を有する第1のトランジスタと、前記第1のトランジスタのソース又はドレインの一方に画素電極が電気的に接続される表示素子と、容量素子と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜と重なる領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第1の導電膜と、
前記第1の導電膜と電気的に接続され、かつ、第1の配線としての機能を有する第2の導電膜と、
前記酸化物半導体膜の上方に配置された領域を有する第1の絶縁膜と、
前記第1の絶縁膜が有する第1の開口部を介して前記酸化物半導体膜と電気的に接続され、かつ、前記第1のトランジスタのソース又はドレインの一方としての機能を有する第3の導電膜と、
前記第1の絶縁膜が有する第2の開口部を介して前記酸化物半導体膜と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方としての機能を有し、かつ、前記容量素子の一方の電極としての機能を有する第4の導電膜と、
前記第3の導電膜と電気的に接続され、かつ、第2の配線としての機能を有する第5の導電膜と、
前記第4の導電膜と電気的に接続され、前記第4の導電膜の上方に配置された領域を有し、かつ、前記画素電極としての機能を有する第6の導電膜と、
前記第6の導電膜の下方に配置された領域を有し、前記容量素子の他方の電極としての機能を有する第7の導電膜と、
前記第6の導電膜の上方に配置された領域を有し、かつ、前記表示素子の共通電極としての機能を有する第8の導電膜と、を有し、
前記第3の導電膜及び前記第4の導電膜のそれぞれは、可視光を透過する導電材料を含み、
前記第2の導電膜及び前記第5の導電膜のそれぞれは、遮光性を有し、
前記第1の導電膜は、第1の方向に延伸した形状を有し、
前記第2の導電膜は、前記第1の方向と交差する第2の方向に延伸した形状を有し、
前記第5の導電膜は、前記第1の方向に延伸した形状を有し、かつ、前記第2の導電膜と交差しており、
前記第2の導電膜は、前記酸化物半導体膜との重なりを有さない、
表示装置。 - トップゲート構造を有する第1のトランジスタと、前記第1のトランジスタのソース又はドレインの一方に画素電極が電気的に接続される表示素子と、容量素子と、を有する表示装置であって、
前記第1のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜と重なる領域を有し、かつ、前記第1のトランジスタのゲートとしての機能を有する第1の導電膜と、
前記第1の導電膜と電気的に接続され、かつ、第1の配線としての機能を有する第2の導電膜と、
前記酸化物半導体膜の上方に配置された領域を有する第1の絶縁膜と、
前記第1の絶縁膜が有する第1の開口部を介して前記酸化物半導体膜と電気的に接続され、かつ、前記第1のトランジスタのソース又はドレインの一方としての機能を有する第3の導電膜と、
前記第1の絶縁膜が有する第2の開口部を介して前記酸化物半導体膜と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方としての機能を有し、かつ、前記容量素子の一方の電極としての機能を有する第4の導電膜と、
前記第3の導電膜と電気的に接続され、かつ、第2の配線としての機能を有する第5の導電膜と、
前記第4の導電膜と電気的に接続され、前記第4の導電膜の上方に配置された領域を有し、かつ、前記画素電極としての機能を有する第6の導電膜と、
前記第6の導電膜の下方に配置された領域を有し、前記容量素子の他方の電極としての機能を有する第7の導電膜と、
前記第6の導電膜の上方に配置された領域を有し、かつ、前記表示素子の共通電極としての機能を有する第8の導電膜と、を有し、
前記第3の導電膜及び前記第4の導電膜のそれぞれは、可視光を透過する導電材料を含み、
前記第2の導電膜及び前記第5の導電膜のそれぞれは、遮光性を有し、
前記第1の導電膜は、第1の方向に延伸した形状を有し、
前記第2の導電膜は、前記第1の方向と交差する第2の方向に延伸した形状を有し、
前記第5の導電膜は、前記第1の方向に延伸した形状を有し、かつ、前記第2の導電膜と交差しており、
前記第4の導電膜は、前記第5の導電膜との重なりを有さない、
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2026002702A JP2026050461A (ja) | 2016-11-23 | 2026-01-09 | 表示装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016227337 | 2016-11-23 | ||
| JP2016227337 | 2016-11-23 | ||
| JP2022080831A JP7216855B2 (ja) | 2016-11-23 | 2022-05-17 | 表示装置、電子機器 |
| JP2023007037A JP2023033595A (ja) | 2016-11-23 | 2023-01-20 | 表示装置 |
| JP2024090634A JP7646922B2 (ja) | 2016-11-23 | 2024-06-04 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024090634A Division JP7646922B2 (ja) | 2016-11-23 | 2024-06-04 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2026002702A Division JP2026050461A (ja) | 2016-11-23 | 2026-01-09 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2025078762A JP2025078762A (ja) | 2025-05-20 |
| JP7814581B2 true JP7814581B2 (ja) | 2026-02-16 |
Family
ID=62147886
Family Applications (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017225250A Active JP7076196B2 (ja) | 2016-11-23 | 2017-11-23 | 表示装置および電子機器 |
| JP2022080831A Active JP7216855B2 (ja) | 2016-11-23 | 2022-05-17 | 表示装置、電子機器 |
| JP2023007037A Withdrawn JP2023033595A (ja) | 2016-11-23 | 2023-01-20 | 表示装置 |
| JP2024090634A Active JP7646922B2 (ja) | 2016-11-23 | 2024-06-04 | 液晶表示装置 |
| JP2025034287A Active JP7814581B2 (ja) | 2016-11-23 | 2025-03-05 | 表示装置 |
| JP2026002702A Pending JP2026050461A (ja) | 2016-11-23 | 2026-01-09 | 表示装置 |
Family Applications Before (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017225250A Active JP7076196B2 (ja) | 2016-11-23 | 2017-11-23 | 表示装置および電子機器 |
| JP2022080831A Active JP7216855B2 (ja) | 2016-11-23 | 2022-05-17 | 表示装置、電子機器 |
| JP2023007037A Withdrawn JP2023033595A (ja) | 2016-11-23 | 2023-01-20 | 表示装置 |
| JP2024090634A Active JP7646922B2 (ja) | 2016-11-23 | 2024-06-04 | 液晶表示装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2026002702A Pending JP2026050461A (ja) | 2016-11-23 | 2026-01-09 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20180145096A1 (ja) |
| JP (6) | JP7076196B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018005004A (ja) * | 2016-07-04 | 2018-01-11 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2023002378A (ja) * | 2021-06-22 | 2023-01-10 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002297058A (ja) | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2008180807A (ja) | 2007-01-23 | 2008-08-07 | Epson Imaging Devices Corp | 電気光学装置およびその電気光学装置を備えた電子機器 |
| US20080246042A1 (en) | 2007-04-03 | 2008-10-09 | Au Optronics Corp. | Pixel structure and method for forming the same |
| CN101728399A (zh) | 2008-10-13 | 2010-06-09 | 华映视讯(吴江)有限公司 | 薄膜晶体管数组基板及其制造方法 |
| JP2011257735A (ja) | 2010-06-07 | 2011-12-22 | Samsung Mobile Display Co Ltd | 平板表示装置及びその製造方法 |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000002889A (ja) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | 液晶表示装置 |
| EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5235363B2 (ja) * | 2007-09-04 | 2013-07-10 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| US20100224878A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101746198B1 (ko) * | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| JPWO2011030583A1 (ja) * | 2009-09-08 | 2013-02-04 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| KR101250319B1 (ko) * | 2009-10-06 | 2013-04-03 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 |
| TWI392946B (zh) * | 2009-12-18 | 2013-04-11 | Au Optronics Corp | 畫素結構 |
| JP5727832B2 (ja) * | 2010-03-31 | 2015-06-03 | 株式会社半導体エネルギー研究所 | トランジスタ |
| CN102487014B (zh) * | 2010-12-03 | 2014-03-05 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN102569185A (zh) * | 2010-12-22 | 2012-07-11 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
| JP5917277B2 (ja) | 2011-05-12 | 2016-05-11 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法 |
| JP6009182B2 (ja) | 2012-03-13 | 2016-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6076626B2 (ja) * | 2012-06-14 | 2017-02-08 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| US9018624B2 (en) | 2012-09-13 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
| US8981372B2 (en) | 2012-09-13 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
| WO2014050729A1 (ja) * | 2012-09-28 | 2014-04-03 | シャープ株式会社 | 照明装置及び表示装置 |
| KR102370069B1 (ko) | 2012-12-25 | 2022-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI611567B (zh) | 2013-02-27 | 2018-01-11 | 半導體能源研究所股份有限公司 | 半導體裝置、驅動電路及顯示裝置 |
| KR102141459B1 (ko) * | 2013-03-22 | 2020-08-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| US10008513B2 (en) | 2013-09-05 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103474434B (zh) * | 2013-09-16 | 2015-12-09 | 京东方科技集团股份有限公司 | 阵列基板、制备方法以及显示装置 |
| JP2015069195A (ja) * | 2013-10-01 | 2015-04-13 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR102091444B1 (ko) * | 2013-10-08 | 2020-03-23 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| JP2015179247A (ja) | 2013-10-22 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9583516B2 (en) | 2013-10-25 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR102141561B1 (ko) * | 2013-12-31 | 2020-08-05 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조 방법 |
| CN104167418B (zh) | 2014-06-30 | 2017-09-01 | 厦门天马微电子有限公司 | 一种阵列基板、制造方法及液晶显示面板 |
| US9766517B2 (en) | 2014-09-05 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and display module |
| JP6758844B2 (ja) | 2015-02-13 | 2020-09-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP6765199B2 (ja) | 2015-03-17 | 2020-10-07 | 株式会社半導体エネルギー研究所 | タッチパネル |
| KR20160117788A (ko) * | 2015-03-31 | 2016-10-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US10671204B2 (en) | 2015-05-04 | 2020-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Touch panel and data processor |
| CN105467644B (zh) * | 2015-12-07 | 2019-01-22 | 武汉华星光电技术有限公司 | In Cell触控显示面板 |
| KR20170072410A (ko) | 2015-12-16 | 2017-06-27 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN105404048A (zh) * | 2015-12-17 | 2016-03-16 | 武汉华星光电技术有限公司 | 液晶显示装置 |
| KR102055740B1 (ko) * | 2015-12-28 | 2019-12-13 | 도판 인사츠 가부시키가이샤 | 액정 표시 장치 |
| CN105762112A (zh) * | 2016-04-28 | 2016-07-13 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| KR102365490B1 (ko) | 2016-07-13 | 2022-02-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 입출력 패널, 입출력 장치, 반도체 장치 |
| US10180605B2 (en) | 2016-07-27 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
-
2017
- 2017-11-21 US US15/818,869 patent/US20180145096A1/en not_active Abandoned
- 2017-11-23 JP JP2017225250A patent/JP7076196B2/ja active Active
-
2020
- 2020-03-03 US US16/807,213 patent/US10964729B2/en active Active
-
2022
- 2022-05-17 JP JP2022080831A patent/JP7216855B2/ja active Active
-
2023
- 2023-01-20 JP JP2023007037A patent/JP2023033595A/ja not_active Withdrawn
-
2024
- 2024-06-04 JP JP2024090634A patent/JP7646922B2/ja active Active
-
2025
- 2025-03-05 JP JP2025034287A patent/JP7814581B2/ja active Active
-
2026
- 2026-01-09 JP JP2026002702A patent/JP2026050461A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002297058A (ja) | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2008180807A (ja) | 2007-01-23 | 2008-08-07 | Epson Imaging Devices Corp | 電気光学装置およびその電気光学装置を備えた電子機器 |
| US20080246042A1 (en) | 2007-04-03 | 2008-10-09 | Au Optronics Corp. | Pixel structure and method for forming the same |
| CN101728399A (zh) | 2008-10-13 | 2010-06-09 | 华映视讯(吴江)有限公司 | 薄膜晶体管数组基板及其制造方法 |
| JP2011257735A (ja) | 2010-06-07 | 2011-12-22 | Samsung Mobile Display Co Ltd | 平板表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10964729B2 (en) | 2021-03-30 |
| US20200203394A1 (en) | 2020-06-25 |
| JP2026050461A (ja) | 2026-03-19 |
| JP2018087977A (ja) | 2018-06-07 |
| JP2022103303A (ja) | 2022-07-07 |
| JP2024123029A (ja) | 2024-09-10 |
| JP2023033595A (ja) | 2023-03-10 |
| JP7076196B2 (ja) | 2022-05-27 |
| US20180145096A1 (en) | 2018-05-24 |
| JP7646922B2 (ja) | 2025-03-17 |
| JP7216855B2 (ja) | 2023-02-01 |
| JP2025078762A (ja) | 2025-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7665833B2 (ja) | 表示装置 | |
| JP7703706B2 (ja) | 表示装置 | |
| US20180149920A1 (en) | Display device, display module, and electronic device | |
| US12078902B2 (en) | Display device, display module, and electronic device | |
| US20180182355A1 (en) | Display device and display method | |
| JP7814581B2 (ja) | 表示装置 | |
| US11513405B2 (en) | Display device and electronic device | |
| JP7807609B1 (ja) | 表示装置 | |
| JP7477461B2 (ja) | 表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20260106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20260109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7814581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |