JP7848488B2 - 絶縁ゲート型半導体装置 - Google Patents

Description

本発明は、絶縁ゲート型半導体装置に係り、特に炭化シリコン（ＳｉＣ）を用いた絶縁ゲート型半導体装置に関する。

ＳｉＣを用いたＭＯＳ電界効果トランジスタ（ＦＥＴ）では、安全動作の観点から高い閾値電圧（Ｖｔｈ）が要求される。閾値電圧を高く制御してチャネル領域の不純物濃度を低減できれば、チャネル移動度が増大してＭＯＳＦＥＴのオン抵抗を下げることが可能となる。ｎ型チャネルＭＯＳＦＥＴの場合に高閾値電圧を実現する方法として、ゲート電極として、従来のｎ型ポリシリコン層に代えてｐ型ポリシリコン層をゲート電極に用いることが考えられる。

ＳｉＣ半導体層上にシリコン酸化（ＳｉＯ₂）膜などのゲート絶縁膜を形成する際に、高密度の界面準位ができる。そのため、チャネル移動度が低くなり、ＭＯＳＦＥＴのオン抵抗等の電気的特性が劣化する。通常、ゲート絶縁膜形成後に窒素（Ｎ）を含有するガス中で加熱する窒化処理を行い、ゲート絶縁膜界面の界面準位密度を低減している。このような窒化処理を行うと、閾値電圧が低下する。また、高閾値電圧を得るためにＭＯＳＦＥＴのチャネル領域のｐ型不純物濃度を高くすると、界面準位の影響が強くなり、チャネル移動度の低下が激しくなる。

上述のように、ゲート電極としてｐ型ポリシリコン層を用いると高閾値電圧化ができチャネル移動度の増大も可能となる。しかし、ｎ型シリコン（Ｓｉ）とｐ型Ｓｉとの仕事関数差は０．８ｅＶ程度であり、ｐ型ポリシリコン層をゲート電極に用いても、０．８Ｖ程度以上の高閾値電圧を実現することは困難である。

特許文献１には、ＳｉＣ‐ＭＯＳＦＥＴのゲート電極として、仕事関数が５，１ｅＶ以上の半導体材料を用いる構成が開示されている。特許文献２には、チャネル領域に酸化物半導体を用い、ゲート電極として仕事関数が５ｅＶ以上の酸化モリブデン等の導電性酸化膜を用いること、更に、導電性酸化膜を導電性のよい材料との積層構造によって使用してもよいこと記載されている。また、特許文献３には、ガリウムナイトライド（ＧａＮ）系ヘテロ接合（ＨＪ）ＦＥＴのゲート電極として、仕事関数の高いニッケル（Ｎｉ）、白金（Ｐｔ）及びパラジウム（Ｐｄ）等の金属と高融点金属との積層構造を用いることが開示されている。Ｎｉ、ＰｔやＰｄ等の高仕事関数金属はｐ型ポリシリコンよりも材料コストが高く、ＭＯＳＦＥＴの製造コストの増加を招く。

特開２００５―１９４９４号公報 特許第５８２５７４４号公報 特開２００４‐２２７７３号公報

本発明は、上記問題点を鑑み、安価な材料で高閾値電圧を実現可能な絶縁ゲート型半導体装置を提供することを目的とする。

上記目的を達成するために、本発明の一態様は、（ａ）炭化シリコンからなるチャネル形成領域の上面に設けられたシリコン酸化膜からなるゲート絶縁膜と、（ｂ）チャネル形成領域とゲート絶縁膜との界面に設けられた、シリコンを窒素で終端した窒化終端層と、（ｃ）ゲート絶縁膜の上に設けられ、チャネル形成領域の表面ポテンシャルを制御する導電性酸化膜を含む主ゲート電極とを備える絶縁ゲート型半導体装置であることを要旨とする。

本発明によれば、安価な材料で高閾値電圧を実現可能な絶縁ゲート型半導体装置を提供できる。

本発明の実施形態に係る絶縁ゲート型半導体装置の一例を示す断面概略図である。 実施形態に係る絶縁ゲート型半導体装置の製造方法の工程の一例を説明するための断面概略図である。 実施形態に係る絶縁ゲート型半導体装置の製造方法の図２に引き続く工程の一例を説明するための断面概略図である。 実施形態に係る絶縁ゲート型半導体装置の製造方法の図３に引き続く工程の一例を説明するための断面概略図である。 実施形態に係る絶縁ゲート型半導体装置の製造方法の図４に引き続く工程の一例を説明するための断面概略図である。 実施形態に係る絶縁ゲート型半導体装置の製造方法の図５に引き続く工程の一例を説明するための断面概略図である。 実施形態に係る絶縁ゲート型半導体装置の製造方法の図６に引き続く工程の一例を説明するための断面概略図である。 比較例に係る絶縁ゲート型半導体装置の一例を示す断面概略図である。 実施形態に係る絶縁ゲート型半導体装置の評価結果の一例を示す表である。 実施形態に係る絶縁ゲート型半導体装置の他の例を示す断面概略図である。

以下、図面を参照して、本発明の実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

本明細書においてＭＯＳトランジスタのソース領域は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域として選択可能な「一方の主領域（第１主領域）」である。又、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタにおいては、一方の主領域はカソード領域として選択可能である。ＭＯＳトランジスタのドレイン領域は、ＩＧＢＴにおいてはコレクタ領域を、サイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また以下の説明では、第１導電型がｐ型、これと反対となる第２導電型がｎ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｎ型、第２導電型をｐ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物密度が厳密に同じであることを意味するものではない。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。

本発明の実施形態に係る絶縁ゲート型半導体装置は、ゲート絶縁膜にＳｉＯ_２からなる酸化膜を用いた横型ＭＯＳＦＥＴである。図１に示すように第１導電型（ｐ型）のチャネル形成領域（ベース領域）３を備え、チャネル形成領域３の表面に反転チャネルを形成する。チャネル形成領域３の上部には、高不純物密度の第２導電型（ｎ⁺型）の主領域４ａ、４ｂ、例えばソース領域（第１主領域）４ａ及びドレイン領域（第２主領域）４ｂが選択的に設けられる。ソース領域４ａ及びドレイン領域４ｂを跨いでチャネル形成領域３の上面に、窒素（Ｎ）で終端された窒化終端層６を介して絶縁ゲート型電極構造（５，７，８）が設けられる。絶縁ゲート型電極構造（５，７，８）は、ＳｉＯ₂膜からなるゲート絶縁膜５及びゲート絶縁膜５上のゲート電極（制御電極）（７，８）で構成される。ゲート電極（７，８）は、主ゲート電極７及び副ゲート電極８で構成され、ゲート絶縁膜５を介してチャネル形成領域３の表面ポテンシャルを静電的に制御して、チャネル形成領域３の表面に反転チャネルを形成する。ゲート電極（７，８）の主ゲート電極７はゲート絶縁膜５の上に設けられ、副ゲート電極８は主ゲート電極７の上に設けられる。副ゲート電極８の上には表面ゲート電極９が設けられる。

ＭＯＳＦＥＴのゲート絶縁膜５はＳｉＯ₂からなる酸化膜であり、酸素（Ｏ₂）ドライ酸化やウェット酸化等の熱酸化膜、あるいはスパッタ、熱化学気相堆積（熱ＣＶＤ）、及びプラズマＣＶＤ等の堆積酸化膜が採用可能である。ゲート絶縁膜５は、厚さが３０ｎｍ以上１００ｎｍ以下であってよい。また、窒化ホウ素（ＢＮ）などの固体拡散源により拡散させたホウ素（Ｂ）原子を１×１０¹⁹ｃｍ^-3以上５×１０²⁰ｃｍ^-3以下の濃度範囲で含有してもよい。

ゲート電極（７，８）の主ゲート電極７には、高閾値電圧を実現するため、ｐ^＋型ポリシリコンの仕事関数５ｅＶ程度以上、望ましくは６ｅＶ以上の仕事関数を有する導電性酸化膜を用いる。主ゲート電極７の厚さはゲート抵抗の増大を防止するため、５ｎｍ以上１００ｎｍ以下が望ましい。導電性酸化膜としては、酸化タングステン（ＷＯ_３－ｘ（０≦ｘ＜１））、酸化モリブデン（ＭｏＯ_３－ｘ（０＜ｘ≦１））、酸化バナジウム（Ｖ_２Ｏ_５）、酸化クロム（ＣｒＯ_３）、酸化レニウム（ＲｅＯ_３）などが使用可能である。副ゲート電極８としては、燐（Ｐ）またはホウ素（Ｂ）等の不純物を高濃度に添加したポリシリコン層（ドープドポリシリコン層）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの主ゲート電極７よりも高導電率を有する導電膜が用いられる。副ゲート電極８の厚さは低ゲート抵抗を確保するため、１００ｎｍ以上３００ｎｍ以下が望ましい。副ゲート電極８としてモリブデン（Ｍｏ）、タングステン（Ｗ）を用いる場合、主ゲート電極７に含まれる酸素が拡散した場合でもゲート抵抗を低く保つことができる。表面ゲート電極９としては、アルミニウム（Ａｌ）などの金属膜が使用可能である。

酸化タングステンには、ｎ型半導体の３酸化タングステン（ＷＯ_３）や導体の２酸化タングステン（ＷＯ_２）などが含まれる。ＷＯ_３は、仕事関数が６．７ｅＶ程度、導電率が１０^－６Ｓ／ｍ程度、融点が１４７３℃程度である。ＷＯ_２は、仕事関数が４．５ｅＶ程度、導電率が１０^４Ｓ／ｃｍ以上、融点が１７００℃程度である。仕事関数及び導電性を考慮すると、酸化タングステン（ＷＯ_３－ｘ）の組成ｘとして、０、３≦ｘ≦０．７が望ましい。ｘが０．７より大きくなると、仕事関数が６ｅＶ未満となり、閾値電圧の低減を招く。ｘが０．３未満となると、ゲート抵抗が増大する。酸化タングステンは熱安定性が高く、ゲート電極（７，８）形成後に１４００℃程度の高温工程を行うことが可能である。

酸化モリブデンには、ｎ型半導体の３酸化モリブデン（ＭｏＯ_３）や導体の２酸化モリブデン（ＭｏＯ_２）などが含まれる。ＭｏＯ_３は、仕事関数が６．９ｅＶ程度、導電率が１０^－５Ｓ／ｍ程度、融点が７９５℃程度である。ＭｏＯ_２は、仕事関数が６．０ｅＶ程度、導電率が１０^６Ｓ／ｃｍ程度、融点が１１００℃程度である。仕事関数及び導電性に加えて熱安定性を考慮すると、酸化モリブデン（ＭｏＯ_３－ｘ）の組成ｘとして、０、５≦ｘ≦１が望ましい。ｘが０、即ちＭｏＯ_３に比べて仕事関数は低下しても６．０ｅＶ以上を確保できる。ｘが０．５未満となると、熱安定性が低下し、ゲート抵抗が増大する。また、酸化バナジウム（Ｖ_２Ｏ_５）、酸化クロム（ＣｒＯ_３）及び酸化レニウム（ＲｅＯ_３）は融点がそれぞれ、６９０℃、１９７℃、及び４００℃と低く、使用する場合は、後工程温度、薄膜化、高耐熱材料との積層化などの工夫が必要となる。

チャネル形成領域３は、図１に示すように、ｎ型のＳｉＣ半導体からなる基板１の上にエピタキシャル成長して設けられる。また、ソース領域４ａ及びドレイン領域４ｂにそれぞれ物理的に接するようにソース電極９ａ及びドレイン電極９ｂが設けられる。ソース電極９ａ及びドレイン電極９ｂは、それぞれソース領域４ａ及びドレイン領域４ｂにオーミック接続されている。ソース電極９ａ及びドレイン電極９ｂは、例えば、Ａｌからなる単層膜や、ニッケルシリサイド（ＮｉＳｉ_x）、窒化チタン（ＴｉＮ）、Ａｌの順で積層された金属膜が使用可能である。なお、図示は省略したが、ソース電極９ａとチャネル形成領域３とを電気的に接続するｐ⁺型のコンタクト領域がソース領域４ａと分離して、チャネル形成領域３に配置されている。

ＳｉＣ結晶には結晶多形が存在し、主なものは立方晶の３Ｃ、及び六方晶の４Ｈ、６Ｈである。室温における禁制帯幅は３Ｃ－ＳｉＣでは２．２３ｅＶ、４Ｈ－ＳｉＣでは３．２６ｅＶ、６Ｈ－ＳｉＣでは３．０２ｅＶの値が報告されている。本発明の実施形態に係る絶縁ゲート型半導体装置では、４Ｈ－ＳｉＣを用いて説明する。実施形態に係る絶縁ゲート型半導体装置においては、基板１はＳｉＣからなる半導体基板（ＳｉＣ基板）を用いる。ＳｉＣ基板を用いた場合、チャネル形成領域３はＳｉＣからなるエピタキシャル層（ＳｉＣ層）で構成された構造を例示する。ＳｉＣ基板の面方位は、（０００１）面（Ｓｉ面）を用いて説明するが、（１１－２０）面（ａ面）、（１－１００）面（ｍ面）、及び（０００－１）面（Ｃ面）を用いてもよい。

図１に示すように、実施形態に係る絶縁ゲート型半導体装置では、ゲート電極（７，８）に電圧を印加してゲート絶縁膜５とチャネル形成領域３との界面にチャネルとなる反転層を形成する。このとき、ソース電極９ａとドレイン電極９ｂ間に電圧を印加することで、ソース領域４ａからキャリア（電子）がチャネルに注入される。注入されたキャリアは、チャネルを走行してドレイン領域４ｂに流れ込む。

通常、ゲート絶縁膜５に用いるＳｉＯ₂膜を熱酸化法等で形成すると、ＳｉＯ₂膜とＳｉＣ半導体層の界面にＣ原子が残留し、高密度の界面準位が形成される。界面準位に電子が捕獲されると、クーロン散乱等により電子移動度が低下する。ＳｉＯ₂膜とＳｉＣ半導体層の界面をＮ原子で終端することで、界面準位密度を低減する方法が提案されている。しかし、ＳｉＯ₂膜とＳｉＣ半導体層の界面に高濃度窒化領域が形成されると、半導体装置の閾値電圧が低減する。

ＭＯＳＦＥＴの閾値電圧は、ゲート電極材料の仕事関数に比例して増加する。実施形態に係る絶縁ゲート型半導体装置では、ゲート絶縁膜５に接する主ゲート電極７に、酸化タングステン（ＷＯ_３－ｘ（０≦ｘ＜１））や酸化モリブデン（ＭｏＯ_３－ｘ（０＜ｘ≦１））などの高仕事関数の導電性酸化膜を用いている。導電性酸化膜は、高仕事関数金属であるＮｉ、Ｐｔ、Ｐｄ等の高仕事関数金属に比べて材料コストが安価である。このように、実施形態に係る絶縁ゲート型半導体装置によれば、安価な材料で半導体装置の高閾値電圧を実現することができる。なお、仕事関数が６．０ｅＶ以上で熱安定性の高い主ゲート電極７を実現するためには、酸化タングステン（ＷＯ_３－ｘ）においては０、３≦ｘ≦０．７とし、酸化モリブデン（ＭｏＯ_３－ｘ）においては０、５≦ｘ≦１とすればよい。また、上述のように、主ゲート電極７に用いる導電性酸化膜は導電性が低い。そこで、副ゲート電極８として、主ゲート電極７より高導電性の導電材料を用いている。そのため、ゲート抵抗の増加を抑制することが可能となる。また、酸化モリブデンと酸化タングステンの混合材料を用いてもよい。

＜半導体装置の製造方法＞
次に、図２～図７に示す工程図を用いて、実施形態に係る半導体装置の製造方法を、横型ＭＯＳＦＥＴの実施例１を一例として説明する。なお、以下に述べるＭＯＳＦＥＴの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

まず、窒素（Ｎ）等のｎ型不純物が添加されたｎ型のＳｉＣ基板（基板）１を用意する。基板１は４Ｈ－ＳｉＣ基板であり、面方位が（０００１）面（Ｓｉ面）である。まず、基板１を過酸化水素にアルカリや酸を加えて加熱して洗浄するＲＣＡ洗浄し、フッ化水素（ＨＦ）処理して乾燥する。基板１の上面に、Ａｌなどのｐ型不純物を１．５×１０^１７ｃｍ^－３の濃度でドープしたｐ型のチャネル形成領域（ベース領域）３をエピタキシャル成長させる。チャネル形成領域３の上面側から、フォトリソグラフィ技術及びイオン注入技術などにより、Ｎ等のｎ型不純物を選択的に注入する。熱処理を行うことにより注入されたｎ型不純物イオンを活性化さる。その結果、チャネル形成領域３の上部にｎ^＋型のソース領域４ａ及びｎ⁺型のドレイン領域４ｂが選択的に埋め込まれる。

図２に示すように、チャネル形成領域３の上面に、１００％Ｏ₂ガス雰囲気中、１１００℃以上１３００℃以下、例えば１２００℃程度の温度で１６０分間程度加熱して６０ｎｍ程度のＳｉＯ₂からなる酸化膜５ｂを形成する。酸化膜５ｂとして、ドライ酸化膜を例示したが、ウェット酸化膜でもよく、また、熱ＣＶＤ、プラズマＣＶＤ等による堆積酸化膜でもよい。例えば、減圧熱ＣＶＤでシラン（ＳｉＨ₄）ガスと酸素（Ｏ₂）ガスを用いて、０．２Ｐａ程度の圧力、６００℃程度の温度で酸化膜５ｂを堆積してもよい。

次に、Ｎ₂ガスに一酸化窒素（ＮＯ）ガスを１０％添加したガス雰囲気中、１１５０℃以上１３００℃以下、例えば１２５０℃程度の温度で６０分間程度過熱して窒化処理を行う。この窒化処理により、図３に示すように、酸化膜５ｂと、チャネル形成領域３、ソース領域４ａ及びドレイン領域４ｂとの界面に中間窒化層６ａが形成される。なお、窒化処理には、ＮＯに代えて亜酸化窒素（Ｎ₂Ｏ）ガスを用いてもよい。

窒化処理後、図４に示すように、スパタリング法などにより、酸化膜５ｂの上面に１０ｎｍ程度の厚さでＷＯ_３－ｘからなる導電性酸化膜７ａを堆積する。具体的には、スパッタリングのターゲット材料としてＷＯ_２燒結体を用い、アルゴン（Ａｒ）と酸素（Ｏ_２）が９：１の放電ガスを導入して４Ｐａ程度の圧力で、高周波（ＲＦ）放電あるいは直流（ＤＣ）放電により行う。ＷＯ_３－ｘの組成は、放電ガスのＡｒガスとＯ_２ガスの混合比によって制御可能である。あるいは、ターゲット材料として、ＷＯ_３あるいはＷＯ_３－ｘなどの燒結体を用いてもよく、Ｗ金属を用いてもよい。また、導電性酸化膜７ａのＷＯ_３－ｘは、真空蒸着法や電子ビーム蒸着法などを用いて堆積してもよい。なお、導電性酸化膜７ａとして、ＭｏＯ_３－ｘを堆積してもよい。ＭｏＯ_３－ｘも、スパタリング法、真空蒸着法、電子ビーム蒸着法などによって堆積することができる。あるいは、二酸化モリブデンアセチルアセトネート（ＭｏＯ_２（ａｃａｃ）_２）を材料に用いる有機金属化学気相成長法（ＭＯＣＶＤ）を用いてもよい。

図５に示すように、低圧化学気相成長法（ＬＰＣＶＤ）などにより、導電性酸化膜７ａの上面に２００ｎｍ程度の厚さでＰをドープしたｎ型ポリシリコンからなる導電膜８ａを堆積する。導電膜８ａとして、Ｎｉ、Ｔｉ、Ｍｏ、Ｗなどの金属膜を用いる場合は、スパッタリング法、蒸着法などを用いて堆積する。

次に、導電膜８ａの上面にフォトレジスト膜を塗布する。フォトリソグラフィ技術などを用いて、図６に示すように、フォトレジスト膜をパターニングして、エッチングマスク２０を形成する。エッチングマスク２０を用いて、六フッ化硫黄（ＳＦ_６）／四フッ化炭素（ＣＦ_４）／酸素（Ｏ_２）ガスによるドライエッチング等により導電膜８ａ、導電性酸化膜７ａ、酸化膜５ｂ及び中間窒化層６ａを選択的に除去する。その結果、図７に示すように、ソースコンタクトホール及びドレインコンタクトホールが開孔され、チャネル形成領域３の上面に、ソース領域４ａ及びドレイン領域４ｂを跨ぐゲート絶縁膜５及び窒化終端層６のパターンが選択的に残留する。ゲート絶縁膜５上には、ゲート電極（７，８）が形成される。

スパッタリング法又は電子ビーム蒸着法などにより、ゲート絶縁膜５、ソースコンタクトホール及びドレインコンタクトホールの上面に厚さが５０ｎｍ程度のニッケル（Ｎｉ）膜などの金属層を堆積する。フォトリソグラフィ技術及びＲＩＥ技術などを用いてＮｉ金属層をパターニングする。その後、Ｎ₂ガス雰囲気中９００℃以上１０００℃以下の温度、例えば９５０℃程度で３分程度の高速熱処理（ＲＴＡ）をする。このようにして、ソースコンタクトホール及びドレインコンタクトホールの上面に、図示は省略したが、それぞれ選択的にシリサイド（ＮｉＳｉ_ｘ）膜からなるコンタクト層を形成する。スパッタリング法、真空蒸着法等により、厚さが１００ｎｍ程度のＡｌ等の金属膜を堆積し、フォトリソグラフィ技術及びドライエッチング等により、Ａｌ金属膜をパターニングしてゲート電極（７，８）、ソース電極９ａ及びドレイン電極９ｂを形成する。その結果、ソース領域４ａ及びドレイン領域４ｂの端部の一部を跨ぐように、チャネル形成領域３の上面に、窒化終端層６を介して絶縁ゲート型電極構造（５，７，８）が形成される。このようにして、図１に示した実施形態に係る絶縁ゲート型半導体装置として、実施例１のＭＯＳＦＥＴが完成する。

＜ＭＯＳＦＥＴの評価＞
実施形態に係る半導体装置の実施例２として、チャネル形成領域３にドープするｐ型不純物のＡｌを、１．５×１０^１６ｃｍ^－３の濃度としたこと以外は実施例１と同様の工程で横型ＭＯＳＦＥＴを作製した。また、実施例１及び２と比較するため、図８に示すように、導電性酸化膜を省いた従来構造のドープドポリシリコン膜をゲート電極８ｂとする比較例も同様に作製した。このようにして作製した横型ＭＯＳＦＥＴの実施例１、２及び比較例について、トランジスタ特性の測定を行い、電界効果移動度及び閾値電圧の評価を行った。

図９に、実施例１、実施例２及び比較例の最大電界効果移動度及び閾値電圧の評価結果を示す。図９に示すように、実施例１では、導電性酸化膜をゲート電極に用いていない比較例に比べてほぼ同等の電界効果移動度であるが、閾値電圧は大幅な上昇が確認された。実施例２では、チャネル形成領域３を低不純物濃度としたため、閾値電圧は実施例１に比べて低下し、比較例と同程度となるが、電界効果移動度は実施例１及び比較例と比べてより高い値を示している。このように、実施形態に係る半導体装置によれば、高仕事関数の導電性酸化膜を主ゲート電極７に用いることにより、高閾値電圧及び高電界効果移動度を実現することが可能となる。

なお、実施形態に係る半導体装置では、主ゲート電極７として導電性酸化膜を用いている。半導体装置の動作中にチップ温度が上昇して副ゲート電極８に用いる導電膜との反応で導電性酸化膜から酸素が奪われ、導電性酸化膜の仕事関数を安定に維持できなくなる可能性がある。主ゲート電極７の仕事関数を維持するために、図１０に示すように、主ゲート電極７と副ゲート電極８との間に熱安定性に優れた窒化チタン（ＴｉＮ）やチタン（Ｔｉ）などのバリア金属層１０を設けてもよい。バリア金属層１０を設ける場合、副ゲート電極８としてＡｌなどの反応性の高い金属膜を用いることも可能となる。

（その他の実施形態）
上記のように、本発明の実施形態に係る絶縁ゲート型半導体装置を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

上述のように、実施形態に係る絶縁ゲート型半導体装置に係る半導体装置においては、４Ｈ－ＳｉＣを用いた横型ＭＯＳＦＥＴを例示したが、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣを用いた半導体装置に適用することも可能である。更に、プレーナゲート縦型ＭＯＳＦＥＴやトレンチゲート縦型ＭＯＳＦＥＴにも適用することも可能である。

このように、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１、２…基板（ＳｉＣ基板）
３…チャネル形成領域（ベース領域）
４ａ…ソース領域（第１主領域）
４ｂ…ドレイン領域（第２主領域）
５…ゲート絶縁膜
６…窒化終端層
７…ゲート電極（制御電極）
９ａ…ソース電極
９ｂ…ドレイン電極
９…表面ゲート電極
１０…バリア金属層

Claims (6)

1. 炭化シリコンからなるチャネル形成領域の上面に設けられたシリコン酸化膜からなるゲート絶縁膜と、
   前記チャネル形成領域と前記ゲート絶縁膜との界面に設けられた、シリコンを窒素で終端した窒化終端層と、
   前記ゲート絶縁膜の上に設けられ、前記チャネル形成領域の表面ポテンシャルを制御する導電性酸化膜を含む主ゲート電極と、
   前記主ゲート電極の上に前記導電性酸化膜より高導電率の導電体を含む副ゲート電極と
   を備え、
   前記主ゲート電極の厚さが５ｎｍ以上、１００ｎｍ以下であり、前記副ゲート電極の厚さが１００ｎｍ以上、３００ｎｍ以下であることを特徴とする絶縁ゲート型半導体装置。
2. 炭化シリコンからなるチャネル形成領域の上面に設けられたシリコン酸化膜からなるゲート絶縁膜と、
   前記チャネル形成領域と前記ゲート絶縁膜との界面に設けられた、シリコンを窒素で終端した窒化終端層と、
   前記ゲート絶縁膜の上に設けられ、前記チャネル形成領域の表面ポテンシャルを制御する導電性酸化膜を含む主ゲート電極と、
   前記主ゲート電極の上に前記導電性酸化膜より高導電率の導電体を含む副ゲート電極と、
   前記主ゲート電極と前記副ゲート電極との間に設けられたバリア金属層と
   を備えることを特徴とする絶縁ゲート型半導体装置。
3. 前記導電性酸化膜が、ＷＯ_３－ｘ（０≦ｘ＜１）からなる酸化タングステンを含むことを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置。
4. 前記導電性酸化膜が、ＭｏＯ_３－ｘ（０＜ｘ≦１）からなる酸化モリブデンを含むことを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置。
5. 前記導電性酸化膜が６ｅＶ以上の仕事関数を有することを特徴とする請求項１～４のいずれか１項に記載の絶縁ゲート型半導体装置。
6. 前記副ゲート電極が、ポリシリコン，ニッケル，チタン，モリブデン，タングステンのいずれかであることを特徴とする請求項１～５のいずれか１項に記載の絶縁ゲート型半導体装置。