Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5810909B2 - Eizojiyouhouno Sakushiyutsukakuninhouhou - Google Patents
[go: Go Back, main page]

JPS5810909B2 - Eizojiyouhouno Sakushiyutsukakuninhouhou - Google Patents

Eizojiyouhouno Sakushiyutsukakuninhouhou

Info

Publication number
JPS5810909B2
JPS5810909B2 JP49135560A JP13556074A JPS5810909B2 JP S5810909 B2 JPS5810909 B2 JP S5810909B2 JP 49135560 A JP49135560 A JP 49135560A JP 13556074 A JP13556074 A JP 13556074A JP S5810909 B2 JPS5810909 B2 JP S5810909B2
Authority
JP
Japan
Prior art keywords
pattern
signal
clock
code
video information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49135560A
Other languages
Japanese (ja)
Other versions
JPS5161721A (en
Inventor
大島宏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MAAKURANDO DENSHI KOGYO KK
Original Assignee
MAAKURANDO DENSHI KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAAKURANDO DENSHI KOGYO KK filed Critical MAAKURANDO DENSHI KOGYO KK
Priority to JP49135560A priority Critical patent/JPS5810909B2/en
Publication of JPS5161721A publication Critical patent/JPS5161721A/en
Publication of JPS5810909B2 publication Critical patent/JPS5810909B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

【発明の詳細な説明】 本発明は、映写フィルムあるいは磁気テープ等の映像情
報記録媒体に記録されていた特定の映像情報が走査読み
出されて伝送されているとき、その特定の映像情報を他
の映像情報と弁別してそれを索出したりあるいはその特
定の映像情報がどのような内容のものであるかまたその
伝送が現実に行われて被伝送側にキャッチされたか否か
の確認等を自動的に行う映像情報の索出確認方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides that when specific video information recorded on a video information recording medium such as a projection film or magnetic tape is read out and transmitted, the specific video information is Automatically identify the video information and search for it, or automatically check what kind of content that particular video information is, and whether or not it was actually transmitted and was caught by the receiving party. The present invention relates to a method for visually searching and confirming video information.

この種の情報索出確認を行うものとしては、たとえばテ
レビジョン放送における放送事実の確認を自動的に行う
放送事実自動確認システムがある。
An example of a system that performs this type of information retrieval/confirmation is an automatic broadcast fact confirmation system that automatically confirms broadcast facts in television broadcasts.

放送事実の確認とは、ある特定の放送内容たとえばコマ
ーシャル放送が予め定められた時間に現実に放送された
か否かの放送事実を受信側において確認(モニタ)する
ために、受信側においてその確認しようとする放送内容
の弁別を行ってその放送内容に対応する符号化記録等を
自動的に行い、その記録されたデータを事後的に解析す
ることにより、上記放送事実の有無、その放送の暇疵等
を知ろうとするものであるが、それを人為的でなくして
目的物に行なおうとする場合には、上記確認しようとす
る特定の放送内容が他の放送内容と区別でき、識別する
ための情報(デジタル信号)を、確認しようとするその
放送内容の現実の放送中において受信側に伝送しなけれ
ばならない。
Confirmation of broadcasting fact is a method for checking (monitoring) on the receiving side whether or not a particular broadcast content, such as a commercial broadcast, was actually broadcast at a predetermined time. By discriminating the broadcast content and automatically recording the encoded data corresponding to the broadcast content, and analyzing the recorded data after the fact, it is possible to determine whether or not the above-mentioned broadcast is true, and whether there are any flaws in the broadcast. etc., but if you want to do it to the target without artificially, it is necessary to make sure that the specific broadcast content you are trying to check is distinguishable from other broadcast content, and that there is no way to identify it. Information (digital signals) must be transmitted to the receiving side during the actual broadcast of the broadcast content to be verified.

従来、テレビジョン放送において行われている放送事実
の確認としては、識別を行うデジタル電気信号として、
確認しようとする特定の放送内容を記録した映写フィル
ムの1駒のなかに、白、黒の縦縞を施しておき、その縞
の白黒の組み合せをコードとしてそれにテレビジョン受
信機の受信信号中より弁別することにより、その放送内
容を表わす符号情報を取り出せるようにしたものが知ら
れている。
Traditionally, the confirmation of broadcast facts in television broadcasts uses digital electrical signals for identification.
White and black vertical stripes are applied to one frame of the projection film that records the specific broadcast content to be confirmed, and the combination of black and white stripes is used as a code to be distinguished from the signal received by the television receiver. There is a known system in which code information representing the content of the broadcast can be extracted.

ところで、上記白黒の縦縞は、直接映写フィルムに施す
ことは至難であるため、たとえば大きな白紙に描いてお
いてそれを映写フィルムに撮影記録することによりつく
るものであって、その撮影の際の撮影位置のずれで、正
確に白紙に描いておいた白黒の縦縞が映写フィルムに転
写されたとき、規定の記録位置よりずれたり、その読み
出しを行うフィルム送像装置における撮像位置のずれや
倍率の変動によって変形したりして、受信側においてキ
ャッチされたときは、その白黒の縦縞は、ラスターにお
ける規定の位置よりずれていたり、正規の長さおよび巾
より大きく変形していたりする。
By the way, it is extremely difficult to directly apply the black and white vertical stripes to the projection film, so they can be created by, for example, drawing them on a large piece of blank paper and then photographing and recording them on the projection film. Due to positional deviations, when the black and white vertical stripes accurately drawn on a blank sheet of paper are transferred to the projection film, they may deviate from the specified recording position, or the image pickup position or magnification may vary in the film feeding device that reads the stripes. When the black and white vertical stripes are caught by the receiving side, the black and white vertical stripes may be shifted from the specified position in the raster, or may be deformed to a greater extent than the normal length and width.

そのため、単に白黒の縦縞のみの検知だけをもって放送
事実確認のための情報を得ようとする従来の方法は、受
信側における検知装置の精度ないくら高くしても、かん
じんの識別を行うデジタル信号(白黒の縦縞)が上記の
ごとく変化してしまっているが故に、目的とするデジタ
ル電気信号を確実に検出できなかったり、誤検出してし
まうとイウ危険性がきわめて高かった。
Therefore, the conventional method of obtaining information for confirming the broadcast fact by simply detecting only black-and-white vertical stripes is difficult because the accuracy of the detection device on the receiving side is high, but the digital signal ( Because the black and white vertical stripes have changed as described above, there is an extremely high risk that the desired digital electrical signal cannot be detected reliably or that it is detected incorrectly.

しかして、本発明はたとえば上述のごとき放送事実の自
動確認等を行うにあたり、目的とする識別を行うための
信号を的確に検知できるとともに誤検知の危険性がきわ
めて少ない映像情報の索出確認方法を提供しようとする
ものである。
Therefore, the present invention provides a method for retrieving and confirming video information that can accurately detect a signal for purposeful identification and that has extremely low risk of false detection when automatically confirming the fact of broadcasting as described above. This is what we are trying to provide.

以下には本発明を、テレビジョン放送における放送事実
自動確認システムに適用した実施例につき、図面を参照
して詳細に説明する。
EMBODIMENT OF THE INVENTION Below, the present invention will be described in detail with reference to the drawings regarding an embodiment in which the present invention is applied to a broadcast fact automatic confirmation system in television broadcasting.

第1図に示すように映写フィルムOFは、公知のごとく
走行方向(矢印にて図示)に沿って中央に映像情報記録
トラック1を、またその一側に音声情報記録トラック2
を、さらに他側に、パーホレーション3を等間隔に穿設
した帯状の透明部分4を設けている。
As shown in FIG. 1, the projection film OF has a video information recording track 1 in the center along the running direction (indicated by an arrow) and an audio information recording track 2 on one side.
Further, on the other side, a band-shaped transparent portion 4 in which perforations 3 are formed at equal intervals is provided.

そして、この映写フィルムOFは、その映像情報記録ト
ラック1において区画形成された駒5、〜5nのうちの
最初の駒51を除くそのあとの駒52〜5nの中に、放
送事実の確認をすべき特定ノ映像情報たとえば「A」〜
「Z」のアルファベット文字を光学記録し、また上記最
初の駒51を利用してその中に、上記特定の映像情報の
放送事実の自動確認を特徴とする特殊なパターンの信号
を同じく光学記録している。
Then, this projection film OF has confirmation of the broadcast fact in the frames 52 to 5n after the first frame 51 of the frames 5 to 5n formed into sections on the video information recording track 1. Specific video information for example “A” ~
The alphabet letter "Z" is optically recorded, and a special pattern signal is also optically recorded therein using the first piece 51, which is characterized by automatic confirmation of the broadcast fact of the specific video information. ing.

この最初の駒51に記録された信号は、第2図にくわし
く示すように、この範囲だけは送受信両側においていか
なる悪条件を想定しても必ず撮像送信および受信される
という安全圏SZ内において記録したもので、それは検
索用の複数のクロックパターンXとアドレス(ROW
ADDRES)を指示する複数のアドレスパターンy
とコードヲ特定するコードパターンZとに分けられる。
As shown in detail in Figure 2, the signal recorded on this first frame 51 is recorded within the safe zone SZ in which image transmission and reception are guaranteed in this range even under any adverse conditions on both the transmitting and receiving sides. It uses multiple clock patterns X and addresses (ROW
ADDRES) multiple address patterns y
and a code pattern Z that specifies the code.

ここにおいて検索用のクロックパターンXをつくってお
くことが本発明の特徴であって、それは、そのあとに走
査伝送されるアドレスおよびコードパターンy、zを取
り出すためのサンプリング信号たる機能をもち、その送
信側での撮像送信および受信側の検出の如何がそのあと
のパターンy。
A feature of the present invention is that a search clock pattern The subsequent pattern y is how the image is captured and transmitted on the transmitting side and detected on the receiving side.

zの検知に重大な影響を及ぼすもので、その検索用のク
ロックパターンxは、後のパターンy。
This has a significant effect on the detection of z, and the clock pattern x for its search is the later pattern y.

zに比べ特にその撮像および受信側での検出が確実に行
えるようにしである。
In particular, compared to Z, the imaging and detection on the receiving side can be performed more reliably.

すなわち、検索用のクロックパターンxは、駒51の左
側端から走査速度にして一定長さTs離れたところより
、−1巾TAでしかも駒51(すなわち1フイールド)
の上端より一定長さB。
In other words, the clock pattern x for searching is -1 width TA and from a point a fixed length Ts away from the left end of the frame 51 at the scanning speed, and also for the frame 51 (i.e., 1 field).
A certain length B from the upper end of.

以上の所要長さB1の縦長の黒帯6をNa本(本実施例
においては16本)だけ一定間隔TBづつ離して記録す
ることにより構成されている。
It is constructed by recording the vertically elongated black belts 6 of the above required length B1 at regular intervals TB by Na (16 in this embodiment).

黒帯6の間の間隔18部分は透明あるいは白色になって
いる。
The space 18 between the black bands 6 is transparent or white.

また、アドレスパターンyは、上記Na本の黒帯6のう
ちの左側のNr本(本実施例では4本)の黒帯の各真下
において、それより一定長さW1離れたところより、横
が黒帯6と同じ巾のTAで縦が一定中B2の方形な区画
が、上下に一定間隔W2離して所定列(本実施例では7
列)あるものと仮想して、その各列ごとのNr個(4個
)の区画につき、黒パターンとするか白パターン(また
は透明のまま)とするかの組み合せを変えることによっ
て、各列をB、C,Dコード化している。
In addition, the address pattern y is arranged so that the horizontal direction starts right below each of the Nr (four in this example) black belts on the left side of the Na black belts 6, and is separated by a certain length W1 from the black belts 6. Square sections of TA with the same width as the black belt 6 and B2 of constant length are arranged in a predetermined row (in this example, 7
(column), and by changing the combination of black pattern or white pattern (or remaining transparent) for Nr (4) sections in each column, each column is It is coded B, C, and D.

因みに、本実施例では、最上列が7で、最下列が1とな
っている。
Incidentally, in this embodiment, the top row is 7 and the bottom row is 1.

さらに、コードパターンは、上記アドレスパターンyを
真下に設けた黒帯6以外の所要の黒帯の真下において、
アドレスパターンyの横列と同じ水平位置にそれと同じ
横列数でしかも1個の区画の横巾は上記TAであるが縦
巾が上記B2 より所定長さαだげ下側に長い方形な区
画を仮想して、その区画のうちのどの列の区画を黒パタ
ーンとし、またどの列の区画を白パターン(透明)とす
るかを、当該映写フィルムOFの駒52〜5nに記録の
前述の確認すべき特定の映像情報との関係で決めること
により構成してあって、全体としてその確認すべき特定
の映像情報のコードを表わしている。
Furthermore, the code pattern is arranged directly below the required black belts other than the black belt 6 provided directly below the address pattern y.
Imagine a rectangular section with the same horizontal position and the same number of rows as the rows of address pattern y, and the width of one section is TA above, but the vertical width is longer than B2 above by a predetermined length α. Then, confirm which row of the sections should be the black pattern and which row should be the white pattern (transparent), as described above, recorded in frames 52 to 5n of the projection film OF. It is constructed by determining the relationship with specific video information, and represents the code of the specific video information to be confirmed as a whole.

検索用のクロックパターンx、アドレスパターンyおよ
びコードパターン2は上述のごとき関係になっているも
ので、これらを映写フィルムの1駒のなかに記録するに
は、たとえば大きな白紙に、黒くすべきところだけに黒
色を着色しておき、その白紙を撮影すればよいものであ
る。
The search clock pattern x, address pattern y, and code pattern 2 have the relationship described above, and in order to record them in one frame of projection film, for example, write only the parts that should be black on a large blank sheet of paper. All you have to do is color the blank paper black and take a photograph of the blank paper.

このようにして1駒中(1フイールド)に記録された上
記3種のパターンx、y、zは、送信側における撮像送
信の場合にもまた受信側における受信の場合にも同じ条
件で撮像、送信、受信されるから、その変化率は同じに
なること明らかである。
The three types of patterns x, y, and z recorded in one frame (one field) in this way are captured and transmitted under the same conditions both in the case of image capture and transmission on the transmitting side and in the case of reception on the receiving side. Since it is transmitted and received, it is clear that the rate of change will be the same.

そしてまた、駒51 の最初の水平走査による電気信号
は第3図に示すように、水平同期信号7からTs時間離
れたところより、巾がTAで間隔がTBのクロックパル
スが1水平走査区間HにNa個ある波形となり、これが
少なくともB。
As shown in FIG. 3, the electric signal from the first horizontal scan of the frame 51 is a clock pulse having a width of TA and an interval of TB from a point Ts time away from the horizontal synchronizing signal 7 for one horizontal scanning period H. There are Na waveforms in , and this is at least B.

時間帯続くこと明らかである。It is clear that the period will continue.

次に、従来公知なテレビジョン受信機に付設することに
よって、受信側において上述のごとき関係にした検索用
クロックパターンxのみを検出しまたその検出を前提と
してアドレスパターンyおよびコードパターン2を検出
し、それによってそれらのあとに送られてくる特定の映
像情報のコードを表わす確認用の符号情報を得るように
した放送事実自動確認装置につぎ第4,5図を参照して
詳細に説明する。
Next, by attaching it to a conventionally known television receiver, only the search clock pattern x having the above-mentioned relationship is detected on the receiving side, and on the premise of this detection, the address pattern y and the code pattern 2 are detected. , and thereby obtain confirmation code information representing the code of specific video information sent after the broadcast information.The automatic broadcast fact confirmation apparatus will now be described in detail with reference to FIGS. 4 and 5.

第4図には、全体として前記検索用のクロックパターン
xを検出してクロックパルスを得るクロックパターン検
出回路Xが示してあり、また第5図には上記クロックパ
ルスにもとづいて前記アドレスパターンyを検出するア
ドレスパターン検出回路Yと、上記クロックパルスにも
とづいて前記コードパターン2を検出するとともにその
検出信号を上記検出回路Yよりの信号によってふり分け
られるコードパターン検出回路2とが示しである。
FIG. 4 generally shows a clock pattern detection circuit X that detects the search clock pattern x to obtain clock pulses, and FIG. An address pattern detection circuit Y for detecting the address pattern and a code pattern detection circuit 2 for detecting the code pattern 2 based on the clock pulse and distributing the detection signal according to the signal from the detection circuit Y are shown.

まず、第4図に示すクロックパターン検出回路Xより説
明すると、テレビジョン受信機TVで受信されたテレビ
ジョンビデオシグナルは、絶縁回路と垂直同期信号分離
回路と水平同期信号分離回路とを含む分離回路10によ
って、ビデオシグナルと垂直同期信号と水平同期信号と
に分離され、ビデオシグナルはレベルクランプ回路を含
む白黒レベル判定回路11に、また水平同期信号はカウ
ンタ12にそれぞれ入力されるようになっている。
First, to explain from the clock pattern detection circuit X shown in FIG. 10, the video signal is separated into a vertical synchronization signal and a horizontal synchronization signal, and the video signal is input to a black and white level determination circuit 11 including a level clamp circuit, and the horizontal synchronization signal is input to a counter 12. .

上記白黒レベル判定回路11に入力されたビデオシグナ
ルは、クランプされたのち黒レベル域に入るか白レベル
域に入るかによって第3図に示すように2値電気信号(
黒レベルがHIGH1白レベルがLOW)に整形される
After being clamped, the video signal input to the black and white level determination circuit 11 is converted into a binary electrical signal (
The black level is HIGH1 and the white level is LOW).

ここにおいて黒レベルは「H」となり、白レベルは「L
」となるので、以下には説明の便宜上、H部分(黒レベ
ル)をマーク、L部分(白レベル)をスペースと称する
ことにする。
Here, the black level is "H" and the white level is "L".
Therefore, for convenience of explanation, the H portion (black level) will be referred to as a mark and the L portion (white level) will be referred to as a space.

判定回路11よりの2個電気信号はマークカウンタ13
Mとスペースカウンタ13sとに入力され、マーク長さ
とスペース長さとがそれぞれ計数され、その長さに応じ
た並列2進電気信号となったのち、前記一定時間TAお
よびTBに少しく冗長度をもたせた規定範囲内の長さの
ものだけ取り出されるとともに、マーク区間中に存在す
る僅少なスペースおよびスペース区間中に存在する僅少
なマークはここにおいて吸収除去されるようになってい
る。
The two electric signals from the judgment circuit 11 are sent to the mark counter 13.
M and a space counter 13s, the mark length and space length are counted respectively, and a parallel binary electric signal corresponding to the length is generated.After that, a little redundancy is given to TA and TB for the certain period of time. Only those having a length within a specified range are taken out, and a small amount of space existing in the mark section and a small amount of mark existing in the space section are absorbed and removed here.

マークカウンタ13Mにおいて並列2進信号となったマ
ークは、奇数、偶数順位選別回路14によって奇数番目
と偶数番目とにふり分けられ、奇数番目は舒数側のラッ
チメモリ15oに、また偶数番目は偶数側のラッチメモ
リ15Eにそれぞれ記憶されるようになっている。
The marks that have become parallel binary signals in the mark counter 13M are sorted into odd and even numbers by the odd/even ranking sorting circuit 14. The data are stored in the latch memory 15E on the side.

なお、奇数、偶数順位選別回路14は、具体的には、デ
ータを一時保持するためのレジスタと、そのデータを特
定の除数(例えば2)で割るための割算器と、その結果
を判定するためのコンパレータとで構成され、入力デー
タを除数にて割った結果に余りがあるときは、その入力
データを奇数と判定し、また余りがないときは偶数と判
定するもので、後述する奇数、偶数順位選別回路もこれ
と同じ構成である。
Note that the odd/even rank selection circuit 14 specifically includes a register for temporarily holding data, a divider for dividing the data by a specific divisor (for example, 2), and a divider for determining the result. If there is a remainder after dividing the input data by the divisor, the input data is determined to be an odd number, and if there is no remainder, it is determined to be an even number. The even rank sorting circuit also has the same configuration.

このようにしてふり分ゆられたマークは、コンパレータ
16により比較せられ、奇、偶一致してイタトキコンパ
レータ16より一致を表わすパルスが出力されるように
なっており、またかかる動作は、ラッチメモリ15o、
15Eに新情報が入って旧情報がクリアされるごとに繰
返されるようになっている。
The marks thus distributed are compared by a comparator 16, and if there is an odd or even match, a pulse indicating a match is outputted from the strike comparator 16. memory 15o,
This process is repeated every time new information is entered in 15E and old information is cleared.

すなわち、ここにおいて、前記検索用ツクロックパター
ンXの要素である黒帯6の横巾TAが、1水平走査の間
において隣り合うもの同士互いに一致しているかどうか
を検べているものである。
That is, here, it is checked whether the widths TA of the black bands 6, which are elements of the search clock pattern X, are the same between adjacent ones during one horizontal scan.

さらに、マークカウンタ13Mで並列2進信号となった
マークは、水平同期信号が受信されてから最初のマーク
だけを通過させるように関連構成したゲート17にも入
力されるようになっており、これを通過したマークすな
わち水平走査1回ごとの最初のマークは、上記と同じよ
うにして奇数、偶数順位選別回路18によりふり分けら
れ、ラッチメモリ19o、19Eに記憶されてコンパレ
ータ20で比較せられるようになっている。
Furthermore, the marks converted into parallel binary signals by the mark counter 13M are also input to the gate 17, which is configured to pass only the first mark after receiving the horizontal synchronization signal. The mark that has passed through, that is, the first mark in each horizontal scan, is sorted by the odd and even rank sorting circuit 18 in the same manner as described above, and is stored in the latch memories 19o and 19E so that it can be compared by the comparator 20. It has become.

すなわち、ここにおいて、前回の水平走査において最初
に出現した規定範囲内の長さのマークと当該回の水平走
査において最初に出現した同じ規定範囲内の長さのマー
クとが互いに一致しているかどうかを検べるものである
That is, here, whether the mark with a length within the specified range that first appeared in the previous horizontal scan and the mark with the length within the same specified range that first appeared in the current horizontal scan match each other. It is possible to check.

上記コンパレータ20よりの一致信号はホールド回路2
1によって一定時間ホールドされるようになっている。
The match signal from the comparator 20 is sent to the hold circuit 2.
1, it is held for a certain period of time.

前記カウンタ12は、前記分離回路10で分離された水
平同期信号でセットされ、前記白黒レベル判定回路11
より出力されるマーク(黒レベル:でリセットされるよ
うになっている。
The counter 12 is set by the horizontal synchronizing signal separated by the separation circuit 10, and is set by the horizontal synchronization signal separated by the separation circuit 10.
The mark (black level) that is output from the black level is reset.

したがってこのカウンタ12は水平同期信号1個ごとに
、それが受信されてから最初のマークが受信されるまで
の時間を計数することになる。
Therefore, this counter 12 counts the time from when the horizontal synchronizing signal is received to when the first mark is received for each horizontal synchronizing signal.

水平走査1回ごとにカウンタ12で計数した上記時間値
は、奇数、偶数順位選別回路22によって奇数番目と偶
数番目とにふり分けられ、ラッチメモリ23o、23E
に記憶されてコンパレータ24によって比較せられるよ
うになっている。
The above-mentioned time value counted by the counter 12 for each horizontal scan is sorted into odd number and even number by the odd and even rank sorting circuit 22, and is stored in the latch memories 23o and 23E.
The data are stored in the memory and compared by the comparator 24.

すなわち、ここにおいて、1画面中における1番左側に
位置する黒パターンが同じ水平走査位置において垂直に
連続しているかどうか換言すれば前記Ts時間位置にお
いて連続しているかどうかを検べているものである。
That is, here, it is checked whether the black pattern located on the leftmost side of one screen is continuous vertically at the same horizontal scanning position, or in other words, whether it is continuous at the Ts time position. be.

上記コンパレータ24よりの一致信号はホールド回路2
5によって一定時間ホールドされるようになっている。
The match signal from the comparator 24 is sent to the hold circuit 2.
5, it is held for a certain period of time.

前述のように1水平走査区間におけるマーク巾が隣り合
うもの同士互いに一致しているかどうかを検べるために
用いた前記コンパレータ16よりの一致信号は、カウン
タ26に加えられ、これにより1水平走査区間中に何個
の一致信号がえられたかを計数するようになっている。
As mentioned above, the coincidence signal from the comparator 16, which is used to check whether the widths of adjacent marks in one horizontal scanning section match each other, is added to the counter 26. The number of matching signals obtained during the interval is counted.

そして、その計数値は、奇数、偶数順位選別回路27に
よって奇数番目と偶数番目とにふり分けられ、ラッチメ
モリ280,28Eに記憶されてコンパレータ29によ
り比較せられるようになっている。
Then, the counted value is sorted into odd and even numbers by the odd and even rank sorting circuit 27, stored in the latch memories 280 and 28E, and compared by the comparator 29.

すなわち、ここにおいて、前回の水平走査において存在
したマークの数と尚該回の水平走査において存在したマ
ークの数とが互いに一致していたかどうか換言すれば前
記黒帯6の数であるNa個のマークが連続しているかど
うかを検べるものである。
That is, here, it is determined whether the number of marks present in the previous horizontal scan and the number of marks present in the current horizontal scan match each other. This allows you to check whether the marks are continuous.

上記コンパレータ29よりの一致信号はホールド回路3
0により一定時間ホールドされるようになっている。
The match signal from the comparator 29 is sent to the hold circuit 3.
0, it is held for a certain period of time.

上述のようにして水平走査相互間におけるマークの数が
一致しているかどうかを検べる上記コンパレータ29、
最初のマークの巾が一致しているかどうかを検べるコン
パレータ20および最初のマークの位置が一致している
かどうかを検べるコンパレータ24よりのそれぞれの一
致信号は、ホールド回路30,21.25により一旦ホ
ールドされ、その論理積が1水平走査ごとにアンド回路
31によってとられるようになっている。
the comparator 29, which can check whether the number of marks between horizontal scans matches as described above;
Match signals from a comparator 20 that can check whether the widths of the first marks match and a comparator 24 that can check whether the positions of the first marks match are sent to hold circuits 30, 21, and 25. The logical product is once held by the AND circuit 31 for each horizontal scan.

さらに、図面においては省略したが、前記スペースカウ
ンタ13sよりのスペース(白レベル)は、その巾を前
記選別回路14、ラッチメモリ15o、15E、コンパ
レータ16と同様な機構で判定されたのち、前記ゲート
17、選別回路18、ラッチメモリ19o、19E、コ
ンパレータ20と同様な機構で、最初のマーク成立後の
最初のスペース巾を水平走査相互間において比較せられ
、また前記選別回路22、ラッチメモリ23o、23E
、コンパレータ24と同様な機構で連続しているかどう
かを検べられ、さらに前記選別回路27、ラッチメモリ
28o、28E、コンパレータ29と同様の機構によっ
て数を検べられるもので、それも同様にして上記アンド
回路31に加えられ、マークとともに論理積をとられる
ようになっている。
Furthermore, although omitted in the drawings, the width of the space (white level) from the space counter 13s is determined by a mechanism similar to the selection circuit 14, latch memories 15o, 15E, and comparator 16, and then the width of the space (white level) is determined by the gate. 17. With a mechanism similar to the sorting circuit 18, latch memories 19o, 19E, and comparator 20, the initial space width after the establishment of the first mark can be compared between horizontal scans, and the sorting circuit 22, latch memory 23o, 23E
, the continuation is checked by a mechanism similar to that of the comparator 24, and the number can be checked by a mechanism similar to that of the selection circuit 27, latch memories 28o, 28E, and comparator 29; It is added to the AND circuit 31, and logical product is performed together with the mark.

かくして、水平走査相互間においてマークおよびスペー
スにつき全ての条件が一致満足したとき、アンド回路3
1はその一致を表わすパルスを出力するもので、そのパ
ルスはプリセットカウンタ32によって計数されるよう
になっており、その数が、前記黒帯6が満足すべき長さ
とした前記Boに和尚する数取上となったとき、カウン
タ32よりプリセット値を超えたことを表わすパルスが
出力されるようになっている。
Thus, when all the conditions for marks and spaces between horizontal scans are satisfied, the AND circuit 3
1 outputs a pulse representing the coincidence, and the pulse is counted by a preset counter 32, and the number is the number that agrees with the Bo that the black belt 6 has set to a satisfactory length. When it is picked up, the counter 32 outputs a pulse indicating that the preset value has been exceeded.

すなわち、ここにおいて、上述のマークおよびスペース
についての条件が設定した水平走査回数(前記B。
That is, here, the number of horizontal scans set by the above-mentioned conditions for marks and spaces (above B).

に相当)連続して満足しているかどうかを検べるもので
ある。
(equivalent to) can be used to check whether or not you are continuously satisfied.

上記のことが満足してプリセットカウンタ32がパルス
を出力したとき、そのパルスによりメモリコントロール
回路33が駆動され、前記ラッチメモリ15o、23o
等に記憶の必要なデータすなわちマーク、スペースの巾
、順列、数、水平同期信号に対する時間等を表わすデー
タがメモリ34に記憶されるようになっている。
When the above is satisfied and the preset counter 32 outputs a pulse, the memory control circuit 33 is driven by the pulse, and the latch memories 15o, 23o
Data necessary to be stored, such as marks, widths of spaces, permutations, numbers, times relative to horizontal synchronization signals, etc., are stored in the memory 34.

しかして、第4図に示したクロックパターン検出回路X
は、前述のごとき黒帯6を特定の配列、長さにした検索
用のクロックパターンXと全く同じあるいはそれと酷似
する映像しか検出しないもので、このようなパターンの
像は通常の映像情報においてはまず絶無と考えてよいか
ら、この検出回路Xは上記クロックパターンXが受信さ
れたときのみメモリ34にデータの記憶を行うことにな
る。
Therefore, the clock pattern detection circuit X shown in FIG.
detects only images that are exactly the same as or very similar to the search clock pattern First of all, it can be considered that there is no such thing, so this detection circuit X stores data in the memory 34 only when the clock pattern X is received.

次に、上記のごとくクロックパターンxの検出を前提と
して前記アドレスパターンyの検出を行うアドレスパタ
ーン検出回路Y(第5図)について説明すると、前記白
黒レベル判定回路11よりの2値電気信号はゲート35
に入力されていて、そのゲート35が前記・プリセット
カウンタ32よりのパルスによって開くことによりそれ
を通過するようになっている。
Next, the address pattern detection circuit Y (FIG. 5) which detects the address pattern y on the premise of detecting the clock pattern x as described above will be explained. 35
When the gate 35 is opened by a pulse from the preset counter 32, the signal passes through it.

したがって、上記2値亀気信号は前記クロックパターン
xが前述のように検出されてからゲート35を通過する
ことになる。
Therefore, the binary gray signal passes through the gate 35 after the clock pattern x is detected as described above.

第2図に示したようにクロックパターンxのあとのW1
範囲は白であって、それを検出するため、上記ゲート3
5を通過した2値電気信号はプリセットカウンタ36に
入力され、これによって1水平走査ごとのスペース(白
レベル)長さを計数し、1水平走査区間中はぼ全体がス
ペースだけとなっていたとき、カウンタ36より1パル
スが出力されるようになっている。
W1 after clock pattern x as shown in FIG.
The range is white, and in order to detect it, the above gate 3
The binary electrical signal that has passed through 5 is input to the preset counter 36, which counts the length of the space (white level) for each horizontal scan. , the counter 36 outputs one pulse.

換言すれば、カウンタ36は、全体が白レベルの水平走
査線のみを検出しているといえる。
In other words, it can be said that the counter 36 detects only horizontal scanning lines whose entirety is at the white level.

さらに、このカウンタ36よりのパルスはプリセットカ
ウンタ37によって計数され、そのパルス数が前記W1
に相当する数となったとき、カウンタ37よりパルスが
出力され、そのパルスはゲート38を介して前記メモリ
コントロール回路33(第4図)に入力され、これによ
って前記メモリ34に記憶のデータ(クロックパターン
x)が読み出されるようになっている。
Furthermore, the pulses from this counter 36 are counted by a preset counter 37, and the number of pulses is
When the number corresponds to pattern x) is read out.

この読み出されたデータはデコーダ39(第4図)によ
って2値電気信号に変換され、第3図に示したようなマ
ーク巾がTA、スペース巾がTBのクロックパルスとな
る。
This read data is converted into a binary electric signal by the decoder 39 (FIG. 4), and becomes a clock pulse having a mark width of TA and a space width of TB as shown in FIG.

このクロックパルスは第5図に示すプリセットカウンタ
40によってアドレス指示として用いる前記N1個(第
2図参照)だけ計数され、またNr個計数したときゲー
ト41がカウンタ40の出力によって閉じられることに
より、そのN1個だけゲート41を通過し、マークコン
パレータ42に順次入力されるようになっている。
These clock pulses are counted by the preset counter 40 shown in FIG. 5 by the number N1 (see FIG. 2) used as an address instruction, and when the clock pulses have been counted Nr, the gate 41 is closed by the output of the counter 40. Only N1 passes through the gate 41 and is sequentially input to the mark comparator 42.

一方、前記ゲート35を通過した2値電気信号は、ゲー
ト43を通って上記クロックパルスを入力される上記マ
ークコンパレータ42に入力され、これによって各クロ
ックパルス到来の際にマーク(黒)であるかスペース(
白)であるかの判定を行われ、そのあとシフトレジスタ
44によって1水平走査ごとに黒白をビット単位とする
Nrビット(最初の黒パターンはサインビット)並列2
進電気信号(たとえば第2図において最上列の場合、1
.1.1=7)に変換されるようになっている。
On the other hand, the binary electric signal that has passed through the gate 35 is inputted through the gate 43 to the mark comparator 42 which receives the clock pulse, thereby determining whether it is a mark (black) when each clock pulse arrives. space(
After that, the shift register 44 transfers Nr bits (the first black pattern is a sign bit) in parallel 2 in which black and white are bit units for each horizontal scan.
Leading electric signal (for example, in the case of the top row in Fig. 2, 1
.. 1.1=7).

そして、シフトレジスタ44よりの1水平走査ごとの並
列2進電気信号は、奇数、偶数順位選別回路45によっ
て奇数番目の水平走査に係わるものと偶数番目の水平走
査に係わるものとにふり分けられ、ラッチメモリ46o
、46Eにそれぞれ記憶すれてコンパレータ47によっ
て比較せられルヨウになっている。
Then, the parallel binary electric signals for each horizontal scan from the shift register 44 are sorted by an odd/even rank sorting circuit 45 into those related to odd-numbered horizontal scans and those related to even-numbered horizontal scans, Latch memory 46o
, 46E, and are compared by a comparator 47 to form a comparison.

このコンパレータ47よりの一致信号はプリセットカウ
ンタ49によって計数され、その数が、前記アドレスパ
ターンyを構成する黒パターンの前記縦巾B2(第2図
参照)に相当する数となったとぎすなわちB2時間同じ
並列2進電気信号が続いたときカウンタ49よりパルス
かえられ、そのパルスによってゲート50が開いて、上
記ラッチメモリ46oに記憶のアドレスを表わす並列2
進電気信号がゲート50を通過し、コードパターン検出
回路Zに含まれるアドレスセレクタ51に入って後述す
るコード信号のアドレスを指定するようになっている。
The coincidence signal from the comparator 47 is counted by a preset counter 49, and when the number corresponds to the vertical width B2 (see FIG. 2) of the black pattern constituting the address pattern y, that is, the time B2 is reached. When the same parallel binary electric signal continues, a pulse is changed by the counter 49, and the gate 50 is opened by the pulse, and the parallel 2 electric signal representing the address stored in the latch memory 46o is changed.
The forward electrical signal passes through the gate 50 and enters an address selector 51 included in the code pattern detection circuit Z to designate the address of the code signal, which will be described later.

このようにして1列のアドレスパターンyは検出される
ものであるが、その列の間は第2図に示したようにW2
長さ白信号となっているもので、これを検出するために
前記ゲート35を通過した2値電気信号のスペース(白
)は、プリセットカウンタ52によって1水平走査ごと
にその長さを計数され、前記プリセットカウンタ36と
同様、1水平走査区間中はぼ全体がスペースだけとなっ
ていたとき、カウンタ52よりパルスが出力され、その
パルスはプリセットカウンタ53によって計数されてそ
の数が前記W2長さに相当する数となったとき、カウン
タ53のパルスはゲート54を通って前記ゲート43を
開き、次の列のアドレスパターンyの検出を可能とする
ようになっている。
In this way, one column of address pattern y is detected, but between that column, W2 is detected as shown in FIG.
The length of the space (white) of the binary electric signal that has passed through the gate 35 to detect the white signal is counted by the preset counter 52 for each horizontal scan. Similar to the preset counter 36, when almost the entire horizontal scanning section is space only, a pulse is output from the counter 52, and the pulse is counted by the preset counter 53, and the number is added to the W2 length. When the corresponding number is reached, the pulse of the counter 53 passes through the gate 54 and opens said gate 43, making it possible to detect the address pattern y of the next column.

なお、前記プリセットカウンタ49よりのパルスはゲー
トコントロール回路55に入力され、これによって上記
ゲート54は正規のアドレスパターンyが検出されたあ
と開き、それ以外のときは閉じるようにしである。
The pulse from the preset counter 49 is input to the gate control circuit 55, so that the gate 54 opens after the regular address pattern y is detected, and closes otherwise.

上記のようにしてアドレスパターンyは各列ごとに検出
されるものであるが、次にはそれにより検出された信号
および前記クロックパルスによって制御されて前記コー
ドパターン2の検出を行うコードパターン検出回路2に
ついて説明する。
The address pattern y is detected for each column as described above, and next, a code pattern detection circuit detects the code pattern 2 under the control of the detected signal and the clock pulse. 2 will be explained.

各列のアドレスパターンyが検出されるごとにパルスを
出力する前記プリセットカウンタ49の上記パルスは、
前記ゲート35を通過した2値電気信号を加えられてい
るゲート56を開くようになっている。
The pulse of the preset counter 49, which outputs a pulse every time the address pattern y of each column is detected, is as follows:
A gate 56 to which the binary electric signal passed through the gate 35 is applied is opened.

このゲート56を通過した(すなわち1列のアドレスパ
ターンyの検出後の)上記の2値電気信号は、前記デコ
ーダ39よりのクロックパルスを入力されるマークコン
パレータ57に加えられ、これによって各クロックパル
ス到来の際にマーク(黒)であるかスペース(白)であ
るかの判定が行われ、そのあとシフトレジスタ58によ
って黒白をビット単位とする並列2進電気信号に変換さ
れるようになっている。
The above-mentioned binary electrical signal that has passed through this gate 56 (that is, after the detection of one column of address pattern y) is applied to a mark comparator 57 that receives clock pulses from the decoder 39, so that each clock pulse When it arrives, it is determined whether it is a mark (black) or a space (white), and then it is converted by a shift register 58 into a parallel binary electrical signal with black and white as bit units. .

そして、シフトレジスタ58よりの1水平走査ごとの並
列2進電気信号は、奇数、偶数順位選別回路59によっ
て奇数番目と偶数番目とにふり分けられ、ラッチメモリ
600,60Eにそれぞれ記憶されてコンパレータ61
によって比較せられるようになっている。
Then, the parallel binary electrical signals from the shift register 58 for each horizontal scan are sorted into odd and even numbers by the odd and even rank sorting circuit 59, and are stored in the latch memories 600 and 60E, respectively, and are sent to the comparator 61.
can be compared by.

このコンパレータ61よりの一致信号はプリセットカウ
ンタ62によって計数され、その数が、第2図に示した
ようにアドレス用の黒パターンとの差である前記α長さ
に相当する数となったときすなわちα時間同じ並列2進
電気信号が続いたときカウンタ62よりパルスがえられ
、そのパルスによってゲート63が開いて、上記ラッチ
メモリ60oに記憶の並列2進電気信号がゲート63を
通って前記アドレスセレクタ51に加えられるようにな
っている。
The coincidence signal from the comparator 61 is counted by the preset counter 62, and when the number corresponds to the α length which is the difference from the black pattern for address as shown in FIG. When the same parallel binary electric signal continues for α time, a pulse is obtained from the counter 62, and the gate 63 is opened by the pulse, and the parallel binary electric signal stored in the latch memory 60o passes through the gate 63 to the address selector. 51.

なお、上記プリセットカウンタ62よりのパルスは前記
ゲートコントロール回路55にも加えられ、前記ゲート
38を閉じるようになっている。
The pulse from the preset counter 62 is also applied to the gate control circuit 55 to close the gate 38.

上記のようにして各列のコードパターンzは検出される
ものであるが、前述のようにアドレスセレクタ51が、
検出したアドレスパターンyによって制御されるにより
、各列順次に専用のラッチメモリ64・・・・・・・・
・・・・に記憶される。
The code pattern z of each column is detected as described above, but as mentioned above, the address selector 51
Controlled by the detected address pattern y, the dedicated latch memory 64 is sequentially connected to each column.
It will be stored in...

しかして、これらのラッチメモリ64・・・・・・・・
・−に記憶のデータを適当な時期に読み出し、それを穿
孔テープあるいは磁気テープ等の外部記録媒体に符号記
録しておいて事後その記録情報を解析することにより、
前記映写フィルムOFに記録されていた特定の映像情報
が現実に放送されたか否かを確認できるものである。
However, these latch memories 64...
・By reading the data stored in - at an appropriate time, recording it in code on an external recording medium such as perforated tape or magnetic tape, and analyzing the recorded information after the fact,
It is possible to confirm whether or not specific video information recorded on the projection film OF was actually broadcast.

なお、上記実施例においては3種のパターンを、1つの
駒に、そのほぼ全域を使って記録したがその一部分にお
いて記録してもよく、また検索用のクロックパターンx
と、アドレスおよびコードパターンy、zとを互いに異
なる駒において記録してもよい。
In the above embodiment, three types of patterns were recorded on one piece using almost the entire area, but they may also be recorded on a part of the piece.
, and the address and code patterns y and z may be recorded in mutually different frames.

また、上記のように記録した映写フィルムOFの記録情
報を磁気テープに再生記録すれば、その磁気テープを使
っても上記と同じことが行える。
Further, if the information recorded on the projection film OF recorded as described above is reproduced and recorded on a magnetic tape, the same operations as described above can be performed using the magnetic tape.

さらに、確認すべきコード数が少ない場合には、必ずし
もアドレスパターンyは必要でナイ。
Furthermore, if the number of codes to be checked is small, address pattern y is not necessarily necessary.

さらにまた、上記においてはコードパターンzとして特
定配列の黒、白パターンを作為的につくったが、確認す
べき特定の映像情報そのものをコードパターンとみなし
て、換言すれば検索用のクロックパターンxによってそ
の特定の映像情報の(ハターン認識における)セグメン
テーションを行って、放送事実の確認を行ってもよい。
Furthermore, in the above, a specific arrangement of black and white patterns was intentionally created as the code pattern z, but the specific video information itself to be confirmed is regarded as the code pattern, in other words, it is The broadcast fact may be confirmed by performing segmentation (in pattern recognition) of the specific video information.

また、黒、白を単位として2進化を行ったが、カラー放
送の場合にはそれ以外の色で2進化を行ってもよい。
Further, although the binary code was performed using black and white as units, in the case of color broadcasting, the binarization may be performed using other colors.

さらに、上記においては放送事実の確認を例にして本発
明を説明したが、上述のごときパターンx、y、zを検
出することにより、映写フィルムOFに記録の特定の映
像情報のみを、その伝送あるいは読み出しの際に、その
他の映像情報のなかから索出するというような場合など
にも本発明は適用できるものである。
Furthermore, although the present invention has been explained above using the confirmation of broadcasting facts as an example, by detecting the patterns x, y, and z as described above, it is possible to transmit only specific video information recorded on the projection film OF. Alternatively, the present invention can also be applied to the case where the image information is retrieved from other video information when reading the image information.

以上述べたところから明らかなとおり、本発明は、特定
の映像情報を記録した映写フィルムあるいは磁気テープ
等の映像情報記録媒体の任意の1フイールド中に、検索
用の複数のクロックパターンを一定の間隔をおいて記録
しておくとともに、それと同じあるいは異なるフィール
ド中に、全体として特定のコードを表すコード用の複数
のパターンを、上記クロックパターンと同じく一定の間
隔をおいて記録しておき、これら特定の映像情報、クロ
ックパターン及びコード用のパターンを送信機にて送信
する一方、受信機にて受信し、その受信信号のうちより
上記複数のクロックパターンに係る信号を検出すること
によりクロック信号をつくり、そのクロック信号によっ
て上記コード用の複数のパターンに係る信号を索出する
ことにより、上記特定の映像情報の内容等を確認するた
めの符号情報を得るものであるから、確認しようとする
特定の映像情報のみを誤検出なく的確に検出できるもの
である。
As is clear from the above description, the present invention provides a method for recording a plurality of clock patterns for retrieval at regular intervals in any one field of a video information recording medium such as a projection film or magnetic tape on which specific video information is recorded. At the same time, in the same or different fields, multiple patterns for codes representing a specific code as a whole are recorded at regular intervals in the same way as the clock pattern above, and these patterns can be used to specify A transmitter transmits video information, a clock pattern, and a code pattern, and a receiver receives the video information, and generates a clock signal by detecting signals related to the plurality of clock patterns from among the received signals. By searching for signals related to the plurality of patterns for the code using the clock signal, code information for checking the content of the specific video information, etc. is obtained. Only video information can be detected accurately without false detection.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明を放送事実確認システムに適用した実施例
を示すもので、第1図は映写フィルムの一部省略平面図
、第2図は上記映写フィルムの駒のうちの1つを拡大し
て示すその平面図、第3図は第2図に示す駒に記録した
検索用のクロックパターンを走査することにより得られ
る電気信号の波形図、第4,5図は放送事実自動確認装
置のブロックダイヤグラムを示し、第4図はそのなかの
クロックパターン検出回路を、また第5図はアドレスパ
ターン検出回路とコードパターン検出回路とを示すもの
である。 OF・・・・・・映写フィルム、x・・・・・・検索用
のクロックパターン、z・・・“・・コードパターン。
The drawings show an embodiment in which the present invention is applied to a broadcast fact confirmation system. Fig. 1 is a partially omitted plan view of a projection film, and Fig. 2 is an enlarged view of one of the frames of the projection film. Its plan view, Figure 3 is a waveform diagram of the electrical signal obtained by scanning the search clock pattern recorded on the frame shown in Figure 2, and Figures 4 and 5 are block diagrams of the automatic broadcast fact confirmation device. 4 shows a clock pattern detection circuit therein, and FIG. 5 shows an address pattern detection circuit and a code pattern detection circuit. OF...Projection film, x...Clock pattern for search, z..."...Code pattern.

Claims (1)

【特許請求の範囲】[Claims] 1 特定の映像情報を記録した映写フィルムあるいは磁
気テープ等の映像情報記録媒体の任意の1フイールド中
に、検索用の複数のクロックパターンを一定の間隔をお
いて記録しておくとともに、それと同じあるいは異なる
フィールド中に、全体として特定のコードを表すコード
用の複数のパターンを、上記クロックパターンと同じく
一定の間隔をおいて記録しておき、これら特定の映像情
報、クロックパターン及びコード用のパターンヲ送信機
にて送信する一方、受信機にて受信し、その受信信号の
うちより上記複数のクロックパターンに係る信号を検出
することによりクロック信号をつくり、そのクロック信
号によって上記コード用の複数のパターンに係る信号を
索出することにより、上記特定の映像情報の内容等を確
認するための符号情報を得ることを特徴とする映像情報
の索出確認方法。
1 Multiple clock patterns for retrieval are recorded at regular intervals in any one field of a video information recording medium such as a projection film or magnetic tape that records specific video information, and the same or A plurality of code patterns representing a specific code as a whole are recorded at regular intervals in different fields, and these specific video information, clock patterns, and code patterns are transmitted. A clock signal is generated by detecting a signal related to the plurality of clock patterns from among the received signals, and a clock signal is generated from the plurality of patterns for the code using the clock signal. A method for searching and confirming video information, characterized in that code information for confirming the content of the specific video information is obtained by searching such a signal.
JP49135560A 1974-11-27 1974-11-27 Eizojiyouhouno Sakushiyutsukakuninhouhou Expired JPS5810909B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49135560A JPS5810909B2 (en) 1974-11-27 1974-11-27 Eizojiyouhouno Sakushiyutsukakuninhouhou

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49135560A JPS5810909B2 (en) 1974-11-27 1974-11-27 Eizojiyouhouno Sakushiyutsukakuninhouhou

Publications (2)

Publication Number Publication Date
JPS5161721A JPS5161721A (en) 1976-05-28
JPS5810909B2 true JPS5810909B2 (en) 1983-02-28

Family

ID=15154653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49135560A Expired JPS5810909B2 (en) 1974-11-27 1974-11-27 Eizojiyouhouno Sakushiyutsukakuninhouhou

Country Status (1)

Country Link
JP (1) JPS5810909B2 (en)

Also Published As

Publication number Publication date
JPS5161721A (en) 1976-05-28

Similar Documents

Publication Publication Date Title
US4056716A (en) Defect inspection of objects such as electronic circuits
US4746789A (en) Reading device for bar codes
US4589139A (en) Apparatus for detecting defects in pattern
US4134133A (en) Method for interline-coding facsimile signal
US4136332A (en) Device for detecting displacement between patterns
US4663752A (en) Sector mark signal control circuit for disc apparatus
NL8202186A (en) CONTROL SYSTEM FOR A VIDEO REGISTRATION PLAYBACK.
US4675909A (en) Binary character signal producing apparatus
JPH06101804B2 (en) Vertical sync timing signal generator
US4797940A (en) Optical character reader
US3930228A (en) Method and device for reading characters, preferably digits
US4896025A (en) Information reproducing apparatus for information recording medium having a plurality of information tracks
JPH0771250B2 (en) Digital video tape recorder
JPS5810909B2 (en) Eizojiyouhouno Sakushiyutsukakuninhouhou
JPS5810911B2 (en) Projection film used to check broadcast facts
JPS5810912B2 (en) How do you know this?
JPS5810910B2 (en) how to get rid of it
US3969581A (en) Vertical synchronizing signal recording apparatus
JPS6123710B2 (en)
US4388641A (en) Centering unit for a color television camera apparatus having plural pick-up tubes
US5253119A (en) Digital image reproduction apparatus and method
US3772648A (en) Electro-optical character reader
JPS5810914B2 (en) Fugoujiyouhounodensohouhou
JPS61246930A (en) How to record optical digital data
US5233598A (en) Information recording medium having a plurality of information tracks arranged in a predetermined rectilinear direction