JPS581756B2 - program timer - Google Patents
program timerInfo
- Publication number
- JPS581756B2 JPS581756B2 JP13832878A JP13832878A JPS581756B2 JP S581756 B2 JPS581756 B2 JP S581756B2 JP 13832878 A JP13832878 A JP 13832878A JP 13832878 A JP13832878 A JP 13832878A JP S581756 B2 JPS581756 B2 JP S581756B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- time
- program
- bar display
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Indicating Measured Values (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 本発明はプログラムタイマーに関するものである。[Detailed description of the invention] The present invention relates to a program timer.
プログラムタイマーは、オーディオタイマーを始めとし
て、数多くの出力の動作時間をそれぞれ個別に設定可能
なものが普及しつつある。Program timers, including audio timers, that allow the operating times of a large number of outputs to be individually set are becoming popular.
従来のプログラムタイマーにあっては、現時刻を表示す
るだけの製品や、また、プログラム数の増加に伴い、現
時刻表示と共に各出力毎のオン時間帯をバー表示で現わ
す機能を持ったものも考えられている。Among conventional program timers, there are products that only display the current time, and as the number of programs increases, there are products that have the function of displaying the current time and the on-time period of each output with a bar display. is also being considered.
後者のバー表示機能を有するタイマーでは、各出力のプ
ログラム時間設定時に、置数キーを押すことによって時
刻がデジタル表示される杏共にバー表示領域中に前記デ
ジタル表現の時刻に対応した表示が現われれば使い勝手
は一層向上すると思われる。In the case of a timer with the latter bar display function, when setting the program time for each output, the time is digitally displayed by pressing the numeric key, and a display corresponding to the digitally expressed time appears in the bar display area. It seems that the usability will be further improved.
それは、複数回プログラム町能なものにあっては、既設
定時間帯との比較を容易に行なうことが可能であったり
、デジタル表現での断片的なものをバー表示領域時間軸
という連続的なものに置き変えて確認する方が非常に理
解し易いという点にある。In the case of a Noh play that is programmed multiple times, it is possible to easily compare it with the preset time period, and it is possible to convert fragmentary digital expressions into a continuous bar display area time axis. The point is that it is much easier to understand if you replace it with something else and confirm it.
そこで、本発明は、各出力のプログラム設定時、置数さ
れた時刻を該当出力のバー表示時間軸上にドットで示す
事によって、前記の便利さを提供しようとするものであ
る。Therefore, the present invention attempts to provide the above-mentioned convenience by indicating the set time as a dot on the bar display time axis of the corresponding output when setting the program for each output.
最初に第1図で、各出力毎にオン時間帯がバー表示され
る機能を有するプログラムタイマーを示す。First, FIG. 1 shows a program timer that has the function of displaying the on-time period as a bar for each output.
1はプログラムタイマーの外体、2は現時刻表示部3と
各出力の設定されたオン時間帯バー表示部4,及び置数
キー,クリヤキ一部5を含んだディスプレイ部であり、
6は各種ファンクションモード選択用のロータリースイ
ッチ部である。1 is the outer body of the program timer, 2 is a display section including a current time display section 3, an on-time period bar display section 4 in which each output is set, a numeric key, and a clear key section 5;
6 is a rotary switch section for selecting various function modes.
次に第5図で、本発明のプログラムタイマーの外観を示
す。Next, FIG. 5 shows the appearance of the program timer of the present invention.
7が新しく付加された各出力設定中の置数時刻を示すド
ットである。7 is a dot indicating the newly added number time in each output setting.
本図では、A1は既に設定済であり、出力Aのバー表示
時間軸上にプログラム内容が表示されている。In this figure, A1 has already been set, and the program content is displayed on the bar display time axis of output A.
各種ファンクションモード選択用のロータリースイッチ
はA2を指示しており、出力Aの2つ目のプログラムオ
ン時刻を設定中である事が分かる。The rotary switch for selecting various function modes indicates A2, indicating that the second program on time for output A is being set.
置数された値は、13時30分なので、デジタル表示と
共にAのバー表示時間軸上の13時30分の位置にドッ
トが示されている。Since the entered value is 13:30, a dot is shown at the 13:30 position on the bar display time axis of A along with the digital display.
これによって、既に設定されているA1の内容とのアナ
ログ表現上での比較が容易になされると同時に、1日2
4時間サイクル中での設定位置が一目瞭然となる。This makes it easy to compare the content of A1 that has already been set, and at the same time
The setting position during the 4-hour cycle can be seen at a glance.
さらに、このドットを点滅させる事によって、各設定位
置での置数内容がバー表示時間軸七に現われている事を
、ロータリースイッチ位置の指示に加えて、さらに使用
者に訴える事が可能であると思われる。Furthermore, by blinking this dot, it is possible to further inform the user that the contents of the numbers set at each setting position appear on the bar display time axis 7, in addition to indicating the rotary switch position. I think that the.
第2図で、本発明のシステム構成図を説明する。Referring to FIG. 2, a system configuration diagram of the present invention will be explained.
第2図における200(1),(2)は、マイクロコン
ピューターであり、まず第8図を参照してマイクロコン
ピューターの機能とデータ処理プロセスの概略を説明す
る。Reference numerals 200(1) and 200(2) in FIG. 2 are microcomputers, and the functions and data processing processes of the microcomputers will first be explained with reference to FIG.
第1の機能は論理演算機能があって、この機能論理演算
ユニット(ALU)201,アキュームレータ(ACC
)202,テンポラリレジスタ(TEMP)203,プ
ログラムステータスフラッグ(PS)204,キャリフ
ラッグ205,ゼロフラッグ206.ツーズコンプリメ
ント(T/C)207およびデータ転送を行なう4ビッ
トのAバスおよびBバスにより達せられる。The first function is a logic operation function, which includes a logic operation unit (ALU) 201 and an accumulator (ACC).
) 202, temporary register (TEMP) 203, program status flag (PS) 204, carry flag 205, zero flag 206. This is achieved by the two's complement (T/C) 207 and the 4-bit A bus and B bus for data transfer.
ALU201は論理演算部であって、論理積,論理和,
排他的論理和,加算を実行することができる。The ALU 201 is a logical operation unit, which performs logical product, logical sum,
Exclusive OR and addition can be executed.
T/C207はALU201に転送されてくるデータの
2の補数を算出するものであり、したがってALU20
1は減算を実行することができる。The T/C 207 calculates the two's complement of the data transferred to the ALU 201, so the ALU 20
1 can perform subtraction.
PS204,CF205,ZF206は1ビットのフリ
ツブフロツプであり、システムの状態を記憶するだめの
ものである。PS204, CF205, and ZF206 are 1-bit flip-flops that are used to store the system state.
PS208は命令によりセット・リセットされるフラッ
グであり、CF205,ZF206はALU201の演
算結果等に基づき、キャリアの有無により、CF205
が演算結果が零であるか否かによりZF206がそれぞ
れセット・リセットされ、プログラム実行における種々
の判定に使用される。PS208 is a flag that is set and reset by a command, and CF205 and ZF206 are flags that are set and reset by instructions, and CF205 and ZF206 are
The ZF 206 is set and reset depending on whether the calculation result is zero or not, and is used for various determinations in program execution.
ACC202,TEMP203は4ビットのレジスタで
あり、ALUの入力データや演算結果等を一時的に記憶
するためのレジスタである。ACC202 and TEMP203 are 4-bit registers, which are used to temporarily store ALU input data, operation results, and the like.
第2の機能はデータ記憶機能である。The second function is a data storage function.
この機能は可変メモリであるRAM209,Xレジスタ
210,Yレジスタ211により実行される。This function is performed by RAM 209, X register 210, and Y register 211, which are variable memories.
RAM209のアドレスはXおよびYレジスタ210,
211により指定されて命令により、ACC202等に
RAM209の内容を転送できるようになっている。The address of RAM 209 is X and Y register 210,
211, the contents of the RAM 209 can be transferred to the ACC 202 or the like.
第3の機能はプログラムの記憶実行等を行うプログラム
記憶および実行機能である。The third function is a program storage and execution function that stores and executes programs.
この機能は固定メモリであるROM210,プログラム
カウンタPC204,サブルーチンスタックSTACK
211,スタックポインタSP212により実行される
。This function includes fixed memory ROM210, program counter PC204, and subroutine stack STACK.
211, is executed by the stack pointer SP212.
ROM210は8ビットの命令語で書き込まれたシステ
ムの実行すべきプログラムを記憶するものであり、パイ
ナリカウンタにより構成されているPC204はROM
210の番地指定を行う。The ROM 210 stores a program to be executed by the system written in 8-bit instruction words, and the PC 204 configured with a pinary counter is stored in the ROM.
Specify the address of 210.
したがって、PC204のカウントアップにしたがって
ROM210に記憶されたプログラムが、1ワードづつ
実行されていく。Therefore, as the PC 204 counts up, the program stored in the ROM 210 is executed word by word.
STACK211はプログラムのサブルーチンを実行す
るとき、サブルーチンからもどってくる時の番地を指定
するため、PC204の内容を格納するものである。STACK 211 stores the contents of PC 204 in order to specify the address to return from the subroutine when executing the subroutine of the program.
SPはサブルーチンを2レベルで実行するとき、はじめ
にもどってくるべき番地を指定するためのものである。SP is used to specify the first address to return to when executing a subroutine at two levels.
第4の機能は命令デコード機能である。The fourth function is an instruction decoding function.
この機能はインストラクションレジスタT−R213,
インストラクションプログラマブルロジツクアレイI−
PLA214により実行される。This function is performed by instruction register T-R213,
Instruction programmable logic array I-
Executed by PLA 214.
IR213はROM210から転送された8ビットの命
令語を命令が実行される間ラッチするだめのレジスタで
あり8ビットである。The IR 213 is an 8-bit register used to latch the 8-bit instruction word transferred from the ROM 210 while the instruction is executed.
I−PLA214はROM210より転送された8ビッ
トの命令語を制御信号に変換する機能を果たし、したが
ってI−PLA214により、ROM210に記障され
た8ビットの命令語は順次各種の制御信号となり、他の
各機能部(例えば、ALU,ACC,RAM・・・・・
・など)に送られ、μ−PはROM210に記障された
プログラムに基づき動作する。The I-PLA 214 has the function of converting the 8-bit instruction word transferred from the ROM 210 into a control signal. Therefore, the 8-bit instruction word written in the ROM 210 by the I-PLA 214 sequentially becomes various control signals and is used by others. Each functional unit (for example, ALU, ACC, RAM...
etc.), and μ-P operates based on the program stored in the ROM 210.
第5の機能はカウンタ機能である。The fifth function is a counter function.
カウンタ215は8ビットのパイナリカウンタであり、
カウンタ用フリツプフロツプE/DFF216により、
セット・リセットされる。The counter 215 is an 8-bit pinary counter,
With the flip-flop E/DFF216 for the counter,
Set/reset.
E/DFF216によりカウンタ215がカウント可能
状態にされると、S1入力端子からのパルス入力をカウ
ントアップし、最上位(MSB)まで、カウントアップ
すると、セットフラッグSF217がセットされる。When the counter 215 is enabled to count by the E/DFF 216, it counts up the pulse input from the S1 input terminal, and when it counts up to the most significant bit (MSB), the set flag SF217 is set.
したがって、ROM210からの命令によりE/DFF
216をセット・リセットし、SF217がセットされ
ているか否かをみることによりS1入力からのパルス数
をカウントすることができる。Therefore, the command from the ROM 210 causes the E/DFF to
The number of pulses from the S1 input can be counted by setting and resetting 216 and checking whether SF 217 is set.
また、カウンタ215の内容を上位4ビットと下位4ビ
ットに分けて、直接ACC202などに転送することも
できる。Further, the contents of the counter 215 can be divided into upper 4 bits and lower 4 bits and transferred directly to the ACC 202 or the like.
第6は入力出力機能である。The sixth is an input/output function.
入力端子はA0〜A3の4ビット並列入力端子と、B0
〜B3の4ビット並列入力端子がある。The input terminals are 4-bit parallel input terminals A0 to A3 and B0.
There are 4-bit parallel input terminals ~B3.
このA0〜A3,B0〜B3の2組の並列入力はマルチ
プレクサMPX218によりBバス219を介して選択
的に、ACC202等に転送することができる。These two sets of parallel inputs A0 to A3 and B0 to B3 can be selectively transferred to the ACC 202 or the like via the B bus 219 by a multiplexer MPX218.
このA0〜A3,B0〜B3入力はデータの入力用とし
て用いられる。These A0 to A3 and B0 to B3 inputs are used for inputting data.
他の入力端子として、Sφ,S1入力端子がある。Other input terminals include Sφ and S1 input terminals.
この入力端子はμ−Pのクロツクとは無関係にパルス信
号をカウントしたり、割り込み動作をさせたりするのに
便利な入力端子である。This input terminal is convenient for counting pulse signals and performing interrupt operations independently of the μ-P clock.
Sφ入力は比較器C220により、入力がハイかローか
を判別される。A comparator C220 determines whether the Sφ input is high or low.
S1入力はゲートG221により、カウンタ215に入
力されたり、直接、同期化回路S222を経て、SF2
17に入力され、比較器C223により比較されて、S
φ入力と同じように使用することができる端子である。The S1 input is inputted to the counter 215 by the gate G221, or directly passed through the synchronization circuit S222 to the SF2 input.
17, is compared by comparator C223, and S
This is a terminal that can be used in the same way as the φ input.
S1人カカウンタ215に入れるか否かはCS端子の入
力により選択できる。Whether or not to enter the S1 person counter 215 can be selected by inputting to the CS terminal.
RST入力端子は最初の電源投入時などに、μ−Pの電
源が確立されるまで、ROM210に記憶されたプログ
ラムのスタート(0番地)に停止させ、誤動作を防止す
るなどの目的のために使うことができる。The RST input terminal is used for the purpose of preventing malfunction by stopping the program stored in the ROM210 at the start (address 0) until the μ-P power supply is established, such as when the power is turned on for the first time. be able to.
このとき出力端子は全てL0になる。At this time, all output terminals become L0.
OSC入力端子は内蔵の発振器224の発振周波数を決
定するために、コンデンサと抵抗を接続する端子である
。The OSC input terminal is a terminal to which a capacitor and a resistor are connected in order to determine the oscillation frequency of the built-in oscillator 224.
この発振器の発振周波数をクロツクとしてμ−Pの動作
が実行され、このμ−Pの動作速度(処理速度)を決定
している。The operation of μ-P is executed using the oscillation frequency of this oscillator as a clock, and the operating speed (processing speed) of this μ-P is determined.
また、Vss、VDDは電源端子である。Further, Vss and VDD are power supply terminals.
次に、出力端子は3種類を有している。Next, there are three types of output terminals.
第1の出力端子はD0〜D7よりなるD出力端子である
。The first output terminal is a D output terminal consisting of D0 to D7.
RAM209あるいはAce202のデータとPS20
8とがラッチ205によりラッチされてプログラマブル
ロジツクアレイPLA 2 2 6に5ビットデータと
して転送されると、そのデータ(5ビット)はD0〜D
7の8本の出力端子に並列8ビット出力として出力され
る。RAM209 or Ace202 data and PS20
8 is latched by the latch 205 and transferred to the programmable logic array PLA 2 2 6 as 5-bit data, the data (5 bits) is transferred to D0 to D.
It is output as a parallel 8-bit output to the 8 output terminals of 7.
したがって、このD0〜D7の出力端子は7セグメント
表示管の表示用に適している。Therefore, these output terminals D0 to D7 are suitable for display on a 7-segment display tube.
第2の出力端子はE0〜E3より成るE出力端子でAC
C202あるいはROM210より、4ビットのデータ
を並列に出力することができる。The second output terminal is the E output terminal consisting of E0 to E3, and the AC
4-bit data can be output in parallel from the C202 or ROM210.
227はラッチである。227 is a latch.
第3の出力はC0〜C11より成るC出力端子であり、
このC出力は各々独立にセットまたはリセットすること
ができる。The third output is a C output terminal consisting of C0 to C11,
These C outputs can each be set or reset independently.
すなわち、Yレジスタ211によってどのC出力をセッ
トするかを指定し、出力命令を出すと、デコーダ228
により相当するC出力端子はラツチ229により、ラッ
チされて出力される。That is, when you specify which C output to set using the Y register 211 and issue an output command, the decoder 228
The corresponding C output terminal is latched by the latch 229 and output.
したがってこのC出力端子で種々の負荷を制御できる。Therefore, various loads can be controlled with this C output terminal.
なお、230,231 ,232はマルチブレクサであ
り、233は比較器である。Note that 230, 231, and 232 are multiplexers, and 233 is a comparator.
以上第8図に示したμ−Pの機能とデータ処理プロセス
についての概略を説明したが、本発明はこのようなμ−
Pを用いた実施例を示している。The functions and data processing process of μ-P shown in FIG. 8 have been outlined above, and the present invention
An example using P is shown.
前述のごとき、μ−P200を用いて制御装置を構成し
たものが第2図実施例である。The embodiment shown in FIG. 2 is a control device constructed using the μ-P200 as described above.
第2図における8は、基準時間パルス発生器で、例えば
商用電源でも良い。8 in FIG. 2 is a reference time pulse generator, which may be a commercial power source, for example.
9は第1図でのロータリースイッチ6からの各種モード
選択信号、10は置数キー、クリヤキーからの信号であ
る。Reference numeral 9 indicates various mode selection signals from the rotary switch 6 in FIG. 1, and 10 indicates signals from the numeric key and clear key.
11,12は各出力A,Bに相当する。11 and 12 correspond to outputs A and B, respectively.
13は時刻表示器であり蛍光表示管,LED等で構成さ
れる。Reference numeral 13 denotes a time indicator, which is composed of a fluorescent display tube, LED, and the like.
マイクロコンピューター200(1)は、上記各種入出
力を制御すると共に、バー表示出力制御用マイクロコン
ピューター2 0 0(2)へもプログラム時刻信号を
伝送している。The microcomputer 200(1) controls the above-mentioned various inputs and outputs, and also transmits a program time signal to the bar display output control microcomputer 200(2).
17はドット,及び、バー表示素子(ここではLED)
群であり、15,16はセレクタ及びドライバ一群を示
している。17 is a dot and bar display element (LED here)
15 and 16 indicate a group of selectors and drivers.
本システム構成は、ロータリースイッチ,置数キーから
の設定信号を入力して、出力A−Bと時刻表示器を制御
する200(1)と、LEDによってオン時間のバー表
示、さらに、設定中には置数時刻のドット表示を制御す
る200(2)によって成っていることが分かる。This system configuration consists of 200 (1) that inputs setting signals from rotary switches and numeric keys to control outputs A-B and the time display, and a bar display of the on time using an LED. It can be seen that this is made up of 200(2) which controls the dot display of the set time.
次に、第3図に従って本発明のドット,及びバー表示部
具体的回路を説明する。Next, a specific circuit of the dot and bar display section of the present invention will be explained with reference to FIG.
18はマイクロコンピューター200(2)の出力Cφ
に同期して、出力が1→2→…→6→1…の順にハイに
なるリングカウンターである。18 is the output Cφ of the microcomputer 200 (2)
This is a ring counter whose output goes high in the order of 1 → 2 →... → 6 → 1... in synchronization with .
本実施例では、バー表示の一定時間最小単位を15分間
に区切り、各最小単位に対応すべくLEDa1,a2,
a3,……a96,b1,b2,……b96を設けてい
る。In this embodiment, the minimum unit of time for bar display is divided into 15 minutes, and in order to correspond to each minimum unit, LEDa1, a2,
a3, . . . a96, b1, b2, . . . b96 are provided.
a1〜a96は出力A,b1〜b96は出力Bのバー表
示である。A1 to a96 are bar representations of output A, and b1 to b96 are output B.
さらに、マイクロコンピューター200(2)の出力本
数の関係から、24時間を示す96個のLED群を各出
力16個毎6ブロックに分け、a1〜a16とb1〜b
16をリングカウンター出力1に対応、a17〜a32
とb17〜b32をリングカウンター出力2に対応する
ように、6ブロックをそれぞれリングカウンター出力1
〜6に対応させた。Furthermore, due to the number of outputs of the microcomputer 200 (2), the 96 LED groups indicating 24 hours are divided into 6 blocks of 16 outputs each, a1 to a16 and b1 to b.
16 corresponds to ring counter output 1, a17 to a32
and b17 to b32 correspond to ring counter output 2, and each of the 6 blocks is set to ring counter output 1.
- Corresponds to 6.
C1,C2,…C11,Dφ,…,D4の16出力は、
前記各ブロックの各々のLED制御用信号であり、i1
,i2,…i96のナンドゲートにはリングカウンター
からの信号と、各LED制御用信号が入力されている。The 16 outputs of C1, C2,...C11, Dφ,..., D4 are:
It is a signal for controlling each LED of each of the blocks, and i1
, i2, . . . i96 have input signals from the ring counter and signals for controlling each LED.
D5,D6の出力は、A・B選択用であり、20.24
はインバーターバツファであり、21,25はそれぞれ
トランジスタ23.27のベース抵抗、22,26はス
イッチング特性を良好にするための抵抗である。The outputs of D5 and D6 are for A/B selection, and are 20.24
is an inverter buffer, 21 and 25 are base resistances of transistors 23 and 27, respectively, and 22 and 26 are resistances for improving switching characteristics.
19はバツファを示している。19 indicates Batufa.
第3図での回路動作を例を挙げて説明する。The circuit operation in FIG. 3 will be explained using an example.
出力Aのプログラムが、0時5分にオンし、1時10分
にオフという内容であった場合、リングカウンター出力
1がハイのときに、C1〜C5をハイに、D5をハイに
すれば、ナンドゲートi1〜i5の出力はロー,トラン
ジスタ23は導通して、LEDa1,a2,a3,a4
,a5に電流が流れて点灯する。If the program for output A is to turn on at 0:05 and turn off at 1:10, when ring counter output 1 is high, set C1 to C5 high and D5 high. , the outputs of the NAND gates i1 to i5 are low, the transistor 23 is conductive, and the LEDs a1, a2, a3, a4
, a5, and the light is turned on.
これは、0時5分が15分間単位で分割されたLEDa
1の位置に対応し、1時10分がLEDa5の位置に対
応するので、a1からa5の途中にあるLEDa2,a
3,a4も点灯させるものである。This is LEDa where 0:05 is divided into 15 minute units.
1, and 1:10 corresponds to the position of LEDa5, so LEDa2, a located halfway from a1 to a5
3, a4 is also turned on.
本表示によって、LEDの連続的なバー表示部が出来上
がり、一見してプログラム内容が認知されるのである。This display creates a continuous bar display of LEDs, allowing the program contents to be recognized at a glance.
他のプログラム時間帯も同様の動作であり、順次シフト
するリングカウンター18の出力に同期して、対応する
出力C1〜D4を出し、D5,D6を交互にハイにする
ことで、A・Bの各バー表示も可能である。The operation is similar for other program time periods, and in synchronization with the output of the ring counter 18 that shifts sequentially, the corresponding outputs C1 to D4 are output, and D5 and D6 are made high alternately, thereby controlling A and B. It is also possible to display each bar.
基準制御パルスCφは、リングカウンター18の出力1
〜6を2回ハイにする時間、つまりa1〜a16のブロ
ックから始まって、b81〜b96のブロックまで到達
する時間を、人間の目にちらつきを覚えさせない程度の
時間にすべく出力しなければならないのは当然である。The reference control pulse Cφ is the output 1 of the ring counter 18.
The time it takes to make ~6 high twice, that is, the time it takes to start from blocks a1 to a16 and reach blocks b81 to b96, must be output to a time that does not cause flickering to the human eye. Of course.
ここで、A2オン設定モードである場合には、例えば置
数内容が13時30分の場合にはリングカウンター出力
4がハイ,D5がハイのときに、データ出力C6をハイ
にする事で15分間隔での13時30分の位置のドット
が点灯するのである。Here, in the case of A2 ON setting mode, for example, if the set value is 13:30, when ring counter output 4 is high and D5 is high, by setting data output C6 high, 15:30 is set. The dot at the 13:30 position lights up at minute intervals.
次に第4図で、上述した第3図の動作をタイミングチャ
ートにした。Next, FIG. 4 shows a timing chart of the operation shown in FIG. 3 described above.
基準制御パルスCφは、t0間隔で出力され、各々のパ
ルスの立ち下がりで、リングカウンター18の出力1〜
6が順次ハイレベルになっていく。The reference control pulse Cφ is output at intervals of t0, and at the falling edge of each pulse, the outputs 1 to 1 of the ring counter 18 are output.
6 gradually becomes high level.
t1,t2,t3,t4…は、各出力1,2,3,4,
…がハイになっている時間であり、この時間内で、対応
するLED点灯用信号C1〜D4が出力されるのである
。t1, t2, t3, t4... are each output 1, 2, 3, 4,
. . is the time when the LED is high, and the corresponding LED lighting signals C1 to D4 are output within this time.
この図では、それぞれア,イ,ウ,工,…とブロック分
けされている。In this diagram, the blocks are divided into A, B, C, Engineering, etc., respectively.
本図では、D5がハイになっており出力Aのバー表示が
なされている様子が分かる。In this figure, it can be seen that D5 is high and the output A is displayed as a bar.
第6図に他の実施例を示す。FIG. 6 shows another embodiment.
これは各出力設定中において、現時刻がポインターとし
てバー表示領域内に残っているものに、本発明のドット
を付加したものである。This is obtained by adding a dot according to the present invention to the current time remaining in the bar display area as a pointer during each output setting.
これによってデジタル表示では消えた現時刻が、各出力
の設定中にあってもバー表示時間軸上に現われているの
で、設定時刻を置数する際に比較が容易に出来る上、現
在から何時間後にオンまたはオフの動作をさせるかの判
断も簡単に出来るのである。As a result, the current time, which disappears on the digital display, appears on the bar display time axis even when setting each output, so it is easy to compare when setting the set time, and it also shows how many hours from the current time it is. You can easily decide whether to turn it on or off later.
図における32が現時刻表示のポインターである。32 in the figure is a pointer for displaying the current time.
第7図は、第6図のポインター,ドット,バー表示部の
回路構成例である。FIG. 7 is an example of the circuit configuration of the pointer, dot, and bar display section shown in FIG. 6.
新らたに、P1〜P96のポインター表示用のLEDと
、インバーターバツファ28,トランジスタ31,抵抗
29,30が付加され、またマイクロコンピューター2
00(2)の出力も、D5がポインター指示、D6,D
7がそれぞれA,Bのバー表示指示となっている。Newly added LEDs for pointer display of P1 to P96, inverter buffer 28, transistor 31, resistors 29 and 30, and microcomputer 2
The output of 00(2) also indicates that D5 indicates a pointer, and D6, D
7 is a bar display instruction for A and B, respectively.
以上のように本発明の構成に依れば、各設定時における
置数内容が各出力のバー表示時間軸上に示される事によ
って、前述の如く、既設定時間帯との比較がし易くなっ
たり、デジタル表現が連続的な時間軸上に置き変えられ
たことで、設定の容易性が増加するものと思われる。As described above, according to the configuration of the present invention, the contents of the numbers set at each setting are shown on the bar display time axis of each output, making it easier to compare with the preset time period as described above. It is thought that the ease of setting will increase as the digital representation is replaced with a continuous time axis.
第1図はバー表示機能を有するプログラムタイマーの外
観図、第2図は本発明のプログラムタイマーの−実施例
におけるシステムブロック図、第3図は本発明のドット
表示及びバー表示部回路図、第4図は同プログラムタイ
マーのタイミングチャート、第5図は本発明のプログラ
ムタイマーの外観図、第6図は他の実施例の外観図、第
7図は第6図のドット及びバー表示部回路図、第8図は
マイクロコンピューターのアーキテクチャーブロック図
である。
3・・・・・・現時刻表示部、4・・・・・・オン時間
帯バー表示部、5・・・・・・置数キー,クリヤキ一部
、7・・・・・・出力設定中の置数時刻を示すドット。FIG. 1 is an external view of a program timer having a bar display function, FIG. 2 is a system block diagram of an embodiment of the program timer of the present invention, and FIG. 3 is a circuit diagram of the dot display and bar display section of the present invention. Figure 4 is a timing chart of the same program timer, Figure 5 is an external view of the program timer of the present invention, Figure 6 is an external view of another embodiment, and Figure 7 is a circuit diagram of the dot and bar display section of Figure 6. , FIG. 8 is an architectural block diagram of the microcomputer. 3...Current time display section, 4...On time zone bar display section, 5...Number key, clear key part, 7...Output setting A dot inside indicates the time.
Claims (1)
ログラム可能で、現時刻のデジタル表示と共に、プログ
ラムされたオン時刻から前記オン時刻に対応するオフ時
刻までのオン時間を、各出力毎に一定幅の帯で1日24
時間の各時刻が表示された時間軸方向にバー表示する領
域を有するタイマーにあって、各出力のプログラム設定
時、置数された時刻を該当出力のバー表示時間軸上にド
ットで示す構成にした事を特徴とするプログラムタイマ
ー、 2 ある一定周期でドットを点滅する事を特徴とする特
許請求の範囲第1項記載のプログラムタイマー。[Claims] 1. On and off operations can be programmed at least once for each output, and together with a digital display of the current time, the on time from the programmed on time to the off time corresponding to the on time is displayed. , 24 times a day with a constant width band for each output.
The timer has a bar display area in the time axis direction where each time is displayed, and when setting the program for each output, the set time is shown as a dot on the bar display time axis of the corresponding output. 2. The program timer according to claim 1, characterized in that the dots blink at a certain constant period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13832878A JPS581756B2 (en) | 1978-11-08 | 1978-11-08 | program timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13832878A JPS581756B2 (en) | 1978-11-08 | 1978-11-08 | program timer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5563788A JPS5563788A (en) | 1980-05-14 |
| JPS581756B2 true JPS581756B2 (en) | 1983-01-12 |
Family
ID=15219326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13832878A Expired JPS581756B2 (en) | 1978-11-08 | 1978-11-08 | program timer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581756B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH046328A (en) * | 1990-04-24 | 1992-01-10 | Matsushita Electric Works Ltd | Floor heating controller |
-
1978
- 1978-11-08 JP JP13832878A patent/JPS581756B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5563788A (en) | 1980-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120773B2 (en) | ||
| JPS581756B2 (en) | program timer | |
| JPS581757B2 (en) | program timer | |
| US4684261A (en) | Method for entering a switching program into an electronic timer and arrangement for implementing the method | |
| JPS6236560B2 (en) | ||
| JPS6122309Y2 (en) | ||
| JPH039029Y2 (en) | ||
| JPH0137919B2 (en) | ||
| JP2701264B2 (en) | Numeric setting device | |
| JPS6129476B2 (en) | ||
| JPS6110231Y2 (en) | ||
| JPH0628718Y2 (en) | Stopwatch | |
| JPH0476639B2 (en) | ||
| US4224789A (en) | Electronic timepiece | |
| JPS6236569B2 (en) | ||
| JPS6126192B2 (en) | ||
| JPH0378655B2 (en) | ||
| JPS6326796Y2 (en) | ||
| JPS6215157B2 (en) | ||
| JPS625314B2 (en) | ||
| JPH0729701Y2 (en) | Frequency relay device | |
| JPS6112563B2 (en) | ||
| JPS6225747Y2 (en) | ||
| JPS6236568B2 (en) | ||
| JPS6025691B2 (en) | Cooking device |