Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5820484B2 - Channel selection device - Google Patents
[go: Go Back, main page]

JPS5820484B2 - Channel selection device - Google Patents

Channel selection device

Info

Publication number
JPS5820484B2
JPS5820484B2 JP1372578A JP1372578A JPS5820484B2 JP S5820484 B2 JPS5820484 B2 JP S5820484B2 JP 1372578 A JP1372578 A JP 1372578A JP 1372578 A JP1372578 A JP 1372578A JP S5820484 B2 JPS5820484 B2 JP S5820484B2
Authority
JP
Japan
Prior art keywords
switching
output
circuit
terminal
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1372578A
Other languages
Japanese (ja)
Other versions
JPS54106102A (en
Inventor
竹下正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1372578A priority Critical patent/JPS5820484B2/en
Publication of JPS54106102A publication Critical patent/JPS54106102A/en
Publication of JPS5820484B2 publication Critical patent/JPS5820484B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、可変容量ダイオードを同調素子として用いた
チューナに印加する選局用電圧を複数個の可変抵抗器に
よって予め設定しておき、この可変抵抗器を純電子的に
切換えて動作させることによりチャンネル切換を行なう
ようになされている選局装置に関し、簡易な構成で多数
のチャンネルを選局することのできる装置を提供するも
のである。
DETAILED DESCRIPTION OF THE INVENTION According to the present invention, the tuning voltage to be applied to a tuner using a variable capacitance diode as a tuning element is set in advance by a plurality of variable resistors, and the variable resistors are The present invention relates to a channel selection device that performs channel switching by switching to and operating the channel, and provides a device that can select a large number of channels with a simple configuration.

最近、チューナにおける同調素子として可変容量ダイオ
ードを用い、これに印加する選局用電圧を切換えること
によってチャンネル切換えを行なうものが多く用いられ
ている。
Recently, many tuners have been used in which a variable capacitance diode is used as a tuning element, and channel switching is performed by switching the tuning voltage applied to the variable capacitance diode.

まず、第1,2図にそのような切換をカウンタとデコー
ダとを用いて行なうようにした従来の一例の装置を要部
を示して説明する。
First, an example of a conventional device in which such switching is performed using a counter and a decoder will be described with reference to FIGS. 1 and 2, showing the main parts thereof.

ここで、1a〜1pはチューナの可変容量ダイオードに
加える選局用電圧BTを予めプリセットしておく選局用
電圧設定用の16個の可変抵抗器で、それぞれ選局希望
の選局用電圧BTが得られるように設定されていて、そ
のうちから選択されたものがダイオード2a〜2pを介
して取り出され、かつトランジスタ等(図示せず)によ
りインピーダンス変換してチューナの各可変容量ダイオ
ードに加えられる。
Here, 1a to 1p are 16 variable resistors for setting the tuning voltage BT in which the tuning voltage BT applied to the variable capacitance diode of the tuner is preset. A selected one is taken out through diodes 2a to 2p, has its impedance converted by a transistor or the like (not shown), and is applied to each variable capacitance diode of the tuner.

3はこの可変抵抗器1a〜1pのうちのいずれを動作さ
せるかを切換えるチャンネル切換回路であり、ここでは
2進のカウンタ4とデコーダ5とを用いている。
3 is a channel switching circuit for switching which of the variable resistors 1a to 1p is to be operated; here, a binary counter 4 and a decoder 5 are used.

すなわち、クロックパルス発生用の発振回路6と、その
パルスを計数する2進4桁のカウンタ4と、その2進出
力に応じて択一的に低レベルになる出力を発生する2進
−16進のデコーダ5と、カウンタ4およびパルス発生
回路6の動作を制御する制御回路7とを備えたものであ
る。
That is, an oscillation circuit 6 for generating clock pulses, a binary 4-digit counter 4 for counting the pulses, and a binary-hexadecimal counter 4 for generating an output that selectively becomes a low level depending on the binary output. The control circuit 7 includes a decoder 5 and a control circuit 7 that controls the operations of the counter 4 and the pulse generation circuit 6.

この制御回路7の一例を第2図に詳細に示す。デコーダ
5には16個の出力端子a ””−pのそれぞれに出力
用のスイッチングトランジスタを備え、カウンタ4から
出力されている2進計数出力に従ってこれらトランジス
タのうちの1個のみが選択的に導通して出力端子a ”
pのうちの1つに低レベルの出力が発生されるように
なされており、その導通したトランジスタの出力端に接
続されている可変抵抗器に電流が流されて、その可変抵
抗器に設定されている選局用電圧が取り出される。
An example of this control circuit 7 is shown in detail in FIG. The decoder 5 is equipped with an output switching transistor for each of the 16 output terminals a""-p, and only one of these transistors is selectively turned on according to the binary count output output from the counter 4. and output terminal a”
A low level output is generated at one of the transistors p, and a current is passed through the variable resistor connected to the output terminal of the transistor that is turned on, and the current is set in the variable resistor. The channel selection voltage is extracted.

チャンネル切換時には切換回路3の各出力端子a ”
pのそれぞれとチャンネル切換信号入力端子CHとの間
に接続されている16個の常開形のスイッチ8a〜8p
のうちいずれかのものが閉成される。
When switching channels, each output terminal a of switching circuit 3
16 normally open switches 8a to 8p connected between each of p and the channel switching signal input terminal CH.
One of them is closed.

そのとき、その閉成されたスイッチの位置のチャンネル
が選局中でなければそのスイッチが接続されているデコ
ーダ5の出力端子の出力が高レベルであるので、その出
力が当該スイッチを介して制御回路7の入力端子CHに
加えられ、その出力端子OCからの出力によって発振回
路6のパルスの発生を開始させ、発生したクロックパル
スCLが端子UCLを介してカウンタ4に加えられる。
At that time, if the channel at the position of the closed switch is not selected, the output of the output terminal of the decoder 5 to which that switch is connected is at a high level, so that output is controlled via the switch. The clock pulse CL is applied to the input terminal CH of the circuit 7, and the output from the output terminal OC causes the oscillation circuit 6 to start generating pulses, and the generated clock pulse CL is applied to the counter 4 via the terminal UCL.

これによりカウンタ4は計数を始め、それに従ってデコ
ーダ5の出力を発生する出力端子が次々に移動する。
As a result, the counter 4 starts counting, and the output terminals that generate the output of the decoder 5 move one after another accordingly.

そして閉成されたスイッチが接続されている出力端子か
ら出力が発生されるまで変化したときに制御回路7の入
力端子CHへの入力が低レベルになるので発振回路6の
動作が停止され、以後別のチャンネルのスイッチが操作
されるまでそのチャンネルの選局状態が維持されて当該
チャンネルが選局されるようになる。
When the closed switch changes until an output is generated from the connected output terminal, the input to the input terminal CH of the control circuit 7 becomes a low level, so the operation of the oscillation circuit 6 is stopped, and from then on The selected state of that channel is maintained until the switch of another channel is operated, and that channel becomes selected.

この発振回路6の発生するクロックパルスの周波数をた
とえばIKHz程度以上にして充分に高く設定しておけ
ば、上述のチャンネル切換はスイッチ8a〜8pが閉成
されているごく短時間のうちに完了される。
If the frequency of the clock pulses generated by this oscillation circuit 6 is set sufficiently high, for example, about IKHz or higher, the above-mentioned channel switching can be completed within a very short time while the switches 8a to 8p are closed. Ru.

9U、9Dは遠隔操作や手動操作により順次選局を行う
ときに超音波や光等の操作信号あるいは手動操作によっ
て開閉されるスイッチで、スイッチ9Uが操作されたと
きには制御回路7からカウンタ4にカウントアツプ信号
が加えられて順次1つづつ上のチャンネルが選局され、
スイッチ9Dが操作されたときには制御回路7からカウ
ンタ4にカウントダウン信号が加えられて順次1つづつ
下のチャンネルが選局される。
9U and 9D are switches that are opened and closed by operating signals such as ultrasonic waves or lights or by manual operation when sequentially selecting channels by remote control or manual operation. When switch 9U is operated, a count is sent from the control circuit 7 to the counter 4. An up signal is added and the channels above are selected one by one.
When the switch 9D is operated, a countdown signal is applied from the control circuit 7 to the counter 4, and the channels below are selected one by one.

また、切換回路3中の制御回路7に設けられている出力
端子DFは、第2図からも明らかなように、カウンタ4
にカウント信号が加えられているときすなわちチャンネ
ル切換が行なわれているときに出力を発生する端子であ
る。
Further, as is clear from FIG. 2, the output terminal DF provided in the control circuit 7 in the switching circuit 3 is connected to the counter 4.
This terminal generates an output when a count signal is applied to the channel, that is, when channel switching is being performed.

この出力は、チャンネル切換中はチューナのAFC回路
を動作停止(デフィート)させるために用いられるもの
である。
This output is used to defeat the AFC circuit of the tuner during channel switching.

なお、■HFとUI(Fのバンド切換部分やチャンネル
表示部分は図示および説明を省略した。
Note that the illustration and explanation of the band switching portion and channel display portion of ■HF and UI (F) are omitted.

このようにして純電子的な選局がなされるのであるが、
上述したような従来のものでは多数のチャンネルを選局
することができないという不便があった。
In this way, purely electronic channel selection is done,
The conventional system described above has the inconvenience of not being able to select from a large number of channels.

すなわち、切換回路3の部分は2値信号を扱う部分であ
るので集積回路素子により構成さ1れるのであるが、そ
のチップの大きさやピン数の制限のために上述したもの
のように16チヤンネル程度を選局するものまでし7か
作成できず、さらに多くのチャンネルの切換を行なうI
C素子を作成しようとすればきわめて高価になってしま
うという欠点があった。
In other words, since the switching circuit 3 is a part that handles binary signals, it is composed of integrated circuit elements, but due to limitations on the chip size and the number of pins, it has only 16 channels as described above. I can't even create 7 channels to select, and I want to switch even more channels.
There was a drawback that if a C element were to be produced, it would be extremely expensive.

そこで本発明はかかる従来の欠点を解消して、簡単な構
成で安価な従来の約2倍までの多数のチャンネル切換を
行なうことができる装置を提供することを目的とし、従
来み同様な切換回路を2組用い、それらを相互に特別な
切換手段を用いて結合するようにしたことを特徴とする
ものである。
Therefore, an object of the present invention is to eliminate such drawbacks of the conventional technology, and to provide a device that is simple in structure, inexpensive, and capable of switching a large number of channels, about twice as many as the conventional technology. The invention is characterized in that two sets are used and they are connected to each other using special switching means.

以下、本発明の一実施例について第3図を参照して説明
する。
Hereinafter, one embodiment of the present invention will be described with reference to FIG.

なお、第1図中の各部と対応する部分には、第1図中と
同一の符号に加えて第1の切換部分は10番台の符号を
付し第2の切換部分は20番台の符号を付して説明する
In addition, in addition to the same reference numerals as in Fig. 1, parts corresponding to each part in Fig. 1 are numbered in the 10s for the first switching part, and codes in the 20s for the second switching part. This will be explained below.

この装置においては、第1.第2の2組の切換回路13
゜23を用いる。
In this device, the first. Second two sets of switching circuits 13
Use ゜23.

各切換回路13.23は第1図中の切換回路3と同様の
もので、いずれか1つのみ;から択一的に出力を発生す
る16個の出力端子a〜pと、これらの出力端子a =
pのうちのいずれから出力を発生するかを切換えるた
めの信号が入力される入力端子CHと、その出力の切換
期間中にデフィート用出力を発生するデフィート端子D
Fとを備えている。
Each switching circuit 13.23 is similar to the switching circuit 3 in FIG. a =
An input terminal CH to which a signal is input for switching which output is generated from p, and a default terminal D which generates a default output during the switching period of the output.
It is equipped with F.

そして、それらの16個づつの出力端子のうち15個の
出力端子2xoにそれぞれ可変抵抗器11a〜11oと
21a〜21oを接続し、また、入力端子CHとの間に
それぞれチャンネル切換用のスイッチ素子18a〜;1
8oと28a〜28oを接続する。
Then, variable resistors 11a to 11o and 21a to 21o are connected to each of the 15 output terminals 2xo among the 16 output terminals, and switch elements for channel switching are connected between each input terminal CH. 18a~;1
Connect 8o and 28a to 28o.

従って30チャンネル分の切換を行なえるようにする。Therefore, switching for 30 channels can be performed.

さらにこの装置では、第1.第2の切換回路13.23
を有機的に動作させるように結合するために、結合回路
30を備えている。
Furthermore, in this device, the first. Second switching circuit 13.23
A coupling circuit 30 is provided to couple the two for organic operation.

結合回路30においては、まず、第1.第2の切換回路
13,23のそれぞれの出力端子pと入力端子CHとの
間に、第1.第2のスイッチング素子18p、28pを
接続する。
In the coupling circuit 30, the first . The first . The second switching elements 18p and 28p are connected.

また第1.第2の切換回路13,23のデフィート端子
DFにそれぞれ第1.第2の波形成形回路10,20を
接続する。
Also number 1. Defeat terminals DF of the second switching circuits 13 and 23 are connected to the first. The second waveform shaping circuits 10 and 20 are connected.

それらは各切換回路13,23の切換期間中に発生され
る低レベルのデフィート出力を積分しかつ波形成形して
パルス幅の広い出力を発生し、それによって、第1の波
形成形回路10の出力では第2のスイッチング素子28
pをスイッチングし、第2の波形成形回路20の出力で
は第1のスイッチング素子18pをスイッチングするよ
うにしている。
They integrate and waveform shape the low level default output generated during the switching period of each switching circuit 13, 23 to generate a wide pulse width output, thereby increasing the output of the first waveform shaping circuit 10. Then, the second switching element 28
p is switched, and the output of the second waveform shaping circuit 20 switches the first switching element 18p.

なお、各部の動作時間関係については、人の操作により
スイッチ素子18a〜18o、28a〜28oが閉成さ
れる時間(たとえば200m5ec程度)よりも波形成
形回路10.20の出力のパルス幅の方を充分に短かく
(例えばりomsec程度)シ、さらに、そのパルス期
間中に各切換回路13.23において少なくとも1回の
切換循環がなされるようにクロック周波数を設定(たと
えばIKHz程度)とする。
Regarding the operating time of each part, the pulse width of the output of the waveform shaping circuit 10.20 is longer than the time during which the switch elements 18a to 18o, 28a to 28o are closed by human operation (for example, about 200 m5ec). The clock frequency is set (for example, about IKHz) so that it is sufficiently short (for example, about 0msec) and that each switching circuit 13.23 performs at least one switching cycle during the pulse period.

このような構成において、今、第1の切換回路13の出
力端子a ” oのうちいずれかから出力が発生されて
そのチャンネルが選局されているとする。
In such a configuration, it is assumed that an output is generated from one of the output terminals a''o of the first switching circuit 13 and that channel is selected.

このときには以下の説明から明らかなように第2の切換
回路23では出力端子pから出力が発生されている。
At this time, as will be clear from the following description, the second switching circuit 23 generates an output from the output terminal p.

この状態において第1の切換回路13中の他の出力端子
に接続されているスイッチ素子18a〜18oのいずれ
かが操作されたとすると、第1の切換回路13ではその
操作された出力端子から出力を発生するように切換動作
がなされる。
In this state, if any of the switch elements 18a to 18o connected to the other output terminals in the first switching circuit 13 is operated, the first switching circuit 13 will output from the operated output terminal. A switching action is taken to cause the occurrence of the problem.

これとともにそのデフィート端子DFから出力が発生さ
れ、波形成形回路10を介して第2のスイッチング素子
28pがスイッチングされるが、このときには第2の切
換回路23の出力端子pから低レベルの出力が低レベル
であるので出力状態は変化しない。
At the same time, an output is generated from the default terminal DF, and the second switching element 28p is switched via the waveform shaping circuit 10, but at this time, a low level output is generated from the output terminal p of the second switching circuit 23. Since it is a level, the output state does not change.

これにより操作されたスイッチ素子のチャンネルが選局
されるように切換えられる。
As a result, the channel of the operated switch element is switched to be selected.

一方、先の状態で第2の切換回路23に接続されたスイ
ッチ素子28a〜28oのいずれかが操作されると、ま
ず第2の切換回路23における出力の切換動作が行なわ
れてデフィート端子DFから出力が発生され、第2の波
形成形回路20を介して第1のスイッチング素子18p
をスイッチングする。
On the other hand, when any of the switch elements 28a to 28o connected to the second switching circuit 23 is operated in the above state, the output switching operation in the second switching circuit 23 is first performed, and the output from the default terminal DF is switched. An output is generated and passed through the second waveform shaping circuit 20 to the first switching element 18p.
Switching.

このために、他方の第1の切換回路13においては出力
端子pから出力を発生するように切換動作が行なわれ、
その状態で停止する。
For this reason, a switching operation is performed in the other first switching circuit 13 so as to generate an output from the output terminal p,
Stop in that state.

このとき第1の切換回路13のデフィート端子DFから
も切換期間中にデフィート出力が発生されて第1の波形
成形回路10を介して第2のスイッチング素子28pを
スイッチングするので第2の切換回路23では一旦出力
端子pから出力を発生するように切換わるが、上述した
ように波形成形回路10.20の出力時間によるスイッ
チ素子の操作時間よりも充分短かくしているので、この
ような切換が終了した後にもなおスイッチ素子28a〜
28oが操作され続けているためにその操作されれスイ
ッチ素子の出力端子から出力を発生するように第2の切
換回路23の切換動作が行なわれて、結局、この第2の
切換回路23の当該操作された出力端子のチャンネルが
選局されることになる。
At this time, a default output is also generated from the default terminal DF of the first switching circuit 13 during the switching period and switches the second switching element 28p via the first waveform shaping circuit 10, so that the second switching circuit 23 Then, the output terminal p is once switched to generate an output, but as mentioned above, the output time of the waveform shaping circuit 10.20 is made sufficiently shorter than the operation time of the switch element, so such switching is completed. Even after the switch element 28a~
28o continues to be operated, the switching operation of the second switching circuit 23 is performed so that an output is generated from the output terminal of the operated switch element. The channel of the operated output terminal will be tuned.

なお、第2の切換回路23の出力端子a ”= oから
出力が発生されている状態において第2または第1の切
換回路23,13に接続されたスイッチ素子28a〜2
8oまたは18a〜18oが操作されたときにも全く同
様の動作が行なわれ、当該操作されたスイッチ素子のチ
ャンネルが選局される。
Note that in a state where an output is being generated from the output terminal a''=o of the second switching circuit 23, the switching elements 28a to 2 connected to the second or first switching circuit 23, 13
Exactly the same operation is performed when 8o or 18a to 18o is operated, and the channel of the operated switch element is selected.

このように、この装置によれば、従来の16チヤンネル
選局の切換回路をそのまま2組用い、それらを特別な結
合回路により結合するだけで30チヤンネルの選局を行
なうことができ、低コストで簡易な構成の装置を実現す
ることができたものである。
In this way, according to this device, 30 channels can be selected by simply using two sets of conventional 16 channel selection switching circuits and combining them with a special coupling circuit, making it possible to select 30 channels at low cost. This made it possible to realize a device with a simple configuration.

なお、上記実施例においてはスイッチ素子18a〜18
oおよび28a〜28oを機械スイッチとしたが、これ
らは電子的スイッチであってもよいことはいうまでもな
い。
In addition, in the above embodiment, the switch elements 18a to 18
o and 28a to 28o are mechanical switches, but it goes without saying that these may be electronic switches.

また波形成形回路10.20も積分回路以外に単安定マ
ルチバイブレーク等を用いて構成してもよい。
Further, the waveform shaping circuits 10 and 20 may also be constructed using monostable multi-vibration circuits or the like in addition to the integrating circuit.

以上詳述したように、本発明においては従来と同様の切
換回路を2組用い、それらの間をスイッチング素子とデ
フィート出力とを用いて、結合するようにしたので、在
来の切換回路をそのまま2つ用いてしかも簡易な回路を
付加するだけで約2倍のチャンネル数まで選局すること
のできる装置を低コストに得ることができる効果の大き
いものである。
As detailed above, in the present invention, two sets of switching circuits similar to the conventional one are used, and the switching elements and the default output are used to connect them, so that the conventional switching circuit can be used as is. By using two channels and adding a simple circuit, it is possible to obtain a device capable of selecting approximately twice the number of channels at a low cost, which is highly effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の選局装置の回路図、第2図は同装置に用
いられる制御回路の詳細な回路図、第3図は本発明の一
実施例における選局装置の回路図である。 11a〜llo、21a〜21o・・・・・・可変抵抗
器、13・・・・・・第1の切換回路、23・・・・・
・第2の切換回路、18a〜18o 、28a〜28o
・・・・・・スイッチ素子、18p・・・・・・第1の
スイッチング素子、28p・・・・・・第2のスイッチ
ング素子、10・・・・・・第1の波形成形回路、20
・・・・・・第2の波形成形回路、30・・・・・・結
合回路。
FIG. 1 is a circuit diagram of a conventional channel selection device, FIG. 2 is a detailed circuit diagram of a control circuit used in the same device, and FIG. 3 is a circuit diagram of a channel selection device in an embodiment of the present invention. 11a-llo, 21a-21o...variable resistor, 13...first switching circuit, 23...
・Second switching circuit, 18a-18o, 28a-28o
...Switch element, 18p...First switching element, 28p...Second switching element, 10...First waveform shaping circuit, 20
...Second waveform shaping circuit, 30...Coupling circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 いずれか1つのみから択一的に出力を発生する複数
個の出力端子と、これらの出力端子のいずれから出力を
発生させるかを切換えるための信号が入力される入力端
子と、上記出力の切換期間中にデフィート用出力を発生
するデフィート端子とを有する切換回路を2組設け、第
1.第2の切換回路の1つの出力端子とそれぞれの入力
端子との間にそれぞれ第1.第2のスイッチング素子を
接続し、第1.第2の切換回路の残りの出力端子とそれ
ぞれの入力端子との間にチャンネル切換用スイッチ素子
を接続し、この残りの出力端子の出力によりそれぞれ選
局用電圧設定用の可変抵抗器を選択して選局用電圧を電
子チューナの可変容量ダイオードに供給するように構成
するとともに、上記第1の切換回路のデフィート出力に
より上記第2のスイッチング素子をスイッチングし、上
記第2の切換回路のデフィート出力により上記第1のス
イッチング素子をスイッチングするように各デフィート
端子と第1.第2のスイッチング素子とを結合したこと
を特徴とする選局装置。
1 A plurality of output terminals that selectively generate an output from only one of them, an input terminal into which a signal is input for switching which of these output terminals generates an output, and one of the above output terminals. Two sets of switching circuits each having a default terminal that generates a default output during the switching period are provided, and the first. between one output terminal of the second switching circuit and the respective input terminal of the respective first switching circuit. A second switching element is connected to the first switching element. A channel switching switch element is connected between the remaining output terminal of the second switching circuit and each input terminal, and the variable resistor for setting the channel selection voltage is selected by the output of the remaining output terminal. The channel selection voltage is supplied to the variable capacitance diode of the electronic tuner, and the second switching element is switched by the default output of the first switching circuit, and the default output of the second switching circuit is switched. so that each default terminal and the first switching element are switched by the first switching element. A channel selection device characterized in that it is coupled with a second switching element.
JP1372578A 1978-02-08 1978-02-08 Channel selection device Expired JPS5820484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1372578A JPS5820484B2 (en) 1978-02-08 1978-02-08 Channel selection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1372578A JPS5820484B2 (en) 1978-02-08 1978-02-08 Channel selection device

Publications (2)

Publication Number Publication Date
JPS54106102A JPS54106102A (en) 1979-08-20
JPS5820484B2 true JPS5820484B2 (en) 1983-04-23

Family

ID=11841213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1372578A Expired JPS5820484B2 (en) 1978-02-08 1978-02-08 Channel selection device

Country Status (1)

Country Link
JP (1) JPS5820484B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414388U (en) * 1990-05-28 1992-02-05

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414388U (en) * 1990-05-28 1992-02-05

Also Published As

Publication number Publication date
JPS54106102A (en) 1979-08-20

Similar Documents

Publication Publication Date Title
US4115706A (en) Integrated circuit having one-input terminal with selectively varying input levels
JPS6353751B1 (en)
US5151613A (en) Large scale integrated circuit device for switching oscillation circuit
JPS5839417B2 (en) How to get started
JPS5820484B2 (en) Channel selection device
US3839681A (en) Unused channel skip system
JPS596112B2 (en) Power supply device for television receivers
US5003201A (en) Option/sequence selection circuit with sequence selection first
JPS581853B2 (en) Channel selection device
JPS5826209B2 (en) Channel selection device
US4371794A (en) Monolithic integrated circuit
US4187670A (en) Time signal generator circuit for use in an electronic timepiece
JPS58688B2 (en) Channel selection device
JPS5647121A (en) Local afc circuit
KR810001735B1 (en) Dual Screen Control Circuit of TV System
US4191927A (en) Mixing circuit for digital signals
JPS5941648Y2 (en) receiver with clock
JPS614328A (en) day foot circuit
KR900006570B1 (en) V Seed's Editor
KR950006906Y1 (en) Signal generating circuit to set channel
JPH0212756Y2 (en)
JPS6031300B2 (en) Channel selection device
JPS5843297Y2 (en) Denshisenkiyokusouchi
KR900003479Y1 (en) Voice signal selection circuit of voice multiple TV
JPS5855694Y2 (en) Electronic tuner channel selection device