JPS5826697B2 - リングカウンタ - Google Patents

Description

【発明の詳細な説明】 この発明はリングカウンタの改善に関し、特に多数決論
理回路によって動作の信頼性を向上したリングカウンタ
に関する。

リングカウンタは複数個のフリップフロップを環状に縦
続した回路であって従来よく知られているが、本発明の
装置と対比するため図面について従来のリングカウンタ
を説明する。

第１図、第２図、および第３図は共に先行技術を説明す
るための図面であって、第１図は従来のリングカウンタ
の接続図、第２図は第１図に示すリングカウンタの論理
表、第３図は第１図に示すリングカウンタがクロックパ
ルスによって状態の変化する経過を示す状態表である。

第１図の符号１，２．３はそれぞれＪＫフリップフロッ
プで図のよう（こ接続すると３段（６状態）のリングカ
ウンタとなる。

符号４はクロックパルス入力線を示す。

リセット端子（第１図には示してない）に論理「１」の
信号パルスを加えると、それぞれのフリップフロップは
リセットされフリップフロップ１，２，３のすべてにお
いてＱ−ｒＯＪ。

Ｑ＝「ｌ」となる。

これが第３図の表に「初期」として示しである状態であ
って、これから後クロックパルスの入力によって状態が
変化する経過は第３図に示すとおりであることは説明を
要せずして明らかであろう。

このような従来のリングカウンタの欠点は、もし何かの
機会にリングカウンタを構成するフリップフロップが誤
動作して誤った状態となったとすると、この誤った状態
が次々に送られて修正されることなくリングカウンタは
誤った状態で運転を継続することである。

特定の時点において必ず初期状態となることがわかって
いるリングカウンタではその特定の時点でリセット端子
に論理「１」の信号を送ることによって誤った状態を修
正することができるが、そうでない場合は誤った状態を
修正することは困難であ°つた。

この発明の目的は従来のリングカウンタにおける上述の
欠点を除去することであり、多数決論理回路を用いて誤
った状態を修正するもので以下図面によって更に詳細（
こ説明する。

第４図は本発明の実施例の−を示す概略結線図であって
、図において符号１ １，１２，１３゜２１．２２．２
３，３１．３２．３３はそれぞれリングカウンタを構成
するフリップフロップであリ、フリップフロップ１１，
１２．１３で第１の組のリングカウンタを、フリップフ
ロップ２１゜２２．２３で第２の組のリングカウンタを
、フリップフロップ３１．３２．３３で第３の組のリン
グカウンタを構成する。

多数決論理を用いるため少なくとも３組の互に同一動作
をするリングカウンタが必要なことは申すまでもない。

多数決論理を用いない場合は第１図の回路から類推でき
るようにフリップフロップ１１のＱ端子はフリップフロ
ップ１２のＪ端子に、フリップフロップ１１のＱ端子は
フリップフロップ１２のに端子に、フリップフロップ２
１のＱ端子はフリップフロップ２２のＪ端子【こ、フリ
ップフロップ２１のＱ端子はフリップフロップ２２のに
端子に、フリップフロップ３１のＱ端子はフリップフロ
ップ３２のＪ端子に、フリップフロップ３１のＱｉ子は
フリップフロップ３２のに端子にそれぞれ接続されるの
であるが、本発明の装置では第４図に示すようにフリッ
プフロップ１１，２１．３１のＱ端子はアンドゲート５
１．５２，５３、オアゲート５４で構成される第１の多
数決論理回路の入力端子に接続され、同様にフリップフ
ロップ１１゜２１．３１のＱ端子はアンドゲート６１．
６２゜６３、オアゲート６４で構成される第２の多数決
論理回路の入力端子に接続される。

またフリップフロップ１２．２２．３２のＪ端子は並列
に結線されて第１の多数決論理回路の出力がオアゲート
５４から此処に入力され、同様にフリップフロップ１２
．２２．３２のに端子は並列に接続されて第２の多数決
論理回路の出力がオアゲート６４から此処に入力される
。

第４図に示すような接続であればフリップフロップ１１
，２１．３１の３個のＱ端子出力のうちどれか１個が誤
っていても残りの２個が正しければ正しい信号がオアゲ
ート５４から出力されてフリップフロップ１２，２２．
３２のＪ端子には共に正しい信号が与えられ此処で誤り
が修正される。

フリップフロップ１１，２１．３１のＱ端子とフリップ
フロップ１２，２２．３２のに端子との関係も同様であ
る。

たとえば第３図の１＋５パルスのときフリップフロップ
１１が誤動作しＱ＝ Ｉｏｌ 、Ｑ＝ ｒｔＪとなるべ
き所をＱ＝ ［、Ｊ 、Ｑ−ｒｏＪとなったとする。

しかしフリップフロップ２１と３１が正常に動作してお
ればオアゲート５４の出力は論理ｒＯＪでありフリップ
フロップ１２，２２．３２のＪ端子には共に正しい信号
が与えられる。

またこのときアンドゲート６３の出力は論理「ｌ」でし
たがってオアゲ゛−トロ４の出力は「１」でありフリッ
プフロップ１２，２２．３２のに端子には共に正しい信
号が与えられる。

第４図に示した実施例ではフリップフロップ１１．２１
．３１の段の出力端子の後だけに多数決論理回路を設け
た例であるが、更に他の段たとえばフリップフロップ１
２，２２．３２の段の出力端子の後へ多数決論理回路を
設けても差支えないことは申すまでもない。

以上の説明から明らかなように本発明の装置によれば誤
動作が自動的に修正されて、信頼性の向上したリングカ
ウンタが得られる。

【図面の簡単な説明】

第１図、第２図および第３図は先行技術を説明するため
の図面で、第１図は従来のリングカウンタの接続図、第
２図は第１図に示すリングカウンタの論理表、第３図は
第１図に示すリングカウンタの状態表、第４図は本発明
の実施例の−を示す概略結線図である。 １１．１２，１３，２１，２２．２３，３１ 。 ３２．３３はフリップフロップ、５１．５２゜５３．６
１，６２．６３はアンドゲート、５４゜６４はオアゲー
ト。

Claims (1)

【特許請求の範囲】
1. １ 互に同一の動作をするように制御される少なくとも
   ３組のリングカウンタをそなえ、前記少なくとも３組の
   リングカウンタの特定の段（単数または複数）の出力端
   子はそれぞれ同一の組内において対応する次段の入力端
   子に接続されることなく、前記少なくとも３組のリング
   カウンタの互に同一種類の出力端子は多数決論理回路の
   入力端子に接続され、前記多数決論理回路の出力端子は
   前記多数決論理回路の入力に接続された種類の出力端子
   に対応する次段の入力端子を全部並列接続した回路に接
   続されることを特徴とするリングカウンタ。